JPH11168212A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11168212A JPH11168212A JP9348663A JP34866397A JPH11168212A JP H11168212 A JPH11168212 A JP H11168212A JP 9348663 A JP9348663 A JP 9348663A JP 34866397 A JP34866397 A JP 34866397A JP H11168212 A JPH11168212 A JP H11168212A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- semiconductor device
- insulating film
- substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10D64/01354—
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 本発明は、金属ゲート電極表面を低温で金属
絶縁膜に変え、デバイスの、すなわち、回路・システム
の信頼性を向上するデバイス構造、および、その製作方
法を提供することを目的とする。 【解決手段】 本発明の半導体装置は、ＭＯＳデバイス
のゲート電極を金属を用いて形成し、その側壁を金属絶
縁膜に改質し、デバイスの信頼性を向上したことを特徴
とする。また、良質な金属絶縁膜を、低温で形成したこ
とを特徴とする。
絶縁膜に変え、デバイスの、すなわち、回路・システム
の信頼性を向上するデバイス構造、および、その製作方
法を提供することを目的とする。 【解決手段】 本発明の半導体装置は、ＭＯＳデバイス
のゲート電極を金属を用いて形成し、その側壁を金属絶
縁膜に改質し、デバイスの信頼性を向上したことを特徴
とする。また、良質な金属絶縁膜を、低温で形成したこ
とを特徴とする。
Description
【０００１】
【発明が属する技術分野】本発明は、高速動作を実現す
る金属ゲート電極を有したＭＯＳトランジスタの信頼性
向上のために、新たな構造を導入した半導体装置に関す
る。
る金属ゲート電極を有したＭＯＳトランジスタの信頼性
向上のために、新たな構造を導入した半導体装置に関す
る。
【０００２】
【従来の技術】過去３０年近くにわたり、半導体デバイ
スの素子寸法の縮少により、半導体集積回路の動作速度
の増大が実現されてきた。現在までは半導体デバイスの
チャネル長といった素子寸法の縮小により、デバイスの
電流駆動能力の増大、すなわち、回路の高速化が可能で
あったが、デバイス寸法がサブクオーターミクロンの領
域に入り、回路速度が寄生抵抗・寄生容量により決定さ
れつつある。
スの素子寸法の縮少により、半導体集積回路の動作速度
の増大が実現されてきた。現在までは半導体デバイスの
チャネル長といった素子寸法の縮小により、デバイスの
電流駆動能力の増大、すなわち、回路の高速化が可能で
あったが、デバイス寸法がサブクオーターミクロンの領
域に入り、回路速度が寄生抵抗・寄生容量により決定さ
れつつある。
【０００３】これらの問題を回避するために、ＭＯＳデ
バイスのゲート・ソース・ドレイン領域を自己整合的に
シリサイド化するサリサイド技術、あるいは、ゲートの
シート抵抗をさらに小さくするために、ゲート電極を高
濃度にドーピングされた多結晶シリコンと金属シリサイ
ドの積層構造としたポリサイド技術が開発されてきた。
また、配線構造においても、低抵抗化のために銅配線
が、低負荷容量化のために低誘電率層間絶縁膜が導入さ
れつつある。しかし、次世代のＭＯＳデバイス高速化の
ためには、さらに寄生抵抗を小さくしなければならな
い。そのための解決手段として、近年、金属をゲート電
極に用いたＭＯＳデバイス構造が注目を浴びている。
バイスのゲート・ソース・ドレイン領域を自己整合的に
シリサイド化するサリサイド技術、あるいは、ゲートの
シート抵抗をさらに小さくするために、ゲート電極を高
濃度にドーピングされた多結晶シリコンと金属シリサイ
ドの積層構造としたポリサイド技術が開発されてきた。
また、配線構造においても、低抵抗化のために銅配線
が、低負荷容量化のために低誘電率層間絶縁膜が導入さ
れつつある。しかし、次世代のＭＯＳデバイス高速化の
ためには、さらに寄生抵抗を小さくしなければならな
い。そのための解決手段として、近年、金属をゲート電
極に用いたＭＯＳデバイス構造が注目を浴びている。
【０００４】しかし、金属をゲート電極材料として用い
ることにより高速化は実現されるが、信頼性が劣化する
という問題があり、この解決手段が強く求められてい
る。
ることにより高速化は実現されるが、信頼性が劣化する
という問題があり、この解決手段が強く求められてい
る。
【０００５】特に大きな問題は、ゲート・ソース間、あ
るいは、ゲート・ドレイン間の耐圧の減少である。多結
晶シリコンをゲート電極材料として用いた場合、ゲート
電極を異方性エッチングにより形成した後に、酸化雰囲
気で熱処理し（再酸化工程と一般に呼ばれる）ゲート電
極エッジ部を丸め、エッジ部での電界集中を緩和し、さ
らに、ゲート電極エッジ部のシリコン酸化膜ＳｉＯ
2（ゲート絶縁膜）を厚くすることにより、ゲート・ソ
ース間、および、ゲート・ドレイン間の耐圧をゲート・
基板（チャネル）間の耐圧より大きくすることが可能で
あった。しかし、金属をゲート電極に用いた場合、薄く
良質な絶縁膜を形成することができない。
るいは、ゲート・ドレイン間の耐圧の減少である。多結
晶シリコンをゲート電極材料として用いた場合、ゲート
電極を異方性エッチングにより形成した後に、酸化雰囲
気で熱処理し（再酸化工程と一般に呼ばれる）ゲート電
極エッジ部を丸め、エッジ部での電界集中を緩和し、さ
らに、ゲート電極エッジ部のシリコン酸化膜ＳｉＯ
2（ゲート絶縁膜）を厚くすることにより、ゲート・ソ
ース間、および、ゲート・ドレイン間の耐圧をゲート・
基板（チャネル）間の耐圧より大きくすることが可能で
あった。しかし、金属をゲート電極に用いた場合、薄く
良質な絶縁膜を形成することができない。
【０００６】
【発明が解決しようとする課題】本発明は、上記従来例
の問題点を解決すべく、金属ゲート電極表面を低温で金
属絶縁膜に変え、デバイスの、すなわち、回路・システ
ムの信頼性を向上するデバイス構造、および、その製作
方法を提供することを目的とする。
の問題点を解決すべく、金属ゲート電極表面を低温で金
属絶縁膜に変え、デバイスの、すなわち、回路・システ
ムの信頼性を向上するデバイス構造、および、その製作
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
ＭＯＳデバイスのゲート電極を金属を用いて形成し、そ
の側壁を金属絶縁膜に改質し、デバイスの信頼性を向上
したことを特徴とする。また、良質な金属絶縁膜を、低
温で形成したことを特徴とする。
ＭＯＳデバイスのゲート電極を金属を用いて形成し、そ
の側壁を金属絶縁膜に改質し、デバイスの信頼性を向上
したことを特徴とする。また、良質な金属絶縁膜を、低
温で形成したことを特徴とする。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を示
す。
す。
【０００９】（実施例１）図１に本発明のデバイスの製
作フロー概略図を、図２に製作の際用いたクラスターツ
ールの一部を示す。フィールド酸化膜１０２により素子
分離を行ない、室温ウェット洗浄を枚葉洗浄装置２０２
でおこなった後、水分・ハイドロカーボン等の不純物濃
度が１０ｐｐｂ以下の乾燥空気雰囲気の搬送路２０１を
経て、基板はクラスターツールのローディングチャンバ
２０３に搬送される。本クラスターツールは全てのチャ
ンバが、窒素を適量流すことにより数ｍＴｏｒｒの圧力
に維持されており、常に、微量のガスを流すことにより
ガス排気系からの不純物逆拡散を抑えている。プロセス
チャンバ２０４でゲート絶縁膜Ｔａ2Ｏ5を有機金属ガス
ソースを用いた化学気相成長（ＭＯＣＶＤ）により膜厚
８ｎｍ成膜後、プロセスチャンバ２０５で、Ｔａ2Ｏ5薄
膜の改質をＸｅ／Ｈｅ（２０％）／Ｏ2（３％）プラズ
マを用い行う。
作フロー概略図を、図２に製作の際用いたクラスターツ
ールの一部を示す。フィールド酸化膜１０２により素子
分離を行ない、室温ウェット洗浄を枚葉洗浄装置２０２
でおこなった後、水分・ハイドロカーボン等の不純物濃
度が１０ｐｐｂ以下の乾燥空気雰囲気の搬送路２０１を
経て、基板はクラスターツールのローディングチャンバ
２０３に搬送される。本クラスターツールは全てのチャ
ンバが、窒素を適量流すことにより数ｍＴｏｒｒの圧力
に維持されており、常に、微量のガスを流すことにより
ガス排気系からの不純物逆拡散を抑えている。プロセス
チャンバ２０４でゲート絶縁膜Ｔａ2Ｏ5を有機金属ガス
ソースを用いた化学気相成長（ＭＯＣＶＤ）により膜厚
８ｎｍ成膜後、プロセスチャンバ２０５で、Ｔａ2Ｏ5薄
膜の改質をＸｅ／Ｈｅ（２０％）／Ｏ2（３％）プラズ
マを用い行う。
【００１０】Ｔａ2Ｏ5の成膜はＴａ（ＯＣ2Ｈ5）5／Ｏ2
／Ａｒを用い、基板温度４５０℃、圧力１Ｔｏｒｒで行
った。但し、成膜条件はこれに限定されるものではな
く、ＴａのソースガスとしてＴａＣｌ5、Ｔａ（Ｎ（Ｃ
Ｈ3）2）5、Ｈ3Ｔａ（Ｃ2Ｈ5）2などを用いてもよい。
また、Ｔａ2Ｏ5の替わりにＳｉＯ2、Ｓｉ3Ｎ4、Ｔｉ
Ｏ2、ＢＳＴ［（Ｂａ，Ｓｒ）ＴｉＯ3］などの他の絶縁
膜、あるいはＰＺＴなどの強誘電体薄膜を用いてもよい
ことは言うまでもない。さらに、成膜・改質時の酸化種
として、Ｏ2を用いているが、Ｈ2Ｏ・Ｈ2Ｏ／Ｈ2・Ｎ2
・ＮＯ2等の酸化種を用いても同様の結果が得られるこ
とは言うまでもない。
／Ａｒを用い、基板温度４５０℃、圧力１Ｔｏｒｒで行
った。但し、成膜条件はこれに限定されるものではな
く、ＴａのソースガスとしてＴａＣｌ5、Ｔａ（Ｎ（Ｃ
Ｈ3）2）5、Ｈ3Ｔａ（Ｃ2Ｈ5）2などを用いてもよい。
また、Ｔａ2Ｏ5の替わりにＳｉＯ2、Ｓｉ3Ｎ4、Ｔｉ
Ｏ2、ＢＳＴ［（Ｂａ，Ｓｒ）ＴｉＯ3］などの他の絶縁
膜、あるいはＰＺＴなどの強誘電体薄膜を用いてもよい
ことは言うまでもない。さらに、成膜・改質時の酸化種
として、Ｏ2を用いているが、Ｈ2Ｏ・Ｈ2Ｏ／Ｈ2・Ｎ2
・ＮＯ2等の酸化種を用いても同様の結果が得られるこ
とは言うまでもない。
【００１１】Ｔａ2Ｏ5薄膜の改質に用いたプラズマ装置
の概略図を図３に示す。このプラズマ装置は、真空容器
３０１と前記容器内でプラズマを生成させるために必要
な原料ガスの導入口３０２、前記容器内に導入された原
料ガスを排気する真空ポンプ３０３を有し、前記容器を
構成する壁部の一部はマイクロ波を略略損失なく透過で
きる材料からなる誘電体板３０４であり、その誘電体板
をはさんで前記容器の外側にはマイクロ波を放射するア
ンテナ３０５が設置されている。前記容器の内側には、
処理される基板３０８を載置するための電極３０６が設
けられており、前記アンテナのマイクロ波の放射面と基
体のプラズマ処理を行う面とを略々平行に対向して配置
されている。電極３０６には加熱機構が設けられてお
り、プロセス中、基板温度を上昇させることが可能とな
っている。アンテナより放射されたマイクロ波を排気口
側へ伝搬するのを防ぎ、前記基板上だけに均一にプラズ
マを生成させる目的で反射板３０９が設けられている。
また、原料ガス導入の均一化のため、本装置の原料ガス
は、シャワープレート３０７をとうして多数の小孔から
プロセス空間に導入される。この原料ガスは複数の真空
ポンプ３０３より外部へ排気される。各真空ポンプの上
部には、ガスのコンダクタンスを低下させないよう比較
的広い空間が設けてある。このように前記基体側部に略
々等間隔に並べられた複数の真空ポンプから排気する
と、ガスのコンダクタンスをほとんど低下させることな
く回転方向に均一な基体上のガス流を実現することがで
きる。
の概略図を図３に示す。このプラズマ装置は、真空容器
３０１と前記容器内でプラズマを生成させるために必要
な原料ガスの導入口３０２、前記容器内に導入された原
料ガスを排気する真空ポンプ３０３を有し、前記容器を
構成する壁部の一部はマイクロ波を略略損失なく透過で
きる材料からなる誘電体板３０４であり、その誘電体板
をはさんで前記容器の外側にはマイクロ波を放射するア
ンテナ３０５が設置されている。前記容器の内側には、
処理される基板３０８を載置するための電極３０６が設
けられており、前記アンテナのマイクロ波の放射面と基
体のプラズマ処理を行う面とを略々平行に対向して配置
されている。電極３０６には加熱機構が設けられてお
り、プロセス中、基板温度を上昇させることが可能とな
っている。アンテナより放射されたマイクロ波を排気口
側へ伝搬するのを防ぎ、前記基板上だけに均一にプラズ
マを生成させる目的で反射板３０９が設けられている。
また、原料ガス導入の均一化のため、本装置の原料ガス
は、シャワープレート３０７をとうして多数の小孔から
プロセス空間に導入される。この原料ガスは複数の真空
ポンプ３０３より外部へ排気される。各真空ポンプの上
部には、ガスのコンダクタンスを低下させないよう比較
的広い空間が設けてある。このように前記基体側部に略
々等間隔に並べられた複数の真空ポンプから排気する
と、ガスのコンダクタンスをほとんど低下させることな
く回転方向に均一な基体上のガス流を実現することがで
きる。
【００１２】本例では、マイクロ波アンテナとしてラジ
アルラインスロットアンテナを用い、基板温度５００℃
で行った。本マイクロ波プラズマの特徴は電子温度が約
１ｅＶと低く、基板に入射するイオンのエネルギを１０
ｅＶ以下に制御できる点である。また、質量の重いＸｅ
イオンを用いることにより下地Ｓｉ基板に欠陥を入れる
ことなく、表面近傍にのみエネルギを伝えることが可能
となる。一般によく使用されるＡｒの原子半径が１．８
８Åであるのに比べ、Ｘｅの原子半径は２．１７Åと大
きく、基板中に打ち込まれづらく、基板表面にのみ効率
よくエネルギを伝えることができるためである。また、
ＡｒおよびＸｅの原子量はそれぞれ３９．９５、１３
１．３であり、ＸｅはＡｒなどにくらべ重く、基板表面
へのエネルギおよび運動量の伝達効率が低く欠陥をつく
りずらいという効果もあり、欠陥に非常に敏感なゲート
酸化膜の改質をイオン照射を用いて行う際、適してい
る。ＭＯＣＶＤにより成膜したＴａ2Ｏ5は改質を行わな
い場合、１０-6Ａ/ｃｍ2程度のリーク電流が流れてしま
うが、Ｘｅ／Ｈｅ（２０％）／Ｏ2（３％）プラズマを
用いて改質を行うと、リーク電流を１０-9 Ａ／ｃｍ2に
減少させられる。これは、膜中の酸素欠損がなくなった
ことに起因する。改質前のＯ/Ｔａ比が２．４３であっ
たのに対し、改質することによりＯ/Ｔａ比を化学量論
的な２．５０にすることができた。これは、Ｈｅをガス
中に添加することで酸素ラジカルの生成率を向上し、加
えて高圧にしたことで分子間衝突が効果的に発生しより
酸素ラジカルを効率よく生成できるようになったこと
と、低エネルギのＸｅイオン照射により下地にダメージ
を与えること無く表面近傍のみを活性化できたためであ
る。
アルラインスロットアンテナを用い、基板温度５００℃
で行った。本マイクロ波プラズマの特徴は電子温度が約
１ｅＶと低く、基板に入射するイオンのエネルギを１０
ｅＶ以下に制御できる点である。また、質量の重いＸｅ
イオンを用いることにより下地Ｓｉ基板に欠陥を入れる
ことなく、表面近傍にのみエネルギを伝えることが可能
となる。一般によく使用されるＡｒの原子半径が１．８
８Åであるのに比べ、Ｘｅの原子半径は２．１７Åと大
きく、基板中に打ち込まれづらく、基板表面にのみ効率
よくエネルギを伝えることができるためである。また、
ＡｒおよびＸｅの原子量はそれぞれ３９．９５、１３
１．３であり、ＸｅはＡｒなどにくらべ重く、基板表面
へのエネルギおよび運動量の伝達効率が低く欠陥をつく
りずらいという効果もあり、欠陥に非常に敏感なゲート
酸化膜の改質をイオン照射を用いて行う際、適してい
る。ＭＯＣＶＤにより成膜したＴａ2Ｏ5は改質を行わな
い場合、１０-6Ａ/ｃｍ2程度のリーク電流が流れてしま
うが、Ｘｅ／Ｈｅ（２０％）／Ｏ2（３％）プラズマを
用いて改質を行うと、リーク電流を１０-9 Ａ／ｃｍ2に
減少させられる。これは、膜中の酸素欠損がなくなった
ことに起因する。改質前のＯ/Ｔａ比が２．４３であっ
たのに対し、改質することによりＯ/Ｔａ比を化学量論
的な２．５０にすることができた。これは、Ｈｅをガス
中に添加することで酸素ラジカルの生成率を向上し、加
えて高圧にしたことで分子間衝突が効果的に発生しより
酸素ラジカルを効率よく生成できるようになったこと
と、低エネルギのＸｅイオン照射により下地にダメージ
を与えること無く表面近傍のみを活性化できたためであ
る。
【００１３】ゲート絶縁膜形成後、大気に曝すことなく
プロセスチャンバ２０６でゲート電極として用いるＴａ
薄膜１０４をスッパタ法により成膜した。Ｘｅプラズマ
を用い、Ｔａ原子の入射に対し２５倍の量のＸｅイオン
を成膜表面に照射し、かつ、イオン照射エネルギを４０
ｅＶに制御し、ｂｃｃ構造のＴａを成膜できた。成膜し
たｂｃｃ−Ｔａの比抵抗は１４μΩｃｍであり、β−Ｔ
ａ（比抵抗が１６０μΩｃｍ程度）に比べ一桁以上小さ
な値を得ることができ、２００ｎｍ厚で０．７／□の低
シート抵抗が実現された。
プロセスチャンバ２０６でゲート電極として用いるＴａ
薄膜１０４をスッパタ法により成膜した。Ｘｅプラズマ
を用い、Ｔａ原子の入射に対し２５倍の量のＸｅイオン
を成膜表面に照射し、かつ、イオン照射エネルギを４０
ｅＶに制御し、ｂｃｃ構造のＴａを成膜できた。成膜し
たｂｃｃ−Ｔａの比抵抗は１４μΩｃｍであり、β−Ｔ
ａ（比抵抗が１６０μΩｃｍ程度）に比べ一桁以上小さ
な値を得ることができ、２００ｎｍ厚で０．７／□の低
シート抵抗が実現された。
【００１４】ゲート電極堆積後、金属表面の酸化を防止
するために、Ｔａ表面の窒化処理を図3に示したラジア
ルラインスロットアンテナを用いたマイクロ波プラズマ
によりプロセスチャンバ２０７で行い、５ｎｍ厚のＴａ
Ｎ層１０５を形成した。このとき、用いたガスはＡｒ/
Ｎ2（５％）である。その後、マスク用のＳｉＯ2膜１０
６の堆積を行い、クラスターチャンバから搬出した。
するために、Ｔａ表面の窒化処理を図3に示したラジア
ルラインスロットアンテナを用いたマイクロ波プラズマ
によりプロセスチャンバ２０７で行い、５ｎｍ厚のＴａ
Ｎ層１０５を形成した。このとき、用いたガスはＡｒ/
Ｎ2（５％）である。その後、マスク用のＳｉＯ2膜１０
６の堆積を行い、クラスターチャンバから搬出した。
【００１５】リソグラフィ工程によりゲートのレジスト
マスクを形成し、図４に示すクラスターチャンバでゲー
トの加工およびゲート電極側壁の再酸化工程を行った。
ローディングチャンバ４０１より基板を搬入し、エッチ
ングチャンバ４０２でマスクＳｉＯ2膜１０６の異方性
エッチングをＣ4Ｆ8/ＣＯ/Ａｒ/Ｏ2プラズマにより行
い、その後、プロセスチャンバ４０３でレジストのアッ
シングをＸｅ／Ｏ2プラズマにより行った。引き続きエ
ッチングチャンバ４０４でＴａ薄膜１０４の異方性エッ
チングをＳｉＣｌ4プラズマにより行った。
マスクを形成し、図４に示すクラスターチャンバでゲー
トの加工およびゲート電極側壁の再酸化工程を行った。
ローディングチャンバ４０１より基板を搬入し、エッチ
ングチャンバ４０２でマスクＳｉＯ2膜１０６の異方性
エッチングをＣ4Ｆ8/ＣＯ/Ａｒ/Ｏ2プラズマにより行
い、その後、プロセスチャンバ４０３でレジストのアッ
シングをＸｅ／Ｏ2プラズマにより行った。引き続きエ
ッチングチャンバ４０４でＴａ薄膜１０４の異方性エッ
チングをＳｉＣｌ4プラズマにより行った。
【００１６】本発明の特徴であるＴａゲート電極側壁の
再酸化工程をプロセスチャンバ４０５で行った。本プロ
セスに用いたプロセス装置は前記図３と同様のラジアル
ラインスロットアンテナを用いたマイクロ波励起プラズ
マ装置である。その際の処理条件は、使用ガスＸｅ／Ｈ
ｅ／Ｏ2、ガス圧５００ｍＴｏｒｒ、分圧比はＸｅ：Ｈ
ｅ：Ｏ2＝６８％：３０％：２％、マイクロ波電力は１
２００Ｗ、酸化処理時間は１５分、前記基板は電気的に
フローティング状態に保持、被処理体の温度は４５０℃
とした。但し、成膜条件はこれに限定されるものではな
く、Ｘｅの変わりにＡｒを用いても構わないが、Ｘｅを
用いる方が好適である。
再酸化工程をプロセスチャンバ４０５で行った。本プロ
セスに用いたプロセス装置は前記図３と同様のラジアル
ラインスロットアンテナを用いたマイクロ波励起プラズ
マ装置である。その際の処理条件は、使用ガスＸｅ／Ｈ
ｅ／Ｏ2、ガス圧５００ｍＴｏｒｒ、分圧比はＸｅ：Ｈ
ｅ：Ｏ2＝６８％：３０％：２％、マイクロ波電力は１
２００Ｗ、酸化処理時間は１５分、前記基板は電気的に
フローティング状態に保持、被処理体の温度は４５０℃
とした。但し、成膜条件はこれに限定されるものではな
く、Ｘｅの変わりにＡｒを用いても構わないが、Ｘｅを
用いる方が好適である。
【００１７】Ｔａ2Ｏ5の改質の場合と同様に、Ｈｅを添
加したことにより酸素ラジカルを効率よく生成でき、ま
た、Ｘｅプラズマを用いることによりゲート酸化膜に欠
陥を導入することなく、ゲート電極側壁にＴａ2Ｏ5を形
成しゲートエッジ部を丸め、電界集中を緩和することが
できた。Ｘｅを含むガスプラズマを用いてゲート電極側
壁の酸化を施すことにより、ゲート・ソース間、およ
び、ゲート・ドレイン間の耐圧（電流密度１００ｍＡ／
ｃｍ2のときの電圧）を３Ｖから５Ｖにすることができ
た。
加したことにより酸素ラジカルを効率よく生成でき、ま
た、Ｘｅプラズマを用いることによりゲート酸化膜に欠
陥を導入することなく、ゲート電極側壁にＴａ2Ｏ5を形
成しゲートエッジ部を丸め、電界集中を緩和することが
できた。Ｘｅを含むガスプラズマを用いてゲート電極側
壁の酸化を施すことにより、ゲート・ソース間、およ
び、ゲート・ドレイン間の耐圧（電流密度１００ｍＡ／
ｃｍ2のときの電圧）を３Ｖから５Ｖにすることができ
た。
【００１８】以後、従来のプロセスを用いて、ソース・
ドレイン層１０８，１０９、サイドウォール１１０を形
成した。ＴａゲートＳｉＯ2ゲート絶縁膜において、７
０００℃以上の履歴があるものでは、高周波Ｃ−Ｖ特性
により計測した電気的な酸化膜厚が実際の膜厚の２〜３
倍となる。リーク電流の観点からすると８００℃の履歴
も許されるが、長期信頼性等を考慮すると、プロセス温
度の上限を７００℃とする必要がある。また、大口径ウ
エハでの面内均一性・プロセス時間の短縮、さらには、
大量生産におけるプロセスマージンに加え、シリサイド
形成等のプロセスにおけるプロセス時間・最低反応温度
等を考慮すると、６００℃以下でプロセスを行う方がよ
り好適である。
ドレイン層１０８，１０９、サイドウォール１１０を形
成した。ＴａゲートＳｉＯ2ゲート絶縁膜において、７
０００℃以上の履歴があるものでは、高周波Ｃ−Ｖ特性
により計測した電気的な酸化膜厚が実際の膜厚の２〜３
倍となる。リーク電流の観点からすると８００℃の履歴
も許されるが、長期信頼性等を考慮すると、プロセス温
度の上限を７００℃とする必要がある。また、大口径ウ
エハでの面内均一性・プロセス時間の短縮、さらには、
大量生産におけるプロセスマージンに加え、シリサイド
形成等のプロセスにおけるプロセス時間・最低反応温度
等を考慮すると、６００℃以下でプロセスを行う方がよ
り好適である。
【００１９】以上示した成膜条件はこれに限定されるも
のではなく、同様な結果が得られるのであれば他のプラ
ズマ源、プロセス条件で行ってもよい。また、マスク用
ＳｉＯ2膜１０６の堆積を行なわずに、ゲートの加工を
行ってもよいが、ソース・ドレイン層をイオン注入によ
り形成する場合、ゲートＴａ膜中にも不純物が打ち込ま
れ、ゲート電極のシート抵抗の上昇を引き起こすため、
マスク用ＳｉＯ2膜を用いた方が好適である。マスク用
ＳｉＯ2膜を用いない場合、レジストマスクでＴａ薄膜
１０４のエッチングを行い、その後、レジストのアッシ
ング工程とＴａの再酸化工程を同時に行うこととなるた
め、Ｔａゲート電極側壁のＴａ2Ｏ5膜の特性が前記プロ
セスに比べ劣化する。したがって、アッシングを行う際
は、マイクロ波電力を５００Ｗにし、その後マイクロ波
電力を１２００Ｗにし、Ｔａゲート電極側壁の酸化を行
うことにより改善可能であり、このときのゲート・ソー
ス間、および、ゲート・ドレイン間の耐圧（電流密度１
００ｍＡ／ｃｍ2のときの電圧）は４．７Ｖであった。
のではなく、同様な結果が得られるのであれば他のプラ
ズマ源、プロセス条件で行ってもよい。また、マスク用
ＳｉＯ2膜１０６の堆積を行なわずに、ゲートの加工を
行ってもよいが、ソース・ドレイン層をイオン注入によ
り形成する場合、ゲートＴａ膜中にも不純物が打ち込ま
れ、ゲート電極のシート抵抗の上昇を引き起こすため、
マスク用ＳｉＯ2膜を用いた方が好適である。マスク用
ＳｉＯ2膜を用いない場合、レジストマスクでＴａ薄膜
１０４のエッチングを行い、その後、レジストのアッシ
ング工程とＴａの再酸化工程を同時に行うこととなるた
め、Ｔａゲート電極側壁のＴａ2Ｏ5膜の特性が前記プロ
セスに比べ劣化する。したがって、アッシングを行う際
は、マイクロ波電力を５００Ｗにし、その後マイクロ波
電力を１２００Ｗにし、Ｔａゲート電極側壁の酸化を行
うことにより改善可能であり、このときのゲート・ソー
ス間、および、ゲート・ドレイン間の耐圧（電流密度１
００ｍＡ／ｃｍ2のときの電圧）は４．７Ｖであった。
【００２０】（実施例２）図５に本発明の別のデバイス
製作フロー概略図を示す。実施例１と異なる点は、Ｔａ
2Ｏ5膜の形成をＴａの直接酸化により行った点と、ゲー
トのＴａ薄膜成膜後に、ノンドープの多結晶シリコン５
０５をプラズマＣＶＤ法（ＰＥＣＶＤ）により５ｎｍ厚
成膜し、その後にマスク用ＳｉＯ2膜５０５を堆積した
点である。
製作フロー概略図を示す。実施例１と異なる点は、Ｔａ
2Ｏ5膜の形成をＴａの直接酸化により行った点と、ゲー
トのＴａ薄膜成膜後に、ノンドープの多結晶シリコン５
０５をプラズマＣＶＤ法（ＰＥＣＶＤ）により５ｎｍ厚
成膜し、その後にマスク用ＳｉＯ2膜５０５を堆積した
点である。
【００２１】Ｔａ2Ｏ5膜の形成は、まず、Ｔａを６ｎｍ
厚成膜した後に、Ｔａの直接酸化をＸｅＨｅ／Ｏ2プラ
ズマを用いて行った。本プロセスに用いたプロセス装置
は前記図３と同様のラジアルラインスロットアンテナを
用いたマイクロ波励起プラズマ装置である。その際の処
理条件は、使用ガスＸｅ／Ｈｅ／Ｏ2、ガス圧５００ｍ
Ｔｏｒｒ、分圧比はＸｅ：Ｈｅ：Ｏ2＝６８％：３０
％：２％、マイクロ波電力は１２００Ｗ、酸化処理時間
は１５分、前記基板は電気的にフローティング状態に保
持、被処理体の温度は４５０℃とした。但し、成膜条件
はこれに限定されるものではなく、Ｘｅの変わりにＡｒ
を用いても構わないが、Ｘｅを用いる方が好適である。
厚成膜した後に、Ｔａの直接酸化をＸｅＨｅ／Ｏ2プラ
ズマを用いて行った。本プロセスに用いたプロセス装置
は前記図３と同様のラジアルラインスロットアンテナを
用いたマイクロ波励起プラズマ装置である。その際の処
理条件は、使用ガスＸｅ／Ｈｅ／Ｏ2、ガス圧５００ｍ
Ｔｏｒｒ、分圧比はＸｅ：Ｈｅ：Ｏ2＝６８％：３０
％：２％、マイクロ波電力は１２００Ｗ、酸化処理時間
は１５分、前記基板は電気的にフローティング状態に保
持、被処理体の温度は４５０℃とした。但し、成膜条件
はこれに限定されるものではなく、Ｘｅの変わりにＡｒ
を用いても構わないが、Ｘｅを用いる方が好適である。
【００２２】前記ノンドープ多結晶シリコンの成膜は、
Ａｒ／ＳｉＨ4（１％）を用い、ガス圧１００ｍＴｏｒ
ｒ、基板温度３００℃で行った。今回は多結晶シリコン
を用いたが、アモルファスシリコンを用いても、あるい
はドーピングされたシリコンを適用しても構わない。こ
れらシリコン層は下地ゲート金属の酸化を防止するため
に用いられている。このシリコン層あるいは、実施例１
に記載のＴａＮ層がない場合、ゲートと配線金属の間の
コンタクト抵抗が上昇するという問題が起こる。ただ
し、ゲートと配線金属とのコンタクトがない場合、すな
わち、フローティングゲートに本発明を適用する際は、
前記シリコン層あるいは、ＴａＮ層がなくてもよいが、
ゲートの抵抗上昇を抑えるために使用した方がよい。
Ａｒ／ＳｉＨ4（１％）を用い、ガス圧１００ｍＴｏｒ
ｒ、基板温度３００℃で行った。今回は多結晶シリコン
を用いたが、アモルファスシリコンを用いても、あるい
はドーピングされたシリコンを適用しても構わない。こ
れらシリコン層は下地ゲート金属の酸化を防止するため
に用いられている。このシリコン層あるいは、実施例１
に記載のＴａＮ層がない場合、ゲートと配線金属の間の
コンタクト抵抗が上昇するという問題が起こる。ただ
し、ゲートと配線金属とのコンタクトがない場合、すな
わち、フローティングゲートに本発明を適用する際は、
前記シリコン層あるいは、ＴａＮ層がなくてもよいが、
ゲートの抵抗上昇を抑えるために使用した方がよい。
【００２３】前記ノンドープシリコン層は、例えばソー
ス・ドレイン領域の活性化アニール時に下地Ｔａとシリ
サイド反応によりＴａ5Ｓｉ3、あるいはＴａＳｉ2とな
るため、配線金属とのコンタクト抵抗の上昇をきたすよ
うな問題はない。
ス・ドレイン領域の活性化アニール時に下地Ｔａとシリ
サイド反応によりＴａ5Ｓｉ3、あるいはＴａＳｉ2とな
るため、配線金属とのコンタクト抵抗の上昇をきたすよ
うな問題はない。
【００２４】
【発明の効果】本発明よれば、金属ゲート電極表面を低
温で金属絶縁膜に変え、デバイスの、すなわち、回路・
システムの信頼性を向上するデバイス構造、および、そ
の製作方法を提供できる。
温で金属絶縁膜に変え、デバイスの、すなわち、回路・
システムの信頼性を向上するデバイス構造、および、そ
の製作方法を提供できる。
【図１】実施例１のデバイスの製作フロー概略図であ
る。
る。
【図２】製作の際用いたクラスターツールの一部を示す
図である。
図である。
【図３】Ｔａ2Ｏ5薄膜の改質に用いたプラズマ装置の概
略図である。
略図である。
【図４】実施例１のクラスターチャンバを示す図であ
る。
る。
【図５】実施例２のデバイスの製作フロー概略図であ
る。
る。
【符号の説明】 １０２ フィールド酸化膜、 ２０１ 搬送路、 ２０２ 枚葉洗浄装置、 ２０３ ローディングチャンバ、 ２０４ プロセスチャンバ、 ２０５ プロセスチャンバ、 ３０１ 真空容器、 ３０２ 導入口、 ３０３ 真空ポンプ、 ３０４ 誘電体板、 ３０５ アンテナ、 ３０６ 電極、 ３０７ シャワープレート、 ３０９ 反射板、 ４０１ ローディングチャンバ、 ４０２ エッチングチャンバ、 ４０３ プロセスチャンバ、 ４０４ エッチングチャンバ、 ４０５ プロセスチャンバ。
フロントページの続き (72)発明者 新田 雄久 東京都文京区本郷４丁目１番４号株式会社 ウルトラクリーンテクノロジー開発研究所 内 (72)発明者 伊野 和英 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学内 (72)発明者 篠原 壽邦 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学内
Claims (8)
- 【請求項１】 第１型の電気伝導性の基体と、前記基体
の電気伝導性とは逆の第２型の電気伝導性を有し、前記
基体中もしくは前記基体上に相互に間隔をあけて配置さ
れて、相互間に基体中のチャネルを画定し、前記基体と
の電気接続部を形成する第１のソースおよびドレイン領
域と、該第１のソースおよびドレイン領域間にあるが、
該第１のソースおよびドレイン領域へもしくはいずれの
領域へも電気的に直接接触しないように第１の絶縁層を
介して、前記チャネルの上に置かれた金属ゲート電極を
有する半導体装置において、該金属ゲート電極の該チャ
ネルと接する面以外の少なくとも一部が該金属を含む絶
縁膜で覆われていることを特徴とする半導体装置。 - 【請求項２】 前記金属ゲート電極の側壁のみが該金属
を含む絶縁膜で覆われていることを特徴とする請求項１
に記載の半導体装置。 - 【請求項３】 前記金属ゲート電極がＴａで構成され、
該Ｔａゲート電極の該チャネルと接する面以外がタンタ
ル酸化膜で覆われていることを特徴とする請求項１また
は２に記載の半導体装置。 - 【請求項４】 前記金属を含む絶縁膜を、基体の温度を
７００℃以下に保ちながら該金属ゲート表面を改質する
ことにより形成したことを特徴とする請求項１ないし３
のいずれか１項に記載の半導体装置。 - 【請求項５】 前記金属を含む絶縁膜を、基体の温度を
６００℃以下に保ちながら該金属ゲート表面を改質する
ことにより形成したことを特徴とする請求項１ないし４
のいずれか１項に記載の半導体装置。 - 【請求項６】 前記金属を含む絶縁膜を、基体の温度を
６００℃以下に保ち、かつプラズマを用いた手段によ
り、該金属ゲート表面を改質することにより形成したこ
とを特徴とする請求項１ないし５のいずれか1項に記載
の半導体装置。 - 【請求項７】 前記金属を含む絶縁膜を、基体の温度を
６００℃以下に保ち、かつＸｅを含むプラズマを用いた
手段により、該金属ゲート表面を改質することにより形
成したことを特徴とする請求項１ないし６のいずれか1
項に記載の半導体装置。 - 【請求項８】 前記金属を含む絶縁膜を、基体の温度を
６００℃以下に保ち、かつ酸素ラジカルを含む気体を用
いて、該金属ゲート表面を酸化することにより形成した
ことを特徴とする請求項１ないし７のいずれか1項に記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34866397A JP4856297B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34866397A JP4856297B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010006274A Division JP5174050B2 (ja) | 2010-01-14 | 2010-01-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11168212A true JPH11168212A (ja) | 1999-06-22 |
| JP4856297B2 JP4856297B2 (ja) | 2012-01-18 |
Family
ID=18398528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34866397A Expired - Fee Related JP4856297B2 (ja) | 1997-12-02 | 1997-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4856297B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593634B2 (en) | 2000-04-13 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US6646352B2 (en) | 2000-04-13 | 2003-11-11 | Seiko Epson Corporation | Gate electrode comprising body centered cubic tantalum and tantalum nitride |
| JPWO2004073073A1 (ja) * | 2003-02-13 | 2006-06-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法および半導体製造装置 |
| US7138339B2 (en) | 2002-10-04 | 2006-11-21 | Seiko Epson Corporation | Method of manufacturing semiconductor device including etching a conductive layer by using a gas including SiCl4 and NF3 |
| US20080111167A1 (en) * | 2006-06-20 | 2008-05-15 | Sony Corporation | Method for manufacturing semiconductor device and semiconductor device |
| JP2008147365A (ja) * | 2006-12-08 | 2008-06-26 | Tohoku Univ | 半導体装置および半導体装置の製造方法 |
| JP2008159928A (ja) * | 2006-12-25 | 2008-07-10 | Tohoku Univ | イオン注入装置およびイオン注入方法 |
| US7422953B2 (en) | 2001-09-27 | 2008-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112758A (en) * | 1980-02-12 | 1981-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Insulated gate type semiconductor device and manufacture thereof |
| JPS58192377A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 絶縁ゲ−ト型電界効果半導体装置 |
| JPS60189968A (ja) * | 1984-03-09 | 1985-09-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPS6251264A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPS62180074A (ja) * | 1986-02-03 | 1987-08-07 | Canon Inc | プラズマｃｖｄ法による堆積膜形成方法 |
| JPH04242933A (ja) * | 1991-01-01 | 1992-08-31 | Tadahiro Omi | 酸化膜形成方法 |
| JPH0590292A (ja) * | 1991-09-30 | 1993-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
| JPH05190537A (ja) * | 1992-01-16 | 1993-07-30 | Kojundo Chem Lab Co Ltd | 半導体装置のケイ素酸化膜の改質方法 |
| JPH05315608A (ja) * | 1992-05-13 | 1993-11-26 | Tadahiro Omi | 半導体装置 |
| JPH0714986A (ja) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | 半導体装置の製造方法及びその製造装置 |
| JPH0729898A (ja) * | 1993-07-15 | 1995-01-31 | Tadahiro Omi | 半導体製造方法 |
| JPH07131007A (ja) * | 1993-11-02 | 1995-05-19 | Tadahiro Omi | 半導体装置 |
| JPH07226507A (ja) * | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH07226515A (ja) * | 1993-10-30 | 1995-08-22 | Samsung Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07273093A (ja) * | 1994-04-01 | 1995-10-20 | Sony Corp | プラズマエッチング方法 |
| JPH0888198A (ja) * | 1994-07-19 | 1996-04-02 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
-
1997
- 1997-12-02 JP JP34866397A patent/JP4856297B2/ja not_active Expired - Fee Related
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56112758A (en) * | 1980-02-12 | 1981-09-05 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Insulated gate type semiconductor device and manufacture thereof |
| JPS58192377A (ja) * | 1982-05-07 | 1983-11-09 | Hitachi Ltd | 絶縁ゲ−ト型電界効果半導体装置 |
| JPS60189968A (ja) * | 1984-03-09 | 1985-09-27 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JPS6251264A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 薄膜トランジスタの製造方法 |
| JPS62180074A (ja) * | 1986-02-03 | 1987-08-07 | Canon Inc | プラズマｃｖｄ法による堆積膜形成方法 |
| JPH04242933A (ja) * | 1991-01-01 | 1992-08-31 | Tadahiro Omi | 酸化膜形成方法 |
| JPH0590292A (ja) * | 1991-09-30 | 1993-04-09 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその作製方法 |
| JPH05190537A (ja) * | 1992-01-16 | 1993-07-30 | Kojundo Chem Lab Co Ltd | 半導体装置のケイ素酸化膜の改質方法 |
| JPH05315608A (ja) * | 1992-05-13 | 1993-11-26 | Tadahiro Omi | 半導体装置 |
| JPH0714986A (ja) * | 1993-06-22 | 1995-01-17 | Toshiba Corp | 半導体装置の製造方法及びその製造装置 |
| JPH0729898A (ja) * | 1993-07-15 | 1995-01-31 | Tadahiro Omi | 半導体製造方法 |
| JPH07226515A (ja) * | 1993-10-30 | 1995-08-22 | Samsung Electron Co Ltd | 薄膜トランジスタ及びその製造方法 |
| JPH07131007A (ja) * | 1993-11-02 | 1995-05-19 | Tadahiro Omi | 半導体装置 |
| JPH07226507A (ja) * | 1994-02-10 | 1995-08-22 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH07273093A (ja) * | 1994-04-01 | 1995-10-20 | Sony Corp | プラズマエッチング方法 |
| JPH0888198A (ja) * | 1994-07-19 | 1996-04-02 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593634B2 (en) | 2000-04-13 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of manufacturing the same |
| US6646352B2 (en) | 2000-04-13 | 2003-11-11 | Seiko Epson Corporation | Gate electrode comprising body centered cubic tantalum and tantalum nitride |
| US7422953B2 (en) | 2001-09-27 | 2008-09-09 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7737511B2 (en) | 2001-09-27 | 2010-06-15 | Kabushikik Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US7138339B2 (en) | 2002-10-04 | 2006-11-21 | Seiko Epson Corporation | Method of manufacturing semiconductor device including etching a conductive layer by using a gas including SiCl4 and NF3 |
| JPWO2004073073A1 (ja) * | 2003-02-13 | 2006-06-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法および半導体製造装置 |
| US20080111167A1 (en) * | 2006-06-20 | 2008-05-15 | Sony Corporation | Method for manufacturing semiconductor device and semiconductor device |
| US8847292B2 (en) * | 2006-06-20 | 2014-09-30 | Sony Corporation | Method for manufacturing semiconductor device and semiconductor device |
| JP2008147365A (ja) * | 2006-12-08 | 2008-06-26 | Tohoku Univ | 半導体装置および半導体装置の製造方法 |
| JP2008159928A (ja) * | 2006-12-25 | 2008-07-10 | Tohoku Univ | イオン注入装置およびイオン注入方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4856297B2 (ja) | 2012-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7662236B2 (en) | Method for forming insulation film | |
| US11574924B2 (en) | Memory cell fabrication for 3D NAND applications | |
| JP4334225B2 (ja) | 電子デバイス材料の製造方法 | |
| US8105958B2 (en) | Semiconductor device manufacturing method and plasma oxidation treatment method | |
| KR100744590B1 (ko) | 하지 절연막의 형성 방법 및 반도체 제조 장치 | |
| US9224594B2 (en) | Surface preparation with remote plasma | |
| US20090047778A1 (en) | Plasma oxidation method and method for manufacturing semiconductor device | |
| TW200913069A (en) | Methods for low temperature oxidation of a semiconductor device | |
| US7326655B2 (en) | Method of forming an oxide layer | |
| WO2021150280A1 (en) | Methods and devices for subtractive self-alignment | |
| US8216933B2 (en) | Krypton sputtering of low resistivity tungsten | |
| US9653311B1 (en) | 3D NAND staircase CD fabrication utilizing ruthenium material | |
| JP4083000B2 (ja) | 絶縁膜の形成方法 | |
| JP4856297B2 (ja) | 半導体装置の製造方法 | |
| JPH11168090A (ja) | 半導体製造方法 | |
| TW201724500A (zh) | 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法 | |
| US7517812B2 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
| US7517818B2 (en) | Method for forming a nitrided germanium-containing layer using plasma processing | |
| JP5174050B2 (ja) | 半導体装置の製造方法 | |
| WO2005031869A1 (ja) | 半導体装置，半導体装置の製造方法，半導体製造装置及びコンピュータ記録媒体 | |
| US20250351335A1 (en) | Method and structure of low-k spacer using post-treatment for memory applications | |
| TW490503B (en) | The nitridation method of titanium contained materials | |
| US20230178375A1 (en) | Methods for forming work function modulating layers | |
| TWI442474B (zh) | 用於在半導體裝置上形成共形氧化層的方法 | |
| JP2006237640A (ja) | 半導体製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20021004 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070817 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090708 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090907 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100114 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100224 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100423 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |