[go: up one dir, main page]

JP2009246210A - 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 - Google Patents

窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 Download PDF

Info

Publication number
JP2009246210A
JP2009246210A JP2008092418A JP2008092418A JP2009246210A JP 2009246210 A JP2009246210 A JP 2009246210A JP 2008092418 A JP2008092418 A JP 2008092418A JP 2008092418 A JP2008092418 A JP 2008092418A JP 2009246210 A JP2009246210 A JP 2009246210A
Authority
JP
Japan
Prior art keywords
silicon nitride
gas
nitride film
silicon
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008092418A
Other languages
English (en)
Other versions
JP2009246210A5 (ja
Inventor
Minoru Honda
稔 本多
Toshio Nakanishi
敏雄 中西
Masayuki Kono
真之 鴻野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008092418A priority Critical patent/JP2009246210A/ja
Priority to US12/935,138 priority patent/US8119545B2/en
Priority to PCT/JP2009/057006 priority patent/WO2009123325A1/ja
Priority to KR1020107021877A priority patent/KR20100129311A/ko
Priority to TW098110757A priority patent/TW200952078A/zh
Publication of JP2009246210A publication Critical patent/JP2009246210A/ja
Publication of JP2009246210A5 publication Critical patent/JP2009246210A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 CVD法により個々の窒化珪素膜のバンドギャップの大きさを変えて窒化珪素膜積層体を製造する。
【解決手段】 複数の孔を有する平面アンテナ31によりチャンバー1にマイクロ波を導入するプラズマCVD装置100を用い、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガス/アンモニアガス流量比を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成する。
【選択図】図1

Description

本発明は、窒化珪素膜およびその積層体の製造方法、これらの方法に用いるコンピュータ読み取り可能な記憶媒体並びにプラズマCVD装置に関する。
現在、電気的書換え動作が可能なEEPROM(Electrically Erasable and Programmable ROM)などに代表される不揮発性半導体メモリ装置としては、SONOS(Silicon−Oxide−Nitride−Oxide−Silicon)型やMONOS(Metal−Oxide−Nitride−Oxide−Silicon)型と呼ばれる積層構造を有するものがある。これらのタイプの不揮発性半導体メモリ装置では、二酸化珪素膜(Oxide)に挟まれた1層以上の窒化珪素膜(Nitride)を電荷蓄積領域として情報の保持が行われる。つまり、上記不揮発性半導体メモリ装置では、半導体基板(Silicon)とコントロールゲート電極(SiliconまたはMetal)との間に電圧を印加することによって、電荷蓄積領域の窒化珪素膜に電子を注入してデータを保存したり、窒化珪素膜に蓄積された電子を除去したりして、データの保存と消去の書換えを行っている。窒化珪素膜の電荷蓄積能力は、そのバンドギャップ構造と関係があると考えられる。
不揮発性半導体メモリ装置の電荷蓄積領域としての窒化珪素膜を形成する技術として、特許文献1では、トンネル酸化膜とトップ酸化膜との間の窒化珪素膜を形成する際に、ジクロルシラン(SiHCl)とアンモニア(NH)を原料ガスとし、流量比SiHCl/NHを1/10以下の条件で減圧CVD(Chemical Vapor Deposition;化学気相堆積)法により成膜する窒化珪素膜の形成方法が記載されている。しかし、従来のCVD法による成膜プロセスの場合、個々の窒化珪素膜のバンドギャップをプロセス条件のみによって制御することは困難であった。従来は窒化珪素膜のバンドギャップの大きさを制御するために、CVD法を利用して窒化珪素膜を形成した後、この窒化珪素膜を酸化して窒化酸化珪素膜に変化させるなど、膜の構成成分自体を変化させる必要があった。酸化処理によって窒化珪素膜の膜質を変化させるには、複数の成膜装置が必要になってしまい、プロセス効率が低下する。特に、電荷蓄積領域として機能する窒化珪素膜を2層以上の積層体(窒化珪素膜積層体)として形成する場合、工程が複雑になり、プロセス効率がさらに低下してしまうという問題があった。
また、プラズマCVD法によって窒化珪素膜を形成することが一般的に行われているが、この方法で製造される窒化珪素膜は、多くの場合、エッチングのハードマスクやストッパー膜として使用される、緻密で欠陥が少ない良質な窒化珪素膜であった。
特開平5−145078号公報(例えば、段落0015など)
本発明は上記実情に鑑みてなされたものであり、その第1の目的は、プラズマCVD法によりバンドギャップの大きさを容易に制御できる窒化珪素膜の製造方法を提供することである。また、本発明の第2の目的は、プラズマCVD法により個々の窒化珪素膜のバンドギャップの大きさを変えて窒化珪素膜積層体を容易に製造できる方法を提供することである。
本発明の窒化珪素膜の製造方法は、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させるプラズマCVD装置を用い、被処理体上にプラズマCVD法によって窒化珪素膜を形成する窒化珪素膜の製造方法であって、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成するCVD工程を備えている。
また、本発明の窒化珪素膜積層体の製造方法は、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させるプラズマCVD装置を用い、被処理体上にプラズマCVD法によって異なる大きさのバンドギャップを有する窒化珪素膜の積層体を形成する窒化珪素膜積層体の製造方法であって、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、第1の処理圧力でプラズマCVDを行い2.5eV以上5eV以下の範囲内の第1のバンドギャップを有する窒化珪素膜を形成する第1のCVD工程と、前記第1のCVD工程の前または後に、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、前記第1の処理圧力よりも高い第2の処理圧力でプラズマCVDを行い、5eV超7eV以下の範囲内の第2のバンドギャップを有する窒化珪素膜を形成する第2のCVD工程と、を備えている。この場合、前記第1のCVD工程と前記第2のCVD工程を繰り返し行うことが好ましい。
本発明のコンピュータ読み取り可能な記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、前記制御プログラムは、実行時に、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させるプラズマCVD装置を用い、被処理体上にプラズマCVD法によって窒化珪素膜を形成するに際し、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成するCVD工程が行われるように、コンピュータに前記プラズマCVD装置を制御させるものである。
本発明のプラズマCVD装置は、プラズマCVD法により被処理体上に窒化珪素膜を形成するプラズマCVD装置であって、
被処理体を載置台に載置して収容する処理室と、
前記処理室の前記開口部を塞ぐ誘電体部材と、
前記誘電体部材の外側に設けられ、前記処理室内にマイクロ波を導入するための複数の孔を有する平面アンテナと、
前記処理室内に原料ガスを供給するガス供給機構と、
前記処理室内を減圧排気する排気機構と、
前記処理室内で、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成するCVD工程が行われるように制御する制御部と、を備えている。
本発明の窒化珪素膜の製造方法によれば、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行うことにより、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を容易に製造することができる。本発明では、主に処理圧力によってバンドギャップの大小を容易に制御できることから、様々なバンドギャップ構造を有する窒化珪素膜積層体を形成する場合に連続的な成膜が可能になり、プロセス効率に優れている。
[第1の実施の形態]
以下、本発明の第1の実施の形態について図面を参照して詳細に説明する。図1は、本発明の窒化珪素膜の製造方法に利用可能なプラズマCVD装置100の概略構成を模式的に示す断面図である。
プラズマCVD装置100は、複数のスロット状の孔を有する平面アンテナ、特にRLSA(Radial Line Slot Antenna;ラジアルラインスロットアンテナ)にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密度かつ低電子温度のマイクロ波励起プラズマを発生させ得るRLSAマイクロ波プラズマ処理装置として構成されている。プラズマCVD装置100では、1×1010〜5×1012/cmのプラズマ密度で、かつ0.7〜2eVの低電子温度を有するプラズマによる処理が可能である。従って、プラズマCVD装置100は、各種半導体装置の製造過程においてプラズマCVDによる窒化珪素膜の成膜処理の目的で好適に利用できる。
プラズマCVD装置100は、主要な構成として、気密に構成されたチャンバー(処理室)1と、チャンバー1内にガスを供給するガス供給機構18と、チャンバー1内を減圧排気するための排気機構としての排気装置24と、チャンバー1の上部に設けられ、チャンバー1内にマイクロ波を導入するマイクロ波導入機構27と、これらプラズマCVD装置100の各構成部を制御する制御部50と、を備えている。
チャンバー1は、接地された略円筒状の容器により形成されている。なお、チャンバー1は角筒形状の容器により形成してもよい。チャンバー1は、アルミニウム等の材質からなる底壁1aと側壁1bとを有している。
チャンバー1の内部には、被処理体であるシリコンウエハ(以下、単に「ウエハ」と記す)Wを水平に支持するための載置台2が設けられている。載置台2は、熱伝導性の高い材質例えばAlN等のセラミックスにより構成されている。この載置台2は、排気室11の底部中央から上方に延びる円筒状の支持部材3により支持されている。支持部材3は、例えばAlN等のセラミックスにより構成されている。
また、載置台2には、その外縁部をカバーし、ウエハWをガイドするためのカバーリング4が設けられている。このカバーリング4は、例えば石英、AlN、Al、SiN等の材質で構成された環状部材である。
また、載置台2には、温度調節機構としての抵抗加熱型のヒータ5が埋め込まれている。このヒータ5は、ヒータ電源5aから給電されることにより載置台2を加熱して、その熱で被処理基板であるウエハWを均一に加熱する。
また、載置台2には、熱電対(TC)6が配備されている。この熱電対6により、温度計測を行うことにより、ウエハWの加熱温度を例えば室温から900℃までの範囲で制御可能となっている。
また、載置台2には、ウエハWを支持して昇降させるためのウエハ支持ピン(図示せず)を有している。各ウエハ支持ピンは、載置台2の表面に対して突没可能に設けられている。
チャンバー1の底壁1aの略中央部には、円形の開口部10が形成されている。底壁1aにはこの開口部10と連通し、下方に向けて突出する排気室11が設けられている。この排気室11には、排気管12が接続されており、この排気管12を介して排気装置24に接続されている。
チャンバー1を形成する側壁1bの上端には、チャンバー1を開閉させる蓋体(リッド)としての機能を有する環状のプレート13が配置されている。プレート13の内周下部は、内側(チャンバー内空間)へ向けて突出し、環状の支持部13aを形成している。
プレート13には、第1のガス導入部として環状をなすガス導入部14が設けられている。また、チャンバー1の側壁1bには、第2のガス導入部として環状をなすガス導入部15が設けられている。つまり、ガス導入部14および15は、上下2段に設けられている。各ガス導入部14および15は成膜原料ガスやプラズマ励起用ガスを供給するガス供給機構18に接続されている。なお、ガス導入部14および15はノズル状またはシャワーヘッド状に設けてもよい。また、ガス導入部14とガス導入部15を単一のシャワーヘッドに設けてもよい。
また、チャンバー1の側壁1bには、プラズマCVD装置100と、これに隣接する搬送室(図示せず)との間で、ウエハWの搬入出を行うための搬入出口16と、この搬入出口16を開閉するゲートバルブ17とが設けられている。
ガス供給機構18は、例えば窒素含有ガス(N含有ガス)供給源19a、シリコン含有化合物ガス(Si含有ガス)供給源19b、不活性ガス供給源19cおよびチャンバー1内をクリーニングする際に用いるクリーニングガス供給源19dを有している。窒素含有ガス供給源19aは、上段のガス導入部14に接続されている。また、シリコン含有化合物ガス供給源19b、不活性ガス供給源19cおよびクリーニングガス供給源19dは、下段のガス導入部15に接続されている。なお、ガス供給機構18は、上記以外の図示しないガス供給源として、例えばチャンバー内雰囲気を置換する際に用いるパージガス供給源等を有していてもよい。
成膜原料ガスである窒素含有ガスとしては、アンモニアガス(NH)を用いる。また、他の成膜原料ガスであるシリコン含有化合物ガスとしては、例えばシラン(SiH)、ジシラン(Si)、TSA(トリシリルアミン)などを用いることができる。この中でも、特にジシラン(Si)が好ましい。つまり、窒化珪素膜のバンドギャップの大きさを制御する目的には、成膜原料ガスとして、アンモニアガスとジシランとを用いる組み合わせが好ましい。さらに、不活性ガスとしては、例えばNガスや希ガスなどを用いることができる。希ガスは、プラズマ励起用ガスとして安定したプラズマの生成に役立つものであり、例えばArガス、Krガス、Xeガス、Heガスなどを用いることができる。また、クリーニングガスとしては、ClF、NF、HCl、F等を例示できる。
窒素含有ガスは、ガス供給機構18の窒素含有ガス供給源19aから、ガスライン20を介してガス導入部14に至り、ガス導入部14からチャンバー1内に導入される。一方、シリコン含有化合物ガス、不活性ガスおよびクリーニングガスは、シリコン含有化合物ガス供給源19b、不活性ガス供給源19cおよびクリーニングガス供給源19dから、それぞれガスライン20を介してガス導入部15に至り、ガス導入部15からチャンバー1内に導入される。各ガス供給源に接続する各々のガスライン20には、マスフローコントローラ21およびその前後の開閉バルブ22が設けられている。このようなガス供給機構18の構成により、供給されるガスの切替えや流量等の制御が出来るようになっている。なお、Arなどのプラズマ励起用の希ガスは任意のガスであり、必ずしも成膜原料ガスと同時に供給する必要はない。
排気機構としての排気装置24は、ターボ分子ポンプなどの高速真空ポンプを備えている。前記のように、排気装置24は、排気管12を介してチャンバー1の排気室11に接続されている。この排気装置24を作動させることにより、チャンバー1内のガスは、排気室11の空間11a内へ均一に流れ、さらに空間11aから排気管12を介して外部へ排気される。これにより、チャンバー1内を、例えば0.133Paまで高速に減圧することが可能となっている。
次に、マイクロ波導入機構27の構成について説明する。マイクロ波導入機構27は、主要な構成として、透過板28、平面アンテナ31、遅波材33、カバー34、導波管37およびマイクロ波発生装置39を備えている。
マイクロ波を透過する透過板28は、プレート13において内周側に張り出した支持部13a上に配備されている。透過板28は、誘電体、例えば石英やAl、AlN等のセラミックスから構成されている。この透過板28と支持部13aとの間は、シール部材29を介して気密にシールされている。したがって、チャンバー1内は気密に保持される。
平面アンテナ31は、透過板28の上方において、載置台2と対向するように設けられている。平面アンテナ31は、円板状をなしている。なお、平面アンテナ31の形状は、円板状に限らず、例えば四角板状でもよい。この平面アンテナ31は、プレート13の上端に係止されている。
平面アンテナ31は、例えば表面が金または銀メッキされた銅板、ニッケル板、SUS板またはアルミニウム板から構成されている。平面アンテナ31は、マイクロ波を放射する多数のスロット状のマイクロ波放射孔32を有している。マイクロ波放射孔32は、所定のパターンで平面アンテナ31を貫通して形成されている。
個々のマイクロ波放射孔32は、例えば図2に示すように、細長い長方形状(スロット状)をなし、隣接する2つのマイクロ波放射孔が対をなしている。そして、典型的には隣接するマイクロ波放射孔32が「T」字状に配置されている。また、このように所定の形状(例えばT字状)に組み合わせて配置されたマイクロ波放射孔32は、さらに全体として同心円状に配置されている。
マイクロ波放射孔32の長さや配列間隔は、マイクロ波の波長(λg)に応じて決定される。例えば、マイクロ波放射孔32の間隔は、λg/4からλgとなるように配置される。図2においては、同心円状に形成された隣接するマイクロ波放射孔32どうしの間隔をΔrで示している。なお、マイクロ波放射孔32の形状は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔32の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状等に配置することもできる。
平面アンテナ31の上面には、真空よりも大きい誘電率を有する遅波材33が設けられている。この遅波材33は、真空中ではマイクロ波の波長が長くなることから、マイクロ波の波長を短くしてプラズマを調整する機能を有している。
なお、平面アンテナ31と透過板28との間、また、遅波材33と平面アンテナ31との間は、それぞれ接触させても離間させてもよいが、接触させることが好ましい。
チャンバー1の上部には、これら平面アンテナ31および遅波材33を覆うように、カバー34が設けられている。カバー34は、例えばアルミニウムやステンレス鋼等の金属材料によって形成されている。プレート13の上端とカバー34とは、シール部材35によりシールされている。カバー34の内部には、冷却水流路34aが形成されている。この冷却水流路34aに冷却水を通流させることにより、カバー34、遅波材33、平面アンテナ31および透過板28を冷却できるようになっている。なお、カバー34は接地されている。
カバー34の上壁(天井部)の中央には、開口部36が形成されており、この開口部36には導波管37が接続されている。導波管37の他端側は、マッチング回路38を介してマイクロ波を発生するマイクロ波発生装置39が接続されている。
導波管37は、上記カバー34の開口部36から上方へ延出する断面円形状の同軸導波管37aと、この同軸導波管37aの上端部に接続された水平方向に延びる矩形導波管37bとを有している。
同軸導波管37aの中心には内導体41が延在している。この内導体41は、その下端部において平面アンテナ31の中心に接続固定されている。このような構造により、マイクロ波は、同軸導波管37aの内導体41を介して平面アンテナ31へ放射状に効率よく均一に伝播される。
以上のような構成のマイクロ波導入機構27により、マイクロ波発生装置39で発生したマイクロ波が導波管37を介して平面アンテナ31へ伝搬され、さらに透過板28を介してチャンバー1内に導入されるようになっている。なお、マイクロ波の周波数としては、例えば2.45GHzが好ましく用いられ、他に、8.35GHz、1.98GHz等を用いることもできる。
プラズマCVD装置100の各構成部は、制御部50に接続されて制御される構成となっている。制御部50は、コンピュータを有しており、例えば図3に示したように、CPUを備えたプロセスコントローラ51と、このプロセスコントローラ51に接続されたユーザーインターフェース52および記憶部53を備えている。プロセスコントローラ51は、プラズマCVD装置100において、例えば温度、圧力、ガス流量、マイクロ波出力などのプロセス条件に関係する各構成部(例えば、ヒータ電源5a、ガス供給機構18、排気装置24、マイクロ波発生装置39など)を統括して制御する制御手段である。
ユーザーインターフェース52は、工程管理者がプラズマCVD装置100を管理するためにコマンドの入力操作等を行うキーボードや、プラズマCVD装置100の稼働状況を可視化して表示するディスプレイ等を有している。また、記憶部53には、プラズマCVD装置100で実行される各種処理をプロセスコントローラ51の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記録されたレシピが保存されている。
そして、必要に応じて、ユーザーインターフェース52からの指示等にて任意のレシピを記憶部53から呼び出してプロセスコントローラ51に実行させることで、プロセスコントローラ51の制御下、プラズマCVD装置100のチャンバー1内で所望の処理が行われる。また、前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記憶媒体、例えばCD−ROM、ハードディスク、フレキシブルディスク、フラッシュメモリ、DVD、ブルーレイディスクなどに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
次に、RLSA方式のプラズマCVD装置100を用いたプラズマCVD法による窒化珪素膜の製造について説明する。まず、ゲートバルブ17を開にして搬入出口16からウエハWをチャンバー1内に搬入し、載置台2上に載置する。次に、チャンバー1内を減圧排気しながら、ガス供給機構18の窒素含有ガス供給源19a、シリコン含有化合物ガス供給源19bおよび不活性ガス供給源19cから、アンモニアガス、シリコン含有化合物ガスおよび必要に応じて不活性ガスを所定の流量でそれぞれガス導入部14,15を介してチャンバー1内に導入する。このようにして、チャンバー1内を所定の圧力に調節する。
次に、マイクロ波発生装置39で発生させた所定周波数例えば2.45GHzのマイクロ波を、マッチング回路38を介して導波管37に導く。導波管37に導かれたマイクロ波は、矩形導波管37bおよび同軸導波管37aを順次通過し、内導体41を介して平面アンテナ板31に供給される。つまり、マイクロ波は、同軸導波管37a内を平面アンテナ板31に向けて伝搬していく。そして、マイクロ波は、平面アンテナ板31のスロット状のマイクロ波放射孔32から透過板28を介してチャンバー1内におけるウエハWの上方空間に放射させられる。この際のマイクロ波出力は、透過板28の面積あたりのパワー密度として0.25〜2.56W/cmの範囲内とすることが好ましい。マイクロ波出力は、例えば500〜5000Wの範囲内から目的に応じて上記範囲内のパワー密度になるように選択することができる。
平面アンテナ31から透過板28を経てチャンバー1に放射されたマイクロ波により、チャンバー1内で電磁界が形成され、窒素含有ガス、シリコン含有化合物ガスがそれぞれプラズマ化する。そして、プラズマ中で原料ガスの解離が従来のプラズマ処理装置に比べて効率的に進み、Si、SiH、NH、N(ここで、p、qは任意の数を意味する。以下同様である。)などの活性種の反応によって、窒化珪素SiNの薄膜が堆積される。
上記構成を有するプラズマCVD装置100においては、窒化珪素膜を成膜する際のプラズマCVD処理の条件、特にシリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス/アンモニアガス流量比)を0.015以上0.2以下の範囲内とし、圧力条件を選定することにより、形成される窒化珪素膜のバンドギャップを2.5eV以上7eV以下の範囲内で所望の大きさにコントロールできる。
図4は、プラズマCVD装置100において行われる窒化珪素膜の製造工程を示した工程図である。図4(a)に示したように、任意の下地層(例えば二酸化珪素膜)60の上に、Si/NHプラズマを用いて処理圧力でプラズマCVD処理を行う。ここでは、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガス/アンモニアガス流量比を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から処理圧力を選択してプラズマCVD処理を行う。これにより、図4(b)に示したように、2.5eV以上7eV以下の範囲内の大きさのバンドギャップを有する窒化珪素膜70を形成することができる。
本発明の窒化珪素膜の製造方法では、0.1Pa以上1333Pa以下の範囲内で処理圧力を高くするほど、形成される窒化珪素膜のバンドギャップが大きくなる傾向がある。このため、処理圧力を上記0.1Pa以上1333Pa以下の範囲内で選択することにより、窒化珪素膜70のバンドギャップの大きさを2.5eV〜7eVの範囲内で制御できる。
次に、本発明の基礎となった実験データについて説明する。図5は、窒素含有ガスとしてNHガス、シリコン含有化合物ガスとしてSiガスを使用し、プラズマCVD装置100においてプラズマCVDを実施し、単膜の窒化珪素膜を形成した場合の窒化珪素膜のバンドギャップと処理圧力との関係を示している。プラズマCVD条件は以下のとおりである。
[プラズマCVD条件]
処理温度(載置台):500℃
マイクロ波パワー:2kW(パワー密度1.023W/cm;透過板面積あたり)
処理圧力;13.3Pa(100mTorr)、66.7Pa(500mTorr)、126Pa(950mTorr)および200Pa(1500mTorr)、
Arガス流量;200mL/min(sccm)
NHガス流量;200mL/min(sccm)
Siガス流量;4mL/min(sccm)または8mL/min(sccm)
なお、窒化珪素膜のバンドギャップは、薄膜特性測定装置n&k Analyzer(商品名;n&kテクノロジー社製)を用いて計測した。
図5に示したように、プラズマCVD装置100を用い、窒素含有ガスとしてNHガス、シリコン含有化合物ガスとしてSiガス、不活性ガスとしてArガスを使用し、処理圧力を13.3Pa〜133.3Paの範囲内で変化させた結果、成膜される窒化珪素膜のバンドギャップが約5.1eVから5.8eVの範囲内で変化した。この場合、Si流量を一定にして処理圧力のみを変化させることによって、容易に所望のバンドギャップを有する窒化珪素膜を形成することができる。また、処理圧力を主として制御し、必要に応じてSi流量を従として制御することも好ましい。上記範囲の大きさのバンドギャップを形成するための原料ガスの流量は以下の通りである。Si流量は、3mL/min(sccm)以上40mL/min(sccm)以下の範囲内が好ましく、3mL/min(sccm)以上20mL/min(sccm)以下の範囲内がより好ましい。NH流量は、50mL/min(sccm)以上1000mL/min(sccm)以下の範囲内が好ましく、50mL/min(sccm)以上500mL/min(sccm)以下の範囲内がより好ましい。さらに、SiガスとNHガスとの流量比(Si/NH比)は、0.015以上0.2以下の範囲内が好ましく、0.015〜0.1以下の範囲内がより好ましい。なお、比較のため、同様に処理圧力を変化させてLPCVDにより窒化珪素膜を形成したが、バンドギャップは4.9eV〜5eVの範囲内にとどまり、LPCVDではバンドギャップの制御は困難であった(結果は図示を省略した)。
以上のように、プラズマCVD装置100を用いるプラズマCVD処理において、成膜されるバンドギャップの大きさを決定する主な要因は処理圧力であることが判明した。従って、プラズマCVD装置100を用いて、他の条件は一定にし、処理圧力のみを変化させることによりバンドギャップの大きさを制御して、相対的にバンドギャップの大きな窒化珪素膜と、小さな窒化珪素膜を容易に形成できることが確認された。
バンドギャップの大きさが2.5ev以上7eV以下の範囲内の窒化珪素膜を形成するには、シリコン含有化合物ガス(例えばSiガス)とアンモニアガスとの流量比(シリコン含有化合物ガス/アンモニアガス流量比)を0.015以上0.2以下の範囲内に設定し、処理圧力を0.1Pa以上1333Pa以下に設定することが好ましい。また、Arガスの流量は0〜1000mL/min(sccm)の範囲内、好ましくは50〜800mL/min(sccm)の範囲内、NHガスの流量は100〜800mL/min(sccm)の範囲内、好ましくは100〜400mL/min(sccm)の範囲内、Siガスの流量は1〜400mL/min(sccm)の範囲内、好ましくは3〜30mL/min(sccm)の範囲内から、それぞれ上記流量比になるように設定することができる。
また、プラズマCVD処理の処理温度は、載置台2の温度を300℃以上、好ましくは400℃以上600℃以下の範囲内に設定する。
また、プラズマCVD処理におけるマイクロ波のパワー密度は、透過板の面積あたり0.256W/cm以上2.045W/cm以下の範囲内とすることが好ましい。
本発明の窒化珪素膜の製造方法では、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガス/アンモニアガス流量比を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行なうことにより、ウエハW上に、様々な大きさのバンドギャップの窒化珪素膜を簡単に製造できる。
[第2の実施の形態]
次に、本発明の第2の実施の形態に係る窒化珪素膜積層体の製造方法について説明する。前記第1の実施の形態で説明したとおり、プラズマCVD装置100においては、窒化珪素膜を成膜する際のプラズマCVD処理の条件、特に圧力条件を選定することにより、形成される窒化珪素膜のバンドギャップを所望の大きさにコントロールできる。従って、例えば隣接する窒化珪素膜のバンドギャップの大きさが異なる複数の窒化珪素膜からなる窒化珪素膜積層体を容易に製造することができる。
図6は、プラズマCVD装置100において行われる窒化珪素膜積層体の製造工程を示した工程図である。まず、図6(a)に示したように、任意の下地層(例えば二酸化珪素膜)60の上に、Si/NHプラズマを用いて第1の処理圧力でプラズマCVD処理を行い、図6(b)に示したように、第1のバンドギャップを有する第1の窒化珪素膜70を形成する。次に、図6(c)に示したように、第1の窒化珪素膜70の上に、Si/NHプラズマを用いて第2の処理圧力でプラズマCVD処理を行い、図6(d)に示したように、第2のバンドギャップを有する第2の窒化珪素膜71を形成する。これにより、2層の窒化珪素膜からなる窒化珪素膜積層体80を形成できる。さらに必要に応じて、図6(e)に示したように、第2の窒化珪素膜71の上に、Si/NHプラズマを用いて、第3の処理圧力でプラズマCVD処理を行い、図6(f)に示したように、第3のバンドギャップを有する第3の窒化珪素膜72を形成することもできる。以降、プラズマCVD処理を必要回数繰り返し行うことによって、所望の層構造を有する窒化珪素膜積層体80を形成できる。
本発明の窒化珪素膜積層体の製造方法では、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガス/アンモニアガス流量比を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行なうことにより、例えば2.5eV〜7eVの範囲内で窒化珪素膜のバンドギャップを変化させることができる。処理圧力が0.1Pa以上1333Pa以下の範囲内では、処理圧力を高くするほど、形成される窒化珪素膜のバンドギャップが大きくなる傾向がある。このため、上記第1の処理圧力、第2の処理圧力および第3の処理圧力を上記0.1Pa以上1333Pa以下の範囲内で選択することにより、第1の窒化珪素膜70、第2の窒化珪素膜71および第3の窒化珪素膜72のバンドギャップの大きさを2.5eV〜7eVの範囲内で制御できる。
例えば、0.1Pa以上1333Pa以下の範囲内から、処理圧力を、第1の処理圧力>第2の処理圧力>第3の処理圧力となるように選択すれば、バンドギャップの大きさが、第1の窒化珪素膜70>第2の窒化珪素膜71>第3の窒化珪素膜72であるエネルギーバンド構造を有する窒化珪素膜積層体80を形成できる。また、逆に、0.1Pa以上1333Pa以下の範囲内から処理圧力を、第1の処理圧力<第2の処理圧力<第3の処理圧力となるように選択すれば、バンドギャップの大きさが、第1の窒化珪素膜70<第2の窒化珪素膜71<第3の窒化珪素膜72であるエネルギーバンド構造を有する窒化珪素膜積層体80を形成できる。なお、例えば第1の処理圧力と第3の処理圧力を同じに設定することで、第1の窒化珪素膜70=第3の窒化珪素膜72となるエネルギーバンドギャップ構造を作ることも可能である。
ここで、バンドギャップの大きさが例えば2.5ev以上5eV以下の範囲内の窒化珪素膜を形成するには、シリコン含有化合物ガス(例えばSiガス)とアンモニアガスとの比(シリコン含有化合物ガス/アンモニアガス流量比)を0.015以上0.2以下の範囲内に設定し、処理圧力を0.1Pa以上4Pa以下に設定することが好ましい。また、Arガスの流量は0〜1000mL/min(sccm)の範囲内、好ましくは50〜800mL/min(sccm)の範囲内、NHガスの流量は100〜800mL/min(sccm)の範囲内、好ましくは100〜400mL/min(sccm)の範囲内、Siガスの流量を1〜40mL/min(sccm)の範囲内、好ましくは3〜20mL/min(sccm)の範囲内から、それぞれ上記流量比になるように設定することができる。
また、バンドギャップの大きさが例えば5eV超7eV以下の範囲内の窒化珪素膜を形成するには、シリコン含有化合物ガス(例えばSiガス)とアンモニアガスとの比(シリコン含有化合物ガス/アンモニアガス流量比)を0.015以上0.2以下の範囲内に設定し、処理圧力を8.9Pa以上1333Pa以下に設定することが好ましい。また、Arガスの流量は0〜1000mL/min(sccm)の範囲内、好ましくは50〜800mL/min(sccm)の範囲内、NHガスの流量は100〜800mL/min(sccm)の範囲内、好ましくは100〜400mL/min(sccm)の範囲内、Siガスの流量を1〜40mL/min(sccm)の範囲内、好ましくは3〜20mL/min(sccm)の範囲内から、それぞれ上記流量比になるように設定することができる。
また、上記いずれの場合も、プラズマCVD処理の処理温度は、載置台2の温度を300℃以上、好ましくは400℃以上600℃以下の範囲内に設定する。
また、上記いずれの場合も、プラズマCVD処理におけるマイクロ波のパワー密度は、透過板の面積あたり0.256W/cm以上2.045W/cm以下の範囲内とすることが好ましい。
本発明の窒化珪素膜積層体の製造方法では、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガス/アンモニアガス流量比を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行なうことにより、ウエハW上に、バンドギャップが異なる窒化珪素膜を交互に堆積させて窒化珪素膜積層体を形成することができる。特に、本発明の窒化珪素膜積層体の製造方法では、処理圧力のみによってバンドギャップの大小を容易に制御できることから、異なるバンドギャップを有する窒化珪素膜の積層体を形成する場合に同一チャンバー内で真空状態を維持したまま連続的な成膜が可能になり、プロセス効率を向上させる上で極めて有利である。
また、処理圧力の調節のみによって窒化珪素膜のバンドギャップが容易に調整可能であることから、様々なバンドギャップ構造の窒化珪素膜積層体を簡単に製造できる。そのため、本発明方法を、MOS型半導体メモリ装置の電荷蓄積領域としての窒化珪素膜積層体の形成に適用することにより、優れたデータ保持特性と、高速のデータ書換え性能と、低消費電力での動作性能と、高い信頼性と、を同時に兼ね備えたMOS型半導体メモリ装置を製造できる。
[半導体メモリ装置の製造への適用例]
次に、図7を参照しながら、本実施の形態に係る窒化珪素膜の製造方法を半導体メモリ装置の製造過程に適用した例について説明する。図7は、MOS型半導体メモリ装置601の概略構成を示す断面図である。MOS型半導体メモリ装置601は、半導体層としてのp型のシリコン基板101と、このp型のシリコン基板101上に積層形成された、バンドギャップの大きさが異なる複数の絶縁膜と、さらにその上に形成されたゲート電極103と、を有している。シリコン基板101とゲート電極103との間には、第1の絶縁膜111と、第2の絶縁膜112と、第3の絶縁膜113と、第4の絶縁膜114と、第5の絶縁膜115とが設けられている。このうち、第2の絶縁膜112、第3の絶縁膜113および第4の絶縁膜114は、いずれも窒化珪素膜であり、窒化珪素膜積層体102aを形成している。
また、シリコン基板101には、ゲート電極103の両側に位置するように、表面から所定の深さでn型拡散層である第1のソース・ドレイン104および第2のソース・ドレイン105が形成され、両者の間はチャネル形成領域106となっている。なお、MOS型半導体メモリ装置601は、半導体基板内に形成されたpウェルやp型シリコン層に形成されていてもよい。また、本実施の形態は、nチャネルMOSデバイスを例に挙げて説明を行うが、pチャネルMOSデバイスで実施してもかまわない。従って、以下に記載する本実施の形態の内容は、全てnチャネルMOSデバイス、及び、pチャネルMOSデバイスに適用することができる。
第1の絶縁膜111は、例えばシリコン基板101の表面を熱酸化法により酸化して形成された二酸化珪素膜(SiO膜)である。第1の絶縁膜111のバンドギャップの大きさは例えば8〜10eVの範囲内であり、膜厚は、例えば0.5nm〜20nmの範囲内が好ましく、1nm〜3nmの範囲内がより好ましい。
窒化珪素膜積層体102aを構成する第2の絶縁膜112は、第1の絶縁膜111の表面に形成された窒化珪素膜(SiN膜;ここで、SiとNとの組成比は必ずしも化学量論的に決定されず、成膜条件により異なる値をとる。以下、同様である)である。第2の絶縁膜112のバンドギャップの大きさは例えば5〜7eVの範囲内であり、膜厚は、例えば2nm〜20nmの範囲内が好ましく、3nm〜5nmの範囲内がより好ましい。
第3の絶縁膜113は、第2の絶縁膜112上に形成された窒化珪素膜(SiN膜)である。第3の絶縁膜113のバンドギャップの大きさは例えば2.5〜4eVの範囲内であり、膜厚は、例えば2nm〜30nmの範囲内が好ましく、4nm〜10nmの範囲内がより好ましい。
第4の絶縁膜114は、第3の絶縁膜113上に形成された窒化珪素膜(SiN膜)である。この第4の絶縁膜114は、例えば第2の絶縁膜112と同様のエネルギーバンドギャップおよび膜厚を有している。
第5の絶縁膜115は、第4の絶縁膜114上に、例えばCVD法により堆積させた二酸化珪素膜(SiO膜)である。この第5の絶縁膜115は、電極103と第4の絶縁膜114との間でブロック層(バリア層)として機能する。第5の絶縁膜115のバンドギャップの大きさは例えば8〜10eVの範囲内であり、膜厚は、例えば2nm〜30nmの範囲内が好ましく、5nm〜8nmの範囲内がより好ましい。
ゲート電極103は、例えばCVD法により成膜された多結晶シリコン膜からなり、コントロールゲート(CG)電極として機能する。また、ゲート電極103は、例えばW,Ti,Ta,Cu,Al,Au,Pt等の金属を含む膜であってもよい。ゲート電極103は、単層に限らず、ゲート電極103の比抵抗を下げ、MOS型半導体メモリ装置601の動作速度を高速化する目的で、例えばタングステン、モリブデン、タンタル、チタン、白金それらのシリサイド、ナイトライド、合金等を含む積層構造にすることもできる。ゲート電極103は、図示しない配線層に接続されている。
また、MOS型半導体メモリ装置601において、第2の絶縁膜112、第3の絶縁膜113および第4の絶縁膜114により構成される窒化珪素膜積層体102aは、主に電荷を蓄積する電荷蓄積領域である。従って、第2の絶縁膜112、第3の絶縁膜113および第4の絶縁膜114の形成に際して、本発明の第1の実施の形態に係る窒化珪素膜の製造方法を適用し、各膜のバンドギャップの大きさを制御することによって、MOS型半導体メモリ装置601のデータ書き込み性能やデータ保持性能を調節できる。また、本発明の第2の実施の形態に係る窒化珪素膜積層体の製造方法を適用し、第2の絶縁膜112、第3の絶縁膜113および第4の絶縁膜114を、プラズマCVD装置100において圧力を変化させることにより同一チャンバー内で連続的に製造することもできる。
ここでは代表的な手順の一例を挙げて、本発明方法をMOS型半導体メモリ装置601の製造に適用した例について説明を行う。まず、LOCOS(Local Oxidation of Silicon)法やSTI(Shallow Trench Isolation)法などの手法で素子分離膜(図示せず)が形成されたシリコン基板101を準備し、その表面に、例えば熱酸化法によって第1の絶縁膜111を形成する。
次に、第1の絶縁膜111の上に、プラズマCVD装置100を用いプラズマCVD法によって第2の絶縁膜112、第3の絶縁膜113および第4の絶縁膜114を順次形成する。
第2の絶縁膜112を形成する場合は、バンドギャップが任意の大きさ例えば5〜7eVの範囲内となるようにプラズマCVDの条件を調節する。第3の絶縁膜113を形成するときは、第2の絶縁膜112を形成する条件とは異なる条件でプラズマCVDを行い、バンドギャップが例えば2.5eV〜4eVの範囲内となるようにプラズマCVD条件を調節する。第4の絶縁膜114を形成するときは、第3の絶縁膜113を形成する条件とは異なる圧力条件例えば第2の絶縁膜112を形成する場合と同じ圧力条件でプラズマCVDを行い、バンドギャップの大きさが例えば5〜7eVの範囲内となるようにプラズマCVD条件を調節する。各膜のバンドギャップの大きさは、前記のとおり、プラズマCVD処理の圧力条件を変化させることにより制御できる。
次に、第4の絶縁膜114の上に、第5の絶縁膜115を形成する。この第5の絶縁膜115は、例えばCVD法によって形成することができる。さらに、第5の絶縁膜115の上に、例えばCVD法によってポリシリコン層や金属層、あるいは金属シリサイド層などを成膜してゲート電極103となる金属膜を形成する。
次に、フォトリソグラフィー技術を用い、パターン形成したレジストをマスクとして、前記金属膜、第5の絶縁膜115〜第1の絶縁膜111をエッチングすることにより、パターン形成されたゲート電極103と複数の絶縁膜を有するゲート積層構造体が得られる。次に、ゲート積層構造体の両側に隣接するシリコン表面にn型不純物を高濃度にイオン注入し、第1のソース・ドレイン104および第2のソース・ドレイン105を形成する。このようにして、図7に示した構造のMOS型半導体メモリ装置601を製造できる。
なお、上記例では、窒化珪素膜積層体102a中の第3の絶縁膜113のバンドギャップに比べて、第2の絶縁膜112および第4の絶縁膜114のバンドギャップを大きく形成したが、第2の絶縁膜112および第4の絶縁膜114のバンドギャップに比べて、第3の絶縁膜113のバンドギャップを大きくしてもよい。また、第2の絶縁膜112と第4の絶縁膜114のバンドギャップの大きさは同じである必要はない。
また、図7では、窒化珪素膜積層体102aとして、第2の絶縁膜112〜第4の絶縁膜114からなる3層を有する場合を例に挙げたが、本発明方法は、窒化珪素膜が2層または4層以上積層された窒化珪素膜積層体を有するMOS型半導体メモリ装置を製造する場合にも適用できる。
以上、本発明の実施形態を述べたが、本発明は上記実施形態に制約されることはなく、種々の変形が可能である。例えば、以上に挙げた各実施の形態では、成膜原料ガスとして、アンモニアとジシランを用いる場合を例に挙げて説明したが、アンモニアガスと他のシリコン含有化合物ガス例えばシラン、トリシラン、トリシリルアミンなどを用いても、プラズマCVDの処理圧力を変えることによって、同様に窒化珪素膜のバンドギャップの大きさを制御することが可能である。
窒化珪素膜の形成に適したプラズマCVD装置の一例を示す概略断面図である。 平面アンテナの構造を示す図面である。 制御部の構成を示す説明図である。 第1の実施の形態に係る窒化珪素膜の製造方法の工程例を示す図面である。 プラズマCVDにおける処理圧力とバンドギャップとの関係を示すグラフ図面。 第2の実施の形態に係る窒化珪素膜積層体の製造方法の工程例を示す図面である。 本発明方法を適用可能なMOS型半導体メモリ装置の概略構成を示す説明図である。
符号の説明
1…チャンバー(処理室)、2…載置台、3…支持部材、5…ヒータ、12…排気管、14,15…ガス導入部、16…搬入出口、17…ゲートバルブ、18…ガス供給機構、19a…窒素含有ガス供給源、19b…Si含有ガス供給源、19c…不活性ガス供給源、19d…クリーニングガス供給源、24…排気装置、27…マイクロ波導入機構、28…透過板、29…シール部材、31…平面アンテナ、32…マイクロ波放射孔、37…導波管、39…マイクロ波発生装置、50…制御部、100…プラズマCVD装置、101…シリコン基板、102a…窒化珪素膜積層体、103…ゲート電極、104…第1のソース・ドレイン、105…第2のソース・ドレイン、111…第1の絶縁膜、112…第2の絶縁膜、113…第3の絶縁膜、114…第4の絶縁膜、115…第5の絶縁膜、601…MOS型半導体メモリ装置、W…半導体ウエハ(基板)

Claims (5)

  1. 複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させるプラズマCVD装置を用い、被処理体上にプラズマCVD法によって窒化珪素膜を形成する窒化珪素膜の製造方法であって、
    シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成するCVD工程を備えたことを特徴とする窒化珪素膜の製造方法。
  2. 複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させるプラズマCVD装置を用い、被処理体上にプラズマCVD法によって異なる大きさのバンドギャップを有する窒化珪素膜の積層体を形成する窒化珪素膜積層体の製造方法であって、
    シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、第1の処理圧力でプラズマCVDを行い2.5eV以上5eV以下の範囲内の第1のバンドギャップを有する窒化珪素膜を形成する第1のCVD工程と、
    前記第1のCVD工程の前または後に、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、前記第1の処理圧力よりも高い第2の処理圧力でプラズマCVDを行い、5eV超7eV以下の範囲内の第2のバンドギャップを有する窒化珪素膜を形成する第2のCVD工程と、
    を備えたことを特徴とする窒化珪素膜積層体の製造方法。
  3. 前記第1のCVD工程と前記第2のCVD工程を繰り返し行うことを特徴とする請求項2に記載の窒化珪素膜積層体の製造方法。
  4. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
    前記制御プログラムは、実行時に、複数の孔を有する平面アンテナにより処理室内にマイクロ波を導入してプラズマを生成させるプラズマCVD装置を用い、被処理体上にプラズマCVD法によって窒化珪素膜を形成するに際し、
    シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成するCVD工程が行われるように、コンピュータに前記プラズマCVD装置を制御させるものであることを特徴とするコンピュータ読み取り可能な記憶媒体。
  5. プラズマCVD法により被処理体上に窒化珪素膜を形成するプラズマCVD装置であって、
    被処理体を載置台に載置して収容する処理室と、
    前記処理室の前記開口部を塞ぐ誘電体部材と、
    前記誘電体部材の外側に設けられ、前記処理室内にマイクロ波を導入するための複数の孔を有する平面アンテナと、
    前記処理室内に原料ガスを供給するガス供給機構と、
    前記処理室内を減圧排気する排気機構と、
    前記処理室内で、シリコン含有化合物ガスとアンモニアガスとを含む成膜ガスを用い、シリコン含有化合物ガスとアンモニアガスとの流量比(シリコン含有化合物ガス流量/アンモニアガス流量)を0.015以上0.2以下の範囲内に設定し、0.1Pa以上1333Pa以下の範囲内から選択される処理圧力でプラズマCVDを行い、バンドギャップの大きさが2.5eV以上7eV以下の範囲内の窒化珪素膜を形成するCVD工程が行われるように制御する制御部と、
    を備えたことを特徴とするプラズマCVD装置。
JP2008092418A 2008-03-31 2008-03-31 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置 Pending JP2009246210A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008092418A JP2009246210A (ja) 2008-03-31 2008-03-31 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
US12/935,138 US8119545B2 (en) 2008-03-31 2009-03-30 Forming a silicon nitride film by plasma CVD
PCT/JP2009/057006 WO2009123325A1 (ja) 2008-03-31 2009-03-30 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
KR1020107021877A KR20100129311A (ko) 2008-03-31 2009-03-30 질화규소막의 제조 방법, 질화규소막 적층체의 제조 방법, 컴퓨터 판독 가능한 기억 매체, 및 플라즈마 cvd 장치
TW098110757A TW200952078A (en) 2008-03-31 2009-03-31 Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008092418A JP2009246210A (ja) 2008-03-31 2008-03-31 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置

Publications (2)

Publication Number Publication Date
JP2009246210A true JP2009246210A (ja) 2009-10-22
JP2009246210A5 JP2009246210A5 (ja) 2012-08-09

Family

ID=41307768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092418A Pending JP2009246210A (ja) 2008-03-31 2008-03-31 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置

Country Status (1)

Country Link
JP (1) JP2009246210A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075493A (ja) * 2012-10-04 2014-04-24 Tokyo Electron Ltd 成膜方法及び成膜装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195562A (ja) * 1987-10-07 1989-04-13 Matsushita Electron Corp 不揮発性記憶装置の製造方法
JPH0582795A (ja) * 1991-08-22 1993-04-02 Rohm Co Ltd 半導体記憶装置
WO2007139142A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited プラズマcvd方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマcvd装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0195562A (ja) * 1987-10-07 1989-04-13 Matsushita Electron Corp 不揮発性記憶装置の製造方法
JPH0582795A (ja) * 1991-08-22 1993-04-02 Rohm Co Ltd 半導体記憶装置
WO2007139142A1 (ja) * 2006-05-31 2007-12-06 Tokyo Electron Limited プラズマcvd方法、窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマcvd装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014075493A (ja) * 2012-10-04 2014-04-24 Tokyo Electron Ltd 成膜方法及び成膜装置

Similar Documents

Publication Publication Date Title
JP5073645B2 (ja) プラズマ酸化処理方法および半導体装置の製造方法
JP5341510B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマcvd装置
US8318614B2 (en) Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma apparatus
JP2010087187A (ja) 酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
US8119545B2 (en) Forming a silicon nitride film by plasma CVD
JPWO2007139140A1 (ja) プラズマcvd方法、窒化珪素膜の形成方法および半導体装置の製造方法
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
WO2011040396A1 (ja) 窒化珪素膜の成膜方法および半導体メモリ装置の製造方法
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
JP2013225682A (ja) プラズマ窒化処理方法および半導体装置の製造方法
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
JPWO2007034871A1 (ja) 選択的プラズマ処理方法
JP2008305942A (ja) 半導体メモリ装置およびその製造方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
US20110254078A1 (en) Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device
JP2008270706A (ja) 窒化珪素膜および不揮発性半導体メモリ装置
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JP2009246211A (ja) Mos型半導体メモリ装置の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
JP2009267391A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置
WO2010113928A1 (ja) 窒化珪素膜の成膜方法、半導体メモリ装置の製造方法およびプラズマcvd装置
US20110189862A1 (en) Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device
WO2009123325A1 (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマcvd装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001