[go: up one dir, main page]

TWI397911B - 用於半導體記憶裝置之輸出啟用信號產生電路 - Google Patents

用於半導體記憶裝置之輸出啟用信號產生電路 Download PDF

Info

Publication number
TWI397911B
TWI397911B TW097148301A TW97148301A TWI397911B TW I397911 B TWI397911 B TW I397911B TW 097148301 A TW097148301 A TW 097148301A TW 97148301 A TW97148301 A TW 97148301A TW I397911 B TWI397911 B TW I397911B
Authority
TW
Taiwan
Prior art keywords
signal
output enable
reset
external clock
output
Prior art date
Application number
TW097148301A
Other languages
English (en)
Other versions
TW201001417A (en
Inventor
Ji-Eun Jang
Seok-Cheol Yoon
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201001417A publication Critical patent/TW201001417A/zh
Application granted granted Critical
Publication of TWI397911B publication Critical patent/TWI397911B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Description

用於半導體記憶裝置之輸出啟用信號產生電路
本發明係關於半導體設計技術，且更特定言之係關於用於產生對應於CAS潛時之輸出啟用信號之電路。
本發明主張申請於2008年6月30日之韓國專利申請案第10-2008-0063139號之優先權，該案係以全文引用之方式併入。
包括雙資料速率同步DRAM(DDR SDRAM)之半導體記憶裝置通常回應於外部時脈信號而自外部接收讀取命令並回應於內部時脈信號而將儲存於該半導體記憶裝置中之資料輸出至外部。當待輸出資料時，半導體記憶裝置使用內部時脈信號而非外部時脈信號來處理資料。此處，與外部時脈信號同步地輸入讀取命令，而與內部時脈信號同步地輸出資料。因此，半導體記憶裝置應包括用於將與外部時脈信號同步之讀取命令與內部時脈信號同步之電路。鑒於讀取命令，將用於同步之時脈信號自外部時脈信號改變成內部時脈信號，且通常將此操作稱為"域交叉"。
同時，半導體記憶裝置具備一輸出啟用信號產生電路，其對讀取命令執行自外部時脈信號至內部時脈信號之域交叉並取決於CAS潛時資訊而產生輸出啟用信號。該輸出啟用信號確保在施加讀取命令時且在考慮到CAS潛時之後回應於外部時脈信號而輸出資料之操作。因為此信號經受域交叉，所以其變得與內部時脈信號同步。通常，CAS潛時儲存於提供於半導體記憶裝置中之模式暫存器集中且具有指示在外部時脈信號之一個循環單元中施加讀取命令之資訊及關於在外部時脈信號之何點處是否輸出資料的資訊。
此外，半導體記憶裝置具備延遲鎖定迴路(DLL)，其用於產生內部時脈信號及DLL時脈信號，輸出啟用信號與該DLL時脈信號同步。
圖1為展示用於半導體記憶裝置之習知輸出啟用信號產生電路之方塊圖。
參看圖1，習知輸出啟用信號產生電路包括OE重設信號產生器110、重設信號同步器130及輸出啟用信號輸出單元150。OE重設信號產生器110將重設信號RSTb與外部時脈信號CLK_EXT同步以產生OE重設信號RSTb_OE。此處，回應於半導體記憶裝置之活動操作、DLL之鎖定操作及模式暫存器集之設定操作而啟動重設信號RSTb。
藉由D正反器而設計之重設信號同步器130將OE重設信號RSTb_OE與DLL時脈信號CLK_DLL同步以產生重設輸出啟用信號輸出單元150之源重設信號RSTb_SRC。輸出啟用信號輸出單元150回應於該源重設信號RSTb_SRC而加以重設，對外部時脈信號CLK_EXT及DLL時脈信號CLK_DLL計數以輸出對應於讀取命令信號RD_EN及CAS潛時CL之輸出啟用信號OE。此處，讀取命令信號RD_EN為在施加用於半導體記憶裝置之讀取命令時且在回應於源重設信號RSTb_SRC而重設輸出啟用信號輸出單元150之後啟動之脈衝信號。因此，僅當在所要時間正常啟動源重設信號RSTb_SRC時，輸出啟用信號輸出單元150可產生對應於讀取命令信號RD_EN及CAS潛時CL之輸出啟用信號OE。
換言之，僅當由重設信號同步器130準確地將由OE重設信號產生器110與外部時脈信號CLK_EXT同步地輸出之OE重設信號RSTb_OE與DLL時脈信號CLK_DLL同步地輸出時，輸出啟用信號輸出單元150可執行穩定操作。然而，在習知輸出啟用信號產生電路中，源重設信號RSTb_SRC可能不會與DLL時脈信號CLK_DLL同步。
圖2A及圖2B為用於解釋OE重設信號RSTb_OE及DLL時脈信號CLK_DLL之操作時序之波形圖。亦即，圖2A為在正常產生源重設信號RSTb_SRC時之波形圖且圖2B為在異常產生源重設信號RSTb_SRC時之波形圖。出於參考之目的，圖2A及圖2B中之tD1及tD2指示在完成鎖定後於DLL中反映之延遲度。亦即，tD1指示在DLL中所提供之可變延遲電路中反映之延遲度且tD2表示在DLL中所提供之延遲複本模型化電路中反映之延遲度。在同一半導體記憶裝置中，tD2係恆定的，而tD1取決於操作頻率而變化。
參看圖1及圖2A，由OE重設信號產生器110回應於外部時脈信號CLK_EXT而同步並輸出OE重設信號RSTb_OE。在圖2A中，在OE重設信號RSTb_OE自邏輯"低"轉變至邏輯"高"之時間與DLL時脈信號CLK_DLL之上升邊緣之間存在充分確保之設置時間()。因為此情況，所以重設信號同步器130穩定地將OE重設信號RSTb_OE與DLL時脈信號CLK_DLL同步以輸出源重設信號RSTb_SRC。因此，與DLL時脈信號CLK_DLL同步之源重設信號RSTb_SRC確保輸出啟用信號輸出單元150可在此之後穩定地操作。
同時，參看圖1及圖2B，回應於外部時脈信號CLK_EXT而同步並輸出OE重設信號RSTb_OE，如圖2A中所展示。在圖2B中，在OE重設信號RSTb_OE之轉變時間與DLL時脈信號CLK_DLL之上升邊緣之間存在未充分確保之設置時間()。歸因於此情況，重設信號同步器130並不穩定地將OE重設信號RSTb_OE與DLL時脈信號CLK_DLL同步。因此，此情況意謂難以確保輸出啟用信號輸出單元150可在此之後穩定地操作。
如上文所提及，因為與外部時脈信號CLK_EXT同步地啟動之OE重設信號RSTb_OE及DLL時脈信號CLK_DLL並不確保充分之設置時間，所以習知輸出啟用信號產生電路不能確保輸出啟用信號輸出單元150之穩定操作。此情況意謂輸出啟用信號輸出單元150不能在所要時間加以重設，且不能產生對應於讀取命令信號RD_EN及CAS潛時CL之輸出啟用信號OE。換言之，當施加讀取命令時且在CAS潛時CL之後，半導體記憶裝置不能輸出所要資料。
本發明之一實施例係關於一種用於產生用於半導體記憶裝置之輸出啟用信號產生電路之電路，該電路能夠產生可靠地與DLL時脈信號同步之OE重設信號，作為源重設信號。即使在與外部時脈信號同步地啟動之OE重設信號及DLL時脈信號並不確保充分之設置時間時，根據本發明之方法仍產生對應於讀取命令及CAS潛時之輸出啟用信號。
根據本發明，一種用於產生輸出啟用信號之電路包括重設信號產生器，其用於將重設信號與外部時脈信號同步，以產生輸出啟用(OE)重設信號。複數個同步器將OE重設信號與內部時脈信號同步至少兩次，以產生源重設信號。輸出啟用信號輸出單元回應於該源重設信號而加以重設，且對外部時脈信號及內部時脈信號中之每一者之脈衝計數，以輸出對應於讀取命令及CAS潛時之輸出啟用信號。
根據本發明，一種用於產生輸出啟用信號之方法包括：將重設信號與外部時脈信號同步以產生輸出啟用(OE)重設信號；回應於內部時脈信號而將OE重設信號與第一時間同步；及回應於內部時脈信號而將OE重設信號與一慢於該第一時間之第二時間同步以產生源重設信號。該方法進一步包括：對外部時脈信號及內部時脈信號之脈衝計數；及產生對應於讀取命令及預定CAS潛時之輸出啟用信號，其中該計數係由源重設信號來重設。
根據本發明，可將OE重設信號與DLL時脈信號(其為內部時脈信號)同步至少兩次以產生源重設信號，藉此消除源重設信號與DLL時脈信號不同步之問題。因此，可穩定地將基於源重設信號而產生之輸出啟用信號啟動成對應於讀取命令及CAS潛時。
在下文中將參看附圖詳細描述本發明之較佳實施例以使得本發明可容易由熟習此項技術者實踐。
圖3為說明根據本發明之實施例的用於半導體記憶裝置之輸出啟用信號產生電路之方塊圖。參看圖3，輸出啟用信號產生電路包括OE重設信號產生器310、複數個同步器320、初始化單元330、DLL時脈計數器340、OE延遲複本模型化單元350、外部時脈計數器360、計數值鎖存器370及計數值比較器380。
OE重設信號產生器310將重設信號RSTb與外部時脈信號CLK_EXT同步以產生OE重設信號RSTb_OE。此處，重設信號RSTb為回應於半導體記憶裝置之活動操作、DLL之鎖定完成操作及模式暫存器集之設定操作而啟動之信號。
同步器320將OE重設信號RSTb_OE與DLL時脈信號CLK_DLL同步至少兩次，以產生第一重設信號RSTb_SRC作為重設DLL時脈計數器340及外部時脈計數器360之源重設信號。為此，同步器320包含第一同步器322及第二同步器324。
此處，第一同步器322將OE重設信號RSTb_OE與DLL時脈信號CLK_DLL(其為內部時脈信號)同步以用於其輸出，且第二同步器324將來自第一同步器322之輸出信號與DLL時脈信號CLK_DLL同步以輸出第一重設信號RSTb_SRC。雖然此實例包括兩個同步器(第一同步器322及第二同步器324)，但是其可取決於其設計而包括三個或三個以上同步器。此外，可藉由用於回應於作為用於同步之參考而輸入之DLL時脈信號CLK_DLL來輸出其輸入信號之D正反器來設計同步器中之每一者。
如先前所提及，在OE重設信號RSTb_OE及DLL時脈信號CLK_DLL不確保設置時間之狀況下，習知輸出啟用信號產生電路具有以下問題：在未於所要時間準確地與DLL時脈信號CLK_DLL同步之情況下輸出源重設信號(對應於本發明之第一重設信號RSTb_SRC)。相比而言，本發明之輸出啟用信號產生電路具備同步器322及324，既而消除以上問題。
亦即，同步器320中之第一同步器322將OE重設信號RSTb_OE與DLL時脈信號CLK_DLL同步以將其輸出至第二同步器324。此時，發生OE重設信號RSTb_OE及DLL時脈信號CLK_DLL不確保設置時間之情形。因此，第一同步器322可產生未準確地與DLL時脈信號CLK_DLL同步之輸出信號。然而，鑒於第二同步器324，在來自第一同步器322之輸出信號與DLL時脈信號CLK_DLL之間出現充分差額，所以第二同步器324可再次將來自第一同步器322之輸出信號與DLL時脈信號CLK_DLL同步。因此，可將自同步器320輸出之第一重設信號RSTb_SRC與DLL時脈信號CLK_DLL同步並接著將其輸出。
同時，初始化單元330可向DLL時脈計數器340提供對應於CAS潛時之初始計數值INT<0:2>。舉例而言，此處，將該初始計數值INT<0:2>設定為3位元碼信號。下文之表1展示：當CAS潛時CL為3至6時，呈現由初始化單元330設定之初始計數設定值及其自初始化單元330輸出之對應初始計數值。
出於參考之目的，表1中之CAS潛時CL、及其對應之初始計數設定值及初始計數值INT<0:2>可取決於其設計而變化。
DLL時脈計數器340可回應於第一重設信號RSTb_SRC而執行計數操作。亦即，回應於DLL時脈信號CLK_DLL，其可輸出取決於第一重設信號RSTb_SRC而自初始計數值INT<0:2>計數之DLL時脈計數值CNT_DLL<0:2>。舉例而言，若取決於CAS潛時而將初始計數值INT<0:2>設定為4，則DLL時脈計數器340回應於DLL時脈信號CLK_DLL而輸出自4計數之DLL計數值CNT_DLL<0:2>。舉例而言，此處，DLL時脈計數器340使用典型3位元計數器。
OE延遲複本模型化單元350模型化在DLL時脈信號CLK_DLL與外部時脈信號CLK_EXT之間的延遲量。亦即，其以一經模型化之延遲量來延遲第一重設信號，並將經延遲之信號與外部時脈信號CLK_EXT同步以產生第二重設信號RSTb_EXT。此處，由OE延遲複本模型化單元350模型化之延遲量與由DLL中所提供之延遲複本模型化電路(未圖示)模型化之延遲量相似。
外部時脈計數器360可回應於第二重設信號RSTb_EXT而執行計數操作。亦即，回應於外部時脈信號CLK_EXT，其可輸出取決於第二重設信號RSTb_EXT而計數之外部時脈計數值CNT_EXT<0:2>。與DLL時脈計數器340不同，外部時脈計數器360具有設定為0之初始計數值。換言之，外部時脈計數器360回應於外部時脈信號CLK_EXT而輸出自0計數之外部時脈計數值CNT_EXT<0:2>。舉例而言，此處，與DLL時脈計數器340類似，外部時脈計數器360使用典型3位元計數器。
計數值鎖存器370回應於讀取命令信號RD_EN而鎖存外部時脈計數值CNT_EXT<0:2>，以輸出經鎖存之外部時脈計數值LAT_CNT<0:2>。此處，讀取命令信號RD_EN為回應於與外部時脈信號CLK_EXT同步地輸入之讀取命令而啟動之脈衝信號。
計數值比較器380將DLL時脈計數值CNT_DLL<0:2>與經鎖存之外部時脈計數值LAT_CNT<0:2>比較以產生在該兩個值變得相同時啟動之輸出啟用信號OE。舉例而言，此處，計數值比較器380採用通用比較器。且，輸出啟用信號OE與DLL時脈信號CLK_DLL同步且該輸出啟用信號OE為藉由將與外部時脈信號CLK_EXT同步地輸入之讀取命令與DLL時脈信號CLK_DLL同步而獲得之結果。此時，輸出啟用信號OE反映CAS潛時，其細節將在下文參看圖4來給出。
為瞭解釋便利起見，在下文中將包括初始化單元330、DLL時脈計數器340、OE延遲複本模型化單元350、外部時脈計數器360、計數值鎖存器370及計數值比較器380之組件統稱為"輸出啟用信號輸出單元"。輸出啟用信號輸出單元係回應於來自同步器320之第一重設時脈信號RSTb_SRC而重設，且分別對外部時脈信號CLK_EXT及DLL時脈信號CLK_DLL計數，以輸出對應於讀取命令信號RD_EN及CAS潛時CL之輸出啟用信號OE。
同時，本發明中所提供之同步器320可能可靠地產生與DLL時脈信號CLK_DLL同步之第一重設信號RSTb_SRC。既而，輸出啟用信號輸出單元可基於第一重設信號RSTb_SRC而操作。因此，將在與DLL時脈信號CLK_DLL同步地輸出第一重設信號RSTb_SRC之前提下論述下文之操作時序。
圖4為描述圖3中所展示之輸出啟用信號輸出單元之簡要操作時序之波形圖。為瞭解釋便利起見，說明"CL4"指示CAS潛時CL為4，"CL5"指示CAS潛時為5，且"CL6"指示CAS潛時為6。
首先，將描述CAS潛時CL為4之實例。
基於上文之表1而將初始化單元330之初始計數值設定為4。當將第一重設信號RSTb_SRC與DLL時脈信號CLK_DLL同步並將其啟動至邏輯"高"時，DLL時脈計數器340回應於DLL時脈信號CLK_DLL而輸出自初始計數值4計數之DLL時脈計數值CNT_DLL<0:2>。
同時，OE延遲複本模型化單元350反映第一重設信號RSTb_SRC中之延遲時間D並將其與外部時脈信號CLK_EXT同步以輸出第二重設信號RSTb_EXT。當將第二重設信號RSTb_EXT啟動至邏輯"高"時，外部時脈計數器360回應於外部時脈信號CLK_EXT而輸出自0計數之外部時脈計數值CNT_EXT<0:2>。
此時，當施加讀取命令且啟動讀取命令信號RD_EN時，計數值鎖存器370輸出外部時脈計數值CNT_EXT<0:2>3作為經鎖存之外部時脈計數值LAT_CNT<0:2>。計數值比較器380將DLL時脈計數值CNT_DLL<0:2>與經鎖存之外部時脈計數值LAT_CNT<0:2>比較以在該兩個值相同(亦即，DLL時脈計數值CNT_DLL<0:2>為3)時啟動輸出啟用信號OE。因此，如所展示，當外部時脈信號CLK_EXT在點4處時，半導體記憶裝置可藉由經如此啟動之輸出啟用信號而輸出資料。
在CAS潛時CL為5之實例中，基於表1而將初始化單元330之初始計數值設定為3。當將第一重設信號RSTb_SRC啟動至邏輯"高"時，DLL時脈計數器340回應於DLL時脈信號CLK_DLL而輸出自初始計數值3計數之DLL時脈計數值CNT_DLL<0:2>。外部時脈計數器360回應於外部時脈CLK_EXT而輸出自0計數之外部時脈計數值CNT_EXT<0:2>。
此時，當啟動讀取命令信號RD_EN時，計數值鎖存器370鎖存外部時脈計數值CNT_EXT<0:2>3。接著，計數值比較器380將DLL時脈計數值CNT_DLL<0:2>與經鎖存之外部時脈計數值LAT_CNT<0:2>比較以在該兩個值相同時啟動輸出啟用信號OE。因此，如所展示，當外部時脈信號CLK_EXT在點5處時，半導體記憶裝置可藉由經如此啟動之輸出啟用信號OE而輸出資料。
最終，在CAS潛時CL為6之實例中，基於表1而將初始化單元330之初始計數值設定為2。當將第一重設信號RSTb_SRC啟動至邏輯"高"時，DLL時脈計數器340回應於DLL時脈CLK_DLL而輸出自初始計數值2計數之DLL時脈計數值CNT_DLL<0:2>。且，外部時脈計數器360回應於外部時脈CLK_EXT而開始自0對時脈脈衝計數。
此時，當啟動讀取命令信號RD_EN時，計數值鎖存器370鎖存外部時脈計數值CNT_EXT<0:2>3。接著，計數值比較器380將DLL時脈計數值CNT_DLL<0:2>與經鎖存之外部時脈計數值LAT_CNT<0:2>比較以在該兩個值相同時啟動輸出啟用信號OE。因此，如所展示，當外部時脈信號CLK_EXT在點6處時，半導體記憶裝置可藉由經如此啟動之輸出啟用信號OE而輸出資料。
如上文所描述，可由同步器320中之第一同步器322回應於DLL時脈信號CLK_DLL而與第一時間同步地輸出OE重設信號RSTb_OE，且可由第二同步器324回應於DLL時脈信號CLK_DLL而與慢於第一時間之第二時間同步地輸出OE重設信號RSTb_OE。亦即，雖然OE重設信號RSTb_OE未與第一時間同步，但其可與第二時間同步，且可可靠地與DLL時脈信號CLK_DLL同步地輸出第一重設信號RSTb_SRC。一旦準確地與DLL時脈信號CLK_DLL同步地輸出第一重設信號RSTb_SRC，則輸出啟用信號輸出單元可產生對應於讀取命令信號RD_EN及CAS潛時CL之所要輸出啟用信號OE。
因此，本發明可產生可靠地與內部時脈信號同步地輸出之源重設信號，藉此產生對應於讀取命令及CAS潛時之可靠的輸出啟用信號。
雖然已關於特定實施例描述了本發明，但熟習此項技術者將瞭解，可在不脫離如以下申請專利範圍中所界定之本發明之精神及範疇的情況下進行各種改變及修改。
110．．．OE重設信號產生器
130．．．重設信號同步器
150．．．輸出啟用信號輸出單元
310．．．OE重設信號產生器
320．．．同步器
322．．．第一同步器
324．．．第二同步器
330．．．初始化單元
340．．．DLL時脈計數器
350．．．OE延遲複本模型化單元
360．．．外部時脈計數器
370．．．計數值鎖存器
380．．．計數值比較器
CL．．．CAS潛時
CL4．．．CAS潛時CL4
CL5．．．CAS潛時5
CL6．．．CAS潛時6
CLK_DLL DLL．．．時脈信號
CLK_EXT．．．外部時脈信號
CNT_DLL<0:2>DLL．．．時脈計數值<0:2>
CNT_EXT<0:2>．．．外部時脈計數值(0:2>
D．．．第一重設信號RSTb_SRC中之延遲時間
INT<0:2>．．．初始計數值<0:2>
LAT_CNT<0:2>．．．經鎖存之外部時脈計數值<0:2>
OE．．．輸出啟用信號
RD_EN．．．讀取命令信號
RSTb．．．重設信號
RSTb_EXT．．．第二重設信號
RSTb_OE．．．輸出啟用重設信號
RSTb_SRC．．．源重設信號
tD1．．．在DLL中所提供之可變延遲電路中反映之延遲度
tD2．．．在DLL中所提供之延遲複本模型化電路中反映之延遲度
．．．充分確保之設置時間
．．．未充分確保之設置時間
圖1為展示用於半導體記憶裝置之習知輸出啟用信號產生電路之方塊圖。
圖2A及2B為解釋OE重設信號RSTb_OE及DLL時脈信號CLK_DLL之操作時序之波形圖。
圖3為說明根據本發明之實施例的用於半導體記憶裝置之輸出啟用信號產生電路之方塊圖。
圖4為用於解釋圖3中所展示之輸出啟用信號輸出單元之簡要操作時序之波形圖。
310．．．OE重設信號產生器
320．．．同步器
322．．．第一同步器
324．．．第二同步器
330．．．初始化單元
340．．．DLL時脈計數器
350．．．OE延遲複本模型化單元
360．．．外部時脈計數器
370．．．計數值鎖存器
380．．．計數值比較器
CL．．．CAS潛時
CLR_DLL DLL．．．時脈信號
CLR_EXT．．．外部時脈信號
CNT_DLL<0:2>DLL．．．時脈計數值
CNT_EXT<0:2>．．．外部時脈計數值
INT(0:2>．．．初始計數值
LAT_CNT<0:2>．．．經鎖存之外部時脈計數值
OE．．．輸出啟用信號
RD_EN．．．讀取命令信號
RSTb．．．重設信號
RSTb_EXT．．．第二重設信號
RSTb_OE．．．輸出啟用重設信號
RSTb_SRC．．．源重設信號

Claims (8)

  1. 一種用於產生一經同步之輸出啟用信號之電路，其包含：一重設信號產生器，其將一外部重設信號與一外部時脈信號同步，以產生一輸出啟用重設信號；複數個同步器，用於將該輸出啟用重設信號與一內部時脈信號同步，且用以產生一源重設信號；及一輸出啟用信號輸出單元，其對該外部時脈信號及該內部時脈信號之脈衝計數並輸出一對應於一讀取命令及一預定CAS潛時之輸出啟用信號，其中該輸出啟用信號輸出單元係由該源重設信號來重設。
  2. 如請求項1之電路，其中該複數個同步器包括：一第一同步器，用於將該輸出啟用重設信號與該內部時脈信號同步以產生一第一同步信號；及一第二同步器，用於將由該第一同步器輸出之該第一同步信號與該內部時脈信號同步以產生該源重設信號。
  3. 如請求項2之電路，其中該第一同步器及該第二同步器中之每一者係由該內部時脈信號來同步。
  4. 如請求項1之電路，其中該輸出啟用信號輸出單元包括：一內部時脈計數器，其與該內部時脈信號同步，且自一對應於該CAS潛時之初始計數值開始，其中該內部時脈計數器係由該源重設信號來重設；一延遲複本模型化單元，用於以一預設延遲來延遲該 源重設信號，並產生一與該外部時脈信號同步之延遲複本信號；一外部時脈計數器，其與該外部時脈信號同步，其中該外部時脈計數器係由該延遲複本信號來重設；一鎖存器，用於回應於該讀取命令而鎖存一由該外部時脈計數器輸出之外部時脈值；及一計數值比較器，用於將一由該內部時脈計數器輸出之內部時脈值與一由該鎖存器輸出之鎖存值比較，以產生在該內部時脈值與該鎖存值相等時啟動之該輸出啟用信號。
  5. 如請求項1之電路，其中該輸出啟用信號係在該讀取命令被輸入時啟動且對應於該CAS潛時。
  6. 一種用於產生一輸出啟用信號之方法，其包含：將一外部重設信號與一外部時脈信號同步以產生一輸出啟用重設信號；使用一內部時脈信號，將該輸出啟用重設信號與一第一時序同步；使用該內部時脈信號，將該輸出啟用重設信號與一慢於該第一時序之第二時序同步；基於該第二時序，產生一源重設信號；及對該外部時脈信號及該內部時脈信號之脈衝計數；及產生一對應於一讀取命令及一預定CAS潛時之輸出啟用信號，其中該計數係由該源重設信號來重設。
  7. 如請求項6之方法，其中用於產生該輸出啟用信號之該 方法進一步包括：藉由自一對應於該CAS潛時之初始CAS計數值開始對該內部時脈信號之脈衝計數，並界定該對該內部時脈之脈衝計數之一當前狀態作為一內部時脈值，其中該計數係由該源重設信號來重設；以一預設延遲來延遲該源重設信號；與該外部時脈信號同步地輸出一計數重設信號；對該外部時脈信號之脈衝計數並界定該對該外部時脈之脈衝計數之一當前狀態作為一外部時脈值，其中該計數係由該計數重設信號來重設；鎖存該外部時脈值；回應於該讀取命令而輸出該經鎖存之外部時脈值；及將該經鎖存之外部時脈值與該內部時脈值比較，並基於該比較之一結果而產生該輸出啟用信號，以便在該內部時脈值與該經鎖存之外部時脈值相等時啟動。
  8. 如請求項6之方法，其中該輸出啟用信號係在該讀取命令被輸入時啟動且對應於該CAS潛時。
TW097148301A 2008-06-30 2008-12-11 用於半導體記憶裝置之輸出啟用信號產生電路 TWI397911B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080063139A KR100933800B1 (ko) 2008-06-30 2008-06-30 반도체 메모리 소자의 출력 인에이블 신호 생성회로

Publications (2)

Publication Number Publication Date
TW201001417A TW201001417A (en) 2010-01-01
TWI397911B true TWI397911B (zh) 2013-06-01

Family

ID=41446628

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148301A TWI397911B (zh) 2008-06-30 2008-12-11 用於半導體記憶裝置之輸出啟用信號產生電路

Country Status (3)

Country Link
US (1) US8108709B2 (zh)
KR (1) KR100933800B1 (zh)
TW (1) TWI397911B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8369165B2 (en) * 2011-02-17 2013-02-05 Nanya Technology Corporation Synchronous signal generating circuit
KR20130137895A (ko) 2012-06-08 2013-12-18 에스케이하이닉스 주식회사 출력 인에이블 신호 생성회로
US8972685B2 (en) * 2012-12-21 2015-03-03 Intel Corporation Method, apparatus and system for exchanging communications via a command/address bus
KR102119078B1 (ko) * 2012-12-28 2020-06-04 에스케이하이닉스 주식회사 출력 인에이블 신호 생성 회로
KR102608910B1 (ko) 2018-06-14 2023-12-04 에스케이하이닉스 주식회사 반도체장치
US11658668B2 (en) 2018-06-14 2023-05-23 SK Hynix Inc. Semiconductor device
TWI760755B (zh) * 2020-05-28 2022-04-11 華邦電子股份有限公司 延遲鎖相迴路裝置及其更新方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167485A (ja) * 1995-12-19 1997-06-24 Mitsubishi Electric Corp 同期型半導体記憶装置
TW446959B (en) * 1998-10-28 2001-07-21 Hyundai Electronics Ind Apparatus and method for controlling data strobe signal in DDR SDRAM
TW200307291A (en) * 2002-05-25 2003-12-01 Samsung Electronics Co Ltd Semiconductor memory device having preamble function
JP2004327008A (ja) * 2003-04-29 2004-11-18 Hynix Semiconductor Inc ドメインクロシング回路
US20070070790A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Output control device
US20080080272A1 (en) * 2006-09-28 2008-04-03 Hynix Semiconductor Inc. Semiconductor memory device and method for driving the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402388A (en) * 1993-12-16 1995-03-28 Mosaid Technologies Incorporated Variable latency scheme for synchronous memory
US6446180B2 (en) 1999-07-19 2002-09-03 Micron Technology, Inc. Memory device with synchronized output path
DE10125371A1 (de) * 2001-05-23 2002-12-12 Infineon Technologies Ag Halbleiterspeicher und Verfahren zum Betrieb des Halbleiterspeichers
KR100540487B1 (ko) 2003-10-31 2006-01-10 주식회사 하이닉스반도체 데이터 출력제어회로
KR100540472B1 (ko) 2003-10-31 2006-01-11 주식회사 하이닉스반도체 데이터 출력에 관한 동작마진이 향상된 메모리 장치
KR100543937B1 (ko) 2003-10-31 2006-01-23 주식회사 하이닉스반도체 데이터 출력제어회로
US7065666B2 (en) * 2003-11-13 2006-06-20 Micron Technology, Inc. Apparatus and method for generating a delayed clock signal
US7027336B2 (en) 2004-05-10 2006-04-11 Hynix Semiconductor Inc. Semiconductor memory device for controlling output timing of data depending on frequency variation
KR100636929B1 (ko) 2004-11-15 2006-10-19 주식회사 하이닉스반도체 메모리 장치의 데이터 출력 회로
KR100611780B1 (ko) * 2004-12-28 2006-08-10 주식회사 하이닉스반도체 출력인에이블신호 생성장치, 그를 이용한출력인에이블신호 출력장치 및 메모리 장치
KR100728556B1 (ko) * 2005-11-30 2007-06-15 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 회로
KR100752671B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 Ｍ 행 ｎ 열의 레이턴시 래치들을 이용하는 레이턴시 신호생성기 및 레이턴시 신호 생성 방법
KR100832007B1 (ko) * 2006-10-31 2008-05-26 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167485A (ja) * 1995-12-19 1997-06-24 Mitsubishi Electric Corp 同期型半導体記憶装置
US6157992A (en) * 1995-12-19 2000-12-05 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory having read data mask controlled output circuit
TW446959B (en) * 1998-10-28 2001-07-21 Hyundai Electronics Ind Apparatus and method for controlling data strobe signal in DDR SDRAM
TW200307291A (en) * 2002-05-25 2003-12-01 Samsung Electronics Co Ltd Semiconductor memory device having preamble function
JP2004327008A (ja) * 2003-04-29 2004-11-18 Hynix Semiconductor Inc ドメインクロシング回路
US20070070790A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Output control device
US20080080272A1 (en) * 2006-09-28 2008-04-03 Hynix Semiconductor Inc. Semiconductor memory device and method for driving the same

Also Published As

Publication number Publication date
US8108709B2 (en) 2012-01-31
KR100933800B1 (ko) 2009-12-24
US20090322387A1 (en) 2009-12-31
TW201001417A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
TWI397911B (zh) 用於半導體記憶裝置之輸出啟用信號產生電路
TWI384758B (zh) 用於產生輸出致動信號之半導體記憶體裝置及方法
JP5017708B2 (ja) ダブルデータレートダイナミックランダムアクセスメモリからのデータ取り出し方法、及びデータストローブ信号提供方法
KR100985410B1 (ko) 반도체 장치
KR100931026B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR101004665B1 (ko) 반도체 메모리 장치 및 출력 인에이블 신호 생성 방법
JP5577776B2 (ja) メモリ制御装置及びマスクタイミング制御方法
TWI745493B (zh) 半導體裝置及半導體系統
KR20140080382A (ko) 파라미터를 제어할 수 있는 테스트를 수행하는 반도체메모리장치 및 반도체시스템
US7181638B2 (en) Method and apparatus for skewing data with respect to command on a DDR interface
KR101092995B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR100967112B1 (ko) 출력 인에이블 신호 생성회로
KR101839883B1 (ko) 카운팅 회로, 지연값 양자화 회로 및 레이턴시 조절회로
KR101004686B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR100921828B1 (ko) 반도체 소자와 그의 구동 방법
KR20130072693A (ko) 반도체 메모리 장치 및 그의 동작 방법
KR102119078B1 (ko) 출력 인에이블 신호 생성 회로
KR101018689B1 (ko) 반도체 메모리 장치와 시스템 구동 방법
KR20140082359A (ko) 반도체 장치 및 이의 데이터 출력 타이밍 제어 방법
KR101052079B1 (ko) 집적회로
JP5477013B2 (ja) 集積回路
CN1983446A (zh) 内存控制器及其控制方法
KR20140002913A (ko) 출력 인에이블 신호 생성회로
KR20090046090A (ko) 반도체 메모리 장치와 그의 구동 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees