[go: up one dir, main page]

TWI745493B - 半導體裝置及半導體系統 - Google Patents

半導體裝置及半導體系統 Download PDF

Info

Publication number
TWI745493B
TWI745493B TW106140828A TW106140828A TWI745493B TW I745493 B TWI745493 B TW I745493B TW 106140828 A TW106140828 A TW 106140828A TW 106140828 A TW106140828 A TW 106140828A TW I745493 B TWI745493 B TW I745493B
Authority
TW
Taiwan
Prior art keywords
signal
circuit
result
output
command
Prior art date
Application number
TW106140828A
Other languages
English (en)
Other versions
TW201833912A (zh
Inventor
李東郁
金東均
朴珉秀
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW201833912A publication Critical patent/TW201833912A/zh
Application granted granted Critical
Publication of TWI745493B publication Critical patent/TWI745493B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

一種半導體裝置可以被提供。半導體裝置可以包括精細訓練電路，精 細訓練電路被配置成基於時脈信號、數據選通信號和命令來產生精細結果信號。半導體裝置可以包括粗略訓練電路，粗略訓練電路被配置成基於時脈信號、數據選通信號和命令來產生粗略結果信號，並且基於偏移控制信號來設置寫入致能信號的偏移。

Description

半導體裝置及半導體系統
整體而言，各種實施例可以關於一種半導體裝置，更具體地，關於一種半導體裝置、半導體系統和訓練方法。
半導體裝置可以從外部(例如，從控制器)接收信號，並根據接收的信號來工作。半導體裝置的工作速度可以增加，然而，半導體裝置仍被設計成同步於半導體記憶體裝置時脈信號來接收信號並且同步於時脈信號來工作。
因此，半導體裝置被訓練成同步於時脈信號來正常工作，使得訓練結果應用於半導體裝置。
相關申請案的交叉引用：本申請案請求於2016年12月15日向韓國智慧財產局提交的編號為10-2016-0171865的韓國專利申請案的優先權，其整體內容透過引用合併於此。
在一個實施例中，可以提供一種半導體裝置。半導體裝置可以包括精細訓練電路，精細訓練電路被配置成基於時脈信號、數據選通信號和命令來產生精細結果信號。半導體裝置可以包括粗略訓練電路，粗略訓練電路被配置成基於時脈信號、數據選通信號和命令來產生粗略結果信號，並且基於偏移控制信號來設置寫入致能信號的偏移。
在一個實施例中，可以提供一種半導體系統。半導體系統可以包括控制器，控制器被配置成輸出時脈信號、命令、數據選通信號和偏移控制信號，並且接收精細結果信號和粗略結果信號。半導體系統可以包括半導體裝置，半導體裝置被配置成基於時脈信號、命令和數據選通信號來產生和輸出精細結果信號和粗略結果信號，並且基於偏移控制信號來決定寫入致能信號的輸出時序。
在一個實施例中，可以提供一種訓練方法。訓練方法可以包括將數據選通信號的相位與寫入命令的相位進行彼此比較。訓練方法可以包括根據透過比較相位而獲得的結果來改變數據選通信號的輸出時序，並且再次將相位進行彼此比較。訓練方法可以包括在相位實質上彼此相等時基於寫入命令來產生寫入致能信號。訓練方法可以包括在寫入致能信號的致能時段中對數據選通信號計數。訓練方法可以包括將計數的結果輸出給控制器。訓練方法可以包括從控制器接收根據計數的結果而產生的偏移控制信號，並且設置寫入致能信號的偏移。
在一個實施例中，可以提供一種半導體裝置。半導體裝置可以包括精細訓練電路，精細訓練電路被配置成將命令的相位與數據選通信號的相位進行比較，直到命令的相位與數據選通信號的相位對齊為止。半導體裝置可 以包括粗略訓練電路，粗略訓練電路被配置成基於命令來產生寫入致能信號，並且基於偏移控制信號來設置寫入致能信號的偏移。偏移控制信號可以根據在寫入致能信號的致能時段期間對於對齊的數據選通信號的計數結果來產生。
100:控制器
200:半導體裝置
210:精細訓練電路
211:第一鎖存電路
212:相位比較電路
213:計數輸入信號產生電路
213-1:第二鎖存電路
214:計數電路
214-1:計數器
215:訓練結果輸出電路
215-1:選擇電路
215-2:數據輸出電路
216:寫入致能信號產生電路
217:偏移控制電路
220:粗略訓練電路
AND1:第一及閘
AND2:第二及閘
C_r:粗略結果信號
CLK:時脈信號
CMD:命令
CMD_c:鎖存命令
CNT:計數信號
Count_en:計數致能信號
DATA:數據
DQS:數據選通信號
F_r:精細結果信號
IV1:反相器
OS_ctrl:偏移控制信號
S10~S60:步驟
WE_dqs:計數輸入信號
WE_s:寫入致能信號
WE_sp:寫入致能信號
WR:寫入命令
圖1是根據一個實施例的半導體系統的配置圖。
圖2是圖1的精細訓練電路的配置圖。
圖3是圖1的粗略訓練電路的配置圖。
圖4是圖示了根據一個實施例的半導體裝置的訓練方法的流程圖。
圖5是用於說明根據一個實施例的半導體裝置的操作的時序圖。
在下文中，下面將透過實施例的各種示例而參照附圖來描述半導體裝置、半導體系統及其訓練方法。
參見圖1，根據一個實施例的半導體系統可以包括控制器100和半導體裝置200。例如，在一個實施例中，半導體裝置可以包括半導體系統。
控制器100可以提供時脈信號CLK、數據選通信號DQS、命令CMD(信號)和偏移控制信號OS_ctrl，並且接收精細結果信號F_r和粗略結果信號C_r。例如，控制器100可以回應於精細結果信號F_r而調節數據選通信號DQS的輸出時序，該精細結果信號F_r從已經透過時脈信號CLK、數據選通信號DQS和命令CMD執行精細訓練操作的半導體裝置中被提供。此外，控制器100可以回應於粗略結果信號C_r而產生偏移控制信號OS_ctrl，該粗略 結果信號C_r從已經透過時脈信號CLK、數據選通信號DQS和命令CMD執行粗略訓練操作的半導體裝置中被提供。
半導體裝置200可以回應於時脈信號CLK、數據選通信號DQS、命令CMD和偏移控制信號OS_ctrl而執行預設操作，並且將操作的結果提供給控制器100作為精細結果信號F_r和粗略結果信號C_r。例如，半導體裝置200可以回應於時脈信號CLK、數據選通信號DQS和命令CMD而執行精細訓練操作，並且將精細訓練結果提供給控制器100作為精細結果信號F_r。半導體裝置200可以回應於時脈信號CLK、數據選通信號DQS和命令CMD而執行粗略訓練操作，並且將粗略訓練結果提供給控制器100作為粗略結果信號C_r。此外，半導體裝置200可以回應於偏移控制信號OS_ctrl來設置透過命令CMD而內部產生的信號(例如，圖3中示出的寫入致能信號WE_s)的輸出時序(即，偏移)。
半導體裝置200可以包括精細訓練電路210和粗略訓練電路220。
精細訓練電路210可以回應於命令CMD、時脈信號CLK和數據選通信號DQS而產生精細結果信號F_r。例如，精細訓練電路210可以允許命令CMD與時脈信號CLK同步，將與時脈信號CLK同步的命令CMD的相位與數據選通信號DQS的相位進行彼此比較，並且輸出相位比較結果作為精細結果信號F_r。
粗略訓練電路220可以回應於命令CMD、時脈信號CLK和數據選通信號DQS而產生粗略結果信號C_r。例如，粗略訓練電路220可以回應於時脈信號CLK和命令CMD而產生寫入致能信號WE_s，在寫入致能信號 WE_s的致能時段期間對數據選通信號DQS的上升邊緣(或下降邊緣)計數，並且輸出計數結果作為粗略結果信號C_r。
精細訓練電路210可以包括圖2中所示的第一鎖存電路211和相位比較電路212。
第一鎖存電路211可以允許命令CMD與時脈信號CLK同步，並且輸出鎖存命令CMD_c(信號)。第一鎖存電路211可以允許命令CMD與時脈信號CLK同步以由此產生鎖存命令CMD_c。
相位比較電路212可以將鎖存命令CMD_c的相位與數據選通信號DQS的相位互相進行比較，並且輸出相位比較結果作為精細結果信號F_r。相位比較電路212可以將鎖存命令CMD_c的相位與數據選通信號DQS的相位進行彼此比較以產生精細結果信號F_r。在這種情況下，命令CMD可以為用於執行寫入操作的寫入命令。例如，當在鎖存命令CMD_c的上升時序處數據選通信號DQS的位準為高位準時，相位比較電路212可以輸出高位準的精細結果信號F_r。當在鎖存命令CMD_c的上升時序處數據選通信號DQS的位準為低位準時，相位比較電路212可以輸出低位準的精細結果信號F_r。
粗略訓練電路220可以包括圖3中所示的寫入致能信號產生電路216、偏移控制電路217、計數輸入信號產生電路213、計數電路214和訓練結果輸出電路215。
粗略訓練電路220可以回應於命令CMD和時脈信號CLK而產生初步寫入致能信號WE_sp。
偏移控制電路217可以回應於偏移控制信號OS_ctrl而以例如時脈信號CLK的一個週期為單位來延遲初步寫入致能信號WE_sp，由此輸出寫 入致能信號WE_s。例如，偏移控制電路217可以回應於偏移控制信號OS_ctrl而以時脈信號CLK的一個週期為單位來改變初步寫入致能信號WE_sp的輸出時序的延遲量，由此輸出延遲的信號作為寫入致能信號WE_s。偏移控制電路217具有初始延遲量，並且初始延遲量可以回應於偏移控制信號OS_ctrl來改變。
計數輸入信號產生電路213可以允許數據選通信號DQS僅在寫入致能信號WE_s的致能時段中通過它，由此產生計數輸入信號WE_dqs。例如，計數輸入信號產生電路213允許數據選通信號DQS僅在寫入致能信號WE_s的致能時段中通過它，並且將通過的數據選通信號DQS輸出為計數輸入信號WE_dqs。
計數輸入信號產生電路213包括第二鎖存電路213-1且可以執行邏輯運算。在一個實施例中，例如，計數輸入信號產生電路213可以包括邏輯閘，並且可以執行及運算。在一個實施例中，例如，用於執行及運算的邏輯閘可以包括第一及閘AND1。此外，可以修改實施同一功能或運算所需的邏輯閘的配置。即，一種類型的運算的邏輯閘配置與用於同一類型的運算的另一邏輯閘配置可以根據特定情形來彼此取代。如果有必要，可以應用各種邏輯閘來實施這些配置。
第二鎖存電路213-1經由其信號輸入端子接收寫入致能信號WE_s，並且經由其時脈輸入端子接收數據選通信號DQS。例如，第二鎖存電路213-1可以同步於數據選通信號DQS而輸出寫入致能信號WE_s。
第一及閘AND1可以對第二鎖存電路213-1的輸出信號與數據選通信號DQS執行及運算，由此輸出計數輸入信號WE_dqs。第一及閘AND1可 以接收第二鎖存電路213-1的輸出信號和數據選通信號DQS，並且輸出計數輸入信號WE_dqs。即，第一及閘AND1可以僅在第二鎖存電路213-1的輸出信號的致能時段中輸出數據選通信號DQS，由此產生計數輸入信號WE_dqs。
計數電路214可以回應於計數致能信號Count_en而對計數輸入信號WE_dqs的上升邊緣(或下降邊緣)計數，並將計數結果輸出為計數信號CNT。
計數電路214可以包括計數器214-1，並且可以執行反相運算和及運算。在一個實施例中，例如，計數電路214可以包括邏輯閘且可以執行及運算和反相運算。在一個實施例中，例如，用於執行及運算的邏輯閘可以包括第二及閘AND2。在一個實施例中，例如，用於執行反相運算的邏輯閘可以包括反相器IV1。此外，可以修改用於實施同一功能或運算所需的邏輯閘的配置。即，一種類型的運算的邏輯閘配置和用於同一類型的運算的另一邏輯閘配置可以根據特定情形而彼此取代。如果有必要，各種邏輯閘可以用來實施這些配置。第二及閘AND2接收計數輸入信號WE_dqs和計數致能信號Count_en。反相器IV1接收計數致能信號Count_en。計數器214-1可以經由其復位端子接收反相器IV1的輸出信號，計數器214-1經由其信號輸入端子接收第二及閘AND2的輸出信號，並且計數器214-1經由其輸出端子輸出計數信號CNT。計數器214-1可以回應於反相器IV1的輸出信號而對第二及閘AND2的輸出信號計數，並且將計數結果輸出為計數信號CNT或將計數信號CNT初始化。
如以上配置的計數電路214可以在計數致能信號Count_en被致能時對計數輸入信號WE_dqs的上升邊緣(或下降邊緣)計數，並且將計數結果輸出為計數信號CNT。在一個實施例中，例如，計數電路214可以被配置成 在計數致能信號Count_en被致能時執行計數操作。當計數致能信號Count_en被失能時，計數電路214可以將計數信號CNT初始化。
訓練結果輸出電路215可以回應於計數致能信號Count_en而輸出計數信號CNT和數據DATA之中的一個。例如，當計數致能信號Count_en被致能時，訓練結果輸出電路215可以將計數信號CNT和數據DATA之中的計數信號CNT作為粗略結果信號C_r輸出。當計數致能信號Count_en被失能時，訓練結果輸出電路215可以將計數信號CNT和數據DATA之中的數據DATA輸出。數據DATA可以為從數據儲存區域輸出的信號。
訓練結果輸出電路215可以包括選擇電路215-1和數據輸出電路215-2。
選擇電路215-1可以回應於計數致能信號Count_en而輸出計數信號CNT和數據DATA之中的一個。例如，當計數致能信號Count_en被致能時，選擇電路215-1可以輸出計數信號CNT。當計數致能信號Count_en被失能時，選擇電路215-1可以輸出數據DATA。在這種情況下，選擇電路215-1可以為例如多工器。
數據輸出電路215-2可以為將選擇電路215-1的輸出信號輸出給半導體裝置的外部的電路。例如，數據輸出電路215-2可以包括將平行信號變成串列信號的電路。數據輸出電路215-2可以在執行半導體裝置的訓練操作時輸出粗略結果信號C_r。
將描述根據一個實施例的如上配置的半導體裝置和半導體系統的操作以及訓練方法。
根據一個實施例的半導體裝置的操作如下。
根據一個實施例的半導體裝置200可以回應於時脈信號CLK、數據選通信號DQS和命令CMD而產生和輸出精細結果信號F_r和粗略結果信號C_r，並且回應於偏移控制信號OS_ctrl而控制寫入致能信號WE-s的致能時序(即，輸出時序)。
例如，半導體裝置200的精細訓練電路210允許命令CMD與時脈信號CLK同步，將同步於時脈信號CLK的命令CMD的相位與數據選通信號DQS的相位進行彼此比較，並且輸出精細結果信號F_r。
圖2的第一鎖存電路211允許時脈信號CLK與命令CMD彼此同步，而相位比較電路212將第一鎖存電路211的輸出的相位與數據選通信號DQS的相位進行彼此比較並輸出精細結果信號F_r。
半導體裝置200的粗略訓練電路220回應於命令CMD和時脈信號CLK而產生寫入致能信號WE_s，在寫入致能信號WE_s的致能時段期間對數據選通信號DQS的上升邊緣(或下降邊緣)計數，並且將計數結果輸出為粗略結果信號C_r。
半導體裝置200的粗略訓練電路220回應於偏移控制信號OS_ctrl而控制寫入致能信號WE_s的致能時序，即，寫入致能信號WE_s的輸出時序。
圖3的寫入致能信號產生電路216回應於命令CMD和時脈信號CLK而產生初步寫入致能信號WE_sp，而偏移控制電路217基於偏移控制信號OS_ctrl將初步寫入致能信號WE_sp延遲一個延遲量並輸出寫入致能信號WE_s。在一個實施例中，例如，偏移控制電路217可以被配置成基於偏移控制信號OS_ctrl來決定初步寫入致能信號WE_sp的輸出時序，並且輸出寫入致能 信號WE_s。計數輸入信號產生電路213允許數據選通信號DQS僅在寫入致能信號WE_s的致能時段中通過它並輸出計數輸入信號WE_dqs，而計數電路214對計數輸入信號WE_dqs的上升邊緣(或下降邊緣)計數並輸出計數信號CNT。訓練結果輸出電路215在訓練操作中將計數信號CNT(而不是數據DATA)輸出為粗略結果信號C_r。
在訓練操作中，半導體裝置200工作如上，而下面將描述控制器100根據半導體裝置200的輸出信號的操作。
控制器100回應於精細結果信號F_r而改變數據選通信號DQS的輸出時序。
控制器100回應於粗略結果信號C_r而產生偏移控制信號OS_ctrl。
下面將描述包括如上所述來進行操作的的半導體裝置和控制器的半導體系統的訓練操作。
控制器100將時脈信號CLK、數據選通信號DQS和命令CMD提供給半導體裝置200。
半導體裝置200允許命令CMD(例如寫入命令)與時脈信號CLK同步，將同步的命令CMD_c的相位與數據選通信號DQS的相位進行彼此比較，並且將精細結果信號F_r提供給控制器100。前述之半導體裝置200的操作是半導體裝置200中包括的精細訓練電路210的操作。
控制器100回應於精細結果信號F_r而改變數據選通信號DQS的輸出時序。
控制器100和半導體裝置200回應於精細結果信號F_r而重複精細訓練操作(其中控制器100將命令CMD、時脈信號CLK和數據選通信號DQS提供給半導體裝置200)，直到命令CMD的相位與數據選通信號DQS的相位彼此實質上相等為止，而半導體裝置200將相位比較結果提供給控制器100作為精細結果信號F_r。
當半導體裝置200中接收的命令CMD和數據選通信號DQS的相位彼此匹配時，半導體裝置200結束精細訓練操作。
當精細訓練操作結束時，半導體裝置200開始粗略訓練操作。粗略訓練操作是半導體裝置200的粗略訓練電路220的操作。
控制器100根據精細訓練結果來將時脈信號CLK、數據選通信號DQS和命令CMD提供給半導體裝置200。
半導體裝置200的粗略訓練電路220回應於命令CMD和時脈信號CLK而產生初步寫入致能信號WE_sp，並且回應於偏移控制信號OS_ctrl而將初步寫入致能信號WE_sp延遲基本的延遲量，由此產生寫入致能信號WE_s。粗略訓練電路220透過允許數據選通信號DQS僅在寫入致能信號WE_s的致能時段中通過它來產生計數輸入信號WE_dqs，並且對計數輸入信號WE_dqs的上升邊緣(或下降邊緣)計數來產生計數信號CNT。粗略訓練電路220將計數信號CNT提供給控制器100作為粗略結果信號C_r，而控制器100回應於粗略結果信號C_r而產生偏移控制信號OS_ctrl並將偏移控制信號OS_ctrl提供給半導體裝置200。半導體裝置200回應於偏移控制信號OS_ctrl而以時脈信號CLK的一個週期為單位來減小或增大基本延遲量的延遲量，由此控制寫入致能信號WE_s的輸出時序。
下面將描述精細訓練操作和粗略訓練操作。
控制器100將命令CMD、週期性轉換的時脈信號CLK和包括預設數量的上升邊緣的數據選通信號DQS提供給半導體裝置200。
半導體裝置200透過允許時脈信號CLK與命令CMD彼此同步來產生鎖存命令CMD_c，將鎖存命令CMD_c的相位與數據選通信號DQS的相位進行比較，並且將相位的一致或不一致提供給控制器100作為精細結果信號F_r。
控制器100回應於精細結果信號F_r而改變數據選通信號DQS的輸出時序，直到鎖存命令CMD_c的相位與數據選通信號DQS的相位彼此實質上相等為止。
由於精細訓練操作是用於允許半導體裝置200中接收的命令CMD和數據選通信號DQS的相位彼此實質上相等的操作，因此即使透過精細訓練操作而使命令CMD和數據選通信號DQS的相位彼此實質上相等，也不可能確定其中命令CMD已經匹配且在數據選通信號DQS的預設數量的上升邊緣之中的上升邊緣。
相應地，在精細訓練操作完成之後，執行粗略訓練操作。
在精細訓練操作完成之後，數據選通信號DQS的輸出時序透過控制器100來決定，並且即使在精細訓練操作完成之後控制器100仍將用於粗略訓練操作的時脈信號CLK、數據選通信號DQS和命令CMD提供給半導體裝置200。
在粗略訓練操作中，寫入致能信號WE_s回應於命令CMD和時脈信號CLK而產生，在寫入致能信號WE_s的致能時段中對數據選通信號 DQS的上升邊緣的數量計數，並且，計數結果再次被提供給控制器100作為粗略結果信號C_r。控制器100回應於粗略結果信號C_r而產生偏移控制信號OS_ctrl，使得控制器100能夠控制半導體裝置200中產生的寫入致能信號WE_s的輸出時序。半導體裝置200回應於偏移控制信號OS_ctrl而改變寫入致能信號WE_s的輸出時序，對從控制器100輸入的數據選通信號DQS的預設數量的上升邊緣計數，對偏移控制信號OS_ctrl計數使得數據選通信號DQS中包括的全部上升邊緣都被計數，並且將計數結果提供給控制器100作為粗略結果信號C_r。
將參照圖4和圖5來簡要描述上述的精細訓練操作和粗略訓練操作。
將數據選通信號DQS的相位與命令CMD(例如寫入命令(即，WR))的相位進行彼此比較(S10)，控制器100在根據相位比較結果而相位彼此實質上不相等(否)時改變數據選通信號DQS的輸出時序，並且半導體裝置200再次將數據選通信號DQS的相位與命令CMD的相位進行彼此比較(S20)。
當命令CMD的相位與數據選通信號DQS的相位彼此實質上相等(是)時，即，當數據信號DQS與同步於時脈信號CLK的命令CMD對齊時，結束精細訓練操作而開始粗略訓練操作。
寫入致能信號WE_s係回應於命令CMD(例如，寫入命令)而產生(S30)。
在寫入致能信號WE_s的致能時段中對數據選通信號DQS的上升邊緣(或下降邊緣)計數(S40)，將計數結果提供給控制器100(S50)， 並且控制器100根據計數結果來產生偏移控制信號OS_ctrl。半導體裝置200回應於偏移控制信號OS_ctrl而設置寫入致能信號WE_s的輸出時序，即，寫入致能信號WE_s的偏移。
例如，在寫入致能信號WE_s的致能時段中僅將對齊的數據選通信號DQS輸入給計數器214-1作為計數輸入信號WE_dqs，而計數器214-1將計數結果提供給控制器100。
參見圖5，當寫入致能信號WE_s的致能時序被延遲時，從控制器100發送的對齊的數據選通信號具有九個上升邊緣，但是計數輸入信號WE_dqs具有六個上升邊緣。計數器214-1將透過對六個上升邊緣計數而得到的結果輸出給控制器100，而控制器100透過偏移控制信號OS_ctrl來控制相位比較電路212的偏移值。即，控制器100控制相位比較電路212使得寫入致能信號WE_s的致能時序提前三個時脈信號CLK的週期。在具有提前的致能時序的寫入致能信號WE_s的致能時段中，允許數據選通信號DQS通過，使得計數輸入信號WE_dqs產生。當計數輸入信號WE_dqs具有九個上升邊緣時，結束粗略訓練操作。
雖然以上已經描述了各種實施例，但是本領域技術人員要理解的是，所描述的實施例僅為示例。相應地，本文中描述的半導體裝置、半導體系統和訓練方法不應當基於所描述的實施例來限制。
100:控制器
200:半導體裝置
210:精細訓練電路
220:粗略訓練電路
C_r:粗略結果信號
CLK:時脈信號
CMD:命令
DQS:數據選通信號
OS_ctrl:偏移控制信號
F_r:精細結果信號

Claims (12)

  1. 一種半導體裝置，包括：精細訓練電路，其被配置成基於時脈信號、數據選通信號和命令來產生精細結果信號；以及粗略訓練電路，其被配置成基於時脈信號、數據選通信號和命令來產生粗略結果信號，並且基於偏移控制信號來設置寫入致能信號的偏移；其中，粗略訓練電路被配置成基於命令和時脈信號來產生寫入致能信號、在寫入致能信號的致能時段中對數據選通信號的上升邊緣或下降邊緣計數，並且將計數結果輸出為粗略結果信號。
  2. 如請求項1所述的半導體裝置，其中，精細訓練電路允許命令與時脈信號同步，將同步的命令的相位與數據選通信號的相位進行彼此比較以產生相位比較結果，並且將相位比較結果輸出為精細結果信號。
  3. 如請求項2所述的半導體裝置，其中，精細訓練電路包括：第一鎖存電路，其被配置成允許命令與時脈信號同步以產生鎖存命令；以及相位比較電路，其被配置成將鎖存命令的相位與數據選通信號的相位進行彼此比較，並且產生精細結果信號。
  4. 如請求項1所述的半導體裝置，其中，粗略訓練電路包括：寫入致能信號產生電路，其被配置成基於命令和時脈信號來產生初步寫入致能信號； 偏移控制電路，其被配置成基於偏移控制信號來決定初步寫入致能信號的輸出時序，並且輸出寫入致能信號；計數輸入信號產生電路，其被配置成僅在寫入致能信號的致能時段中將數據選通信號輸出為計數輸入信號；計數電路，其被配置成對計數輸入信號的上升邊緣或下降邊緣計數，並且產生計數信號；以及訓練結果輸出電路，其被配置成將計數信號輸出為粗略結果信號。
  5. 如請求項4所述的半導體裝置，其中，偏移控制電路被配置成基於偏移控制信號而以時脈信號的一個週期為單位來改變初步寫入致能信號的輸出時序。
  6. 如請求項4所述的半導體裝置，其中，計數輸入信號產生電路被配置成在計數致能信號被致能時產生計數輸入信號，計數電路被配置成在計數致能信號被致能時執行計數操作，以及訓練結果輸出電路被配置成在計數致能信號被致能時將計數信號輸出為粗略結果信號，並且在計數致能信號被失能時輸出數據。
  7. 如請求項6所述的半導體裝置，其中，計數電路被配置成在計數致能信號被失能時將計數信號初始化。
  8. 一種半導體系統，包括：控制器，其被配置成輸出時脈信號、命令、數據選通信號和偏移控制信號，並且接收精細結果信號和粗略結果信號；以及 半導體裝置，其被配置成基於時脈信號、命令和數據選通信號來產生和輸出精細結果信號和粗略結果信號，並且基於偏移控制信號來決定寫入致能信號的輸出時序其中，半導體裝置被配置成基於命令和時脈信號來產生寫入致能信號、透過在寫入致能信號的致能時段中輸出數據選通信號來產生計數輸入信號、對計數輸入信號的上升邊緣計數，並且將計數結果輸出為粗略結果信號。
  9. 如請求項8所述的半導體系統，其中，控制器被配置成基於精細結果信號來控制數據選通信號的輸出時序，並且基於粗略結果信號來產生偏移控制信號。
  10. 如請求項9所述的半導體系統，其中，半導體裝置被配置成透過允許命令與時脈信號同步來產生鎖存命令，並且透過將鎖存命令的相位與數據選通信號的相位進行彼此比較來產生精細結果信號。
  11. 如請求項10所述的半導體系統，其中，半導體裝置包括：精細訓練電路，其包括第一鎖存電路和相位比較電路，第一鎖存電路被配置成基於時脈信號和命令來產生鎖存命令，相位比較電路被配置成透過將鎖存命令的相位與數據選通信號的相位進行彼此比較來產生精細結果信號。
  12. 如請求項9所述的半導體系統，其中，半導體裝置包括：粗略訓練電路，其包括：寫入致能信號產生電路，其被配置成基於命令和時脈信號來產生初步寫入致能信號；偏移控制電路，其被配置成基於偏移控制信號來決定初步寫入致能信號的輸出時序並輸出寫入致能信號；計數輸入信號產生電路，其被配置成在寫入致能信號的致能時段期間將數據選通信號輸出為計數輸入信號；計數 電路，其被配置成對計數輸入信號的上升邊緣或下降邊緣計數並產生計數信號；以及訓練結果輸出電路，其被配置成將計數信號輸出為粗略結果信號。
TW106140828A 2016-12-15 2017-11-23 半導體裝置及半導體系統 TWI745493B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2016-0171865 2016-12-15
KR10-2016-0171865 2016-12-15
KR1020160171865A KR102687267B1 (ko) 2016-12-15 2016-12-15 반도체 장치, 반도체 시스템 및 트레이닝 방법

Publications (2)

Publication Number Publication Date
TW201833912A TW201833912A (zh) 2018-09-16
TWI745493B true TWI745493B (zh) 2021-11-11

Family

ID=62562503

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110120003A TWI769844B (zh) 2016-12-15 2017-11-23 半導體裝置及訓練方法
TW106140828A TWI745493B (zh) 2016-12-15 2017-11-23 半導體裝置及半導體系統

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110120003A TWI769844B (zh) 2016-12-15 2017-11-23 半導體裝置及訓練方法

Country Status (4)

Country Link
US (2) US10586577B2 (zh)
KR (1) KR102687267B1 (zh)
CN (1) CN108231110B (zh)
TW (2) TWI769844B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687267B1 (ko) 2016-12-15 2024-07-22 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 트레이닝 방법
CN106875966B (zh) * 2017-01-09 2020-02-07 上海兆芯集成电路有限公司 数据选通信号处理系统以及处理方法
US11139008B2 (en) 2020-02-03 2021-10-05 Micron Technology, Inc. Write leveling
US10892006B1 (en) * 2020-02-10 2021-01-12 Micron Technology, Inc. Write leveling for a memory device
CN113450866B (zh) * 2020-03-27 2022-04-12 长鑫存储技术有限公司 存储器测试方法
CN114328328B (zh) * 2020-09-30 2023-11-10 创意电子股份有限公司 用于三维半导体器件的接口器件及接口方法
US12119080B1 (en) 2021-04-19 2024-10-15 Cadence Design Systems, Inc. Extended-burst write training
TWI857357B (zh) * 2022-10-03 2024-10-01 群聯電子股份有限公司 訊號校準方法、記憶體儲存裝置及記憶體控制電路單元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836166B2 (en) * 2003-01-08 2004-12-28 Micron Technology, Inc. Method and system for delay control in synchronization circuits
US20120137084A1 (en) * 2010-11-30 2012-05-31 Ok Sung-Hwa Semiconductor memory device and semiconductor memory system including the same
US9021154B2 (en) * 2013-09-27 2015-04-28 Intel Corporation Read training a memory controller

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163969A (ja) * 1998-09-16 2000-06-16 Fujitsu Ltd 半導体記憶装置
JP3495308B2 (ja) * 2000-03-14 2004-02-09 Ｎｅｃマイクロシステム株式会社 半導体記憶装置の自己テスト回路及び自己テスト方法
JP4583042B2 (ja) * 2004-02-13 2010-11-17 凸版印刷株式会社 Ｄｌｌ回路
JP4662536B2 (ja) * 2004-12-28 2011-03-30 パナソニック株式会社 タイミング調整方法及び装置
US7227395B1 (en) * 2005-02-09 2007-06-05 Altera Corporation High-performance memory interface circuit architecture
DE102005019041B4 (de) * 2005-04-23 2009-04-16 Qimonda Ag Halbleiterspeicher und Verfahren zur Anpassung der Phasenbeziehung zwischen einem Taktsignal und Strobe-Signal bei der Übernahme von zu übertragenden Schreibdaten
KR100675894B1 (ko) 2005-06-24 2007-02-02 주식회사 하이닉스반도체 반도체 장치의 셋업 홀드 트레이닝 회로
WO2008079910A2 (en) * 2006-12-20 2008-07-03 Rambus Inc. Strobe acquisition and tracking
KR101009335B1 (ko) * 2008-12-29 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US8819474B2 (en) * 2009-04-03 2014-08-26 Intel Corporation Active training of memory command timing
KR101004664B1 (ko) 2009-06-03 2011-01-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
EP2410414B1 (en) * 2010-07-16 2019-10-30 BlackBerry Limited Media module control
KR102147228B1 (ko) * 2014-01-23 2020-08-24 삼성전자주식회사 타겟 모듈의 라이트 레벨링을 제어하는 라이트 레벨링 제어 회로 및 그에 따른 라이트 레벨링 제어방법
KR102167598B1 (ko) * 2014-01-28 2020-10-19 에스케이하이닉스 주식회사 반도체 장치
US9552882B2 (en) * 2014-02-06 2017-01-24 Sandisk Technologies Llc Sense amplifier with efficient use of data latches
KR102143654B1 (ko) * 2014-02-18 2020-08-11 에스케이하이닉스 주식회사 반도체장치
US9887009B2 (en) 2014-10-14 2018-02-06 Macronix International Co., Ltd. Memory page buffer with simultaneous multiple bit programming capability
KR102687267B1 (ko) 2016-12-15 2024-07-22 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 트레이닝 방법
KR102693546B1 (ko) * 2018-11-07 2024-08-08 삼성전자주식회사 스토리지 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6836166B2 (en) * 2003-01-08 2004-12-28 Micron Technology, Inc. Method and system for delay control in synchronization circuits
US20120137084A1 (en) * 2010-11-30 2012-05-31 Ok Sung-Hwa Semiconductor memory device and semiconductor memory system including the same
US9021154B2 (en) * 2013-09-27 2015-04-28 Intel Corporation Read training a memory controller

Also Published As

Publication number Publication date
CN108231110B (zh) 2021-09-21
US10586577B2 (en) 2020-03-10
TW201833912A (zh) 2018-09-16
TW202135057A (zh) 2021-09-16
US10964365B2 (en) 2021-03-30
TWI769844B (zh) 2022-07-01
KR102687267B1 (ko) 2024-07-22
KR20180069565A (ko) 2018-06-25
US20180174633A1 (en) 2018-06-21
CN108231110A (zh) 2018-06-29
US20200176040A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
TWI745493B (zh) 半導體裝置及半導體系統
US9530473B2 (en) Apparatuses and methods for timing provision of a command to input circuitry
CN103886912B (zh) 具有参数的半导体存储器件和半导体系统及其测试方法
JP2005322374A (ja) 周波数変化によってデータの出力タイミングを制御するための半導体メモリ装置
JP5577776B2 (ja) メモリ制御装置及びマスクタイミング制御方法
TWI649975B (zh) 工作週期偵測器及包含工作週期偵測器的半導體積體電路裝置
US8687457B2 (en) Semiconductor memory device and operating method thereof
KR101138832B1 (ko) 반도체 메모리 장치 및 그 동작방법
JP2010287304A (ja) 半導体メモリ装置および出力イネーブル信号生成方法
US7542371B2 (en) Memory controller and memory system
US10192599B2 (en) Semiconductor device
JP2011146043A (ja) 半導体装置、その装置を備える半導体システム、及びそのシステムの動作方法。
JP2009117020A (ja) 半導体メモリ装置
US20150146477A1 (en) Semiconductor device
JP4583088B2 (ja) ストローブ信号遅延装置及び同装置を備える半導体装置
KR102061343B1 (ko) 반도체 장치
JP5708258B2 (ja) 受信回路、システム装置、及びタイミング調整方法
KR100816718B1 (ko) 동기식 반도체 메모리 소자
TWI637389B (zh) 半導體記憶裝置及讀出方法
KR102865755B1 (ko) 제어회로 및 반도체 기억장치
KR101018689B1 (ko) 반도체 메모리 장치와 시스템 구동 방법
KR20160075058A (ko) 반도체 메모리 장치 및 그의 동작 방법
JP2015035229A (ja) 半導体装置
KR20130072003A (ko) 반도체 장치