[go: up one dir, main page]

TWI390637B - 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 - Google Patents

具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 Download PDF

Info

Publication number
TWI390637B
TWI390637B TW094112477A TW94112477A TWI390637B TW I390637 B TWI390637 B TW I390637B TW 094112477 A TW094112477 A TW 094112477A TW 94112477 A TW94112477 A TW 94112477A TW I390637 B TWI390637 B TW I390637B
Authority
TW
Taiwan
Prior art keywords
type
tantalum carbide
region
epitaxial layer
layer
Prior art date
Application number
TW094112477A
Other languages
English (en)
Other versions
TW200605231A (en
Inventor
凱堤 達斯 米那
柳世衡
Original Assignee
克立公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 克立公司 filed Critical 克立公司
Publication of TW200605231A publication Critical patent/TW200605231A/zh
Application granted granted Critical
Publication of TWI390637B publication Critical patent/TWI390637B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/104—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices having particular shapes of the bodies at or near reverse-biased junctions, e.g. having bevels or moats
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
本發明係關於一種用以製造功率裝置之方法及所產生的裝置，而更特定言之係關於碳化矽功率裝置及製造碳化矽功率裝置之方法。
功率裝置係廣泛用於承載大的電流及支撐高電壓。現代功率裝置一般係由單晶矽半導體材料製成。業已廣泛使用之一裝置係功率金屬氧化物半導體場效電晶體(MOSFET)。在一功率MOSFET中，將一控制信號提供給藉由一插入絕緣體而與半導體表面分離之一閘電極，該插入絕緣體可能係但不限於二氧化矽。電流傳導係經由多數載子之傳輸而發生，而不存在用於雙極電晶體操作中的少數載子注射。功率MOSFET能提供一極佳的安全操作區域，並且可能係平行於一單位單元結構中。
如熟習此項技術者所熟知，功率MOSFET可包括一橫向結構或一垂直結構。在一橫向結構中，該等汲極、閘極及源極端子處於一基板之相同表面上。相反，在一垂直結構中，該源極及汲極處於該基板之相反表面上。
一廣泛使用之矽功率MOSFET係雙重擴散MOSFET(DMOSFET)，其係使用一雙重擴散程序而製成。在該些裝置中，一以p型為主的區域與一n＋源極區域係經由一遮罩中之一共用開口而擴散。將該以p型為主的區域向內驅動得比該n＋源極更深。該等以p型為主之區域與n＋源極區域之間橫向擴散之差異形成一表面通道區域。B.J.Baliga所著的名稱為"功率半導體裝置"教科書(1996年由PWS出版公司出版)中，明確言之係在第7章以"功率MOSFET"為名稱概述了包括DMOSFET在內的功率MOSFET，該案之揭示內容係以引用的方式併入於此。
近來在功率裝置開發方面所作的努力還包括調查碳化矽(SiC)裝置在功率裝置中的使用。與矽相比，碳化矽具有較寬的帶隙、較低的介電常數、較高的崩潰場強度、較高的導熱性及較高的飽和電子漂移速度。該些特徵可允許碳化矽功率裝置與傳統的以矽為主的功率裝置相比在較高的溫度、較高的功率位準及較低的特定開啟電阻條件下操作。在Bhatnagar等人所著之一名稱為"用於功率裝置的6H－SiC、3C－SiC及Si之比較"的公告案(IEEE電子裝置學報第40卷第645至655頁，1993年)中對碳化矽裝置勝過矽裝置之優越性進行了埋論分析。授予Palmour的第5,506,421號美國專利案中說明一種以碳化矽製成之功率MOSFET，該案名稱為"碳化矽中的功率MOSFET"且係讓渡給本發明之受讓人。
儘管有該些潛在的優點，但要製造包括碳化矽功率MOSFET之功率裝置可能有困難。例如，如上所述，雙重擴散的MOSFET(DMOSFET)一般係藉使用一雙重擴散處理而以矽製成，在此處理中將以p型為主的區域向內驅動得比該n＋ 源極更深。不幸的係，在碳化矽中，傳統的p－及n－型摻雜劑之擴散係數與矽相比較小，從而可能難以在使用可接受的擴散次數及溫度之條件下獲得以p為主的區域及n＋ 源極區域之所需深度。還可使用離子植入來植入以p為主區域及該n＋ 源極區域。請參見，例如，Shenoy等人所著的"6H－SiC中的高電壓雙重植入功率MOSFET"(IEEE電子裝置學刊1997年3月第3號第18卷第93至95頁)。但是，可能難以控制離子植入區域的深度及橫向寬度。此外，因為需要形成一圍繞該源極區域之表面通道，因此可能需要使用二個分離的植入遮罩。因此，可能難以讓該等以p型為主的區域與該等源極區域彼此對齊，從而可能影響裝置性能。
例如，在共同讓渡的名稱為"藉由植入與橫向擴散來製造碳化矽功率裝置之自我對齊方法"之第6,107,142號美國專利案中，亦已說明使用p型植入來形成碳化矽FET之方法，該案之揭示內容係以引用的方式併入於此，如本文中之完整說明。第WO 98/02916號PCT國際公告案亦說明一種為製造一電壓受控制的半導體裝置而製造一摻雜的p型通道區域層之方法，該摻雜的p型通道區域層在其橫向相反側上具有處於一碳化矽層中之一摻雜的n型區域。在一輕度n型摻雜的碳化矽層之頂部上施加一遮罩層。在延伸至該碳化矽層之遮罩層中蝕刻一孔徑。將N型摻雜劑植入該碳化矽層中由該孔徑定義之一區域，以在該碳化矽層處於該區域下之近表面層中獲得一較高的n型摻雜濃度。將在碳化矽中擴散率明顯高於該等n型摻雜劑之p型摻雜劑植入該碳化矽層中由該孔徑定義之一區域，且此植入程度使得能保持該近表面層之摻雜類型。然後加熱該碳化矽層且加熱溫度使得植入於該近表面層中的p型摻雜劑擴散進輕度摻雜的碳化矽層之周圍區域，且此擴散程度使得以p型摻雜劑為主之一通道區域係橫向形成至高度摻雜的n型近表面層並介於此層與該碳化矽層的輕度n型摻雜區域之間。
在共同讓渡的第6,429,041號美國專利案中說明不使用p型植入而形成的碳化矽MOSFET，該案名稱為"碳化矽反轉通道MOSFET"，其全部揭示內容係以引用的方式併入於此，如本文之說明。
本發明之某些具體實施例使得能製造一碳化矽MOSFET，其中包括在具一漂移區域之一碳化矽基板上形成一p型混合碳化矽井區。該p型混合井區包括：一植入的p型碳化矽井部分，其在一p型碳化矽磊晶層中；一植入的p型碳化矽接觸部分，其接觸該植入的p型碳化矽井部分並延伸至該p型磊晶層之一表面；以及一p型磊晶碳化矽部分，該p型磊晶碳化矽井部分中的至少一部分對應於該MOSFET之一p型通道區域。該MOSFET之製造還包括形成一第一n型碳化矽區域。該第一n型碳化矽區域係，至少部分處於該p型混合碳化矽井區內。該MOSFET之製造還包括：形成一第二n型碳化矽區域，該區域與該p型通道區域相鄰且延伸至一漂移區域，從而提供一n型通道區域；以及，在該第二n型碳化矽上以及該第一n型碳化矽區域之至少一部分上形成一閘極介電質。在該閘極介電質上形成一閘極接點。一第一接點係形成為接觸該混合p型碳化矽井區與該第一n型碳化矽區域的接觸部分之一部分。在該基板上形成一第二接點。
在本發明之其他具體實施例中，該漂移區域係一n型碳化矽漂移區域，其中形成一p型混合碳化矽區域包括：在該n型碳化矽漂移區域上形成一p型碳化矽磊晶層，在該p型碳化矽磊晶層中形成一p型埋入碳化矽區域，該p型埋入區域具有比該p型磊晶層之一載子濃度更高的載子濃度，並在該p型碳化矽磊晶區域中形成一第二p型碳化矽區域，該p型碳化矽磊晶區域從該p型埋入區域延伸至該p型碳化矽磊晶層之一表面。可藉由在該p形碳化矽磊晶層上形成一第一離子植入遮罩而採用該第一離子植入遮罩在該p型磊晶層中植入p型摻雜劑，從而形成一埋入的p型碳化矽區域。該第一離子植入遮罩具有一開口對應於該埋入的p型碳化矽區域之一位置。可藉由採用該第一離子植入遮罩而在該p型磊晶層中植入n型摻雜劑，而形成一第一n型碳化矽區域。
在本發明之額外具體實施例中，可藉由在該p形碳化矽磊晶層上形成一第二離子植入遮罩並採用該第二離子植入遮罩在該p型磊晶層中植入p型摻雜劑，從而形成一第二p型碳化矽區域。該第二離子植入遮罩具有一開口對應於該第二p型碳化矽區域之一位置。此外，可藉由在該p形碳化矽磊晶層上形成一第三離子植入遮罩並採用該第三離子植入遮罩在該p型磊晶層中植入n型摻雜劑，從而形成一第二n型碳化矽區域。該第三離子植入遮罩具有一開口對應於該第二n型碳化矽區域之一位置。
在本發明之額外具體實施例中，該MOSFET之製造包括藉由將該p型磊晶層曝露於從約1200℃至約1800℃之溫度而活化所植入的n型及p型摻雜劑。在活化所植入的n型及p型摻雜劑之前，可用一鈍化材料來蓋住該p型磊晶層之曝露部分。可藉由將該鈍化材料圖案化來形成一閘極介電質，從而提供該閘極介電質。可圍繞該碳化矽裝置DMOSFET而形成一電壓吸收區域。
在本發明之其他具體實施例中，該漂移區域包含在該碳化矽基板上之一n型碳化矽磊晶層，並在該n型碳化矽磊晶層上形成該p型磊晶層。
在本發明之其他具體實施例中，製造一碳化矽功率裝置包括：在一n型碳化矽基板上之一n型碳化矽漂移區域上形成一第一p型碳化矽磊晶層；形成穿過該第一p型碳化矽磊晶層並延伸至該n型碳化矽漂移區域之至少一第一n型碳化矽區域，以便在該第一p型碳化矽磊晶層中提供至少一通道區域；在該第一p型碳化矽磊晶層中形成至少一第二n型碳化矽區域，該第一p型碳化矽磊晶層係與該第一n型碳化矽區域相鄰並間隔開；以及，在該p型碳化矽磊晶層中植入p型摻雜劑以在該第一p型碳化矽磊晶層中形成至少一p型碳化矽埋入區域。該埋入區域之載子濃度高於該p型碳化矽磊晶層且係定位於該第二n型碳化矽區域與該漂移區域之間，並且與該第二n型碳化矽區域鄰近該第一n型碳化矽區域之一側實質上對齊。P型摻雜劑還係植入於該p型碳化矽磊晶層中以形成至少一p型碳化矽接觸區域，該區域穿過該第二n型碳化矽區域而延伸至該p型碳化矽埋入區域。在該第一n型碳化矽區域上以及該第二n型碳化矽區域的至少一部分上形成一閘極介電質。
在本發明之其他具體實施例中，製造該碳化矽功率裝置包括：在該閘極介電質上形成一閘極接點；形成一第一接點以便接觸該p型碳化矽接觸區域與該第二n型碳化矽區域的接觸區域之一部分；以及，在該基板上形成一第二接點。
在本發明之某些具體實施例中，可形成至少一第二n型碳化矽區域並在該p型碳化矽磊晶層中植入p型摻雜劑以形成至少一埋入區域，此係藉由：將該p型磊晶層上之一第一遮罩層圖案化(該第一遮罩層具有一開口對應於該至少一第二n型碳化矽區域以及該至少一埋入區域)，採用經圖案化的該第一遮罩層來植入p型摻雜劑以提供該至少一埋入區域，以及採用經圖案化的該第一遮罩層來植入n型摻雜劑以提供該至少一第二n型碳化矽區域。可在該p型碳化矽磊晶層中植入n型摻雜劑及植入p型摻雜劑後，活化所植入的n型摻雜劑及p型摻雜劑。可藉由將所植入的第一p型磊晶層曝露於從約1200℃至約1800℃之溫度，來活化所植入的n型摻雜劑及p型摻雜劑。在曝露所植入的第一p型磊晶層之前，可用一鈍化材料來蓋住該第一p型磊晶層之曝露部分。可藉由將該鈍化材料圖案化來形成一閘極介電質，從而提供該閘極介電質。
在本發明之其他具體實施例中，可在該p型碳化矽磊晶層中植入p型摻雜物以形成至少一p型碳化矽接觸區域，此係藉由：在該p型碳化矽磊晶層上形成一第二遮罩層，該第二遮罩層具有一開口對應於該至少一接觸區域之一位置，以及採用該第二遮罩層而在該p型磊晶層中植入p型摻雜劑。此外，可形成n型碳化矽區域之至少一第二區域，此係藉由：在該p型碳化矽磊晶層上形成一第三遮罩層，該第三遮罩層具有一開口對應於該至少一第二n型碳化矽區域；以及，採用該第三遮罩層而在該p型磊晶層中植入n型摻雜劑。
該碳化矽功率裝置之製造還可包括圍繞該碳化矽裝置形成一電壓吸收區域。還可在該碳化矽基板上形成一n型碳化矽磊晶層，該n型碳化矽磊晶層提供該n型漂移區域。此外，該埋入區域可延伸至該漂移區域。
本發明之額外具體實施例提供一垂直碳化矽MOSFET，其包括：在一碳化矽基板上之一p型混合碳化矽井區、在該p型混合碳化矽井區內之一n型碳化矽源極區域、與該n型碳化矽源極區域相鄰並間隔開之一n型碳化矽通道區域，以及，在該n型碳化矽通道區域上以及在該n型源極碳化矽源極區域的至少一部分上之一閘極介電質。在該閘極介電質上提供一閘極接點。在該p型混合碳化矽井區之一部分及該n型碳化矽源極區域上提供一第一接點。在該基板上提供一第二接點。
在本發明之其他具體實施例中，該p型混合碳化矽井區包括：一植入的p型碳化矽井部分，其在一p型碳化矽磊晶層中；一植入的p型碳化矽接觸部分，其接觸該植入的p型碳化矽井部分並延伸至該p型磊晶層之一表面；以及該p型碳化矽磊晶層之一p型磊晶碳化矽部分，其中至少一部分對應於該MOSFET之一p型通道區域。還可在該p型混合碳化矽井區與該基板之間提供一n型磊晶層。
在本發明之某些具體實施例中，該n型源極區域與該n型通道區域包括具植入的n型摻雜劑之p型磊晶層區域。此外，可圍繞該碳化矽裝置MOSFET而形成一電壓吸收區域。還可在該p型磊晶層上提供一鈍化層。
在本發明之其他具體實施例中，一垂直碳化矽功率裝置之一單位單元包括：一第一p型碳化矽磊晶層，其係在一n型碳化矽基板上之一n型碳化矽漂移區域上；至少一第一n型碳化矽區域，其穿過該第一p型碳化矽磊晶層而延伸至一n型漂移區域；至少一第二n型碳化矽區域，其與該n型碳化矽之第一區域相鄰並間隔開；以及，至少一植入的p型碳化矽埋入區域，其係在該第一p型碳化矽磊晶層中。所植入的埋入區域之載子濃度高於該p型碳化矽磊晶層，且係定位於該至少一第二n型碳化矽區域與該漂移區域之間，並且與該第二n型碳化矽區域鄰近該第一n型碳化矽區域之一側實質上對齊。在該第一p型碳化矽層中的第一n型碳化矽區域上以及在該第二n型碳化矽區域之至少一部分上提供一閘極介電質。
在本發明之其他具體實施例中，該單位單元包括至少一p型碳化矽接觸區域，該區域穿過該至少一第二n型碳化矽區域而延伸至該至少一p型碳化矽埋入區域。此外，可在該閘極介電質上提供一閘極接點。可提供一第一接點以便接觸該接觸區域之一部分以及該第二n型碳化矽區域。可在該基板上提供一第二接點。
在本發明之額外具體實施例中，在該第一p型碳化矽磊晶層與該基板之間提供一n型磊晶層。該等第一及第二n型碳化矽區域可能係具植入的n型摻雜劑之第一p型磊晶層區域。可在該第一p型磊晶層中提供一溝渠，而該第一n型碳化矽區域可包括與該溝渠之一側壁相鄰之一n型碳化矽區域。可在該第一p型磊晶層之曝露部分上提供一鈍化層。還可圍繞該碳化矽裝置提供一電壓吸收區域。
本發明之其他具體實施例提供藉由形成一第一導電類型之混合碳化矽井區來製造一碳化矽金屬氧化物半導體(MOS)閘極裝置之方法及此類裝置。形成該混合碳化矽井區包括：形成一第一導電類型之一第一碳化矽磊晶層，在該碳化矽磊晶層中植入離子以在該碳化矽磊晶層中提供該第一導電類型之一植入的井部分，以及在該碳化矽磊晶層中植入離子以提供一植入的接觸部分來接觸該植入的井部分並延伸至該磊晶層之一表面。一第二導電類型之一第一碳化矽區域至少係部分形成於該混合碳化矽井區內。該第二導電類型之一第二碳化矽區域係與該井區相鄰而形成並與該第一碳化矽區域間隔開。一閘極介電質係形成於該碳化矽區域上以及該第一碳化矽區域之至少一部分上，而且在該閘極介電質上形成一閘極接點。該磊晶層之一非植入部分對應於該裝置之一通道區域。
在本發明之額外具體實施例中，該第一導電類型係p型，而該第二導電類型係n型。在本發明之其他具體實施例中，該第一導電類型係n型，而該第二導電類型係p型。
在本發明之某些具體實施例中，該磊晶層係形成於該第二導電類型之一漂移區域上，而該碳化矽之第一區域延伸至該漂移區域以提供一場效電晶體。該漂移區域可能係一碳化矽之磊晶層及/或一碳化矽基板。
在本發明之其他具體實施例中，在一第一導電類型碳化矽層上形成該磊晶層，而該碳化矽之第一區域延伸至該第一導電類型碳化矽層，從而提供一絕緣閘極雙極電晶體。該第一導電碳化矽層可能係一碳化矽磊晶層及/或一碳化矽基板。
下面將參考隨附圖式來更完整地說明本發明，該等圖式中顯示有本發明之具體實施例。不過，本發明可以具體化為許多不同形式而不應解釋為限於本文所述的具體實施例。更確切而言，所提供的該些具體實施例使得此揭示內容將更為詳盡及完整，並將可完全傳達本發明之範圍給熟習此項技藝者圖式中，為清楚起見，可能誇大層及區域的尺寸及相對尺寸。應瞭解，若一元件或層係稱為"(在另一元件或層)上"，"連接至"、"耦合至"另一元件或層，則其可能係直接位於另一元件或層上、連接至或耦合至另一元件或層，或者可能存在插入元件或層。相反，若一元件係稱為"直接位於(另一元件)上"、"直接連接至"、"直接耦合至"另一元件或層，則不存在任何插入元件或層。在所有附圖中，相同數字指相同元件。本文所使用的術語"及"/"或"包括相關列舉項目中一或多個項目之任何及所有組合。
應瞭解，雖然術語第一、第二等在本文中可用來說明各部件、組件、區域、層及/或區段，但是該些術語不應限制該些部件、組件、區域、層及/或區段。該等術語係僅用以將一元件、組件、區域、層或區段與另一區域、層或區段區分。因此，下面論述之一第一元件、組件、區域、層或區段可稱為第二元件、組件、區域、層或區段，而不脫離本發明之原理。
此外，例如"下部"或"底部"及"上部"或"頂部"之相對術語，在本文中可用來說明圖式所解說的一元件與另外元件的關係。應瞭解，希望相對術語包含該裝置之不同方向，而不僅限於包含圖式所描述之方向。例如，若顛倒圖式中的裝置，則說明為在其他元件之"下部"側上的元件便會定向為在該其他元件之"上部"側上。因此，範例性術語"下部"可包含"下部"及"上部"之方向，此取決於圖式的特定方向。同樣，若顛倒各圖式之一圖式中的裝置，則說明為在其他部件的"下面"或"下方"之元件便會定向為在其他部件"上"。因此範例性術語"下面"或"下方"可包含上與下之兩方向。
在此將參考示意性說明本發明之理想化具體實施例的斷面圖解，來說明本發明之具體實施例。如此，可預期圖解的形狀因製造技術及/或公差而發生變化。因此本發明的具體實施例不應解釋為受限於本文所說明的特定區域形狀，而應包含因製造而產生的形狀偏差。例如，說明為一矩形之一植入區域一般將具有圓形或彎曲特徵及/或植入濃度在其邊緣處成梯度而非呈現從植入至非植入區域之二進制變化。同樣，由植入形成之一埋入區域可能導致在介於該埋入區域與經由其發生植入的表面之間的區域中有一定植入。因此，圖中說明的區域為示意性質，且其形狀並不希望說明一裝置區域之精確形狀，並且也不希望限制本發明之範疇。
參考針對各層/區域之一特定極性導電類型來說明本發明之具體實施例。但是，熟習此項技術者將明白，可令該等區域/層之極性倒轉以提供一相反極性之裝置。
本發明之某些具體實施例提供包括一碳化矽混合井區之垂直功率MOSFET及/或IGBT。本文中使用的術語"混合井區"表示一碳化矽裝置中之一包括磊晶形成的區域與植入區域之井區。熟習此項技術者已知，碳化矽摻雜區域可能係經由磊晶生長及/或經由植入而形成。例如，一碳化矽之p型區域可能係在引入一p型摻雜劑之條件下經由磊晶生長而形成，或可能係經由在一非摻雜的p型或n型磊晶層中植入p型摻雜劑而形成。由磊晶生長而產生的結構不同於由植入而產生的結構。因此，術語"磊晶區域"與"植入區域"從結構上區分不同的碳化矽區域，且在本文中可用來詳述該等碳化矽區域之結構特徵及/或詳述用以形成此類碳化矽區域之方法。
儘管本發明之具體實施例係參考MOSFET及IGBT來說明，但混合井區亦可用於其他裝置，如輕度摻雜的MOSFET(LDMOSFET)或其他此類裝置。因此，本發明之某些具體實施例可包括具一混合井區(如本文中參考該等MOSFET及/或IGBT而說明)之任何MOS閘極裝置。
現在參考圖1，說明一垂直功率MOSFET以及一垂直功率MOSFET的單位單元之具體實施例。熟習此項技術者將明白，該垂直碳化矽MOSFET一般係折疊於一單位單元中。將此類單位單元說明為介於線100a與100c之間或線100b與100c之間。對於說明例，將說明二單位單元MOSFET，但是，熟習此項技術者將明白，可沿一方向或沿二個一般為正交之方向而將額外的單位單元併入一MOSFET，同時仍利用本發明之原理的優點。
從圖1可看出，本發明之某些具體實施例之一MOSFET包括一n＋ 單晶碳化矽基板10。在該基板10之一第一面上提供一n－ 碳化矽層12。一p型磊晶形成的碳化矽區域14在該n型層12上且可提供一p型井區。在一n＋ 碳化矽區域20下方的p井區14中提供一p＋ 碳化矽埋入區域18，該n＋ 碳化矽區域20同樣係提供於該p型磊晶區域14中。然後，n＋ 區域20可提供該裝置之一源極區域。一p＋ ＋ 區域19從該p井區14之一面延伸至該埋入區域18並可提供一接觸區域。與該n＋ 源極區域20相鄰並間隔開的係一延伸至該n－層12之n型碳化矽區域21。該n型碳化矽區域21可提供一n型通道區域。該磊晶p井區14之一區域在該n＋ 源極區域20之間並可提供一p型碳化矽通道區域。一適當介電材料(例如，SiO2 )之閘極絕緣層22延伸於該通道區域21上並延伸至該n＋ 源極區域20。在與該通道區域21相對的閘極層上提供一閘極接點26。在該等p＋ ＋ 接觸區域19與該等n＋ 源極區域20之間提供源極接點24，而在該基板10與該p型磊晶區域14相對的面上提供汲極接點28。
在本發明之某些具體實施例中，可能使用一n－型碳化矽基板10，並可省略該碳化矽層12。可提供一n＋ 磊晶層及/或背側植入該基板10，並可在該磊晶層/植入區域上提供該汲極接點28。因此，依據本發明之具體實施例之MOS閘極及混合井結構可用於各裝置，例如2003年10月16日申請的序列號為10/686,795之共同讓渡的美國專利申請案中所說明之該些裝置，該案名稱為"使用小球生長的碳化矽漂移層來形成功率半導體裝置之方法及由此而形成的功率半導體裝置"，其揭示內容係以引用的方式併入於此，如本文中之完整說明。
在該p型磊晶區域上之p型埋入區域18之摻雜濃度增加可避免在該n型區域14與該漂移層12之間沖穿。在某些具體實施例中，該p型埋入區域係介於該n型區域20與該漂移層12之間。此外，該p型區域18可能係與該n型區域20鄰近該n型通道區域21之側實質上對齊。尤其係，在本發明之某些具體實施例中，該p型區域18延伸至該n型區域20之邊緣但並不超出該邊緣。
藉由提供包括一植入的p型埋入區域18與一磊晶p型通道區域之一p型混合井區，可提供一平面MOSFET。平面MOSFET製造起來可能更容易且其可靠性可能高於非平面裝置。此外，由於埋入的p型區域18實質上並不延伸進入該p型通道區域，因此，可提供該p型通道區域而不會出現由離子植入而引起的劣化。此外，載子遷移率一般與p型摻雜成相反關係，以致摻雜越高則該載子遷移率越低。藉由針對該p型通道區域與該p型埋入區域而提供不同的摻雜，可減小沖穿之可能性而不會實質上減少該通道區域中的載子遷移率。因此，例如，可預期本發明之某些具體實施例之裝置之遷移率可能高達50 cm2 /V－s。
視需要，可提供一電壓吸收區域，該區域干擾處於該MOSFET周邊之電場，從而減小電場擁擠現象。特定言之，該電壓吸收區域可能係藉由在該p型磊晶區域14中形成一或多個段差而形成。此一段差可能形成具有一圍繞該裝置的側壁之一臺地。此外，可於該裝置周邊形成一p－ 區域以進一步分配該電場。下面進一步詳細說明此一電壓吸收區域之形成及此一電壓吸收區域之替代性具體實施例。但是，本發明不應解釋為受限於一特定的電壓吸收區域組態。例如，可提供在該p型磊晶區域14中的多個段差。同樣，可將形成於該裝置周邊的p－ 區域分級以進一步分配該電場。
在本發明之具體實施例中，有一電壓吸收區域，該電壓吸收區域可能具有一或多個段差以逐漸減小該p型磊晶層14之厚度。該等段差區域中的p型磊晶層14之厚度可能減小而使得該厚度與該p型磊晶層14的載子濃度之摻雜的乘積介於約1×101 2 cm－ 2 與約1×101 3 cm－ 2 之間。可經由(例如)熟習此項技術者已知的離子植入技術而在該p型磊晶層14中形成p－ 碳化矽區域。此類植入可能伴有遮罩及隨後採用熟習此項技術者已知的技術來植入n型摻雜劑以補償該p型磊晶層14之一區域。該等接觸區域18與該等p－碳化矽區域之間的距離可能係依據該裝置之所需崩潰電壓。例如，約150μm之距離可能適合於一2 kV裝置。熟習此項技術者將明白，還可使用其他距離而同時利用本發明原理之優點。
還可將該電壓吸收區域蝕刻成隔離該裝置。此一蝕刻程序可蝕刻穿過該p型磊晶層14至該n型磊晶層12，以便形成具有一延伸至及/或延伸進入該n型磊晶層12的側壁之一臺地。替代性的係，該臺地之側壁可能延伸穿過該n型磊晶層12並延伸至及/或延伸進入該基板10。較佳的係，該臺地之側壁延伸穿過該電壓吸收p型區域，該電壓吸收p型區域與該源極接觸區域18有一定距離，此距離取決於如上所述該裝置之所需崩潰電壓。替代性的係，該電壓吸收區域可能係藉由遮罩及該磊晶層14之選擇性的磊晶生長而形成。在本發明之此一具體實施例中，會將下面論述的圖2所示結構之形成修改成併入該選擇性磊晶生長程序。
現在將說明本發明之某些具體實施例之製造方法。從圖2可看出，在一n＋ 碳化矽基板10上形成一n－ 磊晶層12。該n－ 層12之厚度可能從約5至約200μm，且其摻雜可提供從約1×101 4 cm－ 3 至約1×101 7 cm－ 3 之一載子濃度。在本發明之特定具體實施例中，該n－ 層12約12μm厚且係摻雜成提供約5×101 5 cm－ 3 之一載子濃度。然後，在該n－ 磊晶層12上生長一p型磊晶層14。該p型磊晶層14之厚度可能從約0.5至約3μm，且其摻雜可提供從約2×101 6 cm－ 3 至約5×101 7 cm－ 3 之一載子濃度。在本發明之特定具體實施例中，該p－型磊晶層14約0.5μm厚且係摻雜成提供約1×101 6 cm－ 3 之一載子濃度。一遮罩層100係形成於該p型磊晶層14且係圖案化而形成開口，該等開口對應於該器件之源極區域20及p型埋入區域18。
從圖3及4可看出，可藉由圖案化一具有對應於該等源極區域20位置的開口之遮罩層100，來形成埋入的p型區域18及該等源極區域20。藉由p型摻雜劑之離子植入而使用圖案化的遮罩100來形成該p型埋入區域18。該p型埋入區域18可延伸至該漂移區域(例如，n型磊晶層12)，而在某些具體實施例中可延伸進入該漂移區域。該p型摻雜劑可能係鋁或其他合適的p型摻雜劑。在本發明之特定具體實施例中，該p型區域18之厚度小於該區域21可能形成的厚度，例如，從約0.2μm至約1μm。在本發明之特定具體實施例中，該埋入p型區域18從該p型磊晶層14之表面起約0.2μm之深度延伸至約0.7μm之深度。此外，該p型區域18可能係摻雜成提供從約101 7 cm－ 3 至約101 8 cm－ 3 之一載子濃度。在本發明之特定具體實施例中，該p型區域18可能係摻雜成提供約1×101 8 cm－ 3 之一載子濃度。
從圖4可看出，藉由使用圖案化的遮罩100將n型摻雜劑植入該p型磊晶層14來形成該等源極區域20。用於所有n型植入的n型摻雜劑可能係氮及/或磷，但是，亦可使用其他n型摻雜劑。該等n型源極區域20可延伸從約0.2μm至約0.3μm之一距離而進入該p型磊晶層。該等n型源極區域可能係摻雜成提供足以允許形成一良好的電阻接點之一載子濃度。在本發明之特定具體實施例中，該等n型源極區域延伸至約0.2μm之深度而進入該p型磊晶層，且係摻雜成提供約1×101 9 cm－ 3 之一載子濃度。
儘管所說明的本發明之具體實施例在圖案化的遮罩100中使用相同的窗口來植入該等p型區域18與該等源極區域20，但在本發明之某些具體實施例中可使用不同尺寸的窗口來補償植入時的散亂。
從圖5及圖6可看出，移除該遮罩100，並形成一額外的遮罩110且該額外遮罩110係圖案化成提供一對應於該等接觸區域19之開口。藉由離子植入而使用圖案化的遮罩130來形成該等p型接觸區域19。該等接觸區域19可從該磊晶層14之表面延伸至該p型埋入區域18，並可能係摻雜成提供從約5×101 8 至約1×102 1 cm－ 3 之一載子濃度。在本發明之特定具體實施例中，該等接觸區域19具有約1×101 9 cm－ 3 之載子濃度，並延伸至約0.4μm之深度而進入該p型磊晶層14。
圖7及8說明本發明之某些具體實施例之通道區域21之形成。從圖7可看出，移除該遮罩110，並將一額外遮罩層120圖案化成具有對應於該等接觸區域19之開口。從圖8可看出，該通道區域21之形成可藉由使用圖案化的遮罩120而在該p型磊晶層14中植入n型摻雜劑以便形成穿過該p型磊晶層14延伸至該漂移區域(例如，該n型磊晶層12)之通道區域21。當該裝置係開啟時，此n型通道區域可提供從該MOS通道至該輕度摻雜的漂移區域之一路徑，而允許電子從源極區域流向汲極區域。在處於關閉狀態時，此n通道區域可能從反向偏壓的pn接面起為電子空泛區，該pn接面係形成於該通道區域之二側上。在該通道區域二側上的該pn接面可遮罩該MOS區域以免在處於關閉狀態時受到高電場的影響，從而使得裝置可靠性與溝渠裝置(例如UMOSFET)相比更高。
可使用任何合適的n型摻雜劑。在本發明之某些具體實施例中，氮係用作該n型摻雜劑。在本發明之某些具體實施例中，該n型通道21之載子濃度相當於該p型磊晶層14的載子濃度之1至200%，而在本發明之特定具體實施例中係從30至50%(例如，約1×101 6 )。該n型通道21穿過該p型磊晶區域而延伸至該漂移區域。在特定的具體實施例中，該n型通道21延伸進入該p型磊晶區域約0.5μm。
在本發明之一項替代性具體實施例中，還可藉由首先蝕刻在該p型磊晶層中之一溝渠而然後在該溝渠之曝露部分(底部及側壁)中植入n型摻雜劑以便提供該通道區域21，從而形成該通道區域21。可使用與上面參考圖3而論述的載子濃度類似之載子濃度。
圖9說明沈積氧化物及/或其他鈍化材料之一可選蓋層140之形成。該蓋層140之厚度可能係從約0.01μm至約1μm。在任何情況下，無論是否使用一蓋層140，皆可將該裝置曝露於從約900℃至約1800℃範圍而在某些具體實施例中約係1600℃之高溫退火數分鐘(例如五分鐘)，以便活化該等n型及p型植入。
如圖10之說明，在退火後，可將該蓋層140從該裝置及沈積於該裝置上之一介電材料層30'剝離，以便提供一閘極介電材料。替代性的係，可將該蓋層140用作該閘極介電材料。在本發明之某些具體實施例中，該介電材料及/或該蓋層之形成可能如以下專利案之說明：第6,610,366號美國專利案，其名稱為"在碳化矽層上的氧化層之N2 O退火方法"；第US2002/0072247A1號美國專利申請公告案，其名稱為"在碳化矽層上的氧化層之N2 O生長方法"；及/或，第US2002/0102358A1號美國專利申請公告案，其名稱為"於氫環境中使用退火而在碳化矽層上製造氧化層之方法"，其全部揭示內容係以說明的方式併入於此。在任一情況下，皆可藉由在該閘極介電材料上形成一金屬接點來形成一閘極接點26。合適的閘極接點材料包括但不限於鋁、多晶矽及鉬。此外，熟習此項技術者將明白，還可使用一多層閘極接點。
如圖11之說明，可能在該介電材料30'中形成接觸孔並在該等接觸孔中形成電阻接點以提供源極接點24。同樣，可在該基板10上形成一電阻接點28。合適的電阻接點材料包括但不限於鎳、鈦合金及鋁。然後，可在範圍從約500℃至約1200℃之高溫下燒結所沈積的金屬接點。還可將一覆蓋金屬沈積於該等接點上，例如，用以輔助連接至該裝置。
熟習此項技術者將瞭解，可改變圖2至11中段差之順序。因此，例如，可在形成圖4所示n＋ 區域20之前形成圖8之通道區域21。同樣，可在形成該等n＋ 區域20或通道區域21之前或之後形成該等p＋ 埋入區域18及/或該等接觸區域19。同樣，可藉由(例如)沈積並圖案化一金屬層來形成該等接點24，而然後提供該介電層140而該介電層中的開口形成至該等接點24。因此，不應將本發明解釋為受限於本文所說明的確切操作順序，而希望其涵蓋熟習此項技術者根據本揭示內容將會明白的其他製造順序。
圖12說明本發明之其他具體實施例，其中提供具一混合井區之一MOS閘極裝置作為一IGBT。從圖12可看出，藉由使用一p型基板210與一p型磊晶層212，可提供圖1中說明的結構作為一IGBT。替代性的係，若使用一n型基板及磊晶層，則該磊晶層14與該等植入區域19及18便可能係n型，而該等植入區域20及21便可能係p型。圖12之裝置之製造可能實質上係如上面參考圖2至11之說明，除上面提到的對導電類型所作的各種修改以外。
在圖式與說明書中，已揭示本發明之典型較佳具體實施例，雖然採用特定術語，但是該等術語僅以一般及說明意義加以使用，而非為了限制之目的，本發明之範疇係在以下申請專利範圍中提出。
10．．．n＋ 單晶碳化矽基板
12．．．n－ 碳化矽層/漂移層
14．．．p型磊晶區域/p井區
18．．．p＋ 碳化矽埋入區域
19．．．p＋ ＋ 區域/p型接觸區域
20．．．n＋ 碳化矽區域/n＋源極區域
21．．．n型碳化矽區域/通道區域
22．．．閘極絕緣層
24．．．源極接點
26．．．閘極接點
28．．．汲極接點/電阻接點
100．．．遮罩層
110．．．額外遮罩
120．．．額外遮罩層
130．．．圖案化的遮罩
140．．．可選蓋層/介電層
210．．．p型基板
212．．．p型磊晶層
30'．．．介電材料
100a．．．線
100b．．．線
100c．．．線
圖1係本發明之某些具體實施例之一功率MOSFET之一斷面圖。
圖2至11係說明用以製造圖1所示的本發明之某些具體實施例之功率MOSFET的方法之斷面圖。
圖12係依據本發明之某些具體實施例之一絕緣閘極雙極電晶體(IGBT)之一斷面圖。
10．．．n＋ 單晶碳化矽基板
12．．．n－ 碳化矽層/漂移層
14．．．p型磊晶區域/p井區
18．．．p＋ 碳化矽埋入區域
19．．．p＋ ＋ 區域/p型接觸區域
20．．．n＋ 碳化矽區域/n＋源極區域
21．．．n型碳化矽區域/通道區域
22．．．閘極絕緣層
24．．．源極接點
26．．．閘極接點
28．．．汲極接點/電阻接點
100a．．．線
100b．．．線
100c．．．線

Claims (54)

  1. 一種製造一碳化矽MOSFET之方法，其包含：在具一漂移區域之一碳化矽基板上形成一p型混合碳化矽井區，該p型混合碳化矽井區包含：一植入的p型碳化矽井部分，其係處於一p型碳化矽磊晶層中；一植入的p型碳化矽接觸部分，其接觸該植入的p型碳化矽井部分並延伸至該p型磊晶層之一表面；以及一磊晶p型碳化矽部分，該磊晶p型碳化矽部分之至少一部分對應於該MOSFET之一p型通道區域；在該p型混合碳化矽井區內至少部分形成一第一n型碳化矽區域；形成一第二n型碳化矽區域，其與該p型通道區域相鄰並延伸至該漂移區域以提供一n型通道區域，該n型通道區域係與該第一n型碳化矽區域間隔開；在該第二n型碳化矽上以及該第一n型碳化矽區域之至少一部分上形成一閘極介電質；在該閘極介電質上形成一閘極接點；形成一第一接點以便接觸該p型混合碳化矽井區與該第一n型碳化矽區域的該接觸部分之一部分，其中該第二n型碳化矽區域無該第一接點；以及在該基板上形成一第二接點。
  2. 如請求項1之方法，其中該漂移區域係一n型碳化矽漂移區域，且其中形成一p型混合碳化矽井區包含： 在該n型碳化矽漂移區域上形成一p型碳化矽磊晶層；在該p型碳化矽磊晶層中形成一碳化矽埋入區域，該p型埋入區域之載子濃度比該p型磊晶層之載子濃度更高；以及在該p型碳化矽磊晶區域中形成一第二p型碳化矽區域，該p型碳化矽磊晶區域從該p型埋入區域延伸至該p型碳化矽磊晶層之一表面。
  3. 如請求項2之方法，其中形成一p型碳化矽埋入區域包含：在該p型碳化矽磊晶層上形成一第一離子植入遮罩，該第一離子植入遮罩具有一開口，其對應於該p型埋入碳化矽區域之一位置；使用該第一離子植入遮罩在該p型磊晶層中植入p型摻雜劑；以及其中，形成一第一n型碳化矽區域，其包含使用該第一離子植入遮罩以在該p型磊晶層中植入n型摻雜劑。
  4. 如請求項3之方法，其中形成一第二p型碳化矽區域包含：在該p型碳化矽磊晶層上形成一第二離子植入遮罩，該第二離子植入遮罩具有一開口對應於該第二p型碳化矽區域之一位置；以及使用該第二離子植入遮罩在該p型磊晶層中植入p型摻雜劑。
  5. 如請求項4之方法，其中形成一第二n型碳化矽區域包含：在該p型碳化矽磊晶層上形成一第三離子植入遮罩，該第三離子植入遮罩具有一開口，其對應於該第二n型碳化 矽區域之一位置；以及使用該第三離子植入遮罩在該p型磊晶層中植入p型摻雜劑。
  6. 如請求項5之方法，其進一步包含藉由將該p型磊晶層曝露於從約1200℃至約1800℃之一溫度來活化該等植入的n型及p型摻雜劑。
  7. 如請求項6之方法，其中在活化該等植入的n型及p型摻雜劑之前，用一鈍化材料蓋住該p型磊晶層之曝露部分。
  8. 如請求項7之方法，其中形成一閘極介電質包含將該鈍化材料圖案化以便提供該閘極介電質。
  9. 如請求項1之方法，其進一步包含形成一圍繞該碳化矽裝置MOSFET之一電壓吸收區域。
  10. 如請求項1之方法，其中該漂移區域包含在該碳化矽基板上之一n型碳化矽磊晶層，而且其中該p型磊晶層係形成於該n型碳化矽磊晶層上。
  11. 一種製造一碳化矽功率裝置之方法，其包含：在一n型碳化矽基板上的一n型碳化矽漂移區域上形成一第一p型碳化矽磊晶層；形成穿過該第一p型碳化矽磊晶層並延伸至該n型碳化矽漂移區域之至少一第一n型碳化矽區域，以便在該第一p型碳化矽磊晶層中提供至少一通道區域；在與該第一n型碳化矽區域相鄰並間隔開之該第一p型碳化矽磊晶層中形成至少一第二n型碳化矽區域；在該p型碳化矽磊晶層中植入p型摻雜劑以在該第一p 型碳化矽磊晶層中形成至少一p型碳化矽埋入區域，該至少一埋入區域具有比該p型碳化矽磊晶層更高之載子濃度，而且係定位於該n型碳化矽之該至少一第二區域與該漂移區域之間並與該n型碳化矽的該至少一第二區域鄰近該n型碳化矽的該至少一第一區域之一側實質上對齊；在該p型碳化矽磊晶層中植入p型摻雜劑以形成至少一p型碳化矽接觸區域，該區域穿過該至少一第二n型碳化矽區域而延伸至該至少一p型碳化矽埋入區域且延伸至該第一p型碳化矽磊晶層之一表面；以及在該第一n型碳化矽區域上以及該第二n型碳化矽區域之至少一部分上形成一閘極介電質。
  12. 如請求項11之方法，其進一步包含：在該閘極介電質上形成一閘極接點；形成一第一接點，以便與該p型碳化矽與該第二n型碳化矽區域的該接觸區域之一部分接觸；以及在該基板上形成一第二接點。
  13. 如請求項11之方法，其中形成至少一第二n型碳化矽區域並在該p型碳化矽磊晶層中植入p型摻雜劑以形成至少一埋入區域，其包含：將該p型磊晶層上之一第一遮罩層圖案化，該第一遮罩層具有一開口對應於該至少一第二n型碳化矽區域與該至少一埋入區域；使用該圖案化的第一遮罩層來植入p型摻雜劑以提供該至少一埋入區域；以及 使用該圖案化的第一遮罩層來植入n型摻雜劑以提供該至少一第二n型碳化矽區域。
  14. 如請求項13之方法，其中在該p型碳化矽磊晶層中植入n型摻雜劑並植入p型摻雜劑後，活化該等植入的n型摻雜劑及p型摻雜劑。
  15. 如請求項14之方法，其中活化該等植入的n型摻雜劑及p型摻雜劑包含將該植入的第一p型磊晶層曝露於從約1200℃至約1800℃之溫度。
  16. 如請求項15之方法，其中在曝露該植入的第一p型磊晶層之前用一鈍化材料蓋住該第一p型磊晶層之曝露部分。
  17. 如請求項16之方法，其中形成一閘極介電質包含將該鈍化材料圖案化以便提供該閘極介電質。
  18. 如請求項13之方法，其中在該p型碳化材料層中植入p型摻雜劑以形成至少一p型碳化矽接觸區域，其包含：在該p型碳化矽磊晶層上形成一第二遮罩層，該第二遮罩層具有一開口對應於該至少一接觸區域之一位置；以及使用該第二遮罩層在該p型磊晶層中植入p型摻雜劑。
  19. 如請求項18之方法，其中形成至少一第二n型碳化矽包含：在該p型碳化矽磊晶層上形成一第三遮罩層，該第三遮罩層具有一開口對應於該至少一第二n型碳化矽接觸區域之一位置；以及使用該第三遮罩層在該p型磊晶層中植入n型摻雜劑。
  20. 如請求項11之方法，其進一步包含形成一圍繞該碳化矽裝置之一電壓吸收區域。
  21. 如請求項11之方法，其進一步包含在該碳化矽基板上形成一n型碳化矽磊晶層，該n型碳化矽磊晶層提供該n型漂移區域。
  22. 如請求項11之方法，其中該至少一埋入區域延伸至該漂移區域。
  23. 一種垂直碳化矽MOSFET，其包含：一p型混合碳化矽井區，其係處於一碳化矽基板上；一n型碳化矽源極區域，其係處於該p型混合碳化矽井區內；一n型碳化矽通道區域，其係與該n型碳化矽源極區域相鄰並間隔開；一閘極介電質，其係處於該第二n型碳化矽通道區域上以及該第一n型碳化矽源極區域之至少一部分上；一閘極接點，其係處於在該閘極介電質上；一第一接點，其係處於該p型混合碳化矽井區之一部分及該n型碳化矽源極區域上；以及一第二接點，其係處於該基板上。
  24. 如請求項23之垂直碳化矽MOSFET，其中該p型混合碳化矽井區包含：一植入的p型碳化矽井部分，其係處於一p型碳化矽磊晶層中；一植入的p型碳化矽接觸部分，其接觸該植入的p型碳化矽井部分並延伸至該p型磊晶層之一表面；以及該p型碳化矽磊晶層之一p型磊晶碳化矽部分，其中至 少一部分對應於該MOSFET之一p型通道區域。
  25. 如請求項23之垂直碳化矽MOSFET，其進一步包含介於該p型混合碳化矽井區與該基板之間的一n型磊晶層。
  26. 如請求項24之垂直碳化矽MOSFET，其中該n型源極區域與該n型通道區域包含具植入的n型摻雜劑之該p型磊晶層區域。
  27. 如請求項23之垂直碳化矽MOSFET，其進一步包含圍繞該碳化矽裝置MOSFET之一電壓吸收區域。
  28. 如請求項24之垂直碳化矽MOSFET，其進一步包含在該p型磊晶層的曝露部分上之一鈍化層。
  29. 一種垂直碳化矽功率裝置之單位單元，其包含：一第一p型碳化矽磊晶層，其係處於一n型碳化矽基板上之一n型碳化矽漂移區域上；至少一第一n型碳化矽區域，其穿過該第一p型碳化矽磊晶層而延伸至該n型漂浮區域；至少一第二n型碳化矽區域，其係與該第一n型碳化矽區域相鄰並間隔開；至少一植入的p型碳化矽埋入區域，其係處於該第一p型碳化矽磊晶層中，該至少一植入的埋入區域具有比該p型碳化矽磊晶層更高之載子濃度，而且係定位於該至少一第二n型碳化矽區域與該漂移區域之間，並與該至少一第二n型碳化矽區域鄰近該至少一第一n型碳化矽區域之一側實質上對齊；以及一閘極介電質，其係處於該第一p型碳化矽層中的該第 一n型碳化矽區域上以及該第二n型碳化矽區域之至少一部分上。
  30. 如請求項29之單位單元，其進一步包含：至少一p型碳化矽接觸區域，其穿過該至少一第二n型碳化矽區域而延伸至該至少一p型碳化矽埋入區域。
  31. 如請求項30之單位單元，其進一步包含：一閘極接點，其係處於在該閘極介電質上；一第一接點，以便接觸該至少一接觸區域之一部分以及該第二n型碳化矽區域；以及一第二接點，其係處於該基板上。
  32. 如請求項29之單位單元，其進一步包含介於該第一p型碳化矽磊晶層與該基板之間的一n型磊晶層。
  33. 如請求項29之單位單元，其中該等第一及第二n型碳化矽區域係具植入的n型摻雜劑之該第一p型磊晶層區域。
  34. 如請求項29之單位單元，其進一步包含在該第一p型磊晶層中之一溝渠，而且其中該至少一第一n型碳化矽區域包含與該溝渠的一側壁相鄰之一n型碳化矽區域。
  35. 如請求項29之單位單元，其進一步包含在該第一p型磊晶層的曝露部分上之一鈍化層。
  36. 如請求項29之單位單元，其進一步包含圍繞該碳化矽裝置之一電壓吸收區域。
  37. 一種用以製造一碳化矽金屬氧化物半導體(MOS)閘極裝置之方法，其包含：形成一第一導電類型之一混合碳化矽井區，其包含： 形成一第一導電類型之一第一碳化矽磊晶層；在該碳化矽磊晶層中植入離子以在該碳化矽磊晶層中提供該第一導電類型之一植入的井部分；以及在該碳化矽磊晶層中植入離子以提供一植入的接觸部分來接觸該植入的井部分並延伸至該磊晶層的一表面；在該混合碳化矽井區內至少部分形成一第二導電類型之一第一碳化矽區域；形成與該井區相鄰並與該第一碳化矽區域間隔開之該第二導電類型之一第二碳化矽區域；在該第二碳化矽區域上以及該第一碳化矽區域之至少一部分上形成一閘極介電質；在該閘極介電質上形成一閘極接點；以及其中，該磊晶層之一非植入部分對應於該裝置之一通道區域。
  38. 如請求項37之方法，其中該第一導電類型係p型而該第二導電類型係n型。
  39. 如請求項37之方法，其中該第一導電類型係n型而該第二導電類型係p型。
  40. 如請求項37之方法，其中形成一磊晶層包含在該第二導電類型之一漂移區域上形成一磊晶層，該第一碳化矽區域延伸至該漂移區域而且其中該裝置包含一場效電晶體。
  41. 如請求項40之方法，其中該漂移區域包含一碳化矽磊晶層。
  42. 如請求項40之方法，其中該漂移區域包含一碳化矽基板。
  43. 如請求項37之方法，其中形成一磊晶層包含在一第一導電類型碳化矽層上形成一磊晶層，該第一碳化矽區域延伸至該第一導電類型碳化矽層而且其中該裝置包含一絕緣閘極雙極電晶體。
  44. 如請求項43之方法，其中該第一導電類型碳化矽層包含一碳化矽磊晶層。
  45. 如請求項43之方法，其中該第一導電類型碳化矽層包含一碳化矽基板。
  46. 一種碳化矽金氧半導體(MOS)閘極裝置，其包含：一第一導電類型之一混合碳化矽井區，其包含：一第一導電類型之一第一碳化矽磊晶層；該第一導電類型之一植入的井部分，其係處於該碳化矽磊晶層中；以及一植入的接觸部分，其接觸該植入的井部分並延伸至該磊晶層之一表面；一第二導電類型之一第一碳化矽區域，其至少部分係處於該混合碳化矽井區內；該第二導電類型之一第二碳化矽區域，其與該井區相鄰並與該第一碳化矽區域間隔開；一閘極介電質，其係處於該第二碳化矽區域上以及該第一碳化矽區域之至少一部分上；一閘極接點，其係處於在該閘極介電質上；以及其中，該磊晶層之一非植入部分對應於該裝置之一通 道區域。
  47. 如請求項46之裝置，其中該第一導電類型係p型而該第二導電類型係n型。
  48. 如請求項46之裝置，其中該第一導電類型係p型而該第二導電類型係n型。
  49. 如請求項46之裝置，其中該磊晶層包含在該第二導電類型的一漂移區域上之一磊晶層，其中該第一碳化矽區域延伸至該漂移區域而且其中該裝置包含一場效電晶體。
  50. 如請求項49之裝置，其中該漂移區域包含一碳化矽磊晶層。
  51. 如請求項49之裝置，其中該漂移區域包含一碳化矽基板。
  52. 如請求項46之裝置，其中該磊晶層包含在第一導電類型碳化矽層上之一磊晶層，其中該第一碳化矽區域延伸至該第一導電類型碳化矽層而且其中該裝置包含一絕緣閘極雙極電晶體。
  53. 如請求項52之裝置，其中該第一導電類型碳化矽層包含一碳化矽磊晶層。
  54. 如請求項52之裝置，其中該第一導電類型碳化矽層包含一碳化矽基板。
TW094112477A 2004-06-22 2005-04-19 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 TWI390637B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/873,394 US7118970B2 (en) 2004-06-22 2004-06-22 Methods of fabricating silicon carbide devices with hybrid well regions

Publications (2)

Publication Number Publication Date
TW200605231A TW200605231A (en) 2006-02-01
TWI390637B true TWI390637B (zh) 2013-03-21

Family

ID=34964880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094112477A TWI390637B (zh) 2004-06-22 2005-04-19 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法

Country Status (8)

Country Link
US (2) US7118970B2 (zh)
EP (1) EP1759418B1 (zh)
JP (1) JP2008503894A (zh)
KR (2) KR20120053544A (zh)
CN (1) CN100555663C (zh)
CA (1) CA2567070A1 (zh)
TW (1) TWI390637B (zh)
WO (1) WO2006006964A1 (zh)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487521B1 (ko) * 2002-03-19 2005-05-03 삼성전자주식회사 부동체 효과를 제거하는 스태틱 랜덤 억세스 메모리 셀 및그 제조방법
KR100595899B1 (ko) * 2003-12-31 2006-06-30 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
US7417266B1 (en) * 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
JP4857610B2 (ja) * 2005-06-01 2012-01-18 株式会社日立製作所 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置
CN1937183A (zh) * 2005-09-19 2007-03-28 中芯国际集成电路制造(上海)有限公司 使用应变硅晶体管栅极图案化用硬掩模的方法和结构
US20070134853A1 (en) * 2005-12-09 2007-06-14 Lite-On Semiconductor Corp. Power semiconductor device having reduced on-resistance and method of manufacturing the same
JP4900662B2 (ja) * 2006-03-02 2012-03-21 独立行政法人産業技術総合研究所 ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
KR101529331B1 (ko) 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
JP2008103636A (ja) * 2006-10-20 2008-05-01 Sumitomo Electric Ind Ltd 縦型トランジスタ、および縦型トランジスタを作製する方法
US20080142811A1 (en) * 2006-12-13 2008-06-19 General Electric Company MOSFET devices and methods of fabrication
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
US7687825B2 (en) * 2007-09-18 2010-03-30 Cree, Inc. Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP4935741B2 (ja) * 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5646139B2 (ja) * 2008-09-26 2014-12-24 株式会社東芝 半導体装置
JP5452062B2 (ja) 2009-04-08 2014-03-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
JP5300658B2 (ja) * 2009-08-26 2013-09-25 三菱電機株式会社 半導体装置及びその製造方法
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8618462B2 (en) 2010-05-26 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Photoelectric transducer device having a rectifier is a second transistor with diode-connected and normally on
JP2012015491A (ja) 2010-06-04 2012-01-19 Semiconductor Energy Lab Co Ltd 光電変換装置
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US8698196B2 (en) 2011-06-28 2014-04-15 Alpha And Omega Semiconductor Incorporated Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
JP5995252B2 (ja) * 2012-03-30 2016-09-21 富士電機株式会社 縦型高耐圧半導体装置および縦型高耐圧半導体装置の製造方法
CN103855211B (zh) * 2012-12-04 2017-03-22 旺宏电子股份有限公司 半导体元件及其制造方法
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP6189131B2 (ja) * 2013-08-01 2017-08-30 株式会社東芝 半導体装置およびその製造方法
DE102013111966B4 (de) * 2013-10-30 2017-11-02 Infineon Technologies Ag Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
CN103779404B (zh) * 2014-01-24 2016-03-30 东南大学 P沟道注入效率增强型绝缘栅双极型晶体管
TWI626746B (zh) * 2014-04-03 2018-06-11 財團法人工業技術研究院 半導體結構
US9583482B2 (en) * 2015-02-11 2017-02-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
EP3176812A1 (en) * 2015-12-02 2017-06-07 ABB Schweiz AG Semiconductor device and method for manufacturing such a semiconductor device
JP6853621B2 (ja) * 2016-03-17 2021-03-31 国立大学法人大阪大学 炭化珪素半導体装置の製造方法
CN106024627A (zh) * 2016-07-22 2016-10-12 泰科天润半导体科技（北京）有限公司 具有低关态损耗的SiC基超结IGBT的制作方法
US10269955B2 (en) * 2017-01-17 2019-04-23 Cree, Inc. Vertical FET structure
CN110718452B (zh) 2018-07-12 2025-04-08 创能动力科技有限公司 碳化硅器件及其制造方法
DE112019003465T5 (de) * 2018-08-07 2021-03-25 Rohm Co., Ltd. SiC-HALBLEITERVORRICHTUNG
US10957768B1 (en) * 2019-10-07 2021-03-23 Infineon Technologies Ag Silicon carbide device with an implantation tail compensation region
US11222782B2 (en) 2020-01-17 2022-01-11 Microchip Technology Inc. Self-aligned implants for silicon carbide (SiC) technologies and fabrication method
CN111627987A (zh) * 2020-05-29 2020-09-04 东莞南方半导体科技有限公司 一种Fin沟道结构SiC场效应晶体管器件
DE102020118404A1 (de) * 2020-07-13 2022-01-13 Infineon Technologies Ag Vertikale leistungs-halbleitervorrichtung und herstellungsverfahren
US11004940B1 (en) * 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current
CN112086361A (zh) * 2020-09-27 2020-12-15 江苏东海半导体科技有限公司 一种SiC沟槽MOSFET及其制造工艺
US11302776B1 (en) 2021-05-31 2022-04-12 Genesic Semiconductor Inc. Method and manufacture of robust, high-performance devices
US11901446B2 (en) * 2021-08-18 2024-02-13 Unity Power Technology Limited SiC MOSFET with transverse P+ region
CN114496801B (zh) * 2022-02-21 2026-01-13 芯迈半导体技术(杭州)股份有限公司 一种碳化硅mosfet器件及其制造方法
TWI885815B (zh) * 2024-03-22 2025-06-01 鴻揚半導體股份有限公司 半導體裝置與其形成方法
CN120201742B (zh) * 2025-05-22 2025-08-12 杭州谱析光晶半导体科技有限公司 一种变掺杂的平面栅碳化硅vdmos器件及制备工艺

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Industrial Co Ltd Method for diffusing an impurity substance into silicon carbide
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH0334466A (ja) 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散ｍｏｓｆｅｔ
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5182222A (en) 1991-06-26 1993-01-26 Texas Instruments Incorporated Process for manufacturing a DMOS transistor
JP3471823B2 (ja) * 1992-01-16 2003-12-02 富士電機株式会社 絶縁ゲート型半導体装置およびその製造方法
US5242841A (en) * 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5612260A (en) 1992-06-05 1997-03-18 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JP3146694B2 (ja) * 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JPH0799312A (ja) * 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
KR970701930A (ko) 1994-03-04 1997-04-12 퀼, 노르트만 높은 래치-업 저항을 가진 실리콘 탄화물을 기초로 한 mis구조물(silicon carbide-based mis structure with high latch-up resistance)
JPH08213607A (ja) * 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
SE9501310D0 (sv) * 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) * 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
JP3385938B2 (ja) 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
DE19636302C2 (de) * 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
SE9601174D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) * 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) * 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US6133233A (en) * 1997-02-18 2000-10-17 Kansas State University Research Foundation Peptide modulation of reperfusion injury
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
JPH10308501A (ja) 1997-05-02 1998-11-17 Texas Instr Japan Ltd 半導体装置
US5877041A (en) * 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
WO1999009598A1 (de) * 1997-08-20 1999-02-25 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) * 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP4186337B2 (ja) * 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
EP1031477B1 (de) * 1999-02-25 2004-09-08 Siemens Aktiengesellschaft Vorrichtung und Verfahren zum Erfassen eines Objektes oder einer Person im Innenraum eines Fahrzeugs
JP3485491B2 (ja) * 1999-03-29 2004-01-13 シャープ株式会社 絶縁ゲート型半導体装置及びその製造方法
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2001119025A (ja) * 1999-10-21 2001-04-27 Matsushita Electric Ind Co Ltd 半導体素子およびその形成方法
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
US6303508B1 (en) * 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
JP3434278B2 (ja) * 2000-04-06 2003-08-04 松下電器産業株式会社 電界効果トランジスタおよびその製造方法
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
US6956238B2 (en) * 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
EP1204145B1 (en) 2000-10-23 2011-12-28 Panasonic Corporation Semiconductor element
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
DE10214150B4 (de) 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
JP4961633B2 (ja) * 2001-04-18 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法
US6841812B2 (en) * 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
DE10226583B4 (de) * 2002-06-14 2010-07-08 Qimonda Ag DRAM-Speicherzelle für schnellen Schreib-/Lesezugriff und Speicherzellenfeld
EP1566843B1 (en) * 2002-10-18 2013-12-18 National Institute of Advanced Industrial Science and Technology Manufacturing method of a silicon carbide semiconductor device
US6940110B2 (en) * 2002-11-29 2005-09-06 Matsushita Electric Industrial Co., Ltd. SiC-MISFET and method for fabricating the same
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
JP4020196B2 (ja) * 2002-12-25 2007-12-12 三菱電機株式会社 半導体素子の製造方法
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same

Also Published As

Publication number Publication date
WO2006006964A1 (en) 2006-01-19
CN100555663C (zh) 2009-10-28
US7705362B2 (en) 2010-04-27
JP2008503894A (ja) 2008-02-07
CN1977386A (zh) 2007-06-06
KR101168782B1 (ko) 2012-07-25
US20050280004A1 (en) 2005-12-22
US7118970B2 (en) 2006-10-10
CA2567070A1 (en) 2006-01-19
US20060289874A1 (en) 2006-12-28
KR20070032708A (ko) 2007-03-22
KR20120053544A (ko) 2012-05-25
TW200605231A (en) 2006-02-01
EP1759418A1 (en) 2007-03-07
EP1759418B1 (en) 2018-01-10

Similar Documents

Publication Publication Date Title
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
US6653659B2 (en) Silicon carbide inversion channel mosfets
US8859366B2 (en) Methods of fabricating silicon carbide devices having smooth channels
JP5295274B2 (ja) イオン注入及び側方拡散による炭化シリコンパワーデバイスの自己整列的な製造方法
US7282739B2 (en) Silicon carbide semiconductor device
KR100199997B1 (ko) 탄화규소 반도체장치
JP5586887B2 (ja) 半導体装置及びその製造方法
JP3502371B2 (ja) 半導体素子
EP1566843A1 (en) Silicon carbide semiconductor device and its manufacturing method
JP2003318398A (ja) 炭化珪素半導体装置
JP2011103482A (ja) 制御されたアニールによる炭化シリコンパワーデバイスの製造方法
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2006324517A (ja) 半導体装置及びその製造方法
JP3541832B2 (ja) 電界効果トランジスタ及びその製造方法
JPH09213954A (ja) 縦型ｍｏｓトランジスタ及び静電誘導トランジスタ及びトレンチ構造のｍｏｓトランジスタ、及び、縦型半導体装置の製造方法
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
JP2019165166A (ja) 炭化珪素半導体装置およびその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent