[go: up one dir, main page]

CN111627987A - 一种Fin沟道结构SiC场效应晶体管器件 - Google Patents

一种Fin沟道结构SiC场效应晶体管器件 Download PDF

Info

Publication number
CN111627987A
CN111627987A CN202010472711.4A CN202010472711A CN111627987A CN 111627987 A CN111627987 A CN 111627987A CN 202010472711 A CN202010472711 A CN 202010472711A CN 111627987 A CN111627987 A CN 111627987A
Authority
CN
China
Prior art keywords
fin
region
channel
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010472711.4A
Other languages
English (en)
Inventor
倪炜江
徐妙玲
李明山
李百泉
李天运
孙安信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Century Goldray Semiconductor Co ltd
Dongguan South Semiconductor Technology Co ltd
Original Assignee
Beijing Century Goldray Semiconductor Co ltd
Dongguan South Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Century Goldray Semiconductor Co ltd, Dongguan South Semiconductor Technology Co ltd filed Critical Beijing Century Goldray Semiconductor Co ltd
Priority to CN202010472711.4A priority Critical patent/CN111627987A/zh
Publication of CN111627987A publication Critical patent/CN111627987A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种Fin沟道结构SiC场效应晶体管器件，该器件从下到上依次为包括n+SiC衬底，n‑漂移层，p阱区，p+区，n+区，以及在器件表面上的栅介质，栅极、源极和底部的漏极，在器件的沟道部分设置有周期性排列的台面，形成Fin台面结构；此外，在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道。本发明通过设置Fin台面结构，使SiC场效应晶体管的沟道密度显著增加，即在保持原胞尺寸和原胞密度不变的前提下，单位芯片面积的沟道宽度显著增加，有效降低了器件的沟道电阻。使整个器件的导通电阻可以得到很大的减少。

Description

一种Fin沟道结构SiC场效应晶体管器件
技术领域
本发明涉及半导体领域，尤其是涉及一种Fin沟道结构SiC场效应晶体管器件。
背景技术
SiC MOSFET经过行业内多年的研究，已经推出了商业化产品，并在开关电源、光伏逆变器、UPS、新能源汽车等领域开始广泛应用，展现出高频、高效等优势。但是，由于SiC栅介质技术难度大，当前产品的栅沟道迁移率普遍较低，约10-30cm2/Vs，远低于体材料的迁移率，约为体材料迁移率的1/20，相比与Si MOS的沟道迁移率要低得多。为了获得低导通电阻，SiC场效应晶体管(MOSFET、IGBT)的沟道越短越好，但是过短会发生穿通和隧穿现象，因此，为了进一步减少SiC MOSFET中很高的沟道电阻，一方面需要改善栅生长技术，另一方面需要减小原胞尺寸，提高原胞密度，即提高单位芯片面积的沟道宽度。但是,随着原胞尺寸的减小，JFET区的电阻会增长，在原胞尺寸足够小的时候JFET电阻急剧增加，甚至形成夹断。因此通常原胞尺寸减小的方法存在一个限制。
公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种Fin沟道结构SiC场效应晶体管器件，以解决现有技术中存在的技术问题。
为了实现上述目的，本发明采用以下技术方案：
本发明提供一种Fin沟道结构SiC场效应晶体管器件，该器件从下到上依次为包括n+SiC衬底，n-漂移层，p阱区，p+区，n+区，以及在器件表面上的栅介质，栅极、源极和底部的漏极，在器件的沟道部分设置有周期性排列的台面，形成Fin台面结构；此外，在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道。
作为一种进一步的技术方案，所述Fin台面结构仅设置在器件的源和沟道区。
作为一种进一步的技术方案，所述Fin台面结构设置在器件的源、沟道和JFET区的整个原胞内。
作为一种进一步的技术方案，所述Fin台面结构由等离子体刻蚀形成。
作为一种进一步的技术方案，所述Fin台面结构的深度小于所述n+区和所述p+区的深度。
作为一种进一步的技术方案，所述p阱区从上至所述Fin沟道结构的底部位置的掺杂浓度为1e15-5e17cm-3之间。
作为一种进一步的技术方案，所述p阱区的底部的掺杂浓度大于1e18cm-3。
作为一种进一步的技术方案，所述p+区的深度大于等于所述n+区的深度。
采用上述技术方案，本发明具有如下有益效果：
本发明通过设置Fin台面结构，使SiC场效应晶体管的沟道密度显著增加，即在保持原胞尺寸和原胞密度不变的前提下，单位芯片面积的沟道宽度显著增加，有效降低了器件的沟道电阻。使整个器件的导通电阻可以得到很大的减少。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1a为现有技术中的SiC MOSFET原胞截面示意图(虚线箭头为开启后电子导电通道示意)；
图1b为现有技术中的SiC MOSFET原胞三维结构示意图；
图2为本申请实施例提供的Fin台面结构在源和沟道区的条形原胞结构的三维结构示意图；
图3为图2中AA’，BB’两个截面处的截面结构示意图；
图4为本申请实施例提供的Fin台面结构在整个原胞的条形原胞结构的三维结构示意图；
图5为图4中AA’，BB’两个截面处的截面结构示意图；
图标：1－n+SiC衬底，2－n-漂移层，3－p阱区，4－p+区，5－n+区、6－栅介质，7－栅极，8－源极，9－漏极，10－栅源隔离介质，11－沟道区，12－JFET区，13－MOS沟道。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
结合图1a和图1b所示，现有的SiC MOSFET原胞包括n+SiC衬底1，n-漂移层2，p阱区3，p+区4，n+区5，以及在器件表面上的栅介质6，栅极7、源极8、底部的漏极9、栅源隔离介质10，沟道区11以及JFET区12；本申请通过改进SiC MOSFET器件的沟道结构，采用Fin台面结构的沟道设置，形成高沟道密度的SiC MOSFET器件，从而降低器件的沟道电阻。在SiC表面刻蚀出规律排列的台面，不仅在台面上、台面下(即沟槽底)形成MOS沟道，同时在台面的两个侧壁也形成MOS沟道，使得沟道密度可以增加1倍，甚至更多。台面可以是垂直的，也可以是倾斜的。同时，增加的侧壁处的沟道在其他的晶面上，由于SiC沟道迁移率与晶面的关系很大，其他晶面上的沟道迁移率比常规的Si面上的高几倍以上，因此可以通过适当的选取原胞的方向和台面的倾角，使得增加的侧壁处的沟道迁移率非常高。
以条形原胞结构的MOSFET为例，其他原胞结构都类似。如图1b所示为对于一般器件的三维结构示意图。原胞中总的沟道宽为2L，器件总的沟道宽为各原胞沟道宽之和。沟道密度也即栅密度为总沟道宽度比总面积，即原胞中2/W，W为原胞宽度。
实施例一
结合图2和图3所示，本实施例提供一种Fin沟道结构SiC场效应晶体管器件，该器件从下到上依次为包括n+SiC衬底1，n-漂移层2，p阱区3，p+区4，n+区5，以及在器件表面上的栅介质6，栅极7，源极8，漏极9，栅源隔离介质10以及沟道区11，在器件的沟道部分设置有周期性排列的台面，形成Fin台面结构；此外，在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道13。如台面的深度为h，宽度为d，间隔为s，则沟道密度＝(2L/W*L)*(2h+d+s)/(d+s)，如果d＝s＝h，则沟道密度为通常结构的2倍。如果2h>(d+s)，则沟道密度大于2倍。台面的高度h受到p阱区3的深度限制。
在该实施例中，作为一种进一步的技术方案，所述Fin台面结构仅设置在器件的源和沟道区。
在该实施例中，作为一种进一步的技术方案，所述Fin台面结构由等离子体刻蚀形成。在离子注入形成p阱区3，p+区4，n+区5后用介质或胶作为掩膜进行ICP或RIE刻蚀，Fin台面结构的深度小于所述n+区5和所述p+区4的深度。
在该实施例中，作为一种进一步的技术方案，所述p阱区3从上(表面附近)至所述Fin沟道结构的底部(或者比沟槽稍深的部分)位置的掺杂浓度为1e15-5e17cm-3之间，比较均匀，根据阈值电压而定。这样刻蚀后台面上、下和侧壁的p阱掺杂浓度比较均匀，各处的沟道保持一致性。
在该实施例中，作为一种进一步的技术方案，所述p阱区3的底部的掺杂浓度大于1e18cm-3,既能防止在阻断状态下p阱的穿通，同时形成非常低电阻的雪崩电流导电区。
在该实施例中，作为一种进一步的技术方案，所述p+区的深度大于等于所述n+区的深度。
器件由有源区，电极压块，结终端和划片槽几部分组成，有源区由多个原胞并联组成，各个原胞的源极和栅极分别电连接，并与相应的电极压块金属电连接，栅、源之间通过隔离介质层形成电隔离。器件的结终端可以是场限环、JTE或者两者的结合。
实施例二
结合图4和图5所示，本实施例与实施例一的区别在于Fin台面结构设置在器件的源、沟道和JFET区的整个原胞内。
本发明的结构可适用于各种SiC场效应晶体管，如MOSFET，IGBT等，以下以SiCMOSFET为例进行说明。
由于SiC MOSFET中栅介质界面处SiO2/SiC的界面态密度非常高，比硅器件高1-2个数量级以上，因此沟道迁移率非常低，特别是在通常器件用的硅面上，目前市场上的SiCMOSFET产品的沟道迁移率都在10-30之间，约为体材料的1/20，因此虽然沟道通常只有亚微米的长度，但是沟道电阻依旧在整个器件中占有很大的比例。在1200V及以下的器件中，因漂移区电阻较小，沟道电阻可能成为主要部分。因此降低沟道电阻在中低压SiC MOSFET器件中非常重要。而本发明通过设置Fin台面结构，使SiC场效应晶体管的沟道密度显著增加，即在保持原胞尺寸和原胞密度不变的前提下，单位芯片面积的沟道宽度显著增加，有效降低了器件的沟道电阻。使整个器件的导通电阻可以得到很大的减少。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种Fin沟道结构SiC场效应晶体管器件，该器件从下到上依次为包括n+SiC衬底，n-漂移层，p阱区，p+区，n+区，以及在器件表面上的栅介质，栅极、源极和底部的漏极，其特征在于，在器件的沟道部分设置有周期性排列的台面，形成Fin台面结构；此外，在所述台面上、台面下以及台面的两个侧壁均设置MOS沟道。
2.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述Fin台面结构仅设置在器件的源和沟道区。
3.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述Fin台面结构设置在器件的源、沟道和JFET区的整个原胞内。
4.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述Fin台面结构由等离子体刻蚀形成。
5.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述Fin台面结构的深度小于所述n+区和所述p+区的深度。
6.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述p阱区从上至所述Fin沟道结构的底部位置的掺杂浓度为1e15-5e17cm-3之间。
7.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述p阱区的底部的掺杂浓度大于1e18cm-3。
8.根据权利要求1所述的Fin沟道结构SiC场效应晶体管器件，其特征在于，所述p+区的深度大于等于所述n+区的深度。
CN202010472711.4A 2020-05-29 2020-05-29 一种Fin沟道结构SiC场效应晶体管器件 Pending CN111627987A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010472711.4A CN111627987A (zh) 2020-05-29 2020-05-29 一种Fin沟道结构SiC场效应晶体管器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010472711.4A CN111627987A (zh) 2020-05-29 2020-05-29 一种Fin沟道结构SiC场效应晶体管器件

Publications (1)

Publication Number Publication Date
CN111627987A true CN111627987A (zh) 2020-09-04

Family

ID=72260759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010472711.4A Pending CN111627987A (zh) 2020-05-29 2020-05-29 一种Fin沟道结构SiC场效应晶体管器件

Country Status (1)

Country Link
CN (1) CN111627987A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883388A (zh) * 2022-03-30 2022-08-09 西安电子科技大学 一种三维六角元胞结构、制备方法及其器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883051A (zh) * 2003-11-17 2006-12-20 Abb技术有限公司 具有改善的安全工作区域性能的igbt阴极设计
CN1977386A (zh) * 2004-06-22 2007-06-06 克里公司 碳化硅器件及其制造方法
CN102770960A (zh) * 2010-11-01 2012-11-07 住友电气工业株式会社 半导体器件及其制造方法
CN103681843A (zh) * 2012-09-18 2014-03-26 无锡华润华晶微电子有限公司 平面型vdmos晶体管及其制备方法
CN103779414A (zh) * 2012-10-18 2014-05-07 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2014207793A1 (ja) * 2013-06-24 2014-12-31 株式会社日立製作所 半導体装置およびその製造方法
CN104282574A (zh) * 2013-07-02 2015-01-14 通用电气公司 一种半导体装置以及其制造方法
US20150155355A1 (en) * 2013-12-04 2015-06-04 General Electric Company Systems and methods for semiconductor devices
WO2015177914A1 (ja) * 2014-05-23 2015-11-26 株式会社日立製作所 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1883051A (zh) * 2003-11-17 2006-12-20 Abb技术有限公司 具有改善的安全工作区域性能的igbt阴极设计
CN1977386A (zh) * 2004-06-22 2007-06-06 克里公司 碳化硅器件及其制造方法
CN102770960A (zh) * 2010-11-01 2012-11-07 住友电气工业株式会社 半导体器件及其制造方法
CN103681843A (zh) * 2012-09-18 2014-03-26 无锡华润华晶微电子有限公司 平面型vdmos晶体管及其制备方法
CN103779414A (zh) * 2012-10-18 2014-05-07 富士电机株式会社 半导体装置及半导体装置的制造方法
WO2014207793A1 (ja) * 2013-06-24 2014-12-31 株式会社日立製作所 半導体装置およびその製造方法
CN104282574A (zh) * 2013-07-02 2015-01-14 通用电气公司 一种半导体装置以及其制造方法
US20150155355A1 (en) * 2013-12-04 2015-06-04 General Electric Company Systems and methods for semiconductor devices
WO2015177914A1 (ja) * 2014-05-23 2015-11-26 株式会社日立製作所 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883388A (zh) * 2022-03-30 2022-08-09 西安电子科技大学 一种三维六角元胞结构、制备方法及其器件

Similar Documents

Publication Publication Date Title
US12266706B2 (en) Semiconductor device and power converter
US10553685B2 (en) SiC semiconductor device with offset in trench bottom
US11888032B2 (en) Method of producing a silicon carbide device with a trench gate
CN101930999B (zh) 具有非晶沟道控制层的半导体部件
CN114038908B (zh) 集成二极管的沟槽栅碳化硅mosfet器件及制造方法
US20190097005A1 (en) Semiconductor Device Having Termination Trench
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN116666425A (zh) 一种SiC沟槽型MOSFET器件
CN115881797A (zh) 一种碳化硅器件及其制备方法
WO2025123742A1 (zh) 多面栅碳化硅mosfet晶体管及其制备方法、芯片
CN102148163A (zh) 超结结构和超结半导体器件的制造方法
CN101924132A (zh) 功率用半导体器件
KR102885109B1 (ko) 수직 트렌치형 커패시터 결합 게이트-제어 접합 필드 효과 트랜지스터 및 그 제조 방법
US10199457B2 (en) Silicon carbide semiconductor device
CN115715428A (zh) 具有混合栅极结构的功率装置
CN102142378A (zh) 具有延伸沟槽的超结半导体器件的制造方法
CN105977302A (zh) 一种具有埋层结构的槽栅型mos
CN118763119A (zh) 一种超结功率器件及其制造方法
CN116013960A (zh) 一种沟槽型mosfet元胞结构及其制备方法
CN111627987A (zh) 一种Fin沟道结构SiC场效应晶体管器件
CN112993021B (zh) 横向双扩散金属氧化物半导体场效应管
CN112103346A (zh) 一种高击穿电压的沟槽功率器件及其制造方法
CN117393610A (zh) 一种高可靠性的沟槽型碳化硅mosfet及制备方法
CN116613210A (zh) 一种高耐压碳化硅umosfet器件及其制备方法
CN114582966A (zh) 一种可调安全工作区的功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200904