DE19636302C2 - Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Siliziumkarbid­ halbleitervorrichtung, wie zum Beispiel einen Isolier­ schichtfeldeffekttransistor, und insbesondere einen verti­ kalen Hochleistungs-Metalloxidhalbleiterfeldeffekttransi­ stor bzw. -MOSFET.

In den letzten Jahren sind vertikale Leistungs-MOSFETs, die unter Verwendung einkristallinen Siliziumkarbids herge­ stellt worden sind, als Leistungstransistoren verwendet worden. Um das Auftreten eines Verlusts in dem Leistungs­ transistor zu verringern, ist es notwendig, den Durchlaßwi­ derstand zu verringern. Zu diesem Zweck ist ein Leistungs- MOSFET eines Grabengatetyps, wie er in Fig. 16 gezeigt ist, als eine Vorrichtung vorgeschlagen worden, die in der Lage ist, den Durchlaßwiderstand wirksam zu verringern (siehe zum Beispiel die ungeprüfte Japanische Patentveröffentli­ chung (Kokai) Nr. 4-239778). Bei dem Leistungs-MOSFET des Grabengatetyps, der in Fig. 16 gezeigt ist, ist eine Epita­ xieschicht 22 eines n-Typs auf einem Siliziumkarbidhalblei­ tersubstrat 21 des n-Typs vorgesehen, ist eine Epitaxie­ schicht 23 eines p-Typs auf der Epitaxieschicht 22 des n- Typs vorgesehen und ist ein Sourcebereich 24 des n-Typs in einem vorbestimmten Bereich in der Epitaxieschicht 23 des p-Typs vorgesehen. Weiterhin ist ein Graben 25 vorgesehen, welcher sich durch den Sourcebereich 24 des n-Typs und die Epitaxieschicht 23 des p-Typs in die Epitaxieschicht 22 des n-Typs ausdehnt. Eine Gateelektrode 27 ist innerhalb des Grabens durch die Gateisolationsschicht 26 vorgesehen. Eine Isolationsschicht 28 ist auf der oberen Oberfläche der Ga­ teelektrode 27 vorgesehen, eine Sourceelektrode 29 ist die Oberfläche der Isolationsschicht 28 beinhaltend auf dem Sourcebereich 24 des n-Typs ausgebildet, und eine Drain­ elektrode 30 ist auf der Oberfläche des Siliziumkarbidhalb­ leitersubstrats 21 des n-Typs ausgebildet.

In diesem Fall wird ein Kanal, welcher es zuläßt, daß Ladungsträger zwischen dem Sourceanschluß und dem Drainan­ schluß fließen, durch ein Anlegen einer Spannung an die Gateelektrode 27 ausgebildet, um ein elektrisches Feld in der Gateisolationsschicht 26, die zwischen der Gateelek­ trode 27 und der Epitaxieschicht 23 des p-Typs in dem Sei­ tenwandabschnitt des Grabens 25 beidseitig umfaßt wird, zu erzeugen, wodurch der Leitfähigkeitstyp der sich in Kontakt mit der Gateisolationsschicht 26 befindenden Epitaxie­ schicht 23 des p-Typs invertiert wird.

Ein vertikaler Leistungs-MOSFET, wie er in Fig. 17 ge­ zeigt ist, welcher einen Kanal durch einen Anreicherungsbe­ trieb induziert, ist als eine Vorrichtung vorgeschlagen worden, welche unter Verwendung einkristallinen Silizium­ karbids erzeugt werden kann, und in der Lage ist, den Durchlaßwiderstand zu verringern (siehe das U.S.-Patent Nr. 5323040). Der vertikale Leistungs-MOSFET, der in Fig. 17 gezeigt ist, ist wie folgt aufgebaut. Ein Drainbereich 33 eines n⁺-Typs ist auf einer ersten Oberfläche 32a eines Si­ liziumkarbidhalbleitersubstrats 31 ausgebildet und ein Si­ liziumkarbidhalbleitertdriftbereich 34 eines n-Typs ist weiter inwendig als der Drainbereich 33 des n⁺-Typs vorge­ sehen. Ein Sourcebereich 35 des n⁺-Typs ist auf einer zwei­ ten Oberfläche 32b des Siliziumkarbidhalbleitersubstrats 31 vorgesehen und ein Siliziumkarbidhalbleiterkanalbereich 36 eines n^--Typs ist zwischen dem Sourcebereich 35 des n⁺-Typs und dem Siliziumkarbidhalbleiterdriftbereich 34 des n^--Typs vorgesehen. Weiterhin ist ein Graben 37, welcher sich in den Siliziumkarbidhalbleiterdriftbereich 34 des n^--Typs ausdehnt, auf der zweiten Oberfläche 32b des Siliziumkar­ bidhalbleitersubstrats 31 vorgesehen, womit ein Mesabereich 38 vorgesehen ist, der den Sourcebereich 35 des n⁺-Typs und den Siliziumkarbidhalbleiterkanalbereich 36 des n^--Typs be­ inhaltet. Eine Isolationsschicht 39 ist entlang der Seiten­ fläche 37a des Grabens 37 und der Bodenfläche 37b des Gra­ bens 37 vorgesehen. Der Graben 37 ist mit einer Gateelek­ trode 40 gefüllt. Eine Sourceelektrode 41 und eine Drain­ elektrode 42 sind auf dem Sourcebereich 35 des n⁺-Typs bzw. dem Drainbereich 33 des n⁺-Typs vorgesehen.

In diesem Fall wird eine Ladungsträgerverschiebung zwi­ schen dem Sourceanschluß und dem Drainanschluß durch ein Anlegen einer positiven Spannung an die Gateelektrode 40 bewirkt, um einen Anreicherungsschichtkanal 43 des n-Typs in der Nähe der Seitenfläche 37a in dem Siliziumkarbidhalb­ leiterkanalbereich 36 des n^--Typs zu erzeugen. Die Aus­ trittsarbeit der Gateelektrode 40, die Störstellenkonzen­ tration des Sillziumkarbidhalbleiterkanalbereichs 36 des n^- -Typs und die Breite W des Mesabereichs 38 sind so ausge­ legt, daß der Mesabereich 38 verarmt wird, wenn keine Span­ nung an die Gateelektrode 40 angelegt wird. Wenn keine Spannung oder eine negative Spannung an die Gateelektrode 40 angelegt wird, ist es deshalb weniger wahrscheinlich, daß eine Ladungsträgerverschiebung zwischen dem Sourcean­ schluß und dem Drainanschluß auftritt.

Bei dem vertikalen Leistungs-MOSFET, der in Fig. 17 ge­ zeigt ist, verringert somit eine Induktion unter Verwendung eines Kanalanreicherungsbetriebs die Schwellwertspannung, und erhöht eine Verringerung einer Abmessung einer Ein­ heitszelle 44 (eine Verringerung der Breite W des Mesabe­ reichs 38 auf ungefähr 2 µm) die Integration, um den Durch­ laßwiderstand zu verringern.

Bei dem Leistungs-MOSFET des Grabengatetyps, der in Fig. 16 gezeigt ist, wird die Störstellenkonzentration des Bereichs, in dem der Kanal ausgebildet wird, durch die Störstellenkonzentration der Epitaxieschicht 23 des p-Typs bestimmt. Dies verursacht die folgenden Probleme. Die Kon­ zentration N_A von Störstellen in der Epitaxieschicht 23 des p-Typs und der Abstand (die Dicke) a zwischen dem Sourcebe­ reich 24 und der Epitaxieschicht 22 des n-Typs gehören zu Parametern, die die Sperrspannung über der Source und dem Drain des Leistungs-MOSFET, der in Fig. 16 gezeigt ist, be­ stimmen. Die Sperrspannung über der Source und dem Drain wird durch Lawinendurchbruchszustände für einen pn-Übergang zwischen der Epitaxieschicht 23 des p-Typs und der Epi­ taxieschicht 22 des n-Typs und Zuständen beherrscht, unter welchen die Epitaxieschicht 23 des p-Typs verarmt wird, um einen Durchbruch zu erzeugen. Aus diesem Grund sollte die Störstellenkonzentration N_A der Epitaxieschicht 23 des p- Typs ausreichend hoch sein und sollte die Dicke a ebenso ausreichend groß sein. Eine Erhöhung der Störstellenkonzen­ tration N_A der Epitaxieschicht 23 des p-Typs führt unvor­ teilhafterweise zu einer erhöhten Gateschwellwertspannung. Weiterhin erhöht dies eine Streuung der Störstellen und verringert daher die Ladungsträgerbeweglichkeit, was den Durchlaßwiderstand unvorteilhafterweise erhöht. Anderer­ seits erhöht die Erhöhung der Dicke a die Kanallänge, was den Durchlaßwiderstand unvorteilhafterweise erhöht.

Um einen Leistungs-MOSFET zu verwirklichen, der eine hohe Sperrspannung, einen niedrigen Stromverlust während eines Betriebs und eine niedrige Schwellwertspannung auf­ weist, sollte somit deshalb die Störstellenkonzentration der Epitaxieschicht des p-Typs unabhängig von der Störstel­ lenkonzentration des Bereichs gesteuert werden, in dem der Kanal ausgebildet wird. Jedoch ist es schwierig, dies durch die herkömmliche Struktur und das herkömmliche Herstel­ lungsverfahren zu erzielen.

Eine Verringerung der Konzentration der Kanalausbil­ dungsschicht durch thermische Diffusion ist bei dem Lei­ stungs-MOSFET des Grabengatetyps, der einkristallines Sili­ zium verwendet, als Mittel verwendet worden, um das vorher­ gehende Problem zu lösen. Bei dem Leistungs-MOSFET des Gra­ bengatetyps, der Siliziumkarbid verwendet, ist jedoch der Koeffizient der thermischen Diffusion von Störstellenatomen in Siliziumkarbid sehr klein, was dadurch ein neues Problem verursacht, daß die thermische Diffusion nicht verwendet werden kann.

Weiterhin ist bei dem vertikalen MOSFET, der in Fig. 17 gezeigt ist, da der Durchbruch der Vorrichtung durch die Sperrspannung der Isolierschicht in der Bodenfläche des Grabens bestimmt ist, die Sperrspannung niedriger als die von Vorrichtungen, in denen die Sperrspannung durch den La­ winendurchbruch des pn-Übergangs bestimmt wird. Weiterhin wird während eines Sperrzustands des Transistors unter Be­ dingungen einer hohen Temperatur eine hohe Anzahl von La­ dungsträgern von dem Sourcebereich 35 des n⁺-Typs dem Sili­ ziumkarbidhalbleiterbereich 36 des n^--Typs zugeführt, was unvorteilhafterweise einen hohen Leckstrom zwischen der Source und dem Drain erzeugt.

Wenn der Graben 25 durch Trockenätzen ausgebildet ist, tritt durch Ionenätzen eine Beschädigung an der durch den Kanal ausgebildeten Fläche auf, was die Grenzflächeneigen­ schaften des MOS verschlechtert und daher die Schalteigen­ schaften des MOS verschlechtert.

Die Aufgabe der vorliegenden Erfindung besteht demgemäß darin, eine Siliziumkarbidhalbleitervorrichtung zu schaf­ fen, die eine hohe Sperrspannung, einen niedrigen Verlust bzw. eine niedrige Dämpfung und eine niedrige Schwellwert­ spannung aufweist.

Ein Vorteil der vorliegenden Erfindung besteht darin, daß sie eine Halbleitervorrichtung schafft, die außerdem einen niedrigen Leckstrom aufweist.

Eine weiterer Vorteil der vorliegenden Erfindung be­ steht darin, daß die hohe Sperrspannung und der niedrige Verlust und die niedrige Schwellwertspannung weiter verbes­ sert werden und weiterhin die Grenzflächeneigenschaften des MOS durch ein Verringern einer Ionenbeschädigung und von Unregelmäßigkeiten der durch den Kanal ausgebildeten Fläche verbessert werden und eine Siliziumkarbidhalbleitervorrich­ tung geschafft wird, die hervorragende Schalteigenschaften aufweist.

Die vorhergehende Aufgabe wird erfindungsgemäß mittels einer Siliziumkarbidhalbleitervorrichtung nach Anspruch 1 sowie eines Verfahrens zur Herstellung einer Siliziumkar­ bidhalbleitervorrichtung nach Anspruch 8 gelöst.

Weitere vorteilhafte Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der Unteransprüche.

Gemäß einem ersten Aspekt der vorliegenden Erfindung wird eine Siliziumkarbidhalbleitervorrichtung geschaffen, die aufweist: ein Halbleitersubstrat, das eine Halbleiter­ schicht eines niedrigen Widerstands eines ersten Leitfähig­ keitstyps, eine Halbleiterschicht eines hohen Widerstands des ersten Halbleitertyps und eine erste Halbleiterschicht eines zweiten Leitfähigkeitstyps aufweist, die in dieser Reihenfolge aufeinander geschichtet sind, wobei das Halb­ leitersubstrat aus einkristallinem Siliziumkarbid ausgebil­ det ist; einen Halbleiterbereich des ersten Leitfähig­ keitstyps, der in einem vorbestimmten Bereich des Oberflä­ chenabschnitts in der ersten Halbleiterschicht vorgesehen ist; einen Graben, der sich durch den Halbleiterbereich und die erste Halbleiterschicht in die Halbleiterschicht eines hohen Widerstands ausdehnt; eine zweite Halbleiterschicht, die sich auf der Oberfläche des Halbleiterbereichs, der er­ sten Halbleiterschicht und der Halbleiterschicht eines ho­ hen Widerstands in der Seitenfläche des Grabens ausdehnend vorgesehen ist, wobei die zweite Halbleiterschicht eine dünne Schicht aus Siliziumkarbid aufweist; eine Gateisola­ tionsschicht, die auf der Oberfläche der zweiten Halblei­ terschicht in dem Graben vorgesehen ist; eine Gateelektro­ denschicht, die auf der Oberfläche der Gateisolations­ schicht innerhalb des Grabens vorgesehen ist; eine erste Elektrodenschicht, die auf der Oberfläche eines Teils des Halbleiterbereichs und wahlweise auf der Oberfläche der er­ sten Halbleiterschicht vorgesehen ist; und eine zweite Elektrodenschicht, die auf der Oberfläche der Halbleiter­ schicht eines niedrigen Widerstands ausgebildet ist.

Kraft des vorhergehenden Aufbaus wird, wenn eine Span­ nung an die Gateelektrodenschicht (den Gateanschluß) ange­ legt wird, um ein elektrisches Feld in der Gateisolations­ schicht zu erzeugen, ein Kanal in der zweiten Halbleiter­ schicht ausgebildet, was zuläßt, daß Ladungsträger zwischen der ersten Elektrodenschicht (dem Sourceanschluß) und der zweiten Elektrodenschicht (dem Drainanschluß) fließen. Das heißt, die zweite Halbleiterschicht wird ein Kanalausbil­ dungsbereich.

In diesem Fall kann eine Siliziumkarbidhalbleitervor­ richtung, die eine hohe Sperrspannung, einen niedrigen Stromverlust und eine niedrige Schwellwertspannung auf­ weist, durch ein unabhängiges Steuern der Störstellenkon­ zentration der ersten Halbleiterschicht (Bodyschicht) und der Störstellenkonzentration der zweiten Halbleiterschicht geschaffen werden. Genauer gesagt können, da die Sperrspan­ nung über der Source und dem Drain hauptsächlich durch die Störstellenkonzentration und die Dicke der Halbleiter­ schicht eines hohen Widerstands beherrscht wird, die Stör­ stellenkonzentration der ersten Halbleiterschicht und der Abstand zwischen der Halbleiterschicht eines hohen Wider­ stands und dem Halbleiterbereich durch eine Erhöhung der Störstellenkonzentration der ersten Halbleiterschicht ver­ kürzt werden. Der Abstand zwischen der Halbleiterschicht eines hohen Widerstands und dem Halbleiterbereich ist im wesentlichen gleich der Kanallänge. Somit kann die Kanal­ länge verringert werden, während die hohe Sperrspannung aufrechterhalten wird, was eine Siliziumkarbidhalbleiter­ vorrichtung schafft, die eine hohe Sperrspannung und einen niedrigen Stromverlust aufweist. Weiterhin kann die Stör­ stellenkonzentration der zweiten Halbleiterschicht, in wel­ cher der Kanal ausgebildet wird, verringert werden, was zu­ läßt, den Einfluß einer Streuung von Störstellen während des Ladungsträgerflusses zu verringern, und daher zuläßt, die Ladungsträgerbeweglichkeit zu erhöhen. Kraft diesem kann eine Siliziumkarbidhalbleitervorrichtung verwirklicht werden, die eine hohe Sperrspannung und einen niedrigen Stromverlust aufweist.

Die kristalline Gestalt von Siliziumkarbid, das die er­ ste Halbleiterschicht bildet, kann zu der von Siliziumkar­ bid unterschiedlich sein, das die zweite Halbleiterschicht bildet, in der der Kanal ausgebildet wird. Deshalb kann ei­ ne Siliziumkarbidhalbleitervorrichtung, die einen niedrigen Stromverlust aufweist, durch ein Bringen der kristallinen Gestalt, die die zweite Halbleiterschicht ausbildet, in der der Kanal ausgebildet wird, zu einer solchen kristallinen Gestalt, daß die Beweglichkeit in der Ladungsträgerfluß­ richtung größer als die in dem Fall der ersten Halbleiter­ schicht ist, geschaffen werden.

Wenn die kristalline Gestalt der zweiten Halbleiter­ schicht die gleiche wie die der ersten Halbleiterschicht ist, kann die Vorrichtungsstruktur, die in der vorliegenden Erfindung betrachtet wird, einfach geschaffen werden.

Wenn die Oberfläche des Halbleitersubstrats eine Koh­ lenstofffläche mit einer im wesentlichen (0001)-Flächen­ ausrichtung aufweist, kann einfach eine Struktur geschaffen werden, die eine hohe Sperrspannung aufweist.

Wenn die zweite Halbleiterschicht aus dem zweiten Leit­ fähigkeitstyp besteht und eine niedrigere Störstellenkon­ zentration als die erste Halbleiterschicht aufweist, kann der Kanalwiderstand verringert werden.

Gemäß einem zweiten Aspekt der vorliegenden Erfindung besteht die zweite Halbleiterschicht aus dem ersten Leitfä­ higkeitstyp. In diesem Fall kann, wenn die MOSFET-Betriebs­ art ein Anreicherungsbetrieb ist, in dem der Kanal ohne ein Invertieren des Leitfähigkeitstyps der Kanalausbildungs­ schicht induziert wird, verglichen mit dem MOSFET eines In­ versionsbetriebs, in dem der Kanal durch ein Invertieren des Leitfähigkeitstyps induziert wird, der MOSFET mit einer niedrigeren Gatespannung betrieben werden und kann gleich­ zeitig die Ladungsträgerbeweglichkeit erhöht werden, was zuläßt, eine Siliziumkarbidhalbleitervorrichtung zu schaf­ fen, die einen niedrigen Stromverlust und eine niedrige Schwellwertspannung aufweist.

Wenn die Gatespannung nicht angelegt ist, wird der Source/Drain-Strom durch eine Aufweitung der Verarmungs­ schicht des pn-Übergangs gesteuert, der durch die Body­ schicht, das heißt, die erste Halbleiterschicht, und den Kanalausbildungsbereich, das heißt, die zweite Halbleiter­ schicht, ausgebildet ist, und Arbeitskontakteigenschaften werden durch ein vollständiges Verarmen der zweiten Halb­ leiterschicht erzielt.

Da die Bodyschicht, das heißt die erste Halbleiter­ schicht, und die Driftschicht, das heißt, die Halbleiter­ schicht eines hohen Widerstands, einen pn-Übergang ausbil­ den, kann die Sperrspannung der Vorrichtung so ausgelegt werden, daß sie durch den Lawinendurchbruch eines pn-Über­ gangs zwischen der Bodyschicht, die an der Sourceelektrode befestigt ist, und der Driftschicht bestimmt wird, was zu­ läßt, die Durchbruchsspannung zu erhöhen.

Der Leckstrom zwischen der Source und dem Drain kann unter Bedingungen einer hohen Temperatur durch ein Verrin­ gern der Störstellenkonzentration der zweiten Halbleiter­ schicht, in der der Kanal ausgebildet wird, und weiterhin durch ein Verringern der Dicke der zweiten Halbleiter­ schicht verringert werden.

Wenn die Störstellenkonzentration der zweiten Halb­ leiterschicht niedriger als die Störstellenkonzentration der Halbleiterschicht eines niedrigen Widerstands und des Halbleiterbereichs ist, kann weiterhin der Kanalwiderstand verringert werden.

Gemäß einem dritten Aspekt der vorliegenden Erfindung werden in einem ersten Schritt eine Halbleiterschicht eines niedrigen Widerstands eines ersten Leitfähigkeitstyps, eine Halbleiterschicht eines hohen Widerstands des ersten Leit­ fähigkeitstyps und eine erste Halbleiterschicht eines zwei­ ten Leitfähigkeitstyps in dieser Reihenfolge aufeinander geschichtet, um ein Halbleitersubstrat aus einkristallinem Siliziumkarbid auszubilden, und wird ein Halbleiterbereich des ersten Leitfähigkeitstyps in einem vorbestimmten Be­ reich des Oberflächenschichtabschnitts in der ersten Halb­ leiterschicht ausgebildet. In einem zweiten Schritt wird ein Graben, der sich durch den Halbleiterbereich und die erste Halbleiterschicht in die Halbleiterschicht eines ho­ hen Widerstands ausdehnt, ausgebildet und in einem dritten Schritt wird eine zweite Halbleiterschicht, die aus einkri­ stallinem Siliziumkarbid ausgebildet ist, mindestens auf der Seitenfläche der Innenwand des Grabens ausgebildet. In einem vierten Schritt wird ein Gateoxidfilm auf der Ober­ fläche der zweiten Halbleiterschicht in dem Graben ausge­ bildet. In einem fünften Schritt wird eine Gateelektroden­ schicht auf der Oberfläche des Gateoxidfilms in dem Graben ausgebildet. In einem sechsten Schritt wird eine erste Elektrode auf der Oberfläche des Halbleiterbereichs und wahlweise auf der Oberfläche der ersten Halbleiterschicht ausgebildet und wird eine zweite Elektrode auf der Oberflä­ che der Halbleiterschicht eines niedrigen Widerstands aus­ gebildet.

Somit wird das Ausbilden der Halbleiterschicht eines hohen Widerstands und der ersten Halbleiterschicht in dem ersten Schritt unabhängig von dem Ausbilden der zweiten Halbleiterschicht in den dritten Schritt ausgeführt. Des­ halb kann die Störstellenkonzentration der zweiten Halblei­ terschicht, in der der Kanal ausgebildet wird, unabhängig von der Konzentration von Störstellen in der Halbleiter­ schicht eines hohen Widerstands und der ersten Halbleiter­ schicht, die für das Auslegen der Sperrspannung über der Source und dem Drain notwendig ist, ausgelegt und auf einen Sollwert gebracht werden. Als Ergebnis ist es möglich, ei­ nen Leistungs-MOSFET mit einer hohen Sperrspannung und ei­ nem niedrigen Verlust zu schaffen, welcher kraft einer un­ terdrückten Störstellenstreuung in der Ladungsträgerbeweg­ lichkeit und einer niedrigen Schwellwertspannung einen ver­ ringerten Spannungsabfall in dem Kanalbereich aufweist.

Da die zweite Halbleiterschicht in dem dritten Schritt innerhalb des Grabens ausgebildet wird, kann eine Halb­ leiterschicht, die frei von einer Ionenbeschädigung ist, in der zweiten Halbleiterschicht vorgesehen werden. Somit kön­ nen eine verringerte Ionenbeschädigung und Unregelmäßigkei­ ten auf der von einem Kanal ausgebildeten Fläche eine Sili­ ziumkarbidhalbleitervorrichtung schaffen, die verbesserte Grenzflächeneigenschaften des MOS und hervorragende Schalt­ eigenschaften aufweist.

Wenn das Siliziumkarbid, das das Halbleibersubstrat ausbildet, aus einem hexagonalen System besteht, wobei seine Oberfläche eine Kohlenstofffläche mit einer im we­ sentlichen (0001)-Flächenausrichtung aufweist, ist die chemische Reaktivität bzw. das chemische Reaktionsvermögen der Oberfläche höher als die bzw. das der anderen Flächen, was zuläßt, die Verfahrenstemperatur zu verringern und gleichzeitig die Verfahrenszeit zu verkürzen.

In dem dritten Schritt kann, wenn die zweite Halblei­ terschicht auf der Oberfläche der ersten Halbleiterschicht und dem Halbleiterbereich und der Seitenfläche und dem Bo­ den des Grabens ausgebildet wird und danach die zweite Halbleiterschicht auf der Oberfläche der ersten Halbleiter­ schicht und dem Halbleiterbereich und der Bodenfläche des Grabens tiefer als die zweite Halbleiterschicht auf der Seitenfläche des Grabens thermisch oxidiert wird, um die zweite Halbleiterschicht lediglich auf der Seitenfläche des Grabens zurückzulassen, die Oxidschicht auf der Seitenflä­ che des Grabens dünn ausgebildet werden, während die Oxid­ schicht auf der Oberfläche des Substrats und auf der Boden­ fläche des Grabens dick ausgebildet werden kann. Dies steht auf der Grundlage der Feststellung durch Experimente, die durch die Erfinder der vorliegenden Erfindung durchgeführt worden sind, der Anisotropie bei der Oxidation von SiC, wie es in Fig. 9 gezeigt ist. Der Schritt einer anisotropen Oxidation läßt zu, die unnötige zweite Halbleiterschicht auf der Oberfläche des Subtrats und auf der Bodenfläche des Grabens zu entfernen, während das Entfernen der notwendigen zweiten Halbleiterschicht minimiert wird. Kraft dieses Ef­ fekts kann die zweite Halbleiterschicht auf lediglich der Seitenfläche des Grabens durch eine einzige thermische Oxi­ dation auf eine einfache Weise mit einer hohen Ausbeute ausgebildet werden.

In dem dritten Schritt kann, wenn die zweite Halblei­ terschicht durch epitaktisches Wachstum ausgebildet wird, eine hochqualitative Halbleiterschicht gleichförmig auf der Seitenfläche des Grabens ausgebildet werden. Die Beweglich­ keit der zweiten Halbleiterschicht, die durch dieses Ver­ fahren ausgebildet wird, wird nicht von den Störstellen der anderen Schichten beeinflußt und ist daher hoch. Dies kann den Spannungsabfall in dem Kanalabschnitt, der in der zwei­ ten Halbleiterschicht erzeugt wird, verringern, was zu dem Vorsehen einer Halbleitervorrichtung eines niedrigen Ver­ lusts führt.

In dem ersten Schritt kann, wenn der Halbleiterbereich durch epitaktisches Wachstum ausgebildet wird, ein dicker Sourcebereich ausgebildet werden. Weiterhin kann ein Sourcebereich eines niedrigen Widerstands durch epitak­ tisches Wachstum ausgebildet werden.

In dem zweiten Schritt läßt, wenn der Graben durch Trockenätzen ausgebildet wird und die Oxidschicht in der Innenwand des Grabens, wobei ihre Dicke an der Seitenfläche kleiner als die auf der Bodenfläche ist, ausgebildet und entfernt wird, die Verwendung einer lokalen anisotropen thermischen Oxidation, um eine verhältnismäßig dünne Oxid­ schicht auszubilden, und das Ausbilden eines Grabens, der auf der Innenwand des Grabens frei von einer Ionenbeschädi­ gung ist, zu, auf der Seitenfläche des Grabens eine hoch­ qualitative zweite Halbleiterschicht auszubilden, was die Erzeugung eines guten Grenzfläche des MOS in der zweiten Halbleiterschicht zur Verfügung stellt. Dies läßt die Her­ stellung einer Halbleitervorrichtung zu, die hervorragende Schalteigenschaften aufweist.

In dem dritten Schritt kann, wenn eine zweite Halblei­ terschicht durch anisotropes epitaktisches Wachstum, derart auf der Innenwand des Grabens ausgebildet wird, daß die Dicke der Schicht auf der Seitenfläche größer als die der Schicht auf der Bodenfläche ist, das heißt, wenn die zweite Halbleiterschicht durch anisotropes epitaktisches Wachstum ausgebildet wird, das homöoepitaktische Wachstum auf der Seitenfläche des Grabens erzielt werden, und gleichzeitig wird die Epitaxieschicht auf der Seitenfläche des Grabens mit einer Dicke, die zehmmal größer als die Dicke der Epi­ taxieschicht auf der Oberfläche des Substrats und auf der Bodenfläche des Grabens ist, aufgewachsen. Dies steht auf der Grundlage der Feststellung, die durch Experimente er­ zielt worden ist, die durch die Erfinder der vorliegenden Erfindung durchgeführt worden sind, der epitaktischen Wachstumsgeschwindigkeit von Siliziumkarbid, wie es in Fig. 10 gezeigt ist. Kraft dieses Effekts kann der Spannungsab­ fall in dem Kanalabschnitt verringert werden und kann wei­ terhin die Halbleitervorrichtung mit einer hohen Ausbeute ausgebildet werden.

In dem vierten Schritt kann, wenn eine Gateoxidschicht auf der Innenwand des Grabens durch anisotrope thermische Oxidation derart ausgebildet wird, daß die Dicke der Schicht auf der Seitenfläche kleiner als die der Schicht auf der Bodenfläche ist, das Ausbilden der Gateoxidschicht durch thermische Oxidation eine MOS-Gatestruktur zur Verfü­ gung stellen. Bei diesem Verfahren kann die Dicke der Oxid­ schicht auf der Seitenfläche mit der Erhöhung der Dicke der Feldoxidschicht auf der Oberfläche des Substrats und auf der Bodenfläche des Grabens selektiv verringert werden. So­ mit kann eine dünne Oxidschicht an lediglich einer Stelle ausgebildet werden, an der der Kanal erzeugt wird. Deshalb ist es möglich, eine Halbleitervorrichtung zu schaffen, welche eine hohe Sperrspannung über der Source und dem Drain und eine hohe Schaltgeschwindigkeit aufweist.

Die vorliegende Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beiliegende Zeichnung näher erläutert.

Es zeigen:

Fig. 1 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung ge­ mäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 2 bis 8 Querschnittsansichten eines Verfahrens zur Herstellung der Siliziumkarbidhalbleiter­ vorrichtung in Fig. 1;

Fig. 9 einen Graph der Anisotropie einer thermi­ schen Oxidation eines Siliziumkarbidhalb­ leitermaterials;

Fig. 10 eine schematische Ansicht der Anisotropie eines epitaktischen Wachstums eines Sili­ ziumkarbidhalbleitermaterials;

Fig. 11 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung ge­ mäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 12 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung ge­ mäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 13 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung ge­ mäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 14 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung ge­ mäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 15 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung ge­ mäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung;

Fig. 16 eine Querschnittsansicht einer Struktur ei­ ner Siliziumkarbidhalbleitervorrichtung im Stand der Technik; und

Fig. 17 eine Querschnittsansicht einer Struktur ei­ ner anderen Siliziumkarbidhalbleitervor­ richtung im Stand der Technik.

Es folgt die Beschreibung von bevorzugten Ausführungs­ beispielen der vorliegenden Erfindung unter Bezugnahme auf die beiliegende Zeichnung.

Nachstehend erfolgt die Beschreibung eines ersten Aus­ führungsbeispiels der vorliegenden Erfindung.

Fig. 1 zeigt eine Querschnittsansicht eines Leistungs- MOSFET (vertikalen Leistungs-MOSFET) mit einem n-Kanal ei­ nes Grabengatetyps gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung.

Ein als eine Halbleiterschicht eines niedrigen Wider­ stands dienendes einkristallines Siliziumkarbidhalbleiter­ substrat 1 eines n⁺-Typs wird aus Siliziumkarbid eines hexagonalen Systems ausgebildet. Eine als eine Halbleiter­ schicht eines hohen Widerstands dienende Siliziumkarbid­ halbleiterschicht 2 eines n^--Typs und eine als eine erste Halbleiterschicht dienende Siliziumkarbidhalbleiterschicht 3 eines p-Typs werden aufeinanderfolgend auf das Silizium­ karbidhalbleitersubstrat 1 des n⁺-Typs geschichtet.

Somit weist ein Halbleitersubstrat 4 aus einkristalli­ nem Siliziumkarbid ein Siliziumkarbidhalbleitersubstrat 1 des n⁺-Typs, eine Siliziumkarbidhalbleiterschicht 2 des n^-- Typs und eine Siliziumkarbidhalbleiterschicht 3 des p-Typs auf und seine obere Oberfläche weist eine Kohlenstofffläche mit einer im wesentlichen (0001)-Flächenausrichtung auf.

Ein Sourcebereich 6 des n⁺-Typs ist als ein Halbleiter­ bereich in einem vorbestimmten Bereich in dem Oberflächen­ schichtabschnitt der Siliziumkarbidhalbleiterschicht 3 des p-Typs vorgesehen. Weiterhin ist ein Graben 9 an einer vor­ bestimmten Stelle des Sourcebereichs 6 des n⁺-Typs vorgese­ hen. Dieser Graben 9 dehnt sich durch den Sourcebereich 6 des n⁺-Typs und die Siliziumkarbidhalbleiterschicht 3 des p-Typs in die Siliziumkarbidhalbleiterschicht 2 des n^--Typs aus. Der Graben 9 weist eine Seitenfläche 9a, die senkrecht zu der Oberfläche des Halbleitersubstrats 4 verläuft, und eine Bodenfläche 9b auf, die parallel zu der Oberfläche des Halbleitersubstrats 4 verläuft.

Eine als eine zweite Halbleiterschicht dienende dünne Siliziumkarbidschicht 11a eines n-Typs ist sich auf der Oberfläche des Sourcebereichs 6 des n⁺-Typs, der Silizium­ karbidhalbleiterschicht 3 des p-Typs und der Siliziumkar­ bidhalbleiterschicht 2 des n^--Typs in der Seitenfläche 9a des Grabens 9 ausdehnend vorgesehen. Die Dicke der dünnen Siliziumkarbidhalbleiterschicht 11a des n-Typs ist ein Dünnfilm, der eine Dicke von ungefähr 100 bis 500 nm (1 nm = 10 Å) aufweist, welche kleiner als die Breite W = 2 µm eines Mesabereichs 38 in einer in Fig. 17 gezeigten Vor­ richtung ist. Die kristalline Gestalt der dünnen Silizium­ karbidhalbleiterschicht 11a des n-Typs ist die gleiche wie die der Siliziumkarbidhalbleiterschicht 3 des p-Typs und ist zum Beispiel 6H-SiC. Sie kann 4H-SiC oder 3C-SiC sein. Die Störstellenkonzentration der dünnen Siliziumkarbidhalb­ leiterschicht 11a des n-Typs ist niedriger als die des Si­ liziumkarbidhalbleitersubstrats 1 des n⁺-Typs und des Sourcebereichs 6 des n⁺-Typs.

Weiterhin ist in dem Graben 9 eine Gateisolations­ schicht 12 auf der Oberfläche der dünnen Siliziumkarbid­ halbleiterschicht 11a des n-Typs und auf der Bodenfläche 9b des Grabens 9 vorgesehen. Gateelektrodenschichten 13a, 13b sind innerhalb des Grabens 9 inwendig der Gateisolations­ schicht 12 gefüllt. Die Gateelektrodenschichten 13a, 13b sind mit einer Isolationsschicht 14 bedeckt. Eine Source­ elektrodenschicht 15 ist als eine erste Elektrodenschicht auf der Oberfläche des Sourcebereichs 6 des n⁺-Typs und auf der Oberfläche des Siliziumkarbidbereichs 3 eines niedrigen Widerstands des p-Typs vorgesehen. Eine Drainelektroden­ schicht 16 ist als eine zweite Elektrodenschicht auf der Oberfläche (der Rückseite des Halbleitersubstrats 4) des Siliziumkarbidhalbleitersubstrats 1 des n⁺-Typs vorgesehen.

Bei dem Betrieb des Leistungs-MOSFET des Grabengabetyps induziert das Anlegen einer positiven Spannung an die Ga­ teelektrodenschichten 13a, 13b einen Kanal eines Anreiche­ rungstyps in die dünne Siliziumkarbidhalbleiterschicht 11a des n-Typs, was zuläßt, daß Ladungsträger zwischen der Sourceelektrodenschicht 15 und der Drainelektrodenschicht 16 fließen. Das heißt, die dünne Siliziumkarbidhalbleiter­ schicht 11a des n-Typs dient als ein Kanalausbildungsbe­ reich.

In diesem Fall kann, wenn die Störstellenkonzentration der Siliziumkarbidhalbleiterschicht 3 des p-Typs unabhängig von der Störstellenkonzentration der dünnen Siliziumkarbid­ halbleiterschicht 11a des n-Typs gesteuert wird, ein MOS- FET, der eine hohe Sperrspannung, einen niedrigen Stromver­ lust und einen niedrigen Schwellwert aufweist, geschaffen werden. Wenn die Störstellenkonzentration der dünnen Sili­ ziumkarbidhalbleiterschicht 11a des n-Typs, in der der Ka­ nal ausgebildet wird, niedrig ist, kann insbesondere der Einfluß einer Störstellenstreuung zu dem Zeitpunkt eines Flusses der Ladungsträger verringert werden, was die La­ dungsträgerbeweglichkeit erhöht. Da die Sperrspannung über der Source und dem Drain hauptsächlich durch die Störstel­ lenkonzentration und die Dicke der Siliziumkarbidhalblei­ terschicht 2 des n^--Typs und der Siliziumkarbidhalbleiter­ schicht 3 des p-Typs beherrscht wird, kann die Störstellen­ konzentration der Siliziumkarbidhalbleiterschicht des p- Typs erhöht werden, uni den Abstand L zwischen der Halblei­ terschicht eines hohen Widerstands und dem Halbleiterbe­ reich zu verkürzen, was somit zuläßt, daß die Kanallänge verkürzt wird, während die hohe Sperrspannung aufrechter­ halten wird. Dies führt weiterhin zu einem beträchtlich verringerten Kanalwiderstand und einem verringerten Durch­ laßwiderstand über der Source und dem Drain.

In dem Fall des Anreicherungsbetriebs, in dem dar Kanal induziert wird, als die MOSFET-Betriebsart, kann verglichen mit einem MOSFET eines Inversionsbetriebs, in dem der Leit­ fähigkeitstyp invertiert wird, um den Kanal zu induzieren, der MOSFET mit einer niedrigeren Gatespannung betrieben werden und kann gleichzeitig die Ladungsträgerbeweglichkeit erhöht werden, was eine niedrige Schwellwertspannung ver­ wirklicht, während der niedrige Stromverlust vorteilhaft ist. Wenn die Spannung nicht angelegt wird, wird das Steu­ ern des Source/Drainstroms durch ein Aufweiten der Verar­ mungsschicht des pn-Übergangs durchgeführt, der durch die Siliziumkarbidhalbleiterschicht 3 des p-Typs (Bodyschicht) und die dünne Siliziumkarbidhalbleiterschicht 11a des n- Typs (Kanalausbildungsschicht) ausgebildet ist. Die Ar­ beitskontakteigenschaften können durch ein vollständiges Verarmen der dünnen Siliziumkarbidhalbleiterschicht 11a des n-Typs erzielt werden. Da die Siliziumkarbidhalbleiter­ schicht 3 des p-Typs (Bodyschicht) und die Siliziumkarbid­ halbleiterschicht 2 des n^--Typs (Driftschicht) einen pn- Übergang ausbilden, kann weiterhin die Sperrspannung der Vorrichtung so ausgelegt werden, daß sie durch den Lawinen­ durchbruch des pn-Übergangs zwischen der Siliziumkarbid­ halbleiterschicht 3 des p-Typs, die an der Sourceelektrode befestigt ist, und der Siliziumkarbidhalbleiterschicht 2 des n^--Typs bestimmt wird, was zuläßt, daß die Durchbruchs­ spannung erhöht wird. Weiterhin kann der Leckstrom zwischen der Source und dem Drain durch ein Verringern der Störstel­ lenkonzentration der dünnen Siliziumkarbidhalbleiterschicht 11a des n-Typs, in der der Kanal ausgebildet wird, auch un­ ter Bedingungen einer hohen Temperatur verringert werden, und weiterhin wird ihre Dicke auf ungefähr 100 bis 500 nm verringert.

Als nächstes wird ein Verfahren zur Herstellung eines MOSFET eines Grabengatetyps unter Bezugnahme auf die Fig. 2 bis 8 beschrieben.

Zu Beginn wird, wie es in Fig. 2 gezeigt ist, ein ein­ kristallines SiC-Substrat 1 des n⁺-Typs als eine Halblei­ terschicht eines niedrigen Widerstands vorgesehen. Das ein­ kristalline SiC-Substrat 1 des n⁺-Typs besteht aus einem hexagonalen System und weist eine Oberfläche auf, die eine Kohlenstofffläche mit einer im wesentlichen (0001)-Flä­ chenausrichtung aufweist. Eine als eine Halbleiterschicht eines hohen Widerstands dienende Siliziumkarbidhalbleiter­ schicht 2 des n^--Typs und eine als eine erste Halbleiter­ schicht dienende Epitaxieschicht 3 des p-Typs werden auf die Oberfläche des einkristallinen SiC-Substrats 1 des n⁺- Typs geschichtet. Die Siliziumkarbidhalbleiterschicht 2 des n^--Typs weist eine Ladungsträgerdichte von ungefähr 1 × 10¹⁶ cm^-3 und eine Dicke von ungefähr 10 µm auf. Anderer­ seits weist die Siliziumkarbidhalbleiterschicht 3 des p- Typs eine Ladungsträgerdichte von ungefähr 1 × 10¹⁷ cm^-3 und eine Dicke von ungefähr 2 µm auf.

Somit wird ein Halbleitersubstrat 4 ausgebildet, das aus einem einkristallinen SiC-Substrat 1 des n⁺-Typs, einer Siliziumkarbidhalbleiterschicht 2 des n^--Typs und einer Si­ liziumkarbidhalbleiterschicht 3 des p-Typs besteht.

Nachfolgend wird, wie es in Fig. 3 gezeigt ist, ein Sourcebereich 6 des n⁺-Typs als ein Halbleiterbereich in einem vorbestimmten Bereich in dem Oberflächenschichtab­ schnitt der Siliziumkarbidhalbleiterschicht 3 des p-Typs zum Beispiel durch Ionenimplantation unter Verwendung einer Maske 5 auf der Siliziumkarbidhalbleiterschicht 3 des p- Typs ausgebildet. Der Sourcebereich 6 des n⁺-Typs weist ei­ ne Oberflächenladungsträgerdichte von ungefähr 1 × 10¹⁹ cm^{- 3} und eine Sperrschichtdicke von ungefähr 0.5 µm auf.

In diesem Fall kann, da der Sourcebereich 6 des n⁺-Typs durch Ionenimplantation ausgebildet wird, er an jeder Stel­ le der Siliziumkarbidhalbleiterschicht 3 des p-Typs ausge­ bildet sein, was zuläßt, die prozentualle Fläche jeder Oberfläche der Siliziumkarbidhalbleiterschicht 3 des p-Typs (das heißt, der Bodyschicht) und des Sourcebereichs 6 frei auszulegen.

Danach wird, wie es in Fig. 4 gezeigt ist, ein Graben 9, welcher sich von der Oberfläche des Halbleitersubstrats 4 durch den Sourcebereich 6 des n⁺-Typs und die Silizium­ karbidhalbleiterschicht 3 des p-Typs in die Siliziumkarbid­ halbleiterschicht 2 des n^--Typs ausdehnt, durch Trockenät­ zen unter Verwendung von Maskenmaterialien 7, 8 ausgebil­ det. Der Graben 9 weist eine Breite von zum Beispiel 2 µm und eine Tiefe von zum Beispiel 2 µm auf. Weiterhin weist die Innenwand des Grabens 9 eine Seitenfläche 9a und eine Bodenfläche 9b auf.

Danach wird, wie es in Fig. 5 gezeigt ist, zum Beispiel eine thermische Oxidation bei 1100°C für zum Beispiel unge­ fähr fünf Stunden unter Verwendung des Maskenmaterials 7 als eine nichtoxidierbare Maske durchgeführt, wodurch eine Oxidschicht 10, die durch thermische Oxidation ausgebildet wird, auf der Innenwand des Grabens 9 ausgebildet wird. In diesem Fall wird eine ungefähr 100 nm dicke Oxidschicht 10a auf der Seitenfläche 9a des Grabens 9 ausgebildet, während eine ungefähr 500 nm dicke Oxidschicht 10b auf der Boden­ fläche 9b des Grabens 9 ausgebildet wird. Weiterhin werden die Oxidschicht 10 und das Maskenmaterial 7 durch Ätzen entfernt.

Nachfolgend wird, wie es in Fig. 6 gezeigt ist, eine Epitaxieschicht (eine dünne Siliziumkarbidhalbleiterschicht des n-Typs) 11 als eine zweite Halbleiterschicht auf der Innenwand des Grabens 9 und der Oberfläche des Sourcebe­ reichs 6 des n⁺-Typs und der Siliziumkarbidhalbleiter­ schicht 3 des p-Typs durch epitaktisches Wachstum unter Verwendung einer CVD bzw. chemischen Dampfphasenabscheidung ausgebildet. Das epitaktische Wachstum kann zum Beispiel ein homöoepitaktisches Wachstum sein, bei dem eine Dünn­ schicht 11 aus 6H-SiC auf 6H-SiC aufgewachsen wird. Das epitaktische Wachstum führt zu dem Ausbilden einer Epita­ xieschicht (einen dünnen Siliziumkarbidhalbleiterschicht des n-Typs) 11a, die eine Dicke von zum Beispiel ungefähr 100 nm aufweist, auf der Seitenfläche 9a des Grabens 9 und einer Epitaxieschicht 11b, die eine Dicke von zum Beispiel ungefähr 10 nm, aufweist, auf der Bodenfläche 9b des Grabens 9 und einer Epitaxieschicht 11c, die eine Dicke von unge­ fähr 10 nm aufweist, auf der Oberfläche des Substrats.

Die Epitaxieschicht 11 wird zu jeder erwünschten Stör­ stellenkonzentration gesteuert. Genauer gesagt läßt bei dem Dampfwachstum von Siliziumkarbid durch CVD während eines Einbringens eines SiH₄-Gases und von C₃H₈ als Startgase das Steuern der Flußgeschwindigkeit des N₂-Gases (oder Trime­ thylaluminiumgases) zu, die Störstellenkonzentration der Epitaxieschicht 11 in dem Bereich von 10¹⁵ bis 10¹⁷ cm^-3 einzustellen. In diesem kann die Störstellenkonzentration verringert werden.

In diesem Zusammenhang hat ein Experiment bestätigt, daß Epitaxieschichten 11, die unterschiedliche Dicken auf­ weisen, ausgebildet werden. Dies ist in Fig. 10 gezeigt. Fig. 10 zeigt eine Skizze einer FE-SEM-Darstellung bzw. Ra­ sterelektronenmikroskopdarstellung des vorderen Endes in einem Bereich, der die Seitenfläche und Bodenfläche in dem Graben beinhaltet. Eine Differenz der epitaktischen Wachs­ tumsgeschwindigkeit von Siliziumkarbid läßt zu, das homöo­ epitaktische Wachstum auf der Seitenfläche des Grabens der­ art durchzuführen, daß die Dicke der Homöoepitaxieschicht auf der Seitenfläche des Grabens zehnmal oder mehr größer als die der Epitaxieschicht auf der Oberfläche des Substrats und auf der Bodenfläche des Grabens ist. Deshalb kann eine Vorrichtung mit einer hohen Ausbeute hergestellt werden, welche, obgleich die Epitaxieschicht 11 als ein Ka­ nalausbildungsbereich dient, den Spannungsabfall des Kanals verringern kann und einen niedrigen Verlust aufweist.

Wie es zuvor beschrieben worden ist, stellt das Ausbil­ den und Entfernen einer Oxidschicht 10 (das Ausbilden und Entfernen einer verhältnismäßig dünnen Oxidschicht 10 durch lokale anisotrope thermische Oxidation) einen Graben zur Verfügung, der auf der Innenwand des Grabens 9 frei von ei­ ner Ionenbeschädigung ist. Deshalb weist die Epitaxie­ schicht 11a, die auf der Seitenfläche des Grabens ausgebil­ det wird, eine hohe Qualität auf und die Grenzfläche eines MOS, der in der Epitaxieschicht 11 ausgebildet wird, ist gut, was die Herstellung einer Vorrichtung zuläßt, die her­ vorragende Schalteigenschaften aufweist.

Dann wird, wie es in Fig. 7 gezeigt ist, zum Beispiel eine anisotrope thermische Oxidation bei 1100°C für zum Beispiel ungefähr 5 Stunden durchgeführt, uni eine Gateoxid­ schicht 12 auf der Oberfläche der Epitaxieschicht 11 auszu­ bilden. In diesem Fall wird eine ungefähr 100 nm dicke dünne Gateoxidschicht 12a auf der Oberfläche der Epitaxie­ schicht 11a, die sich auf der Seitenfläche 9a des Grabens 9 befindet, ausgebildet. Andererseits wird die Epitaxie­ schicht 11b in der Bodenfläche 9b des Grabens 9 oxidiert und zu einem Oxidfilm gewandelt, wodurch eine ungefähr 500 nm dicke dicke Gateoxidschicht 12b ausgebildet wird. Wei­ terhin wird die Epitaxieschicht 11c auf dem Sourcebereich 6 des n⁺-Typs und auf der Siliziumkarbidhalbleiterschicht 3 des p-Typs zu einer Oxidschicht gewandelt, wodurch eine un­ gefähr 500 nm dicke dicke Gateoxidschicht 12c ausgebildet wird.

In diesem Fall hat ein Experiment bestätigt, daß Oxid­ schichten 12, die unterschiedliche Dicken aufweisen, ausge­ bildet werden. Genauer gesagt ist, wie es in Fig. 9 gezeigt ist, die Dicke der Oxidschicht, die durch thermische Oxida­ tion ausgebildet wird, unter Verwendung von Siliziumkarbid gemessen worden, das eine Kohlenstofffläche mit einer (0001)-Flächenausrichtung und eine Neigungsfläche mit ei­ nem Neigungswinkel θ aufweist. Als Ergebnis die Schichtdicke in der Fläche von θ = 90° {(1120)-Fläche} kleiner als die in der Kohlenstofffläche mit einer (0001)- Flächenausrichtung. Diese anisotrope Oxidation kann das Entfernen der notwendigen Epitaxieschicht 11 minimieren und kann die unnötige Epitaxieschicht 11 auf der Oberfläche des Substrats und der Bodenfläche 9b des Grabens 9 entfernen. Deshalb kann die Epitaxieschicht 11 durch eine einzige thermische Oxidation auf eine einfache Weise mit einer ho­ hen Ausbeute auf lediglich der Seitenfläche 9a ausgebildet werden, was zuläßt, daß eine Vorrichtung mit niedrigen Ko­ sten und einer hohen Ausbeute hergestellt wird.

Nachfolgend wird, wie es in Fig. 8 gezeigt ist, das In­ nere des Grabens 9 aufeinanderfolgend mit einer ersten Po­ lysiliziumschicht 13a und einer zweiten Polysiliziumschicht 13b als eine Gateisolationsschicht gefüllt. Somit sind die ersten und zweiten Polysiliziumschichten 13a bzw. 13b in­ nerhalb des Grabens 9 inwendig der Gateoxidschicht 12 ange­ ordnet. In diesem Fall können die ersten und zweiten Poly­ siliziumschichten 13a bzw. 13b auf der Gateoxidschicht 12c auf dem Sourcebereich 6 des n⁺-Typs ausgebildet werden.

Danach wird, wie es in Fig. 1 gezeigt ist, eine Schichtisolationsschicht 14 durch CVD die Oberfläche der ersten und zweiten Polysiliziumschichten 13a bzw. 13b bein­ haltend auf der Gateoxidschicht 12c ausgebildet. Die Gate­ oxidschicht 12c und die Schichtisolationsschicht 14, welche sich auf der Oberfläche des Sourcebereichs 6 des n⁺-Typs, und der Siliziumkarbidhalbleiterschicht 3 des p-Typs befin­ den, werden an einer vorbestimmten Stelle entfernt, an der ein Sourcekontakt vorzusehen ist. Danach wird eine Source­ elektrodenschicht 15 als eine erste Elektrode auf dem Sourcebereich 6 des n⁺-Typs, der Siliziumkarbidhalbleiter­ schicht 3 des p-Typs und der Schichtisolationsschicht 14 ausgebildet und wird weiterhin eine Drainelektrodenschicht 16 als eine zweite Elektrode auf der hinteren Oberfläche des Halbleitersubstrats 4 (der Bodenoberfläche des einkri­ stallinen SiC-Substrats 1 des n⁺-Typs) ausgebildet, wodurch ein Leistungs-MOSFET vervollständigt ist.

Somit kann gemäß dem vorliegenden Ausführungsbeispiel die Störstellenkonzentration der Epitaxieschicht 11a, in der ein Kanal ausgebildet wird, unter Verwendung eines Halbleitersubstrats 4 aus Siliziumkarbid wünschenwerterwei­ se unabhängig von der Konzentration von Störstellen in der Siliziumkarbidhalbleiterschicht des n^--Typs und der Sili­ ziumkarbidhalbleiterschicht 3 des p-Typs ausgelegt werden. Als Ergebnis ist es möglich, einen Leistungs-MOSFET mit ei­ ner hohen Sperrspannung und einem niedrigen Verlust zu schaffen, welcher kraft einer unterdrückten Störstellen­ streuung bei der Kanalbeweglichkeit einen verringerten Spannungsabfall in dem Kanalabschnitt und eine niedrige Schwellwertspannung aufweist.

Da die Epitaxieschicht 11a innerhalb des Grabens 9 aus­ gebildet ist, kann eine Halbleiterschicht, die frei von ei­ ner Ionenbeschädigung ist, in der Epitaxieschicht 11a vor­ gesehen werden. Somit können eine verringerte Ionenbeschä­ digung und Unregelmäßigkeiten auf der von einem Kanal aus­ gebildeten Fläche eine Siliziumkarbidhalbleitervorrichtung schaffen, die verbesserte Eigenschaften einer Grenzfläche eines MOS und hervorragende Schalteigenschaften aufweist.

Da das Siliziumkarbid, das das Halbleitersubstrat 4 bildet, aus einem hexagonalen System besteht, wobei seine Oberfläche eine Kohlenstofffläche mit einer im wesentlichen (0001)-Flächenausrichtung aufweist, ist die chemische Re­ aktivität der Oberfläche höher als die der anderen Flächen, was zuläßt, die Verfahrenstemperatur zu verringern und gleichzeitig die Verfahrenszeit zu verkürzen. Somit kann eine billige Vorrichtung geschaffen werden.

Da die zweite Halbleiterschicht (die Epitaxieschicht 11a) zum Ausbilder, eines Kanals durch ein epitaktisches Wachstum ausgebildet wird, kann eine hochqualitative zweite Halbleiterschicht (Epitaxieschicht 11a) gleichförmig auf der Seitenfläche 9a des Grabens 9 ausgebildet werden. Die zweite Halbleiterschicht (Epitaxieschicht 11a), die durch dieses Verfahren ausgebildet wird, weist darin ein Merkmal auf, daß die Beweglichkeit nicht von den Störstellen der anderen Schichten beeinflußt wird und daher hoch ist. Des­ halb kann der Spannungsabfall des Kanals, der in der Epita­ xieschicht 11a ausgebildet wird, verringert werden, was zu­ läßt, eine Vorrichtung mit einem niedrigen Verlust herzu­ stellen. Weiterhin führt ein anisotropes epitaktisches Wachstum mit einer niedrigen Störstellenkonzentration zu dem Ausbilden eines Kanals, der eine hohe Beweglichkeit aufweist, was den Spannungsabfall in dem Kanalabschnitt verringert. Somit kann ein Leistungs-MOSFET einer hohen Sperrspannung und eines niedrigen Verlusts aus Siliziumkar­ bid hergestellt werden, um den Verlust bei einer hohen Aus­ beute weiter zu verringern.

Weiterhin läßt das Ausbilden des Grabens 9 durch Trockenätzen zu, daß der Graben 9 fein, tief und im wesent­ lichen senkrecht ausgebildet wird, und eine Erhöhung des Oberflächenbereichs der Epitaxieschicht 11a, die auf der Seitenfläche 9a des Grabens 9 ausgebildet ist, kann die ge­ samte Kanalbreite pro Einheitsfläche erhöhen und den Span­ nungsabfall des Kanalabschnitts verringern. Somit kann eine Vorrichtung hergestellt werden, die einen weiter verringer­ ten Verlust aufweist.

Da die Gateelektrodenschicht ein Polysiliziumfilm ist, kann die Gateelektrodenschicht auf der Innenwand des Gra­ bens mit einer hohen Ausbeute ausgebildet werden. Somit kann eine Vorrichtung mit einer hohen Sperrspannung und ei­ nem niedrigen Verlust mit einer hohen Ausbeute hergestellt werden.

Obgleich in diesem Beispiel lediglich Siliziumkarbid eines hexagonalen Systems beschrieben worden ist, können andere Kristallsysteme (zum Beispiel ein kubisches System) ebenso den gleichen Effekt zur Verfügung stellen.

Weiterhin ist es überflüssig zu sagen, obgleich ledig­ lich das Substrat, das eine pnn⁺-Struktur aufweist, in die­ sem Ausführungsbeispiel beschrieben worden ist, daß der gleiche Effekt durch eine Struktur erzielt werden kann, in der der n-Typ im Halbleitertyp mit dem p-Typ vertauscht ist.

Weiterhin wird, wie es in Fig. 7 gezeigt ist, nach dem Ausbilden einer Epitaxieschicht 11 eine Oxidschicht durch thermische Oxidation, um die Epitaxieschicht 11 auf ledig­ lich der Seitenfläche 9a des Grabens 9 zurückzulassen und um die Oxidschicht anzuordnen, auf der Innenwand des Gra­ bens 9 ausgebildet, wobei ihre Dicke auf der Seitenfläche 9a des Grabens 9 kleiner als die auf der Bodenfläche 9b ist. Alternativ kann die thermische Oxidation in zwei Schritten, das heißt einem Schritt eines Ausbildens einer ersten Oxidschicht, welcher nach dem Ausbilden der Epi­ taxieschicht 11 ein Ausbilden einer Oxidschicht, ein Zu­ rücklassen der Epitaxieschicht 11 auf lediglich der Seiten­ fläche 9a des Grabens 9 und ein Entfernen der Oxidschicht aufweist, und einen Schritt eines Ausbildens einer zweiten Oxidschicht, welcher nach dem Ausbilden der ersten Oxid­ schicht ein Ausbilden einer Oxidschicht auf der Innenwand des Grabens 9, wobei ihre Dicke auf der Seitenfläche 9a kleiner als die auf der Bodenfläche 9b ist, aufweist, durchgeführt werden. Bei dem Schritt eines Ausbildens der ersten Oxidschicht kann die unnötige zweite Halbleiter­ schicht auf der Oberfläche des Substrats durch eine einzige Oxidation entfernt werden. Weiterhin kann bei dem Schritt eines Ausbildens der zweiten Oxidschicht die Oxidschicht auf der Seitenfläche durch anisotrope thermische Oxidation selektiv dünn ausgebildet werden, wobei die Dicke der Feld­ oxidschicht auf der Oberfläche des Substrats und auf der Bodenfläche des Grabens groß ist. Somit kann eine dünne Oxidschicht an lediglich einer Stelle, an der der Kanal er­ zeugt wird, ausgebildet werden.

Der Sourcebereich 6 des n⁺-Typs kann auf der Oberfläche der Siliziumkarbidhalbleiterschicht 3 des p-Typs ohne sich auf eine Ionenimplantation zu verlassen durch ein Einbrin­ gen eines Gases, das Störstellen enthält, im Verlauf eines Wachstums bei dem Ausbilden der Siliziumkarbidhalbleiter­ schicht 3 des p-Typs ausgebildet werden. Dies läßt das Aus­ bilden eines dicken Sourcebereichs zu und der Sourcebereich eines niedrigen Widerstands kann durch epitaktisches Wachs­ tum ausgebildet werden, um den Spannungsabfall in dem Sourcebereich zu verringern. Somit kann eine Vorrichtung hergestellt werden, die einen weiter verringerten Verlust aufweist.

Das Ausbilden der Sourceelektrodenschicht 15 auf minde­ stens der Oberfläche des Sourcebereichs 6 des n⁺-Typs ist bezüglich der Aufgabe der vorliegenden Erfindung ausrei­ chend.

Die Epitaxieschicht 11, die in Fig. 6 gezeigt ist, ist durch epitaktisches Wachstum von 6H-SiC auf 6H-SiC ausge­ bildet. Alternativ kann 4H-SiC oder 3C-SiC epitaktisch auf 6H-SiC aufgewachsen werden.

In der vorliegenden Erfindung beinhaltet die Kohlen­ stofffläche mit einer (0001)-Flächenausrichtung eine Koh­ lenstofffläche mit einer (0001)-Flächenausrichtung, welches eine kristallographisch symmetrische Fläche ist.

Nachstehend erfolgt die Beschreibung eines zweiten Aus­ führungsbeispiels der vorliegenden Erfindung.

Fig. 11 zeigt eine Querschnittsansicht eines Leistungs- MOSFET aus Siliziumkarbid gemäß dem zweiten Ausführungsbei­ spiel der vorliegenden Erfindung. Gemäß diesem Ausführungs­ beispiel wird ein Graben 9 in einem einzigen Schritt mit einer Gateelektrodenschicht 13 gefüllt. Weiterhin wird ein Siliziumkarbidbereich 17 eines niedrigen Widerstands eines p-Typs zur Verbesserung des Kontakts mit einer Sourceelek­ trodenschicht 15 in einem anderen vorbestimmten Bereich in einem Oberflächenschichtabschnitt einer Siliziumkarbidhalb­ leiterschicht 3 des p-Typs zum Beispiel durch Ionenimplan­ tation von Aluminium ausgebildet.

Neben den zuvor beschriebenen Gestaltungen kann zum Beispiel das Material für einen Sourcebereich 6 des n⁺-Typs zu dem für die Sourceelektrodenschicht 15 unterschiedlich sein, die in dem Siliziumkarbidbereich 17 eines niedrigen Widerstands des p-Typs ausgebildet ist. Weiterhin kann, wie es in Fig. 1 gezeigt ist, der Siliziumkarbidbereich 17 ei­ nes niedrigen Widerstands des p-Typs weggelassen werden. In diesem Fall kann die Sourceelektrodenschicht 15 so ausge­ bildet sein, daß sie in Kontakt mit dem Sourcebereich 6 des n⁺-Typs und der Siliziumkarbidhalbleiterschicht 3 des p- Typs kommt. Das Ausbilden der Sourceelektrodenschicht 15 auf mindestens der Oberfläche des Sourcebereichs 6 des n⁺- Typs ist bezüglich der Aufgabe der vorliegenden Erfindung ausreichend.

Obgleich vorhergehend die Anwendung eines vertikalen MOSFET mit einem n-Kanal beschrieben worden ist, kann wei­ terhin ebenso das Vertauschen eines p-Typs und eines n-Typs miteinander in Fig. 1, das heißt, ein vertikaler MOSFET mit einem p-Kanal, ebenso den gleichen Effekt zur Verfügung stellen.

Nachstehend erfolgt die Beschreibung eines dritten Aus­ führungsbeispiels der vorliegenden Erfindung.

In Fig. 1 beträgt der Winkel der Seitenfläche 9a in dem Graben 9 zu der Oberfläche des Substrats 90°. Jedoch muß, wie es in Fig. 12 gezeigt ist, der Winkel einer Seitenflä­ che 9a in einem Graben 9 zu der Oberfläche des Substrats nicht notwendigerweise 90° betragen. Weiterhin kann sich der Graben 9 in einer V-Gestalt befinden, die keine Boden­ fläche aufweist.

Ein besserer Effekt kann erzielt werden, wenn der Win­ kel der Seitenfläche 9a des Grabens 9 zu der Oberfläche des Substrats so ausgelegt ist, daß er eine hohe Kanalbeweg­ lichkeit vorsieht.

Nachstehend erfolgt die Beschreibung eines vierten Aus­ führungsbeispiels der vorliegenden Erfindung.

Wie es in Fig. 13 gezeigt ist, kann ein oberer Ab­ schnitt einer Gateelektrodenschicht 13 so ausgebildet sein, daß er sich auf einem Sourcebereich 6 des n⁺-Typs ausdehnt. Diese Gestaltung kann den Verbindungswiderstand zwischen dem Sourcebereich 6 des n⁺-Typs und einem Kanal verringern, der in eine Siliziumkarbidhalbleiterschicht 11a des n-Typs induziert wird.

Nachstehend erfolgt die Beschreibung eines fünften Aus­ führungsbeispiels der vorliegenden Erfindung.

Wie es in Fig. 14 gezeigt ist, kann die Gestaltung der Vorrichtung, derart sein, daß die Dicke einer Gateisola­ tionsschicht 12 in dem Mittenabschnitt und dem unteren Ende einer Siliziumkarbidschicht 11a des n-Typs, in der ein Ka­ nal ausgebildet wird, im wesentlichen identisch ist und sich eine Gateelektrodenschicht 13 zu einer Stelle hin aus­ dehnt, die niedriger als das untere Ende der dünnen Sili­ ziumkarbidhalbleiterschicht 11a des n-Typs liegt. Diese Ge­ staltung kann den Verbindungswiderstand zwischen dem Kanal, der in die dünne Siliziumkarbidhalbleiterschicht 11a des n- Typs induziert wird, und dem Drainbereich verringern.

Nachstehend erfolgt die Beschreibung eines sechsten Ausführungsbeispiels der vorliegenden Erfindung.

Die Gestaltung der Vorrichtung kann so sein, wie es in Fig. 15 gezeigt ist. Wie es in Fig. 13 gezeigt ist, ist das obere Teil der Gateelektrodenschicht 13 so ausgebildet, daß es sich auf dem Sourcebereich 6 des n⁺-Typs ausdehnt und sich, wie es in Fig. 14 gezeigt ist, die Gateelektroden­ schicht 13 zu einer Stelle hin ausdehnt, die niedriger als das untere Ende der dünnen Siliziumkarbidhalbleiterschicht 11a des n-Typs liegt.

Weiterhin sind die dünne Siliziumkarbidhalbleiter­ schicht 11a des n-Typs und die Siliziumkarbidhalbleiter­ schicht 3 des p-Typs in einer kristallinen Gestalt zueinan­ der unterschiedlich. Zum Beispiel kann die Siliziumkarbid­ halbleiterschicht 3 des p-Typs aus 6H-SiC ausgebildet sein, wobei die dünne Siliziumkarbidhalbleiterschicht 11a des n- Typs aus 4H-SiC ausgebildet ist, um die Beweglichkeit der Ladungsträgerflußrichtung zu erhöhen, wodurch ein MOSFET zur Verfügung gestellt wird, der einen niedrigen Stromver­ lust ausweist.

Weiterhin ist in den vorhergehenden Ausführungsbeispie­ len eine Halbleiterschicht, welche als ein Kanal eines An­ reicherungstyps dient, als die zweite Halbleiterschicht verwendet worden. Alternativ kann eine Halbleiterschicht, welche als Kanal eines Inversionstyps dient, als die zweite Halbleiterschicht verwendet werden. Dies wird unter Bezug­ nahme auf Fig. 1 beschrieben. Eine dünne Siliziumkarbid­ halbleiterschicht 11a eines p-Typs, die eine Konzentration (zum Beispiel 10¹⁵ bis 10¹⁶ cm^-3) aufweist, die niedriger als die der Siliziumkarbidhalbleiterschicht 3 des p-Typs ist, wird ausgebildet. In diesem Fall kann ebenso der glei­ che Effekt, wie er durch den Kanal des Anreicherungstyps erzielt wird, erzielt werden. Die Vorrichtung, die diese Struktur aufweist, kann auf die gleiche Weise, wie sie zu­ vor beschrieben worden ist, hergestellt werden.

In diesem Fall bewirkt das Anlegen einer Spannung an Gateelektrodenschichten 13a, 13b, daß die Siliziumkarbid­ halbleiterschicht 11a des p-Typs in dem Abschnitt in der Nähe der Oberfläche, die sich in Kontakt mit einer Gateiso­ lationsschicht 12 befindet, zum n-Typ invertiert wird, um zuzulassen, daß der Abschnitt zwischen einem Sourcebereich 6 eines n⁺-Typs und einer Siliziumkarbidhalbleiterschicht 2 eines n^--Typs elektrisch leitend wird, was zu dem Fluß ei­ nes Stroms zwischen einer Source und einem Drain (zwischen einer Sourceelektrodenschicht 15 und einer Drainelektroden­ schicht 16) führt.

Bei dem Ausbilden eines Kanals eines Inversionstyps, wie er zum Beispiel in Fig. 15 gezeigt ist, wird vorzugs­ weise die Gateelektrodenschicht 13 so ausgebildet, daß sie sich auf dem Sourcebereich 6 des n⁺-Typs und der Silizium­ karbidhalbleiterschicht 2 des n^--Typs ausdehnt, so daß der Sourcebereich 6 des n⁺-Typs durch den Kanal des Inversions­ typs ausreichend mit der Siliziumhalbleiterschicht 2 des n^--Typs verbunden ist.

Die kristalline Gestalt der dünnen Siliziumkarbid­ schicht 11a des p-Typs kann die gleiche wie die der Sili­ ziumkarbidhalbleiterschicht 3 des p-Typs (zum Beispiel 6H- SiC) sein. Zusätzlich zu diesem kann die kristalline Ge­ stalt 4H-SiC oder 3C-SiC sein.

Weiterhin ist in den vorhergehenden Ausführungsbeispie­ len die Anwendung an einem vertikalen MOSFET mit einem n- Kanal beschrieben worden. Die Vertauschung eines p-Typs und eines n-Typs miteinander in Fig. 1, das heißt, ein vertika­ ler MOSFET mit einem p-Kanal, stellt den gleichen Effekt zur Verfügung.

Gemäß der vorhergehenden Beschreibung wird eine Sili­ ziumkarbidhalbleitervorrichtung geschaffen, die eine hohe Sperrspannung, einen niedrigen Verlust und eine niedrige Schwellwertspannung aufweist. Ein Siliziumkarbidhalbleiter­ substrat eines n⁺-Typs, eine Siliziumkarbidhalbleiter­ schicht eines n^--Typs und eine Siliziumkarbidhalbleiter­ schicht eines p-Typs werden aufeinanderfolgend aufeinander geschichtet. Ein Sourcebereich des n⁺-Typs wird in einem vorbestimmten Bereich der Oberfläche in der Siliziumkarbid­ halbleiterschicht des p-Typs ausgebildet und ein Graben wird so ausgebildet, daß er sich durch den Sourcebereich des n⁺-Typs und die Siliziumkarbidhalbleiterschicht des p- Typs in die Siliziumkarbidhalbleiterschicht des n^--Typs ausdehnt. Eine Dünnfilmhalbleiterschicht (n-Typ oder p-Typ) ist sich auf der Oberfläche des Sourcebereichs des n⁺-Typs, der Siliziumkarbidhalbleiterschicht des p-Typs und der Si­ liziumkarbidhalbleiterschicht des n^--Typs ausdehnend in der Seitenfläche des Grabens vorgesehen. Eine Gateelektroden­ schicht ist durch eine Gateisolationsschicht innerhalb des Grabens angeordnet. Eine Sourceelektrodenschicht ist auf der Oberfläche der Siliziumkarbidhalbleiterschicht des p- Typs und auf der Oberfläche des Sourcebereichs des n⁺-Typs vorgesehen und eine Drainelektrodenschicht ist auf der Oberfläche des Siliziumkarbidhalbleitersubstrats des n⁺- Typs vorgesehen. Bei dieser Halbleitervorrichtung führt das Anlegen einer Spannung an die Gateelektrodenschicht zu dem Ausbilden eines Kanals (eines Anreicherungstyps oder Inver­ sionstyps) in der Dünnfilmhalbleiterschicht, um den Durch­ gang zwischen der Source und dem Drain zu steuern. Ein un­ abhängiges Steuern der Störstellenkonzentration und der Schichtdicke der Dünnfilmhalbleiterschicht und der Sili­ ziumkarbidhalbleiterschicht des p-Typs läßt zu, daß die Si­ liziumkarbidhalbleiterschicht des p-Typs zu einer hohen Konzentration gebracht wird und einen hohen Widerstand be­ züglich einer Spannung aufweist, und läßt zu, daß die Stör­ stellenkonzentration der Dünnfilmhalbleiterschicht verrin­ gert wird, um einen niedrigen Schwellwert und einen niedri­ gen Verlust zu erzielen.

Claims (15)

1. Siliziumkarbidhalbleitervorrichtung, die aufweist:
ein Halbleitersubstrat (4), das eine Halbleiterschicht (1) eines niedrigen Widerstands eines ersten Leitfähig­ keitstyps, eine Halbleiterschicht (2) eines hohen Wider­ stands des ersten Leitfähigkeitstyps und eine erste Halbleiterschicht (3) eines zweiten Leitfähigkeitstyps aufweist, die in dieser Reihenfolge aufeinander ge­ schichtet sind, wobei das Halbleitersubstrat (4) aus einkristallinem Siliziumkarbid ausgebildet ist;
einen Halbleiterbereich (6) des ersten Leitfähigkeits­ typs, der in einem vorbestimmten Bereich des Oberflä­ chenschichtabschnitts in der ersten Halbleiterschicht (3) vorgesehen ist;
einen Graben (9), der sich durch den Halbleiterbereich (6) und die erste Halbleiterschicht (3) in die Halblei­ terschicht (2) eines hohen Widerstands ausdehnt;
eine zweite Halbleiterschicht (11a), die sich auf der Oberfläche des Halbleiterbereichs (6), der ersten Halb­ leiterschicht (3) und der Halbleiterschicht (2) eines ho­ hen Widerstands ausdehnend in der Seitenfläche (9a) des Grabens (9) vorgesehen ist, wobei die zweite Halbleiter­ schicht (11a) eine dünne Schicht aus Siliziumkarbid auf­ weist;
eine Gateisolationsschicht (12), die mindestens auf der Oberfläche der zweiten Halbleiterschicht (11a) in dem Graben (9) ausgebildet ist;
eine Gateelektrodenschicht (13), die auf der Oberfläche der Gateisolationsschicht (12) innerhalb des Grabens (9) vorgesehen ist;
eine erste Elektrodenschicht (15), die auf der Oberflä­ che eines Teils des Halbleiterbereichs (6) und wahlweise auf der Oberfläche der ersten Halbleiterschicht (3) vor­ gesehen ist; und
eine zweite Elektrodenschicht (16), die auf der Oberflä­ che der Halbleiterschicht (1) eines niedrigen Wider­ stands ausgebildet ist.

2. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiter­ schicht (11a) die gleiche kristalline Gestalt wie die erste Halbleiterschicht (3) aufweist.

3. Siliziumkarbidhalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (4) und die zweite Halbleiterschicht (11a) aus Siliziumkar­ bid eines hexagonalen Systems ausgebildet sind.

4. Siliziumkarbidhalbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Oberfläche des Halblei­ tersubstrats (4), in welcher der Halbleiterbereich (6) vorgesehen ist, eine Kohlenstofffläche mit einer im we­ sentlichen (0001)-Flächenausrichtung aufweist.

5. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiter­ schicht (11a) aus dem zweiten Leitfähigkeitstyp besteht und ihre Konzentration niedriger als die Konzentration von Störstellen in der ersten Halbleiterschicht (3) ist.

6. Siliziumkarbidhalbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Halbleiter­ schicht (11a) aus dem ersten Leitfähigkeitstyp besteht.

7. Siliziumkarbidhalbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die Konzentration von Stör­ stellen in der zweiten Halbleiterschicht (11a) niedriger als die in der Halbleiterschicht (1) eines niedrigen Wi­ derstands und dem Halbleiterbereich (6) ist.

8. Verfahren zur Herstellung einer Siliziumkarbidhalblei­ tervorrichtung, das die folgenden Schritte aufweist:
einen ersten Schritt eines Schichtens einer Halbleiter­ schicht (1) eines niedrigen Widerstands eines ersten Leitfähigkeitstyps, einer Halbleiterschicht (2) eines hohen Widerstands des ersten Leitfähigkeitstyps und ei­ ner ersten Halbleiterschicht (3) eines zweiten Leitfä­ higkeitstyps in dieser Reihenfolge aufeinander, um ein Halbleitersubstrat (4) aus einkristallinem Siliziumkar­ bid auszubilden, und eines Ausbildens eines Halbleiter­ bereichs (6) des ersten Leitfähigkeitstyps in einem vor­ bestimmten Bereich des Oberflächenabschnitts in der er­ sten Halbleiterschicht (3);
einen zweiten Schritt eines Ausbildens eines Grabens (9), der sich durch den Halbleiterbereich (6) und die er­ ste Halbleiterschicht (3) in die Halbleiterschicht (2) eines hohen Widerstands ausdehnt;
einen dritten Schritt eines Ausbildens einer zweiten Halbleiterschicht (11), die aus einkristallinem Sili­ ziumkarbid ausgebildet ist, auf mindestens der Seiten­ fläche (9a) der Innenwand des Grabens (9);
einen vierten Schritt eines Ausbildens einer Gateoxid­ schicht (12) auf der Oberfläche der zweiten Halbleiter­ schicht (11) in dem Graben (9);
einen fünften Schritt eines Ausbildens einer Gateelek­ trade (13) auf der Oberfläche der Gateoxidschicht (12) in dem Graben (9); und
einen sechsten Schritt eines Ausbildens einer ersten Elektrode (15) auf der Oberfläche des Halbleiterbereichs (6) und wahlweise auf der Oberfläche der ersten Halblei­ terschicht (3) und eines Ausbildens einer zweiten Elek­ trode (16) auf der Oberfläche der Halbleiterschicht (1) eines niedrigen Widerstands.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß das Siliziumkarbid, das das Halbleitersubstrat (4) bil­ det, aus einem hexagonalen System besteht und die Ober­ fläche des Halbleitersubstrats (4) eine Kohlenstoffflä­ che mit einer im wesentlichen (0001)-Flächenausrich­ tung aufweist.

10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in dem dritten Schritt die zweite Halbleiterschicht (11) auf der Oberfläche der ersten Halbleiterschicht (3) und des Halbleiterbereichs (6) und der Seitenfläche (9a) und Bodenfläche (9b) des Grabens (9) ausgebildet wird und da­ nach die zweite Halbleiterschicht (11) auf der Oberflä­ che der ersten Halbleiterschicht (3) und des Halbleiter­ bereichs (6) und der Bodenfläche des Grabens (9) tiefer als die zweite Halbleiterschicht (11a) auf der Seiten­ fläche (9a) des Grabens (9) thermisch oxidiert wird, um die zweite Halbleiterschicht (11a) auf lediglich der Seitenfläche (9a) des Grabens (9) zurückzulassen.

11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in dem dritten Schritt die zweite Halbleiterschicht (11) durch epitaktisches Wachstum ausgebildet wird.

12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß in dem ersten Schritt der Halbleiterbereich (6) durch epitaktisches Wachstum ausgebildet wird.

13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß der zweite Schritt das Ausbilden des Grabens (9) durch Trockenätzen und das Ausbilden und Entfernen einer Oxidschicht auf der Innenwand des Grabens (9) beinhal­ tet, wobei die Dicke der Oxidschicht auf der Seitenflä­ che (9a) kleiner als die der Oxidschicht auf der Boden­ fläche (9b) ist.

14. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß in dem dritten Schritt die zweite Halbleiterschicht (11) auf der Innenwand des Grabens (9) durch anisotropes epi­ taktisches Wachstum auf die Innenwand des Grabens (9) derart ausgebildet wird, daß die Dicke der zweiten Halbleiterschicht (11a) auf der Seitenfläche (9a) größer als die der zweiten Halbleiterschicht (11b) auf der Bo­ denfläche (9b) ist.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß in dem vierten Schicht die Gateoxidschicht (12) auf der Innenwand des Grabens (9) durch anisotrope thermische Oxidation derart ausgebildet wird, daß die Dicke der Gateoxidschicht (12a) auf der Seitenfläche (9a) kleiner als die der Gateoxidschicht (12b) auf der Bodenfläche (9) ist.