JP3551909B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3551909B2 JP3551909B2 JP2000310865A JP2000310865A JP3551909B2 JP 3551909 B2 JP3551909 B2 JP 3551909B2 JP 2000310865 A JP2000310865 A JP 2000310865A JP 2000310865 A JP2000310865 A JP 2000310865A JP 3551909 B2 JP3551909 B2 JP 3551909B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- oxide film
- semiconductor device
- manufacturing
- thermal oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10D64/01366—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
- H10D30/635—Vertical IGFETs having no inversion channels, e.g. vertical accumulation channel FETs [ACCUFET] or normally-on vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
- H10D62/8325—Silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
- H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
- H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
- H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
- H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素表面上に酸化膜を形成する炭化珪素半導体装置に関するもので、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用に用いられる縦型パワーＭＯＳＦＥＴに用いて好適である。
【０００２】
【従来の技術】
従来、炭化珪素を用いた絶縁ゲート型の電界効果トランジスタにおいて、オン抵抗を低減することが要望されている。
【０００３】
例えば、このオン抵抗の低減を目的とした絶縁ゲート型の電界効果トランジスタが特開平１０−３０８５１０号公報で提案されている。
【０００４】
この従来公報に示される絶縁ゲート型の電界効果トランジスタは、ゲート酸化膜下に形成される半導体層を蓄積層とすることにより、チャネル形成層の導電型を反転させることなく、チャネルを誘起する蓄積モードで作動させるようにし、反転モードのＭＯＳＦＥＴよりもチャネル移動度が高くなるようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＭＯＳＦＥＴのさらなるオン抵抗低減が望まれている。
【０００６】
本発明は上記点に鑑みて、炭化珪素よりなる絶縁ゲート型の電界効果トランジスタにおいて、さらなるオン抵抗低減を図ることを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、オン抵抗低減を図るために、オン抵抗を決定する一要因となるチャネル移動度について以下の検討を行った。
【０００８】
従来より、炭化珪素とゲート絶縁膜との界面状態がチャネル移動度に影響を及ぼすことが知られており、この界面状態を良好にすることで、チャネル移動度の向上を図ることが行われている。例えば、炭化珪素表面を再酸化することによって炭化珪素表面の状態を良好にし、その後、炭化珪素表面上にゲート酸化膜を形成することで、炭化珪素とゲート酸化膜との界面状態を良好にする技術がある。
【０００９】
しかしながら、本発明者らが上記した再酸化技術を用いて試作、検討を行った結果、再酸化によって炭化珪素とゲート酸化膜との界面状態を改善しても十分なチャネル移動度が得られなかった。
【００１０】
そこで、炭化珪素とゲート酸化膜との界面付近におけるＤｉｔ密度を調査したところ、この界面においてＤｉｔ密度が大きくなっていることが判った。
【００１１】
これについてさらに検討を行ったところ、本発明者らは、この界面のＤｉｔ密度特性が炭素のｓｐ２軌道のＤｉｔ密度特性に似ていることを見出した。このことから、炭化珪素とゲート酸化膜との界面に残留炭素が存在しており、この残留炭素が不純物散乱を生じさせ、チャネル移動度低下要因となって、オン抵抗の増大を引き起こしているものと推測される。
【００１２】
従来の再酸化技術を用いた場合においても、炭化珪素とゲート酸化膜との界面における残留炭素が再酸化前の５％程度に低減されるということが報告されている。しかしながら、この場合になお残っている残留炭素がチャネル移動度に影響を与えているのであると考えられる。このため、再酸化工程後の残留炭素の量を算出したところ、約１０２３ｃｍ−３程度になり、また、この場合のチャネル移動度を調査したところ、チャネル移動度が約１０程度と低かった。つまり、再酸化によって残留炭素を低減する効果が多少得られているものの不純物散乱を抑制できる程度ではなく、十分なチャネル移動度が得られないのであると考えられる。
【００１３】
そこで、本発明者らは、チャネル移動度低減を目的とし、残留炭素を低減することについて更なる検討を行った。
【００１４】
例えばドライ雰囲気により炭化珪素表面にゲート酸化膜を形成するとき、炭化珪素と雰囲気中の酸素とは以下の酸化反応を示す。
【００１５】
【化６】
ＳｉＣ＋２Ｏ２→ＳｉＯ２＋ＣＯ２
【００１６】
【化７】
ＳｉＣ＋３／２Ｏ２→ＳｉＯ２＋ＣＯ
また、上記化学式において、酸化反応が完全に完了しない場合には、以下のように余剰炭素が生成される。
【００１７】
【化８】
ＳｉＣ＋Ｏ２→ＳｉＯ２＋Ｃ
この化学式に示されるように、炭素が残留し、この残留炭素が上記したチャネル移動度低下の原因になっていると考えられる。従って、この残留炭素を低減することでチャネル移動度の向上が望めると言える。
【００１８】
ここで、古典的な粒子状の炭化珪素作成方法として、ＳｉＯ２とグラファイトを混在させた状態で高温化（１８００℃以上）とする方法が存在する。このときの炭化珪素再結晶化反応は以下のように示される。
【００１９】
【化９】
ＳｉＯ２＋３Ｃ→ＳｉＣ＋２ＣＯ
【００２０】
【化１０】
ＳｉＯ２＋２Ｃ→ＳｉＣ＋ＣＯ２
すなわち、これら各化学式９、１０に示される化学反応が炭化珪素とゲート酸化膜の界面で行われるようにすれば、残留炭素をＳｉＣ（炭化珪素）と一酸化炭素（ＣＯ）若しくは二酸化炭素（ＣＯ２）に変え、炭化珪素とゲート酸化膜との界面から除去することができると考えられる。
【００２１】
また、Ｇｉｂｂｓの自由エネルギーＧを用いて上記した化学式６、７、９、１０を表記すると、以下のように示される。
【００２２】
【化１１】
ＳｉＣ＋２Ｏ２→ＳｉＯ２＋ＣＯ２＋Ｇ１
【００２３】
【化１２】
ＳｉＣ＋３／２Ｏ２→ＳｉＯ２＋ＣＯ＋Ｇ２
【００２４】
【化１３】
ＳｉＯ２＋３Ｃ→ＳｉＣ＋２ＣＯ＋Ｇ３
【００２５】
【化１４】
ＳｉＯ２＋２Ｃ→ＳｉＣ＋ＣＯ２ ＋Ｇ４
そして、これら各化学式１１〜１４それぞれのＧｉｂｂｓの自由エネルギーＧを計算すると、以下のようになる。
【００２６】
【数５】
Ｇ０ １＝−１２３２．６×１０３＋１６１．０９（Ｔ＋２７３）（Ｊ／ｍｏｌ）
【００２７】
【数６】
Ｇ０ ２＝−９４９．６７×１０３＋７２．０２（Ｔ＋２７３）（Ｊ／ｍｏｌ）
【００２８】
【数７】
Ｇ０ ３＝６２４．９６×１０３−３５４．２３（Ｔ＋２７３）（Ｊ／ｍｏｌ）
【００２９】
【数８】
Ｇ０ ４＝４５２．５９×１０３−１７３．２４（Ｔ＋２７３）（Ｊ／ｍｏｌ）
但し、Ｔは温度（℃）であり、Ｇ０ １、Ｇ０ ２、Ｇ０ ３、Ｇ０ ４ はそれぞれの標準状態におけるＧｉｂｂｓの自由エネルギーを示している。なお、ここでいう標準状態とは、気体に対しては２９８．１５Ｋかつ１０１３２５Ｐａのもとでの仮想的な理想気体の状態、固体に対しては２９８．１５Ｋかつ１０１３２５Ｐａのもとでの純粋な状態をいう。
【００３０】
この式により求めた各Ｇｉｂｂｓの自由エネルギーの温度特性を図表に示すと図１６、図１７の実線のように表わされる。なお、図１６は、化学式１２と化学式１３におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図であり、図１７は、化学式１１と化学式１４におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図である。これらの図において、Ｇｉｂｂｓの自由エネルギーが負の範囲（図中零の線より下方）に入ると、その反応が自発的に発生することを示しており、この自発的な反応は、Ｇｉｂｂｓの自由エネルギーが小さくなればなるほど活発になる。
【００３１】
ところで、通常、ゲート酸化膜形成は、１０８０℃程度で行われるが、この温度においては、上記した化学式１１、１２の反応のみが自発的に行われる。このとき、上述した化学式８のように酸化が完全に行われない場合も発生し、残留炭素が発生する。
【００３２】
これに対し、図１６、図１７に示されるように、化学式１３、１４で表わされる炭化珪素際結晶化反応（ＳｉＯ２と炭素（Ｃ）との反応）は、通常のゲート酸化膜形成温度よりも高温（例えば、化学式１３の反応の場合には約１５００℃以上）になると自発的に行われるようになる。
【００３３】
つまり、化学式１３、１４の反応を起こさせ、残留炭素をＳｉＣとＣＯ若しくはＣＯ２に変化させることにより、ＣＯやＣＯ２は外部に放出され、ＳｉＣはあたかもゲート絶縁膜下にもともと存在している炭化珪素のように残るため、炭化珪素とゲート酸化膜との界面の残留炭素を十分に低減することが可能になるのである。
【００３４】
なお、ここではドライ酸化によってゲート酸化膜を形成する場合について、ドライ酸化時に生じ得る反応（図１６、図１７に示す反応）を例に挙げたが、ウェット酸化であっても同様のことがいえる。
【００３５】
ウェット酸化の場合には以下の酸化反応を生じる。
【００３６】
【化１５】
ＳｉＣ＋３Ｈ２Ｏ→ＳｉＯ２＋ＣＯ＋３Ｈ２
【００３７】
【化１６】
ＳｉＣ＋４Ｈ２Ｏ→ＳｉＯ２＋ＣＯ２＋４Ｈ２
また、酸化反応が完全に完了しない場合には、以下の反応のように余剰炭素が生じる。
【００３８】
【化１７】
ＳｉＣ＋２Ｈ２Ｏ→ＳｉＯ２＋Ｃ＋２Ｈ２
また、ウェット酸化時における炭化珪素再結晶化反応は上記した化学式９、１０に示される反応と同様である。
【００３９】
このため、ドライ酸化時と同様に、ウェット酸化時においても各化学式９、１０に示される化学反応が炭化珪素とゲート酸化膜の界面で行われるようにすれば、ドライ酸化時と同様に残留炭素を炭化珪素とゲート酸化膜との界面から除去することができると考えられる。
【００４０】
また、Ｇｉｂｂｓの自由エネルギーＧを用いて上記した化学式を表記すると、以下のように示される。
【００４１】
【化１８】
ＳｉＣ＋３Ｈ２Ｏ→ＳｉＯ２＋ＣＯ＋３Ｈ２＋Ｇ５
【００４２】
【化１９】
ＳｉＣ＋４Ｈ２Ｏ→ＳｉＯ２＋ＣＯ２＋４Ｈ２＋Ｇ６
なお、化学式９、１０に示される反応をＧｉｂｂｓの自由エネルギーＧを用いて表記した場合は、上記した化学式１３、１４と同様である。この自由エネルギーの温度特性を図表に示すと、図１８、図１９のように示される。なお、図１８は、化学式１８と化学式１３におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図であり、図１９は、化学式１９と化学式１４におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図である。この図からも、ウェット酸化の場合にもドライ酸化と同様のことが言えるとわかる。
【００４３】
従って、ウェット酸化の場合においても化学式１３、１４に示される反応が自発的に起きるようにすれば、ドライ酸化のときと同様の効果が得られる。
【００４４】
なお、ここまでの説明ではゲート酸化膜と炭化珪素との界面における残留炭素の低減について説明してきたが、ゲート酸化膜以外の酸化膜と炭化珪素との界面においても同様のことが言える。すなわち、ＬＯＣＯＳ酸化膜やＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）酸化膜等の素子分離用の酸化膜、セル領域の外周に配置されるガードリング等の上に形成される酸化膜等においては、酸化膜と炭化珪素との界面状態によって耐圧に影響を与えるため、これらの界面状態を良好にすることにより耐圧を向上させられる。
【００４５】
そこで、請求項１に記載の発明においては、炭化珪素からなる半導体層（５）が備えられた基板を用意して、半導体層の表面に酸化膜（７）を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化膜を形成する工程を有してなる炭化珪素半導体装置の製造方法において、酸化膜形成工程における熱酸化工程は、酸化珪素（ＳｉＯ２ ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式となる化学式１におけるＧｉｂｂｓの自由エネルギーＧ３が負になるような条件下で熱酸化を行うことを特徴としている。
【００４６】
これにより、残留炭素を炭化珪素（ＳｉＣ）と一酸化炭素（ＣＯ）に変化させ、炭化珪素はあたかも酸化膜下にもともと存在している炭化珪素のように残り、一酸化炭素は外部に放出されるため、残留炭素を低減することができる。
【００４７】
一方、請求項４、５に記載の発明においては、熱酸化工程では、酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式となる化学式２におけるGibbsの自由エネルギーＧ4が負になるような条件下で前記熱酸化を行うことを特徴としている。
【００４８】
これにより、残留炭素を炭化珪素（ＳｉＣ）と二酸化炭素（ＣＯ２）に変化させ、炭化珪素はあたかも酸化膜下にもともと存在している炭化珪素のように残り、二酸化炭素は外部に放出されるため、残留炭素を低減することができる。
【００４９】
ところで、上記化学式１３、１４の反応が自発的に起こるようにするためには、通常のゲート酸化膜形成工程の温度よりも高温にしなければならない。これに対し、ゲート酸化膜が安定して存在できる温度（溶融等しない温度）は、化学式１３、１４が十分に活発的に反応しうる温度よりも低温（約１７００℃）であるためゲート酸化膜の歩留まり等の観点から、あまり高温にするのは好ましくないと言える。そこで、本発明者らはさらなる検討を行った。
【００５０】
上記各化学式１１〜１４におけるＧｉｂｂｓの自由エネルギーは、標準状態に対する酸素ｍｏｌ比率を［Ｏ２］とすれば、上記数５〜８より、それぞれ以下のように示される。
【００５１】
【数９】
Ｇ１＝Ｇ０ １＋Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］
【００５２】
【数１０】
Ｇ２＝Ｇ０ ２−１／２Ｒ（Ｒ＋２７３）ｌｎ［Ｏ２］
【００５３】
【数１１】
Ｇ３＝Ｇ０ ３＋２Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］
【００５４】
【数１２】
Ｇ４＝Ｇ０ ４＋Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］
ただし、数１１の導出は、以下のように行った。二酸化珪素（ＳｉＯ２）と炭素（Ｃ）の反応である化学式１４は、標準状態に対する二酸化炭素（ＣＯ２）のｍｏｌ比率に依存している。一方、反応系全体を示す二酸化炭素（ＣＯ２）の大半は、炭化珪素（ＳｉＣ）の酸化反応（化学式１１）から生成される。この酸化反応における二酸化炭素（ＣＯ２）ｍｏｌ比率［ＣＯ２］は、酸素（Ｏ２）ｍｏｌ比率［Ｏ２］と化学式１４により関係付けられている。また、反応部位近傍では化学式１４が平衡状態にあると考えられるから、二酸化炭素（ＣＯ２）ｍｏｌ比率［ＣＯ２］は酸素（Ｏ２）ｍｏｌ比率［Ｏ２］に一致する。以上の考察から［ＣＯ２］＝［Ｏ２］を代入して計算している。また、数１２の導出についても同様に行っている。
【００５５】
これら数９〜１２にから判るように、各Ｇｉｂｂｓの自由エネルギーは、酸素ｍｏｌ比率を小さくすることにより変化する。具体的には、酸化反応のＧｉｂｂｓの自由エネルギーは酸素ｍｏｌ比率を小さくすることにより正方向にシフトし、炭化珪素再結晶化反応のＧｉｂｂｓの自由エネルギーは酸素ｍｏｌ比率を小さくすることにより負方向にシフトする。酸素ｍｏｌ比率［Ｏ２］を小さくした場合におけるＧｉｂｂｓの自由エネルギーの変化を図１６及び図１７中に点線及び二点鎖線で示す。なお、ここでは、［Ｏ２］＝１０−１と［Ｏ２］＝１０−３とした場合を示してある。
【００５６】
これらの図から判るように、炭化珪素再結晶化反応のうち化学式９で示されるものは約１０００℃以上、化学式１０で示されるものは約１２００℃以上でＧｉｂｂｓの自由エネルギーが負に転じ、自発的に反応が起こるようになる。
【００５７】
具体的に、化学式９及び化学式１０に示す各反応が自発的に起こるようになる条件、つまりＧｉｂｂｓの自由エネルギーが負になる条件を、数１１、数１２から求めると以下の式で表される。
【００５８】
【数１３】
６２４．９６×１０３−３５４．２３（Ｔ＋２７３）＋２Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］≦０
【００５９】
【数１４】
４５２．５９×１０３−１７３．２４（Ｔ＋２７３）＋Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］≦０
これら数１３、数１４を満たすように酸素ｍｏｌ比率を調整することによって、Ｇｉｂｂｓの自由エネルギーを負にすることが可能になる。そして、これら数１３、数１４より酸素ｍｏｌ比率と熱処理時の温度とが相関関係にあることが判るため、酸素ｍｏｌ比率を調節することによってゲート酸化膜が安定に存在しうる温度以下でＧｉｂｂｓの自由エネルギーを負にすることが可能となる。
【００６０】
また、ウェット酸化の場合に上記化学式９、１０の反応が自発的に起こるようにするときもドライ酸化の場合と同様のことが言える。このウェット酸化の場合のＧｉｂｂｓの自由エネルギーが負になる条件は、数１３、１４と同様の方法によって求めることができ、以下の式で表わされる。
【００６１】
【数１５】
６２４．９６×１０３−３５４．２３（Ｔ＋２７３）＋２Ｒ（Ｔ＋２７３）ｌｎ［Ｈ２Ｏ］≦０
【００６２】
【数１６】
４５２．５９×１０3−１７３．２４（Ｔ＋２７３） ＋Ｒ（Ｔ＋２７３）ｌｎ［Ｈ2Ｏ］≦０
従って、請求項１に示すように、酸素ｍｏｌ比率［Ｏ2］が、数１で示される条件を満たすように熱酸化条件を設定すれば、ドライ酸化時に化学式１の反応が自発的に起こるようにすることができる。また、請求項２に示すように、水蒸気ｍｏｌ比率［Ｈ2Ｏ］が、数２で示される条件を満たすように熱酸化条件を設定すれば、ウェット酸化時に化学式１の反応が自発的に起こるようにすることができる。
【００６３】
また、請求項４に示すように、酸素ｍｏｌ比率［Ｏ2］が、数３で示される条件を満たすように熱酸化条件を設定すれば、ドライ酸化時に化学式２の反応が自発的に起こるようにできる。また、請求項５に示すように、水蒸気ｍｏｌ比率［Ｈ2Ｏ］が、数４で示される条件を満たすように熱酸化条件を設定すれば、ウェット酸化時に化学式２の反応が自発的に起こるようにすることができる。
【００６４】
そして、請求項６に示すように、熱処理温度を１２００℃以上とすれば、化学式１及び化学式２の反応がともに自発的に起こるようにすることができる。
【００６５】
一方、熱酸化工程後に装置内を低温化させる際等において、酸化膜が形成され、その酸化膜と半導体層との界面に残留炭素が発生することも考えられる。このため、請求項７に記載の発明においては、酸化膜形成工程では、熱酸化工程後における酸化膜の膜厚の増加量を６ｎｍ以下となるようにすることを特徴としている。
【００６６】
このように、熱酸化工程後における酸化膜厚の増加をできる限り少なくとどめることで、界面準位密度の増加を防ぐことができ、良質な酸化膜と炭化珪素の界面を得ることができる。
【００７１】
請求項８に記載の発明においては、熱酸化工程の後に、基板の周囲に存在する酸化ガスの分圧が熱酸化工程時における酸化レートの１／１０となるように調整する分圧調整工程を行うことを特徴としている。このように、酸化ガスの分圧を調整することによっても、熱酸化工程時と比べて酸化レートを低下させることができ、酸化膜厚の増加を少なくすることができる。これにより、界面準位密度の増加を防ぐことができ、良質な酸化膜と炭化珪素の界面を得ることができる。
【００７２】
例えば、請求項９に示すように、分圧調整工程は、酸化装置内に存在する酸化ガスを不活性ガスで置換し、酸化ガスの減圧することによって行う。また、請求項１０に示すように、分圧調整工程は、基板に対して不活性ガスを吹き付けることにより、基板の周囲における酸化ガスの分圧を調整することで行うこともできる。さらに、請求項１１に示すように、熱酸化工程と分圧調整工程とを異なる装置内で行い、熱酸化工程を行う酸化装置から分圧調整工程を行う装置内へ基板を移動させることにより行うことも可能である。
【００７３】
請求項１２に記載の発明においては、熱酸化工程では、熱酸化温度を１２５０℃以上かつ１４００℃以下とすることを特徴としている。
【００７７】
請求項１３に記載の発明においては、酸化膜形成工程は、熱酸化工程後に１０００℃以下の温度で第１のアニール処理を行う工程を有していることを特徴としている。このような第１のアニール処理を行うことで、valenceband側の界面準位をさらに低減させることができるため、炭化珪素界面の総トラップ電荷量を減少させることができ、より装置の信頼性を向上させることもできる。
【００７８】
請求項１４に記載の発明においては、酸化膜形成工程は、第１のアニール処理後に、１２５０℃以上の温度で第２のアニール処理を行う工程を有していることを特徴としている。
【００７９】
このような第２のアニール処理を行っても、残留炭素を低減することができると共に、ＯＨ基の電子トラップを減らすことができる。これにより、さらにチャネル移動度を向上させることができ、オン抵抗のさらなる低減を図ることができる。好ましくは、請求項１５に示すように、第２のアニール処理を１３００℃以上の温度で行えば、より効率よく残留炭素を低減することができる。
【００８０】
また、請求項１６に示すように、熱酸化工程の温度と第２のアニール処理の温度とを同一温度に設定すれば、製造工程の簡略化を図ることも可能である。
【００８１】
請求項１７に記載の発明においては、酸化膜形成工程は、熱酸化工程よりも後に、Ｈ2を雰囲気ガスとして用いたＨ2アニール処理を行う工程を有していることを特徴としている。
【００８２】
このようなＨ２アニール処理を行うことで、炭化珪素界面に形成されたＳｉのダングリングボンドを水素終端することができ、界面準位密度をさらに低減できると共に、高温酸化や高温アニールによるＨ原子抜けを防止することができる。
【００８３】
さらに、上述したように、熱酸化時において化学式９及び化学式１０に示す炭化珪素再結晶化反応が自発的に起こるようにＧｉｂｂｓの自由エネルギーが負になるようにしたが、酸化膜形成後のアニール処理時においても同様に炭化珪素再結晶化反応を起こさせることができる。
【００８４】
そこで、請求項１８に記載の発明においては、アニール処理工程では、酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式として化学式３（化学式４）におけるGibbsの自由エネルギーＧ3が負になるような条件下で前記アニール処理を行うことを特徴としており、アニール処理時において請求項１と同様の効果を得ることができる。
【００８５】
請求項２２に記載の発明においては、熱酸化工程とアニール処理工程との熱処理温度を同等にすることを特徴としている。
【００８６】
このように、熱酸化工程とアニール処理工程の熱処理温度を同等にすれば、これらの工程の移行に際し、装置内温度の昇降の必要性を無くすことができるため、製造工程の簡略化を図ることができる。
【００８７】
なお、アニール処理時の雰囲気は、請求項２３に示すように、不活性ガスを含む雰囲気、請求項２４に示すように、水素ガスを含む雰囲気等とすることができる。不活性ガス雰囲気としては、アルゴン、窒素、ヘリウムなどが適用できる。また、不活性ガスと水素ガスとを混合した混合雰囲気としてもよい。また、必要に応じて酸素（Ｏ2）や水蒸気（Ｈ2Ｏ）を混入したり、シラン（ＳｉＨ4）を混入してもよい。
【００９６】
なお、このような酸化膜と炭化珪素との間における残留炭素の低減方法を用いた炭化珪素の製造方法は、請求項２５に示すようなラテラルＭＯＳＦＥＴを構成する炭化珪素半導体装置、もしくは、請求項２６に示すように、蓄積型の縦型パワーＭＯＳＦＥＴを構成する炭化珪素半導体装置の製造方法に適用すると好適である。
【００９７】
また、請求項２７に示すように、ガードリングの上に酸化膜を形成してなる炭化珪素半導体装置、請求項２８に示すように、複数の素子のそれぞれを絶縁分離する素子分離酸化膜を有してなる炭化珪素半導体装置の製造方法に適用すると好適である。
【００９８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００９９】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用して形成したｎチャネルタイプのプレーナ型ＭＯＳＦＥＴ（以下、縦型パワーＭＯＳＦＥＴという）の断面構成を示す。以下、図１に基づいて、縦型パワーＭＯＳＦＥＴの構成について説明する。
【０１００】
炭化珪素からなるｎ＋ 型基板１は上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしている。このｎ＋ 型基板１の主表面１ａ上には、基板１よりも低いドーパント濃度を有する炭化珪素からなるｎ− 型エピタキシャル層（以下、ｎ− 型エピ層という）２が積層されている。
【０１０１】
このとき、ｎ＋ 型基板１の主表面１ａ及びｎ− 型エピ層２の上面が（０００１）Ｓｉ面もしくは（１１−２０）ａ面としている。これは、（０００１）Ｓｉ面とすることにより低い表面状態密度が得られ、（１１−２０）ａ面とすることにより低い表面状態密度でかつ完全に螺旋転位の無い結晶が得られるからである。
【０１０２】
ｎ− 型エピ層２の表層部における所定領域には、所定深さを有するｐ型ベース領域３が形成されている。このｐ型ベース領域３はＢをドーパントとして形成されており、略１×１０１７ｃｍ−３以上の濃度となっている。また、ｐ型ベース領域３の表層部の所定領域には、該ベース領域３よりも浅いｎ＋ 型ソース領域４が形成されている。
【０１０３】
さらに、ｎ＋ 型ソース領域４とｎ− 型エピ層２とを繋ぐように、ｐ型ベース領域３の表面部にはｎ− 型ＳｉＣ層５が延設されている。このｎ− 型ＳｉＣ層５は、エピタキシャル成長にて形成されたものであり、エピタキシャル膜の結晶が４Ｈ、６Ｈ、３Ｃのものを用いている。尚、このｎ− 型ＳｉＣ層５はデバイスの動作時にチャネル形成層として機能する。以下、ｎ− 型ＳｉＣ層５を表面チャネル層という。
【０１０４】
表面チャネル層５はＮ（窒素）をドーパントに用いて形成されており、そのドーパント濃度は、例えば１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３程度の低濃度で、かつ、ｎ− 型エピ層２及びｐ型ベース領域３のドーパント濃度以下となっている。これにより、低オン抵抗化が図られている。
【０１０５】
そして、ｐ型ベース領域３の間に位置するｎ− 型エピ層２がいわゆるＪ−ＦＥＴ部６を構成している。
【０１０６】
表面チャネル層５の上面およびｎ＋ 型ソース領域４の上面には熱酸化にてゲート酸化膜７が形成されている。
【０１０７】
さらに、ゲート酸化膜７の上にはポリシリコンゲート電極８が形成されている。ポリシリコンゲート電極８は絶縁膜９にて覆われている。絶縁膜９としてＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜が用いられている。この絶縁膜９の上にはソース電極１０が形成され、ソース電極１０はｎ＋ 型ソース領域４およびｐ型ベース領域３と接している。また、ｎ＋ 型基板１の裏面１ｂには、ドレイン電極層１１が形成されている。
【０１０８】
このように構成されたプレーナ型ＭＯＳＦＥＴは、チャネル形成層の導電型を反転させることなくチャネルを誘起する蓄積モードで動作するため、導電型を反転させる反転モードのＭＯＳＦＥＴに比べチャネル移動度を大きくすることができ、オン抵抗を低減させることができる。
【０１０９】
そして、本実施形態における縦型パワーＭＯＳＦＥＴでは、後述する方法により、表面チャネル層５とゲート酸化膜７の界面における残留炭素が低減されている。このため、さらにチャネル移動度が高めることができ、さらにオン抵抗を低減することができる。
【０１１０】
以下、本実施形態における縦型パワーＭＯＳＦＥＴの製造方法について説明する。図２〜図４に、本実施形態の縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に基づいて説明する。
【０１１１】
〔図２（ａ）に示す工程〕
まず、ｎ型４Ｈ、６Ｈ、３Ｃ又は１５Ｒ−ＳｉＣ基板、すなわちｎ＋ 型基板１を用意する。ここで、ｎ＋ 型基板１はその厚さが４００μｍであり、主表面１ａが（０００１）Ｓｉ面、又は、（１１２−０）ａ面である。この基板１の主表面１ａに厚さ５μｍのｎ− 型エピ層２をエピタキシャル成長する。本例では、ｎ−型エピ層２は下地の基板１と同様の結晶が得られ、ｎ型４Ｈ、６Ｈ、３Ｃ又は１５Ｒ−ＳｉＣ層となる。
【０１１２】
〔図２（ｂ）に示す工程〕
ｎ− 型エピ層２の上の所定領域にＬＴＯ膜２０を配置し、これをマスクとしてＢ＋ （若しくはアルミニウム）をイオン注入して、ｐ型ベース領域３を形成する。このときのイオン注入条件は、温度が７００℃で、ドーズ量が１×１０１６ｃｍ−２としている。
【０１１３】
〔図２（ｃ）に示す工程〕
ＬＴＯ膜２０を除去した後、ｎ− 型エピ層２の表面部及びｐ型ベース領域３の表面部に表面チャネル層５を化学気相成長法（ＣＶＤ法）によりエピタキシャル成長させる。
【０１１４】
また、このとき、縦型パワーＭＯＳＦＥＴをノーマリオフ型にするために、表面チャネル層５の厚み（膜厚）は以下の数式に基づいて決定している。縦型パワーＭＯＳＦＥＴをノーマリオフ型とするためには、ゲート電圧を印加していない状態の際に、表面チャネル層５に広がる空乏層が電気伝導を妨げるように十分なバリア高さを有している必要がある。この条件は次式にて示される。
【０１１５】
【数１７】
【０１１６】
但し、Ｔｅｐｉ は表面チャネル層５に広がる空乏層の高さ、φｍｓは金属と半導体の仕事関数差（電子のエネルギー差）、Ｑｓはゲート酸化膜７中の空間電荷、Ｑｆｃはゲート酸化膜（ＳｉＯ２）と表面チャネル層５との間の界面の固定電荷、Ｑｉは酸化膜中の可動イオン、Ｑｓｓはゲート酸化膜７と表面チャネル層５の界面の表面電荷、Ｃｏｘはゲート絶縁膜７の容量である。
【０１１７】
この数１に示される右辺第１項は表面チャネル層５とｐ型ベース領域３とのＰＮ接合のビルトイン電圧Ｖｂｕｉｌｔ による空乏層の伸び量、すなわちｐ型ベース領域３から表面チャネル層５に広がる空乏層の伸び量であり、第２項はゲート絶縁膜７の電荷とφｍｓによる空乏層の伸び量、すなわちゲート絶縁膜７から表面チャネル層５に広がる空乏層の伸び量である。従って、ｐ型ベース領域３から広がる空乏層の伸び量と、ゲート絶縁膜７から広がる空乏層の伸び量との和が表面チャネル層５の厚み以上となるようにすれば縦型パワーＭＯＳＦＥＴをノーマリオフ型にすることができるため、この条件を満たすようなイオン注入条件で表面チャネル層５を形成している。
【０１１８】
このようなノーマリオフ型の縦型パワーＭＯＳＦＥＴは、故障などによってゲート電極に電圧が印加できないような状態となっても、電流が流れないようにすることができるため、ノーマリオン型のものと比べて安全性を確保することができる。
【０１１９】
〔図３（ａ）に示す工程〕
表面チャネル層５の上の所定領域にＬＴＯ膜２１を配置し、これをマスクとしてＮ（窒素）等のｎ型不純物をイオン注入し、ｎ＋型ソース領域４を形成する。このときのイオン注入条件は、７００℃、ドーズ量は１×１０１５ｃｍ−２としている。
【０１２０】
〔図３（ｂ）に示す工程〕
ＬＴＯ膜２１を除去した後、フォトレジスト法を用いて表面チャネル層５の上の所定領域にＬＴＯ膜２２を配置し、これをマスクとしてＲＩＥによりｐ型ベース領域３上の表面チャネル層５を部分的にエッチング除去する。
【０１２１】
〔図３（ｃ）に示す工程〕
そして、ＬＴＯ膜２２をマスクにしてＢ＋ をイオン注入し、ディープベース層３０を形成する。これにより、ｐ型ベース領域３の一部が厚くなったものとなる。このディープベース層３０は、ｎ＋ 型ソース領域４に重ならない部分に形成されると共に、ｐ型ベース領域３のうちディープベース層３０が形成された厚みが厚くなった部分が、ディープベース層３０が形成されていない厚みの薄い部分よりも不純物濃度が濃く形成される。
【０１２２】
〔図４（ａ）に示す工程〕
さらに、ＬＴＯ膜２２を除去した後、基板の上に酸素雰囲気としたドライ酸化による熱処理によってゲート酸化膜７を形成する。このとき、酸化装置内の酸素ｍｏｌ比率［Ｏ２］が１０−３となるようにし、雰囲気温度は１２５０℃としている。
【０１２３】
このような雰囲気でゲート酸化膜７を形成すれば、上記した図１６、図１７で示したように、化学式９及び化学式１０で示される炭化珪素再結晶化反応が両方とも起こるようにすることができる。このため、ゲート酸化膜７の形成中に、ゲート酸化膜７と表面チャネル層５との界面等に発生する残留炭素を低減することができる。これにより、チャネル移動度を向上させることができ、オン抵抗のさらなる低減を図ることができる。
【０１２４】
また、このあと、必要に応じてアニール処理を行う。このアニール処理では、上記化学式９及び化学式１０で示す炭化珪素再結晶化反応を起こさせ、ゲート酸化膜７と表面チャネル層５との界面等の残留炭素をさらに低減する。
【０１２５】
このアニール処理においては、不活性ガス雰囲気とし、上記熱酸化と同等以上の雰囲気温度とする処理を行う。不活性ガスとしては、窒素、ヘリウム、アルゴン等を用いることができる。また、不活性ガスに変えて水素を用いたり、不活性ガスに水素を加えた混合ガスを用いたりすることも可能である。また、必要に応じて酸素や水蒸気を混入したり、シラン（ＳｉＨ４）を混入したりしてもよい。
【０１２６】
このようなアニール処理を行うことにより、化学式９及び化学式１０に示した炭化珪素再結晶化反応を起こさせ、残留炭素を低減することが可能になる。これにより、さらに残留炭素を低減することができ、さらにチャネル移動度を向上させ、オン抵抗低減を図ることができる。
【０１２７】
その後、ゲート酸化膜７の上にＬＰＣＶＤによりポリシリコン層を成膜する。このときの成膜温度は６００℃としている。この後、ポリシリコン層をパターニングしてゲート電極８を形成する。
【０１２８】
〔図４（ｂ）に示す工程〕
引き続き、ゲート酸化膜７の不要部分を除去した後、ＬＴＯよりなる絶縁膜９を形成してゲート電極８及びゲート酸化膜７を覆う。より詳しくは、成膜温度は４２５℃であり、成膜後に１０００℃のアニールを行う。
【０１２９】
〔図４（ｃ）に示す工程〕
そして、室温での金属スパッタリングによりソース電極１０及びドレイン電極１１を配置する。また、成膜後に１０００℃のアニールを行う。
【０１３０】
このようにして、図１に示すＭＯＳＦＥＴが完成する。
【０１３１】
（第２実施形態）
熱酸化処理もしくはアニール処理後に、酸化装置内を低温化させると、酸化装置内の温度が上記化学式９及び化学式１０に示す炭化珪素際結晶化反応が自発的に起こらない範囲となり、ゲート酸化膜７と表面チャネル層５との界面などに発生する残留炭素が増大してしまう場合が想定される。
【０１３２】
そこで、実際に炭化珪素を１２５０℃で熱酸化した後に、酸化装置内に酸化ガスが残留した状態で酸化装置の温度を低下させながら酸化膜厚の増加量と界面準位密度との関係を調べた。その結果を図５に示す。なお、図５（ａ）は結果をリニアプロットで示したものであり、図５（ｂ）は結果をｌｏｇプロットで示したものである。この図に示されるように、酸化装置内を低温化させる際に酸化膜厚が増加し、その増加量に応じて界面準位密度が増加することが分かる。これは、最終的な炭化珪素と酸化膜との界面が、上記化学式９及び化学式１０に示す炭化珪素際結晶化反応が自発的に起こらない範囲で形成されてしまい、この界面に残留炭素が多く生成されるからである。
【０１３３】
従って、本実施形態では、熱酸化処理もしくはアニール処理後における酸化装置内の低温化の際に、ゲート酸化膜７と表面チャネル層５との界面などに発生する残留炭素が増大してしまうことを防止する。
【０１３４】
以下、本実施形態における炭化珪素半導体装置の製造方法について説明するが、熱酸化処理もしくはアニール処理までの工程に関しては第１実施形態と同様であるため、ここでは省略する。
【０１３５】
まず、第１実施形態の図２（ａ）に示す工程から図４（ａ）に示す工程を行い、ゲート酸化膜７を形成する熱酸化処理、もしくは必要に応じて行うアニール処理まで実施する。
【０１３６】
その後、酸化停止工程として酸化装置内、少なくともｎ＋ 型基板１を急冷する冷却工程を行う。例えば、酸化装置として急加熱・急冷が容易に行えるランプ加熱装置を用いたり、酸化装置内に備えられた酸化炉心管を空冷もしくは水冷によって冷却したり、若しくはｎ＋型基板１に不活性ガスやフッ素ガス等の冷却ガスを吹き付けることによって、上記急冷を行う。
【０１３７】
具体的には、図５に表されるように、酸化膜厚が６ｎｍになると界面準位密度の増加の傾斜が非常に大きくなり、指数的に界面準位密度が増加することことから、低温化時に形成される酸化膜厚が６ｎｍ以下となるように急冷を行う。仮に、上記熱酸化処理もしくはアニール処理を１２００℃以上で行っていたとすると、例えば１０ｍｉｎ以内に酸化装置内の温度が９００℃以下となるようにする。
【０１３８】
このような急冷を行うことで、短時間で酸化を停止させることができるため、酸化装置の低温化時に形成される酸化膜厚をできる限り薄くすることができると共に、ゲート酸化膜７と表面チャネル層５との界面に発生する残留炭素の量を最小限に抑えることができる。
【０１３９】
このように、熱酸化処理、もしくはアニール処理の後に、酸化装置内を急冷することにより、ゲート酸化膜７と表面チャネル層５との界面に発生する残留炭素の量を最小限に抑えることができ、チャネル移動度の向上を図ることができると共に、さらなるオン抵抗の低減を図ることができる。
【０１４０】
なお、本実施形態のように冷却工程は、熱酸化処理やアニール処理が行われる酸化装置内で行っても良いが、これら各処理を異なる装置内で行い、直接、ｎ＋型基板１を熱酸化処理やアニール処理が行われた酸化装置よりも低温に設定された場所に移動させるようにすれば、容易に急冷を行うことができる。
【０１４１】
また、ｎ＋型基板１に対して、冷却ガス（例えば、Ｎ２、Ａｒ、Ｈｅ等の不活性ガス）を吹き付けることによって行うこともできる。
【０１４２】
（第３実施形態）
本実施形態では、第２実施形態とは異なる方法で、熱酸化処理もしくはアニール処理後に、ゲート酸化膜７と表面チャネル層５との界面などに発生する残留炭素が増大してしまうことを防止する。
【０１４３】
以下、本実施形態における炭化珪素半導体装置の製造方法について説明するが、熱酸化処理もしくはアニール処理までの工程に関しては第１実施形態と同様であるため、ここでは省略する。
【０１４４】
まず、第１実施形態の図２（ａ）に示す工程から図４（ａ）に示す工程を行い、ゲート酸化膜７を形成する熱酸化処理、もしくは必要に応じて行うアニール処理まで実施する。
【０１４５】
その後、酸化停止工程として、温度は１２００℃以上に保ったまま、酸化装置内の酸化ガス分圧（内圧）を調整する内圧調整工程を行い、熱酸化処理時よりも低く設定する。この酸化装置内の酸化ガス分圧は、以下のように設定している。
【０１４６】
図６（ａ）、図６（ｂ）に、ドライ酸化時における酸化ガス分圧（Ｏ２分圧）と酸化レートと酸化温度との関係と、ウェット酸化時における酸化ガス分圧（Ｈ２Ｏ分圧）と酸化レートと酸化温度との関係を調べた結果を示す。
【０１４７】
これらの図において、Ｏ２分圧もしくはＨ２Ｏ分圧が１０４Ｐａ〜０．１０５ＭＰａであるときが常圧、つまり熱酸化処理もしくはアニール処理時における酸化装置内の圧力である。これらの図から分かるように、例えば１２００℃以上においては、Ｏ２分圧もしくはＨ２Ｏ分圧が常圧の１／１００程度になると、酸化レートが１／１０程度まで下がることが分かる。つまり、Ｏ２分圧もしくはＨ２Ｏ分圧を低下させることにより、あまり酸化膜が形成されないようにできる。
【０１４８】
そして、このように酸化ガス分圧を低下させることにより、第２実施形態の図５で示したように酸化膜厚が６ｎｍ以下となるようにすれば、熱酸化処理もしくはアニール処理後に形成される酸化膜の厚みを薄くすることができると共に、ゲート酸化膜７と表面チャネル層５との界面に発生する残留炭素の量を最小限に抑えることができる。
【０１４９】
図７（ａ）に、酸化ガス分圧の減圧時間に対する酸化装置内の酸化ガス分圧比の関係を示す。この図は、図７（ｂ）に示すように、酸化装置の容量をＶ［ｌ］と想定し、酸化ガスではない注入ガス（例えば窒素、アルゴン、ヘリウム等の１００％不活性ガス）をΔｔ［ｍｉｎ］の間にａ［ｌ／ｍｉｎ］導入した後、瞬間的に酸化装置内の酸化ガスの濃度が均等になり、その濃度が関数ｆ（ｔ＋Δｔ）で表され、酸化装置から排出される酸化ガスの濃度がｆ（ｔ＋Δｔ）・ａ・Δｔで表されるとすると、次式が導き出される。
【０１５０】
【数１８】
【０１５１】
また、この数１８を関数ｆ（ｔ＋Δｔ）についてまとめると、次式となる。
【０１５２】
【数１９】
【０１５３】
そして、この数１９で示される微分方程式を解くと、図７（ａ）の結果が得られる。なお、この図７（ａ）では、注入ガスの流量をＶ／３［ｌ／ｍｉｎ］、Ｖ／１０［ｌ／ｍｉｎ］とした場合について図示してある。
【０１５４】
この図から分かるように、酸化ガス分圧を１／１００程度に低下させるのに、注入ガスの流量がＶ／１０であれば４５分程度、Ｖ／３であれば１５分程度かかる。これらの時間中に形成される酸化膜の厚みは、酸化装置内の温度が１２００℃以上に保たれているとすると、図６（ａ）、図６（ｂ）からほぼ６ｎｍ以下となることが分かる。
【０１５５】
このように、酸化装置内の温度と酸化レートを考慮しつつ酸化装置内への注入ガスの流量を設定することで、熱酸化処理もしくはアニール処理後に形成される酸化膜の厚みを６ｎｍ以下とすることができる。これにより、第２実施形態と同様の効果を得ることができる。
【０１５６】
参考として、図８に伝導帯からのエネルギーＥｃ−Ｅ（ｅＶ）と界面準位との関係について調べた結果を示す。この図に示されるように、１０８０℃でウェット酸化するよりも１２５０℃でドライ酸化する方が界面準位密度が減少している。これは、残留炭素に起因する電子トラップが減少したからであると考えられる。さらに、酸化ガスをＡｒガスに置換することによって酸化ガス分圧を低下させることにより、１２５０℃のドライ酸化よりもさらに界面準位密度が減少している。このように、本実施形態を適用することにより、さらなる界面準位密度の低減を図ることが可能となる。
【０１５７】
なお、本実施形態では酸化装置内に不活性ガスを注入することにより、酸化ガスを不活性ガスに置換し、酸化装置内の酸化ガス分圧を低下させるようにしたが、酸化ガスを引き抜くことによって酸化装置内を減圧するようにしても良い。また、ｎ＋型基板１に不活性ガスを吹き付けることにより、ｎ＋型基板１の近傍における酸化ガス分圧を調整するようにしてもよい。
【０１５８】
また、本実施形態のように酸化ガス分圧の減圧は、熱酸化処理やアニール処理が行われる酸化装置内で行っても良いが、直接、ｎ＋型基板１を熱酸化処理やアニール処理が行われた酸化装置よりも酸化ガス分圧が低圧に設定された場所に移動させるようにすれば、容易に酸化ガス分圧の減圧を行うことができる。
【０１５９】
（第４実施形態）
本実施形態は、第１〜第３実施形態に対して、酸化温度と酸化雰囲気、酸化後のアニール温度を変化させることで、ＭＯＳ界面の更なる改善効果を図るものである。本実施形態におけるＭＯＳＦＥＴの製造方法についての考察を図９〜図１２を基に説明する。
【０１６０】
図９は、図１０に示すＭＯＳダイオード、すなわちｐ＋型基板２００上にｐ型エピタキシャル層（ｐ−型エピ層という）２０１を形成すると共に、ｐ−型エピ層２０１上にソース領域２０２を形成し、さらにｐ−型エピ層２０１上にゲート酸化膜２０３を介してゲート電極２０４を形成した構造を用いてＣ−Ｖ特性を測定したものであり、酸化雰囲気と温度の関係を調べた結果を表している。図９のゲート電圧が正の電圧の方は、ＭＯＳ表面が反転する側を表し、負の電圧の方が蓄積する側を表している。
【０１６１】
図９から、ウェット雰囲気では酸化温度を高くするほど反転する電圧が低くなるという結果が得られた。また、１０８０℃に比べ１２００℃、１２５０℃では、傾きが急峻になった。この傾きや反転する電圧は、界面の電子トラップの量に関係している。すなわち、傾きが緩やかであることは、ゲート電極へ印加した電圧が、界面の電子トラップに電子をトラップさせることに費やされてしまい、炭化珪素表面のポテンシャルが変化し難くなって、ゲートヘの印加電圧に対するキャパシタンスの変化として変化し難くなっていることを表している。また、反転する電圧は、電子トラップにトラップされた電子量の変化により変化し、電子トラップが多いほどＣ−Ｖ特性の波形がゲート電圧の正の方向にシフトする。そして、酸化温度により反転する電圧と傾きが変化することは、酸化膜中の残留炭素に起因する電子トラップの量や、Ｓｉで知られるようにＯＨ基からなる電子トラップの量に関係していると考えられる。
【０１６２】
このように、高温で酸化することにより反転する電圧が小さくなること、また、１０８０℃に比べ１２００℃、１２５０℃では傾きが急峻になることは、残留炭素の量が減少し、ウェット酸化により形成されるＯＨ基の電子トラップがアニールアウトされて減少したためであると考えられる。
【０１６３】
また、蓄積側のウェット酸化のＣ−Ｖ特性の波形は、ドライに比べ高いゲート電圧で蓄積状態になる。このことは、ウェット酸化を用いることによりｖａｌｅｎｃｅｂａｎｄ側の界面準位の量が低減していることを表している。このことは、炭化珪素の界面準位の総量を低減し、トラップ電荷量を低減できることを表している。このように、蓄積側に関しては、ウェット酸化を用いることで、より装置の信頼性の向上を図ることができる。
【０１６４】
さらに、ウェット酸化において、酸化温度を１０００℃以下、好ましくは９５０℃以下まで低減すると、１２００℃や１２５０℃のウェット酸化に比べてさらに高いゲート電圧で蓄積状態となり、これ以下の温度では、ｖａｌｅｎｃｅｂａｎｄ側の界面準位の量をさらに低減する効果があることもわかった。これは、１０００℃以下にすることで、酸化膜がほとんど形成されないような条件でのアニール処理を行え、酸化膜形成時に生じる残留炭素の発生を防止できるからである。この１０００℃以下の酸化（以下、再酸化法と呼ぶ）を残留カーボンを引き抜く高温での酸化の後に行う方法と組み合わせることで、ｖａｌｅｎｃｅｂａｎｄ側の界面準位の量をさらに低減することが可能になる。
【０１６５】
一方、ドライ酸化では、反転側では１２５０℃の方が１２００℃に比べ傾きが急峻になった。これは、ドライ酸化の場合にはウェット酸化と異なり、ウェット酸化時に形成されるＯＨ基の電子トラップが存在しないことから、残留炭素の量が減少し、残留炭素による電子トラップが減少したことが原因であると考えられる。また、ドライ酸化を１２００℃から１２５０℃とすることにより高いゲート電圧で蓄積状態になる。このことは、ｖａｌｅｎｃｅｂａｎｄ側の界面準位の量が低減していることを表しており、ドライ酸化の高温化によりｖａｌｅｎｃｅｂａｎｄ側のホールトラップを低減する効果もあるといえる。このように、反転側に関しては、ドライ酸化を用いることで、より装置の信頼性の向上を図ることができる。
【０１６６】
続いて、図１１に、１０８０℃でのウェット酸化を行った後に、Ａｒ雰囲気下において１２００℃、１３００℃の温度でアニール処理を行った場合におけるラテラルＭＯＳＦＥＴのＩＤ−ＶＧ特性の変化を見た結果を示す。
【０１６７】
この図からわかるようにアニール処理を行うことにより、ＩＤ−ＶＧ特性は、負の側にシフトすると共に、傾きが急峻になる（１×１０１０Ａ付近）。これは、アニール処理により、残留炭素の量を減少させられると共に、ＯＨ基をアニールアウトし電子トラップ量を減少させられるからであると考えられる。従って、これにより、ＩＤ−ＶＧ特性の傾きと比例の関係にあるチャネル移動度を高くすることができる。
【０１６８】
また、１０８０℃でのウェット酸化の後にアニール処理を行わない場合と１３００℃でのアニール処理を行った場合について、Ｉ−Ｖ特性の波形を比較すると、ゲート電圧の負側への変化量は、図９の反転側の１０８０℃のウェット酸化から１２５０℃のドライ酸化のＣ−Ｖ特性の変化量とほぼ一致する。このことは、１３００℃以上のアニールを行うことにより、ウェット酸化時に形成されるＯＨ基に起因する電子トラップを回復できたことを示していると考えられる。
【０１６９】
さらに、高温酸化による効果とアニールによる効果を組合せた場合の実験も行った。図１２は、酸化方法とアニール方法とを変化させてｎ型のエピタキシャルウェハ上にゲート酸化膜を形成した場合に、それぞれのＭＯＳダイオードのＣ−Ｖ特性を測定し、その特性から界面準位密度のエネルギー分布を算出したものである。なお、ここでは、１０８０℃のウェット酸化を行った場合、１２５０℃のドライ酸化を行った場合、１２５０℃でのドライ酸化後にＡｒ雰囲気下で１２５０℃のアニール処理を１時間行った場合の３水準について図示している。
【０１７０】
上記３水準において、各酸化膜の厚みは、全て４０ｎｍであった。そして、この場合において、１０８０℃でウェット酸化するよりも１２５０℃でドライ酸化した方が界面準位が減少していることが分かる。これは、残留炭素に起因する電子トラップが減少したからであると考えられる。さらに、Ａｒアニールを加えることにより、１２５０℃のドライ酸化の場合よりも界面準位密度が減少している。これも、アニール処理により残留Ｃをさらに減少させ電子トラップが減少したからであると考えられる。
【０１７１】
以上の考察に基づき、本実施形態におけるＭＯＳＦＥＴの製造方法について説明を行う。ただし、本実施形態では、第１実施形態に示した製造方法に対して追加または変更を施したものであるため、図２〜図４を参照して説明を行う。
【０１７２】
まず、第１実施形態と同様に図２、図３に示す工程を行う。続いて、第１実施形態の図４（ａ）に示す工程として、以下の工程を施す。
【０１７３】
ＬＴＯ腹２２を除去した後、基板の上に水蒸気雰囲気としたウェット酸化によってゲート酸化膜７を形成する。このとき、雰囲気温度は１２５０℃以上としている。このような雰囲気でゲート酸化膜７を形成すれば、上述した炭化珪素再結晶化反応が起きるようにできる。このため、ゲート酸化膜７の形成中に、ゲート酸化膜７と表面チャネル層５との界面等に発生する残留炭素を低減することができる。また、ウェット酸化を高温で行うことによりウェット酸化時に形成される電子トラップとして知られているＯＨ基もアニールアウト効果により低減することができる。これにより、残留炭素に起因した電子トラップとＯＨ基に起因した電子トラップを共に減らすことができるため、不純物散乱の影響を小さくでき、チャネル移動度の向上によるオン抵抗の低減を図ることができる。また、酸化雰囲気をウェット酸化とすることによりｖａ１ｅｎｃｅｂａｎｄ側の界面準位を低減することもできるため、炭化珪素界面の総トラップ電荷量を減らすことができる。
【０１７４】
この後、引き続き、熱処理を１０００℃以下で行う。この場合、ウェット酸化雰囲気で行う。温度が１０００℃以下のような比較的低温度で熱酸化を行った場合、珪素は酸化されるが、炭化珪素は酸化されない。このため、この程度の温度でゲート酸化膜７を形成することにより、炭素が外部に放出された部分のみ酸化されるようにでき、より炭素含有量の少ないゲート酸化膜７とすることができる。
【０１７５】
その後、１２５０℃以上の温度、より好ましくは１３００℃以上の温度で、Ａｒ雰囲気にてアニール処理を施す。これにより、上述した炭化珪素再結晶化反応により、さらに残留炭素を低減できる。また、ウェット酸化時に形成されたＯＨ基も、このアニール処理によりさらに低減できる。これにより、チャネル移動度のさらなる向上を図ることができ、オン抵抗の低減を図ることができる。また、１０００℃以下の熱処理を行わずに、このアニール処理の温度を先に行ったウェット酸化時の温度と同じにすれば、ウェット酸化およびアニール処理を施す際に使用される酸化装置内の温度を変化させる必要がないため、工程の簡略化を図ることができる。
【０１７６】
なお、ここでは、上記ウェット酸化やアニール処理を１４００℃以下の温度で行うようにしている。これは、１４００℃を超える温度とすると、ゲート酸化膜７がクリストバル化する可能性があるからである。従って、このような温度とすることで、ゲート酸化膜７のクリストバル化による劣化を防止することができる。
【０１７７】
その後、水素（Ｈ２）ガスを含む雰囲気にてＨ２アニール処理を行う。例えば、１０００℃の温度でこの処理を行う。これにより、炭化珪素界面に形成されたＳｉのダングリングボンドを水素終端することができ、界面準位密度をさらに低減できると共に、高温酸化や高温アニールによるＨ原子抜けを防止することができる。
【０１７８】
これにより、チャネル移動度のさらなる向上を図ることができ、オン抵抗の低減を図ることができる。
【０１７９】
なお、ここで示した製造方法においてはウェット酸化によってゲート酸化膜７を形成しているが、上述したようにドライ酸化によっても全く同様の製造方法を適用することができる。ただし、ドライ酸化の場合には、ウェット酸化の場合と異なり、ウェット酸化時に形成されるＯＨ基の電子トラップが存在しないため、より移動度の向上が図れ、オン抵抗の低減を図ることができる。
【０１８０】
（第５実施形態）
本実施形態では、第２〜第３実施形態と異なる方法でオン抵抗の低減を図る。図１３に本実施形態におけるＭＯＳＦＥＴの製造工程を示し、この図に基づいてＭＯＳＦＥＴの製造方法を説明する。ただし、本実施形態においても、第１実施形態に示したＭＯＳＦＥＴの製造方法とほぼ同様であるため、同様の部分に関しては図２〜図４を参照して説明を行う。
【０１８１】
まず、第１実施形態と同様に図２、図３に示す工程を行う。続いて、第１実施形態の図４（ａ）に示す工程の代りに、図１３に示す工程を施す。
【０１８２】
〔図１３に示す工程〕
ＬＴＯ膜２２を除去した後、基板上にＣＶＤ装置もしくはＬＰＣＶＤ装置により、ゲート膜となる酸化膜としてのＬＴＯ膜３００をデポジションする。このときの供給ガスはＳｉＨ４とＯ２とし、デポジション温度は４５０℃としている。なお、このとき、デポジションレートを１ｎｍ／ｍｉｎ以上かつ５ｎｍ／ｍｉｎ以下という遅いデポジションレートとしている。このように形成したＬＴＯ膜３００を用いれば、φ４００μｍのゲート面積においてほぼ１００％の歩留りを確保することができる。また、酸化膜の屈折率は１．３５以上かつ１．５０以下となるようにしている。このような構成にすることで、極めて良好なゲート特性を得ることが可能となる。
【０１８３】
そして、ＬＴＯ膜３００をデポジションした後に、酸素雰囲気中において、１２５０℃以上かつ１４００℃以下の温度で熱酸化工程を行う。これにより、ＬＴＯ／ＳｉＣ界面を良質化することができる。このような酸化により、ＬＴＯ膜３００と表面チャネル層５との界面を改質することができ、チャネル移動度をさらに向上させられ、オン抵抗の低減を図ることができる。なお、必要に応じて、熱酸化工程の後に、熱酸化工程時以上の温度で熱処理工程を行うようにすれば、よりＬＴＯ膜３００と表面チャネル層５との界面を改質することができる。この場合、熱処理工程は、Ａｒ雰囲気で行えばより効率的である。また、この熱処理工程は５ｍｉｎ以上かつ１０ｍｉｎ以下で行うと、酸化膜厚の増加を最大でも５ｎｍとすることができるため、残留炭素の影響を極めて抑制することができる。
【０１８４】
本実施形態では、ＬＴＯ膜３００のデポジション後の酸化温度を１２５０℃以上としているが、少なくとも上記化学式９のＧｉｂｂｓの自由エネルギーが負になって、炭化珪素再結晶化反応が自発的に起こるようにされれば、ＬＴＯ膜３００と表面チャネル層５との界面は改質化される。例えば、１２００℃以上とすることで、化学式９および化学式１０が共に負に転じ、効率の良い改質が行える。
【０１８５】
また、本実施形態では、ＬＴＯ膜３００のデポジション後の酸化雰囲気をＯ２としているが、上記と同様に、化学式９および化学式１０が共に負に転じていれば、Ｈ２ＯやＯ２とＨ２Ｏとの混合ガスでも効率の良い改質を行うことができる。
【０１８６】
（第６実施形態）
上記第１実施形態ではプレーナ型の縦型パワーＭＯＳＦＥＴに本発明を適用した場合を示したが、本実施形態では、溝ゲート型の縦型パワーＭＯＳＦＥＴに本発明を適用する場合を示す。
【０１８７】
図１４に溝ゲート型のＭＯＳＦＥＴを示す。溝ゲート型のＭＯＳＦＥＴには、例えばｎ＋ 型半導体基板２１上に、ｎ− 型エピ層２２とｐ型ベース層２３とが積層されたものが基板２４として用いられる。
【０１８８】
そして、この基板２４表面から、ｐ型ベース層２３の表層部に位置するソース領域２５と共にｐ型ベース層２３を貫通する溝２７が形成されており、この溝２７の側面２７ａに表面チャネル層２８が形成されている。また、溝２７内にゲート酸化膜２９を介してゲート電極３０が形成されており、ゲート電極３０上には、ソース領域２５及びｐ型ベース層２３に接続されるソース電極３２が層間絶縁膜３１を介して形成されている。さらに、基板２４の裏面側にはドレイン電極３３が備えられている。
【０１８９】
このような構成を有する溝ゲート型のＭＯＳＦＥＴの場合には、第１実施形態と同様に、ゲート酸化膜２９形成時に行われる熱酸化工程や、その後必要に応じて行うアニール処理において、上記実施形態と同様に、炭化珪素再結晶化反応のＧｉｂｂｓの自由エネルギーが負になるようにすることで第１実施形態と同様の効果を得ることができる。
【０１９０】
（第７実施形態）
本実施形態では、ラテラルＭＯＳＦＥＴに本発明を適用した場合を示す。
【０１９１】
図１５にラテラルＭＯＳＦＥＴを示す。ラテラルＭＯＳＦＥＴには、例えばｐ型半導体基板１０１を基板として用いている。この基板１０１の所定領域には、イオン注入等によって表面チャネル層１０２が形成されており、この表面チャネル層１０２の両側にはソース層１０３、ドレイン層１０４が形成されている。また、表面チャネル層１０２上にはゲート酸化膜１０５を介してゲート電極が備えられている。
【０１９２】
このように構成されたラテラルＭＯＳＦＥＴの場合においても、第１実施形態と同様に、ゲート酸化膜１０５形成時に行われる熱酸化工程や、その後必要に応じて行うアニール処理において、上記実施形態と同様に、炭化珪素再結晶化反応のＧｉｂｂｓの自由エネルギーが負になるようにすることで第１実施形態と同様の効果が得られる。
【０１９３】
（他の実施形態）
▲１▼上記実施形態では、ゲート酸化膜７を形成する際の熱酸化雰囲気における酸素ｍｏｌ比率［Ｏ２］を１０−３とし、温度を１２５０度としているが、少なくとも化学式９のＧｉｂｂｓの自由エネルギーが負になって、炭化珪素再結晶化反応が自発的に起こるようにされれば残留炭素を低減することが可能である。
【０１９４】
例えば、図１６に示すように酸素ｍｏｌ比率［Ｏ２］を１０−３とした場合には、約８００℃以上で化学式９のＧｉｂｂｓの自由エネルギーが負に転じるため、少なくとも約８００℃以上とすれば残留炭素を低減することが可能になる。この場合において、化学式１０のＧｉｂｂｓの自由エネルギーが負に転じるのは、図１７に示すように約１２００℃以上であるため、化学式９と化学式１０の反応を共に起こさせるためには約１２００℃以上とすればよい。
【０１９５】
また、図１６に示すように酸素ｍｏｌ比率［Ｏ２］を１０−１とした場合には、約１０００℃以上で化学式９のＧｉｂｂｓの自由エネルギーが負に転じるため、約１０００℃以上とすれば残留炭素を低減することが可能になる。この場合には、図１７に示すように約１５００℃以上とすれば化学式１０の反応を化学式３の反応と共に起こさせることができる。ただし、上述したように、ゲート酸化膜７をクリストバル化させず、アモルファス状態のままにするためには約１４００℃以下のアニール処理をするのが好ましいため、この観点から見ると上述した酸素ｍｏｌ比率［Ｏ２］が１０−３とした場合の方が好ましい。
【０１９６】
▲２▼また、上記実施形態では、ゲート酸化膜７をドライ酸化で形成しているが、ウェット酸化で形成しても上記と同様に残留炭素を低減することが可能である。
【０１９７】
例えば、水蒸気を雰囲気としたウェット酸化（Ｈ２＋Ｏ２によるパイロジェニック法を含む）による熱酸化によってゲート酸化膜７を形成してもよい。また、水素と酸素との混合ガスを用いてもよく、水蒸気や水素と酸素の混合ガスに不活性ガス（例えば、窒素、アルゴン、ヘリウム等）を混合したものを用いてもよい。
【０１９８】
▲３▼また、ゲート酸化膜７の表面よりゲート酸化膜７の裏面（表面チャネル層５側の面）の方が高温になるように温度勾配を設定しながら熱酸化処理やアニール処理を行うようにしてもよい。例えば、ゲート酸化膜７の表面側よりもｎ＋型基板１の裏面側を高温にして熱酸化処理やアニール処理を行ってもよい。
【０１９９】
このように、ゲート酸化膜の７の表面温度が基板裏面温度よりも低温となるようにすることで、ゲート酸化膜７と表面チャネル層５の界面がゲート酸化膜７よりも高温になるようにすることができる。これにより、ゲート酸化膜７の変質（クリストバル化）を防止しつつゲート酸化膜７と表面チャネル層５との界面における残留炭素を低減することが可能になる。
【０２００】
▲４▼上記各実施形態では、蓄積型のプレーナ型、溝ゲート型、ラテラル型のＭＯＳＦＥＴに本発明を適用した場合について説明したが、炭化珪素上に酸化膜を形成するような構成であれば、他の構造であっても本発明を適用することが可能である。
【０２０１】
例えば、炭化珪素基板に形成された複数の素子を素子分離する素子分離用の酸化膜と炭化珪素との界面の残留炭素を低減する場合においても本発明を適用することができる。このような素子分離用の酸化膜としては、ＬＯＣＯＳ酸化法によるＬＯＣＯＳ酸化膜や、炭化珪素基板表面（若しくは炭化珪素基板表面に備えられた炭化珪素エピタキシャル層表面）に形成された溝内を埋め込むように設けられたＳＴＩ膜等が挙げられる。
【０２０２】
このような素子分離用の酸化膜と炭化珪素との界面において残留炭素を低減することにより、素子分離耐圧を向上させることができる。
【０２０３】
また、セル領域に上記第１〜第７実施形態に示したようなＭＯＳＦＥＴを複数配置し、セル領域の外周を囲うようにガードリングを配置する場合には、ガードリングを構成する不純物層上に酸化膜が配置されることになる。例えば、第１〜第３実施形態ＭＯＳＦＥＴの場合には、ｎ−型エピ層２の表層部に所定間隔おきに複数のｐ型層がガードリングとして備えられる。
【０２０４】
このようなガードリングが形成される領域の炭化珪素と酸化膜との界面の残留炭素を低減する場合においても本発明を適用することができる。この場合には、ガードリングが形成される領域における絶縁耐圧を向上させることができる。
【０２０５】
▲５▼さらに、第２実施形態においては、ゲート酸化膜７を形成する際の熱酸化処理もしくはアニール処理後の低温化を、第１実施形態に示すような化学式９及び化学式１０に示す炭化珪素再結晶化反応が両方とも起こるようにしたものと組み合わせた場合について説明しているが、単独でも上記効果を得ることができる。すなわち、チャネル移動度はゲート酸化膜７のうちでも特に表面チャネル層５との界面における残留炭素の影響を受けると考えられるため、この界面についてだけ残留炭素の低減を図るようにしても十分にチャネル移動度の向上によるオン抵抗の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるプレーナ型のＭＯＳＦＥＴの断面構成を示す図である。
【図２】図１に示すＭＯＳＦＥＴの製造工程を示す図である。
【図３】図２に続くＭＯＳＦＥＴの製造工程を示す図である。
【図４】図３に続くＭＯＳＦＥＴの製造工程を示す図である。
【図５】酸化膜厚の増加量と界面準位密度との関係を調べた図である。
【図６】ドライ酸化時における酸化ガス分圧（Ｏ２分圧）と酸化レートと酸化温度との関係と、ウェット酸化時における酸化ガス分圧（Ｈ２Ｏ分圧）と酸化レートと酸化温度との関係を示す図である。
【図７】酸化ガス分圧の減圧時間に対する酸化装置内の酸化ガス分圧比の関係を示す図である。
【図８】伝導帯からのエネルギーＥｃ−Ｅ（ｅＶ）と界面準位との関係を示す図である。
【図９】ＭＯＳダイオードのＣ−Ｖ特性を示した図である。
【図１０】図９に示すＣ−Ｖ特性の検査に用いたＭＯＳダイオードの断面構成を示した図である。
【図１１】アニール処理を行った場合におけるラテラルＭＯＳＦＥＴのＩＤ−ＶＧ特性の変化を示す図である。
【図１２】界面準位密度のエネルギー分布を算出した結果を示す図である。
【図１３】第５実施形態に示すＭＯＳＦＥＴの製造工程を示す図である。
【図１４】本発明の第２実施形態における溝ゲート型のＭＯＳＦＥＴの断面構成を示す図である。
【図１５】本発明の第３実施形態におけるラテラル型のＭＯＳＦＥＴの断面構成を示す図である。
【図１６】化学式１２及び化学式１３に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【図１７】化学式１１及び化学式１４に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【図１８】化学式１８及び化学式１３に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【図１９】化学式１９及び化学式１４に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【符号の説明】
１…ｎ＋型基板、２…ｎ−型エピ層、３…ｐ型ベース領域、
４…ｎ＋型ソース領域、５…表面チャネル層、６…Ｊ−ＦＥＴ部、
７…ゲート酸化膜、８…ゲート電極、１０…ソース電極、１１…ドレイン電極。
【発明の属する技術分野】
本発明は、炭化珪素表面上に酸化膜を形成する炭化珪素半導体装置に関するもので、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用に用いられる縦型パワーＭＯＳＦＥＴに用いて好適である。
【０００２】
【従来の技術】
従来、炭化珪素を用いた絶縁ゲート型の電界効果トランジスタにおいて、オン抵抗を低減することが要望されている。
【０００３】
例えば、このオン抵抗の低減を目的とした絶縁ゲート型の電界効果トランジスタが特開平１０−３０８５１０号公報で提案されている。
【０００４】
この従来公報に示される絶縁ゲート型の電界効果トランジスタは、ゲート酸化膜下に形成される半導体層を蓄積層とすることにより、チャネル形成層の導電型を反転させることなく、チャネルを誘起する蓄積モードで作動させるようにし、反転モードのＭＯＳＦＥＴよりもチャネル移動度が高くなるようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、ＭＯＳＦＥＴのさらなるオン抵抗低減が望まれている。
【０００６】
本発明は上記点に鑑みて、炭化珪素よりなる絶縁ゲート型の電界効果トランジスタにおいて、さらなるオン抵抗低減を図ることを目的とする。
【０００７】
【課題を解決するための手段】
本発明者らは、オン抵抗低減を図るために、オン抵抗を決定する一要因となるチャネル移動度について以下の検討を行った。
【０００８】
従来より、炭化珪素とゲート絶縁膜との界面状態がチャネル移動度に影響を及ぼすことが知られており、この界面状態を良好にすることで、チャネル移動度の向上を図ることが行われている。例えば、炭化珪素表面を再酸化することによって炭化珪素表面の状態を良好にし、その後、炭化珪素表面上にゲート酸化膜を形成することで、炭化珪素とゲート酸化膜との界面状態を良好にする技術がある。
【０００９】
しかしながら、本発明者らが上記した再酸化技術を用いて試作、検討を行った結果、再酸化によって炭化珪素とゲート酸化膜との界面状態を改善しても十分なチャネル移動度が得られなかった。
【００１０】
そこで、炭化珪素とゲート酸化膜との界面付近におけるＤｉｔ密度を調査したところ、この界面においてＤｉｔ密度が大きくなっていることが判った。
【００１１】
これについてさらに検討を行ったところ、本発明者らは、この界面のＤｉｔ密度特性が炭素のｓｐ２軌道のＤｉｔ密度特性に似ていることを見出した。このことから、炭化珪素とゲート酸化膜との界面に残留炭素が存在しており、この残留炭素が不純物散乱を生じさせ、チャネル移動度低下要因となって、オン抵抗の増大を引き起こしているものと推測される。
【００１２】
従来の再酸化技術を用いた場合においても、炭化珪素とゲート酸化膜との界面における残留炭素が再酸化前の５％程度に低減されるということが報告されている。しかしながら、この場合になお残っている残留炭素がチャネル移動度に影響を与えているのであると考えられる。このため、再酸化工程後の残留炭素の量を算出したところ、約１０２３ｃｍ−３程度になり、また、この場合のチャネル移動度を調査したところ、チャネル移動度が約１０程度と低かった。つまり、再酸化によって残留炭素を低減する効果が多少得られているものの不純物散乱を抑制できる程度ではなく、十分なチャネル移動度が得られないのであると考えられる。
【００１３】
そこで、本発明者らは、チャネル移動度低減を目的とし、残留炭素を低減することについて更なる検討を行った。
【００１４】
例えばドライ雰囲気により炭化珪素表面にゲート酸化膜を形成するとき、炭化珪素と雰囲気中の酸素とは以下の酸化反応を示す。
【００１５】
【化６】
ＳｉＣ＋２Ｏ２→ＳｉＯ２＋ＣＯ２
【００１６】
【化７】
ＳｉＣ＋３／２Ｏ２→ＳｉＯ２＋ＣＯ
また、上記化学式において、酸化反応が完全に完了しない場合には、以下のように余剰炭素が生成される。
【００１７】
【化８】
ＳｉＣ＋Ｏ２→ＳｉＯ２＋Ｃ
この化学式に示されるように、炭素が残留し、この残留炭素が上記したチャネル移動度低下の原因になっていると考えられる。従って、この残留炭素を低減することでチャネル移動度の向上が望めると言える。
【００１８】
ここで、古典的な粒子状の炭化珪素作成方法として、ＳｉＯ２とグラファイトを混在させた状態で高温化（１８００℃以上）とする方法が存在する。このときの炭化珪素再結晶化反応は以下のように示される。
【００１９】
【化９】
ＳｉＯ２＋３Ｃ→ＳｉＣ＋２ＣＯ
【００２０】
【化１０】
ＳｉＯ２＋２Ｃ→ＳｉＣ＋ＣＯ２
すなわち、これら各化学式９、１０に示される化学反応が炭化珪素とゲート酸化膜の界面で行われるようにすれば、残留炭素をＳｉＣ（炭化珪素）と一酸化炭素（ＣＯ）若しくは二酸化炭素（ＣＯ２）に変え、炭化珪素とゲート酸化膜との界面から除去することができると考えられる。
【００２１】
また、Ｇｉｂｂｓの自由エネルギーＧを用いて上記した化学式６、７、９、１０を表記すると、以下のように示される。
【００２２】
【化１１】
ＳｉＣ＋２Ｏ２→ＳｉＯ２＋ＣＯ２＋Ｇ１
【００２３】
【化１２】
ＳｉＣ＋３／２Ｏ２→ＳｉＯ２＋ＣＯ＋Ｇ２
【００２４】
【化１３】
ＳｉＯ２＋３Ｃ→ＳｉＣ＋２ＣＯ＋Ｇ３
【００２５】
【化１４】
ＳｉＯ２＋２Ｃ→ＳｉＣ＋ＣＯ２ ＋Ｇ４
そして、これら各化学式１１〜１４それぞれのＧｉｂｂｓの自由エネルギーＧを計算すると、以下のようになる。
【００２６】
【数５】
Ｇ０ １＝−１２３２．６×１０３＋１６１．０９（Ｔ＋２７３）（Ｊ／ｍｏｌ）
【００２７】
【数６】
Ｇ０ ２＝−９４９．６７×１０３＋７２．０２（Ｔ＋２７３）（Ｊ／ｍｏｌ）
【００２８】
【数７】
Ｇ０ ３＝６２４．９６×１０３−３５４．２３（Ｔ＋２７３）（Ｊ／ｍｏｌ）
【００２９】
【数８】
Ｇ０ ４＝４５２．５９×１０３−１７３．２４（Ｔ＋２７３）（Ｊ／ｍｏｌ）
但し、Ｔは温度（℃）であり、Ｇ０ １、Ｇ０ ２、Ｇ０ ３、Ｇ０ ４ はそれぞれの標準状態におけるＧｉｂｂｓの自由エネルギーを示している。なお、ここでいう標準状態とは、気体に対しては２９８．１５Ｋかつ１０１３２５Ｐａのもとでの仮想的な理想気体の状態、固体に対しては２９８．１５Ｋかつ１０１３２５Ｐａのもとでの純粋な状態をいう。
【００３０】
この式により求めた各Ｇｉｂｂｓの自由エネルギーの温度特性を図表に示すと図１６、図１７の実線のように表わされる。なお、図１６は、化学式１２と化学式１３におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図であり、図１７は、化学式１１と化学式１４におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図である。これらの図において、Ｇｉｂｂｓの自由エネルギーが負の範囲（図中零の線より下方）に入ると、その反応が自発的に発生することを示しており、この自発的な反応は、Ｇｉｂｂｓの自由エネルギーが小さくなればなるほど活発になる。
【００３１】
ところで、通常、ゲート酸化膜形成は、１０８０℃程度で行われるが、この温度においては、上記した化学式１１、１２の反応のみが自発的に行われる。このとき、上述した化学式８のように酸化が完全に行われない場合も発生し、残留炭素が発生する。
【００３２】
これに対し、図１６、図１７に示されるように、化学式１３、１４で表わされる炭化珪素際結晶化反応（ＳｉＯ２と炭素（Ｃ）との反応）は、通常のゲート酸化膜形成温度よりも高温（例えば、化学式１３の反応の場合には約１５００℃以上）になると自発的に行われるようになる。
【００３３】
つまり、化学式１３、１４の反応を起こさせ、残留炭素をＳｉＣとＣＯ若しくはＣＯ２に変化させることにより、ＣＯやＣＯ２は外部に放出され、ＳｉＣはあたかもゲート絶縁膜下にもともと存在している炭化珪素のように残るため、炭化珪素とゲート酸化膜との界面の残留炭素を十分に低減することが可能になるのである。
【００３４】
なお、ここではドライ酸化によってゲート酸化膜を形成する場合について、ドライ酸化時に生じ得る反応（図１６、図１７に示す反応）を例に挙げたが、ウェット酸化であっても同様のことがいえる。
【００３５】
ウェット酸化の場合には以下の酸化反応を生じる。
【００３６】
【化１５】
ＳｉＣ＋３Ｈ２Ｏ→ＳｉＯ２＋ＣＯ＋３Ｈ２
【００３７】
【化１６】
ＳｉＣ＋４Ｈ２Ｏ→ＳｉＯ２＋ＣＯ２＋４Ｈ２
また、酸化反応が完全に完了しない場合には、以下の反応のように余剰炭素が生じる。
【００３８】
【化１７】
ＳｉＣ＋２Ｈ２Ｏ→ＳｉＯ２＋Ｃ＋２Ｈ２
また、ウェット酸化時における炭化珪素再結晶化反応は上記した化学式９、１０に示される反応と同様である。
【００３９】
このため、ドライ酸化時と同様に、ウェット酸化時においても各化学式９、１０に示される化学反応が炭化珪素とゲート酸化膜の界面で行われるようにすれば、ドライ酸化時と同様に残留炭素を炭化珪素とゲート酸化膜との界面から除去することができると考えられる。
【００４０】
また、Ｇｉｂｂｓの自由エネルギーＧを用いて上記した化学式を表記すると、以下のように示される。
【００４１】
【化１８】
ＳｉＣ＋３Ｈ２Ｏ→ＳｉＯ２＋ＣＯ＋３Ｈ２＋Ｇ５
【００４２】
【化１９】
ＳｉＣ＋４Ｈ２Ｏ→ＳｉＯ２＋ＣＯ２＋４Ｈ２＋Ｇ６
なお、化学式９、１０に示される反応をＧｉｂｂｓの自由エネルギーＧを用いて表記した場合は、上記した化学式１３、１４と同様である。この自由エネルギーの温度特性を図表に示すと、図１８、図１９のように示される。なお、図１８は、化学式１８と化学式１３におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図であり、図１９は、化学式１９と化学式１４におけるＧｉｂｂｓの自由エネルギーの温度特性を示した図である。この図からも、ウェット酸化の場合にもドライ酸化と同様のことが言えるとわかる。
【００４３】
従って、ウェット酸化の場合においても化学式１３、１４に示される反応が自発的に起きるようにすれば、ドライ酸化のときと同様の効果が得られる。
【００４４】
なお、ここまでの説明ではゲート酸化膜と炭化珪素との界面における残留炭素の低減について説明してきたが、ゲート酸化膜以外の酸化膜と炭化珪素との界面においても同様のことが言える。すなわち、ＬＯＣＯＳ酸化膜やＳＴＩ（Ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）酸化膜等の素子分離用の酸化膜、セル領域の外周に配置されるガードリング等の上に形成される酸化膜等においては、酸化膜と炭化珪素との界面状態によって耐圧に影響を与えるため、これらの界面状態を良好にすることにより耐圧を向上させられる。
【００４５】
そこで、請求項１に記載の発明においては、炭化珪素からなる半導体層（５）が備えられた基板を用意して、半導体層の表面に酸化膜（７）を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化膜を形成する工程を有してなる炭化珪素半導体装置の製造方法において、酸化膜形成工程における熱酸化工程は、酸化珪素（ＳｉＯ２ ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式となる化学式１におけるＧｉｂｂｓの自由エネルギーＧ３が負になるような条件下で熱酸化を行うことを特徴としている。
【００４６】
これにより、残留炭素を炭化珪素（ＳｉＣ）と一酸化炭素（ＣＯ）に変化させ、炭化珪素はあたかも酸化膜下にもともと存在している炭化珪素のように残り、一酸化炭素は外部に放出されるため、残留炭素を低減することができる。
【００４７】
一方、請求項４、５に記載の発明においては、熱酸化工程では、酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式となる化学式２におけるGibbsの自由エネルギーＧ4が負になるような条件下で前記熱酸化を行うことを特徴としている。
【００４８】
これにより、残留炭素を炭化珪素（ＳｉＣ）と二酸化炭素（ＣＯ２）に変化させ、炭化珪素はあたかも酸化膜下にもともと存在している炭化珪素のように残り、二酸化炭素は外部に放出されるため、残留炭素を低減することができる。
【００４９】
ところで、上記化学式１３、１４の反応が自発的に起こるようにするためには、通常のゲート酸化膜形成工程の温度よりも高温にしなければならない。これに対し、ゲート酸化膜が安定して存在できる温度（溶融等しない温度）は、化学式１３、１４が十分に活発的に反応しうる温度よりも低温（約１７００℃）であるためゲート酸化膜の歩留まり等の観点から、あまり高温にするのは好ましくないと言える。そこで、本発明者らはさらなる検討を行った。
【００５０】
上記各化学式１１〜１４におけるＧｉｂｂｓの自由エネルギーは、標準状態に対する酸素ｍｏｌ比率を［Ｏ２］とすれば、上記数５〜８より、それぞれ以下のように示される。
【００５１】
【数９】
Ｇ１＝Ｇ０ １＋Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］
【００５２】
【数１０】
Ｇ２＝Ｇ０ ２−１／２Ｒ（Ｒ＋２７３）ｌｎ［Ｏ２］
【００５３】
【数１１】
Ｇ３＝Ｇ０ ３＋２Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］
【００５４】
【数１２】
Ｇ４＝Ｇ０ ４＋Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］
ただし、数１１の導出は、以下のように行った。二酸化珪素（ＳｉＯ２）と炭素（Ｃ）の反応である化学式１４は、標準状態に対する二酸化炭素（ＣＯ２）のｍｏｌ比率に依存している。一方、反応系全体を示す二酸化炭素（ＣＯ２）の大半は、炭化珪素（ＳｉＣ）の酸化反応（化学式１１）から生成される。この酸化反応における二酸化炭素（ＣＯ２）ｍｏｌ比率［ＣＯ２］は、酸素（Ｏ２）ｍｏｌ比率［Ｏ２］と化学式１４により関係付けられている。また、反応部位近傍では化学式１４が平衡状態にあると考えられるから、二酸化炭素（ＣＯ２）ｍｏｌ比率［ＣＯ２］は酸素（Ｏ２）ｍｏｌ比率［Ｏ２］に一致する。以上の考察から［ＣＯ２］＝［Ｏ２］を代入して計算している。また、数１２の導出についても同様に行っている。
【００５５】
これら数９〜１２にから判るように、各Ｇｉｂｂｓの自由エネルギーは、酸素ｍｏｌ比率を小さくすることにより変化する。具体的には、酸化反応のＧｉｂｂｓの自由エネルギーは酸素ｍｏｌ比率を小さくすることにより正方向にシフトし、炭化珪素再結晶化反応のＧｉｂｂｓの自由エネルギーは酸素ｍｏｌ比率を小さくすることにより負方向にシフトする。酸素ｍｏｌ比率［Ｏ２］を小さくした場合におけるＧｉｂｂｓの自由エネルギーの変化を図１６及び図１７中に点線及び二点鎖線で示す。なお、ここでは、［Ｏ２］＝１０−１と［Ｏ２］＝１０−３とした場合を示してある。
【００５６】
これらの図から判るように、炭化珪素再結晶化反応のうち化学式９で示されるものは約１０００℃以上、化学式１０で示されるものは約１２００℃以上でＧｉｂｂｓの自由エネルギーが負に転じ、自発的に反応が起こるようになる。
【００５７】
具体的に、化学式９及び化学式１０に示す各反応が自発的に起こるようになる条件、つまりＧｉｂｂｓの自由エネルギーが負になる条件を、数１１、数１２から求めると以下の式で表される。
【００５８】
【数１３】
６２４．９６×１０３−３５４．２３（Ｔ＋２７３）＋２Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］≦０
【００５９】
【数１４】
４５２．５９×１０３−１７３．２４（Ｔ＋２７３）＋Ｒ（Ｔ＋２７３）ｌｎ［Ｏ２］≦０
これら数１３、数１４を満たすように酸素ｍｏｌ比率を調整することによって、Ｇｉｂｂｓの自由エネルギーを負にすることが可能になる。そして、これら数１３、数１４より酸素ｍｏｌ比率と熱処理時の温度とが相関関係にあることが判るため、酸素ｍｏｌ比率を調節することによってゲート酸化膜が安定に存在しうる温度以下でＧｉｂｂｓの自由エネルギーを負にすることが可能となる。
【００６０】
また、ウェット酸化の場合に上記化学式９、１０の反応が自発的に起こるようにするときもドライ酸化の場合と同様のことが言える。このウェット酸化の場合のＧｉｂｂｓの自由エネルギーが負になる条件は、数１３、１４と同様の方法によって求めることができ、以下の式で表わされる。
【００６１】
【数１５】
６２４．９６×１０３−３５４．２３（Ｔ＋２７３）＋２Ｒ（Ｔ＋２７３）ｌｎ［Ｈ２Ｏ］≦０
【００６２】
【数１６】
４５２．５９×１０3−１７３．２４（Ｔ＋２７３） ＋Ｒ（Ｔ＋２７３）ｌｎ［Ｈ2Ｏ］≦０
従って、請求項１に示すように、酸素ｍｏｌ比率［Ｏ2］が、数１で示される条件を満たすように熱酸化条件を設定すれば、ドライ酸化時に化学式１の反応が自発的に起こるようにすることができる。また、請求項２に示すように、水蒸気ｍｏｌ比率［Ｈ2Ｏ］が、数２で示される条件を満たすように熱酸化条件を設定すれば、ウェット酸化時に化学式１の反応が自発的に起こるようにすることができる。
【００６３】
また、請求項４に示すように、酸素ｍｏｌ比率［Ｏ2］が、数３で示される条件を満たすように熱酸化条件を設定すれば、ドライ酸化時に化学式２の反応が自発的に起こるようにできる。また、請求項５に示すように、水蒸気ｍｏｌ比率［Ｈ2Ｏ］が、数４で示される条件を満たすように熱酸化条件を設定すれば、ウェット酸化時に化学式２の反応が自発的に起こるようにすることができる。
【００６４】
そして、請求項６に示すように、熱処理温度を１２００℃以上とすれば、化学式１及び化学式２の反応がともに自発的に起こるようにすることができる。
【００６５】
一方、熱酸化工程後に装置内を低温化させる際等において、酸化膜が形成され、その酸化膜と半導体層との界面に残留炭素が発生することも考えられる。このため、請求項７に記載の発明においては、酸化膜形成工程では、熱酸化工程後における酸化膜の膜厚の増加量を６ｎｍ以下となるようにすることを特徴としている。
【００６６】
このように、熱酸化工程後における酸化膜厚の増加をできる限り少なくとどめることで、界面準位密度の増加を防ぐことができ、良質な酸化膜と炭化珪素の界面を得ることができる。
【００７１】
請求項８に記載の発明においては、熱酸化工程の後に、基板の周囲に存在する酸化ガスの分圧が熱酸化工程時における酸化レートの１／１０となるように調整する分圧調整工程を行うことを特徴としている。このように、酸化ガスの分圧を調整することによっても、熱酸化工程時と比べて酸化レートを低下させることができ、酸化膜厚の増加を少なくすることができる。これにより、界面準位密度の増加を防ぐことができ、良質な酸化膜と炭化珪素の界面を得ることができる。
【００７２】
例えば、請求項９に示すように、分圧調整工程は、酸化装置内に存在する酸化ガスを不活性ガスで置換し、酸化ガスの減圧することによって行う。また、請求項１０に示すように、分圧調整工程は、基板に対して不活性ガスを吹き付けることにより、基板の周囲における酸化ガスの分圧を調整することで行うこともできる。さらに、請求項１１に示すように、熱酸化工程と分圧調整工程とを異なる装置内で行い、熱酸化工程を行う酸化装置から分圧調整工程を行う装置内へ基板を移動させることにより行うことも可能である。
【００７３】
請求項１２に記載の発明においては、熱酸化工程では、熱酸化温度を１２５０℃以上かつ１４００℃以下とすることを特徴としている。
【００７７】
請求項１３に記載の発明においては、酸化膜形成工程は、熱酸化工程後に１０００℃以下の温度で第１のアニール処理を行う工程を有していることを特徴としている。このような第１のアニール処理を行うことで、valenceband側の界面準位をさらに低減させることができるため、炭化珪素界面の総トラップ電荷量を減少させることができ、より装置の信頼性を向上させることもできる。
【００７８】
請求項１４に記載の発明においては、酸化膜形成工程は、第１のアニール処理後に、１２５０℃以上の温度で第２のアニール処理を行う工程を有していることを特徴としている。
【００７９】
このような第２のアニール処理を行っても、残留炭素を低減することができると共に、ＯＨ基の電子トラップを減らすことができる。これにより、さらにチャネル移動度を向上させることができ、オン抵抗のさらなる低減を図ることができる。好ましくは、請求項１５に示すように、第２のアニール処理を１３００℃以上の温度で行えば、より効率よく残留炭素を低減することができる。
【００８０】
また、請求項１６に示すように、熱酸化工程の温度と第２のアニール処理の温度とを同一温度に設定すれば、製造工程の簡略化を図ることも可能である。
【００８１】
請求項１７に記載の発明においては、酸化膜形成工程は、熱酸化工程よりも後に、Ｈ2を雰囲気ガスとして用いたＨ2アニール処理を行う工程を有していることを特徴としている。
【００８２】
このようなＨ２アニール処理を行うことで、炭化珪素界面に形成されたＳｉのダングリングボンドを水素終端することができ、界面準位密度をさらに低減できると共に、高温酸化や高温アニールによるＨ原子抜けを防止することができる。
【００８３】
さらに、上述したように、熱酸化時において化学式９及び化学式１０に示す炭化珪素再結晶化反応が自発的に起こるようにＧｉｂｂｓの自由エネルギーが負になるようにしたが、酸化膜形成後のアニール処理時においても同様に炭化珪素再結晶化反応を起こさせることができる。
【００８４】
そこで、請求項１８に記載の発明においては、アニール処理工程では、酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式として化学式３（化学式４）におけるGibbsの自由エネルギーＧ3が負になるような条件下で前記アニール処理を行うことを特徴としており、アニール処理時において請求項１と同様の効果を得ることができる。
【００８５】
請求項２２に記載の発明においては、熱酸化工程とアニール処理工程との熱処理温度を同等にすることを特徴としている。
【００８６】
このように、熱酸化工程とアニール処理工程の熱処理温度を同等にすれば、これらの工程の移行に際し、装置内温度の昇降の必要性を無くすことができるため、製造工程の簡略化を図ることができる。
【００８７】
なお、アニール処理時の雰囲気は、請求項２３に示すように、不活性ガスを含む雰囲気、請求項２４に示すように、水素ガスを含む雰囲気等とすることができる。不活性ガス雰囲気としては、アルゴン、窒素、ヘリウムなどが適用できる。また、不活性ガスと水素ガスとを混合した混合雰囲気としてもよい。また、必要に応じて酸素（Ｏ2）や水蒸気（Ｈ2Ｏ）を混入したり、シラン（ＳｉＨ4）を混入してもよい。
【００９６】
なお、このような酸化膜と炭化珪素との間における残留炭素の低減方法を用いた炭化珪素の製造方法は、請求項２５に示すようなラテラルＭＯＳＦＥＴを構成する炭化珪素半導体装置、もしくは、請求項２６に示すように、蓄積型の縦型パワーＭＯＳＦＥＴを構成する炭化珪素半導体装置の製造方法に適用すると好適である。
【００９７】
また、請求項２７に示すように、ガードリングの上に酸化膜を形成してなる炭化珪素半導体装置、請求項２８に示すように、複数の素子のそれぞれを絶縁分離する素子分離酸化膜を有してなる炭化珪素半導体装置の製造方法に適用すると好適である。
【００９８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００９９】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用して形成したｎチャネルタイプのプレーナ型ＭＯＳＦＥＴ（以下、縦型パワーＭＯＳＦＥＴという）の断面構成を示す。以下、図１に基づいて、縦型パワーＭＯＳＦＥＴの構成について説明する。
【０１００】
炭化珪素からなるｎ＋ 型基板１は上面を主表面１ａとし、主表面１ａの反対面である下面を裏面１ｂとしている。このｎ＋ 型基板１の主表面１ａ上には、基板１よりも低いドーパント濃度を有する炭化珪素からなるｎ− 型エピタキシャル層（以下、ｎ− 型エピ層という）２が積層されている。
【０１０１】
このとき、ｎ＋ 型基板１の主表面１ａ及びｎ− 型エピ層２の上面が（０００１）Ｓｉ面もしくは（１１−２０）ａ面としている。これは、（０００１）Ｓｉ面とすることにより低い表面状態密度が得られ、（１１−２０）ａ面とすることにより低い表面状態密度でかつ完全に螺旋転位の無い結晶が得られるからである。
【０１０２】
ｎ− 型エピ層２の表層部における所定領域には、所定深さを有するｐ型ベース領域３が形成されている。このｐ型ベース領域３はＢをドーパントとして形成されており、略１×１０１７ｃｍ−３以上の濃度となっている。また、ｐ型ベース領域３の表層部の所定領域には、該ベース領域３よりも浅いｎ＋ 型ソース領域４が形成されている。
【０１０３】
さらに、ｎ＋ 型ソース領域４とｎ− 型エピ層２とを繋ぐように、ｐ型ベース領域３の表面部にはｎ− 型ＳｉＣ層５が延設されている。このｎ− 型ＳｉＣ層５は、エピタキシャル成長にて形成されたものであり、エピタキシャル膜の結晶が４Ｈ、６Ｈ、３Ｃのものを用いている。尚、このｎ− 型ＳｉＣ層５はデバイスの動作時にチャネル形成層として機能する。以下、ｎ− 型ＳｉＣ層５を表面チャネル層という。
【０１０４】
表面チャネル層５はＮ（窒素）をドーパントに用いて形成されており、そのドーパント濃度は、例えば１×１０１５ｃｍ−３〜１×１０１７ｃｍ−３程度の低濃度で、かつ、ｎ− 型エピ層２及びｐ型ベース領域３のドーパント濃度以下となっている。これにより、低オン抵抗化が図られている。
【０１０５】
そして、ｐ型ベース領域３の間に位置するｎ− 型エピ層２がいわゆるＪ−ＦＥＴ部６を構成している。
【０１０６】
表面チャネル層５の上面およびｎ＋ 型ソース領域４の上面には熱酸化にてゲート酸化膜７が形成されている。
【０１０７】
さらに、ゲート酸化膜７の上にはポリシリコンゲート電極８が形成されている。ポリシリコンゲート電極８は絶縁膜９にて覆われている。絶縁膜９としてＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）膜が用いられている。この絶縁膜９の上にはソース電極１０が形成され、ソース電極１０はｎ＋ 型ソース領域４およびｐ型ベース領域３と接している。また、ｎ＋ 型基板１の裏面１ｂには、ドレイン電極層１１が形成されている。
【０１０８】
このように構成されたプレーナ型ＭＯＳＦＥＴは、チャネル形成層の導電型を反転させることなくチャネルを誘起する蓄積モードで動作するため、導電型を反転させる反転モードのＭＯＳＦＥＴに比べチャネル移動度を大きくすることができ、オン抵抗を低減させることができる。
【０１０９】
そして、本実施形態における縦型パワーＭＯＳＦＥＴでは、後述する方法により、表面チャネル層５とゲート酸化膜７の界面における残留炭素が低減されている。このため、さらにチャネル移動度が高めることができ、さらにオン抵抗を低減することができる。
【０１１０】
以下、本実施形態における縦型パワーＭＯＳＦＥＴの製造方法について説明する。図２〜図４に、本実施形態の縦型パワーＭＯＳＦＥＴの製造工程を示し、これらの図に基づいて説明する。
【０１１１】
〔図２（ａ）に示す工程〕
まず、ｎ型４Ｈ、６Ｈ、３Ｃ又は１５Ｒ−ＳｉＣ基板、すなわちｎ＋ 型基板１を用意する。ここで、ｎ＋ 型基板１はその厚さが４００μｍであり、主表面１ａが（０００１）Ｓｉ面、又は、（１１２−０）ａ面である。この基板１の主表面１ａに厚さ５μｍのｎ− 型エピ層２をエピタキシャル成長する。本例では、ｎ−型エピ層２は下地の基板１と同様の結晶が得られ、ｎ型４Ｈ、６Ｈ、３Ｃ又は１５Ｒ−ＳｉＣ層となる。
【０１１２】
〔図２（ｂ）に示す工程〕
ｎ− 型エピ層２の上の所定領域にＬＴＯ膜２０を配置し、これをマスクとしてＢ＋ （若しくはアルミニウム）をイオン注入して、ｐ型ベース領域３を形成する。このときのイオン注入条件は、温度が７００℃で、ドーズ量が１×１０１６ｃｍ−２としている。
【０１１３】
〔図２（ｃ）に示す工程〕
ＬＴＯ膜２０を除去した後、ｎ− 型エピ層２の表面部及びｐ型ベース領域３の表面部に表面チャネル層５を化学気相成長法（ＣＶＤ法）によりエピタキシャル成長させる。
【０１１４】
また、このとき、縦型パワーＭＯＳＦＥＴをノーマリオフ型にするために、表面チャネル層５の厚み（膜厚）は以下の数式に基づいて決定している。縦型パワーＭＯＳＦＥＴをノーマリオフ型とするためには、ゲート電圧を印加していない状態の際に、表面チャネル層５に広がる空乏層が電気伝導を妨げるように十分なバリア高さを有している必要がある。この条件は次式にて示される。
【０１１５】
【数１７】
但し、Ｔｅｐｉ は表面チャネル層５に広がる空乏層の高さ、φｍｓは金属と半導体の仕事関数差（電子のエネルギー差）、Ｑｓはゲート酸化膜７中の空間電荷、Ｑｆｃはゲート酸化膜（ＳｉＯ２）と表面チャネル層５との間の界面の固定電荷、Ｑｉは酸化膜中の可動イオン、Ｑｓｓはゲート酸化膜７と表面チャネル層５の界面の表面電荷、Ｃｏｘはゲート絶縁膜７の容量である。
【０１１７】
この数１に示される右辺第１項は表面チャネル層５とｐ型ベース領域３とのＰＮ接合のビルトイン電圧Ｖｂｕｉｌｔ による空乏層の伸び量、すなわちｐ型ベース領域３から表面チャネル層５に広がる空乏層の伸び量であり、第２項はゲート絶縁膜７の電荷とφｍｓによる空乏層の伸び量、すなわちゲート絶縁膜７から表面チャネル層５に広がる空乏層の伸び量である。従って、ｐ型ベース領域３から広がる空乏層の伸び量と、ゲート絶縁膜７から広がる空乏層の伸び量との和が表面チャネル層５の厚み以上となるようにすれば縦型パワーＭＯＳＦＥＴをノーマリオフ型にすることができるため、この条件を満たすようなイオン注入条件で表面チャネル層５を形成している。
【０１１８】
このようなノーマリオフ型の縦型パワーＭＯＳＦＥＴは、故障などによってゲート電極に電圧が印加できないような状態となっても、電流が流れないようにすることができるため、ノーマリオン型のものと比べて安全性を確保することができる。
【０１１９】
〔図３（ａ）に示す工程〕
表面チャネル層５の上の所定領域にＬＴＯ膜２１を配置し、これをマスクとしてＮ（窒素）等のｎ型不純物をイオン注入し、ｎ＋型ソース領域４を形成する。このときのイオン注入条件は、７００℃、ドーズ量は１×１０１５ｃｍ−２としている。
【０１２０】
〔図３（ｂ）に示す工程〕
ＬＴＯ膜２１を除去した後、フォトレジスト法を用いて表面チャネル層５の上の所定領域にＬＴＯ膜２２を配置し、これをマスクとしてＲＩＥによりｐ型ベース領域３上の表面チャネル層５を部分的にエッチング除去する。
【０１２１】
〔図３（ｃ）に示す工程〕
そして、ＬＴＯ膜２２をマスクにしてＢ＋ をイオン注入し、ディープベース層３０を形成する。これにより、ｐ型ベース領域３の一部が厚くなったものとなる。このディープベース層３０は、ｎ＋ 型ソース領域４に重ならない部分に形成されると共に、ｐ型ベース領域３のうちディープベース層３０が形成された厚みが厚くなった部分が、ディープベース層３０が形成されていない厚みの薄い部分よりも不純物濃度が濃く形成される。
【０１２２】
〔図４（ａ）に示す工程〕
さらに、ＬＴＯ膜２２を除去した後、基板の上に酸素雰囲気としたドライ酸化による熱処理によってゲート酸化膜７を形成する。このとき、酸化装置内の酸素ｍｏｌ比率［Ｏ２］が１０−３となるようにし、雰囲気温度は１２５０℃としている。
【０１２３】
このような雰囲気でゲート酸化膜７を形成すれば、上記した図１６、図１７で示したように、化学式９及び化学式１０で示される炭化珪素再結晶化反応が両方とも起こるようにすることができる。このため、ゲート酸化膜７の形成中に、ゲート酸化膜７と表面チャネル層５との界面等に発生する残留炭素を低減することができる。これにより、チャネル移動度を向上させることができ、オン抵抗のさらなる低減を図ることができる。
【０１２４】
また、このあと、必要に応じてアニール処理を行う。このアニール処理では、上記化学式９及び化学式１０で示す炭化珪素再結晶化反応を起こさせ、ゲート酸化膜７と表面チャネル層５との界面等の残留炭素をさらに低減する。
【０１２５】
このアニール処理においては、不活性ガス雰囲気とし、上記熱酸化と同等以上の雰囲気温度とする処理を行う。不活性ガスとしては、窒素、ヘリウム、アルゴン等を用いることができる。また、不活性ガスに変えて水素を用いたり、不活性ガスに水素を加えた混合ガスを用いたりすることも可能である。また、必要に応じて酸素や水蒸気を混入したり、シラン（ＳｉＨ４）を混入したりしてもよい。
【０１２６】
このようなアニール処理を行うことにより、化学式９及び化学式１０に示した炭化珪素再結晶化反応を起こさせ、残留炭素を低減することが可能になる。これにより、さらに残留炭素を低減することができ、さらにチャネル移動度を向上させ、オン抵抗低減を図ることができる。
【０１２７】
その後、ゲート酸化膜７の上にＬＰＣＶＤによりポリシリコン層を成膜する。このときの成膜温度は６００℃としている。この後、ポリシリコン層をパターニングしてゲート電極８を形成する。
【０１２８】
〔図４（ｂ）に示す工程〕
引き続き、ゲート酸化膜７の不要部分を除去した後、ＬＴＯよりなる絶縁膜９を形成してゲート電極８及びゲート酸化膜７を覆う。より詳しくは、成膜温度は４２５℃であり、成膜後に１０００℃のアニールを行う。
【０１２９】
〔図４（ｃ）に示す工程〕
そして、室温での金属スパッタリングによりソース電極１０及びドレイン電極１１を配置する。また、成膜後に１０００℃のアニールを行う。
【０１３０】
このようにして、図１に示すＭＯＳＦＥＴが完成する。
【０１３１】
（第２実施形態）
熱酸化処理もしくはアニール処理後に、酸化装置内を低温化させると、酸化装置内の温度が上記化学式９及び化学式１０に示す炭化珪素際結晶化反応が自発的に起こらない範囲となり、ゲート酸化膜７と表面チャネル層５との界面などに発生する残留炭素が増大してしまう場合が想定される。
【０１３２】
そこで、実際に炭化珪素を１２５０℃で熱酸化した後に、酸化装置内に酸化ガスが残留した状態で酸化装置の温度を低下させながら酸化膜厚の増加量と界面準位密度との関係を調べた。その結果を図５に示す。なお、図５（ａ）は結果をリニアプロットで示したものであり、図５（ｂ）は結果をｌｏｇプロットで示したものである。この図に示されるように、酸化装置内を低温化させる際に酸化膜厚が増加し、その増加量に応じて界面準位密度が増加することが分かる。これは、最終的な炭化珪素と酸化膜との界面が、上記化学式９及び化学式１０に示す炭化珪素際結晶化反応が自発的に起こらない範囲で形成されてしまい、この界面に残留炭素が多く生成されるからである。
【０１３３】
従って、本実施形態では、熱酸化処理もしくはアニール処理後における酸化装置内の低温化の際に、ゲート酸化膜７と表面チャネル層５との界面などに発生する残留炭素が増大してしまうことを防止する。
【０１３４】
以下、本実施形態における炭化珪素半導体装置の製造方法について説明するが、熱酸化処理もしくはアニール処理までの工程に関しては第１実施形態と同様であるため、ここでは省略する。
【０１３５】
まず、第１実施形態の図２（ａ）に示す工程から図４（ａ）に示す工程を行い、ゲート酸化膜７を形成する熱酸化処理、もしくは必要に応じて行うアニール処理まで実施する。
【０１３６】
その後、酸化停止工程として酸化装置内、少なくともｎ＋ 型基板１を急冷する冷却工程を行う。例えば、酸化装置として急加熱・急冷が容易に行えるランプ加熱装置を用いたり、酸化装置内に備えられた酸化炉心管を空冷もしくは水冷によって冷却したり、若しくはｎ＋型基板１に不活性ガスやフッ素ガス等の冷却ガスを吹き付けることによって、上記急冷を行う。
【０１３７】
具体的には、図５に表されるように、酸化膜厚が６ｎｍになると界面準位密度の増加の傾斜が非常に大きくなり、指数的に界面準位密度が増加することことから、低温化時に形成される酸化膜厚が６ｎｍ以下となるように急冷を行う。仮に、上記熱酸化処理もしくはアニール処理を１２００℃以上で行っていたとすると、例えば１０ｍｉｎ以内に酸化装置内の温度が９００℃以下となるようにする。
【０１３８】
このような急冷を行うことで、短時間で酸化を停止させることができるため、酸化装置の低温化時に形成される酸化膜厚をできる限り薄くすることができると共に、ゲート酸化膜７と表面チャネル層５との界面に発生する残留炭素の量を最小限に抑えることができる。
【０１３９】
このように、熱酸化処理、もしくはアニール処理の後に、酸化装置内を急冷することにより、ゲート酸化膜７と表面チャネル層５との界面に発生する残留炭素の量を最小限に抑えることができ、チャネル移動度の向上を図ることができると共に、さらなるオン抵抗の低減を図ることができる。
【０１４０】
なお、本実施形態のように冷却工程は、熱酸化処理やアニール処理が行われる酸化装置内で行っても良いが、これら各処理を異なる装置内で行い、直接、ｎ＋型基板１を熱酸化処理やアニール処理が行われた酸化装置よりも低温に設定された場所に移動させるようにすれば、容易に急冷を行うことができる。
【０１４１】
また、ｎ＋型基板１に対して、冷却ガス（例えば、Ｎ２、Ａｒ、Ｈｅ等の不活性ガス）を吹き付けることによって行うこともできる。
【０１４２】
（第３実施形態）
本実施形態では、第２実施形態とは異なる方法で、熱酸化処理もしくはアニール処理後に、ゲート酸化膜７と表面チャネル層５との界面などに発生する残留炭素が増大してしまうことを防止する。
【０１４３】
以下、本実施形態における炭化珪素半導体装置の製造方法について説明するが、熱酸化処理もしくはアニール処理までの工程に関しては第１実施形態と同様であるため、ここでは省略する。
【０１４４】
まず、第１実施形態の図２（ａ）に示す工程から図４（ａ）に示す工程を行い、ゲート酸化膜７を形成する熱酸化処理、もしくは必要に応じて行うアニール処理まで実施する。
【０１４５】
その後、酸化停止工程として、温度は１２００℃以上に保ったまま、酸化装置内の酸化ガス分圧（内圧）を調整する内圧調整工程を行い、熱酸化処理時よりも低く設定する。この酸化装置内の酸化ガス分圧は、以下のように設定している。
【０１４６】
図６（ａ）、図６（ｂ）に、ドライ酸化時における酸化ガス分圧（Ｏ２分圧）と酸化レートと酸化温度との関係と、ウェット酸化時における酸化ガス分圧（Ｈ２Ｏ分圧）と酸化レートと酸化温度との関係を調べた結果を示す。
【０１４７】
これらの図において、Ｏ２分圧もしくはＨ２Ｏ分圧が１０４Ｐａ〜０．１０５ＭＰａであるときが常圧、つまり熱酸化処理もしくはアニール処理時における酸化装置内の圧力である。これらの図から分かるように、例えば１２００℃以上においては、Ｏ２分圧もしくはＨ２Ｏ分圧が常圧の１／１００程度になると、酸化レートが１／１０程度まで下がることが分かる。つまり、Ｏ２分圧もしくはＨ２Ｏ分圧を低下させることにより、あまり酸化膜が形成されないようにできる。
【０１４８】
そして、このように酸化ガス分圧を低下させることにより、第２実施形態の図５で示したように酸化膜厚が６ｎｍ以下となるようにすれば、熱酸化処理もしくはアニール処理後に形成される酸化膜の厚みを薄くすることができると共に、ゲート酸化膜７と表面チャネル層５との界面に発生する残留炭素の量を最小限に抑えることができる。
【０１４９】
図７（ａ）に、酸化ガス分圧の減圧時間に対する酸化装置内の酸化ガス分圧比の関係を示す。この図は、図７（ｂ）に示すように、酸化装置の容量をＶ［ｌ］と想定し、酸化ガスではない注入ガス（例えば窒素、アルゴン、ヘリウム等の１００％不活性ガス）をΔｔ［ｍｉｎ］の間にａ［ｌ／ｍｉｎ］導入した後、瞬間的に酸化装置内の酸化ガスの濃度が均等になり、その濃度が関数ｆ（ｔ＋Δｔ）で表され、酸化装置から排出される酸化ガスの濃度がｆ（ｔ＋Δｔ）・ａ・Δｔで表されるとすると、次式が導き出される。
【０１５０】
【数１８】
また、この数１８を関数ｆ（ｔ＋Δｔ）についてまとめると、次式となる。
【０１５２】
【数１９】
そして、この数１９で示される微分方程式を解くと、図７（ａ）の結果が得られる。なお、この図７（ａ）では、注入ガスの流量をＶ／３［ｌ／ｍｉｎ］、Ｖ／１０［ｌ／ｍｉｎ］とした場合について図示してある。
【０１５４】
この図から分かるように、酸化ガス分圧を１／１００程度に低下させるのに、注入ガスの流量がＶ／１０であれば４５分程度、Ｖ／３であれば１５分程度かかる。これらの時間中に形成される酸化膜の厚みは、酸化装置内の温度が１２００℃以上に保たれているとすると、図６（ａ）、図６（ｂ）からほぼ６ｎｍ以下となることが分かる。
【０１５５】
このように、酸化装置内の温度と酸化レートを考慮しつつ酸化装置内への注入ガスの流量を設定することで、熱酸化処理もしくはアニール処理後に形成される酸化膜の厚みを６ｎｍ以下とすることができる。これにより、第２実施形態と同様の効果を得ることができる。
【０１５６】
参考として、図８に伝導帯からのエネルギーＥｃ−Ｅ（ｅＶ）と界面準位との関係について調べた結果を示す。この図に示されるように、１０８０℃でウェット酸化するよりも１２５０℃でドライ酸化する方が界面準位密度が減少している。これは、残留炭素に起因する電子トラップが減少したからであると考えられる。さらに、酸化ガスをＡｒガスに置換することによって酸化ガス分圧を低下させることにより、１２５０℃のドライ酸化よりもさらに界面準位密度が減少している。このように、本実施形態を適用することにより、さらなる界面準位密度の低減を図ることが可能となる。
【０１５７】
なお、本実施形態では酸化装置内に不活性ガスを注入することにより、酸化ガスを不活性ガスに置換し、酸化装置内の酸化ガス分圧を低下させるようにしたが、酸化ガスを引き抜くことによって酸化装置内を減圧するようにしても良い。また、ｎ＋型基板１に不活性ガスを吹き付けることにより、ｎ＋型基板１の近傍における酸化ガス分圧を調整するようにしてもよい。
【０１５８】
また、本実施形態のように酸化ガス分圧の減圧は、熱酸化処理やアニール処理が行われる酸化装置内で行っても良いが、直接、ｎ＋型基板１を熱酸化処理やアニール処理が行われた酸化装置よりも酸化ガス分圧が低圧に設定された場所に移動させるようにすれば、容易に酸化ガス分圧の減圧を行うことができる。
【０１５９】
（第４実施形態）
本実施形態は、第１〜第３実施形態に対して、酸化温度と酸化雰囲気、酸化後のアニール温度を変化させることで、ＭＯＳ界面の更なる改善効果を図るものである。本実施形態におけるＭＯＳＦＥＴの製造方法についての考察を図９〜図１２を基に説明する。
【０１６０】
図９は、図１０に示すＭＯＳダイオード、すなわちｐ＋型基板２００上にｐ型エピタキシャル層（ｐ−型エピ層という）２０１を形成すると共に、ｐ−型エピ層２０１上にソース領域２０２を形成し、さらにｐ−型エピ層２０１上にゲート酸化膜２０３を介してゲート電極２０４を形成した構造を用いてＣ−Ｖ特性を測定したものであり、酸化雰囲気と温度の関係を調べた結果を表している。図９のゲート電圧が正の電圧の方は、ＭＯＳ表面が反転する側を表し、負の電圧の方が蓄積する側を表している。
【０１６１】
図９から、ウェット雰囲気では酸化温度を高くするほど反転する電圧が低くなるという結果が得られた。また、１０８０℃に比べ１２００℃、１２５０℃では、傾きが急峻になった。この傾きや反転する電圧は、界面の電子トラップの量に関係している。すなわち、傾きが緩やかであることは、ゲート電極へ印加した電圧が、界面の電子トラップに電子をトラップさせることに費やされてしまい、炭化珪素表面のポテンシャルが変化し難くなって、ゲートヘの印加電圧に対するキャパシタンスの変化として変化し難くなっていることを表している。また、反転する電圧は、電子トラップにトラップされた電子量の変化により変化し、電子トラップが多いほどＣ−Ｖ特性の波形がゲート電圧の正の方向にシフトする。そして、酸化温度により反転する電圧と傾きが変化することは、酸化膜中の残留炭素に起因する電子トラップの量や、Ｓｉで知られるようにＯＨ基からなる電子トラップの量に関係していると考えられる。
【０１６２】
このように、高温で酸化することにより反転する電圧が小さくなること、また、１０８０℃に比べ１２００℃、１２５０℃では傾きが急峻になることは、残留炭素の量が減少し、ウェット酸化により形成されるＯＨ基の電子トラップがアニールアウトされて減少したためであると考えられる。
【０１６３】
また、蓄積側のウェット酸化のＣ−Ｖ特性の波形は、ドライに比べ高いゲート電圧で蓄積状態になる。このことは、ウェット酸化を用いることによりｖａｌｅｎｃｅｂａｎｄ側の界面準位の量が低減していることを表している。このことは、炭化珪素の界面準位の総量を低減し、トラップ電荷量を低減できることを表している。このように、蓄積側に関しては、ウェット酸化を用いることで、より装置の信頼性の向上を図ることができる。
【０１６４】
さらに、ウェット酸化において、酸化温度を１０００℃以下、好ましくは９５０℃以下まで低減すると、１２００℃や１２５０℃のウェット酸化に比べてさらに高いゲート電圧で蓄積状態となり、これ以下の温度では、ｖａｌｅｎｃｅｂａｎｄ側の界面準位の量をさらに低減する効果があることもわかった。これは、１０００℃以下にすることで、酸化膜がほとんど形成されないような条件でのアニール処理を行え、酸化膜形成時に生じる残留炭素の発生を防止できるからである。この１０００℃以下の酸化（以下、再酸化法と呼ぶ）を残留カーボンを引き抜く高温での酸化の後に行う方法と組み合わせることで、ｖａｌｅｎｃｅｂａｎｄ側の界面準位の量をさらに低減することが可能になる。
【０１６５】
一方、ドライ酸化では、反転側では１２５０℃の方が１２００℃に比べ傾きが急峻になった。これは、ドライ酸化の場合にはウェット酸化と異なり、ウェット酸化時に形成されるＯＨ基の電子トラップが存在しないことから、残留炭素の量が減少し、残留炭素による電子トラップが減少したことが原因であると考えられる。また、ドライ酸化を１２００℃から１２５０℃とすることにより高いゲート電圧で蓄積状態になる。このことは、ｖａｌｅｎｃｅｂａｎｄ側の界面準位の量が低減していることを表しており、ドライ酸化の高温化によりｖａｌｅｎｃｅｂａｎｄ側のホールトラップを低減する効果もあるといえる。このように、反転側に関しては、ドライ酸化を用いることで、より装置の信頼性の向上を図ることができる。
【０１６６】
続いて、図１１に、１０８０℃でのウェット酸化を行った後に、Ａｒ雰囲気下において１２００℃、１３００℃の温度でアニール処理を行った場合におけるラテラルＭＯＳＦＥＴのＩＤ−ＶＧ特性の変化を見た結果を示す。
【０１６７】
この図からわかるようにアニール処理を行うことにより、ＩＤ−ＶＧ特性は、負の側にシフトすると共に、傾きが急峻になる（１×１０１０Ａ付近）。これは、アニール処理により、残留炭素の量を減少させられると共に、ＯＨ基をアニールアウトし電子トラップ量を減少させられるからであると考えられる。従って、これにより、ＩＤ−ＶＧ特性の傾きと比例の関係にあるチャネル移動度を高くすることができる。
【０１６８】
また、１０８０℃でのウェット酸化の後にアニール処理を行わない場合と１３００℃でのアニール処理を行った場合について、Ｉ−Ｖ特性の波形を比較すると、ゲート電圧の負側への変化量は、図９の反転側の１０８０℃のウェット酸化から１２５０℃のドライ酸化のＣ−Ｖ特性の変化量とほぼ一致する。このことは、１３００℃以上のアニールを行うことにより、ウェット酸化時に形成されるＯＨ基に起因する電子トラップを回復できたことを示していると考えられる。
【０１６９】
さらに、高温酸化による効果とアニールによる効果を組合せた場合の実験も行った。図１２は、酸化方法とアニール方法とを変化させてｎ型のエピタキシャルウェハ上にゲート酸化膜を形成した場合に、それぞれのＭＯＳダイオードのＣ−Ｖ特性を測定し、その特性から界面準位密度のエネルギー分布を算出したものである。なお、ここでは、１０８０℃のウェット酸化を行った場合、１２５０℃のドライ酸化を行った場合、１２５０℃でのドライ酸化後にＡｒ雰囲気下で１２５０℃のアニール処理を１時間行った場合の３水準について図示している。
【０１７０】
上記３水準において、各酸化膜の厚みは、全て４０ｎｍであった。そして、この場合において、１０８０℃でウェット酸化するよりも１２５０℃でドライ酸化した方が界面準位が減少していることが分かる。これは、残留炭素に起因する電子トラップが減少したからであると考えられる。さらに、Ａｒアニールを加えることにより、１２５０℃のドライ酸化の場合よりも界面準位密度が減少している。これも、アニール処理により残留Ｃをさらに減少させ電子トラップが減少したからであると考えられる。
【０１７１】
以上の考察に基づき、本実施形態におけるＭＯＳＦＥＴの製造方法について説明を行う。ただし、本実施形態では、第１実施形態に示した製造方法に対して追加または変更を施したものであるため、図２〜図４を参照して説明を行う。
【０１７２】
まず、第１実施形態と同様に図２、図３に示す工程を行う。続いて、第１実施形態の図４（ａ）に示す工程として、以下の工程を施す。
【０１７３】
ＬＴＯ腹２２を除去した後、基板の上に水蒸気雰囲気としたウェット酸化によってゲート酸化膜７を形成する。このとき、雰囲気温度は１２５０℃以上としている。このような雰囲気でゲート酸化膜７を形成すれば、上述した炭化珪素再結晶化反応が起きるようにできる。このため、ゲート酸化膜７の形成中に、ゲート酸化膜７と表面チャネル層５との界面等に発生する残留炭素を低減することができる。また、ウェット酸化を高温で行うことによりウェット酸化時に形成される電子トラップとして知られているＯＨ基もアニールアウト効果により低減することができる。これにより、残留炭素に起因した電子トラップとＯＨ基に起因した電子トラップを共に減らすことができるため、不純物散乱の影響を小さくでき、チャネル移動度の向上によるオン抵抗の低減を図ることができる。また、酸化雰囲気をウェット酸化とすることによりｖａ１ｅｎｃｅｂａｎｄ側の界面準位を低減することもできるため、炭化珪素界面の総トラップ電荷量を減らすことができる。
【０１７４】
この後、引き続き、熱処理を１０００℃以下で行う。この場合、ウェット酸化雰囲気で行う。温度が１０００℃以下のような比較的低温度で熱酸化を行った場合、珪素は酸化されるが、炭化珪素は酸化されない。このため、この程度の温度でゲート酸化膜７を形成することにより、炭素が外部に放出された部分のみ酸化されるようにでき、より炭素含有量の少ないゲート酸化膜７とすることができる。
【０１７５】
その後、１２５０℃以上の温度、より好ましくは１３００℃以上の温度で、Ａｒ雰囲気にてアニール処理を施す。これにより、上述した炭化珪素再結晶化反応により、さらに残留炭素を低減できる。また、ウェット酸化時に形成されたＯＨ基も、このアニール処理によりさらに低減できる。これにより、チャネル移動度のさらなる向上を図ることができ、オン抵抗の低減を図ることができる。また、１０００℃以下の熱処理を行わずに、このアニール処理の温度を先に行ったウェット酸化時の温度と同じにすれば、ウェット酸化およびアニール処理を施す際に使用される酸化装置内の温度を変化させる必要がないため、工程の簡略化を図ることができる。
【０１７６】
なお、ここでは、上記ウェット酸化やアニール処理を１４００℃以下の温度で行うようにしている。これは、１４００℃を超える温度とすると、ゲート酸化膜７がクリストバル化する可能性があるからである。従って、このような温度とすることで、ゲート酸化膜７のクリストバル化による劣化を防止することができる。
【０１７７】
その後、水素（Ｈ２）ガスを含む雰囲気にてＨ２アニール処理を行う。例えば、１０００℃の温度でこの処理を行う。これにより、炭化珪素界面に形成されたＳｉのダングリングボンドを水素終端することができ、界面準位密度をさらに低減できると共に、高温酸化や高温アニールによるＨ原子抜けを防止することができる。
【０１７８】
これにより、チャネル移動度のさらなる向上を図ることができ、オン抵抗の低減を図ることができる。
【０１７９】
なお、ここで示した製造方法においてはウェット酸化によってゲート酸化膜７を形成しているが、上述したようにドライ酸化によっても全く同様の製造方法を適用することができる。ただし、ドライ酸化の場合には、ウェット酸化の場合と異なり、ウェット酸化時に形成されるＯＨ基の電子トラップが存在しないため、より移動度の向上が図れ、オン抵抗の低減を図ることができる。
【０１８０】
（第５実施形態）
本実施形態では、第２〜第３実施形態と異なる方法でオン抵抗の低減を図る。図１３に本実施形態におけるＭＯＳＦＥＴの製造工程を示し、この図に基づいてＭＯＳＦＥＴの製造方法を説明する。ただし、本実施形態においても、第１実施形態に示したＭＯＳＦＥＴの製造方法とほぼ同様であるため、同様の部分に関しては図２〜図４を参照して説明を行う。
【０１８１】
まず、第１実施形態と同様に図２、図３に示す工程を行う。続いて、第１実施形態の図４（ａ）に示す工程の代りに、図１３に示す工程を施す。
【０１８２】
〔図１３に示す工程〕
ＬＴＯ膜２２を除去した後、基板上にＣＶＤ装置もしくはＬＰＣＶＤ装置により、ゲート膜となる酸化膜としてのＬＴＯ膜３００をデポジションする。このときの供給ガスはＳｉＨ４とＯ２とし、デポジション温度は４５０℃としている。なお、このとき、デポジションレートを１ｎｍ／ｍｉｎ以上かつ５ｎｍ／ｍｉｎ以下という遅いデポジションレートとしている。このように形成したＬＴＯ膜３００を用いれば、φ４００μｍのゲート面積においてほぼ１００％の歩留りを確保することができる。また、酸化膜の屈折率は１．３５以上かつ１．５０以下となるようにしている。このような構成にすることで、極めて良好なゲート特性を得ることが可能となる。
【０１８３】
そして、ＬＴＯ膜３００をデポジションした後に、酸素雰囲気中において、１２５０℃以上かつ１４００℃以下の温度で熱酸化工程を行う。これにより、ＬＴＯ／ＳｉＣ界面を良質化することができる。このような酸化により、ＬＴＯ膜３００と表面チャネル層５との界面を改質することができ、チャネル移動度をさらに向上させられ、オン抵抗の低減を図ることができる。なお、必要に応じて、熱酸化工程の後に、熱酸化工程時以上の温度で熱処理工程を行うようにすれば、よりＬＴＯ膜３００と表面チャネル層５との界面を改質することができる。この場合、熱処理工程は、Ａｒ雰囲気で行えばより効率的である。また、この熱処理工程は５ｍｉｎ以上かつ１０ｍｉｎ以下で行うと、酸化膜厚の増加を最大でも５ｎｍとすることができるため、残留炭素の影響を極めて抑制することができる。
【０１８４】
本実施形態では、ＬＴＯ膜３００のデポジション後の酸化温度を１２５０℃以上としているが、少なくとも上記化学式９のＧｉｂｂｓの自由エネルギーが負になって、炭化珪素再結晶化反応が自発的に起こるようにされれば、ＬＴＯ膜３００と表面チャネル層５との界面は改質化される。例えば、１２００℃以上とすることで、化学式９および化学式１０が共に負に転じ、効率の良い改質が行える。
【０１８５】
また、本実施形態では、ＬＴＯ膜３００のデポジション後の酸化雰囲気をＯ２としているが、上記と同様に、化学式９および化学式１０が共に負に転じていれば、Ｈ２ＯやＯ２とＨ２Ｏとの混合ガスでも効率の良い改質を行うことができる。
【０１８６】
（第６実施形態）
上記第１実施形態ではプレーナ型の縦型パワーＭＯＳＦＥＴに本発明を適用した場合を示したが、本実施形態では、溝ゲート型の縦型パワーＭＯＳＦＥＴに本発明を適用する場合を示す。
【０１８７】
図１４に溝ゲート型のＭＯＳＦＥＴを示す。溝ゲート型のＭＯＳＦＥＴには、例えばｎ＋ 型半導体基板２１上に、ｎ− 型エピ層２２とｐ型ベース層２３とが積層されたものが基板２４として用いられる。
【０１８８】
そして、この基板２４表面から、ｐ型ベース層２３の表層部に位置するソース領域２５と共にｐ型ベース層２３を貫通する溝２７が形成されており、この溝２７の側面２７ａに表面チャネル層２８が形成されている。また、溝２７内にゲート酸化膜２９を介してゲート電極３０が形成されており、ゲート電極３０上には、ソース領域２５及びｐ型ベース層２３に接続されるソース電極３２が層間絶縁膜３１を介して形成されている。さらに、基板２４の裏面側にはドレイン電極３３が備えられている。
【０１８９】
このような構成を有する溝ゲート型のＭＯＳＦＥＴの場合には、第１実施形態と同様に、ゲート酸化膜２９形成時に行われる熱酸化工程や、その後必要に応じて行うアニール処理において、上記実施形態と同様に、炭化珪素再結晶化反応のＧｉｂｂｓの自由エネルギーが負になるようにすることで第１実施形態と同様の効果を得ることができる。
【０１９０】
（第７実施形態）
本実施形態では、ラテラルＭＯＳＦＥＴに本発明を適用した場合を示す。
【０１９１】
図１５にラテラルＭＯＳＦＥＴを示す。ラテラルＭＯＳＦＥＴには、例えばｐ型半導体基板１０１を基板として用いている。この基板１０１の所定領域には、イオン注入等によって表面チャネル層１０２が形成されており、この表面チャネル層１０２の両側にはソース層１０３、ドレイン層１０４が形成されている。また、表面チャネル層１０２上にはゲート酸化膜１０５を介してゲート電極が備えられている。
【０１９２】
このように構成されたラテラルＭＯＳＦＥＴの場合においても、第１実施形態と同様に、ゲート酸化膜１０５形成時に行われる熱酸化工程や、その後必要に応じて行うアニール処理において、上記実施形態と同様に、炭化珪素再結晶化反応のＧｉｂｂｓの自由エネルギーが負になるようにすることで第１実施形態と同様の効果が得られる。
【０１９３】
（他の実施形態）
▲１▼上記実施形態では、ゲート酸化膜７を形成する際の熱酸化雰囲気における酸素ｍｏｌ比率［Ｏ２］を１０−３とし、温度を１２５０度としているが、少なくとも化学式９のＧｉｂｂｓの自由エネルギーが負になって、炭化珪素再結晶化反応が自発的に起こるようにされれば残留炭素を低減することが可能である。
【０１９４】
例えば、図１６に示すように酸素ｍｏｌ比率［Ｏ２］を１０−３とした場合には、約８００℃以上で化学式９のＧｉｂｂｓの自由エネルギーが負に転じるため、少なくとも約８００℃以上とすれば残留炭素を低減することが可能になる。この場合において、化学式１０のＧｉｂｂｓの自由エネルギーが負に転じるのは、図１７に示すように約１２００℃以上であるため、化学式９と化学式１０の反応を共に起こさせるためには約１２００℃以上とすればよい。
【０１９５】
また、図１６に示すように酸素ｍｏｌ比率［Ｏ２］を１０−１とした場合には、約１０００℃以上で化学式９のＧｉｂｂｓの自由エネルギーが負に転じるため、約１０００℃以上とすれば残留炭素を低減することが可能になる。この場合には、図１７に示すように約１５００℃以上とすれば化学式１０の反応を化学式３の反応と共に起こさせることができる。ただし、上述したように、ゲート酸化膜７をクリストバル化させず、アモルファス状態のままにするためには約１４００℃以下のアニール処理をするのが好ましいため、この観点から見ると上述した酸素ｍｏｌ比率［Ｏ２］が１０−３とした場合の方が好ましい。
【０１９６】
▲２▼また、上記実施形態では、ゲート酸化膜７をドライ酸化で形成しているが、ウェット酸化で形成しても上記と同様に残留炭素を低減することが可能である。
【０１９７】
例えば、水蒸気を雰囲気としたウェット酸化（Ｈ２＋Ｏ２によるパイロジェニック法を含む）による熱酸化によってゲート酸化膜７を形成してもよい。また、水素と酸素との混合ガスを用いてもよく、水蒸気や水素と酸素の混合ガスに不活性ガス（例えば、窒素、アルゴン、ヘリウム等）を混合したものを用いてもよい。
【０１９８】
▲３▼また、ゲート酸化膜７の表面よりゲート酸化膜７の裏面（表面チャネル層５側の面）の方が高温になるように温度勾配を設定しながら熱酸化処理やアニール処理を行うようにしてもよい。例えば、ゲート酸化膜７の表面側よりもｎ＋型基板１の裏面側を高温にして熱酸化処理やアニール処理を行ってもよい。
【０１９９】
このように、ゲート酸化膜の７の表面温度が基板裏面温度よりも低温となるようにすることで、ゲート酸化膜７と表面チャネル層５の界面がゲート酸化膜７よりも高温になるようにすることができる。これにより、ゲート酸化膜７の変質（クリストバル化）を防止しつつゲート酸化膜７と表面チャネル層５との界面における残留炭素を低減することが可能になる。
【０２００】
▲４▼上記各実施形態では、蓄積型のプレーナ型、溝ゲート型、ラテラル型のＭＯＳＦＥＴに本発明を適用した場合について説明したが、炭化珪素上に酸化膜を形成するような構成であれば、他の構造であっても本発明を適用することが可能である。
【０２０１】
例えば、炭化珪素基板に形成された複数の素子を素子分離する素子分離用の酸化膜と炭化珪素との界面の残留炭素を低減する場合においても本発明を適用することができる。このような素子分離用の酸化膜としては、ＬＯＣＯＳ酸化法によるＬＯＣＯＳ酸化膜や、炭化珪素基板表面（若しくは炭化珪素基板表面に備えられた炭化珪素エピタキシャル層表面）に形成された溝内を埋め込むように設けられたＳＴＩ膜等が挙げられる。
【０２０２】
このような素子分離用の酸化膜と炭化珪素との界面において残留炭素を低減することにより、素子分離耐圧を向上させることができる。
【０２０３】
また、セル領域に上記第１〜第７実施形態に示したようなＭＯＳＦＥＴを複数配置し、セル領域の外周を囲うようにガードリングを配置する場合には、ガードリングを構成する不純物層上に酸化膜が配置されることになる。例えば、第１〜第３実施形態ＭＯＳＦＥＴの場合には、ｎ−型エピ層２の表層部に所定間隔おきに複数のｐ型層がガードリングとして備えられる。
【０２０４】
このようなガードリングが形成される領域の炭化珪素と酸化膜との界面の残留炭素を低減する場合においても本発明を適用することができる。この場合には、ガードリングが形成される領域における絶縁耐圧を向上させることができる。
【０２０５】
▲５▼さらに、第２実施形態においては、ゲート酸化膜７を形成する際の熱酸化処理もしくはアニール処理後の低温化を、第１実施形態に示すような化学式９及び化学式１０に示す炭化珪素再結晶化反応が両方とも起こるようにしたものと組み合わせた場合について説明しているが、単独でも上記効果を得ることができる。すなわち、チャネル移動度はゲート酸化膜７のうちでも特に表面チャネル層５との界面における残留炭素の影響を受けると考えられるため、この界面についてだけ残留炭素の低減を図るようにしても十分にチャネル移動度の向上によるオン抵抗の低減を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態におけるプレーナ型のＭＯＳＦＥＴの断面構成を示す図である。
【図２】図１に示すＭＯＳＦＥＴの製造工程を示す図である。
【図３】図２に続くＭＯＳＦＥＴの製造工程を示す図である。
【図４】図３に続くＭＯＳＦＥＴの製造工程を示す図である。
【図５】酸化膜厚の増加量と界面準位密度との関係を調べた図である。
【図６】ドライ酸化時における酸化ガス分圧（Ｏ２分圧）と酸化レートと酸化温度との関係と、ウェット酸化時における酸化ガス分圧（Ｈ２Ｏ分圧）と酸化レートと酸化温度との関係を示す図である。
【図７】酸化ガス分圧の減圧時間に対する酸化装置内の酸化ガス分圧比の関係を示す図である。
【図８】伝導帯からのエネルギーＥｃ−Ｅ（ｅＶ）と界面準位との関係を示す図である。
【図９】ＭＯＳダイオードのＣ−Ｖ特性を示した図である。
【図１０】図９に示すＣ−Ｖ特性の検査に用いたＭＯＳダイオードの断面構成を示した図である。
【図１１】アニール処理を行った場合におけるラテラルＭＯＳＦＥＴのＩＤ−ＶＧ特性の変化を示す図である。
【図１２】界面準位密度のエネルギー分布を算出した結果を示す図である。
【図１３】第５実施形態に示すＭＯＳＦＥＴの製造工程を示す図である。
【図１４】本発明の第２実施形態における溝ゲート型のＭＯＳＦＥＴの断面構成を示す図である。
【図１５】本発明の第３実施形態におけるラテラル型のＭＯＳＦＥＴの断面構成を示す図である。
【図１６】化学式１２及び化学式１３に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【図１７】化学式１１及び化学式１４に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【図１８】化学式１８及び化学式１３に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【図１９】化学式１９及び化学式１４に示される反応のＧｉｂｂｓの自由エネルギーの酸素ｍｏｌ比率依存性を示す図である。
【符号の説明】
１…ｎ＋型基板、２…ｎ−型エピ層、３…ｐ型ベース領域、
４…ｎ＋型ソース領域、５…表面チャネル層、６…Ｊ−ＦＥＴ部、
７…ゲート酸化膜、８…ゲート電極、１０…ソース電極、１１…ドレイン電極。
Claims (28)
- 炭化珪素からなる半導体層（５）が備えられた基板を用意して、前記半導体層の表面に酸化膜（７）を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化膜を形成する工程を有してなる炭化珪素半導体装置の製造方法において、
前記酸化膜形成工程における前記熱酸化工程は、Ｔを温度（℃）、Ｒを気体定数、［Ｏ 2 ］を標準状態に対するｍｏｌ比率としたときに、酸素ｍｏｌ比率［Ｏ 2 ］が、
酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式、
- 炭化珪素からなる半導体層（５）が備えられた基板を用意して、前記半導体層の表面に酸化膜（７）を形成する酸化膜形成工程を有し、該酸化膜形成工程が、熱酸化により該酸化膜を形成する工程を有してなる炭化珪素半導体装置の製造方法において、
前記酸化膜形成工程における前記熱酸化工程は、Ｔを温度（℃）、Ｒを気体定数、［Ｈ2Ｏ］を標準状態に対するｍｏｌ比率としたときに、水蒸気ｍｏｌ比率［Ｈ2Ｏ］が、
酸化珪素（ＳｉＯ 2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式、
- 前記熱酸化工程では、前記熱酸化温度を１０００℃以上とすることを特徴とする請求項１又は２に記載の炭化珪素半導体装置の製造方法。
- 前記熱酸化工程は、Ｔを温度（℃）、Ｒを気体定数、［Ｏ 2 ］を標準状態に対するｍｏｌ比率としたときに、酸素ｍｏｌ比率［Ｏ 2 ］が、
酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式、
- 前記熱酸化工程は、Ｔを温度（℃）、Ｒを気体定数、［Ｈ2Ｏ］を標準状態に対するｍｏｌ比率としたときに、水蒸気ｍｏｌ比率［Ｈ2Ｏ］が、
酸化珪素（ＳｉＯ 2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式、
- 前記熱酸化工程では、前記熱酸化温度を１２００℃以上とすることを特徴とする請求項１乃至５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記酸化膜形成工程では、前記熱酸化工程後における前記酸化膜の膜厚の増加量を６ｎｍ以下となるようにすることを特徴とする請求項１乃至６のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記熱酸化工程の後に、前記基板の周囲に存在する酸化ガスの分圧が前記熱酸化工程時における酸化レートの１／１０となるように調整する分圧調整工程を行うことを特徴とする請求項１乃至７のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記分圧調整工程は、前記酸化装置内に存在する酸化ガスを不活性ガスで置換することにより、前記酸化ガスを減圧する工程であることを特徴とする請求項８に記載の炭化珪素半導体装置の製造方法。
- 前記分圧調整工程は、前記基板に対して前記不活性ガスを吹き付けることにより、該基板近傍における酸化ガスの分圧を調整するものであることを特徴とする請求項８に記載の炭化珪素半導体装置の製造方法。
- 前記熱酸化工程と前記分圧調整工程とを異なる装置内で行い、前記熱酸化工程を行う酸化装置から前記分圧調整工程を行う装置内へ前記基板を移動させることにより、前記基板の周囲における酸化ガスの分圧を調整することを特徴とする請求項８に記載の炭化珪素半導体装置の製造方法。
- 前記熱酸化工程では、前記熱酸化温度を１２５０℃以上かつ１４００℃以下とすることを特徴とする請求項１乃至１１のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記酸化膜形成工程は、前記熱酸化工程後に１０００℃以下の温度で第１のアニール処理を行う工程を有していることを特徴とする請求項１２に記載の炭化珪素半導体装置の製造方法。
- 前記酸化膜形成工程は、前記第１のアニール処理後に、１２５０℃以上の温度で第２のアニール処理を行う工程を有していることを特徴とする請求項１３に記載の炭化珪素半導体装置の製造方法。
- 前記第２のアニール処理を１３００℃以上の温度で行うことを特徴とする請求項１４に記載の炭化珪素半導体装置の製造方法。
- 前記熱酸化工程の温度と前記第２のアニール処理の温度とを同一温度に設定することを特徴とする請求項１４又は１５に記載の炭化珪素半導体装置の製造方法。
- 前記酸化膜形成工程は、熱酸化工程よりも後に、Ｈ2を雰囲気ガスとして用いたＨ2アニール処理を行う工程を有していることを特徴とする請求項１２乃至１６のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記酸化膜形成工程は、前記熱酸化工程後に高温下でアニール処理を施すアニール処理工程を有しており、
該アニール処理工程では、酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式、
- 前記アニール処理工程では、前記アニール処理温度を１０００℃以上とすることを特徴とする請求項１８に記載の炭化珪素半導体装置の製造方法。
- 前記アニール処理工程では、酸化珪素（ＳｉＯ2 ）と炭素（Ｃ）との反応で示される炭化珪素（ＳｉＣ）の再結晶化反応式、
- 前記アニール処理工程では、前記アニール処理温度を１２００℃以上とすることを特徴とする請求項１８乃至２０のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記熱酸化工程と前記アニール処理工程との熱処理温度を同等にすることを特徴とする請求項１８乃至２１のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記アニール処理工程は、不活性ガスを含む雰囲気とすることを特徴とする請求項１８乃至２２のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記アニール処理工程は、水素ガスを含む雰囲気とすることを特徴とする請求項１８乃至２３のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 第１導電型の半導体基板（１０１）の主表面上の所定領域に、所定深さを有する第２導電型のソース領域（１０３）及びドレイン領域（１０４）を形成する工程と、
前記ソース領域及び前記ドレイン領域の間において、前記ソース領域と前記ドレイン領域とを繋ぐように、炭化珪素よりなる第２導電型の表面チャネル層（１０２）を形成する工程と、
前記表面チャネル層上の所定領域にゲート酸化膜（１０５）を形成する工程と、
前記ゲート酸化膜の上にゲート電極（１０６）を形成する工程と、
前記ソース領域と接するようにソース電極を形成する工程と、
前記ドレイン領域と接するようにドレイン電極を形成する工程と、を有してなる炭化珪素半導体装置の製造方法において、
請求項１乃至２４のいずれか１つに記載の酸化膜形成工程を用いて、前記ゲート酸化膜を形成することを特徴とする炭化珪素半導体装置の製造方法。 - 主表面及び該主表面の反対面である裏面を有し、炭化珪素よりなる第１導電型の半導体基板（１、２１）の前記主表面上に、前記半導体基板よりも高抵抗な炭化珪素よりなる第１導電型の半導体層（２、２２）を形成する工程と、
前記半導体層の表層部の所定領域に、所定深さを有する第２導電型のベース領域（３、２３）を形成する工程と、
前記ベース領域の表層部の所定領域に、該ベース領域の深さよりも浅い第１導電型のソース領域（４、２５）を形成する工程と、
前記ベース領域の表面部及び前記半導体層の表面部において、前記ソース領域と前記半導体層とを繋ぐように、炭化珪素よりなる第１導電型の表面チャネル層（５、２８）を形成する工程と、
前記表面チャネル層の表面にゲート酸化膜（７、２９）を形成する工程と、
前記ゲート酸化膜の上にゲート電極（８、３０）を形成する工程と、
前記ベース領域及び前記ソース領域に接触するようにソース電極（１０、３２）を形成する工程と、
前記半導体基板の裏面にドレイン電極（１１、３３）を形成する工程と、を有してなる炭化珪素半導体装置の製造方法において、
請求項１乃至２４のいずれか１つに記載の酸化膜形成工程を用いて、前記ゲート酸化膜を形成することを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素よりなる半導体基板のセル領域に素子を形成し、前記セル領域を囲むようにガードリングを形成すると共に該ガードリングの上に酸化膜を形成してなる炭化珪素半導体装置の製造方法において、
請求項１乃至２４のいずれか１つに記載の酸化膜形成工程を用いて、前記ガードリング上の酸化膜を形成することを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素よりなる半導体基板に複数の素子を形成すると共に、前記半導体基板の表面に形成された素子分離用酸化膜によって前記複数の素子のそれぞれを絶縁分離してなる炭化珪素半導体装置の製造方法において、
請求項１乃至２４のいずれか１つに記載の酸化膜形成工程を用いて、前記素子分離用酸化膜を形成することを特徴とする炭化珪素半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000310865A JP3551909B2 (ja) | 1999-11-18 | 2000-10-11 | 炭化珪素半導体装置の製造方法 |
| US09/714,165 US6482704B1 (en) | 1999-11-18 | 2000-11-17 | Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-328478 | 1999-11-18 | ||
| JP32847899 | 1999-11-18 | ||
| JP2000310865A JP3551909B2 (ja) | 1999-11-18 | 2000-10-11 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210637A JP2001210637A (ja) | 2001-08-03 |
| JP3551909B2 true JP3551909B2 (ja) | 2004-08-11 |
Family
ID=26572887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000310865A Expired - Fee Related JP3551909B2 (ja) | 1999-11-18 | 2000-10-11 | 炭化珪素半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6482704B1 (ja) |
| JP (1) | JP3551909B2 (ja) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196579A (ja) * | 2000-01-07 | 2001-07-19 | Japan Atom Energy Res Inst | ゲート酸化膜の水素処理による炭化ケイ素半導体素子を用いた炭化ケイ素半導体の金属−酸化膜−半導体電界効果トランジスタの作製方法 |
| JP2002176000A (ja) * | 2000-12-05 | 2002-06-21 | Semiconductor Energy Lab Co Ltd | 熱処理装置及び半導体装置の製造方法 |
| JP4470333B2 (ja) * | 2001-03-05 | 2010-06-02 | 住友電気工業株式会社 | ＳｉＣ半導体における酸化膜形成方法およびＳｉＣ半導体装置 |
| JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
| JP4525958B2 (ja) * | 2001-08-27 | 2010-08-18 | 独立行政法人産業技術総合研究所 | 半導体装置の製造方法 |
| JP2003086792A (ja) * | 2001-09-10 | 2003-03-20 | National Institute Of Advanced Industrial & Technology | 半導体装置の作製法 |
| JP4029595B2 (ja) * | 2001-10-15 | 2008-01-09 | 株式会社デンソー | ＳｉＣ半導体装置の製造方法 |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| AU2002349589A1 (en) * | 2001-11-30 | 2003-06-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and production method therefor |
| JP3559971B2 (ja) | 2001-12-11 | 2004-09-02 | 日産自動車株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP4095326B2 (ja) * | 2002-03-29 | 2008-06-04 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| US7122488B2 (en) * | 2004-03-15 | 2006-10-17 | Sharp Laboratories Of America, Inc. | High density plasma process for the formation of silicon dioxide on silicon carbide substrates |
| JP3877672B2 (ja) * | 2002-11-20 | 2007-02-07 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US6940110B2 (en) * | 2002-11-29 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | SiC-MISFET and method for fabricating the same |
| US7723242B2 (en) * | 2004-03-15 | 2010-05-25 | Sharp Laboratories Of America, Inc. | Enhanced thin-film oxidation process |
| US7709403B2 (en) | 2003-10-09 | 2010-05-04 | Panasonic Corporation | Silicon carbide-oxide layered structure, production method thereof, and semiconductor device |
| JP2005150398A (ja) * | 2003-11-14 | 2005-06-09 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体の表面処理方法 |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7501651B2 (en) * | 2004-11-30 | 2009-03-10 | Samsung Electronics Co., Ltd. | Test structure of semiconductor device |
| US20060134846A1 (en) * | 2004-12-16 | 2006-06-22 | Macronix International Co., Ltd. | Method of fabricating a semiconductor structure |
| JP4903439B2 (ja) * | 2005-05-31 | 2012-03-28 | 株式会社東芝 | 電界効果トランジスタ |
| JP5155536B2 (ja) * | 2006-07-28 | 2013-03-06 | 一般財団法人電力中央研究所 | ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法 |
| JP4793293B2 (ja) * | 2007-03-16 | 2011-10-12 | 日産自動車株式会社 | 炭化珪素半導体装置及びその製造方法 |
| US8633483B2 (en) * | 2007-06-26 | 2014-01-21 | Massachusetts Institute Of Technology | Recrystallization of semiconductor wafers in a thin film capsule and related processes |
| CN101569015B (zh) * | 2007-10-15 | 2011-01-05 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2008109146A (ja) * | 2007-11-08 | 2008-05-08 | Mitsubishi Electric Corp | 半導体装置 |
| JP5157843B2 (ja) * | 2007-12-04 | 2013-03-06 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
| US20090159896A1 (en) * | 2007-12-20 | 2009-06-25 | General Electric Company | Silicon carbide mosfet devices and methods of making |
| JP2009182271A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 炭化珪素半導体装置 |
| JP5728153B2 (ja) | 2008-09-26 | 2015-06-03 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5525940B2 (ja) * | 2009-07-21 | 2014-06-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US8115883B2 (en) | 2009-08-27 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| CN102804349B (zh) * | 2010-03-12 | 2015-07-29 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| JP2013004643A (ja) * | 2011-06-15 | 2013-01-07 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| DE112011105633T5 (de) | 2011-09-21 | 2014-08-28 | Mitsubishi Electric Corp. | Siliziumkarbidhalbleitervorrichtung und Verfahren zu ihrer Herstellung |
| JP5834801B2 (ja) * | 2011-11-16 | 2015-12-24 | 住友電気工業株式会社 | 半導体装置の製造方法および半導体装置 |
| JP5684304B2 (ja) * | 2013-02-27 | 2015-03-11 | 株式会社東芝 | 炭化珪素半導体装置 |
| JP6025007B2 (ja) | 2013-07-11 | 2016-11-16 | 富士電機株式会社 | 炭化ケイ素半導体装置の製造方法 |
| JP6189261B2 (ja) * | 2014-07-07 | 2017-08-30 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9922866B2 (en) * | 2015-07-31 | 2018-03-20 | International Business Machines Corporation | Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing |
| DE102016112877B4 (de) | 2015-09-07 | 2021-07-15 | Fuji Electric Co., Ltd. | Verfahren zum Herstellen einer Halbleitervorrichtung und für das Verfahren verwendete Halbleiterherstellungsvorrichtung |
| JP6757928B2 (ja) * | 2015-09-07 | 2020-09-23 | 国立大学法人大阪大学 | 半導体装置の製造方法及びこれに用いる半導体製造装置 |
| JP6853621B2 (ja) * | 2016-03-17 | 2021-03-31 | 国立大学法人大阪大学 | 炭化珪素半導体装置の製造方法 |
| FR3086101B1 (fr) | 2018-09-17 | 2022-07-08 | Ion Beam Services | Dispositif d'amelioration de la mobilite des porteurs dans un canal de mosfet sur carbure de silicium |
| WO2020114666A1 (en) | 2018-12-07 | 2020-06-11 | Abb Schweiz Ag | A vertical silicon carbide power mosfet and igbt and a method of manufacturing the same |
| IT201900007217A1 (it) * | 2019-05-24 | 2020-11-24 | Consiglio Nazionale Ricerche | Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso |
| CN116682860B (zh) * | 2023-08-03 | 2023-10-20 | 南京第三代半导体技术创新中心有限公司 | 环绕栅沟道碳化硅场效应晶体管及其制作方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2542448B2 (ja) | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5459107A (en) | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5399515A (en) | 1993-07-12 | 1995-03-21 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET and device |
| US5323040A (en) | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
| JPH07240409A (ja) * | 1994-02-28 | 1995-09-12 | Fuji Electric Co Ltd | 炭化珪素半導体素子の製造方法 |
| DE69534888T2 (de) | 1994-04-06 | 2006-11-02 | Denso Corp., Kariya | Herstellungsverfahren für Halbleiterbauelement mit Graben |
| US5723376A (en) | 1994-06-23 | 1998-03-03 | Nippondenso Co., Ltd. | Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects |
| US5736753A (en) | 1994-09-12 | 1998-04-07 | Hitachi, Ltd. | Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide |
| JPH08288500A (ja) * | 1995-04-20 | 1996-11-01 | Hitachi Ltd | 炭化珪素半導体素子とその製造法及び用途 |
| JPH0927489A (ja) * | 1995-07-11 | 1997-01-28 | Nippondenso Co Ltd | 半導体基板及びその製造方法 |
| JPH11261061A (ja) * | 1998-03-11 | 1999-09-24 | Denso Corp | 炭化珪素半導体装置及びその製造方法 |
| DE19636302C2 (de) | 1995-09-06 | 1998-08-20 | Denso Corp | Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung |
| US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| JP3471509B2 (ja) | 1996-01-23 | 2003-12-02 | 株式会社デンソー | 炭化珪素半導体装置 |
| SE9600524D0 (sv) * | 1996-02-14 | 1996-02-14 | Abb Research Ltd | A method and a device for oxidation of a semiconductor layer of SiC |
| US6028012A (en) * | 1996-12-04 | 2000-02-22 | Yale University | Process for forming a gate-quality insulating layer on a silicon carbide substrate |
| JP3180895B2 (ja) * | 1997-08-18 | 2001-06-25 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
| JPH11111709A (ja) * | 1997-10-02 | 1999-04-23 | Tokyo Electron Ltd | 熱処理方法 |
| JP3451908B2 (ja) * | 1997-11-05 | 2003-09-29 | 信越半導体株式会社 | Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ |
| JP3085272B2 (ja) * | 1997-12-19 | 2000-09-04 | 富士電機株式会社 | 炭化けい素半導体装置の熱酸化膜形成方法 |
| JPH11238742A (ja) * | 1998-02-23 | 1999-08-31 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP3893725B2 (ja) * | 1998-03-25 | 2007-03-14 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
2000
- 2000-10-11 JP JP2000310865A patent/JP3551909B2/ja not_active Expired - Fee Related
- 2000-11-17 US US09/714,165 patent/US6482704B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6482704B1 (en) | 2002-11-19 |
| JP2001210637A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3551909B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5212833B2 (ja) | 半導体装置 | |
| US9893153B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6452228B1 (en) | Silicon carbide semiconductor device | |
| JP4843854B2 (ja) | Ｍｏｓデバイス | |
| JP5306193B2 (ja) | ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法 | |
| Sridevan et al. | Lateral n-channel inversion mode 4H-SiC MOSFETs | |
| US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
| US10566426B2 (en) | Forming silicon oxide layers by radical oxidation and semiconductor device with silicon oxide layer | |
| JPH11274487A (ja) | 炭化珪素半導体装置の製造方法 | |
| US20100187602A1 (en) | Methods for making semiconductor devices using nitride consumption locos oxidation | |
| JP4188637B2 (ja) | 半導体装置 | |
| JP2003069012A (ja) | 半導体装置の製造方法 | |
| JPH0766192A (ja) | 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造 | |
| JP2004532522A (ja) | 水素環境中のアニールにより炭化珪素層上に酸化物層を作製する方法 | |
| US20080203400A1 (en) | Semiconductor device and method of manufacturing same | |
| US10319819B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4549167B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20030008442A1 (en) | Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor | |
| JP5266996B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4296633B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3972450B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5728153B2 (ja) | 半導体装置の製造方法 | |
| JP6757928B2 (ja) | 半導体装置の製造方法及びこれに用いる半導体製造装置 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040317 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3551909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |