[go: up one dir, main page]

TWI378451B - Memory device, memory controller and memory system - Google Patents

Memory device, memory controller and memory system Download PDF

Info

Publication number
TWI378451B
TWI378451B TW096121521A TW96121521A TWI378451B TW I378451 B TWI378451 B TW I378451B TW 096121521 A TW096121521 A TW 096121521A TW 96121521 A TW96121521 A TW 96121521A TW I378451 B TWI378451 B TW I378451B
Authority
TW
Taiwan
Prior art keywords
memory
data
address
information
group
Prior art date
Application number
TW096121521A
Other languages
English (en)
Other versions
TW200828314A (en
Inventor
Takahiko Sato
Toshiya Uchida
Tatsuya Kanda
Tetsuo Miyamoto
Satoru Shirakawa
Yoshinobu Yamamoto
Tatsushi Otsuka
Hidenaga Takahashi
Masanori Kurita
Shinnosuke Kamata
Ayako Sato
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of TW200828314A publication Critical patent/TW200828314A/zh
Application granted granted Critical
Publication of TWI378451B publication Critical patent/TWI378451B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Description

九、發明說明： 【發明所屬技彳椅領域^ 參考相關申請案 曰提出申請 其整篇内容 此申睛案是基於以及主張於2006年12月22 的先前日本專利申請案2006-345415的優先權， 在此以參考形式被併入本文。 發明領域 本發明是關於用於記錄包括數位影像資料的二維陣列 資料的一記憶體裝置、該記憶體裝置之一記憶體控制器及 一記憶體系統。特別地，本發明是關於用以增加指示出每 單位時間可被處理之資料項數的一有效頻寬的—記憶體妒 置、記憶體控制器及記憶體系統。 、 C先前才支系好;1 發明背景 用於記錄二維陣列資料（如數位影像資料）的記憶體裝 置的市場大小已隨著視訊分佈在數位廣播或網際網路上的 普及而逐漸增加。數位影像資料是藉由使用複數個位元(如 8個位元的256個灰度層級(gradati〇n ievel))來組成像素之灰 度資訊(gradation informati〇n)而獲得的一組資料。例如，用 於高清晰度廣播的影像資料之一圖框由192〇χ 1040個像素 組成。此影像資料的每一圖框根據一預先決定的映射方法 被安排在影像記憶體内的一位址空間中。 此記憶體映射被定義’藉此在目前流行的同步DRam (SDRAM)的組態及操作基礎上能夠做出最有效的存取。例 如SDRAM具有複數個記憶體組，且每一記憶體組具有複 數條字線及位7L·線、位;^該等字線與位元較叉處的複數 個。己It體單it ’及對應於該等位元線的感測放大器。複數 個記憶體組能夠獨立執行主動操作。在該灌倾中執行的 主動操作是基於_触轉擇-字線減動對應的感測放 大器的系列操作。另外’在該SDRAM中執行的讀取操作 是基於-行位址將-位元線電位作為讀取資料輸出到一輸 入/輸出終端的-系列操作，該位元線電位被該感測放大器 放大，而寫入操作是將被選擇的寫入資料(其自輸入/輪出記 憶體中被輸人)輸人到根據該行位址被選擇的—位元線的 一系列操作。 aSDRAM之- 3己憶體内的—位址空間由複數個頁面 區域(page隨)組成’每—頁面區域能夠被一記憶體組位址 及-列位址選擇，且每-頁面區域具有能夠被—行位址選 擇的-組位70或-組位元組。由該行位址選擇的該組位元 組（或該組位it)經由複數個輸入/輸出終端而被輸人/輸出。 根據--般已知的映射方法，數位影像資料的一像素 與能夠由該行位址在一頁面區域内選擇的該組位元組（或 該組位元）中的每-位（组（或位元)相聯。此外，根據此映 射方法，該SDRAM的每一記憶體組能夠獨立執行該主動操 作以及該讀取或寫入操作，因此與該數位影像資料之像素 的-安排相聯的該等頁面區域被安排，藉此該影像上彼此 垂直及水平相鄰的頁面區域分別對應於*同的記憶體組位 址。例如，如果該SDRAM由四個記憶體組所組成，那麼對 1378451 應於記憶體組位址BA=〇、1的頁面區域被交替地安排在奇 數列中’而對應於記憶體組位址BA=2、3的頁面區域被交 替地安排在偶數列中。透過以此方式來安排該等頁面區 域，當讀取或寫入影像資料的一圖框時，不同的記憶體組 月t*夠交替地及在時間上重疊地執行該主動操作以及該讀取 或寫入操作’且一頻寬(其為每單位時間内可處理的像素數) 能夠被顯著增加。
專利文件1及2描述了存取效率藉由允許同時存取一半 導體§己憶體中的複數個列來儲存影像資料而被提高。 [專利文件1]曰本未審查的專利公開案2〇〇1_312885 [專利文件2]曰本未審查的專利公開案H〇8_18〇675 【考务明内J 發明揭示 本發明所解決的問題 15 用於儲存數位影像讀及_物的—記憶體裝置需 要：一水平存取，其中寫人及餘影像㈣以-像素矩陣 的安排順序被執行；以及—矩形存取，其中寫人及讀取影 像資料在該像素矩陣之—部分矩形區域上被執行。該水平 20 存取對應於-光柵掃描操作’此操作用於藉由反覆執行該 衫像貝枓的水平掃描來寫人錢取影像資料之—圖框。另 和該矩形存取對應於某-操作，此操相於在執行編碼， 例如一 MPEG檔案的一操作時讀取 塊來獲取-運動向量，或者對* 之小矩形方 .^ 於某一操作，此操作用於 在精由一解碼操作的方式來重現— 像時讀取及寫入影像 7 1378451 資料之一方塊。 然而，由於該影像資料的一像素是藉由該上述的映射 方式被儲存在一記憶體之-位址空間中，所以問題就在於 當進行該矩形存取時一有效頻寬被減少。首先、由該等記 5憶體组位址及列位址所選擇的該頁面區域令的—組位元 、’且即複數個位元組（或複數個位元)被行位址同時存取。然 而，在被使用該矩形存取來存取的一矩形區域與該等行位 址所選擇的該等位元組（或該等位元）不匹配的情況下，當一 行位址進行存取時，不必要的輸入/輸出資料被產生。第 10二、在被使用該矩形存取來存取的該矩形影像區域與該位 址空間中的該頁面區域不匹配的情況下，需要存取超出頁 面區域之邊界的複數個頁面區域，並相應地需要複雜的記 憶體控制。 如果作為一存取目標的該矩形影像區域與該等頁面區 μ域以及該等行位址所選擇的複數個位元組（或複數個位元） 不匹配，那麼該上述的第一及第二個問題會帶來更複雜的 記憶體控制及一有效頻寬的進一步減少。 因此本發明的-目的是為了提供解決了該記憶體裝置 之矩形存取中所導致的該等上述問題的一記憶體裝置、該 2〇記憶體之一記憶體控制器及一記憶體系統。 用以解決該等問題的裝置 為了達到該上述目的，本發明之一第一層面是一記憶 體裝置，其具有： - s己憶體單元陣列，《具有複數個記憶體單元區域， 8 1378451 每一記憶體單元區域由位址選擇； 複數個輸入/輸出終端；以及 一輸入/輸出單元，其被提供在該記憶體單元陣列與★亥 等輸入/輸出終端之間， 5 #中’每一記憶體單元區域在其中分別儲存對應於該 等輸入/輪出終端的複數個位元組或位元資料項，以及 根據一輸入位址及該等位元組或位元之—組人資1 該記憶體單元陣列及該輸入/輸出單元依據—第—操作碼 來存取被儲存在對應於該輸入位址的一第~記憶體單元區 1〇 域中以及與該第一記憶體單元相鄰的一第二記憶體單元區 域中的複數個位元組或位元，接者’根據該組合資訊，來 自該被存取的第一及第二記憶體單元區域中的該等位元組 或位元，將該等位元組或位元之一組合與該等輸入/輸出終 端相聯。 15 根據上述的該第〆層面’基於該輸入位址及該組合資 訊，該記憶體裝置能夠依據與該輸入位址一起被提供的該 第一操作碼同時輸入/輸出複數個位元組（或複數個位元）之 任何組合的資料，因此’ 5亥s己憶體裝置能夠防止在超出記 憶體單元區域之邊界的該矩形存取中一有效頻寬減少。 20 為了達到該上述目的，根據本發明之一第二層面，該 記憶體系統具有：該第一層面之記憶體裝置；以及—記憶 體控制器，該記憶體控制器提供該第一操作碼、該位址及 位元組或位元之該縝合上的組合資訊，並存取該記憶體裝 置之第一及第二記憶體單元區域中的該等位元組或位元。 9 1378451 •· 5 (up mode)的一操作時序圖。 第39圖是第37圖中所示之該DDR記憶體的下行模式 (down mode)的一操作時序圖。 第40圖是一用於說明指定該等位元組邊界功能之一邊 界的一方法的圖。 第41圖是一用於顯示一開始位元組SB及一移位值SV 的一轉換電路的圖。 第42圖是一用於說明利用了該等位元組邊界功能的一 W 自動矩形存取的圖。 10 第43圖是一自動矩形存取的一時序圖。 第44圖是該自動矩形存取中所需要的一内部行位址計 算器的一組態圖。 第45圖是一顯示在該等位元組邊界功能進行的一存取 達到一頁面區域的末端時所執行的記憶體操作之一範例的 15 圖。 第46圖是一顯示在該等位元組邊界功能進行的一存取 達到一頁面區域的末端時所執行的記憶體操作之另一範例 的圖。 第47圖是一顯示在該等位元組邊界功能進行的一存取 20 達到一頁面區域的末端時所執行的記憶體操作之又一範例 的圖。 第48圖是一用於說明該等位元組邊界功能之其他應用 的圖。 第49圖是一用於說明該等位元組邊界功能之其他應用 13 1378451 的圖。 第50圖是一用於說明該等位元組邊界功能之其他應用 的圖。 第51圖是該影像處理系統的一組態圖。 5 第52圖是一顯示一記憶體控制部分（記憶體控制器）的 輸入及輸出信號的圖。 第53圖是一用於說明一參考影像區域的圖，該參考影 像區域是一圖框影像中的一讀取目標。 第54圖是該記憶體控制器的一詳細組態圖。 10 第％圖是一用於說明參考影像讀取控制器514中的圖 框間預測部分513所執行的計算的圖。 第5 6圖是一顯示該參考影像讀取控制器5丨4中的圖框 間預測部分513所執行的計算之一範例的圖。 第57圖是一顯示記憶體映射之一範例的圖。 15 第58圖是一顯示該記憶體映射12中的該頁面區域14之 一組態的圖。 第59圖是一顯示該記憶體映射上的該等參考影像區域 之一安排的圖，該等參考影像區域被顯示於第％圖中。 第6〇圖是-顯示該記憶體映射上的該等參考影像區域 20之另一安排的一範例的圖。 第圖是對於沒有該等位元組邊界功能的記憶體的記 憶體控制器的一時序圖。 第62圖疋對於具有該等位元組邊界功能的記憶體的記 憶體控制器的一時序圖。 14 1378451 第63圖是對於不具有該等位元組邊界功能及多記憶體 組存取功能的記憶體的記憶體控制器的一時序圖。 第64圖是對於具有該多記憶體組存取功能及該等位元 , 組邊界功能的記憶體的記憶體控制器的一時序圖。 .5 帛65圖是該記憶體控制器之控制操作的-流程圖。 第66圖是該記憶體控制器之控制操作的一流程圖。 C實施方式】 w 較佳實施例之詳細說明 本發明之實施例被參考該等附圖來描述。然而，本發 月之技術領域並未限制在這些實施例中，且因此涵蓋該等 專利的申請專利範圍及其等效中所描述的標的。 衫像δ己憶體的記憶體映射及該映射記憶體步驟中所包含的 問題 第1圖顯示根據本實施例的一影像記憶體的記憶體映 射。在第1圖中，具有一顯示器裝置10的—影像處理系統中 W 的顯示影像資料被儲存在影像記憶體15中。該顯示影像資 料由一壳度信號Υ以及每一像素的色差信號Ca&Cb以及每 —像素的RGB灰度信號上的資料所組成，其中每一信號 ' 由，例如8個位元（1個位元組）的資料所組成。 ' 20 同時，該影像記憶體15 —般由一大容量及高速的半導 體§己憶體裝置所組成，如SDRAM，在該半導體記憶體裝置 中，一積體電路被形成於一半導體基板上。此影像記憶體 由複數個§己憶體組(Bank 0-3個（如第1圖中所示之四個記憶 體组))所組成，其中每一記憶體組〇_3都具有複數個方塊 15 1378451 (BLK-O) ’且每一方塊具有複數個字線wl、位元線BL及位 於該等字線與位元線交叉處的記憶體單元MC。每一記憶體 單元由一未被顯示的MOS電晶體及一電容器所組成，該電 ^ 晶體的閘極連接到一字線而該電容器連接到該電晶體。在 5第1圖所示之該範例中’該四個記憶體組分別與記憶體組位 址BA 0-3相聯、該等字線與列位址ra 0-7相聯，而該等位 元線與行位址CA 0-127相聯。一記憶體組中的一字線由一 §己憶體組位址BA及一列位址RA的一組合選擇，而一位元線 由一行位址CA選擇。資料項的4個位元組(BY 0-3)被該記憶 10 體位址B A、列位址RA及行位址C A存取。由於1個位元組由 8個位元組成，所以一次存取有資料項的4個位元組，即資 料的4x8=32個位元與該記憶體的一輸入/輸出終端相聯，接 著讀取或寫入被執行。一般來說，該上述資料的丨個位元組 (資料的8個位元)對應於一像素的一信號。藉由一次存取輸 15 入/輸出資料項的4個位元組’指示相對於該影像資料，每 單位時間内能夠被處理的像素數的一頻寬能夠被增加。 W __ 根據該顯示影像資料的記憶體映射12，頁面區域14(每 一頁面區域由該記憶體組位址BA及列位址ra指定）被置於 .· 列及行中。如一放大的區域14E所示，一頁面區域14具有128
’ 20個記憶體單元區域，該等記憶體單元區域由該等行位址cA 0-127和疋，且每一記憶體單元區域儲存資料項的該*個位 元組(BY 0-3)。資料項的該4個位元組(Βγ 〇_3)經由總數為 一記憶體的32個輸入/輸出終端，即經由輸入/輸出終 0-7、DQ 8-15、DQ 16_23及Dq 24_31，被輸入/輸出。每一 16 1378451 位7G組的8•位元資料對應於—像素的信號資料。 10 =憶體_12適合於高速操作由複數個記憶體組所 址^的该影像記憶體15 ’如罐鳩。依據與該記憶體組位 q㈣純IU—起被提供的—主動命令，該 AM執仃线操作’該主崎伽動該被選擇的記憶體 、二的破選擇字線、將儲存在—記憶體單元中的資料讀取 ^位m巾、啟動與該位元線相聯的該感測放大器以放 X位凡線電位且之後根據與該行位址CA_起被提供的 一讀取命令，執行從該被選擇的位元線中讀取該資料的讀 取細作。可選擇地，在執行完該主動操作之後，該觀规 回應與該仃位址CA及寫入資料一起被提供的一寫入命令 而執行將該寫入資料寫入該被選擇的位元線的寫入命令。 使用一預先充電命令的預先充電操作在該讀取操作或該寫 入操作之後被執行，接著該主動操作以及該讀取或寫入操 15作被再次執行。以此方式’在該SDRAM中，每一記憶體組 能夠獨立執行該主動操作、讀取操作及寫入操作。 根據第1圖所示之該記憶體映射12，不同的記憶體組位
址BA 0-3被指定到彼此垂直及水平相鄰的該等頁面區域 14。特別地，記憶體組位址ba 0-1被交替地安排在該記憶 20體映射12中的該等奇數列中，而記憶體組位址ba 2-3被交 替地安排在該等偶數列中。另外，該等列位址RA 〇_7在該 §己憶體映射12的光棚方向（列方向）中被重複增量為2個，且 該記憶體映射12中的每一列在每四個列位址ra 〇_3及RA 4-7之後被返轉。 17 1378451
W 10
*« 藉由採取該記憶體映射在該影像上分配該等頁面 而不使具有相同記憶體組的該等頁面區域在該列方岁 行方向t彼此《，能夠賴影像記㈣進行水平存取= 為對該影像記憶體所作的一典型存取，即其中該等頁面品 域14在該列方向中被移動且—頁面區域被選 5 取），而該主動操作及該讀取/寫人操作被兩個記憶^ 來同時執行’藉此存取效率能夠被提高。這對於該影像記 憶體在一垂直方向中被存取的情況也是如此。 第2圖顯示該影像記憶體中的兩種存取。第2(a)圖中所 示之水平存取疋主要發生在輸入/輸出一視訊圖框影像 時，並對應於用於在一水平方向2〇中從左上角到右下角存 取該影像的光柵掃描的一存取。另一方面，第2(B)圖中所 示之矩形存取是主要發生在壓縮或擴展一 MpEG影像或類 似物時’並對應於用於在一矩形22中在一箭頭24的方向上 15以一任意的長寬比從左上角到右下角存取該影像的一操作 的一存取。該矩形區域22對應於一方塊或類似物，其為用 於擷取該MPEG影像之一運動向量的一目標。 一般說來，在使用一影像記憶體的一影像系統中，傳 送該影像記憶體（其為一圖框記憶體）的傳送率被設定快於 20影像顯示操作的速度，藉此，當水平存取該影像記憶體所 讀取的影像資料被顯示在一螢幕上時，新的圖框資料藉由 該矩形存取的方式被產生，且該圖框資料被連續地產生及 輸出。因此，水平存取以及矩形存取都在一實際的影像系 統中被作出。 18 1378451 在該水平存取中，掃描在該水平方向20中被執行，因 此在啟動相鄰記憶體組的同時，能夠有效地進行記憶體存 取。另一方面，在該矩形存取中，使要被存取的該矩形區 域22的位置不超過一個單一的記憶體組及該記憶體組中的 5 一頁面區域，藉此該矩形區域22中的資料藉由執行指定該 記憶體組位址B A及該列位址r A的單個主動操作而能夠被 存取，因此與該水平存取一樣，有效的記憶體存取能夠被 執行。 第3圖顯示該水平存取的一個問題。圖中顯示了該上述 10的記憶體映射12中在該水平方向20上所作的該水平存取的 一時序圖30。在此時序圖中，當水平存取(該圖中的2〇)該記 憶體映射12的第四列中的頁面區域(ba o/ra 4、ba 1/ra 4、BA 0/RA 5、BA 1/RA 5)時，一自動再新命令八尺即被產 生。該時序圖30顯示一命令CMD、時鐘CLK、記憶體組位 15址BA、列位址RA、行位址CA及輸入/輸出終端DQ。 一叢發長度BL被假定為4。當該主動操作在該頁面區 域(BA 0/RA 4)上被一主動命令ACT 32執行且一指令被一 讀取命令RD 33發出以讀取頁面區域(BA 0/CA 〇)時，四個 3 2 -位元的資料項在一預先決定的潛時(在該圖中為四個時 2 0鐘）之後的四個時鐘週期内從該等輸入/輸出終端D Q被連續 地輸出。特別地，該頁面區域BA 0/RA 4内各自的行位址CA 0-3中的§玄四個32-位元資料項中的每一個被連續輸出四 次。該SDRAM需要此叢發操作作為一標準。該上述操作表 明第1圖中所放大的s亥頁面區域14E内的該等行位址c a 〇-3 19 1378451 中之每一個的4個位元組(32-位元）的資料項被連續輸出四 次。 其次，該頁面區域BA 1/RA 4的資料項的4個位元組藉 由一主動命令ACT 34及一讀取命令RD 35而被輸出。類似 5 地’該頁面區域BA 0/RA 5的資料項的4個位元組藉由一主 '* 動命令ACT 36及一讀取命令RD 37而被輸出，以及該頁面 區域BA 1 /RA 5的資料項的4個位元組藉由一主動命令act 38及一讀取命令RD 39而被輸出。 k 在這一點上’當用於指定一列位址R A 6的一自動再新 10命令AREF 40被產生時，組配該影像記憶體的SDRAM記憶 體在所有包含的記憶體組（即4個記憶體組BA 0-3)上平行執 行一再新操作。特別地，該各自的四個記憶體組内的各自 的列位址RA 6的字線被同時驅動、對應的感測放大器被啟 動、重新寫入被執行，且接著該預先充電操作被執行。該 15再新操作在第3圖所示之該記憶體映射12内的四個頁面區 ^ 域31上被執行。因此，該水平存取(箭頭20)在一再新操作週 期tREF期間在時間上被停止。在該再新操作週期tREF之 後，下一頁面區域BA0/RA6藉由一主動命令八(^41及一讀 ·· #命令RD(未被顯示）而被再次存取，#此該水平存取被重 ， 20 新開始。 由於該再新操作被該再新命令AREF同時對四個記憶 體組執行’所以在進行水平存取時，當該再新命令被產生 1，,水平存取在時間上被停止，因此該有效頻寬變窄。 這就是在該水平存取中出現的問題。 20 1378451 第4圖顯示該矩形存取的一第一問題。第4(a)圖顯示該 水平存取的一範例，而第4(B)圖顯示該矩形存取的一範 例。兩個範例都是超過一行位址CA所選擇的一記憶體單元 區域(4-位元組區域)45之邊界的存取。如上述，根據一個一 5般已知的記憶體映射，由一記憶體組位址BA及一列位址RA 指定的該頁面區域14被分段成該等行位址CA 〇_127所選擇 的複數個記憶體單元區域45，且資料項的4個位元組BY 0-3 被單個行位址CA同時存取。每一位元組的8_位元資料對應 於一像素的一信號。 10 因此’儘管該水平存取被相對節約地作出，但是資料 不必要的輸入/輸出會出現在該矩形存取中，所以該有效頻 寬減少。 在第4(A)圖所示之該水平存取中，當存取一區域22A 時，在用於指定該頁面區域BA 0/RA 0的主動命令ACT之 15 後’四個讀取命令RD對於該等行位址CA 0-3被發出，且該 等行位址CA 0-3中之每一個的資料項的4個位元組BY 0-3 被連續地輸入/輸出。在此情況下，該區域22A含有從該行 位址CA 0的位元組BY 2與3到該行位址CA 3的位元組BY 0 與1的一區段。因此’在對應於該行位址CA 0的資料的4個 20 位元組的輸入/輸出DQ中，該位元組Βγ 〇與1的資料項是不 需要的，且在對應於該行位址CA 3的資料的4個位元組的輸 入/輸出DQ中，該位元組BY2與3的資料項也是不需要的。 因此’有效的輸出資料的容量是12個位元組/16個位元組。 另一方面，在第4(B)圖所示之該矩形存取中，當存取 21 —矩形區域22B時’在用於指定該頁面區域BA 〇/RA ο的主 動命令ACT之後，六個讀取命令rD對於該等行位址ca〇、 1、4、5、8及9被發出，且該等行位址CA 〇、i、4、5、8 及9中之每一個的資料項的4個位元組Βγ 〇_3被連續地輸入/ 5輸出。然而，該矩形區域22Β與該等行位址所選擇的該記憶 體單元區域(4-位元組區域)45之邊界不匹配並超過了該4-位元組區域的邊界，因此該等4_位元組的資料項Βγ 〇_3中 母個的一半疋不需要的資料。特別地，該有效的輸出資 料的容量是12個位元組/24個位元組。第4(B)圖顯示了最槽 10 糕的情況。 如上所述，即便要被存取的資料具有相同的位元組 數，在該矩形存取中，資料的24個位元組需要透過發送該 讀取命令6次而被輸入/輸出，但在該水平存取中，資料的 16個位元組需要透過發送該讀取命令4次而被輸入/輸出。 15因此，在超過單個行位址所選擇的該4-位元組區域（記憶體 單7L區域)45的邊界的矩形存取中，該有效頻寬減少。這是 該矩形存取的第一問題。
第5圖顯示該矩形存取的第二問題。該矩形存取是對一 任意矩形區域作出的一存取且有時會超過相鄰頁面區域14 20的一邊界14B0U。第5圖顯示—矩形區域22(A)為該相同頁 面區域BA 1/RA 6中的一 16-位元組區域的一情況以及一矩 形區域22(B)為覆蓋了四個相鄰頁面區域BA3/RA2、BA 2/RA 3、BA 1/RA 6&BA 〇/RA 7的一 16_位元組區域的一情 況。 22 1378451 在該矩形區域22(A)的情況中，16個位元組的資料藉由 對該頁面區域BA 1/RA 6發出一次主動命令ACT(該圖中的 50)及對該等行位址CA 6、7、10及11發出四次讀取命令 RD(該圖中的52)而能夠被輸入/輸出，如該時序圖所示。 *' 5 另一方面，在該矩形區域22(B)的情況中，除非對該等 - 頁面區域BA3/RA2、BA 2/RA 3、BA 1/RA 6及BA 0/RA 7發 出四次主動命令ACT(該圖中的54)以及除非對該等行位址 CA 127(BA 3)、CA 124(BA 2)、CA 3(BA 1)及CA 0(ΒΑ 0)發 ^ 出四次讀取命令RD(該圖中的56)，16個位元組的資料才能 10 被輸入/輸出，如該時序圖所示。特別地，在該矩形區域22 包括相鄰頁面區域的情況下，該等主動命令ACT被發出數 次以便在不同的記憶體組上執行該主動操作，且該等讀取 命令RD或寫入命令WR必須被在該等各自的記憶體組中對 該等行位址發出。因此，每單位時間内能夠被存取的資料 15 量被減少，且該有效頻寬變窄。 ^ 在第5圖所示之該矩形區域22(B)在一行位址所選擇的 記憶體單元區域(4-位元組區域）的中間被分段的情況中，第 4圖中所說明的該第一問題會同時出現，因此複數個主動命 令被需要（第二問題）’且不必要的資料被含有在對應於讀等 . 20 讀取命令的輸入/輸出資料DQ中（第一問題），從而導致該有 效頻寬的減少。 如上所述，在採取利用了該SDRAM之結構特性的該記 憶體映射之情況下’在該影像記憶體中，會有該水平存取 由於在被執行時出現該再新命令而被停止之該第一問題、 23 1378451 在该矩形存取區域超過一行位址所選擇的記憶體單元區域 (4-位元組區域）的邊界時不必要的輸入/輸出資料被產生之 §亥第二問題以及當該矩形存取區域超過該等記憶體組位址 所指定的該等頁面區域的邊界時複數個記憶體組的主動命 5令被需要發出之一第三問題。 本實施例的一般說明 在下文中’用於解決這些問題的組態及操作被簡述。 本實施例是為了解決由該再新操作導致的存取的不連 續、該矩形存取所引起的該存取效率的減少以及其他問 10題，其中，首先、該再新操作能夠在該水平存取時在背後 與一存取操作一起被執行，第二、在該矩形存取時，使有 效存取偏離或超過一行位址所選擇的記憶體單元(4_位元組 區域）的一區域之一功能成為可能，以及第三、使有效存取 超過該等頁面區域之邊界並含有複數個頁面區域的一矩形 15區域之一功能成為可能。 第6圖顯示在本實施例中被執行的整個操作。如上所 述，在使用一影像記憶體的一影像系統中，該水平存取及 該矩形存取都被產生。第6圖所示之範例是對該記憶體映射 12之第一列中該等記憶體組位址為ba〇與BA 1的頁面區域 20的一水平存取2〇-1、對第二列中的一頁面區域BA2/RA2的 一矩形存取22以及對該第二列中該等記憶體組位址為BA 2 與BA 3的頁面區域的一水平存取20-2在其中被按順序產生 的一範例。在該矩形存取22中，對超過一頁面區域BA 2/RA 2中的記憶體單元區域(4-位元組區域）的一矩形區域進行存 24 1378451 取。 在此情況下，在該矩形存取中，存取在該記憶體之一 任意δ己憶體組中被產生，而在該水平存取中，存取只在一 預先決定的記憶體組中被產生某一段時間。例如，在該記 5憶體映射12的第一列的水平存取中，存取只在該等記憶體 組ΒΑ 0與1中被產生，且在該第二列的該等記憶體組ΒΑ 2 與3中沒有任何存取被產生。另一方面，在該第二列的水平 存取中，存取只在該等記憶體組ΒΑ 2與3中被產生，且在該 第一列的該等記憶體組ΒΛ 〇與1中沒有任何存取被產生。 10 因此，在該水平存取2〇-丨中，用於指定在未來一段時 間内沒有任何存取在其中被產生的一記憶體組的一背後的 再新命令BREN在進行記憶體存取之前被發出，且該記憶體 組（其中沒有任何存取被產生）的資訊sa=2/3被通知給該記 憶體。特別地，後續的自動再新操作在該背後的再新命令 15 BREN所指定的該記憶體組BA中被允許。因此，對被施加 該再新操作的該記憶體組BA的正常存取不被允許。 在第6圊所示之該水平存取20-1中，允許後續的再新操 作被執行的再新記憶體組資訊SA(該圖中的61)與該背後的 再新命令BREN(該圖中的60)—起被發出，然後該主動操作 20由該主動命令ACT在該頁面區域BA0/RA0上執行，接著該 行位址CA 0的4個位元組的資料項BY 0-3被該讀取命令 RD(BA 〇 ’ CA 0)輸出到該輸入/輸出終端DQ。類似地，該 主動操作由該主動命令ACT在該頁面區域BA 1/RA 0上執 行’接著該行位址CA 0的4個位元組的資料項BY 0-3被該讀 25 1378451 取命令RD(BA 1 ’ CA 〇)輸出到該輸入/輸出終端DQ。儘管 如此第6圖$略了對應於BL=4的四個4_位元組的資料項的 輸出的說明。 在此水平存取的2(M，f 一自冑再新請求（未被顯示) 5 (其U影像讀體中的該背後的再新命令bren啟動）被 發出時，該再新操作在該等記憶體組从2與3上被啟動。然 而，在δ亥水平存取中，存取只在該等記憶體組ΒΑ0與1中被 產生且不同的記憶體組能夠在該S D R A Μ中獨立執行該主 動操作，因此㈣防止該水平存取被該等記憶體組从2與3 10上所執行的該再新操作干擾及停止。 其次，在第6圖所示之該矩形存取中，該矩形區域22 是在該相同的頁面區域BA 2/RA 2中並含有2個位元組Βγ 2 與BY 3(即該行位址CA 〇的後半部分)與2個位元&Βγ 〇與 BY 1(即该行位址CA丨的後半部分）。在此情況中，根據該 15 SDRAM的一個一般讀取命令，一讀取命令RD需要被發送 兩次給該等行位址CA0與CA 1。 然而，在本實施例中，一讀取命令尺〇(該圖中的62)被 發出給該行位址CA 0(該圖中的63)，且該存取中的位元組 組合資訊SB(該圖中的64)被提供，藉此對應於該位元組組 20合資訊SB的4個位元組能夠被自動與該輸入/輸出DQ相 聯。在上述該範例中，位元組移位資訊SB=2，這意味著接 在2個位元組之後的該等位元組被指定為該位元組組合資 訊SB，藉此，出自該行位址CA〇的資料項的4個位元組的， 在該2個位元組之後的該等位元組Βγ 2與Βγ 3的資料項與 26 1378451 該相鄰行位址CA 1的資料項的4個位元組中之前面兩個位 元組BY 0與BY 1的資料項一起被自動輸出。 在第6圖所示之該矩形存取中，該頁面區域ba 2/RA 2 的主動命令ACT被發出之後’用於指定BA 2/CA 0(該圖中的 5 63)的該讀取命令RD 62與該位元組組合資訊sb=2(該圖中 的64)—起被發出。此位元組組合資訊SB=2指示包括了位元 組BY 2的資料項的4個位元組的一組合，該位元組by 2接在 該4-位元組區域内的前2個位元組之後。換言之，此位元組 組合資訊SB=2指示該4-位元組區域的第一位元組位置（開 10始位元組)是該BY2。據此，該影像記憶體將接在該行位址 CA 0的資料項之該4個位元組的前2個位元組之後（或始於 該開始位元組BY 2)的該等位元組BY 2與BY 3的資料項以 及該行位址CA 1的該等位元組BY 0與BY 1的資料項和輸 入/輸出終端DQ的4個位元組相聯以從此處輸出。該記憶體 15 控制器不需要發出兩次讀取命令RD到該等行位址CA 0與 CA 1。另外，只有需要的資料被輸出到輸入/輸出終端DQ 的所有4個位元組，因此，不必要的資料不被輸出而該存取 效率提高。 此外，當指定BA 2/CA 4的讀取命令RD與該組合資訊 20 SB=2—起被發出時，該影像記憶體輸出由行位址CA4與CA 5的資料的2個位元組所組成的資料的4個位元組。當指定 BA 2/CA 8的讀取命令RD與該組合資訊SB=2—起被發出 時，該影像記憶體輸出由行位址CA 8與CA 9的資料的2個位 元組所組成的資料的4個位元組。當指定BA 2/CA 12的讀取 27 1378451 命令RD與該組合資訊S B=2 —起被發出時，該影像記憶體輸 出由行位址CA 12與CA 13的資料的2個位元組所組成的資 料的4個位元組。 5 因此’即便該矩形存取區域22包括該8個行位址CA0、 CA 卜 CA4、CA5、CA8 ' CA9、CA 12與CA 13的記憶體 單元區域(4-位元組的區域），也只需要發出四次讀取命令 RD到該等行位址CA 0、CA4、CA 8與CA 12，且不必要的 w ίο 資料不會被輸出到該等輸入/輸出終端，因此該存取效率能 夠被提高一倍。 15 在該矩形存取之後的水平存取2〇-2中，由於該記憶體 映射12的苐二列中的該等頁面區域被存取，所以正常的存 取在該等記憶體組ΒΑ0與BA 1中暫時不被產生。因此，與 上述說明一樣，SA=1作為該再新操作能夠在其中被執行的 一記憶體組（該圖中的66)上的記憶體組資訊sa與該背後的 再新命令BREN(該圖中的65)—起被指定，且該等記憶體組 BA 0與BA 1中的自動再新操作與對該等隨後的記憶體組 BA 2與BA 3的正常存取被同時允許。 20 如上所述，當進行正常存取時，該等水平存取如一及 20-2允§午在背後的該自動再新操作，但是該矩形存取不允 許在背後的該自動再新操作。因此，在該水平存取汕—丨中， 該正常的存取操作能夠在該等記憶體組ΒΑ0與BA1中被執 行，同時該再新操作在該等記憶體組BA 2與BA 3中被執 行，而在該水平存取2〇_2中，該正常的存取操作能夠在該 等記憶體組BA 2與BA 3中被執行，同時該再新操作在該等 28 1378451 記憶體組BA 0與BA 1中被執行。因此，該等水平存取能夠 被防止受該再新操作的干擾，且該有效頻寬能夠被防止減 少。 另外，在該矩形存取中，該背後的再新操作被禁止。 5因此，能夠防止對一任意區域進行的矩形存取被該再新操 作停止。因而’該有效頻寬能夠完全被防止減少。 同樣地，在該矩形存取中，該位元組組合資訊SB與該 讀取命令一起被指定’藉此組合位元組資料能夠被輸出到 輪入/輸出終端DQ的該4個位元組，其中該組合位元組資料 疋藉由將任意位元組與該I買取命令的一行位址c A組合成 —開始區域而被獲得的。該位元組組合資訊SB也能夠與用 於在該主動命令之前設定一模式暫存器的一命令一起被指 定。 第7圖顯示本實施例之整個操作的另一範例。此範例是 15對該記憶體映射之第一列中的頁面區域的該水平存取 20-1、該矩形存取22以及對該記憶體映射之第二列中的頁 面區域的該水平存取20-2在其中被按順序產生的一範例。 在該矩形存取22中，該矩形區域22超過該等頁面區域的邊 界14B0U並含有四個頁面區域BA 3/RA 2、BA 2/RA 3、BA 20 1/RA6與 BA0/RA7。 與第6圖一樣，在該等水平存取2〇-1與20-2中，該再新 記憶體組資訊S A與該背後的再新命令b REN —起被發出， 藉此後續的自動再新操作在該等主題記憶體組中被允許， 且該等水平存取被防止受到該再新操作干擾。在對具有複 29 1378451 數個區域（即複數個記憶體組）的該矩形區域22的矩形存取 中，多記憶體組資訊SA’與該主動命令一起被發出，如同時 進行該主動操作的記憶體組上的記憶體資訊。據此，該影 像記憶體在該等記憶體組的頁面區域上同時執行該主動操 5作，該等記憶體組由該多記憶體組資訊SA，指定並具有與該 主動命令ACT —起被發出的位址資訊BA、RA的左上角的記 憶體組。因此，根據一主動命令ACT，該主動操作能夠同 時在該等記憶體組上被執行。然後，每一記憶體組的讀取 命令RD與該記憶體組位址BA及行位址CA—起被發出，藉 10 此每一記憶體組的行位址CA所選擇的一記憶體單元區域 (4-位元組區域）的4-位元組的資料項能夠被輸出到該等輸 入/輸出終端DQ。 在第7圖所示之該矩形存取的範例中，用於指定該左上 角區段中的頁面區域的位址資訊項BA 3與RA 2(該圖中的 15 71)與一主動命令ACT(該圖中的70)—起被發出，同時該多 記憶體組資訊SA’=0-3(該圖中的72)被發出。據此，該影像 記憶體在四個記憶體組BA3、BA2、BA 1與BA 0(其等由該 多記憶體組資訊SA，指定）上同時執行該主動操作、將該左 上角的頁面區域的一記憶體組BA 3放在前面並按順序輪出 20 由後續的四個讀取命令RD所指定的該等記憶體組BA/行 CA的資料項的4個位元組。同樣的情況也適用於該寫入命 令。在該圖中，BA3/CA 127、BA2/CA 124、BA 1/CA3與 BA0/CA0被提供以回應該四個讀取命令，且這些記憶體區 域的資料項的4個位元組被輸出。 30 1378451 w 如果δ亥多δ己憶體組負§ft S A指示“橫向方向中的兩個記 憶體組”，那麼一左上角的記憶體組（其對應於該主動命令 ACT所提供的記憶體組位址BA)右側的一記憶體組也同時 進行該主動操作。如果該多記憶體組資訊SA，指示“垂直方 5向中的兩個記憶體組”，那麼位在該左上角的記憶體組下方 的一 δ己憶體組也同時進行該主動操作。類似地，該多記憶 體組貪訊SA’指示“橫向及垂直方向中的四個記憶體組，，，那 麼位在該右側、下方以及位在該左上角的記憶體組之右下 方的二個記憶體組也都同時進行該主動操作。因此，為了 10在多個記憶體組上自動執行該主動操作，最好在該暫存器 或類似物上事先設定，指示該記憶體映射的各自列中的列 位址RA如何被配置，或特別地，指示該等列位址RA在哪個 單元中被返轉的資訊（列位址步驟資訊）。 在第7圖所示之該矩形存取方法中，當除了該主動命令 15 ACT處的該多記憶體組資訊3八，以外，第6圖中所描述的該 位元組組合資訊SB與該讀取命令尺〇一起也被發出時，超過 一頁面區域14的邊界14BOU並由一行位址CA選擇的記憶 體單兀區域(4-位元組區域）的一個部份位元組組合能夠自 動與該等輸入/輸出終端Dq相聯。 20 第8圖是根據本實施例的一影像處理系統的一組態 圖。該影像處理系統由對應於該記憶體控制器的一影像處 理晶片80以及用於儲存為影像處理之一目標的影像資料的 一於像5己憶體晶片86所組成。該影像處理晶片80以及該記 憶體晶片86每一個都是一半導體晶片，其中一積體電路被 31 形成於單個半導體基板上。 該影像處理晶片8〇具有：一影像處理控制器81，用於 執行影像處理’如回應，例如MPEG的影像壓縮及擴展的一 、 編碼器或解碼器；以及一記憶體控制器82，用於根據一記 . 5憶體存取請求來控制到該影像記憶體晶片86的一存取，該 記憶體存取請求包括自該影像處理控制器81發出的影像區 域規格。該記憶體控制器82具有：一背後的再新控制器84， & 用於控制該水平存取中的背後的再新操作；一位元組邊界 控制器85，用於在該矩形存取中控制該記憶體單元區域(4-10位元組區域）中的位元組的一任意組合；以及一多記憶體組 啟動控制器83 ’用於在該矩形區域中控制到複數個區域的 存取。藉由執行這些控制操作，每一操作中所需要的命令、 記憶體組位址、列位址、行位址、位元組組合資訊SB、再 新記憶體組資訊S A、多記憶體組資訊S A’以及類似物被發到 15 該影像記憶體86。 該影像記憶體86具有記憶體核心92中的複數個記憶體 組Bank 0-3,以及進一步具有主要用於控制該主動操作的一 列控制器87、用於控制該讀取或寫入操作的一行控制器9〇 .. 以及一背後的再新控制器89，這些控制器執行關於該記憶 20體核心92的控制。該列控制器87具有一多記憶體組啟動控 制器88 ’而該行控制器90具有一位元組邊界控制器91。一 列解碼器RowDec、行解碼器ColDec、記憶體陣列MA、感 測放大器組S Α以及用於將該記憶體陣列Μ Α與該等輸入/輸 出終端DQ相聯的輸入/輸出單元93被提供在該等記憶體組 32 X378451
Bank 0-3中之每一個中。 第9圖是根據本實施例的該影像記憶體的一組態圖。在 該§己憶體晶片86中，該輸入/輸出終端組μ不僅具有時鐘 CLK，還有命令終端（其由RAS、CAS、WE及CS組成）、記 5憶體組位址終端ΒΑ0與BA 1、再新記憶體組資訊終端8八〇 與SA 1、複數個位址終端Add、一位元組組合資訊終端sb(其 具有一預先決定數目之位元）、一資料輸入/輪出終端Dq(其 具有一預先決定數目之位元）以及未被顯示的一多記憶體 組資訊終端SA’。應該注意的是在該上述的位元組邊界功 10 能、一多記憶體組存取功能以及該背後的再新功能中所需 要的該等終端SB、SA’及SA能夠利用一常見的特殊接腳來 被實現。這些資訊項與不同的命令一起被提供，因此特殊 接腳處的輸入資料可以根據該等所提供的命令來被設定為 一對應的暫存器。 15 同樣地’這些終端SB、SA’及SA能夠利用未被使用的
終端來被實現。例如，在列位址在位址終端Add 0-12處被 輸入而行位址在該等位址終端Add 0-9處被輸入的情況 下’該等位址終端Add 10-12在該等行位址被輸入時不被使 用。因此，控制資料SB、SA，及SA能夠從在輸入該等行位 20 址時不被使用的該等位址終端Add 10-12處被輸入。 該組外部終端93經由緩衝器94被分別連接到内部電 路。上述該組命令被輸入到一命令控制器95，而對應於該 等命令的控制信號被提供給該等内部電路。同樣地，根據 —模式暫存器設定命令，該命令控制器95基於被提供給一 33 1378451 位址接腳Add的一設定資料來設定_預先決定的設定值到 一模式暫存器96中。由該模式暫存器％設定的設定資訊被 提供給該等内部電路。該列控制器87具有該多記憶體組啟 動控制器88及多記憶體組啟動所需要的一列位址計算器 5 97。一主動脈沖自該多記憶體啟動控制器88被提供到要被 啟動的一記憶體組。另外，要被啟動的一列位址自該列位 址計算器97中被提供給每一記憶體組。該記憶體組Bank被 提供以—再新列位址指定器98，其指定該記憶體組中要被 再新的一列位址。該再新列位址指定器98具有，例如一再 10新計數器’該再新計數器用於在自動產生一再新命令時產 生所需要的一列位址。該記憶體組的内部組態如上面所說 明的。 在下文中，影像記憶體及記憶體控制器是按順序參考 第6及第7圖所說明的該位元組邊界功能、多記憶體組存取 15 功能、背後的再新功能來被詳細描述。 《位元組邊界》 第10圖是一用於說明該等位元組邊界功能的圖。此圖 顯示某一記憶體組内一列位址RA與一行位址CA所選擇的 一組位元組（或一組位元）。如上所述，也是在此範例中，一 20 資料區域（記憶體單元區域）的4個位元組由一列位址RA與 一行位址CA選擇並與輸入/輸出終端DQ 0-31的32個位元相 聯。因此，該列位址RA與該行位址CA的一交又點中的數 字，即“0123”分別指示位元組BY 〇、BY 1、BY 2與BY 3。 同樣地，該資料區域的容量可以是4個位元，而不是4個位 34 1378451 元組。在此情況巾’-資料區域(記顏單元區域)的4個位 元由-列位址RA與-行位址CA藝並與輸人/輸出終端 DQ0_3的4個位元相聯。為了簡便，下列是該4_位植資料 區域的一範例。
5 帛10⑷圖是一資料區域的4個位元組由一列位址RA 與-行位址CA唯-地決定，且4_位元組資料區域(記憶體單 元區域）100及101中之每-個的32個位元總是與該等輸入/ 輸出終端DQ 0-31相聯的一習知的範例。 另一方面，第10(B)圖顯示—列位址RA與一行位址CA 10所指定的一個4_位元組的區域被放在前面，且使位元組的 任何組合與該等輸入/輸出終端Dq 〇_31相聯的本實施例。 在該圖中，由RA=0及CA=〇所選擇的4_位元組的區域1〇〇全 部與該等輸入/輸出終端DQ 〇-31相聯。另一方面，始於由 RA=2及CA= 1所選擇的4-位元組的區域之兩個位元組移位 15 之後的第三個位元組的一個4-位元組的區域1〇2全部與該 等輸入/輸出終端DQ 0-31相聯。在此情況中，第一資訊（開 始位元組）以及關於一位元組順序（大端位元組排列順序或 小端位元組排列順序）的第二資訊與一讀取命令或一寫入 命令一起被提供，該第一資訊用於決定RA=2及CA=1所選 20 擇的該4-位元組區域的哪個位元組被放在前面，而在該第 二資訊中，4個位元組從第一位元組開始在一增量方向或減 量方向中被連續安排’或者在該增量方向或減量方向中被 每隔一位元組而安排。 然後，該影像記憶體的輸入/輸出單元根據該第一及第 35 1378451 二資訊所組成的位元組組合資訊來擷取來自對應於一頁面 中一不同行位址CA的位元組資料的總共4個位元組，並將 該4個位元組與該等輸入/輸出終端DQ 0-31相聯。接著，所 需要的4-位元組的資料自32-位元的輸入/輸出終端dq被一 5 次輸入/輸出。 第11圖是該等位元組邊界功能的一時序圖。此範例顯 示存取該記憶體映射12中的該4-位元組區域1 〇2的一範 例。首先，一主動命令ACT(該圖中的110)與一記憶體組位 址ΒΑ=0及一列位址RA=2—起被提供，接著對應的頁面區 10域進行該主動操作，一讀取命令RD(該圖中的1U)與該記憶 體組位址ΒΑ=0及一行位址CA=1(該圖中的112)—起被提 供，以及指示位元組移位量或開始位元組的第一資訊 SB=2(該圖中的114)與指示組合圖型的第二資訊bmr=uP (該圖中的115)—起作為位元組組合資訊113被提供。 15 該影像記憶體根據該位元組組合資訊sb=2及 BMR=UP’aDQ16-23、DQ24-31、DA0-7&DQ8-15m* 之一方式將一行位址CA= 1所選擇的4-位元組區域的後半 部分的2-位元組資料(BY 2、BY 3)與一行位址CA=2所選擇 的4-位元組區域的前半部分的2-位元組資料(Βγ 2、Βγ 3) 2〇相聯。此相聯被第9圖所示之該位被邊界控制㈣在該輸 入/輸出單元巾執行。因此，即便在資料具有—㈣的行位 址之情況下’任何組合中的4_位it組資料也能夠藉由提供 -次該讀取命令RD而與該等輸人/輸出終端叫相聯。這對 於該寫入操作也是如此。 36 1378451 在第11圖中，該等相同的位元組邊界功能能夠被應 用，儘管該列位址RA及行位址CA所選擇的4-位元組區域是 4-位元區域。在此情況中，該4-位元區域的4-位元資料與該 等輸入/輸出終端DQ 0-3相聯。 5 第12圖是一用於說明不同映射的該等位元組邊界功能 的圖。在第12圖中，為了簡便，由一列位址RA與一行位址 CA選擇的一記憶體單元區域由4個位元組成。第12圖的左 邊顯示記憶體映射12-1及12-2(顯示該影像的像素與一記憶 體空間之間的關係），第12圖的中央顯示該記憶體的邏輯空 10 間15-1及15-2,以及第12圖的右邊顯示對應於第12圖的左邊 及中央的一時序圖。 指示由一列位址RA與一行位址CA選擇的一個4-位元 區域中的4個位元的“0-3”被顯示在該等記憶體邏輯空間 15-1與15-2中的每一個中並分別對應於該等輸入/輸出終端 15 DQ 0-3。同樣地，指示對應於該影像之像素的每一記憶體 邏輯空間中的4個位元的“ 0 - 3 ”被顯示在左邊的該等記憶體 映射12-1與12-2中的每一個中。特別地，該記憶體映射顯示 該影像的每一像素如何與該記憶體之該等輸入/輸出終端 DQ 0-3中的每一個相聯。 20 在該影像系統中，一系統設計者能夠自由地將一影像 像素與該4-位元的輸入/輸出終端DQ 0-3中的任何一個相 聯，該等輸入/輸出終端DQ 0-3被利用某些位址BA、RA及 CA來同時存取。該映射12-1是將該圖中被從左到右安排的4 個像素映射到在與該等位址之增量方向（從左到右）相同的 37 方向中被安排的該等輸入/輸出終端〇〇〇_3的一範例，且此 映射被稱為“大端位S組排列順序，，。另-方面，該映射12_2 疋將4個像素映射到在與該等位址之增量方向相反的方向 - 中被安排的該等輸入/輸出終端DQ 0-3的一範例，且此映射 5被稱為“小端位元組排列順序”。 -· 在映射12-1與映射12-2中’該矩形存取被產生在該影像 之左上角上的第6個像素到第9個像素之間的四個像素j 2 3 ^ 與127中’此映射在與該記憶體内的4個位元的方向相反的 方向中被執行，因此不同的存取被需要。特別地，在該映 10射12_丨之情況下，需要相對於該影像中被從左到右安排的 該等像素’按照如箭頭12〇所示的CA=1中的DQ 1、CA=1中 的DQ 2、CA=1中的DQ 3及CA=2中的DQ 〇的順序來輸入/ 輸出資料。另一方面，在該映射12-2之情況下’需要相對 於該影像中被從左到右安排的該等像素，按照如箭頭124所 15 示的CA=1中的DQ 2、CA=1中的DQ 1、CA=1中的DQ 〇及 CA=2中的DQ3的順序來輸入/輸出資料。
L 該等位元組合資訊項SB、BMR被設定以便對應於這些 不同的映射類型。特別地，在該映射12-1之情況下，如該 圖中的121所示，由ΒΑ=0及CA=1所組成的一開始位址與由 * · 20 SB=1及BMR=UP所組成的位元組合資訊與一讀取命令RD • 一起被發出，且依據此發送，CA=1的3個位元，即DQ 1、 DQ2及DQ3以及CA=2的DQO被同時輸出，如該圖中的122 所示。 另一方面，在該映射12-2之情況下，如該圖中的125所 38 1378451 示，由ΒΑ=0及CA=1所組成的一開始位址與由SB=1及 BMR=DOWN所組成的位元組合資訊與一讀取命令尺〇一起 被發出，且依據此發送，CA=1的3個位元，即DQ〇、DQ 1 及DQ 2以及CA=2的DQ 3被同時輸出，如該圖中的126所 5 示。 以此方式，該位元組合資訊SB&BMR根據該等不同的 記憶體映射（大端位元組排列順序及小端位元組排列順序） 被指定’藉此該影像記憶體能夠根據該系統端的記憶體映 射來同時輸人/輪出4條元。II由增減位元組合資訊的 10類型，一彈性的4-位元存取能夠在各種映射類型上被實現。 第13圖是-用於說明第12圖中所示之該大端位元組排 列順序及小端位元組排列順序的圖。第13圖在右邊及左邊 顯示使用了輸入/輸出位元寬度由4個位元組成的一記㈣ 的影像處理純’其巾該左邊是將該記鍾之輸人/輸出終 15端DQ’即DQ0-3的方向用作為一正向的一大端位元組排列 順序系統，而右邊是將該記憶體之DQ，即DQ3_〇的方向用 作為該正向的一小端位元組排列順序系統。 螢幕中的像素位置(X 0_X u)指示該相同螢幕上的實 體位置。每-像素位置具有的“每_像素上的資訊，，在兩個 20系統中都被指定為“A，，_“L”，這意味著兩個系統都顯示相同 的影像。 在該大端位元組排列順序系統中，該等像素位置乂0_3 與该記憶體的位址CA0的DQ0-3相聯，該等像素位置又4_7 與該記憶體的位址CA mDQ 〇_3相聯，而該等像素位置χ 39 1378451 8-11與該記憶體的位址ca 2的DQ 0-3相聯。 5 另一方面，在該小端位元組排列順序系統中，該等像 素位置X0-3與該記憶體的位址CA〇的Dq 3_〇相聯，該等像 素位置X4-7與該記憶體的位址CA丨的Dq 3_〇相聯，而該等 像素位置X 8-11與該記憶體的位址CA2的Dq 3_〇相聯。 10 特別地，當比較該兩個系統時，在該大端位元組排列 順序中，該影像處理系統中的該等像素χ〇 3中之每一個與 該等輸入/輸出終端Τ 0-3中之每一個之間的關係都與該小 端位元組排列順序中的相反。所以，該像素位置χ〇的像素 f §fl“A”被儲存在該大端位元組排列順序系統與該小端位 元組排列順序系統中的不同記憶體單元的實體位置（c A 〇 的DQ0與CA0的DQ3)中。 15 在此，在該影像處理系統產生對該等像素位置χ5_8的 像素資sfl “F-G-Η-Γ的一矩形存取（該圖中的13〇)之情況 下，該記憶體必須存取該大端位元組排列順序系統與該小 端位元組排列順序系統中的不同記憶體單元的實體位置 132與134。因此，被需要提供給該記憶體的資訊項的最小 置是3個資訊項，即關於該系統是否是該大端位元組排列順 序（Up)或该小端位元組排列順序(D〇wn)的資訊bmr、具有 20 作為一起點的一位元的位址CA以及作為一位址中的起點 的位元之位置資訊SB。 該大端位元組排列順序及該小端位元組排列順序在被 用该等位址RA、CA存取的記憶體單元區域是一個4_位元組 的區域(位元組群組）時是相同的。第14圖是一用於說明一特 40 1378451 殊記憶體映射中的兮笙 第-在左編晴如;12圈， 空間15以及在右邊f 在巾央顯Μ憶體邏輯 仕石逯顯不對應的時序圖。 “圖中左邊的該等記憶體映射 記憶體的哪個位元被分母自都顯不邊 此範例中，-料㈣的每—像素。在 像素由2個位元的資訊組成 元持有關於亮度的資偶數位 的貝枓而-奇數位元持有關於-色差的 10 w * 1意指僅收集從第二像素到第五像素的像素亮度 貧訊(偶數位元)的—矩形存取，而群組_2意指僅收集左上角 從第二像素到第五像素的像素色差資訊(奇數位元）的一矩 形存取。在此情況中，儘管群組-1/2都找該影像的左上角 處的第二像素到第五像素所作的矩形存取，但是由於箭頭 140所示的亮度（偶數位元）之間的差以及箭頭144所示的該 15色差（奇數位斗在該等時序圖中被顯示的從該影像處理系 統到該記憶體及該等輸入/輸出終端Dq的存取如下所示。群 組-1 : CA=1 的 DQ 0、CA=2 的 DQ 〇、CA=0 的 DQ 2及 CA=1
的DQ 2分別與該等輸入/輸出終端Dq 〇_3相聯（該圖中的 142) ’對於以CA=0/SB=2、BMR=AL進行的存取(指定收集 20 每隔一位元的4個位元)(該圖中的141)。群組-2 : CA=2的DQ 1、CA=1的DQ卜DQ 3及CA=0的DQ 3分別與該等輸入/輸 出終端DQ 0-3相聯（該圖中的146)，對於以CA=0/SB=3、 BMR=AL進行的存取（指定收集每隔一位元的4個位元）(該 圖中的145)。 41 1378451 以此方式，該等相同的DQ(例如群組]中的Dq 〇與Dq 2)在不同行位址的4-位元區域中被同時存取，因此用於傳送 資料到該等輸入/輸出終端DQ的該等輸入/輸出單元需要執 行對一些資料切換該等終端的處理，即使用一不同DQ的一 5 資料匯流排的處理。 第15圖是一用於說明第丨4圖中所示之該特殊的記憶體 映射的圖。第15圖顯示使用輸入/輸出位元寬度由4個位元 組成的一記憶體的一影像處理系統，特別顯示將該記憶體 的一偶數DQ用作為每一像素上的亮度資訊而將一奇數DQ 10作為每一像素上的色差資訊的影像處理系統。第15(A)圖顯 示只有該亮度資訊被存取的一情況’而第15(B)圖顯示只有 該色差資訊被存取的一情況。 該螢幕上的該等像素位置(X 0_5)指示右邊與左邊螢幕 上的相同實體位置。該等像素位置分別持有作為“亮度資 15 訊”的“A、C、E、G、I、K” ’以及分別持有作為“色差資訊” 的 “B、D、F、Η、J、L”。 在此’在該影像處理系統產生對該等像素位置X 1 _4的 亮度資訊“C-E-G-Γ的一矩形存取151之情況下，該記憶體必 須只存取如第15(A)圖所示之偶數DQ(該圖中的153)。在該 20影像處理系統產生對色差資訊“D-F-H-J”的一矩形存取j 52 之情況下，該記憶體必須只存取如第15(Β)圖所示之奇數 DQ(該圖中的154)。 該記憶體需要接收以便進行這類存取的最小資訊項是 三個資訊項，即指示該系統是否採取在該等偶數DQ中持有 42 1378451 讀亮度資訊而在該等奇數DQ中持有該色差資訊(存取是否 需要每隔一個DQ被作出）(BMR=AL)之一方法的資訊、具有 作為一起點的一位元的位址（C A)以及為該位址的4 -位元區 域中的起點的該位元之位置資訊(SB)。該行位址CA及位元 5纽合資訊SB與BMR已在第14圖中被說明。 在此情況中，由於該等相同的Dq(例如群組_丨中的DQ 〇與DQ 2)被以不同的位址存取，所以用於將該資料傳送到 該等輸入/輸出終端的該輸入/輪出單元需要執行切換該等 終端的處理以便使用一不同DQ的資料匯流排。因此，由白 10圓圈與黑圓圈所示的複數個開關被提供在該記憶體中，且 這些開關根據該上述資訊SB及BMR來被控制。 第16圖顯示展現了該矩形存取中的該等位元組邊界功 能的時序圖。此矩形存取是存取第6圖所示之該矩形區域22 的一範例。如上所述，在該矩形存取中，為了讀取來自由 15 一行位址C A所選擇的一記憶體單元區域(4 _位元組區域或 4-位元區域）内一任意位元組位置（或位元位置）的位元組資 料（或位元資料）的一任意組合，該開始行位址CA以及該第 一資訊SB與该第二資訊BMR、位元組組合資訊166被需要。 第16(A)圖疋該等位元組組合資訊項SB與BMR與一讀 20取命令尺〇一起被提供的一範例。一記憶體組位址BA=2及 一列位址RA=2與一主動命令ACT(該圖中的161) 一起被提 供，而指示開始位元組（或開始位元）之位置的該第一資訊 SB=2(s亥圖中的164)及指示位元組（或位元）之一組合的該第 二資訊BMR=V(該圖中的165)與該記憶體組位址BA=2及該 43 1378451 行位址CA=0以及一後面的讀取命令RD(該圖中的162) 一起 被提供。因此，第6圖中所示之該矩形區域22的前4個位元 組(或位元)被輸出到該等輸入/輸出終端D Q。該矩形區域2 2 之剩餘的4個位元組（或位元;)的3個組合也由該相同的記憶 5 體組位址BA、行位址CA及該等位元組組合資訊項SB與 BMR指定。 10 在第16(B)圖中’來自該等位元組組合資訊項犯與bmR 的，该第二資訊BMR(該圖中的165)與一暫存器存取模式中 的模式暫存器設定命令EMRS(該圖中的167)在該主動命令 ACT被發出之前一起被同時提供’且此第二資訊Bmr被記 錄在該模式暫存器中。在一後續的矩形存取中，行存取根 據此第二資訊BMR被作出。除了該第二資訊bmr以外，此 矩形存取中的該主動命令ACT(該圖中的161)及一讀取命令 RD(該圖中的162)與第16(A)圖中所示的都相同。 15 該上述的第二資訊BMR=V能夠具有關於該大端位元 組排列順序（V=UP)、小端位元組排列順序(v=DOWN)以及 該亮度資訊被儲存在該等偶數DQ中而該色差資訊被儲存 在該等奇數DQ(V=AL)中的情況的各種資訊。 20 該影像系統能夠實現第16圖的（A)與(B)之任何方法中 的該矩形存取中的該等位元組邊界功能。 第17圖是用於實現該等位元組邊界功能的該影像處理 系統的一組態圖。和第8圖一樣’用於控制該影像記憶體86 的該記憶體控制器82被提供在該影像記憶體86中。該位址 資訊BA、RA及CA，由指示被該位址資訊選擇的一個4-位 44 1378451 兀組區域（或一個4-位元區域）中的開始位元組（或開始位元) 的該第一資訊SB與指示一位元組組合的該第二資訊BMR 所組成的该位元組組合資訊(位元組合資訊）166，以及該等 操作命令ACT、RD及EMRS自該記憶體控制器82中被提供 5到該影像記憶體86。 如上所述’在時序圖（A)中，未被顯示的一讀取命令rd 或一寫入命令WR與該位元組組合資訊SB及BMR(該圖中 的166)—起被同時提供。同樣地，在時序圖（B)中，一模式 暫存器設定命令EMRS(該圖中的167)與該第二資訊BMR-10起被同時提供，而未被顯示的該讀取命令RD或寫入命令 WR與該第一資訊SB—起被同時提供。 第18圖顯示該等位元組邊界功能。此圖顯示與第6圖的 矩形存取相同的矩形存取。第1〇圖之後的該等附圖說明由 該行位址CA所選擇的一個4-位元記憶體單元區域的範例。 15然而’在上述的該記憶體單元區域由4個位元組組成的情況 中，該矩形存取也能夠由該等位元組邊界功能進行。第18 圖顯示這樣一個情況。 在第18圖所示之範例中’一記憶體組位址BA、行位址 CA以及由該第一資訊SB與第二資訊BMR所組成的該位元 20組組合資訊166與該讀取命令RD(該圖中的162) —起被發出 以便有效存取該頁面區域14(BA=〇 ’ ra=0)中的該矩形區域 22。依據此發送，該矩形區域22内的資料項的4個位元組by 〇-3被同時輸出到該等輸入/輸出終端dq。相同的操作在一 寫入命令WR之情況下被執行。特別地，CA 1、CA 1、CA0 45 1378451 與CA 0中的位元組資料項依據第一讀取命令RD分別與該 等輸入/輸出終端DQ的該4個4-位元組的終端BY 0-3相聯， 而CA5、CA5、CA4與CA4中的位元組資料項依據下一讀 取命令RD分別與該等輸入/輸出終端DQ的該4個4-位元組 5 的終端BY 0-3相聯。依據剩餘的讀取命令RD的每一行位址 與每一輸入/輸出終端之間的關係如該圖所示。 以此方式，即便在該等輸入/輸出終端DQ的寬度是4個 位元或32個位元(4個位元組）的情況下，該等位元邊界或位 元組邊界功能也能夠被實現。 10 第19圖是實現簡化的位元組邊界功能的影像處理系統 的一組態圖。如上所述，在該系統設計中，該兩個記憶體 映射類型，即該大端位元組排列順序與該小端位元組排列 順序中的任何一個都能夠被選擇。因此，在該上述實施例 中，BMR=UP作為該位元組組合資訊的第二資訊BMR被指 15 定用於該大端位元組排列順序而BMR=DOWN作為該位元 組組合資訊的第二資訊BMR被指定用於小端位元組排列順 序，藉此即便在該矩形存取被進行位元組移位時，該影像 的每一像素也能夠與該記憶體空間内的一位元組位置相 聯。 20 在第19圖所示的範例中，在該記憶體映射12中的系統 被設計成具有對應於該小端位元組排列順序的一組態之情 況下’即便用於該大端位元組排列順序的該等位元組邊界 功能只能夠被對該記憶體空間15中的系統執行，該整個系 統也能夠藉由在該影像記憶體8 6與該記憶體控制器8 2之間 46 1378451 提供用於切換該等輸入/輸出終端的切換裝置190而為該小 端位元組排列順序實現該等位元組邊界功能。 特別地，在該系統端的記憶體映射被設計用於該小端 位兀組排列順序之情況下，該切換裝置190被提供以將該影 5像記憶體8 6中的該等輸入/輸出終端0 - 3切換到該記憶體控 制器82中的3-0。因此，對於該影像記憶體，該系統端似乎 在回應该大端位元組排列順序。因此，即便該系統被組配 成具有只用於該第二資訊BMR=UP的一記憶體，該小端位 元組排列順序的該等位元組邊界功能也能夠被實現。 10 第20圖是一用於說明實現第19圖中所示之該等簡化的 位元組邊界功能的影像處理系統的圖。第2〇(1)圖顯示該影 像處理系統8 0與該影像記憶體8 6經由一連接單元2 〇 〇而彼 此連接的一範例，該連接單元200連接輸入/輸出終端丁 〇_3 而不切換它們。第20(2)圖顯示該影像處理系統8〇與該影像 15記憶體86經由一連接單元190而彼此連接的一範例，該連接 單元190切換該等輸入/輸出終端。在每一個情況中，該影 像記憶體86都具有只用於該大端位元組排列順序的位元邊 界功能’而該影像處理系統80是一小端位元組排列順序類 型’其為了聯接該4-位元資料（一輸入/輸出位元寬度）而將 2〇該等像素位置X 0-3與該等輸入/輸出終端τ 3-0相聯。 在第20( 1)圖中，在以位址(A)為早位進行—存取之情、、兄 下，螢幕上的像素位置(X 0-7)與該記憶體端的位址(CA) — 對一地相聯(X 0-3與CA=0、X 4-7與CA=1)，因此沒有住何 問題。然而，在一信號SB被指定為以位元(B)為單位進_ * 4 47 1378451 存取之情況下，該等像素位置中的一移位(X 1-4(BCDE)， 該圖中的200)與只有對應於該大端位元組排列順序的位元 邊界功能（僅為BMR=UP)存在的記憶體中的記憶體單元之 實體位置(CBAH，該圖中的201)的一移位不匹配，因此錯 5 誤資料被傳送。在此情況下，該等記憶體單元上的BCDE 能夠藉由對應於該小端位元組排列順序的位元邊界功能 (BMR=DOWN)而被輸出。然而，如果能夠回應該大端位元 組排列順序以及該小端位元組排列順序的位元邊界功能被 提供在該記憶體中，則會導致成本的增加。 10 因此，如第20(2)圖所示，用於交叉連接該系統端與該 記憶體端的輸入/輸出終端的該連接單元19〇被提供，藉此 該影像上的像素X 0-3對應於該等記憶體單元上的Dq 0-3，藉此用於小端位元組排列順序的該影像處理系統8〇對 於該記憶體86看起來像用於大端位元組排列順序的系統。 15因此，該等像素位置的移位2〇〇與該等記憶體單元之實體位 置的移位202匹配，藉此即便在移位位元以便回應該大端位 元組排列順序時進行一存取，正常資料BCDE也能夠被傳 送。 如上所述，藉由使用能夠執行交叉轉換以切換連接該 20系統與該記憶體的終端的該連接單元190，即便在該記憶體 具有用於大端位元組排列順序的位元邊界（或位元組邊界) 功能之情況了，該等位元邊界（或位元組邊界)功能也能夠在 用於小端位元組排列順序的影像處理系統中被實現。另 外’在§亥§己憶體具有用於大端位元組排列順序以及小端位 48 凡組排列順序的位元邊界（或位元組邊界)功能之情況下，該 體與@系、统可以經由進行連接而不切換該等終端的連 接單元200而彼此連接。 第21圖是一顯示具有該等位元組邊界功能的記憶體之 5 概要組態的圖。此記憶體將一位元群組與至少一個或一 任忍數目個位元（Nb)進行組配，並具有輸入/輸出終端 (Nb N個）’其為倍數(n)，是該任意個位元(她）中的二個或 多個。複數個位元群組(Ng)(其數目高於該預先決定的倍數 (N))組配整個儲存區域(NbxNg)。能夠選擇該等位元群組 10 (Ng)中之任何一個的位址資訊與一第一操作碼一起被同步 接收。由該位址資訊選擇的該一位元群組被作為一起點， 而數目與該倍數(N)相同的位元群組根據一預先決定的規 則被選擇。對應於該等被選擇的位元群組的複數個位元 經由輸入/輸出終端(NbxN個）同時傳遞及接收所 15 儲存的資訊。 上述該任意數目個位元(Nb)意指包括位元單元以及位 元組單元的概念，且Nb=8(1個位元組)根據該上述實施例被 設定。同樣地，該倍數(N)說明該任意數目個位元(Nb)的數 倍的資料項被存取自一位址，且NbxN對應於輸入/輪出終 2〇端的數目。N=4根據該上述實施例被設定，因此誘倍數對 應於數目等於4個位元組的輸入/輸出終端。更具體地，輸 入/輸出終端的數目是NbxN，因此輸入/輸出終嘴的數目 =32(=8><4)。 同樣地，指示該等位元群組(Ng)的Ng是該記憶體所具 49 1378451 有的所有位元或位元組的群組(Nb個位元的群組)之數目， 且等於藉由該整個儲存區域的容量除以Nb而獲得的數目。 正常情況下’Ng的數目遠遠大於該倍數…），該倍數為一次 被輸入/輸出的位元群組的數目。例如，在一個64M-位元的 5 記憶體之情況下，如果Nb=l，則Ng=64M，而如果Nb=8， “ 則。根據該等先前範例，當考慮該64M-位元的記憶 體時，如果Nb=8，則Ng=8M。根據該等先前範例，能夠選 擇任何一個位元群組的位址資訊是指示作為一位址(BA、 ^ RA、CA)的一起點的一位元的資訊（SB)，其中被該位址 10 (BA、RA、CA)變窄為4個位元組的資料被指示作為一起點 的一位元組的資訊(SB)限制為作為一起點的一個位元組。 根據一規則選擇數目與該倍數(N)相同的位元群組意 味著，根據該等先前範例，複數個位元組根據資訊被選擇， 該資訊是關於與一開始位元組一起被同時選擇的位元組的 15 一組合(BMR)。由於N=4，當BMR=UP時，在該上行方向中 繼續的4個位元組能夠自一任意位元組中被同時存取。 ^ 該影像處理系統經由32-位元(=NbxN)的輸入/輸出終 端存取4個位元組，該4個位元組由能夠選擇任何一個位元 群組(根據該等先前範例為1個位元組)(BA、RA、CA)的資 20 訊、關於作為一起點的一位元組（SB)的資訊以及關於被同 時存取的位元組之一組合(BMR)的資訊所選擇。 第21圖中所示之一記憶體裝置的記憶量是64個位元。 因此，存在Nb=8個位元的8個位元群纟且（Ng=8)。該位址 (BA、RA ' CA)及該開始位元組(SB)總共由3個位元組成， 50 1378451 因此一個位元群組自該Ng=8個位元群組中被選擇。另外 被同時存取的該等位元群組(N=4)由該組合資訊(bmr)決 定。因此，在第21圖所示之該範例中，一第二群組由兮位 址(BA、RA、CA)及該開始位元組(SB)選擇，而接在該第_ 5 群組後面的4個群組（群組2-群組5)藉由該组人資气 BMR=UP而從該等輸入/輸出終端中被同時存取。
如該位址在該相同的64-位元的記憶體中被择量—個 位元，則位元單位為4(Nb=4)的位元群組之數目為 16(Ng=16)，而如果該等輸入/輸出終端仍然是NbxN=32， 1〇則該預先決定的倍數變為8(N=8)，因此其他7個位元群組被 該組合資訊BMR選擇。 具有位元組邊界功能的記憶體 15 具有該等位元組邊界功能的影像記憶體的組態在下面 被詳細描述。根據該等位元組邊界功能’超出—記憶體單 元區域(4-位元組的區域）的資料的4個位元組可被選擇，节 記憶體單元區域由該行位址選擇。因此，用於輪入/輪出所 需要的4-位元組資料的功能被添加到該記憶體中 為了簡便，描述了只有該第一資訊SB(被稱為‘‘開始位一 或“開始位元，’)被提供作為該位元組組合資訊的 然後， 2〇第二資訊BMR只是上行情況下的一範例 範例 該 内部行控制之範例 個特定範 首先，被執行於該記憶體内部的行控制的數 例被描述。 己憶體之 第22圖顯示具有該等位元組邊界功能的影像f 51 1378451 —第一範例。第23圖是一用於說明第22圖中的操作的圖。 如第22圖所示’與第9圖所示之該影像記憶體相同的元 件配有相同的參考符號。一位址信號A由一個多系統輸入。 一列位址RA被鎖入一列位址緩衝器94R中，而一行位址CA 5被鎖入一行位址緩衝器94C中。該列控制器87提供該列位址 RA給一被選擇的記憶體組92的一列解碼器223。該行緩衝 器94C中的行位址CA也被提供給該被選擇的記憶體組的一 行解碼器222。 該記憶體組92被分成位元組區域0-3，其等為4個記憶 體方塊。每一位元組區域具有一記憶體單元陣列224、一第 二放大器225、一對資料閂鎖器226與227以及一資料匯流排 開關228，且一次存取就輸入/輸出一個位元組（8個位元）的 資料。總計為32個位元(4個位元組)的資料被輸入/輪出到來 自4-位元組區域的一I/O匯流排。該I/O匯流排經由緩衝器被 15 連接到32個位元的輸入/輸出終端DQ 0-31。應該注意的是 第22圖只顯示了 一個記憶體組92，剩餘的三個記憶體組被 省略。 該行控制器90具有用以控制用於操作該行解碼器222 的時序的一行時序控制器220、用於控制該等資料閂鎖器電 2〇路226與227的一資料閂鎖選擇器221以及該資料匯流排開 關228。該資料閂鎖選擇器221根據一行位址CA及一開始位 元組SB來控制該等位元組區域〇_3中之每一個中的該等資 料閂鎖器電路226與227以及資料匯流排開關228。 如第23圖所示，假定一列位址RA 0的一頁面區域内從 52 1378451 一打位址C A 0的第二位元組到一行位址C Λ 1的第一位元組 的4個位元組的資料被存取。因此’開始位元組§β=ι被建 立。 • 第Μ圖中所示之記憶體晶片86顯示記憶體空間與輸入 5輸出終端DQ之間的關係。在第23圖巾，由-行位址CA一次
選擇的一記憶體單元區域的一個4-位元組的資料項由Q 〇〇_15指不。特別地，4-位元組的資料項Q〇〇-〇3由一行位址 CA〇選擇，而4-位元組的資料項q 04-07由一行位址CA1選 W 擇。 1〇 第23圖的右邊顯示一時序圖。首先，一記憶體組位址 (未被顯不）及—列位址RA 〇與一主動命令ACT一起被提 供，藉此一對應記憶體組内的—字線被驅動，接著一感測 放大器被啟動。然後，該行位址CA 0以及作為記憶體組組 合=貝汛的一開始位元組信號SB=1與一讀取命令RD—起被 15提供。據此’該被選擇的記憶體組92内的行解碼器222輸出 對應於該行位址CA 0的一内部解碼信號222D以及對應於 CA 1的一内部解碼信號222D，ca 1藉由以一時間共享方式 將CA 0增量1到四個位元組區域〇_3中而被獲得。分別對應 ·. 於CA 〇與CA 1的兩個1-位元組的資料項被快取到每一位元 . 20組區域中的該等資料閂鎖器電路226與227。接著，該資料 匯流排開關228自該等資料閂鎖器電路226與227將該等1 -位元組的資料項中之任何一個輸出到該I/O匯流排，該等1-位元組的資料項根據每一位元組區域中的CA0與SB 1之一 組合被選擇。特別地，CA0的該等資料項Q 01、Q 02及Q 03 53 1378451 與CA1的該資料項Q〇4被輸出到該1/〇匯流排。當該寫入操 作被執行時，該1-位元組的資料自該I/O匯流排被輸入到該 等資料閂鎖器電路中之任何一個。 、 特別地’該行解碼器在一次存取時選擇等於每一位元 5組區域中的—個位元組的行線(位元線）。當該讀取操作被執 行時’ 4於1個位元組的資料自每一位元組區域的記憶體單 元陣列224中被選擇，接著被該第二放大器225放大並被快 取到該等資料閂鎖器電路226與227。此刻，被該相同行位 址CA映射的記憶體單元在每一位元組區域中被存取。為了 10實現橫越可由該行位址選擇的記憶體單元區域(4個位元組 區域）之邊界的一位元組邊界存取，該行解碼器222在結束 該第一存取之後再次選擇一行位址。此行線的位址是CA 1，其為先前位址CA 0之後的一位址。自該記憶體單元陣列 224中被讀取的一個位元組的資料被該第二放大器放大，接 15 著被快取到與該第一存取不同的資料閂鎖器電路227。 因此，8個位元組的資料項（一次存取中該等輸入/輸出 k 終端所需的4 -位元組資料的兩倍）出現在該等資料閂鎖器電 路226與227中，所以該資料匯流排開關228從被快取到每一 ， 位元組區域的該等資料閂鎖器電路的2 -位元組資料中選擇 20 1個位元組的資料（即一半資料），並將此資料傳送到該I/O匯 " 流排。該資料閂鎖選擇器221根據該行位址CA 0及該開始位 元組信號SB=1來控制每一位元組區域内的該等資料閂鎖 器電路上的快取操作及該資料匯流排開關228上的切換操 作。因此，對應於不同行位址CA 0與CA 1的位元組資料能 54 1378451 夠從每一位元組區域被傳送到該I/O匯流排。 所以，如第23圖所示，4-位元組的資料項Q 04、Q (Π、 Q 02及Q 03經由該1/0匯流排被分別傳送到該等輸入/輸出 終端DQ。以此方式，該輸入/輸出單元93由該第二放大器 5 225、資料閂鎖器電路226與227以及資料匯流排開關228組 配。 第24圖顯示具有該等位元組邊界功能的該影像記憶體 之一第二範例。第25圖是一用於說明第24圖中所示之操作 U 的圖。 10 第24圖中所示的組態（其不同於第22圖的組態）為：在該 記憶體組92内的該等位元組區域0-3中的每一個中，該記憶 體單元陣列被分成2個陣列224-0與224-1，且該第二放大器 225及該等資料閂鎖器電路226與227被提供在每一陣列 中。一對記憶體單元陣列224-0與224-1對應於一偶數行位址 15 CA(CA[0]=0)與一奇數行位址CA(CA[0]=1)。該行解碼器 222不以一時間共享方式自該給定的行位址CA 0輸出CA 0 與CA 1的解碼信號，而是將兩個解碼信號222D0與222D1同 時輸出到該對記憶體單元陣列224-0與224-卜據此，該對記 .· 憶體單元陣列每一個輸出1-位元組的資料到該等資料閃鎖 2〇 器電路226與227。因此，位元組區域同時快取一被提供的 行位址CA的2-位元組的資料，該行位址藉由將該行位址ca 增量1而被獲得。接著，該資料閂鎖選擇器221依據該行位 址CA及該開始位元組信號SB來控制該資料匯流排開關228 的切換，並將所需的1-位元組的資料傳送到該輸入/輸出匯 55 1378451 流排。該4個位元組區域中的每一個都輸出卜位元組的資 料，因此總計為4個位元組的資料自該等輸入/輸出終端DQ 被輸出。 在一寫入命令之情況下’被提供給該等輸入/輸出終端 5 DQ的該4-位元組的資料經由該資料匯流排開關228(其依據 該行位址C A及該開始位元組信號S B被切換及被控制）被儲 存到該兩個資料閂鎖器電路226或227中，且接著被寫入該 兩個記憶體單元陣列224-0或224-1。 第25圖顯示當開始位元組信號SB=1及叢發長度BL=4 10時所執行的一操作。該行位址CA 0及該開始位元組信號 SB=1與一讀取命令rD一起被提供，且當該叢發長度bL=4 被該模式暫存器設定時’該行解碼器222將對應於該等行位 址CA 0與CA 1的解碼信號222D0、222D1同時提供給該等位 元組區域0-3中的每一個，該行位址ca 1藉由將該行位址ca 15 〇增量1而被獲得。據此，每一位元組區域的該對記憶體單 兀陣列224-0與224-1每一個都經由該第二放大器225將丨_位 元組的資料輸出到該等資料閂鎖器電路226與227。因此，2 個位元組的資料自每—位元組區域中被快取。接著，根據 該行位址CA及該開始位元組信號SB，該 資料閂鎖選擇器 2〇 221將-控制信號S221提供給該資料匯流排開關挪，該控 制t號S221用於選擇每—位元組區域中的該等資料閃鎖器 電路之任何-個的資料(4個位元組區域中的議位元，即總 。十4個位το) ’接著控制該資料匯流排開關中的切換操作。 因此’在第一週期+，4個位元組的資料項Q 04與Q 01-03 56 1378451 被傳送到該I/O匯流排。 在第25圖中，由於該叢發長度BL=4，所以該行解碼器 222根據該行時序控制器22〇所執行的控制來發出對應於行 位址CA2、CA3的解碼信號222D0與222D卜以便進一步快 5取8個位元組的資料到該等資料閂鎖器電路226與227。由於 該等資料閂鎖器電路226與227也需要持有CA 0與CA 1的8-位元組的資料’所以每一資料閂鎖器電路被組配以便能夠 持有2個位元組的資料。因此，新的8_位元組的資料q〇8_15 被鎖入該等資料閃鎖器電路。接著，該資料匯流排開關228 10將先前的時鐘週期内所含有的該8-位元組的資料Q 00-07與 目前的時鐘週期内所含有的該8_位元組的資料Q 〇815中的 4-位元組的資料Q 〇5_〇8傳送到該輸入/輸出匯流排。因而， 在此情況中的該資料閂鎖選擇器221之被選擇的信號§221 由8個位元組成(每一位元組區域中有2個位元）。 15 在下一時鐘週期内，該行解碼器222發出對應於行位址 CA4與CA5的解碼信號222〇〇與2221)1，以及進一步快取8 個位元組的資料Q 16_q 23到該等資料閂鎖器電路。接著， 該資料匯流排開關228傳送4個位元組的資料Q 〇9_ 12。在下 一時鐘週期内，該資料匯流排開關228傳送4個位元組的資 2〇料Q 13-16到該輸入/輸出匯流排。此刻，不必從該等記憶體 單元陣列中快取新的8-位元組的資料。 與該上述說明一樣，該寫入操作被執行，藉此如果該 叢發長度為4’則4麻元組的資财4個週_被提供到該 等輸入/輸出終端DQ，接著經由該資料匯流排開關228被儲 57 存在該等資料閂鎖器電路226與227中。然後，依據來自該 行解碼器222的行位址CAO、1，CA2、3及CA4、5的解碼 h號，總計為16個位元組的資料在3個週期内被寫入該等記 憶體單元陣列中。 5 第26圖顯示具有該等位元組邊界功能的該影像記憶體 之第二範例的一修正範例（1)的一操作。在第25圖所示之該 範例中，該等位元組區域〇_3中的每一個將2-位元組的資料 快取到該對資料閂鎖器電路226與227中。然而，在第26圖 所示之該修正範例中，在一讀取命令RD之後的一第一行控 10制中’該行解碼器222同時發出該等行位址CAO與CA 1的内 部解碼信號222D0與222D1且每一位元組區域將2-位元組的 資料同時快取到該對資料閂鎖器電路中。接著，在後續的 快取操作中，該行解碼器222交替發出該等偶數(CA 2、C A 4) 的内部解碼信號222D0以及該奇數(CA 3)的内部解碼信號 15 222D1，且每一位元組區域將i_位元組的資料交替快取到該 對資料閂鎖器電路226與227中。 特別地’ 8個位元組的資料Q 00-07被首先快取，之後4 個位元組的資料Q 08-11、Q 12-15及Q 16-19被快取到該等 資料閂鎖器電路。接著，該資料匯流排開關228按順序將要 20 被傳送的該4個位元組的資料Q 〇1_〇4、Q 05-08、Q 09-12及 Q 13-16傳送到該輸入/輸出匯流排。同樣在此情況中，該資 料閂鎖選擇器221之被選擇的信號S221由8個位元組出（每 一位元組區域中有2個位元）。如上所述，在該讀取操作中， 該等記憶體單元陣列藉由該等行位址的解碼信號在4個週 58 1378451 期内將該資料快取到該等資料閂鎖器電路，且對於來自該 等資料閂鎖器電路的輸入/輸出匯流排的資料傳送操作也 在4個週期内被執行。 同樣在寫入操作中，4個位元組的資料在4個週期内被 5提供給該等輸入/輸出終端DQ，並經由該資料匯流排開關 228在4個週期内被儲存在該等資料閂鎖器電路226與227 中。之後，依據來自該行解碼器222的行位址CA 0/1、CA 2、 CA 3及CA 4的解碼信號，總計為16個位元組的資料在4個週 期内被寫入該等記憶體單元陣列中。 10 第27圖顯示具有該等位元組邊界功能的該影像記憶體 之第二範例的一修正範例(2)的一操作。此範例適用於一個 DDR(雙倍資料速率）。一個具有DDR的SDRAM在一時鐘 CLK的一上邊緣以及一下邊緣執行自終端DQ的資料之輸 入/輸出。特別地，4個位元組的資料Q 05-08在該上邊緣被 15 輸入/輸出，而4個位元組的資料Q 09-12在該下邊緣被輸入/ 輸出。 由於在此方式中，該輸入/輸出速率被加倍，所以必須 加倍該記憶體中需要被快取的資料量。在第27圖所示之該 範例中，16個位元組的資料Q 00-03、Q 04-07、Q 08-11及Q 20 12-15在一讀取命令RD之後的一第一快取週期中被同時快 取到該等資料閂鎖器電路，來自該16個位元組資料的4個位 元組（即Q 05-08)在一時鐘的上邊緣被傳送到該1/〇匯流 排’而下一4個位元組的資料Q 09-12在該時鐘的下邊緣被 傳送到該I/O匯流排。 59 1378451
為了致能如第27圖所示之該16-位元組資料的此類共 同快取，該記憶體被分成第24圖所示之該等位元區域〇_3中 之每一個中的4個記憶體單元陣列，且該第二放大器及該等 資料問鎖器電路被提供在每一陣列中。接著，在每一位元 5組區域中，該行解碼器222依據開始行位址CA 1將該等各自 的行位址CA 0-3的内部解碼信號提供給該4個記憶體單元 陣列，然後4個位元組的資料被快取到4個資料閂鎖器電路 中。之後，由該資料匯流排開關228選擇的資料閂鎖器電路 的1-位元組的資料被該資料閂鎖器選擇信號S221自該4個 1〇資料閂鎖器電路傳送到該輸入/輸出匯流排。在該圖中，一 核心匯流排對應於該等記憶體單元陣列的輸入/輸出匯流 排’而該核心匯流排的資料被快取到該等資料閂鎖器電路。 應該注意的是第27圖中所顯示的範例在不考慮一輸入 15订位址CA2 —LSB(CA[0])的情況下被組配，且對應於行位 被^_八〇_3的貧料項總是在輸入行位址CA 〇或CA 1的情況下 入^取。特職，被輯的行位址是固定的，不管該等輸 仃位址是否被指定為奇數或偶數。 、另外，在下一時鐘週期中，該行解碼器222將行位址CA 2〇步部解碼信號發送到該4個記憶 體單元陣列，並進一 個位取4個位7組的資料到該4個資料閂鎖器電路。因此16 選自 >且的身料Q16-31被鎖入該等資料閂鎖器電路，且被 個伋_16個位元組資料的4個彳立元組的資料（即Q 13-16)與4 、且的資料Q 17-20分別在該時鐘的上邊緣與下邊緣 6〇 1378451 在該寫入操作中，寫入資料在與該上述方向相反的方 向中經由該等資料閃鎖器電路自該等輸入/輪出終娜 同樣在第27圖的情況下，該資料問鎖器選擇作號咖 是由每一位元組區域中的2個位元（即總計8個位元^成的 -控制信號。此資料⑽器選擇㈣由該資料卩_〗鎖選擇器 221依據-行位址CA與開始位元組信號⑶在該行控制器⑽
W 寫入該等記憶體單元陣列中。 15 第28圖顯示具有該等位元組邊界功能的該影像記憶體 之第二範例的-修正範例⑺的—操作。與第27圖—樣，第 28圖是對應於該DDR的-操作範例，肖第27圖的差里就是 在-行方向中要被㈣存取的行位狀—組合根據 行位址CA是否被指定為一奇數或偶數而不同。特別地，對 應於藉由㈣輸人行健CA增量卜2及⑽被獲得的以的 資料項被同時存取。換言之，在—輸人行位址為Μ i的情 況下，〇八1心2、€八3及0八4的資料項被存取。特別地， 該行解碼器監測該輸入行位址CA的LSB(CA[〇])以決定要 被同時存取的行位址。 如第28圖所示，該行解碼器對於該輸入行位址ca 1產 20生CA丨_4的内部解碼信號222D0-3,接著每一位元組區域的 4個位70組的資料（即總計16個位元組的資料)被快取到該等 負料閂鎖電路。接著’ CA 5-8的内部解碼信號222D 0-3在下 一時鐘週期被產生，且6個位元組的資料被快取。因此，要 被快取的該16-位元組的資料藉由移位第27圖中的4個位元 61 1378451 組而被獲得。 因此，第28圖中所示之該讀取操作及寫入操作能夠在 與第27圖中所示之該記憶體組態相同的記憶體組態中被實 現。 5 第29圖顯示具有該等位元組邊界功能的該影像記憶體 之一第三範例。同樣地，第30圖是一用於說明第29圖中所 示之操作的圖。在該第三範例中，將由該等位元組邊界功 能輸入/輸出的4個位元組的資料Q 01-04藉由在一行存取中 存取該等位元組區域0-3中的每一個而被傳送到/自該輸入/ 10 輸出匯流排。特別地，與上述該第一及第二範例不同，為 了存取對應於相鄰行位址之記憶體單元區域的4個位元組 的資料，8個位元組的資料或16個位元組的資料不會自該等 相鄰行位址之複數個記憶體單元區域中被快取。 如第29圖所示，該行控制器90具有一行位址控制器 15 290，並將指示是否將一行位址CA移一位的一移位控制信 號S290提供給該記憶體組92内的該等位元組區域0-3中的 每一個中的一行移位器電路291。每一位元組區域具有該行 移位器291、用於解碼該行移位器之一輸出的行解碼器 222、用於藉由該内部解碼信號222D而輸入/輸出一位元組 20 的資料的記憶體單元陣列224、該第二放大器、該資料閂鎖 器電路226以及該資料匯流排開關228。依據該移位控制信 號S290，每一位元組區域内的該行移位器291藉由將該行位 址CA移一位或不移位而輸出一行位址到該行解碼器222。 該資料閂鎖器電路226只是被需要來持有僅僅1個位元組的 62 1378451 貝料。因此’該資料匯流排開關228總是選擇該資料閂鎖器 電路226内的1 -位元組的資料並將該資料傳送到該I / 0匯流 排。 根據顯示操作的第30圖，該行位址控制器290執行控制 5以便將該行位址CA 0移一位到該位元組區域〇的行移位器 291來依據該輸入行位址CA 〇及開始位元組信號SB產生CA 1 ’以及進一步執行控制以便不將該行位址CA0移一位到其 他位元組區域1_3的行移位器。因此，在該位元組區域〇中， 1-位元組的資料q 〇4根據對應於該行位址CA 1的内部解碼 ίο仏唬2220來被存取以及被鎖入該資料閂鎖器電路226中。同 樣地’在該等其他位元組區域丨_3中，丨_位元組的資料Q〇l、 Q 02與Q 03根據對應於該行位址CA 〇的内部解碼信號222d 被分別存取並被鎖入該資料閂鎖器電路226中。 如上所述，在第29圖及第30圖所示之該第三範例中， 15該行位址具有一複雜的組態，因為該等行位址被產生於與 要被存取的該4-位元組的資料相聯的記憶體内部，但大於 該4-位元組資料的位元組資料的快取操作能夠被去除。因 此，該輸入/輸出單元93中的組態能夠被簡化且該記憶體組 内的功率消耗能夠被減少。 2〇 在該讀取操作中，對應於自每一位元組區域中的行解 碼器222中被提供的-行位址的丨_位元組的資料被輸出到 該資料_器電路226,接著經由該資料匯流·關挪被 傳送到該等輸入/輸出終端Dq。在該寫入操作中，被輸入到 該等輸人/輸出終端DQ的該4_位元組的資料經由每一位元 63 1378451 組區域中的資料匯流排開關228被鎖入該資料閂鎖器電路 226。之後，該被鎖入的資料被寫入對應於來自每一位元組 區域中的行解碼器222的行位址的一記憶體中。 在一行位址所選擇的記憶體單元區域是由4個位元組 5 成的情況下，第22圖到第30圖中所示之記憶體組内的該4個 位元組區域被組配為4-位元的區域，且資料的複數個組合 或者一組合以1為位元單位自每一位元區域中被存取。 控制與輸入/輸出終端的關係 下面描述了控制該影像記憶體内的輸入/輸出終端DQ 10與該記憶體單元陣列内的一匯流排或資料閂鎖器電路之間 的關係的一範例。 第31圖顯示與具有該等位元組邊界功能的該影像記憶 體之輸入/輸出終端有關的裝置。第32圖顯示第31圖的操 作。在如第32圖中所示的與該等輸入/輸出終端有關的裝置 5中’對應於该δ己憶體空間内一行位址CA的4個位元組的資 料總是與一組輸入/輸出終端DQ[7:〇]-DQ[31:24]相聯，且那 之間的關係不會被動態切換。特別地，該等輸入/輸出終端 DQ與該記憶體内的匯流排（該記憶體單元陣列224的輸入/ 輸出匯流排）之間的每個關係（分配關係）總是固定的而不受 2〇该開始位元組信號SB的影響。因此，即便該開始位元組信 號SB在寫入時及讀取時是不同的，在寫入時被輸入的該等 輪入/輸出終端DQ與在讀取時被輸入的該等輸入/輸出終端 DQ相同。 第31圖顯不在存取橫越過一行位址CA所選擇的一個4- 64 1378451 位元組的區域的4-位元組的資料時連接該等終端dq的—種 方法。此圖假定該讀取操邮㈣自一行位址ca 〇的4_位 元組區域中的位元組l(Q〇1)起被執行。
W 在該等輸入/輸出終端DQ不被切換的情況下，作為位元 5組1的資料被儲存的資料被輸出到對應於位元組！的終端 DQ，而不取決於該開始位元組信號犯。因此，該記憶體單 7C陣列224與輸入/輪出緩衝器941/〇之間的連接總是固定分 配的。因此’該開始位元組信號s_指定被執行只是為了 決定該記憶體單元陣列224中的行位址CA的哪個匯流排應 10該被連接到該輸入/輸出緩衝器941/0。 第31圖所示之範例是對應於第22圖所示之該第一範例 與第24圖所示之該第二範例的一組態範例，其中該等位元 組區域0 - 3中的每一個被分配到一對區域（奇數行位址 CA[0]=〇與偶數行位址CA[〇]=1)。特別地，和第24圖一樣， 15存在著對應於兩個行位址CA(即奇數行位址與偶數行位址） 的一 5己憶體單元區域，此記憶體單元區域被進一步分成4個 位兀組區域。該等位元組區域(位元組0的區域-位元組3的區 域）包括經過資料閂鎖器電路的行解碼器。在該讀取操作情 況下’為一次存取所需資料的兩倍的資料自該等位元組區 20域被輸出，且該資料的一半（即4-位元組的資料)被連接到位 於該資料匯流排開關228的一組開關（該圖中的8個方塊）中 的每一個之處的輸入/輸出緩衝器941/0。 以此方式，如果該等輸入/輸出終端DQ不被切換，則自 3亥5己憶體單元之位元組1的區域被輸出的資料Q 〇1被明確 65 1378451 地連接到對應於該輸入/輸出緩衝器941/0的位元組丨的輸入 /輸出終端[15:8]。因此，利用該開始位元組信號SB來控制 該資料匯流排開關228意味著控制將該等輸入/輸出緩衝器 941/0連接到對應於該兩個行位址CA的一區域的資料閂鎖 5 器電路中的任何一個。 第24圖所示之該等各自的4個位元組區域0-3内的資料 匯流排開關228被共同顯示為第31圖的該資料匯流排開關 228。因此’每一位元組區域的資料匯流排開關228由對應 於第31圖中該相同的輸入/輸出終端Dq的一對開關組成。 10 第33圖顯示與具有該等位元組邊界功能的該影像記憶 體之輪入/輸出終端有關的裝置。第34圖顯示第33圖中所示 之操作。在如第34圖所示之與該等輸入/輸出終端有關的裝 置中’對應於該記憶體空間内一行位址CA的4個位元組的 資料根據該開始位元組資料SB並自該開始位元組起按順序 15 與該組輸入/輸出終端DQ[7:0]-DQ[31:24]相聯，該記憶體單 元陣列224與每組輸入/輸出終端DQ之間的關係被動態切 換。特別地，該輸入/輸出終端DQ與該記憶體内的匯流排之 間的關係受該開始位元組信號SB的影響且因此被改變。因 此’如果開始位元組信號SB在寫入時與讀取時是不同的， 20 則在寫入時被輸入的輸入/輸出終端DQ不同於在讀取時被 輸出的輪入/輸出終端DQ。 如從第34圖中易懂的，在該開始位元組SB=1的情況 下’該記憶體内的資料項Q 01-04與該等輸入/輸出終端群組 DQ[7:〇]_Dq[31:24]相聯。特別地，該記憶體單元陣列内的 66 1378451 匯流排或資料閂鎖器電路與該輸入/輸出終端群組之間的 關係被組配，藉此該開始位元組資料與該輪入/輸出終端 DQ[7:0]相聯而該剩餘的3_位元組的資料根據該開始位元組 信號SB按順序與該等剩餘的輸入/輸出終端Dq相聯。因 5 此’第33圖所示之該資料匯流排開關228被提供以一組輸入 /輸出匯流排(I/O匯流排）、該記憶體單元陣列224的匯流排 或資料閂鎖器電路，且在所有交又位置處被切換。該組開 W 10 關易於被該資料閂鎖選擇器利用該資料閂鎖器選擇信號 S211控制為導通/不導通，藉此該上述的動態結合能夠被實 現。 15 以此方式，根據該開始位元組信號SB，該等輸入/輸出 終端DQ相對於該記憶體單元陣列内的匯流排或資料閂鎖 器電路被切換。特別地，當SB=“1”時，自該記憶體單元陣 列内的位元組區域_位元組丨被輸出的位元組資料Q 〇1被連 接到對應於該輸入/輸出緩衝器941/0之位元組〇的 DQ[7:〇]，而如果SB=“〇”也被連接到 DQ[15:8]。當 SB=“3” 時’該位元組區域_位元組的位元組資料q 〇5被連接到 20 DQ[23:16]，而當SB=“2”也被連接到dq[31:24]。特別地， 在如第3 3圖所示之導通狀態中的該4個開關的位置根據該 開始位元組信號SB被向右移位。 下面’該大端位元組排列順序與小端位元組排列順序 之間的一關係的控制被參考與該等輸入/輸出終端有關的 控制來進行插述。 第35圖是具有該等位元組邊界功能並能夠對應於該等 67 t元組排列順序的影像記憶體之—組態_。在此範例 L與參考第19圖與第_所描述的該影像記憶體-樣， 隐體核。3 5 G中的組態只對應於該大端位元組排列順 (行模式）肖別地’只有從對應於位元組邊界操作中的 該開始位植«SB的位元妹置起㈣上雜式存取4 個位元_資_ —功紐描述。即便在此肢中，該資 科匯流排開關228的該組開關也被控制，藉此用於該大端位 讀排咖序的影料_祕該小端位元纟讀列順序的 影像系統都能夠實現適當資料的輸人與輪出。 次在該圖中，該模式暫存㈣被提供以作為位元組組合 資訊並指示該上行模式或下行模式的第二資訊bmr，該模 式被設定為該等模式中的任何_個。然而，具有第Μ圖所 示之該行解、記憶體單元㈣及第二放大器以及類似 物的記憶翻W35G只回應上行模式控制。_地，一行控 制電路只具有-上行模式控制器351而沒有—下行模式控 制器。 第35(A)圖顯示對於該上行模式的f料匯流排開關 228。特別地，在该上行模式（大端位元組排列順序）之情況 下，忒s己憶體核心350被該上行模式控制器351控制為上行 模式。因此，該資料匯流排開關228將該資料閂鎖器電路226 的資料的4個位元組（即位元組〇_3)直接連接到該等輸入/輸 出緩衝器941/0。特別地，該記憶體核心35〇的核心資料匯 流排cdb00z-cdb31z被直接連接到1/〇資料匯流排 pdb00z-pdb31z 。 另一方面，第35(B)圖顯示該下行模式情況下的資料匯 流排開關228。特別地，在該下行模式（該小端位元組排列 順序）之情況下，該記憶體核心35〇被該上行模式控制器351 控制為上行模式，但是該資料匯流排開關228將該資料閂鎖 5器電路226的資料的4個位元組（即位元組〇、卜2及3)與該等 輸入/輸出缓衝器941/0的資料的4個位元組（即位元組3、2、 1及0)相聯。在此情況中，_核心匯流排cdbxxz與一〖/ο匯流 排pdbxxz被以位元組為單位進行交換。 在顯示該資料匯流排開關228的第35(B)圖的範例中， 1〇與第19圖及第20圖所示之該等輸入/輸出終端的切換裝置 190相同的装置被提供在該影像記憶體狀中。以此方式，該 記憶體核心被組配以便能夠回應該大端位元組排列順序或 。玄小端位元組排列順序，且該上述資料匯流排開關228被提 供以根據該下行模式或該上行模式交換其開關，藉此該影 15像記憶體能夠回應兩個位元組排列順序。 第36圖是具有該等位元組邊界功能並能夠對應於該等 位凡組排列順序的該影像記憶體之一組態圖（2)。和第3 5圖 樣，此影像記憶體具有能夠只對應於該上行模式控制的 一圮憶體核心组態，且該資料匯流排開關228根據被設定在 2〇該杈式暫存器96中的第二資訊BMR=UP/DOWN被切換，藉 此該影像記憶體能夠回應兩個位元組排列順序。與第％圖 的差異在於由該資料匯流排開關228執行的資料的切換被 實現’藉此MSB(DQ31)與LSB(DQ〇〇)被交換。特別地，除 了 4個位π組以外，每—位元組中的資料的_位元也被改 69 1378451 變。 第37圖是具有該等位元組邊界功能並能夠對應於該等 位元組排列順序的該影像記憶體之一組態圖（3)。此影像記 憶體對應於第29圖所示之該影像記憶體，其中該等各自的 5 記憶體核心350内的各自的4個位元組區域的行位址之一組 合依據該操作模式被控制而發生變化，且自對應於該開始 位元組信號SB的位元組起在該上行方向或下行方向中延伸 的資料的4個位元組自該4個記憶體陣列被輸入/輸出。 例如’當如第30圖所示，該行位址為CA 0且開始位元 10 組SB=1時，該4個位元組區域_位元組〇_3的内部行位址在該 上行模式情況下分別變成CA 1、CA0、CA0及CA0，而資 料項Q04、Q〇l、Q02與Q〇3自輸入/輸出終端Dq的4個位 元組被輸入/輸出。另一方面，在該下行模式情況下，該等 行位址分別變成〇八0、〇人0、0八1及0八1，而資料項(）00、 15 Q 01、Q 06與Q 07自輸入/輸出終端DQ的4個位元組被輸入/ 輸出。 以此方式，要被提供給該等各自的記憶體核心内的4 個位元組區域_位元組0 _ 3的行位址被該行移位器2 9丨根據該 上行模式或下行模式來切換。接著，行位址之一組合經由 20忒行移位器291被提供給每一記憶體核心350的每一位元組 區域’該組合由該開始位元組信號SB及該模式信號BMR唯 一地決定。此行移位器291根據該上行模式/下行模式（上行/ 下灯）來選擇需要被切換的該兩個行位址
行位址自來自一行位址控制器_的4個行Z 70 1378451 cabyOz-caby3z中被選擇。特別地，在該位元組區域-位元組 0中’cabyOz或caby3z被選擇。在該位元組區域-位元組1中， cabylz或caby2z被選擇。在該位元組區域_位元組2中’ cabylz或caby2z被選擇。同樣在該位元組區域-位元組3中， 5 cabyOz或 caby3z被選擇。 在一單一資料速率（SDR)之情況下，4個位元組的資料 只能夠在一次存取中被存取，因此，如參考第29圖所描述 的’被持有在對應於每一位元組區域的資料閂鎖器電路中 的1-位元組的資料可以被直接傳送到該輸入/輸出匯流排。 10 另一方面，在一雙倍資料速率（DDR)之情況下，8-位元 組資料的4個位元組需要在一次存取中被輸入/輸出。因 此，在第29圖所示之組態中，該等位元組區域-位元組〇-3 中的每一個都被提供以偶數行位址（CA[0]=0)之一方塊及 奇數行位址(CA[0]=1)之一方塊，接著行位址之一組合（由該 15 開始位元組信號SB及該模式信號BMR唯一地決定）自該行 移位器291被提供到該對方塊，且所需的4個位元組的資料 被該資料匯流排開關228選擇並被傳送到該輸入/輸出匯流 排-I/O匯流排。在此情況中’該資料匯流排開關228中的每 一開關依據發送自該資料閂鎖選擇器221的控制信號 20 dabyaz-dabydz來選擇該偶數方塊或奇數方塊的資料，並將 該被選擇的資料傳送到該輸入/輸出匯流排-I/O匯流排。為 此’該資料匯流排的行位址daby0z-daby3z自一行位址控制 器90B中被提供給該資料閂鎖選擇器221，且該資料閃鎖選 擇器221根據該上行模式/下行模式（上行/下行）來選擇需要 71 1378451 被切換的兩個位元組或該4個位元組區域中的一個。用於切 換的候選者的組合與上述該行移位器291相同。 如第37圖所示，藉由控制行位址的組合，該資料匯流 排開關228中的開關數目能夠被減少。特別地，在第3 5圖與 5第％圖所示的該資料匯流排開關中，當輸入/輸出終端dq 的數目是N個位元組時，需要2N*8個開關。然而，藉由控 制行位址的組合，如第37圖所示，該行移位器291與該資料 匯流排開關228中分別需要2N個開關，因此總計4N個開關 被需要。因而’該開關數目能夠從第35圖與第36圖所示之 10開關數目減少為1/4。 第38圖是第37圖中所示之該DDR記憶體的上行模式的 一操作時序圖。在此範例中，該行位址是CA 1及該開始位 元組信號SB為1，而以該大端位元纟且排列順序被儲存在該記 憶體86中的資料項Q 05-08被讀取。特別地，該等資料項q 15 Ο0-”與對應於該記憶體86内的該等行位址的輸入/輸出終 端DQ之間的關係如該圖所示。 如上所述，在該DDR記憶體之情況下，該記憶體單元 陣列内的每一位元組區域具有偶數行位址（CA[0]=0)之一 方塊及奇數行位址(CA[0]=1)，接著行位址caby之一被控制 20 的組合被提供給這些方塊，以及用於切換該等資料匯流排 的行位址daby之一被控制的組合被提供給該資料匯流排開 關 228。 特別地’ CA 1作為一基本行位址CA被輸入。與此輸入 一起，被提供給該等位元組區域-位元組〇-3中的每一個中的 72 1378451 5 該偶數方塊(CA[0]=“〇”)與奇數方塊（cai^]^，，）的行位址 CA被控制。該行位址CA 2的一行線在該偶數方塊 (CA[0]=“0”)的區域中被啟動。該行位址CA3的一行線在該 位元組區域-位元組〇中被啟動，而該等行位址CA丨的行線 在該奇數方塊(CA[0]=“1”)的區域中的該等位元組區域_位 元組1、2及3中被啟動。 10 因此，該等資料項Q05-12被輸出到該等記憶體核心的 核心匯流排。特別地，該等資料項輸出到該偶數 方塊的核心匯流排’而該等資料項q05_07以及q 12被輸出 到該奇數方塊的核心匯流排。 15 在該DDR記憶體中，需要將來自此8_位元組資料的4個 位元組的資料傳送到該I/O匯流排。在此，根據該開始位元 組信號SB及該行位址CA，該資料匯流排開關只選擇該位元 組區域-位元組〇中的偶數方塊(CA[0]=“0，，）的資料。因此， 該等資料項Q 05-08能夠被輸出到該等輸入/輸出終端DQ。 20 在此，在偶數方塊區域及奇數方塊區域(CA[0]=“0”/“1，，) 中之每一個中，該等内部的行位址cabyaz選擇cabyOz，一内 部行位址cabybz選擇cabylz，cabycz選擇caby2z而cabydz選 擇caby3z。類似地，在偶數方塊區域及奇數方塊區域 (CA[〇]=“〇”/“i”）中之每一個中，資料匯流排的行位址dabyaz 選擇dabyOz。類似地，dabybz選擇dabylz、dabycz選擇daby2z 而dabydz選擇daby3z。 第39圖是第37圖中所示之該DDR記憶體的下行模式的 —操作時序圖。在此範例中，該行位址是CA 1及該開始位 73 兀組L號SB為2, 該小端位元組排剩序被儲存在該記 憶體86中的資料項q 〇5-〇8被讀取。特別地，該等資料項〇 00-19與對應於該記憶體86内的該等行位址的輸入/輸出終 端DQ之間的關係如該圖所示。與第38圖的差異在於資料的 5 4個位元組與該等輸入/輸出終端D Q之間的關係與第3 8圖所 示之關係相反。 在此情況中，CA 1作為該基本行位址CA被輸入。與此 輪入一起’被提供給該等位元組區域-位元組0-3中的每一個 中的該偶數方塊(CA[0]=“0，，)與奇數方塊(CA[0]=‘T，)的行 10位址CA被控制。該行位址ca 2的一行線在該偶數方塊 (CA[0]=“〇”）中被啟動。該行位址CA3的一行線在該位元組 區域-位元組3中被啟動，而該等行位址Ca 1的行線在該奇 數方塊(CA[0]=“1，，）中的該等位元組區域_位元組2、1及0中 被啟動。 15 因此’該等資料項Q05-12被輸出到該等記憶體核心的 核心匯流排。特別地’該等資料項q 1被輸出到該偶數 方塊的核心匯流排，而該等資料項Q 05-07以及Q 12被輸出 到該奇數方塊的核心匯流排。 在該DDR記憶體中’需要將來自此8_位元組資料的4個 20 位元組的資料傳送到該I/O匯流排。在此，根據該開始位元 組信號SB及該行位址CA，該資料匯流排開關只選擇該位元 組區域-位元組3中的偶數方塊(CA[0]=“〇，，)的資料Q 〇8，以 及為剩餘的該等位元組區域選擇來自該奇數方塊的該等資 料項Q 05-07。因此，資料項Q 05-08的4個位元組能夠被輸 74 1378451 出到該等輸入/輸出終端DQ。 在此，在偶數方塊區域及奇數方塊區域(CA[0]=“0”/“1”) 中之每一個中，該等内部的行位址cabyaz選擇caby3z，一内 部行位址cabybz選擇caby2z，cabyOz選擇cabylz而cabydz選 5 擇cabyOz。類似地，在偶數方塊區域及奇數方塊區域 (CA[0]=“0”/“1”）中之每一個中，資料匯流排的行位址dabyaz 選擇daby3z。類似地 ’ dabybz選擇daby2z、dabycz選擇dabylz 而 dabydz選擇 dabyOz。 如上所述’當比較第39圖所示之該下行模式與第38圖 10所示之該上行模式時’ cabyz及dabyz在該等位元組區域-位 元組0與位元組3之間以及在該等位元組區域_位元組丨與位 元組2之間被切換’藉此該模式能夠對應於兩種位元組排列 順序類型（該大端位元組排列順序及小端位元組排列順序） 中的位元組資料項的安排。第4〇圖是一用於說明指定該等 15位几組邊界功能之一邊界的一方法的圖。在該圖中，在其 中一存取橫越該行位址CA[7:〇]=#n及#n+l的相鄰4個位元 組區域的邊界被作出的位元組邊界功能中，邊界指定方法 根mi Μ位;^SB被執行之情況與該邊界指定方法根據 移位值S V被執行之情況被考慮。該開始位元組s B=N意指 2〇 存取自一位7^組1^起橫越4個位元組被作出，而該移位值 SV N意存取自_位置起橫越*個位元組被作出，該位 i疋從行位址的4·位元組區域之—邊界被移位测位元組 而來。 在此匱况中，該開始位元組SB與該移位值SV之間的關 75 =:Γ組排列順序的兩種模式在該上行模式及該下 :位=。特別地’在該上行模式之情況下，由於該 =兀組讀項是職元㈣韻方式被安排，所以犯盘 #-
在該下行模叙情況τ，由⑽等位元組 貝，疋以位70組3-0的方式被安排’所以 處於一相反關係。 U
因此，在該影像記憶體只具有一開始位元組信號SB終 端且内部結構被根據該移位值SV來控制的情況下，依據該 模式是否是該上行模式或下行模式，需要正向或反向該開 Π)始位隸錢聊賴_移錄sv。賴㈣影像記情 體只具有-移位值SV終端且該内部結構被根據該開始位元 組信號SB來控制的情況也是如此。
第41圖顯示該開始位元組s B與該移位值s v的—轉換 電路。一轉換電路410由2個位元410[0]、⑴組成，並由 IS CMOS轉換閘（transfer gate)412與413及反向器414與化構 成。根據指示該上行模式或該下行模式的一計數型信號， 輸入開始位元組SB被正向或反向以便獲得該移位值 SV。如該轉換電路41〇的一真值表411所示，該86在該上行 模式之情況下不會被反向變成8¥，但是83在該下行模式之 20 情況下被反向變成SV。 矩形存取中的行位址控制 如第1圖所示’在該記憶體映射12與用於將該影像記愧 體之記憶體空間與該影像之像素相聯的14 E中，在由—記憶 體組位址BA及一列位址RA所選擇的頁面區域14中，該映射 76 被執行以便根據該影像中的像素矩陣的安排以一預先決定 的返轉寬度CAWrap返轉由行位址CA選擇的一記憶體單元 區域(4-位元組的區域）。在第1圖所示之該範例中，該行位 址CA在該頁面區域14内以4為單位被返轉。也就是說，該 5 行位址的返轉寬度CAWrap為4。該行位址的返轉寬度也被 稱為該行位址的“步階”。 藉由以一預先決定的返轉寬度來返轉該行位址所選擇 的該記憶體單元區域的此映射，在該影像記憶體中被頻繁 進行的一矩形存取的效率能夠被提高。特別地，在一頁面 10 區域被一主動命令進行主動操作時，一讀取命令及一寫入 命令根據要被存取的一矩形區域被反覆發出，藉此能夠對 該相同頁面區域内的矩形區域進行一存取。由於執行一次 該主動命令就能夠對該相同頁面區域内的矩形區域進行一 存取，所以一有效存取能夠被進行。 15 如第16圖所示，在此矩形存取中，需要反覆發出該讀 取命令RD、記憶體組位址BA、行位址CA及開始位元組信 號SB。然而，如果該記憶體的映射資訊，或特別是該頁面 區域的行位址CA的返轉寬度CAWrap是已知的，那麼該矩 形區域的開始行位址CA、矩形寬度及該矩形大小能夠被提 20 供，藉此該影像記憶體能夠在内部自動發出要被存取的行 位址，藉此該矩形區域的影像資料能夠被存取。在此情況 中，該讀取命令與該行位址可以被發出一次，因此不需要 如第16圖一樣發出它們多次。 第42圖是一用於說明利用了該等位元組邊界功能的一 77 1378451 自動矩形存取_。在此範例巾，要被存取的資料區域由 -記憶體映射421中的箭頭顯示。在此記憶體映射中，行位 址CA在-頁面區域14内被以8進行返轉。因此，該行位址 返轉寬度CAWmp是8。因而，該頁面區域14一右端上的行 5位址CA是#07、離、#17及#1F(十六進位的），且該返轉寬 度CAWmp是8。同樣地，要被存取的該矩形區域的開始位 址CA為CA=#B、該開始位元組SB=2、該矩形區域的寬度 Rwidth=2個時鐘(4個位元組χ2個時鐘=8個位元組），以及該 矩形區域的大小為叢發長度BL=8(4x8=32)。因此，該矩形 10 區域的南度為BL/Rwidth=4。 第43圖是一自動矩形存取的一時序圖。第44圖是該自 動矩形存取中所需要的一内部行位址計算器的一組態圖。 為了執行第42圖所示之該矩形存取’行位址CA=糾B/#〇c、 #0C/#0D ' #13/#14 ' #14/#15 ' #1B/#1C ' #1C/#1D ' #23/#24 > 15及#24/#25可以依據所提供的行位址CA=#0B及SB=2在該記 憶體内被發出。特別地’該第一存取中’位元組2與3存取 CA=#0B而位元組0與1存取CA=#〇C。在第二存取中，該行 位址CA增加1，因此位元組2與3存取CA=#0C而位元組0與1 存取CA=#0D。在此範例中，由於該矩形區域的寬度 20 Rwidth=2，所以對已返轉的行位址CA=#13及#14進行第三 存取而不是該行位址CA被移一位之後的位置。因此，需要 從該行位址返轉寬度CAWrap及該矩形寬度Rwidth中計算 出第三行位址。當以位元組2及3來考慮此第三位址時，要 被存取的第三CA根據目前的行位址CA=#C(=12(十進位 78 1378451 的））、CAWrap=8及Rwidth=2由第43圖所示之一方程式 (CA+CAWrap-Rwidth+Ι)得出為 CA=12+8-2+l=19(十進位的） =#13(十六進位的）。第44圖顯示該行控制器90内的行位址計 算器。此計算器具有一行位址計數器440、一電腦441、一 5開關442、一矩形寬度計數器444以及一比較器445，該行位 址計數器440與一内部時鐘pcienz(其與一時鐘的時序同步） 同步地將外部提供的一行位址CA以及一已返轉的行位址 CA(返轉)增量卜該電腦44mcAWrap加到該行位址計數器 的一計數值上並減去Rwidth，該開關442用於在該矩形區域 10被返轉時選擇該電腦441的一輸出，該矩形寬度計數器444 計算該同步時鐘pcienz以及在一存取期間計算水平方向中 的計數值而一比較器445檢測該矩形寬度計數器444的水平 計數值widthz與該矩形寬度Rwidth匹配並為該開關442產生 一切換信號wrapz。 15 說明被參考第43圖所示之該時序圖來提供。首先，假 定該矩形區域大小在該模式暫存器中被設定為叢發長度 BL=8 ’且一頁面區域内的一行位址的返轉寬度 也在該模式暫存器中被設定。接著’該開始行位址 20 CA=#〇B、開始位元組SB=2以及要被存取的矩形區域的矩 形寬度Rwidthd與-主動命令之後的一讀取命令43〇 一起 被提供。據此，該時序時鐘pc〗enz被與一時鐘同步產生，然 後該矩形寬度計數器444在該存取期間計算該水平方向中 的計數值w·，該行位址計數器440從該開始行位址 CA=#0B開始計算。 79 對該第一存取發出的一内部行位址caz[7:〇]是 CA=#〇B/#〇C，如第43圖所示。在該第二存取中，#〇C/#OD 依據該行位址caz[7:0]=#〇C被輸出，該行位址藉由該行位址 計數器440使caz=#OB增量1而被獲得。在該第三存取中，該 矩形區域需要被以一矩形寬度返轉，因此該電腦441的一計 算出的值被該開關442選擇，行位址caz[7:0]=#〇3被輸出， 以及在返轉依據此輸出被執行之後，行位址CA=#13/#14被 產生。在第四存取中，#14/#15被產生。在第五存取中，該 矩形區域被返轉且#1B/#1C被產生。之後，#lC/#lD、#23/#24 及#24/#25被類似地產生。 對應於此自動矩形存取的影像記憶體的組態如，例如 第29圖所示，其中對應於該等位元組邊界功能的4個行位址 的一組合被提供給4個位元組區域-位元組〇-3。特別地，第 43圖所示之該等内部行位址caz的一組合被提供給每一位 元組區域中的行解碼器。因此，這些行位址的資料項分別 自該4個位元組區域被輸出。 在該上述範例中，矩形存取時的矩形寬度Rwidth與該 讀取命令一起被提供’但是該矩形寬度Rwidth可以藉由該 模式暫存器設定命令而在該模式暫存器中被預先設定。可 選擇地，該矩形長度BL及矩形寬度1^^小11可以與該讀取命 令一起被提供。該行位址的返轉寬度CAWrap被該影像系統 預先設定，因此較佳的是該返轉寬度CAWrap藉由該模式暫 存器設定命令被設定。 以此方式，在該矩形存取之情況下，如果作為—起點 1378451 的該行位址CA、該矩形寬度Rwidth以及該矩形大小（BL)被 提供，那麼要被存取的一内部行位址能夠根據被預先設定 的該行位址的返轉寬度CAWrap被自動產生。因此，該矩形 存取藉由發出一次讀取命令就能夠被作出。 5 頁面區域邊界的位元組邊界功能 ίο 該等位元組邊界功能能夠有效地存取橫越一行位址所 選擇的一記憶體單元區域(4-位元組的區域)之邊界的資料 的預先決定的位元組(4個位元組）。然而，在橫越一頁面區 域邊界執行一矩形存取之情況下，相鄰頁面區域需要藉由 另一主動命令再次進行該主動操作。 15 20 第45圖顯不在該等位元組邊界功能進行的一存取達到 一頁面區域的末端時所執行的記憶體操作之一範例。此圖 顯示該頁面區域由行位址Ca[7:0]=#〇〇-#FF組成且ca=#FF 位於一右端的一範例。在此情況中，當該圖中箭頭所示的 資料項的4個位元組被利用該等位元組邊界功能來存取 時，在該上行模式中，當SB=〇時，資料的該4個位元組能 夠被輸出，但當SB=1、2及3時，位於一左端的位元組資料 在於該頁面區域的右端處轉向之後被存取。特別地，在此 範例中，該存取在該相同的頁面區域内被再次執行而不執 行新的主動命令。另—方面，在該下行模式之情況下，當 SB-0、1及2時’需要在該左端轉向移到該右端（返轉），口 有但SB=3時轉向才不需要被執行。 、 如果該上述存取被作出，則不必要的資料被輪出。為 了對自該上一頁面區域之末端起的一相鄰頁面區域進行存 81 1378451 取’需要發出-新的主動命令以在該相鄰頁面區域上執行 主動操作。 第46圖顯示在該等位元組邊界功能進行的一存取達到 一頁面區域的末端時所執行的記憶體操作之另一範例。在 5此範例中，該叢發長度BL被設定為8。當BL=8被確定時， 每一記憶體組内的—叢發計數器藉由該計數器寬度B L=8 反覆計數㈣行位址。特別地，在第4 6圖所示之該範例中， 該叢發5十數器所產生的該等内部行位址由寬度為8的 CA=#k8-#kF(16_位元表示法)組成。即便在存取區域被此計 10數器分成將該叢發長度孔作為基礎的矩形區域的一記憶體 之情況下’與第45圖—樣，當該等位元組邊界功能在該右 鈿被使用時(其中該叢發長度區域CA=#k8_#kF)，和第45圖 相同的問題也會產生。在第46圖所示之該範例中，在該上 行模式時返轉出現在SB=卜2及3時，而在該下行模式時返 15轉出現在犯=〇、1及2時。因此，不必要的資料被輸出。 第47圖顯示在該等位元組邊界功能進行的一存取達到 一頁面區域的末端時所執行的記憶體操作之又一範例。在 此範例中，該等仇元組邊界功能被利用參考第7圖所描述的 該矩形存取中的多記憶體組存取功能來實現。特別地，列 2〇位置RA=#n由主動命令ACT指定。如果當讀取命令rd被發 出時’作為基點的行位址CA是位於該頁面區域之右端的 CA=#FF’那麼如箭頭所示超越該頁面區域之—邊界pB的一 存取被作出。 特別地，在該上行模式中，當SB=1、2及3時，對RA=#n 82 1378451 的頁面區域内的CA=#FF的位元組資料以及對RA=#n+i的 頁面區域内的CA=#00的位元組資料進行一存取。在該下行 模式中，當SB=〇、1及2時，對RA=#n的頁面區域内的ca=#ff 的位元組資料以及對尺八=#11+1的頁面區域内的CA=#〇〇的 5位元組資料進行一存取。在此情況中，需要對相鄰的頁面 區域進行一存取，因此具有與該主動命令ACT一起被提供 的該列位址RA=#n的頁面區域被啟動，且依據與該讀取命 令RD —起被提供的該行位址cA=#FF及開始位元組信號 SB=2 ’具有該相鄰列位址RA=#n+1的頁面區域被啟動。因 10此，複數個δ己憶體組内的字線依據一主動命令act被啟動。 當控制被執行藉此該等記憶體組被同時啟動時，所需 要的區域的資料能夠被節約地輸入/輸出，即便該等位元組 邊界功能在該頁面區域之末端處被請求。 位元組邊界功能的其他應用 15 當儲存影像資料到該記憶體並存取對應於一任意像素 的資料時，該等位元組邊界功能能夠有效地輸入/輸出資 料。該等位元組邊界功能在除了該影像記憶體以外的—應 用中也具有相同的利處。 第48圖到第50圖是用於說明該等位元組邊界功能之其 20他應用的圖。第48及49圖對應於一習知的範例，而第围 對應於本實施例。根據該記憶體的組態’複數個位元組區 域被分配到相同的行位址CA，且一次存取對被分配到該相 同行位址CA的複數個位元組資料進行存取。在此結構中， 當處理被分配到該相同行位址CA的固定位元組長度（字元 83 1378451 組態）的資料時，該記憶體能夠被有效地存取。 然而’有-種情況為《«統處理的f料的長度小 於該記憶體的字元組態的長度。作為此情況的對策，有一 種方法-填充’藉此字元組態大小或更小的資料不會橫越過 5複數個行位址CA區域。在第48圖所示之該範例中，該記憶 體的字元組態被設定為4個位元組(參見該圖中的483)，且要 被處理的資料的大小的單位可以是1個位元（該圖中480的 格式A)、2個位元(480的格式B)或4個位元(48〇的格式c)。因 此，4個位元組的資料藉由將其儲存在位元組〇為基點的位 10 置中而被防止橫越過該等行位址CA。2個位元組的資料被 儲存在位元組0及位元組2為基點的位置中。1個位元組的資 料能夠被儲存在位元組0、位元組1、位元組2及位元組3中 之任何一個為基點的位置中。 假疋有以下一種情況：大小為2個位元組、4個位元組、 15 1個位元組、2個位元組、2個位元組及1個位元組的資料〇_5 被連續儲存在該記憶體中，與該圖所示之寫入資料482 — 樣。在此情況中，藉由執行如該圖中的481中的寫入操作， 填充在該圖中的483所示之記憶體内的數個位元組區域中 被執行’且總計為4個位元組的區域未被有效地用於儲存該 20資料。在此情況中，記憶量未被有效使用。然而，藉由該 行位址CA以4個位元組為單位輸出資料，每一資料項在— 行位址存取時能夠被讀取，因此讀取速度增加。 然而，為了去除該上述冗餘的儲存容量，該等資料項 可以被連續儲存到該記憶體的位元組區域中而不執行填 84 1378451 充。例如，該資料藉由第49圖中的491所示之一寫入命令 WR在3個週期内被寫入，接著該資料能夠被儲存在如該圖 中的493所示之記憶體内的該等位元組區域中。 藉由以第49圖所示之該方式來寫入該資料，該記憶體 5的儲存容量能夠被有效地利用。然而，在該資料橫越不同 的行位址區域被儲存之情況下，如資料3中的2_位元組的資 料項B03與B13或資料1中的4-位元組的資料項c 01-31，讀 取及寫入在一習知的記憶體中不能夠在一次存取中被執 行’因此需要進行兩次存取。如該圖中的491所示，該讀取 10 命令RD需要被發送兩次以讀取資料4，這使該存取效率下 降。 因此，如第50圖中的500所示，藉由該等位元組邊界功 能發出一次讀取命令RD並指定該開始位元組信號SB=3，橫 越過該等不同行位址的資料3(B03與B13)能夠被存取。因 15 此，具有該等位元組邊界功能的記憶體能夠實現記憶體可 利用性的提高而不降低該存取效能。 用於位元組邊界功能的記憶體控制器 下面，用於該等位元組邊界功能的記憶體控制器被描 述。該影像處理系統被參考第8圖來進行描述，其中該影像 20 處理控制器81及該記憶體控制部分（記憶體控制器）82被包 括在該影像處理系統内的影像處理晶片80中。 第51圖是該影像處理系統的一組態圖。與第8圖一樣’ 該影像處理系統由該影像處理控制器81、記憶體控制器82 及影像記憶體86組成。該影像處理控制器81被組配以便執 85 1378451 行，例如MPEG解碼處理。該影像處理81具有一已編碼及被 壓縮的串流資料STM被輸入到此的一熵解碼處理器510、用 於根據一DCT係數DCT-F來執行資料處理的一反量化及反 DCT處理器511、一圖框内預測部分512、用於使該記憶體 5 控制器82根據一運動相量MV及一宏塊劃分資訊 (macro-block division information)MBdiv來讀取一參考影像 的一圖框間預測部分513，以及一程序選擇部分515。該記 憶體控制器82執行記憶體控制，包括該影像處理控制器81 與該影像記憶體86之間的命令與位址的發出。自該程序選 10 擇部分515被輸出的已解碼的影像資料d_IMg被該記憶體 控制器82儲存在該影像記憶體86中。同樣地，該圖框間預 測部分513的一參考影像讀取控制器514經由該記憶體控制 器82自該影像記憶體86中擷取一參考影像R-IMG的資料， 並將該參考影像的資料發送到該程序選擇部分515。 15 一]^1>£(}解碼器根據基於該運動向量自該記憶體中讀 取的一過去影像或未來影像内的參考影像R-IMG並根據該 參考影像與目前影像資料間的差別資料來解碼目前的影像 資料。因此’一操作被頻繁執行，其中位在該運動向量的 位置中的一矩形參考影像被讀取自在時間上被儲存於該影 20像Alt體86中的影像。在此矩形存取控制中，該存取效率 藉由利用具有該等位元組邊界功能的影像記憶體86以及對 應於該等位元組邊界功能的記憶體控制器82而能夠被提 高。 第52圖顯示該記憶體控制部分（記憶體控制器）的輸入 86 1378451 及輸出信號。第53圖是一用於說明一參考影像區域的圖， 該參考影像區域是一圖框影像内的一讀取目標。在一圖框 影像FM-IMG中，左上角指示一像素座標的原點(〇,〇)。為了 為該矩形參考影像RIMG指定一區域，位於該矩形左上角處 5的一座標(P0SX，P0S Y)以及長度與寬度的長短（即SIZEY與 SIZEX)被需要。因此，該影像處理部分内的參考影像讀取 控制器514將指定該參考影像區域的該等上述資訊 項（POSX，POSY)、SIZEY與SIZEX提供給該記憶體控制器 82。另外，一直接記憶體存取控制信號DMA_c〇N在該參考 10影像讀取控制器514與該記憶體控制器82之間被輸入/輸 出。 另一方面，該記憶體控制器82根據指定該參考影像區 域的s亥專資訊項（P〇SX，P〇SY)、SIZEY與SIZEX來計算該記 憶體空間内的位址Add(記憶體組位址、列位址、行位址）， 15以及將命令CMD、位址Add、多記憶體組存取資訊、開 始位元組信號SB、寫入資料Data及類似物提供給該記憶體 86。同樣地’該記憶體控制器82接收自該記憶體86讀取的 讀取資料Data。 弟54圖是該記憶體控制器的一詳細組態圖。該記憶體 20控制器82具有介面控制器541-1到541-N以及位址/命令產生 部分542-1到542-N，該等介面控制器接收來自存取請求來 源方塊81 -1到81-N(其等向如該上述的影像處理控制器中的 δ己憶體凊求一存取）的要被存取的一影像區域的該等資訊 項POSX、POSY、SIZEY及SIZEX ’ 以及該寫入 f #Data， 87 该等位址/命令產生部分542_丨到542_N經由這些介面部分接 收該等上述的參考影像資料項並產生位址與命令。這些介 面控制器及該等位址/命令產生部分應該被一仲裁電路540 啟動或仲裁。由該仲裁電路540選擇及啟動的該等位址/命 令產生部分542經由一選擇器SEL將該命令(：]^1)、位址 Add(記憶體組位址、列位址、行位址）、多記憶體組存取資 讯SA’、開始位元組信號SB及類似物發出到該記憶體％。因 此，對於透過仲裁選擇的該等存取請求來源方塊，該記憶 體控制器82控制對該記憶體86的一存取並寫入或讀取該資 料。同樣地，該記憶體控制器82以所需頻率對該記憶體發 出一再新請求。 由該記憶體控制器82發出的命令CMD包括，例如，該 模式暫存器設定命令、主動命令、讀取命令、寫入命令、 預先充電命令、再新命令以及正常的SDRAM中所需要的其 他命令。另外，在該記憶體控制器82内的一設定暫存器543 中，該記憶體86中所提供的該圖框影像Fm_imG之一左上角 的像素的位址、該記憶體映射資訊以及關於該等功能的資 訊被設定。該記憶體中所提供的功能為多記憶體組存取功 能、切換對應於該等位元組排列順序的資料的安排之功能 以及其他功能。該記憶體中所提供的功能的存在、控制的 目標在該設定暫存器543中被設定。 第55圖是一用於說明該參考影像讀取控制器514中的 圖框間預測部分513所執行的計算的圖。在一MPEG影像之 情況下，宏塊MB是處理單位。該宏塊厘3由16><16個像素的 1378451 亮度資料及8x8個像素的一色差（Cb，Cr)資料(Y:U:V=4:2:0) 組成。由該宏塊MB除以4而獲得的1/4宏塊QMB是處理該運 動向量MV及該參考影像RIMG的單位，其包括8x8個像素的 亮度資料。當目前正被處理的宏塊MB的一左上角座標是 5 (MBaddrx，MBaddry)，其宏塊劃分資訊是 Mbdivx，Mbdivy 而 該運動向量是MV=(MVx，MVy)時，一計算處理器515利用 該圖中所示的一計算方程式來獲取該左上角座標 (POSX，POSY)、該參考影像RIMG的寬度SIZEX及高度 SIZEY。此寬度SIZEX被設定為存取該記憶體一次所輸入/ 10輸出的位元組數的一倍數，而該高度SIZEY被設定為該垂 直方向中的像素數。 指定了以上述方式被計算出的資訊（p〇SX,POSY)、 SIZEX及SIZEY的參考影像自該參考影像控制器514被輸出 到該記憶體控制器82，且，根據指定資訊的該參考影像、 15記憶體映射資訊以及在該設定暫存器543中被設定的該圖 框區域中的左上角位址，記憶體控制器82的該等命令/位址 產生部分5 24產生矩形存取中所需的該記憶體空間的一位 址。 第56圖顯示該參考影像讀取控制器514中的圖框間預 20測部分513所執行的計算之一範例。這是第55圖的一特定範 例。首先，s亥在塊MB的左上角座標為（MBaddrx，MBaddry)= (0與〇)，宏塊劃分資訊為Mbdivx,Mbdivy=8而運動向量為 肘¥=(]^^^，1^¥丫)=(13與4)，因此該參考影像汜1^〇的左上角 座標(POSX,POSY)、寬度SIZEX及高度SIZEY在下列計算中 89 1378451 5 10
15 W 20 被獲得： POSX=0+8+13=21 POSY=0+8+4=12 SIZEX=8，SIZEY=8 該參考影像RIMG的矩形區域與一行位址所選擇一個 4-位元組的區域的單元不一致。為了使該矩形區域與該4_ 位元組的區域的單元一致，需要對左上角座標為(20與π)、 寬度為12及高度為8的區域（如第56圖中一放大的區域 E-RIMG)進行存取。然而，藉由利用該等位元組邊界功能， 以位元組為單位的一存取能夠橫越該4-位元組單元之邊界 被作出。以此方式，當對諸如一MPEG影像的參考影像資料 進行一存取時，該等位元組邊界功能有助於提高該存取效 率。 第57圖顯示記憶體映射之一範例。與第丨圖所示之該記 憶體映射12 —樣，該影像之一像素與該記憶體空間内的頁 面區域14如該a己憶體映射12中的彼此相聯，相鄰頁面區域 被配置以便具有不同的記憶體組位址BA。該頁面區域14是 由一記憶體組位址BA及一列位址RA選擇的一區域，且每一 頁面區域14由分別被行位址選擇的複數個記憶體單元區域 (4_位元組的區域)組成。在第57圖所示之該範例中，每一頁 面區域14疋用於儲存64個像素個像素的 單元。 影像資料的一 第58圖顯示該記憶體映射12中的該 態。由一記憶體組BANK 〇内的一列位 頁面區域14之一組 列位址RA〇指定的頁面區 90 1378451 域14具有行位址CA 0-255所指示的記憶體單元區域。4個位 元組由每一行位址選擇，且每一行位址CA的一返轉寬度（步 階寬度)是16。因此，該頁面區域14的寬度為64(=4χ16)個位 元組且两度為16(=256/16)個位元組。 5 第59圖顯示在該記憶體映射上第56圖所示之該參考影 像區域的一安排。如第59圖所示，該參考影像區域RIMg的 左上角座標為(21與12)、寬度為8及高度為8，且因此對應於 寬度為8個位元組及尚度為8個位元組的一記憶體區域，該 記憶體區域是從一行位址CA 5這一前導位址中的一位元組 10 BY 1開始被形成。特別地，一矩形存取區域中的一左端591 是自一邊界590起被移位1個位元組(該圖中的592)而來，該 邊界590是獲取自一行位址CA。因此，一記憶體組位址ΒΑ0 及一列位址RA 0與該主動命令ACT —起被發送到具有該等 上述位元組邊界功能的記憶體，且該開始行位址CA 5、CA 15 6-117及CA 118以及該開始位元組信號SB=l與該讀取命令 RD(或寫入命令WR) —起被連續發出。同樣地，對於具有如 第42-44圖中所示之該等自動的内部行位址產生功能的記 憶體’該行位址返轉寬度CAWrap=16被設定，且該開始行 位址CA 5、開始位元組信號SB=1、矩形寬度Rwidth=2以及 20 叢發長度BL=16與該讀取命令RD(或寫入命令WR)—起被 發出。 第60圖顯示該記憶體映射上的該等參考影像區域之另 一安排的一範例。在此圖中’該參考影像區域RIMG橫越相 鄰的頁面區域14-0與14-1。特別地，該參考影像區域rjmg 91 1378451 超過該頁面區域之一邊界600。在此情況中，如果該記憶體 具有第7圖中所描述的該多記憶體組存取功能，藉由發出該 多記憶體組存取資訊SA'，一存取能夠使用該主動命令一次 而被作出在該έ己憶體不具有該多記憶體組存取功能之情 5況下，該主動命令需要被發出多次到該等記憶體組BANK 0 - 與1以進行—存取。因此’該記憶體控制器事先需要在該暫 存器中設定要被控制的影像記憶體是否具有該多記憶體組 存取功能，接著對該影像記憶體的存取控制需要依據此設 ^ 定資訊而被改變。 10 第61圖是對於沒有該等位元組邊界功能的記憶體的記 憶體控制器的一時序圖。這是對第59圖所示之該參考影像 RIMG的存取的一範例。一習知的SDram未被提供以該等 位元組邊界功能。在此情況中，該記憶體控制器必須執行 第61圖所示之控制。 15 在第61圖中顯示了在該參考影像讀取控制器與該記憶 體控制器之間被交換的信號610以及在該記憶體控制器與 該影像記憶體之間被交換的信號611。如上所述，該參考影 像讀取控制器514將關於左上角座標(p〇SX，POSY)、寬度 ·. SIZEX及高度SIZEY的資訊與對該記憶體的一存取請求 2〇 REQ—起發送到該記憶體控制器，接著該記憶體控制器依 據該被發送的資訊返回一確認信號ACK。假定該記憶體映 射資訊及該圖框影像之左上角原點的位址預先在該設定暫 存器中被設定。 依據此存取請求REQ，該記憶體控制器發出一主動命 92 7 ACT、圮憶體組位址BA=〇及列位址RA=〇到該影像記憶 體並使5亥§己憶體執行主動操作。之後，該記憶體控制器 與時知CLK同步地發出-讀取命令RD、記憶體組位址 BA-Ο及行位址〇^5 ' 6 ' ή?、、η%#次)並接收4· 位兀組的資料24次。接著，該記憶體控制器將—選通信號 STB的位準變成H位準，以及發送該已接收的資料到該讀取 控制器。 第62圖是對於具有該等位元組邊界功能的記憶體的記 憶體控制H的-時相。此隨*對第洲所示之該參考 影像RIMG的存取的—制，以及是在該記憶體具有該等位 元組邊界功能時所執行的一控制。在該圖中顯示了在該參 考影像讀取控制器與該記憶體控制器之間被交換的信號 620以及在該記憶體控制器與該影像記憶體之間被交換的 信號621。 在此情況中，與第61圖所示之該信號相同的信號自該 參考影像讀取控制器被發送到該記憶體控制器。該記憶體 控制器發出一主動命令ACT、記憶體組位址ΒΑ=0及列位址 RA=0到該影像記憶體’並使該記憶體執行主動操作。之 後’該S己憶體控制器發出一讀取命令RD、記憶體組位址 ΒΑ=0及行位址CA=5、6、7-117、118、119(16次）以及開始 位元組信號SB=〇 1並接收4-位元組的資料16次。另外，該記 憶體控制器將一選通信號STB的位準變成η位準，以及發送 該已接收的64-位元組的資料到該讀取控制器。由於該記憶 體具有該等位元組邊界功能，所以該讀取命令可以只被發 1378451 出16次，這扼尚了該存取效率。 同樣地’儘管未被顯示，但在具有如第42-44圖中所示 之該等自動的内部行位址產生功能的記憶體中，該行位址 返轉寬度CAWrap=16可以被預先設定，且該開始行位址CA 5 5 '開始位元組信號SB=(U、矩形寬度Rwidth=2以及叢發長 " 度BL=16可以與一讀取命令RD—起被發出。依據此發送， δ亥影像δ己憶體在内部自動產生行位址並在1 6個週期内輸出 該矩形區域的4-位元組的資料。該記憶體控制器連續地接 & 收該4-位元組的資料16次。 10 第63圖是對於不具有該等位元組邊界功能及多記憶體 組存取功能的記憶體的記憶體控制器的一時序圖。此範例 是第60圖所示之該參考影像RIMG被存取的一範例，以及顯 示了在不具有該多記憶體組存取功能的影像記憶體上所執 行的一控制。在該圖中顯示了在該參考影像讀取控制器與 15 該記憶體控制器之間被交換的信號630以及在該記憶體控 制器與該影像記憶體之間被交換的信號631。 w _ 如第45圖所示’不具有該多記憶體組存取功能的記憶 體不能存取越過一記憶體組邊界的一區域。因此，在此情 • 況中’該5己憶體控制器發出一主動命令ACT、BA=〇及RA=0 20以使該頁面區域14-0執行主動操作，進一步發出一讀取命 令RD、記憶體組位址ΒΑ=0及行位址CA=15-127，以及接收 8個位元組的資料。另外，該記憶體控制器發出一主動命令 ACT、BA=1及RA=0以使該頁面區域M-Ι執行主動操作，進 一步發出一讀取命令RD、記憶體組位址BA=1及行位址 94 1378451 CA=0、1-112及113，以及接收16個位元組的資料。接著該 記憶體控制器發送該已接收的24-位元組的資料給該參考 影像讀取控制器。 第64圖是對於具有該多記憶體組存取功能及該等位元 5 組邊界功能的記憶體的記憶體控制器的一時序圖。此圖也 是第60圖所示之該參考影像RIMG被存取的一範例。在該圖 中顯示了在該參考影像讀取控制器與該記憶體控制器之間 被交換的信號640以及在該記憶體控制器與該影像記憶體 之間被交換的信號641。 10 該記憶體控制器將一記憶體組位址ΒΑ=0、列位址 RA=0及多記憶體組存取資訊SA’=10(顯示對一橫向方向中 的兩個相鄰記憶體組的一存取）與一主動命令ACT—起發 出。依據此發送，該影像記憶體在該記憶體組ΒΑ=0上執行 主動操作。接著該記憶體控制器按順序將開始位元組信號 15 SB=(H、記憶體組位址BA及行位址CA與一讀取命令RD — 起發出。依據此行位址CA=15，該影像記憶體在BA=1的記 憶體組上執行主動操作。該記憶體控制器依據被發出16次 的讀取命令RD接收16個位元組的資料。另外，該記憶體控 制器發送該已接收的16 -位元組的資料給該參考影像讀取 20 控制器。 以此方式，即便在資料橫越一不同的記憶體組邊界， 該記憶體控制器也可以發出一次主動命令給具有該多記憶 體組存取功能的記憶體。 第65圖是該記憶體控制器之控制操作的一流程圖。首 95 1378451 先，一主機CPU在該記憶體控制器内的設定暫存器中設定 該多記憶體組存取功能的開啟/關閉（S1)。該參考影像讀取 控制器根據該運動向量資訊、宏塊劃分資訊及目標宏塊資 訊來計算一參考影像方塊的座標（P〇SX，p〇SY)以及大小 5 (SIZEX，SIZEY)(S2)，以及將對該記憶體控制器的一矩形存 取請求與該矩形存取的矩形存取參數一起發出（S3)。 當進行矩形存取時，該記憶體控制器根據這些矩形參 數(POSX，POSY)、（SIZEX，SIZEY)及該記憶體映射資訊及關 於在該設定暫存器中被設定的圖框影像位址的資訊來計算 10要被發出的BA、RA、CA、SB及SA，。當該多記憶體組存 取功能是開啟的（S5中的是）時候，該記憶體控制器在將該 BA、RA及SA’與一主動命令ACT—起發送以及進一步將該 BA、CA及SB與一讀取命令RD—起發出的同時還接收讀取 資料（S6、S7及S8)。在該寫入操作之情況下，該記憶體控 15 制器在按順序將該BA、CA及SB與一寫入命令WR而非一讀 取命令一起發出的同時還輸出寫入資料。 另外，當該多記憶體組存取功能是關閉的（S5中的否） 時候，該記憶體控制器檢查該被請求的矩形是否橫越過該 頁面區域（即記憶體組)(S9)。如果該矩形沒有橫越過該記憶 20體組(S9中的否），則該記憶體控制器在將BA及RA與該主動 命令ACT —起發送以及進一步按順序將BA、CA&SB與該 讀取命令RD—起發出的同時還接收該讀取資料(sl〇、su 及S12)。在該寫入操作之情況下，該記憶體控制器在按順 序將該BA、CA及SB與一寫入命令WR而非一讀取命令一起 96 1378451 發出的同時還輸出寫入資料。 此外’如果該矩形橫越過該記憶體組(S9中的是），則 該等位元組邊界功能不能被使用’因此該記憶體控制器計 算第56圖所示之該放大的矩形區域e_RIMg的座標POSX及 5寬度SIZEX，以及計算對應於該被計算出的座標及寬度的 -· 左上角座標的位址ΒΛ、RA及CA。接著，該記憶體控制器 在將BA及RA與該主動命令ACT —起發送以及進一步將BA ^ 及CA與該讀取命令rd—起發出到該放大的矩形區域的同 時還接收該讀取資料(S15、S16及S17)。接著，該記憶體組 10内的左上角座標的一次讀取被完成（S17中的是及S14中的 是），一預先充電命令被產生一次。之後一主動命令被產生 給下一記憶體組，在按順序將BA及CA與該讀取命令RD — 起發出的同時該讀取資料被接收(S19、S16及S17)。一旦該 記憶體組内的所有資料項都被接收(S17中的是)及所有資料 15項的讀取都被完成（S18)，該記憶體控制被結束。 ^ 應該注意的是當該等位元組邊界功能在該記憶體控制 器的設定暫存器中被設定為關閉時，該記憶體控制器藉由 執行第65圖之該等組態S13-S18而發出如第61圖中的該主 ·· 動命令、讀取命令及所需的位址。 ： 2〇 以此方式，根據要被控制的影像記憶體的功能，該記 憶體控制器能夠將該等位元組邊界功能的開啟與關閉及該 等多記憶體組存取功能的開啟與關閉設定到内建的設定暫 存器中’以及適當地發出所需的命令及位址，以及該多記 憶體組資訊、開始位元組資訊及位元組組合資訊(如該上行 97 模式、下行模式及可選擇的模式）。 ^第66圖疋4 c憶體控制器之控制操作的—流程圖。在 此I:例中，该把憶體控制器能夠設定要被控制的影像記憶 具有根據第35及第36圖所示之該等位元組排列順序 • 換輸人/輸出資料的-功能。首先，該主機CPU將該影 像記憶體内的-輪出資料重安排功能的存在設定到該記憶 體控制器之設定暫存器中（S20)。接著該參考影像讀取控制 w 1根據該運動向量資訊、宏塊劃分資訊及目標宏塊資訊來
计算該參考影像方塊的座標(1>03又與P0S γ)及大小（SIZEX 10與SIZEY)(S21)，以及將對該記憶體控制器的一矩形存取請 求與該矩形存取的矩形存取參數一起發出（S22)。 其次，當進行該矩形存取時，該記憶體控制器根據這 些矩形參數(POSX與POSY)、（SIZEX與SIZEY)及該記憶體 映射資訊及關於在該設定暫存器中被設定的圖框影像位址 15 的資訊來計算要被發出的BA、RA、CA、SB及SA，(S23)。 ^ 接著，當該輸出資料重安排功能被設定為開啟(S24中的是) 時，該記憶體控制器將該記憶體組位址BA、列位址RA及多 記憶體組資訊SA’與該主動命令一起發送，以及進一步將該 '· 記憶體組位址BA、行位址CA及開始位元組資訊SB與該讀 - 20 取命令一起發出（S25)。之後，該記憶體控制器反覆發出該 讀取命令、BA、CA及SB，直到所有資料項的讀取都被完 成（S26及S27)。 另一方面，當該輸出資料重安排功能被設定為關閉 (S24中的否）時，該記憶體控制器將該記憶體組位址BA、列 98 1378451 位元組邊界功能的該影像處理系統的圖。 第21圖是一顯示具有該等位元組邊界功能的一記憶體 之概要組態的圖。 第22圖是一顯不具有該等位元組邊界功能的該影像記 5 憶體之一第一範例的圖。 第23圖疋一用於說明第22圖中所示之操作的圖。 第24圖是一顯示具有該等位元組邊界功能的該影像記 憶體之一第二範例的圖。 第25圖是一用於說明第24圖中所示之操作的圖。 10 第26圖是一顯示具有該等位元組邊界功能的該影像記 憶體之第二範例的一修正範例（1)的一操作的圖。 第27圖是一顯示具有該等位元組邊界功能的該影像記 憶體之第二範例的一修正範例(2)的一操作的圖。 第28圖是一顯示具有該等位元組邊界功能的該影像記 15憶體之第二範例的一修正範例(3)的一操作的圖。 第29圖是一顯示具有該等位元組邊界功能的該影像記 憶體之一第三範例的圖。 第30圖是一用於說明第29圖中所示之操作的圖。 第31圖是一顯示與具有該等位元組邊界功能的該影像 20記憶體之輸入/輸出終端有關的裝置的圖。 第32圖是一顯示第31圖中所示之操作的圖。 第33圖是一顯示與具有該等位元組邊界功能的該影像 記憶體之輸入/輸出終端有關的裝置的圖。 第34圖是一顯示第33圖中所示之操作的圖。 101 1378451 ------- 的圖。 第47®是-顯示在該等位元組邊界功 能進行的一存取 到頁面區域的末料所執行的記憶雜作之又-範例 的圖。 5 帛48§U —用於朗該等位元組邊界功能之其他應用 的圖。 第49圖疋-用於說明該等位元組邊界功能之其他應用 的圖。 第50圖疋用於§兒明該等位元組邊界功能之其他應用 10 的圖。 第51圖疋s亥影像處理系統的一組態圖。 第52圖是一顯示一記憶體控制部分（記憶體控制器）的 輸入及輪出信號的圖。 第53圖是-用於說明一參考影像區域的圖，該參考影 15像區域是一圖框影像中的一讀取目標。 第54圖是該記憶體控制器的一詳細組態圖。 第55圖是一用於說明參考影像讀取控制器514中的圖 框間預測部分513所執行的計算的圖。 第56圖是一顯示該參考影像讀取控制器514中的圖框 20間預測部分513所執行的計算之一範例的圖。 第57圖是一顯示記憶體映射之一範例的圖。 第58圖是一顯示該記憶體映射12中的該頁面區域14之 一組態的圖。 第59圖是一顯示該記憶體映射上的該等參考影像區域 103 1378451 之一安排的圖， 第60圖是__ 之另一安排的一 續等參考影像區域被顯示於第56圖中。 顯不該記憶體映射上的該等參考影像區域 範例的圖。 5 第61圖 憶體控制器 疋對於沒有該等位元組邊界功能的 的〜時序圖。 記憶體的記 第62圖是料具有該等 憶體控制器的一時序圖。 位元組邊界功能的記憶體的記
第®疋對於不具有該等位元組邊界功能及多記憶體 、’存取力i的錢體的記憶體控制器的—時序圖。 10 第圖疋對於具有該多記憶體組存取功能及該等位元 ’且邊界力n己憶體的記憶體控制器的-時序圖。 第65圖是該記憶體控制器之控制操作的一流程圖。 第6 6圖疋該記憶體控制器之控制操作的-流程圖。 【主要凡件符號說明】
W 10…顯示器裝置 12.··記憶體映射 12-1、12-2…記憶體映射 14…頁面區域 14- 0、14-1...頁面區域 14Ε...放大的區域 14BOU...邊界 15…影像記憶體 15- 1、15-2··.記憶體邏輯空間 20...水平方向 20-1、20-2…水平存取 22…矩形區域/矩形存取區域/ 矩形存取 22Α…矩形區域 22Β··.矩形區域 24.. .箭頭 30.. .時序圖 31.. .頁面區域 32、 34、36、38、41、50、54、 70、110…主動命令 33、 35、37、39、52、56、62、 111.··讀取命令 40…自動再新命令 45.·.記憶體單元區域/4_位元組 104 1378451 的區域 60、65…背後的再新命令 61…再新記憶體組資訊 63.. .行位址 64…位元組組合資訊 66·.·記憶體組 71…位址資訊項 72··.多記憶體組資訊 8〇…影像處理晶片/影像處理 系統 81…影像處理控制器 81·1到81-N…存取請求來源方塊 82…記憶體控制器 83…多記憶體組啟動控制器 84…背後的再新控制器 85.. .位元組邊界控制器 86…影像記憶體晶片 87…列控制器 88…多記憶體組啟動控制器 89…背後的再新控制器 90…行控制器 91…位元組邊界控制器 92…憶體核心/記憶體組 93…輸入/輸出單元或輸入/輸 出終端組或外部終端 94…緩衝器或輸入/輸出緩衝器 94C...行位址緩衝器 94R...列位址緩衝器 95…命令控制器 96.. .模式暫存器 97…列位址計算器 98…再新列位址指定器 100-102...4-位元組資料的區域 /記憶體單元區域 112…行位址 113…位元組組合資訊 114…第一資訊 115…第二資訊 120、124…箭頭 123、127...四個像素 130··.矩形存取 132、134...實體位置 140、144...箭頭 141-142、145-146、151、152 …矩形存取 153-154、161…主動命令 162…讀取命令 164…第一資訊 165…第二資訊 166…位元組組合資訊 167.. .模式暫存器設定命令 190…切換裝置/連接單元 200."連接單元/移位 201.. .移位 105 1378451
220".行時序控制器 221…資料閂鎖選擇器 222…行解碼器 222D...内部解碼信號 223…列解碼器 224…記憶體單元陣列 224-0、224-1…記憶體單元陣列 225··.第二放大器 226、227…資料閂鎖器 228…資料匯流排開關 290.·.行位址控制器 291.. .行移位器電路 350…記憶體核心 351…上行模式控制器 410·.·轉換電路 411.. .真值表 412、413…CMOS轉換閘 414、415…反向器 421…記憶體映射 430.. .讀取命令 440…行位址計數器 441…電腦 442.. .開關 444.. .矩形寬度計數器 445.. .比較器 482…寫入資料 510…網解碼處理器 511.. .反量化及反〇(：丁處理器 512·.·圖框内預測部分 513.. ·圖框間預測部分 514.. .參考影像讀取控制器 515…程序選擇部分/計算處理器 540··.仲裁電路 541- 1到541-N...介面控制器 542- 1到542-N. ·.位址/命令產生 部分 543··.設定暫存器 590…邊界 591…左端 592.. . 1個位元組 600…邊界 610-611...信號 620-621...信號 630-631...信號 640-641...信號 S1-S30...步驟 S 221…控制信號/資料閂鎖器 選擇信號 S290…移位控制信號 106

Claims (1)

1378451 第096121521號專利申請案申請專利範圍替換本 101.9. 14. 十、申請專利範圍： 1. 一種記憶體裝置，包含： 一記憶體單元陣列，其包括數個頁面區域，該等數 個頁面區域每一者具有複數個記憶體單元區域，該等數 5 個頁面區域每一者由一列位址選擇，該等數個記憶體單 元區域每一者由一行位址選擇，每一記憶體單元區域儲 存資料； 複數個輸入/輸出終端；以及 一輸入/輸出單元，被提供在該記憶體單元陣列與 10 該等輸入/輸出終端之間， 其中該輸入/輸出單元響應於一第一操作碼，根據 該列位址、用於該第一記憶體單元區域的一行位址、包 括指出存取一第一記憶體單元區域之一起始位置的第 一資訊的組合資訊，來存取被儲存在該等多個記憶體單 15 元區域之該第一記憶體單元區域中之第一資料、以及與 該第一記憶體單元區域相鄰的在該等多個記憶體單元 區域之一第二記憶體單元區域中的第二資料，且該第一 資料和該第二資料被指派給該等輸入/輸出終端， 其中該輸入/輸出單元存取沒有用於該第二記憶體 20 單元區域之一行位置的該第二資料。 2. 如申請專利範圍第1項所述之記憶體裝置，其中 該列位址所選擇的該頁面區域依據該主動命令來 執行一主動操作，以及該第一資料和該第二資料係響應 於一讀取命令或一寫入命令中對應於該第一操作碼之 107 1378451 第096121521號專利申請案申請專利範圍替換本 101.9.14. 一者而被指派給該等輸入/輸出終端。 3. 如申請專利範圍第2項所述之記憶體裝置，其中 二維陣列資料根據一預先決定的映射規則被分別 儲存在該等記憶體單元區域中； 5 該記憶體單元陣列具有複數個記憶體組，每一記憶 體組具有該等頁面區域； 10 用於選擇該記憶體組的一記憶體組位址及該列位 址與該主動命令一起被提供，且該記憶體組位址、該行 位址和該組合資訊與該讀取或寫入命令一起被提供。 4. 如申請專利範圍第2項所述之記憶體裝置， 其中二維陣列資料依據一預先決定的映射規則而 被儲存在該等多個記憶體單元區域； 其中該組合資訊包括指示該映射規則的第二資 訊；以及 15 該第一資訊及該第二資訊與該讀取或寫入命令一 起被提供。 5. 如申請專利範圍第2項所述之記憶體裝置， 其中二維陣列資料依據一預先決定的映射規則而 被儲存在該等多個記憶體單元區域； 20 其中該組合資訊包括指示該映射規則的第二資訊； 該第一資訊與該讀取或寫入命令一起被提供； 該第二資訊與先於該主動命令的一模式暫存器設 定命令一起被提供；以及 該第二資訊在一模式暫存器中被設定。 108 1378451 第096121521號專利申請案申請專利範圍替換本 1〇1· 9.14. 6.如申請專利範圍第丨項所述之記憶體裝置， 其中二維陣列資料根據一預先決定的映射規則被 分別儲存在該等記憶體單元區域中； §亥組合資訊包括指示該映射規則的第二資訊；以及 5 私不该映射規則的該第二資訊包括一組映射規則 中之個，邊組映射規則具有一大端位元組排列順序、 ' 一小端位元組排列順序以及一奇/偶數反向規則，在該 ^ 大端位7L組排列順序中’該二維陣列資料的順序與該記 憶體單元區域巾所安排的資料的料相同，在該小端位 10 &、’且排⑺丨頁序中，该二維陣列資料的順序與該記憶體單 兀區域中所安排的資制順序相反，而在該奇/偶數反 向規則中’該二料列的奇數資料及紐資料項的順序 . #該記憶體單元區域中所安排的奇數資料及偶數資料 項順序相反。 15 7.如申明專利範圍第“員所述之記憶體裳置，其中 W “⑨體單元陣列具有複數個記憶體組，每-記憶 體組具有該等頁面區域； 每頁面區域由用於選擇記憶體組之一記憶體組 位址及㈣位址選擇’而每—記憶體單元區域由該記憶 20 體組位址及該行位址選擇. 主動叩令以及—讀取或寫人命令被提供作為一 操作碼，該第-操作碼對應於該讀取或寫入命令； 用於選擇-記憶體組的該記憶體組位址及該列位 址與該主動命令—缝提供，依_絲命令，該記憶 109 1378451 第096121521號專利申請案申請專利範圍替換本 101. 9. 14. 體組位址及該列位址所選擇的該頁面區域執行主動操 作；以及 該第一資料和該第二資料係響應於該記憶體組位 址、該行位址及與該讀取或寫入命令一起被提供之該組 5 合資訊被指派給該等多個輸入/輸出終端。 8. 如申請專利範圍第1項所述之記憶體裝置，其中 該記憶體單元陣列被分成複數個記憶體組，且每一 記憶體組中的該記憶體單元陣列具有該等頁面區域； 每一頁面區域由用於選擇一記憶體組之一記憶體 10 組位址及該列位址選擇，而每一記憶體單元區域由該記 憶體組位址及該行位址選擇； 該記憶體組包括該記憶體單元陣列、一行解碼器、 一列解碼器及該輸入/輸出單元；以及 該輸入/輸出單元包括一資料閂鎖電路，用於閂鎖 15 被儲存於該記憶體單元陣列的資料，及一資料匯流排開 關電路，用於根據該組合資訊選擇該資料閂鎖電路中的 資料。 9. 如申請專利範圍第8項所述之記憶體裝置，其中 該行解碼器依據一讀取或寫入命令，按順序產生一 20 被提供的行位址的一第一解碼信號及與該被提供的行 位址相鄰的一行位址的一第二解碼信號，對應於該第一 解碼信號的資料被儲存在該第一資料閂鎖電路中，而對 應於該第二解碼信號的資料被儲存在該第二資料閂鎖 電路中； 110 1378451 第096121521號專利申請案申請專利範圍替換本 101.9.14 在該讀取命令之情況下，由該資料匯流排開關電路 所選擇的該第一及第二資料閂鎖電路中的資料項被輸 出到該等輸入/輸出終端；以及 在該寫入命令之情況下，被輸入到該等輸入/輸出 5 終端的資料被儲存在由該資料匯流排開關電路所選擇 的該第一及第二資料閂鎖電路中。 10_如申請專利範圍第8項所述之記憶體裝置，其中 該行解碼器依據該讀取或寫入命令，同時產生—被 提供的行位址的一第一解碼信號及與該被提供的行位 10 址相鄰的一行位址的一第二解碼信號，對應於該第一解 碼信號的資料被儲存在該第一資料閂鎖電路中，而對應 於該第二解碼信號的資料被儲存在該第二資料閃鎖電 路中； 在該讀取命令之情況下，由該資料匯流排開關電路 15 所選擇的該第一及第二資料閂鎖電路中的資料被輸出 到該等輸入/輸出終端；以及 在該寫入命令之情況下，被輸入到該等輸入/輸出 終端的h料被儲存在由該資料匯流排開關電路所選擇 的該第一及第二資料閂鎖電路中。 20 11.如申請專利範圍第10項所述之記憶體裝置，其中 除了該第一及第二解碼信號以外，該行解碼器還同 時產生更相鄰的行位址之第三及第四解碼信號，及對庫 於該第三及第四解碼信號的資料項被儲存在第三及第 四資料閂鎖電路中； 111 1378451 第096121521號專利申請案申請專利範圍替換本 101.9. 14. 在該讀取命令之情況下，由該資料匯流排開關電路 所選擇的該第一、第二、第三及第四資料閂鎖電路中的 資料被輸出到該等輸入/輸出終端；以及 在該寫入命令之情況下，被輸入到該等輸入/輸出 5 終端的資料被儲存在由該資料匯流排開關電路所選擇 的該第一及第二資料閂鎖電路中。 - 12.如申請專利範圍第8項所述之記憶體裝置，其中 該記憶體單元陣列被分成複數個區域，每一區域具 有由一偶數行位址存取的一偶數區域，及由一奇數行位 10 址存取的一奇數區域；以及 該資料匯流排開關電路具有一組開關，該組開關將 該等區域中之每一個中的該偶數區域或者該奇數區域 • 連接到一組輸入/輸出終端，該組開關依據該被提供的 行位址及該組合資訊而被控制為導通或不導通的。 15 13.如申請專利範圍第8項所述之記憶體裝置，其中 ^ 該記憶體單元陣列被分成複數個區域，每一區域具 有由一偶數行位址存取的一偶數區域，及由一奇數行位 址存取的一奇數區域；以及 該資料匯流排開關電路具有一組開關，該組開關將 20 該等區域中之每一個中的該偶數區域或者該奇數區域 連接到該組輸入/輸出終端中之任何一個，該組開關依 據該被提供的行位址及該組合資訊而被控制為導通或 不導通的。 14.如申請專利範圍第13項所述之記憶體裝置，其中 112 1378451 第096121521號專利申請案申請專利範圍替換本 1〇ΐ· 9.14. 二維陣列資料項根據一預先決定的映射規則被分 別儲存在該等記憶體單元區域中；以及 根據该組合資訊是否是在一上行模式或一下行模 式中，6亥 > 料匯流排開關電路結合上行模式或下行模式 5 將該等區域中的資料項連接到該組輸入/輸出終端。 15. 如申請專利範圍第1項所述之記憶體裝置，其中 ' 該記憶體單元陣列被分成複數個記憶體組，且每一 ^ 記憶體組中的該記憶體單元陣列具有頁面區域； 每一頁面區域由用來選擇一記憶體組之一記憶體 10 組位址及該列位址選擇，而每一記憶體單元區域由該記 憶體組位址及該行位址選擇； 該記憶體組被分成複數個區域，每一區域具有該記 • 憶體單元陣列、行解碼器及輸入/輸出單元；以及 該等區域中之每一個中的行解碼器根據要被提供 15 的該行位址及組合資訊來輸出行位址的一解碼信號，及 ^ 該記憶體單元陣列輸入/輸出對應於該解碼信號的資 料。 16. 如申請專利範圍第15項所述之記憶體裝置，進一步包含 —行位址控制電路，該電路根據要被提供的該行位址及 20 , Α 組合資訊來控制被提供給該等區域中之每一個中的行 解碼器的該行位址。 Π.如申請專利範圍第15項所述之記憶體裝置，其中該輸入 /輪出單元具有一組開關，該組開關將該等區域連接到 *亥組輪入/輸出終端’根據要被提供的該組合資訊是否 113 1378451 第096121521號專利申請案申請專利範圍替換本 101. 9. 14. 是在該上行模式或一下行模式中，該組開關結合上行模 式或下行模式將該等區域中的資料項連接到該組輸入/ 輸出終端。 18.如申請專利範圍第15項所述之記憶體裝置’其中 5 二維陣列資料項根據一預先決定的映射規則被儲 存在該等記憶體單元區域中； 除了要被提供的該行位址及組合資訊以外，該二維 陣列資料的一被存取的矩形區域之寬度資訊及矩形大 小也被提供；以及 該記憶體裝置進一步包含一行控制器，該行控制器 依據一個單一的讀取或寫入命令，根據該被提供的行位 址、組合資訊以及該矩形區域的寬度資訊及矩形大小資 訊’按順序將對應於該矩形區域的一組行位址的組合提 供給該等區域中之每一個的行解碼器。 15 19. 一種記憶體系統，包含： 申請專利範圍第1項之記憶體裝置；以及 一記憶體控制器，其提供該第一操作碼、該列位址 與該行位址、以及該組合資訊，並存取該記憶體裴置之 該等第一及第二記憶體單元區域。 2〇 20·如申請專利範圍第19項所述之記憶體系統，其中 在該記憶體裝置中，該記憶體單元陣列具有複數個 5己憶體組’每一記憶體組具有該等頁面區域， 每一頁面區域由用來選擇一記憶體組之一記憶體 組位址及該列位址選擇，而每一記憶體單元區域由該記 114 1378451 第096121521號專利申請案申請專利範圍替換本 101.9. 14. 憶體組位址及該行位址選擇； 一主動命令以及一讀取或寫入命令被提供作為一 操作碼，該第一操作碼對應於該讀取或寫入命令； 用於選擇該記憶體組的記憶體組位址及該列位址 5 與該主動命令一起被提供，依據該主動命令，該記憶體 組位址及該列位址所選擇的該頁面區域執行主動命令； - 該第一資料與該第二資料係響應於該記憶體組位 址、該行位址、以及與該讀取或寫入命令一供應的組合 資訊被指派給該等多個輸入/輸出終端；以及 10 該記憶體控制器將用於選擇該記憶體組的該記憶 體組位址及該列位址連同該主動命令一起提供給該記 - 憶體裝置，並提供該記憶體組位址、行位址及組合資訊 • 連同該讀取或寫入命令給該記憶體裝置。 21.如申請專利範圍第19項所述之記憶體系統，其中 15 二維陣列資料項根據一預先決定的映射規則被儲 存在該等記憶體單元區域中；以及 該記憶體控制器根據指定該二維陣列資料中一預 先決定的矩形區域的資訊來計算該位址以及位元組或 位元的該組合資訊。 20 22.—種記憶體控制器，用於控制申請專利範圍第1項中所 描述之該記憶體裝置，其中該第一操作碼、該列位址與 該行位址、以及該組合資訊被提供給該記憶體裝置，以 及該記憶體裝置之第一及第二記憶體單元區域中的資 料被存取。 115 1378451 第096121521號專利申請案申請專利範圍替換本101 9 R 23. 如申請專利範圍第22項所述之記憶體控制器，其中 二維陣列資料根據一預先決定的映射規則被儲存 在該等記憶體單元區域中；以及 該位址以及該組合資訊根據指定該二維陣列資料 5 中一預先決定的矩形區域的該資訊來被計算。 24. —種半導體積體電路，其中電路被整合在一半導體基板 上，該半導體積體電路裝置包含： 一記憶體陣列’其中具有複數個被連接到字線及位 元線的單元的記憶體單元區域被安排成一矩陣形式，每 ίο δ己憶體早元區域被相聯與一單一行位址；以及 一輸入/輪出單元響應於一讀取命令，根據一第_ 行位址自與該第一行位址相聯之一第一記憶體單元區 域以及自與一第二行位址相聯之一第二記憶體單元區 域中讀取複數個資料項，其中該輸入/輸出單元根據指 15 出用於讀取該第一記憶體單元區域之一開始位置的第 一組合資訊以及用於讀取該第一記憶體單元區域和該 第二記憶體單元區域之一方法的第二組合資訊，來讀取 對應於該第一行位址之該等第一資料項之一部份以及 對應於該第二行位址之該等第二資料項之一部份。 20 25.如申請專利範圍第24項所述之半導體積體電路，其中該 第一組合資訊和該第二組合資訊被儲存在被提供在該 半導體基板中的一暫存器中。 26.如申請專利範圍第25項所述之半導體積體電路，其中兮 第一組合資訊和該第二組合資訊響應於從外部被輸入 116 1378451 第096121521號專利申請案申請專利範圍替換本 l〇i g 14 的一模式暫存器設定命令而被儲存在該暫存器中。 27.如申請專利範圍第24項所述之半導體積體電路，其中該 第-複數個資料項包含第一、第二、第三及第四資料 項，該第二複數個資料項包含第五、第六、第七及第八 5 貧料項，以及當該第—組合資訊和該第二組合資訊指向 該第一資訊時，要被讀取的該等資料項由該第二、第 ' 三、第四及第五資料項組成’而當該第-組合資訊和該 W 第二組合資訊指向該第二資訊時，要被讀取的該等資料 項由該第三、第四 '第五及第六資料項組成。 10 28.如申請專利範圍第27項所述之半導體積體電路，其中當 該第一組合資訊和該第二組合資訊指向第三資訊時，要 被瀆取的該等資料項由該第四、第五、第六及第七資料 • 項組成。 29·如申請專利範圍第24項所述之半導體積體電路，其中 母6己憶體單元區域包括該等位元群組， ^ 該讀取電路包含： 用於根據該第一組合資訊，選擇來自該位址信號所 選擇的一記憶體單元區域中的該等位元群組的一位元 群組之一電路；以及 2〇 用於根據該第二組合資訊，選擇另一記憶體單元區 域的一位7L群組以與該被選擇的位元群組平行地輸出 到該等輸出終端之一電路。 30.如申請專利範圍第29項所述之半導體積體電路，進一步 包含一暫存器，其中 117 1378451 第096121521號專利申請案申請專利範圍替換本 1〇1 9 14 該第二組合資訊依據一模式暫存器設定命令被儲 存到該暫存器中。 31. —種影像處理系統，包含一半導體記憶體控制器裝置及 用於儲存顯示影像資料的一半導體記憶體裝置，其中 5 该半導體記憶體裝置具有複數個記憶體組，每一記 憶體組具有複數個字線，彼此不同的記憶體組位址被分 • 別分配給該等記憶體組，彼此不同的列位址在每一記憶 w 體組中被分別分配給該等字線，以及頁面區域由該記憶 體組位址及該列位址指定且該等頁面區域具有複數個 10 被分別分配到彼此不同的行位址的記憶體單元區域， 該半導體記憶體控制器執行控制以便根據一預先 決定的記憶體映射，在該半導體記憶體裝置内的該等頁 • 面區域中儲存該顯示影像資料，不同的記憶體組位址被 分配給在該記憶體映射中彼此垂直與水平相鄰的頁面 15 區域，以及 W 該半導體記憶體裝置根據指出用來讀取一第一記 憶體單元區域之一起始位置的一第一組合資訊以及指 出用來讀取該第一記憶體單元區域和一第二記憶體單 元£域之第一組合^ sfl，來讀取储存在配置於一第一行 20 位址之該第一記憶體單元區域中之一部分第一資料以 及儲存在配置於一第二行位址之該第二記憶體單元區 域中之一部分第二資料。 32. 如申請專利範圍第31項所述之影像處理系統，其中自該 半導體§己憶體控制器裝置中被輸出的該第一組合資訊 118 1378451 第096121521號專利申請案申請專利範圍替換本 ι〇1. 9.14. 和該第二組合資訊被儲存在該半導體記憶體裝置内的 一暫存器中。 5 33. 如申請專利範圍第32項所述之影像處理系統，其中該半 導體記憶體控制器裝置輸出該第一組合資訊和該第二 組合資訊及一模式暫存器設定命令，以及該半導體記憶 體裝置根據該模式暫存器設定命令將該第一組合資訊 和該第二組合資訊儲存到該暫存器中。 ίο 15 34. 如申請專利範圍第33項所述之影像處理系統’其中該第 一 §己憶體單元區域包含第一、第二、第三及第四資料 項，s亥第一 §己憶體单元區域包含第五、第六、第七及第 八資料項，以及當該第一組合資訊和該第二組合資訊指 向該第一資訊時，該半導體記憶體裝置將該第二、第 二、第四及第五資料項輸出到該半導體記憶體控制器裝 置，而當該第一組合資訊和該第二組合資訊指向該第二 資訊時，該半導體記憶體裝置將該第三、第四、第五及 第六資料項輸出到該半導體記憶體控制器裝置。 20 35. 如申請專利範圍第33項所述之影像處理系統，其中當該 第—組合資訊和該第二組合資訊指向第三資訊時，該半 導體§己憶體裝置將該第四、第五、第六及第七資料項輸 出到該半導體控制器裝置。 36. —種半導體記憶體控制器，控制如申請專利範圍第24項 所述之半導體積體電路，包含： 一命令/位址產生單元，產生一讀取命令、記憶體 組位址、列位址及行位址以便存取該半導體記憶體裝 119 1378451 第096121521號專利申請案申請專利範圍替換本 101. 9. 14. 置；以及 一開始位元組產生單元，產生一開始位元組信號， 其中 該半導體記憶體裝置中的一頁面區域由該記憶體 5 組位址及該列位址指定，該頁面區域中的一記憶體單元 區域由該行位址指定，以及一資料群組藉由該開始位元 . 組信號而自該記憶體單元區域中所含有的複數個資料 群組中被選擇。 37.—種半導體積體電路裝置，其中電路被整合在一半導體 10 基板上，該半導體積體電路裝置包含： 一影像處理控制器，用於解碼已編碼的影像資料； • 一記憶體控制器，用於控制一影像記憶體；以及 • 一設定暫存器，用以設定指示該影像記憶體所具有 的一功能的功能資訊，其中 15 該影像處理控制器將關於一矩形影像中一原點的 Λ 一座標的資訊以及關於該矩形影像之長度與寬度的大 小資訊輸出到該記憶體控制器，以及 該記憶體控制器產生用於存取該影像記憶體的命 令、位址及一開始位元組信號，根據關於該原點座標的 20 資訊、關於該長度與寬度的大小資訊以及在該設定暫存 器中被設定的設定資訊，該開始位元組信號指示由該位 址選擇的該影像記憶體中一記憶體單元區域的開始位 置， 其中該等位址包括一記憶體組位址、一行位址、以 120 1378451 第096121521號專利申請案申請專利範圍替換本 而9 14 5 及-列位址，在該影像記髓巾之―頁面減係被該記 憶體組位址和該列位址所指定，該頁面區域中之一單位 記憶體區域係被該行位址所指定，而_f料群組係從包 含在根據該起始位元組信號而被一第一行位址指定的 一第一單元記憶體區域之多個資料群組中選擇出，而其 他貝料群組係從包含在根據指出在該影像資料與該影 像記憶體之-位址邏輯空間之間的一關係的記憶體映 10 射資訊而被一第二行位址指定的一第二單元記憶體區 域的多個資料群組中選出。 38. 如申請專利範圍第37項所述之半導體積體電路裝置，其 中指示該影像資料與該影像記憶體之一位址邏輯空間 之間的一關係的該記憶體映射資訊在該設定暫存器中 被進一步設定。 15 w 39. —種半導體積體電路，其中電路被整合在一單—的半導 體基板上，該半導體積體電路包含： 一 S己憶體陣列，其中被連接到字線與位元線的記恒 體單元及儲存資料被安排為一矩陣形式，且該記憶體陣 列被分成多個位元群組，每一該等位元群組具有個記 憶體胞元’每一記憶體胞元儲存Nb個位元； 20 一控制器，其根據包括一列位址信號與一行位址信 號之一位址信號來選擇多個位元群組，並進—步根據指 出該選定多個位元群組中之一起始位置的一第—組人 貨訊來在選定的多個位元群組中選擇一個位元群組作 為—起點；以及 121 1378451 第096121521號專利申請案申請專利範圍替換本 101. 9. 14. NbxN個輸出終端， 其中該控制器根據一第二組合資訊而從NbxN個輸 出終端平行輸出，儲存在包含在N個位元群組之該等記 憶體胞元之資料項包括在該起始點的該位元群組。 5 40.如申請專利範圍第39項所述之半導體積體電路，其中 該記憶體陣列具有由一第一位址信號選擇的一第 一記憶體單元區域及由一第二位址信號選擇的一第二 記憶體單元區域， 該第一記憶體單元區域及該第二記憶體單元區域 10 每一個都具有該N個位元群組，以及 自該等輸出終端被輸出的該NbxN個資料具有自該 第一記憶體單元區域被輸出的資料及自該第二記憶體 單元區域被輸出的資料。 41. 如申請專利範圍第40項所述乏半導體積體電路，其中該 15 第一位址信號與該第二位址信號分別對應於一第一行 位址信號與一第二行位址信號。 42. 如申請專利範圍第39項所述之半導體積體電路，其中該 第二組合資訊包括與被與在該起始點之該位元群組同 步存取的連續位元數目有關之資訊。 122
TW096121521A 2006-12-22 2007-06-14 Memory device, memory controller and memory system TWI378451B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006345415A JP5018074B2 (ja) 2006-12-22 2006-12-22 メモリ装置，メモリコントローラ及びメモリシステム

Publications (2)

Publication Number Publication Date
TW200828314A TW200828314A (en) 2008-07-01
TWI378451B true TWI378451B (en) 2012-12-01

Family

ID=39110397

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096121521A TWI378451B (en) 2006-12-22 2007-06-14 Memory device, memory controller and memory system

Country Status (7)

Country Link
US (3) US7814294B2 (zh)
EP (5) EP2009644B1 (zh)
JP (1) JP5018074B2 (zh)
KR (3) KR100864473B1 (zh)
CN (5) CN103258568B (zh)
DE (4) DE602007013379D1 (zh)
TW (1) TWI378451B (zh)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8355042B2 (en) 2008-10-16 2013-01-15 Spatial Cam Llc Controller in a camera for creating a panoramic image
US20100097444A1 (en) * 2008-10-16 2010-04-22 Peter Lablans Camera System for Creating an Image From a Plurality of Images
CN102292774B (zh) 2008-06-30 2014-07-02 富士通半导体股份有限公司 存储器装置以及控制该存储器装置的存储器控制器
JP5390310B2 (ja) * 2009-09-08 2014-01-15 ルネサスエレクトロニクス株式会社 半導体集積回路
WO2011048522A2 (en) * 2009-10-21 2011-04-28 Zikbit Ltd. Neighborhood operations for parallel processing
TWI421871B (zh) * 2009-11-27 2014-01-01 Macronix Int Co Ltd 定址一記憶積體電路之方法與裝置
US8643776B2 (en) * 2009-11-30 2014-02-04 Mediatek Inc. Video processing method capable of performing predetermined data processing operation upon output of frame rate conversion with reduced storage device bandwidth usage and related video processing apparatus thereof
CN102110462B (zh) * 2009-12-25 2015-09-30 旺宏电子股份有限公司 寻址一存储集成电路的方法与装置
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101994405B1 (ko) 2010-06-11 2019-06-28 가부시키가이샤 리코 정보 저장 장치가 탈착 장치로부터 이탈하는 것을 방지하는 장치 및 방법
JP5636888B2 (ja) * 2010-11-09 2014-12-10 ソニー株式会社 情報処理装置、プログラムおよびコマンド生成方法
JP2012151576A (ja) 2011-01-18 2012-08-09 Hitachi Ltd 画像符号化方法、画像符号化装置、画像復号方法及び画像復号装置
US8683113B2 (en) * 2011-02-04 2014-03-25 Western Digital Technologies, Inc. Concurrently searching multiple devices of a non-volatile semiconductor memory
JP5614490B2 (ja) * 2011-03-10 2014-10-29 Ｎｔｔエレクトロニクス株式会社 メモリアクセス装置
CN102842336B (zh) * 2011-06-20 2015-03-18 华邦电子股份有限公司 半导体存储器装置及其读取方法
US9001138B2 (en) * 2011-08-29 2015-04-07 Intel Corporation 2-D gather instruction and a 2-D cache
KR101878902B1 (ko) * 2011-10-04 2018-07-17 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 구동 방법
US9240240B2 (en) * 2011-11-29 2016-01-19 Micron Technology, Inc. Apparatus having indications of memory cell density and methods of their determination and use
US8868854B2 (en) * 2011-12-15 2014-10-21 Lsi Corporation Systems and methods for handling out of order reporting in a storage device
US8873329B1 (en) 2012-01-17 2014-10-28 Rambus Inc. Patterned memory page activation
JP5853843B2 (ja) * 2012-04-25 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、および、それらにおける処理方法
KR101975029B1 (ko) * 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
US20130339649A1 (en) * 2012-06-15 2013-12-19 Intel Corporation Single instruction multiple data (simd) reconfigurable vector register file and permutation unit
CN103678155B (zh) * 2012-09-19 2016-12-21 华为技术有限公司 内存地址映射处理方法及多核处理器
KR102003894B1 (ko) * 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
US9111624B2 (en) * 2013-03-22 2015-08-18 Katsuyuki Fujita Semiconductor memory device
KR20140139849A (ko) * 2013-05-28 2014-12-08 에스케이하이닉스 주식회사 메모리 및 이를 포함 하는 메모리 시스템
KR20150018163A (ko) * 2013-08-09 2015-02-23 에스케이하이닉스 주식회사 시스템 장치
DE102013016114B3 (de) 2013-09-26 2015-02-05 Infineon Technologies Ag Bussystem und Verfahren für geschützte Speicherzugriffe
CN104517650B (zh) * 2013-10-04 2020-02-07 马克西姆综合产品公司 使用唯一标识元件的安全存储器
CN105512047B (zh) * 2014-09-26 2018-08-28 上海东软载波微电子有限公司 Flash闪存的写操作、擦除操作方法及装置
WO2016126474A1 (en) * 2015-02-06 2016-08-11 Micron Technology, Inc. Apparatuses and methods for parallel writing to multiple memory device locations
US10025747B2 (en) * 2015-05-07 2018-07-17 Samsung Electronics Co., Ltd. I/O channel scrambling/ECC disassociated communication protocol
CN104951406B (zh) * 2015-06-12 2018-05-04 上海华为技术有限公司 一种分页式地址空间管理方法以及控制器
KR102372888B1 (ko) 2015-06-15 2022-03-10 삼성전자주식회사 저장 장치의 온도별 데이터 관리 방법
CN105183545A (zh) * 2015-07-23 2015-12-23 柳州易旺科技有限公司 一种大数据信息压缩方法
US9601193B1 (en) * 2015-09-14 2017-03-21 Intel Corporation Cross point memory control
US9613685B1 (en) * 2015-11-13 2017-04-04 Texas Instruments Incorporated Burst mode read controllable SRAM
CN105528305B (zh) * 2015-12-04 2018-04-13 北京理工大学 一种基于ddr2 sdram的短周期存储方法
US20170177351A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Instructions and Logic for Even and Odd Vector Get Operations
KR102399475B1 (ko) * 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US10133493B2 (en) * 2016-03-01 2018-11-20 Marvell World Trade Ltd. DRAM controller with adaptive precharge policy
US20170255387A1 (en) * 2016-03-04 2017-09-07 Intel Corporation Techniques to Cause a Content Pattern to be Stored to Memory Cells of a Memory Device
US10403333B2 (en) * 2016-07-15 2019-09-03 Advanced Micro Devices, Inc. Memory controller with flexible address decoding
WO2018027535A1 (zh) * 2016-08-09 2018-02-15 华为技术有限公司 访问存储设备的方法和存储设备
KR102682253B1 (ko) * 2016-11-29 2024-07-08 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
DE102016225308A1 (de) * 2016-12-16 2018-06-21 Robert Bosch Gmbh Verfahren und Vorrichtung zum Kalibrieren eines Steuergerätes
CN107291628B (zh) * 2017-07-04 2020-09-01 北京京东尚科信息技术有限公司 访问数据存储设备的方法和装置
CN109308928B (zh) * 2017-07-28 2020-10-27 华邦电子股份有限公司 存储器装置的行解码器
CN108052483B (zh) * 2017-12-29 2021-10-22 南京地平线机器人技术有限公司 用于数据统计的电路单元、电路模块和装置
CN110289029B (zh) * 2018-03-19 2021-06-15 旺宏电子股份有限公司 存储器装置及其操作方法
US10691347B2 (en) * 2018-06-07 2020-06-23 Micron Technology, Inc. Extended line width memory-side cache systems and methods
CN109147851B (zh) * 2018-08-31 2020-12-25 上海华力微电子有限公司 一种锁存电路
KR102671077B1 (ko) * 2018-11-15 2024-06-03 에스케이하이닉스 주식회사 반도체장치
KR102720239B1 (ko) * 2018-11-19 2024-10-21 에스케이하이닉스 주식회사 반도체장치
WO2020117700A1 (en) 2018-12-03 2020-06-11 Rambus Inc. Dram interface mode with improved channel integrity and efficiency at high signaling rates
CN110008162B (zh) * 2019-03-26 2022-05-17 西安微电子技术研究所 一种缓冲接口电路及基于该电路传输数据的方法和应用
KR102816391B1 (ko) * 2019-12-20 2025-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 컨트롤러
US11423953B2 (en) * 2020-05-28 2022-08-23 Micron Technology, Inc. Command triggered power gating for a memory device
CN112835842B (zh) * 2021-03-05 2024-04-30 深圳市汇顶科技股份有限公司 端序处理方法、电路、芯片以及电子终端
CN114741331B (zh) * 2022-04-01 2025-11-04 深圳云豹智能股份有限公司 一种数据缓存装置、系统及数据处理方法
CN117133332A (zh) * 2022-05-19 2023-11-28 长鑫存储技术有限公司 地址映射关系的确定方法、装置及存储介质
US11983108B2 (en) 2022-05-19 2024-05-14 Changxin Memory Technologies, Inc. Method and apparatus for determining address mapping relationship, and storage medium
CN115857806B (zh) * 2022-11-30 2023-10-20 深圳市亿诚伟业电子有限公司 一种多功能存储器的集成电路系统及其控制方法
CN117193669B (zh) * 2023-11-06 2024-02-06 格创通信(浙江)有限公司 一种报文描述符离散存储方法、装置、设备及存储介质

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1041882B (it) * 1975-08-20 1980-01-10 Honeywell Inf Systems Memoria dinamica a semiconduttori e relativo sistema di recarica
JPH0612608B2 (ja) * 1987-02-17 1994-02-16 株式会社東芝 半導体記憶装置
JP3232046B2 (ja) 1988-12-22 2001-11-26 リチャード・チャールズ・フォス ダイナミック型半導体記憶装置
JP2860403B2 (ja) * 1988-12-22 1999-02-24 リチャード・チャールズ・フォス ダイナミック型半導体記憶装置
JPH03122890A (ja) * 1989-03-20 1991-05-24 Hitachi Ltd 半導体記憶装置及びそのレイアウト方式
JPH0814985B2 (ja) 1989-06-06 1996-02-14 富士通株式会社 半導体記憶装置
EP0700050A3 (en) 1994-08-17 1997-07-23 Oak Technology Inc Multi-page storage
KR100197585B1 (ko) * 1995-01-16 1999-06-15 윤종용 영상(image)/오디오정보(information)를 반도체메모리에 기록/재생하기 위한 장치
JPH08221975A (ja) * 1995-02-17 1996-08-30 Toshiba Corp 半導体メモリ回路
US5606532A (en) * 1995-03-17 1997-02-25 Atmel Corporation EEPROM array with flash-like core
US5687132A (en) * 1995-10-26 1997-11-11 Cirrus Logic, Inc. Multiple-bank memory architecture and systems and methods using the same
US5799209A (en) * 1995-12-29 1998-08-25 Chatter; Mukesh Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration
TW318933B (en) * 1996-03-08 1997-11-01 Hitachi Ltd Semiconductor IC device having a memory and a logic circuit implemented with a single chip
US5835965A (en) 1996-04-24 1998-11-10 Cirrus Logic, Inc. Memory system with multiplexed input-output port and memory mapping capability
JP3732593B2 (ja) * 1996-09-30 2006-01-05 株式会社東芝 画像処理装置
JP3247639B2 (ja) * 1997-08-07 2002-01-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体メモリ、半導体メモリのデータ読み出し方法及び書き込み方法
KR100263636B1 (ko) * 1997-08-30 2000-09-01 윤종용 고속다이나믹램제어장치및방법
JPH11154391A (ja) 1997-11-21 1999-06-08 Sanyo Electric Co Ltd 記憶装置
US6339434B1 (en) * 1997-11-24 2002-01-15 Pixelworks Image scaling circuit for fixed pixed resolution display
JPH11167518A (ja) 1997-12-05 1999-06-22 Toshiba Corp 動画復号化装置におけるメモリの使用方法
JP2000066950A (ja) * 1998-08-25 2000-03-03 Toshiba Corp 半導体記憶装置
JP4083944B2 (ja) 1999-12-13 2008-04-30 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP2001266579A (ja) 2000-01-12 2001-09-28 Hitachi Ltd 不揮発性半導体記憶装置および半導体ディスク装置
JP4535563B2 (ja) * 2000-04-28 2010-09-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP3761389B2 (ja) 2000-05-31 2006-03-29 エルピーダメモリ株式会社 半導体記憶装置
JP4190140B2 (ja) 2000-09-04 2008-12-03 富士通マイクロエレクトロニクス株式会社 同期式半導体記憶装置、及びその入力情報のラッチ制御方法
JP3931577B2 (ja) * 2000-11-22 2007-06-20 セイコーエプソン株式会社 メモリの使用方法、及び演算処理装置
JP3827540B2 (ja) 2001-06-28 2006-09-27 シャープ株式会社 不揮発性半導体記憶装置および情報機器
US6683816B2 (en) * 2001-10-05 2004-01-27 Hewlett-Packard Development Company, L.P. Access control system for multi-banked DRAM memory
GB2382676B (en) * 2001-10-31 2005-09-07 Alphamosaic Ltd Data access in a processor
JP3597501B2 (ja) * 2001-11-20 2004-12-08 松下電器産業株式会社 半導体集積回路
JP4111789B2 (ja) * 2002-09-13 2008-07-02 富士通株式会社 半導体記憶装置の制御方法及び半導体記憶装置
KR100510496B1 (ko) * 2002-11-19 2005-08-26 삼성전자주식회사 페이지 길이를 변환할 수 있는 구조를 가지는 반도체메모리 장치 및 상기 반도체 메모리 장치의 페이지 길이변환방법
US6999368B2 (en) * 2003-05-27 2006-02-14 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device and semiconductor integrated circuit device
JP4405292B2 (ja) * 2004-03-22 2010-01-27 パナソニック株式会社 不揮発性半導体記憶装置及びその書き込み方法
JP4615896B2 (ja) * 2004-05-25 2011-01-19 富士通セミコンダクター株式会社 半導体記憶装置および該半導体記憶装置の制御方法
US7248528B2 (en) * 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
KR100726101B1 (ko) * 2005-04-29 2007-06-12 (주)씨앤에스 테크놀로지 메모리 제어 시스템
JP2006345415A (ja) 2005-06-10 2006-12-21 Alegria Kk 電話交換システム、電話交換方法、電話交換プログラム及び記録媒体
US7668040B2 (en) * 2006-12-22 2010-02-23 Fujitsu Microelectronics Limited Memory device, memory controller and memory system

Also Published As

Publication number Publication date
CN101206912A (zh) 2008-06-25
CN101901627B (zh) 2015-05-06
US20080181027A1 (en) 2008-07-31
EP1990804A1 (en) 2008-11-12
US20090027988A1 (en) 2009-01-29
DE602007009200D1 (de) 2010-10-28
EP1993100B1 (en) 2011-05-11
JP2008159131A (ja) 2008-07-10
EP1993100A2 (en) 2008-11-19
EP1936631B1 (en) 2010-09-08
US7814294B2 (en) 2010-10-12
KR20080059027A (ko) 2008-06-26
KR100864473B1 (ko) 2008-10-20
KR20080059028A (ko) 2008-06-26
US8015389B2 (en) 2011-09-06
KR100859183B1 (ko) 2008-09-22
US20080151677A1 (en) 2008-06-26
CN103258568B (zh) 2016-09-21
EP1993099B1 (en) 2010-09-15
CN101206916B (zh) 2010-10-13
CN101206908A (zh) 2008-06-25
EP1993100A3 (en) 2008-12-24
JP5018074B2 (ja) 2012-09-05
TW200828314A (en) 2008-07-01
KR100864474B1 (ko) 2008-10-20
DE602007009197D1 (de) 2010-10-28
KR20080059003A (ko) 2008-06-26
EP1993099A2 (en) 2008-11-19
EP2009644B1 (en) 2011-03-23
EP1936631A1 (en) 2008-06-25
CN101901627A (zh) 2010-12-01
EP1990804B1 (en) 2010-09-15
DE602007013379D1 (de) 2011-05-05
DE602007009031D1 (de) 2010-10-21
EP2009644A1 (en) 2008-12-31
CN101206908B (zh) 2011-08-03
CN103258568A (zh) 2013-08-21
CN101206916A (zh) 2008-06-25
EP1993099A3 (en) 2008-12-24
CN101206912B (zh) 2010-06-09
US7774577B2 (en) 2010-08-10

Similar Documents

Publication Publication Date Title
TWI378451B (en) Memory device, memory controller and memory system
TWI336084B (en) Memory device, memory controller and memory system
TWI381378B (zh) 記憶體裝置、記憶體控制器及記憶體系統（三）
JP5070378B2 (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP5029027B2 (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP5070375B2 (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP5145848B2 (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP5459363B2 (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP2012198947A (ja) メモリ装置，メモリコントローラ及びメモリシステム
JP2012230712A (ja) メモリ装置，メモリコントローラ及びメモリシステム

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees