[go: up one dir, main page]

KR102816391B1 - 메모리 시스템 및 메모리 컨트롤러 - Google Patents

메모리 시스템 및 메모리 컨트롤러 Download PDF

Info

Publication number
KR102816391B1
KR102816391B1 KR1020190171464A KR20190171464A KR102816391B1 KR 102816391 B1 KR102816391 B1 KR 102816391B1 KR 1020190171464 A KR1020190171464 A KR 1020190171464A KR 20190171464 A KR20190171464 A KR 20190171464A KR 102816391 B1 KR102816391 B1 KR 102816391B1
Authority
KR
South Korea
Prior art keywords
data input
memory
data
output
output terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190171464A
Other languages
English (en)
Other versions
KR20210079552A (ko
Inventor
최우식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190171464A priority Critical patent/KR102816391B1/ko
Priority to US16/884,631 priority patent/US11474740B2/en
Priority to CN202010634644.1A priority patent/CN113010093B/zh
Publication of KR20210079552A publication Critical patent/KR20210079552A/ko
Priority to US17/941,801 priority patent/US12388446B2/en
Application granted granted Critical
Publication of KR102816391B1 publication Critical patent/KR102816391B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0425—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a merged floating gate and select transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시예들은 메모리 시스템 및 메모리 컨트롤러에 관한 것으로서, 서로 다른 채널에 대응하는 서로 다른 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자를 서로 인접하게 배치함으로써, 데이터 입출력 동작 시에 발생하는 신호의 스큐 및 서로 다른 신호 간의 간섭을 방지하고, 메모리 시스템을 구현하는데 드는 비용을 절감할 수 있다.

Description

메모리 시스템 및 메모리 컨트롤러{MEMORY SYSTEM AND MEMORY CONTROLLER}
본 발명의 실시예들은 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법에 관한 것이다.
저장 장치에 해당하는 메모리 시스템은 컴퓨터와, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기와 같은 호스트(host)의 요청을 기초로 데이터를 저장하는 장치이다. 메모리 시스템은 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다.
메모리 시스템은 메모리 장치(e.g. 휘발성 메모리/비휘발성 메모리)를 제어하기 위한 메모리 컨트롤러를 더 포함할 수 있으며, 이러한 메모리 컨트롤러는 호스트로부터 커맨드(Command)를 입력 받아, 입력 받은 커맨드에 기초하여 메모리 시스템에 포함된 메모리 장치에 데이터를 리드(Read), 라이트(Write), 또는 소거(Erase) 하기 위한 동작들을 실행하거나 제어할 수 있다. 그리고 메모리 컨트롤러는 이러한 동작들을 실행하거나 제어하기 위한 논리 연산을 수행하기 위한 펌웨어를 구동할 수 있다.
한편, 메모리 시스템이 고속으로 데이터를 리드하거나 또는 라이트하는 경우, 메모리 시스템에서 데이터가 입출력되는 단자에 연결된 신호 라인을 통해 전송되는 신호에 스큐(skew)가 발생할 가능성이 있다. 또한 서로 다른 신호 라인을 통해 전송되는 신호 간의 간섭이 발생할 가능성이 있다.
본 발명의 실시예들은 데이터 입출력 동작 시에 발생하는 신호의 스큐 및 서로 다른 신호 간의 간섭을 방지할 수 있는 메모리 시스템 및 메모리 컨트롤러를 제공할 수 있다.
일 측면에서, 본 발명의 실시예들은, 복수의 메모리 다이 및 복수의 메모리 다이를 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다.
메모리 컨트롤러는 복수의 데이터 입출력 단자를 포함하는 물리 인터페이스 블록을 포함할 수 있다. 데이터 입출력 단자는 N개(N은 2 이상의 자연수)의 채널 중 어느 하나에 대한 데이터가 입출력되는 통로이다.
복수의 데이터 입출력 단자 중 제1 데이터 입출력 단자 그룹에 포함된 K개(K는 2 이상의 자연수)의 데이터 입출력 단자는 N개의 채널 중 제1 채널에 대응할 수 있다.
복수의 데이터 입출력 단자 중 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자는 N개의 채널 중 제2 채널에 대응할 수 있다.
제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자 중 하나 이상과 서로 인접하게 배치될 수 있다.
일 예로, 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자와, 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자는 서로 인접하게 배치될 수 있다.
다른 측면에서, 본 발명의 실시예들은, 복수의 메모리 다이 및 복수의 메모리 다이를 제어하는 제어 회로를 포함하는 메모리 컨트롤러를 제공할 수 있다.
제어 회로는 복수의 데이터 입출력 단자를 포함하는 물리 인터페이스 블록을 포함할 수 있다. 데이터 입출력 단자는 N개(N은 2 이상의 자연수)의 채널 중 어느 하나에 대한 데이터가 입출력되는 통로이다.
복수의 데이터 입출력 단자 중 제1 데이터 입출력 단자 그룹에 포함된 K개(K는 2 이상의 자연수)의 데이터 입출력 단자는 N개의 채널 중 제1 채널에 대응할 수 있다.
복수의 데이터 입출력 단자 중 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자는 N개의 채널 중 제2 채널에 대응할 수 있다.
제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자 중 하나 이상과 서로 인접하게 배치될 수 있다.
일 예로, 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자와, 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자는 서로 인접하게 배치될 수 있다.
본 발명의 실시예들에 의하면, 데이터 입출력 동작 시에 발생하는 신호의 스큐 및 서로 다른 신호 간의 간섭을 방지할 수 있다.
또한, 본 발명의 실시예들에 의하면, 메모리 시스템을 구현하는데 드는 비용을 절감할 수 있다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구성도이다.
도 2는 본 발명의 실시예들에 따른 메모리 장치를 개략적으로 나타낸 블록도다.
도 3은 본 발명의 실시예들에 따른 메모리 장치의 각 메모리 블록을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예들에 따른 메모리 장치의 워드 라인 및 비트 라인의 구조를 나타낸 도면이다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템의 개략적인 구조를 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템에서 채널과 데이터 입력 단자 간의 대응 관계의 일 예를 나타낸 도면이다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템에서 데이터 입력 단자가 배치되는 일 예를 나타낸 도면이다.
도 8은 도 7에서 데이터 입력 단자와 패키지 단자 사이의 신호 라인의 구성의 일 예를 나타낸 도면이다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템에서 데이터 입력 단자가 배치되는 다른 예를 나타낸 도면이다.
도 10은 도 9에서 데이터 입력 단자와 패키지 단자 사이의 신호 라인의 구성의 일 예를 나타낸 도면이다.
도 11은 도 10에서 제1 채널을 통해 데이터가 메모리 다이로 전송되는 일 예를 나타낸 도면이다.
도 12는 도 10에서 제2 채널을 통해 데이터가 메모리 다이로 전송되는 일 예를 나타낸 도면이다.
도 13은 도 10에서 제1 메모리 다이 그룹과 제2 메모리 다이 그룹의 일 예를 나타낸 도면이다.
도 14는 본 발명의 실시예들에 따른 컴퓨팅 시스템의 구성도이다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구성도이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 메모리 시스템(100)은 데이터를 저장하는 메모리 장치(110)와, 메모리 장치(110)를 제어하는 메모리 컨트롤러(120) 등을 포함할 수 있다.
메모리 장치(110)는 다수의 메모리 블록(Memory Block)을 포함하며, 메모리 컨트롤러(120)의 제어에 응답하여 동작한다. 여기서, 메모리 장치(110)의 동작은 일 예로, 읽기 동작(Read Operation), 프로그램 동작(Program Operation; "Write Operation" 이라고도 함) 및 소거 동작(Erasure Operation) 등을 포함할 수 있다.
메모리 장치(110)는 데이터를 저장하는 복수의 메모리 셀(Memory Cell; 간단히 줄여서 "셀" 이라고도 함)을 포함하는 메모리 셀 어레이(Memory Cell Array)를 포함할 수 있다. 이러한 메모리 셀 어레이는 메모리 블록 내에 존재할 수 있다.
예를 들어, 메모리 장치(110)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory), 낸드 플래시 메모리(NAND Flash Memory), 3차원 낸드 플래시 메모리(3D NAND Flash Memory), 노아 플래시 메모리(NOR Flash memory), 저항성 램(Resistive Random Access Memory: RRAM), 상변화 메모리(Phase-Change Memory: PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM), 강유전체 메모리(Ferroelectric Random Access Memory: FRAM), 또는 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM) 등으로 다양한 타입으로 구현될 수 있다.
한편, 메모리 장치(110)는 3차원 어레이 구조(three-Dimensional Array structure)로 구현될 수 있다. 본 발명의 실시예들은 전하 저장층이 전도성 부유 게이트(Floating Gate)로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 적용될 수 있다.
메모리 장치(110)는 메모리 컨트롤러(120)로부터 커맨드 및 어드레스 등을 수신하고, 메모리 셀 어레이 중 어드레스에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 대해 커맨드에 해당하는 동작을 수행할 수 있다.
예를 들면, 메모리 장치(110)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 수행할 수 있다. 이와 관련하여, 프로그램 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 데이터를 프로그램 할 것이다. 읽기 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역으로부터 데이터를 읽을 것이다. 소거 동작 시, 메모리 장치(110)는 어드레스에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 컨트롤러(120)는 메모리 장치(110)에 대한 쓰기(프로그램), 읽기, 소거 및 백그라운드(background) 동작을 제어할 수 있다. 여기서, 백그라운드 동작은 일 예로 가비지 컬렉션(GC, Garbage Collection), 웨어 레벨링(WL, Wear Leveling), 또는 배드 블록 관리(BBM, Bad Block Management) 동작 등 중 하나 이상을 포함할 수 있다.
메모리 컨트롤러(120)는 호스트(HOST)의 요청에 따라 메모리 장치(110)의 동작을 제어할 수 있다. 이와 다르게, 메모리 컨트롤러(120)는 호스트(HOST)의 요청과 무관하게 메모리 장치(110)의 동작을 제어할 수도 있다.
한편, 메모리 컨트롤러(120)와 호스트(HOST)는 서로 분리된 장치일 수도 있다. 경우에 따라서, 메모리 컨트롤러(120)와 호스트(HOST)는 하나의 장치로 통합되어 구현될 수도 있다. 아래에서는, 설명의 편의를 위하여, 메모리 컨트롤러(120)와 호스트(HOST)가 서로 분리된 장치인 것을 예로 들어 설명한다.
도 1을 참조하면, 메모리 컨트롤러(120)는 메모리 인터페이스(122) 및 제어 회로(123) 등을 포함할 수 있으며, 호스트 인터페이스(121) 등을 더 포함할 수 있다.
호스트 인터페이스(121)는 호스트(HOST)와의 통신을 위한 인터페이스를 제공한다.
제어 회로(123)는 호스트(HOST)로부터 커맨드를 수신할 때, 호스트 인터페이스(121)를 통해서 커맨드를 수신하여, 수신된 커맨드를 처리하는 동작을 수행할 수 있다.
메모리 인터페이스(122)는, 메모리 장치(110)와 연결되어 메모리 장치(110)와의 통신을 위한 인터페이스를 제공한다. 즉, 메모리 인터페이스(122)는 제어 회로(123)의 제어에 응답하여 메모리 장치(110)와 메모리 컨트롤러(120)를 인터페이스를 제공하도록 구성될 수 있다.
제어 회로(123)는 메모리 컨트롤러(120)의 전반적인 제어 동작을 수행하여 메모리 장치(110)의 동작을 제어한다. 이를 위해, 일 예로, 제어 회로(123)는 프로세서(124), 워킹 메모리(125) 등 중 하나 이상을 포함할 수 있으며, 경우에 따라서, 에러 검출 및 정정 회로(ECC Circuit, 126) 등을 더 포함할 수 있다.
프로세서(124)는 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(124)는 호스트 인터페이스(121)를 통해 호스트(HOST)와 통신하고, 메모리 인터페이스(122)를 통해 메모리 장치(110)와 통신할 수 있다.
프로세서(124)는 플래시 변환 레이어(FTL: Flash Translation Layer)의 기능을 수행할 수 있다. 프로세서(124)는 플래시 변환 계층(FTL)을 통해 호스트가 제공한 논리 블록 어드레스(LBA, logical block address)를 물리 블록 어드레스(PBA, physical block address)로 변환할 수 있다. 플래시 변환 계층(FTL)은 맵핑 테이블을 이용하여 논리 블록 어드레스(LBA)를 입력 받아, 물리 블록 어드레스(PBA)로 변환시킬 수 있다.
플래시 변환 계층의 주소 맵핑 방법에는 맵핑 단위에 따라 여러 가지가 있다. 대표적인 어드레스 맵핑 방법에는 페이지 맵핑 방법(Page mapping method), 블록 맵핑 방법(Block mapping method), 그리고 혼합 맵핑 방법(Hybrid mapping method)이 있다.
프로세서(124)는 호스트(HOST)로부터 수신된 데이터를 랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 랜더마이징 시드(seed)를 이용하여 호스트(HOST)로부터 수신된 데이터를 랜더마이즈할 것이다. 랜더마이즈된 데이터는 저장될 데이터로서 메모리 장치(110)에 제공되어 메모리 셀 어레이에 프로그램 된다.
프로세서(124)는 읽기 동작 시 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈하도록 구성된다. 예를 들면, 프로세서(124)는 디랜더마이징 시드를 이용하여 메모리 장치(110)로부터 수신된 데이터를 디랜더마이즈할 것이다. 디랜더마이즈된 데이터는 호스트(HOST)로 출력될 것이다.
프로세서(124)는 펌웨어(FirmWare)를 실행하여 메모리 컨트롤러(120)의 동작을 제어할 수 있다. 다시 말해, 프로세서(124)는, 메모리 컨트롤러(120)의 제반 동작을 제어하고, 논리 연산을 수행하기 위하여, 부팅 시 워킹 메모리(125)에 로딩 된 펌웨어를 실행(구동)할 수 있다.
펌웨어(FirmWare)는 메모리 시스템(100) 내에서 실행되는 프로그램으로서, 다양한 기능적 레이어들을 포함할 수 있다.
예를 들어, 펌웨어는, 호스트(HOST)에서 메모리 시스템(100)에 요구하는 논리 주소(Logical Address)와 메모리 장치(110)의 물리주소(Physical Address) 간의 변환 기능을 하는 플래시 변환 레이어(FTL: Flash Translation Layer)와, 호스트(HOST)에서 저장 장치인 메모리 시스템(100)에 요구하는 커맨드를 해석하여 플래시 변환 레이어(FTL)에 전달하는 역할을 하는 호스트 인터페이스 레이어(HIL: Host Interface Layer)와, 플래시 변환 레이어(FTL)에서 지시하는 커맨드를 메모리 장치(110)로 전달하는 플래시 인터페이스 레이어(FIL: Flash Interface Layer) 등 중 하나 이상을 포함할 수 있다.
이러한 펌웨어는, 일 예로, 메모리 장치(110)에 저장되어 있다가 워킹 메모리(125)에 로딩 될 수 있다.
워킹 메모리(125)는 메모리 컨트롤러(120)를 구동하기 위해 필요한 펌웨어, 프로그램 코드, 커맨드 또는 데이터들을 저장할 수 있다. 이러한 워킹 메모리(125)는, 일 예로, 휘발성 메모리로서, SRAM (Static RAM), DRAM (Dynamic RAM) 및 SDRAM(Synchronous DRAM) 등 중 하나 이상을 포함할 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드(Error Correction Code)를 이용하여 확인 대상 데이터의 에러 비트를 검출하고, 검출된 에러 비트를 정정하도록 구성될 수 있다. 여기서, 확인 대상 데이터는, 일 예로, 워킹 메모리(125)에 저장된 데이터이거나, 메모리 장치(110)로부터 읽어온 데이터 등일 수 있다.
에러 검출 및 정정 회로(126)는 에러 정정 코드로 데이터를 디코딩하도록 구현될 수 있다. 에러 검출 및 정정 회로(126)는 다양한 코드 디코더로 구현될 수 있다. 예를 들어, 비체계적 코드 디코딩을 수행하는 디코더 또는 체계적 코드 디코딩을 수행하는 디코더가 이용될 수 있다.
예를 들면, 에러 검출 및 정정 회로(126)는 읽기 데이터들 각각에 대해 섹터(Sector) 단위로 에러 비트를 검출할 수 있다. 즉, 각각의 읽기 데이터는 복수의 섹터(Sector)로 구성될 수 있다. 섹터(Sector)는 플래시 메모리의 읽기 단위인 페이지(Page)보다 더 작은 데이터 단위를 의미할 수 있다. 각각의 읽기 데이터를 구성하는 섹터들은 어드레스를 매개로 서로 대응될 수 있다.
에러 검출 및 정정 회로(126)는 비트 에러율(Bit Error Rate, BER)을 산출하고, 섹터 단위로 정정 가능 여부를 판단할 수 있다. 에러 검출 및 정정 회로(126)는 예를 들어, 비트 에러율(BER)이 기준값(reference value)보다 높은 경우 해당 섹터를 정정 불가능(Uncorrectable or Fail)으로 판단할 것이다. 반면에, 비트 에러율(BER)이 기준값보다 낮은 경우 해당 섹터를 정정 가능(Correctable or Pass)으로 판단할 것이다.
에러 검출 및 정정 회로(126)는 모든 읽기 데이터들에 대해 순차적으로 에러 검출 및 정정 동작을 수행할 수 있다. 에러 검출 및 정정 회로(126)는 읽기 데이터에 포함된 섹터가 정정 가능한 경우 다음 읽기 데이터에 대해서는 해당 섹터에 대한 에러 검출 및 정정 동작을 생략할 수 있다. 이렇게 모든 읽기 데이터들에 대한 에러 검출 및 정정 동작이 종료되면, 에러 검출 및 정정 회로(126)는 마지막까지 정정 불가능으로 판단된 섹터를 검출할 수 있다. 정정 불가능한 것으로 판단된 섹터는 하나 또는 그 이상일 수 있다. 에러 검출 및 정정 회로(126)는 정정 불가능으로 판단된 섹터에 대한 정보(ex. 어드레스 정보)를 프로세서(124)로 전달할 수 있다.
버스(127)는 메모리 컨트롤러(120)의 구성 요소들(121, 122, 124, 125, 126) 사이의 채널(Channel)을 제공하도록 구성될 수 있다. 이러한 버스(127)는, 일 예로, 각종 제어 신호, 커맨드 등을 전달하기 위한 제어 버스와, 각종 데이터를 전달하기 위한 데이터 버스 등을 포함할 수 있다.
메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126)은 예시일 뿐이다. 메모리 컨트롤러(120)의 전술한 구성 요소들(121, 122, 124, 125, 126) 중 일부의 구성 요소는 삭제되거나, 메모리 컨트롤러(120)의 전술한 구성 요소들 (121, 122, 124, 125, 126) 중 몇몇 구성 요소들이 하나로 통합될 수 있다. 경우에 따라, 메모리 컨트롤러(120)의 전술한 구성 요소들 이외에 하나 이상의 다른 구성 요소가 추가될 수도 있다.
아래에서는, 도 2를 참조하여 메모리 장치(110)에 대하여 더욱 상세하게 설명한다.
도 2는 본 발명의 실시예들에 따른 메모리 장치(110)를 개략적으로 나타낸 블록도다.
도 2를 참조하면, 본 발명의 실시예들에 따른 메모리 장치(110)는, 메모리 셀 어레이(Memory Cell Array, 210), 어드레스 디코더(Address Decoder, 220), 읽기 및 쓰기 회로(Read and Write Circuit, 230), 제어 로직(Control Logic, 240) 및 전압 생성 회로(Voltage Generation Circuit, 250) 등을 포함할 수 있다.
메모리 셀 어레이(210)는 다수의 메모리 블록(BLK1~BLKz, z는 2 이상의 자연수)을 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz)에는, 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 배치되며, 다수의 메모리 셀(MC)이 배열될 수 있다.
다수의 메모리 블록(BLK1~BLKz)은 다수의 워드 라인(WL)을 통해 어드레스 디코더(220)와 연결될 수 있다. 다수의 메모리 블록(BLK1~BLKz)은 다수의 비트 라인(BL)을 통해 읽기 및 쓰기 회로(230)와 연결될 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각은 다수의 메모리 셀을 포함할 수 있다. 예를 들어, 다수의 메모리 셀은 불휘발성 메모리 셀들이며, 수직 채널 구조를 갖는 불휘발성 메모리 셀들로 구성될 수 있다.
메모리 셀 어레이(210)는 2차원 구조의 메모리 셀 어레이로 구성될 수 있으며, 경우에 따라서는, 3차원 구조의 메모리 셀 어레이로 구성될 수도 있다.
한편, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 적어도 1비트의 데이터를 저장할 수 있다. 일 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 1비트의 데이터를 저장하는 싱글-레벨 셀(SLC: Single-Level Cell)일 수 있다. 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 2비트의 데이터를 저장하는 멀티-레벨 셀(MLC: Multi-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 3비트의 데이터를 저장하는 트리플-레벨 셀(TLC: Triple-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)에 포함되는 복수의 메모리 셀 각각은 4비트의 데이터를 저장하는 쿼드-레벨 셀(QLC: Quad-Level Cell)일 수 있다. 또 다른 예로, 메모리 셀 어레이(210)는 5비트 이상의 데이터를 각각 저장하는 복수의 메모리 셀을 포함할 수도 있다.
도 2를 참조하면, 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 제어 로직(240) 및 전압 생성 회로(250) 등은 메모리 셀 어레이(210)를 구동하는 주변 회로로서 동작할 수 있다.
어드레스 디코더(220)는 다수의 워드 라인(WL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다.
어드레스 디코더(220)는 제어 로직(240)의 제어에 응답하여 동작하도록 구성될 수 있다.
어드레스 디코더(220)는 메모리 장치(110) 내부의 입출력 버퍼를 통해 어드레스(Address)를 수신할 수 있다. 어드레스 디코더(220)는 수신된 어드레스 중 블록 어드레스(Block Address)를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩된 블록 어드레스에 따라 적어도 하나의 메모리 블록을 선택할 수 있다.
어드레스 디코더(220)는 전압 생성 회로(250)로부터 읽기 전압(Vread) 및 패스 전압(Vpass)을 입력 받을 수 있다.
어드레스 디코더(220)는 읽기 동작 중 읽기 전압 인가 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)으로 읽기 전압(Vread)를 인가하고, 나머지 비 선택된 워드 라인들(WL)에는 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 프로그램 검증 동작 시, 선택된 메모리 블록 내 선택된 워드 라인(WL)에 전압 생성 회로(250)에서 발생된 검증 전압을 인가하고, 나머지 비 선택된 워드 라인들(WL)에 패스 전압(Vpass)을 인가할 수 있다.
어드레스 디코더(220)는 수신된 어드레스 중 열 어드레스를 디코딩 하도록 구성될 수 있다. 어드레스 디코더(220)는 디코딩 된 열 어드레스를 읽기 및 쓰기 회로(230)에 전송할 수 있다.
메모리 장치(110)의 읽기 동작 및 프로그램 동작은 페이지 단위로 수행될 수 있다. 읽기 동작 및 프로그램 동작 요청 시에 수신되는 어드레스는 블록 어드레스, 행 어드레스 및 열 어드레스 중 하나 이상을 포함할 수 있다.
어드레스 디코더(220)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택할 수 있다. 열 어드레스는 어드레스 디코더(220)에 의해 디코딩 되어 읽기 및 쓰기 회로(230)에 제공될 수 있다.
어드레스 디코더(220)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등 중 하나 이상을 포함할 수 있다.
읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함할 수 있다. 읽기 및 쓰기 회로(230)는 메모리 셀 어레이(210)의 읽기 동작(Read Operation) 시에는 "읽기 회로(Read Circuit)"로 동작하고, 쓰기 동작(Write Operation) 시에는 "쓰기 회로(Write Circuit)"로 동작할 수 있다.
전술한 읽기 및 쓰기 회로(230)는 다수의 페이지 버퍼(PB)를 포함하는 페이지 버퍼 회로(Page Buffer Circuit) 또는 데이터 레지스터 회로(Data Register Circuit)라고도 한다. 여기서, 읽기 및 쓰기 회로(230)는 데이터 처리 기능을 담당하는 데이터 버퍼(Data Buffer)를 포함할 수 있고, 경우에 따라서, 캐싱 기능을 담당하는 캐쉬 버퍼(Cache Buffer)를 추가로 더 포함할 수 있다.
다수의 페이지 버퍼(PB)는 다수의 비트 라인(BL)을 통해 메모리 셀 어레이(210)에 연결될 수 있다. 다수의 페이지 버퍼(PB)는 읽기 동작 및 프로그램 검증 동작 시, 메모리 셀들의 문턱전압(Vth)을 센싱하기 위하여, 메모리 셀들과 연결된 비트 라인들(BL)에 센싱 전류를 계속적으로 공급하면서, 대응하는 메모리 셀의 프로그램 상태에 따라 흐르는 전류량이 변화되는 것을 센싱 노드를 통해 감지하여 센싱 데이터로 래치할 수 있다.
읽기 및 쓰기 회로(230)는 제어 로직(240)에서 출력되는 페이지 버퍼 제어 신호들에 응답하여 동작할 수 있다.
읽기 및 쓰기 회로(230)는 읽기 동작 시, 메모리 셀의 데이터를 센싱하여 독출 데이터를 임시 저장한 후, 메모리 장치(110)의 입출력 버퍼로 데이터(DATA)를 출력한다. 예시적인 실시 예로서, 읽기 및 쓰기 회로(230)는 페이지 버퍼들(PB) 또는 페이지 레지스터들 이외에도, 열 선택 회로 등을 포함할 수 있다.
제어 로직(240)은 어드레스 디코더(220), 읽기 및 쓰기 회로(230), 및 전압 생성 회로(250) 등과 연결될 수 있다. 제어 로직(240)은 메모리 장치(110)의 입출력 버퍼를 통해 커맨드(CMD) 및 제어 신호(CTRL)를 수신할 수 있다.
제어 로직(240)은 제어 신호(CTRL)에 응답하여 메모리 장치(110)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(240)은 다수의 페이지 버퍼(PB)의 센싱 노드의 프리 차지 전위 레벨을 조절하기 위한 제어 신호를 출력할 수 있다.
제어 로직(240)은 메모리 셀 어레이(210)의 읽기 동작을 수행하도록 읽기 및 쓰기 회로(230)를 제어할 수 있다. 전압 생성 회로(250)는, 제어 로직(240)에서 출력되는 전압 생성 회로 제어 신호에 응답하여, 읽기 동작 시, 이용되는 읽기 전압(Vread) 및 패스 전압(Vpass)을 생성할 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치(110)의 각 메모리 블록(BLK) 를 개략적으로 나타낸 도면이다.
도 3을 참조하면, 메모리 장치(110)에 포함된 메모리 블록(BLK)은, 일 예로, 다수의 페이지(PG)와 다수의 스트링(STR)이 교차하는 방향으로 배치되어 구성될 수 있다.
다수의 페이지(PG)는 다수의 워드 라인(WL)과 대응되고, 다수의 스트링(STR)은 다수의 비트 라인(BL)과 대응된다.
메모리 블록(BLK)에는 다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 교차하면서 배치될 수 있다. 예를 들어, 다수의 워드 라인(WL) 각각은 행 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 열 방향으로 배치될 수 있다. 다른 예를 들어, 다수의 워드 라인(WL) 각각은 열 방향으로 배치되고, 다수의 비트 라인(BL) 각각은 행 방향으로 배치될 수 있다.
다수의 워드 라인(WL)과 다수의 비트 라인(BL)이 서로 교차하여, 다수의 메모리 셀(MC)이 정의될 수 있다. 각 메모리 셀(MC)에는 트랜지스터(TR)가 배치될 수 있다.
예를 들어, 각 메모리 셀(MC)에 배치된 트랜지스터(TR)는 드레인, 소스 및 게이트 등을 포함할 수 있다. 트랜지스터(TR)의 드레인(또는 소스)은 해당 비트 라인(BL)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 소스(또는 드레인)는 소스 라인(그라운드일 수 있음)과 직접 또는 다른 트랜지스터(TR)를 경유하여 연결될 수 있다. 트랜지스터(TR)의 게이트는 절연체에 둘러싸인 플로팅 게이트(FG: Floating Gate)와 워드 라인(WL)으로부터 게이트 전압이 인가되는 컨트롤 게이트(CG: Control Gate)를 포함할 수 있다.
다수의 메모리 블록(BLK1~BLKz) 각각에는, 2개의 최외곽 워드 라인 중 읽기 및 쓰기 회로(230)와 더 인접한 제1 최외곽 워드 라인의 바깥쪽에는 제1 선택 라인(소스 선택 라인 또는 드레인 선택 라인이라고도 함)이 더 배치될 수 있으며, 다른 제2 최외곽 워드 라인의 바깥쪽에는 제2 선택 라인(드레인 선택 라인 또는 소스 선택 라인이라고도 함)이 더 배치될 수 있다.
경우에 따라서, 제1 최외곽 워드 라인과 제1 선택 라인 사이에는 하나 이상의 더미 워드 라인이 더 배치될 수 있다. 또한, 제2 최외곽 워드 라인과 제2 선택 라인 사이에도 하나 이상의 더미 워드 라인이 더 배치될 수 있다.
도 3과 같은 메모리 블록 구조를 가질 때, 읽기 동작 및 프로그램 동작(쓰기 동작)은 페이지 단위로 수행될 수 있으며, 소거(Erasure) 동작은 메모리 블록 단위로 수행될 수 있다.
도 4는 본 발명의 실시예들에 따른 메모리 장치(110)의 워드 라인(WL) 및 비트 라인(BL)의 구조를 나타낸 도면이다.
도 4를 참조하면, 메모리 장치(110)에는, 메모리 셀들(MC)이 모여 있는 핵심 영역과 이 핵심 영역의 나머지 영역에 해당하며 메모리 셀 어레이(210)의 동작을 위해 서포트(Support) 해주는 보조 영역이 존재한다.
핵심 영역은 페이지들(PG)과 스트링들(STR)으로 구성될 수 있다. 이러한 핵심 영역에는, 다수의 워드 라인(WL1 ~ WL9)과 다수의 비트 라인(BL)이 교차하면서 배치된다.
다수의 워드 라인(WL1 ~ WL9)은 행 디코더(410)와 연결되고, 다수의 비트 라인(BL)은 열 디코더(420)와 연결될 수 있다. 다수의 비트 라인(BL)와 열 디코더(420) 사이에는 읽기 및 쓰기 회로(230)에 해당하는 데이터 레지스터(430)가 존재할 수 있다.
다수의 워드 라인(WL1 ~ WL9)은 다수의 페이지(PG)와 대응된다.
예를 들어, 도 4와 같이 다수의 워드 라인(WL1 ~ WL9) 각각은 하나의 페이지(PG)와 대응될 수 있다. 이와 다르게, 다수의 워드 라인(WL1 ~ WL9) 각각이 사이즈가 큰 경우, 다수의 워드 라인(WL1 ~ WL9) 각각은 둘 이상(예: 2개 또는 4개)의 페이지(PG)와 대응될 수도 있다. 페이지(PG)는 프로그램 동작과 읽기 동작을 진행하는데 있어서 최소 단위가 되며, 프로그램 동작 및 읽기 동작 시, 동일 페이지(PG) 내에서의 모든 메모리 셀(MC)은 동시 동작을 수행할 수 있다.
다수의 비트 라인(BL)은 홀수 번째 비트 라인(BL)과 짝수 번째 비트 라인(BL)을 구분되면서 열 디코더(420)와 연결될 수 있다.
메모리 셀(MC)에 액세스 하기 위해서는, 주소가 먼저 입출력 단을 거쳐 행 디코더(410)와 열 디코더(420)를 통하여 핵심 영역으로 들어와서, 타깃 메모리 셀을 지정할 수 있다. 타깃 메모리 셀을 지정한다는 것은 행 디코더(410)와 연결된 워드 라인들(WL1 ~ WL9)과 열 디코더(420)와 연결된 비트 라인들(BL)의 교차되는 사이트에 있는 메모리 셀(MC)에 데이터를 프로그램 하거나 프로그램 된 데이터를 읽어 내기 위하여 액세스 한다는 것을 의미한다.
제1 방향(예: X축 방향)의 페이지(PG)는 워드 라인(WL)이란 공통으로 사용하는 라인으로 묶여 있으며, 제2 방향(예: Y축 방향)의 스트링(STR)도 비트 라인(BL)이란 공통 라인으로 묶여(연결되어) 있다. 공통으로 묶여 있다는 것은 구조적으로 동일한 물질로 연결되어 있고, 전압 인가 시에도 모두 동일한 전압이 동시에 인가된다는 것을 의미한다. 물론, 직렬로 연결된 중간 위치나 마지막 위치의 메모리 셀(MC)은 앞의 메모리 셀(MC)의 전압 강하에 의하여, 처음에 위치하는 메모리 셀(MC)과 맨 마지막에 위치하는 메모리 셀(MC)에 인가되는 전압은 약간 다를 수 있다.
메모리 장치(110)의 데이터 처리 모두는, 데이터 레지스터(430)를 경유하여 프로그램 및 읽기가 되므로, 데이터 레지스터(430)는 중추적 역할을 한다. 데이터 레지스터(430)의 데이터 처리가 늦어지면 다른 모든 영역에서는 데이터 레지스터(430)가 데이터 처리를 완료할 때까지 기다려야 한다. 또한, 데이터 레지스터(430)의 성능이 저하되면, 메모리 장치(110)의 전체 성능을 저하시킬 수 있다.
도 4의 예시를 참조하면, 1개의 스트링(STR)에는, 다수의 워드 라인(WL1 ~ WL9)과 연결되는 다수의 트랜지스터(TR1 ~ TR9)가 존재할 수 있다. 다수의 트랜지스터(TR1 ~ TR9)가 존재하는 영역들이 메모리 셀들(MC)에 해당한다. 여기서, 다수의 트랜지스터(TR1 ~ TR9)는 전술한 바와 같이, 제어 게이트 (CG)와 플로팅 게이트(FG)를 포함하는 트랜지스터들이다.
다수의 워드 라인(WL1 ~ WL9)은 2개의 최외곽 워드 라인(WL1, WL9)을 포함한다. 2개의 최외곽 워드 라인(WL1, WL9) 중 신호 경로적 측면에서 데이터 레지스터(430)와 더 인접한 제1 최외곽 워드 라인(WL1)의 바깥쪽에는 제1 선택 라인(DSL)이 더 배치되고, 다른 제2 최외곽 워드 라인(WL9)의 바깥쪽에는 제2 선택 라인(SSL)이 더 배치될 수 있다.
제1 선택 라인(DSL)에 의해 온-오프가 제어되는 제1 선택 트랜지스터(D-TR)는 제1 선택 라인(DSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다. 제2 선택 라인(SSL)에 의해 온-오프가 제어되는 제2 선택 트랜지스터(S-TR)는 제2 선택 라인(SSL)과 연결된 게이트 전극을 가지고 있을 뿐, 플로팅 게이트(FG)를 포함하지 않는 트랜지스터이다.
제1 선택 트랜지스터(D-TR)는 해당 스트링(STR)과 데이터 레지스터(430) 간의 연결을 온 또는 오프 시키는 스위치 역할을 한다. 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)과 소스 라인(SL) 간의 연결을 온 또는 오프 시켜주는 스위치 역할을 한다. 즉, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)는 해당 스트링(STR)의 양쪽 끝에 있으면서, 신호를 이어주고 끊어내는 문지기 역할을 한다.
메모리 시스템(100)은, 프로그램 동작 시, 프로그램 할 비트 라인(BL)의 타깃 메모리 셀(MC)에 전자를 채워야 하기 때문에, 제1 선택 트랜지스터(D-TR)의 게이트 전극에 소정의 턴-온 전압(Vcc)를 인가하여 제1 선택 트랜지스터(D-TR)를 턴-온 시키고, 제2 선택 트랜지스터(S-TR)의 게이트 전극에는 소정의 턴-오프 전압(예: 0V)을 인가하여 제2 선택 트랜지스터(S-TR)를 턴-오프 시킨다.
메모리 시스템(100)은, 읽기 동작 또는 검증(Verification) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 턴-온 시켜준다. 이에 따라, 전류가 해당 스트링(STR)을 관통하여 그라운드에 해당하는 소스 라인(SL)으로 빠질 수 있어서, 비트 라인(BL)의 전압 레벨이 측정될 수 있다. 다만, 읽기 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 온-오프 타이밍의 시간 차이가 있을 수 있다.
메모리 시스템(100)은, 소거(Erasure) 동작 시, 소스 라인(SL)을 통하여 기판(Substrate)에 소정 전압(예: +20V)를 공급하기도 한다. 메모리 시스템(100)은, 소거(Erasure) 동작 시, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)를 모두 플로팅(Floating) 시켜서 무한대의 저항을 만들어 준다. 이에 따라, 제1 선택 트랜지스터(D-TR) 및 제2 선택 트랜지스터(S-TR)의 역할이 없도록 해주고, 플로팅 게이트(FG)와 기판(Substrate) 사이에서만 전위 차이에 의한 전자(electron)가 동작할 수 있도록 구조화 되어 있다.
도 5는 본 발명의 실시예들에 따른 메모리 시스템(100)의 개략적인 구조를 나타낸 도면이다.
도 5를 참조하면, 메모리 컨트롤러(120)는 물리 인터페이스 블록(PHY_INF_BLK)을 포함할 수 있다. 그리고 물리 인터페이스 블록(PHY_INF_BLK)은 복수의 데이터 입출력 단자(IO_TERM)를 포함할 수 있다.
데이터 입출력 단자(IO_TERM)는 N개의 채널(CH_1 ~ CH_N) 중 어느 하나에 대한 데이터가 입력되거나 출력되는 통로이다. 일 예로 데이터 입출력 단자(IO_TERM)는 핀(pin)일 수 있다.
채널은 메모리 컨트롤러(120)와 메모리 시스템(100)에 포함된 복수의 메모리 다이(DIE) 간의 데이터 통신을 위한 논리적 통로를 의미한다. 메모리 컨트롤러(120)는 서로 다른 채널에 대한 데이터 입출력 동작을 병렬적으로 수행할 수 있다.
데이터는 메모리 시스템(100)에 포함된 복수의 메모리 다이(DIE)로 출력되거나 또는 복수의 메모리 다이(DIE)로부터 입력될 수 있다. 복수의 메모리 다이(DIE)는 메모리 시스템(100)에 포함된 패키지 상에 위치할 수 있다.
이때, N은 2 이상의 자연수이다. 즉 채널의 개수는 복수로서, 하나의 물리 인터페이스 블록(PHY_INF_BLK)이 복수의 채널에 대응할 수 있다.
한편 본 발명의 실시예들에서 N의 값은 다양하게 결정될 수 있다. 일 예로 N의 값은 2^m(m은 자연수)로 결정될 수 있다. 설정된 m개의 비트를 이용하여 표현할 수 있는 채널의 개수가 2^m이기 때문이다. 즉, N = 2, 4, 8, 16 ... 등일 수 있다.
이하, N개의 채널(CH_1 ~ CH_N)과 복수의 데이터 입출력 단자(IO_TERM)의 대응 관계를 예를 들어 설명한다.
도 6은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 채널과 데이터 입력 단자 간의 대응 관계의 일 예를 나타낸 도면이다.
도 6을 참조하면, 물리 인터페이스 블록(PHY_INF_BLK)에 포함된 복수의 데이터 입출력 단자(IO_TERM) 중 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 K개의 데이터 입출력 단자는 N개의 채널 중 제1 채널(CH_1)에 대응한다. 이때, 데이터 입출력 단자가 제1 채널(CH_1)에 대응한다는 것은 제1 채널(CH_1)에 대한 데이터가 해당 데이터 입출력 단자를 통해 입력되거나 출력될 수 있다는 것을 의미한다.
그리고 물리 인터페이스 블록(PHY_INF_BLK)에 포함된 복수의 데이터 입출력 단자(IO_TERM) 중 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 K개의 데이터 입출력 단자는 N개의 채널 중 제1 채널(CH_1)과 상이한 제2 채널(CH_2)에 대응한다. 데이터 입출력 단자가 제2 채널(CH_2)에 대응한다는 것은 제2 채널(CH_2)에 대한 데이터가 해당 데이터 입출력 단자를 통해 입력되거나 출력될 수 있다는 것을 의미한다.
이때, K는 2 이상의 자연수이다.
이하, K = 8인 경우, 즉 제1 채널(CH_1)과 제2 채널(CH_2)에 각각 8개의 데이터 입출력 단자가 대응하는 경우를 예를 들어 설명한다.
도 7은 본 발명의 실시예들에 따른 메모리 시스템(100)에서 데이터 입력 단자(IO_TERM)가 배치되는 일 예를 나타낸 도면이다.
도 7을 참조하면, 물리 인터페이스 블록(PHY_INF_BLK)에 포함된 복수의 데이터 입출력 단자(IO_TERM) 중 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자끼리 서로 인접하게 배치될 수 있다. 그리고 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자끼리 서로 인접하게 배치될 수 있다.
한편, 데이터 입출력 단자(IO_TERM)는 메모리 시스템(100) 내부의 패키지 단자(PKG_TERM)과 연결될 수 있다.
패키지 단자(PKG_TERM)는 메모리 시스템(100)에 포함된 패키지 상에 위치한 단자로서 메모리 시스템(100) 내부의 복수의 메모리 다이(DIE) 중 하나 이상과 연결될 수 있다. 패키지 단자(PKG_TERM)는 패키지 볼일 수 있다.
메모리 시스템(100) 내에서 패키지 단자(PKG_TERM)의 배치는 다음과 같이 결정될 수 있다. 먼저 제1 채널(CH_1)의 0번째 비트에 대응하는 패키지 단자(CH_1_BIT_0)과 제2 채널(CH_2)의 0번째 비트에 대응하는 패키지 단자(CH_2_BIT_0)이 인접하게 배치될 수 있다. 그리고 제1 채널(CH_1)의 1번째 비트에 대응하는 패키지 단자(CH_1_BIT_1)과 제2 채널(CH_2)의 1번째 비트에 대응하는 패키지 단자(CH_2_BIT_1)이 인접하게 배치될 수 있다.
그리고 제1 채널(CH_1)의 2번째 비트에 대응하는 패키지 단자(CH_1_BIT_2)과 제2 채널(CH_2)의 2번째 비트에 대응하는 패키지 단자(CH_2_BIT_2)이 인접하게 배치될 수 있다. 이와 같은 패턴으로 제1 채널(CH_1)의 7번째 비트에 대응하는 패키지 단자(CH_1_BIT_7)과 제2 채널(CH_2)의 7번째 비트에 대응하는 패키지 단자(CH_2_BIT_7)이 인접하게 배치될 수 있다.
한편, 데이터 입출력 단자(IO_TERM)를 통해 데이터가 입력 또는 출력되기 위해서는 데이터 입출력 단자(IO_TERM)와 패키지 단자(PKG_TERM)가 서로 연결되어야 한다. 데이터 입출력 단자(IO_TERM)와 패키지 단자(PKG_TERM)를 연결하기 위하여 패드 및 신호 라인이 데이터 입출력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이에 배치될 수 있다.
이하, 데이터 입출력 단자(IO_TERM)와 패키지 단자(PKG_TERM)를 연결하기 위한 데이터 입출력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인의 일 예에 대해 설명한다.
도 8은 도 7에서 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인의 구성의 일 예를 나타낸 도면이다.
도 8을 참조하면 제1 채널(CH_1)의 1번 비트에 대응하는 데이터 입출력 단자와 제1 채널(CH_1)의 1번 비트에 대응하는 패키지 단자(CH_1_BIT_1) 사이를 연결하는 신호 라인과, 제2 채널(CH_2)의 0번 비트에 대응하는 데이터 입출력 단자와 제2 채널(CH_2)의 0번 비트에 대응하는 패키지 단자(CH_2_BIT_0) 사이를 연결하는 신호 라인 사이에 교차되는 지점(①)이 발생한다.
그리고 제1 채널(CH_1)의 2번 비트에 대응하는 데이터 입출력 단자와 제1 채널(CH_1)의 2번 비트에 대응하는 패키지 단자(CH_1_BIT_2) 사이를 연결하는 신호 라인과, 제2 채널(CH_2)의 0번 비트에 대응하는 데이터 입출력 단자와 제2 채널(CH_2)의 0번 비트에 대응하는 패키지 단자(CH_2_BIT_0) 사이를 연결하는 신호 라인 사이에 교차되는 지점(②)이 발생한다.
이와 같이 서로 다른 신호 라인이 교차되는 지점이 발생하면, 신호 라인을 통해 전송되는 신호에 스큐가 발생하거나 각 신호 라인을 통해 전송되는 신호 간의 간섭이 발생할 수 있다. 또한 서로 다른 신호 라인이 교차되는 지점에서 쇼트(short)가 발생할 수도 있다.
따라서, 이러한 문제를 방지하기 위해서는 신호 라인 간의 교차 지점에 별도의 패키지 레이어가 추가되어야 한다. 이는 곧 메모리 시스템(100)을 구현하는데 드는 비용을 증가시킬 수 있다.
따라서, 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이를 연결하는 신호 라인이 교차되지 않도록 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM)의 배치를 조정할 필요가 있다.
도 9는 본 발명의 실시예들에 따른 메모리 시스템(100)에서 데이터 입력 단자(IO_TERM)가 배치되는 다른 예를 나타낸 도면이다.
물리 인터페이스 블록(PHY_INF_BLK) 내에 포함된 데이터 입출력 단자(IO_TERM) 중에서, 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자는 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자 중 하나 이상과 서로 인접하도록 배치될 수 있다.
도 9를 참조하면, 제1 데이터 입출력 단자(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자의 옆에는 제2 데이터 입출력 단자(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자가 배치되고, 제2 데이터 입출력 단자(IO_TERM_GRP_2)에 포함된 데이터 입추력 단자의 옆에는 제1 데이터 입출력 단자(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자가 배치될 수 있다.
이하, 도 9와 같이 데이터 입력 단자(IO_TERM)가 배치되었을 때, 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인의 구성에 대해 설명한다.
도 10은 도 9에서 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인의 구성의 일 예를 나타낸 도면이다.
도 10을 참조하면, 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 8개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자와, 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 8개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자가 서로 인접하게 배치될 수 있다. 이 때 I의 값은 8 미만의 양의 정수(0 ~ 7)이다.
먼저 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자 중 0번 비트의 데이터에 대응하는 데이터 입출력 단자 다음에, 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자 중 0번 비트의 데이터에 대응하는 데이터 입출력 단자가 배치된다.
그 다음 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자 중 1번 비트의 데이터에 대응하는 데이터 입출력 단자 다음에, 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자 중 1번 비트의 데이터에 대응하는 데이터 입출력 단자가 배치된다.
이와 같은 패턴으로, 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자 중 7번 비트의 데이터에 대응하는 데이터 입출력 단자 다음에, 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자 중 7번 비트의 데이터에 대응하는 데이터 입출력 단자가 배치된다.
전술한 바와 같이 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM)가 배치될 경우, 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인이 서로 교차되는 지점이 발생하지 않는다. 도 8과 달리, 물리 인터페이스 블록(PHY_INF_BLK) 내에서 데이터 입력 단자(IO_TERM)가 배치되는 순서의 패턴과 채널 및 비트에 따라 패키지 단자(PKG_TERM)가 배치되는 순서의 패턴이 서로 일치하기 때문이다. 즉, 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인을 직선으로 구성할 수 있다.
따라서, 각 신호 라인을 통해 전송되는 신호의 스큐 또는 서로 다른 신호 간의 간섭이 발생하는 상황을 방지할 수 있다. 그러므로 도 8과 같이 서로 다른 신호 라인이 교차되는 문제를 방지하기 위해 별도의 패키지 레이어를 추가할 필요가 없다. 따라서 메모리 시스템(100)을 구현하는 데 드는 비용이 절감될 수 있다.
이하, 도 10과 같이 데이터 입력 단자(IO_TERM)와 패키지 단자(PKG_TERM) 사이의 신호 라인이 배치된 경우, 각 채널을 통해 데이터가 메모리 다이(DIE)로 전송되는 일 예에 대해 설명한다.
메모리 시스템(100)의 메모리 컨트롤러(120)는 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 K개의 데이터 입출력 단자를 통해 K비트 크기의 데이터 세그먼트 단위로 데이터 입출력을 실행할 수 있다. 그리고 메모리 컨트롤러(120)는 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 K개의 데이터 입출력 단자를 통해 K비트 크기의 데이터 세그먼트 단위로 데이터 입출력을 실행할 수 있다.
도 11은 도 10에서 제1 채널(CH_1)을 통해 데이터가 메모리 다이(DIE)로 전송되는 일 예를 나타낸 도면이다.
도 11에서 제1 채널(CH_1)을 통해 0b01011011이라는 8비트 크기의 데이터 세그먼트가 메모리 다이(DIE)로 전송된다고 가정한다.
이 때, 0b01011011 중 0번 비트에 대응하는 비트값인 1이 제1 채널(CH_1)의 0번 비트에 대응하는 데이터 입출력 단자를 통해 제1 채널(CH_1)의 0번 비트에 대응하는 패키지 단자(CH_1_BIT_0)로 전송될 수 있다.
이와 동시에, 0b01011011 중 1번 비트에 대응하는 비트값인 1이 제1 채널(CH_1)의 1번 비트에 대응하는 데이터 입출력 단자를 통해 제1 채널(CH_1)의 1번 비트에 대응하는 패키지 단자(CH_1_BIT_1)로 전송될 수 있다.
이와 동시에, 0b01011011 중 2번 비트에 대응하는 비트값인 0이 제1 채널(CH_1)의 2번 비트에 대응하는 데이터 입출력 단자를 통해 제1 채널(CH_1)의 2번 비트에 대응하는 패키지 단자(CH_1_BIT_2)로 전송될 수 있다.
전술한 바와 같은 패턴으로, 0b01011011 중 7번 비트에 대응하는 비트값인 0이 제1 채널(CH_1)의 7번 비트에 대응하는 데이터 입출력 단자를 통해 제1 채널(CH_1)의 7번 비트에 대응하는 패키지 단자(CH_1_BIT_7)로 전송될 수 있다.
이처럼 패키지 단자로 전송된 데이터 세그먼트의 각 비트값은 복수의 메모리 다이(DIE) 중 어느 하나로 전송될 수 있다.
도 12는 도 10에서 제2 채널(CH_2)을 통해 데이터가 메모리 다이(DIE)로 전송되는 일 예를 나타낸 도면이다.
도 12에서 제2 채널(CH_2)을 통해 0b10100010이라는 8비트 크기의 데이터 세그먼트가 메모리 다이(DIE)로 전송된다고 가정한다.
이 때, 0b10100010 중 0번 비트에 대응하는 비트값인 0이 제2 채널(CH_2)의 0번 비트에 대응하는 데이터 입출력 단자를 통해 제2 채널(CH_2)의 0번 비트에 대응하는 패키지 단자(CH_2_BIT_0)로 전송될 수 있다.
이와 동시에, 0b10100010 중 1번 비트에 대응하는 비트값인 1이 제2 채널(CH_2)의 1번 비트에 대응하는 데이터 입출력 단자를 통해 제1 채널(CH_2)의 1번 비트에 대응하는 패키지 단자(CH_2_BIT_1)로 전송될 수 있다.
이와 동시에, 0b10100010 중 2번 비트에 대응하는 비트값인 0이 제1 채널(CH_2)의 2번 비트에 대응하는 데이터 입출력 단자를 통해 제1 채널(CH_2)의 2번 비트에 대응하는 패키지 단자(CH_2_BIT_2)로 전송될 수 있다.
전술한 바와 같은 패턴으로, 0b10100010 중 7번 비트에 대응하는 비트값인 1이 제2 채널(CH_2)의 7번 비트에 대응하는 데이터 입출력 단자를 통해 제2 채널(CH_2)의 7번 비트에 대응하는 패키지 단자(CH_2_BIT_7)로 전송될 수 있다.
이처럼 패키지 단자로 전송된 데이터 세그먼트의 각 비트값은 복수의 메모리 다이(DIE) 중 어느 하나로 전송될 수 있다.
도 13은 도 10에서 제1 메모리 다이 그룹(DIE_GRP_1)과 제2 메모리 다이 그룹(DIE_GRP_2)의 일 예를 나타낸 도면이다.
도 13을 참조하면, 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자는 메모리 시스템(100)에 포함된 복수의 메모리 다이(DIE) 중 제1 메모리 다이 그룹(DIE_GRP_1)에 포함된 메모리 다이에 연결될 수 있다.
도 13에서, 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자 중 0번 비트에 대응하는 데이터 입출력 단자는 제1 채널(CH_1)의 0번 비트에 대응하는 패키지 단자(CH_1_BIT_0)를 통해 제1 메모리 다이 그룹(DIE_GRP_1)에 포함된 메모리 다이에 연결될 수 있다. 이와 같은 패턴으로, 제1 데이터 입출력 단자 그룹(IO_TERM_GRP_1)에 포함된 데이터 입출력 단자 중 I번(I는 7 이하의 자연수) 비트에 대응하는 데이터 입출력 단자는 제1 채널(CH_1)의 I번 비트에 대응하는 패키지 단자를 통해 제1 메모리 다이 그룹(DIE_GRP_1)에 포함된 메모리 다이에 연결될 수 있다.
그리고 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자는 메모리 시스템(100)에 포함된 복수의 메모리 다이(DIE) 중 제2 메모리 다이 그룹(DIE_GRP_2)에 포함된 메모리 다이에 연결될 수 있다.
도 13에서, 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자 중 0번 비트에 대응하는 데이터 입출력 단자는 제2 채널(CH_2)의 0번 비트에 대응하는 패키지 단자(CH_2_BIT_0)를 통해 제2 메모리 다이 그룹(DIE_GRP_2)에 포함된 메모리 다이에 연결될 수 있다. 이와 같은 패턴으로, 제2 데이터 입출력 단자 그룹(IO_TERM_GRP_2)에 포함된 데이터 입출력 단자 중 I번(I는 7 이하의 자연수) 비트에 대응하는 데이터 입출력 단자는 제2 채널(CH_2)의 I번 비트에 대응하는 패키지 단자를 통해 제2 메모리 다이 그룹(DIE_GRP_2)에 포함된 메모리 다이에 연결될 수 있다.
한편, 이상에서 설명한 메모리 컨트롤러(120)의 동작은 제어 회로(123)에 의해 제어될 수 있으며, 프로세서(124)가 메모리 컨트롤러(120)의 제반 동작이 프로그램된 펌웨어를 실행(구동)하는 방식으로 수행될 수 있다.
도 14는 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)의 구성도이다.
도 14을 참조하면, 본 발명의 실시예들에 따른 컴퓨팅 시스템(1400)은 시스템 버스(1460)에 전기적으로 연결되는 메모리 시스템(100), 컴퓨팅 시스템(1400)의 전반적인 동작을 제어하는 중앙처리장치(CPU, 1410), 컴퓨팅 시스템(1400)의 동작과 관련한 데이터 및 정보를 저장하는 램(RAM, 1420), 사용자에게 사용 환경을 제공하기 위한 UI/UX (User Interface/User Experience) 모듈(1430), 외부 장치와 유선 및/또는 무선 방식으로 통신하기 위한 통신 모듈(1440), 컴퓨팅 시스템(1400)이 사용하는 파워를 관리하는 파워 관리 모듈(1450) 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은 PC(Personal Computer)이거나, 스마트 폰, 태블릿 등의 모바일 단말, 또는 각종 전자 기기 등을 포함할 수 있다.
컴퓨팅 시스템(1400)은, 동작 전압을 공급하기 위한 배터리를 더 포함할 수 있으며, 응용 칩셋(Application Chipset), 그래픽 관련 모듈, 카메라 이미지 프로세서(Camera Image Processor: CIS), 디램 등을 더 포함할 수도 있다. 이외에도, 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
한편, 메모리 시스템(100)은, 하드 디스크 드라이브(HDD: Hard Disk Drive)와 같이 자기 디스크에 데이터를 저장하는 장치뿐 아니라, 솔리드 스테이트 드라이브(SSD: Solid State Drive), UFS(Universal Flash Storage) 장치, eMMC(embedded MMC) 장치 등과 같이 비휘발성 메모리에 데이터를 저장하는 장치 등을 포함할 수 있다. 비휘발성 메모리는 ROM(Read Only Memory), PROM(Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM(Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등을 포함할 수 있다. 이뿐만 아니라, 메모리 시스템(100)은 다양한 형태의 저장 장치로 구현되어, 다양한 전자 기기 내에 탑재될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 메모리 시스템 110: 메모리 장치
120: 메모리 컨트롤러 121: 호스트 인터페이스
122: 메모리 인터페이스 123: 제어 회로
124: 프로세서 125: 워킹 메모리
126: 에러 검출 및 정정 회로 210: 메모리 셀 어레이
220: 어드레스 디코더 230: 리드 앤 라이트 회로
240: 제어 로직 250: 전압 생성 회로

Claims (8)

  1. 복수의 메모리 다이; 및
    상기 복수의 메모리 다이를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는,
    N개의 채널 중 어느 하나에 대한 데이터가 입출력되는 통로인 복수의 데이터 입출력 단자를 포함하는 물리 인터페이스 블록을 포함하고,
    상기 복수의 데이터 입출력 단자 중 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자는 상기 N개의 채널 중 제1 채널에 대응하고,
    상기 복수의 데이터 입출력 단자 중 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자는 상기 N개의 채널 중 상기 제1 채널과 상이한 제2 채널에 대응하고,
    상기 제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는,
    상기 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자 중 하나 이상과 서로 인접하게 배치되고,
    상기 복수의 데이터 입출력 단자 각각은 상기 복수의 메모리 다이들과 연결된 패키지 단자들 중 하나와 연결되고,
    상기 패키지 단자들 중 상기 제1 채널의 L번째 비트에 대응하는 제1 패키지 단자는 상기 패키지 단자들 중 상기 제2 채널의 L번째 비트에 대응하는 제2 패키지 단자와 서로 인접하고,
    상기 메모리 컨트롤러는,
    상기 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자들 중 하나에서 상기 제1 패키지 단자로 상기 제1 채널을 통해 데이터를 입출력하는 동작과 상기 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자들 중 하나에서 상기 제2 패키지 단자로 상기 제2 채널을 통해 데이터를 입출력하는 동작을 병렬적으로 수행하고,
    상기 L은 0 이상의 정수이고,
    상기 N 및 K는 2 이상의 자연수인 메모리 시스템.
  2. 제1항에 있어서,
    상기 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자와,
    상기 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자가 서로 인접하게 배치되는 메모리 시스템.
  3. 제2항에 있어서,
    상기 메모리 컨트롤러는,
    상기 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자를 통해 K비트 크기의 데이터 세그먼트 단위로 데이터 입출력을 실행하고,
    상기 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자를 통해 K비트 크기의 데이터 세그먼트 단위로 데이터 입출력을 실행하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는 상기 복수의 메모리 다이 중 제1 메모리 다이 그룹에 포함된 메모리 다이에 연결되고,
    상기 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는 상기 복수의 메모리 다이 중 제2 메모리 다이 그룹에 포함된 메모리 다이에 연결되는 메모리 시스템.
  5. N개의 채널 중 어느 하나에 대한 데이터가 입출력되는 통로인 복수의 데이터 입출력 단자를 포함하는 물리 인터페이스 블록; 및
    복수의 메모리 다이를 제어하는 제어 회로를 포함하고,
    상기 제어 회로는,
    상기 물리 인터페이스 블록을 제어하고,
    상기 복수의 데이터 입출력 단자 중 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자는 상기 N개의 채널 중 제1 채널에 대응하고,
    상기 복수의 데이터 입출력 단자 중 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자는 상기 N개의 채널 중 상기 제1 채널과 상이한 제2 채널에 대응하고,
    상기 제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는,
    상기 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자 중 하나 이상과 서로 인접하게 배치되고,
    상기 복수의 데이터 입출력 단자 각각은 상기 복수의 메모리 다이들과 연결된 패키지 단자들 중 하나와 연결되고,
    상기 패키지 단자들 중 상기 제1 채널의 L번째 비트에 대응하는 제1 패키지 단자는 상기 패키지 단자들 중 상기 제2 채널의 L번째 비트에 대응하는 제2 패키지 단자와 서로 인접하고,
    상기 제어 회로는,
    상기 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자들 중 하나에서 상기 제1 패키지 단자로 상기 제1 채널을 통해 데이터를 입출력하는 동작과 상기 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자들 중 하나에서 상기 제2 패키지 단자로 상기 제2 채널을 통해 데이터를 입출력하는 동작을 병렬적으로 수행하고,
    상기 L은 0 이상의 정수이고,
    상기 N 및 K는 2 이상의 자연수인 메모리 컨트롤러.
  6. 제5항에 있어서,
    상기 제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자와,
    상기 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자 중 I번 비트의 데이터에 대응하는 데이터 입출력 단자가 서로 인접하게 배치되는 메모리 컨트롤러.
  7. 제6항에 있어서,
    상기 제어 회로는,
    상기 제1 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자를 통해 K비트 크기의 데이터 세그먼트 단위로 데이터 입출력을 실행하고,
    상기 제2 데이터 입출력 단자 그룹에 포함된 K개의 데이터 입출력 단자를 통해 K비트 크기의 데이터 세그먼트 단위로 데이터 입출력을 실행하는 메모리 컨트롤러.
  8. 제7항에 있어서,
    상기 제1 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는 상기 복수의 메모리 다이 중 제1 메모리 다이 그룹에 포함된 메모리 다이에 연결되고,
    상기 제2 데이터 입출력 단자 그룹에 포함된 데이터 입출력 단자는 상기 복수의 메모리 다이 중 제2 메모리 다이 그룹에 포함된 메모리 다이에 연결되는 메모리 컨트롤러.
KR1020190171464A 2019-12-20 2019-12-20 메모리 시스템 및 메모리 컨트롤러 Active KR102816391B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190171464A KR102816391B1 (ko) 2019-12-20 2019-12-20 메모리 시스템 및 메모리 컨트롤러
US16/884,631 US11474740B2 (en) 2019-12-20 2020-05-27 Memory system and memory controller
CN202010634644.1A CN113010093B (zh) 2019-12-20 2020-07-02 存储器系统以及存储器控制器
US17/941,801 US12388446B2 (en) 2019-12-20 2022-09-09 Memory system and memory controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190171464A KR102816391B1 (ko) 2019-12-20 2019-12-20 메모리 시스템 및 메모리 컨트롤러

Publications (2)

Publication Number Publication Date
KR20210079552A KR20210079552A (ko) 2021-06-30
KR102816391B1 true KR102816391B1 (ko) 2025-06-04

Family

ID=76383108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190171464A Active KR102816391B1 (ko) 2019-12-20 2019-12-20 메모리 시스템 및 메모리 컨트롤러

Country Status (3)

Country Link
US (1) US11474740B2 (ko)
KR (1) KR102816391B1 (ko)
CN (1) CN113010093B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7290575B2 (ja) * 2017-12-11 2023-06-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US11755223B2 (en) * 2020-09-29 2023-09-12 EMC IP Holding Company LLC Systems for modular hybrid storage devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140312930A1 (en) 2013-04-22 2014-10-23 SK Hynix Inc. Semiconductor device, semiconductor system including the semiconductor device, and method for driving the semiconductor system
US20190355407A1 (en) 2014-07-09 2019-11-21 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5018074B2 (ja) * 2006-12-22 2012-09-05 富士通セミコンダクター株式会社 メモリ装置，メモリコントローラ及びメモリシステム
ITMI20071012A1 (it) * 2007-05-18 2008-11-19 St Microelectronics Srl Dispositivo di memoria migliorato a veloce programmazione
KR101453039B1 (ko) 2012-07-12 2014-10-24 한양대학교 산학협력단 크로스바를 이용하여 채널을 구성하는 플래시 메모리 패키지
KR20170068719A (ko) * 2015-12-09 2017-06-20 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10380060B2 (en) * 2016-06-17 2019-08-13 Etron Technology, Inc. Low-pincount high-bandwidth memory and memory bus
KR102529696B1 (ko) * 2016-07-14 2023-05-10 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10719394B2 (en) * 2017-10-25 2020-07-21 Innogrit Technologies Co., Ltd. Systems and methods for fast access of non-volatile storage devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140312930A1 (en) 2013-04-22 2014-10-23 SK Hynix Inc. Semiconductor device, semiconductor system including the semiconductor device, and method for driving the semiconductor system
US20190355407A1 (en) 2014-07-09 2019-11-21 Samsung Electronics Co., Ltd. Semiconductor device having interconnection in package and method for manufacturing the same

Also Published As

Publication number Publication date
CN113010093B (zh) 2023-12-15
US11474740B2 (en) 2022-10-18
CN113010093A (zh) 2021-06-22
US20210191654A1 (en) 2021-06-24
KR20210079552A (ko) 2021-06-30

Similar Documents

Publication Publication Date Title
KR102769751B1 (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
KR102831409B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11262939B2 (en) Memory system, memory controller, and operation method
KR102816386B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11941272B2 (en) Memory system and operating method of memory system
KR102838945B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR102699949B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US20210365382A1 (en) Memory system, memory controller, and operation method thereof
KR20220055717A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR102816391B1 (ko) 메모리 시스템 및 메모리 컨트롤러
KR102789969B1 (ko) 메모리 시스템, 메모리 장치 및 메모리 장치의 동작 방법
US11709610B2 (en) Memory system, memory controller and operating method
KR102789979B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US11922040B2 (en) Extended super memory blocks in memory systems
US11636007B2 (en) Memory system and operating method thereof for flushing data in data cache with parity
US11507509B2 (en) Memory system, memory controller and method for operating memory system for determining whether to perform direct write based on reference write size
KR102874920B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
KR102724536B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR102708947B1 (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 장치
KR102724235B1 (ko) 메모리 시스템, 메모리 장치 및 메모리 시스템의 동작 방법
KR20220118011A (ko) 메모리 장치 및 메모리 장치의 동작 방법
US12388446B2 (en) Memory system and memory controller
KR102917483B1 (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US12056047B2 (en) Memory system, memory controller and operating method thereof for determining garbage collection victim block
US11404137B1 (en) Memory system and operating method of memory system

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20191220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20221026

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20191220

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240826

Patent event code: PE09021S01D

E90F Notification of reason for final refusal
PE0902 Notice of grounds for rejection

Comment text: Final Notice of Reason for Refusal

Patent event date: 20241129

Patent event code: PE09021S02D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250319

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250529

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250530

End annual number: 3

Start annual number: 1

PG1601 Publication of registration