TWI282593B - A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode - Google Patents

Description

I2S2593 (1) 九、發明說明 【發明所屬之技術領域】 本發明主要有關於一種製造半導體裝置之方法，更詳 而言之，包含金屬閘極電極之半導體裝置。

I 【先前技術】 由砂製成具有非常薄閘極介電質之金屬氧化半導體 φ ( M〇S )場效電晶體可能會經歷令人難以接受之閘極漏電 流。從某些高k電介質材料取代二氧化矽形成閘極介電質 可降低閘極漏電。惟因爲此種介電質可能與多晶矽不相 容’可能需使用金屬閘極電極於包含高k閘極介電質之裝 置中。 S製造包含金屬閘極電極之CMOS裝置時，可使用替 換閘極程序自不同金屬形成閘極電極。於程序的一種變化 中，將多晶矽層移除以製造出第一與第二溝槽。溝槽兩者 φ 皆以第一金屬層塡充。接著自第一溝槽移除第一金屬層。 接著沉積第二金屬層於第二溝槽中之第一金屬層上以及於 第一溝槽中高k閘極電極上。 • 於替換閘極程序之一變化中，當自第一溝槽移除第一 金屬層時，於第一溝槽內之高k閘極介電質可作爲止蝕刻 層。當高k閘極介電質執行止飩刻功能時，触刻第一金屬 層之程序可能會破壞下層之介電質，不利地影響包含高k 閘極介電質之性能與可靠性。 因此，需要一種經改良用於製造包含高k閘極介電質 -5 - (2) 1282593 以及金屬閘極電極之半導體裝置的程序。需要一種用於製 造此種裝置之替換閘極程序，當自高k閘極介電質表面移 除金屬層時，無須高k閘極介電質作爲止蝕刻層。本發明 _ 之方法提供此種程序。 κ 【發明內容及實施方式】 描述一種製造半導體裝置之方法。此方法包含形成第 φ 一介電層於基板上，形成溝槽於該第一介電層內，以及形 成第二介電層於基板上。第二介電層具有形成於溝槽中之 桌一部分以及第一部分。具有第一工作函數之第一金屬層 形成於第二介電層之第一部份以及第二介電層之第二部分 上。形成於第二介電層第一部分上之第一金屬層係轉換成 具有第二工作函數之第二金屬層。 於下列說明中’提出多項細節以提供本發明詳盡之了 解。惟對於熟悉該項技藝者很明顯地可以在此描述者以外 φ 的許多方式實施本發明。因此本發明不限於下列揭露之特 定細節。 第1 a-1 i圖描述當執行本發明方法之實施例時可形成 . 之結構。第la圖代表當製造CMOS裝置時形成之中間結 構。此結構包含基板100之第一部分101以及第二部分 102。分隔區域103將第一部分1〇1自第二部分1〇2隔 開。多晶矽層104以及1〇6可分別形成於仿介電層105及 107上。多晶矽層104以及106分別位於側壁間隔體108 與1 09以及側壁間隔體1 1 〇與1 1 i之間。第一介電層i i 2 -6 - (3) 1282593 分隔側壁間隔體。 基板100可包含作爲可於其上建立半導體裝 的任何材料。分隔區域1 03可包含二氧化矽或其 晶體主動區域之其他材料。仿介電層1 〇 5與1 〇 7 二氧化矽或其他使基板自其他物質絕緣之其他材 以及弟—多晶砂層1 〇4與1 0 6較佳各介於約 2,000埃之間的厚度，以及更佳介於約500至約 φ 之間的厚度。那些層各可爲無摻雜或以類似物質 代地，一層可爲摻雜而另一層則無摻雜，或一層 雜（如以砷、磷或另一 η型材料）而另一層爲 (如以硼或另一 ρ型材料）。間隔體1 0 8、1 0 9、 較佳包含氮化矽，而第一介電層112可包含二氧 k材料。 對於熟悉該項技藝者而言很明顯地傳統程序 料與設備可用於產生第1 a圖之結構。如所示， φ 層1 12可藉由諸如傳統化學機械硏磨（CMP操作 露出第一以及第二多晶矽層104與106。雖未圖 圖結構可包含使用傳統程序形成的許多其他特徵 •矽止蝕刻層、源極與汲極區域以及一或更多緩衝 於形成第1 a圖之結構後，移除第一以及第 層104與106。於一較佳實施例中，可實施（多 刻程序移除那些層。此種濕蝕刻程序可包含在足 下以足夠的時間暴露層104與106至包含氫氧來 液中以移除實質上所有那些層。氫氧來源可包含 置之基底 他分隔電 各可包含 料。第一 1 0 0至約 1,600 埃 摻雜。替 爲η型摻 Ρ型摻雜 110、 111 化矽或低 步驟、材 第一介電 回磨以暴 示，第1 a (如氮化 層）° 二多晶矽 個）濕蝕 夠的溫度 源之水溶 於去離子 -7- (4) 1282593 水中約2至約30體積百分比之間的氫氧化氨或四烷基氫 氧化氨如四甲基氫氧化氨（TMAH )。 可藉由將η型多晶矽層暴露至一溶液中予以移除，該 溶液保持在約15°C至約90°C之間的溫度（以及較佳低於約 40°C )，包含於去離子水中約2至約30體積百分比之間

I 的氫氧化氨。於暴露步驟期間，其較佳維持至少一分鐘， 可能希望提供約10 KHz至約2,000 KHz之間的頻率同時 φ 消耗約1至約10 watt/cm2之音波能量。例如，可藉由將 約1，350埃厚之η型多晶矽層暴露至包含於去離子水中約 15體積百分比的氫氧化氨之溶液中約25 °C約30分鐘，同 時提供於約1，〇〇〇 KHz且消耗約5 watt/cm2之音波能量， 將η型多晶矽層移除。 取而代之，可藉由將η型多晶矽層暴露至一溶液中予 以移除，該溶液保持在約60 °C至約90 °C之間的溫度，包含 於去離子水中約20至約30體積百分比之間的TMAH，同 φ 時提供音波能量。可藉由將約1，350埃厚之η型多晶矽層 暴露至包含於去離子水中約25體積百分比的ΤΜΑΗ之溶 液中約80t約2分鐘，同時提供於約1，〇〇〇 KHz且消耗約 > 5 watt/cm2之音波能量，將實質所有此種η型多晶矽層移 除。 亦可藉由將Ρ型多晶矽層暴露至包含於去離子水中約 20至約30體積百分比之間的ΤΜΑΗ的溶液中足夠的時間 足夠的溫度（如介於約60°C至約90°C ) ’同時提供音波能 量，而將ρ型多晶矽層移除。熟悉該項技藝者可了解到應 -8- (5) 1282593 用於移除第一與第二多晶矽層104以及106之特定（多 個）濕蝕刻程序會隨著那些層之其一（如一層爲η型摻雜 而另一層爲Ρ型）或兩者皆摻雜或皆無摻雜而有變化。 例如，若層104爲η型摻雜而層1 〇6爲ρ型摻雜，可 能希望首先提供以氫氧化氨爲基礎之濕蝕刻程序以移除η 型層，接著以ΤΜAH爲基礎之濕蝕刻程序移除ρ型層。替 代地，可能希望能夠用以TMAH爲基礎之濕蝕刻程序同時 B 移除層104與106。 於移除第一與第二多晶矽層104與106後會暴露出仿 介電層105與107。於此實施例中，移除仿介電層1〇5與 107。當仿介電層105與107包含二氧化矽，可使用對於 二氧化矽有鈾刻選擇性之蝕刻程序將它們移除。此種飩刻 程序可包含將層105與107暴露於包含於去離子水中佔1 百分比之HF的溶液中。層105與107暴露之時間應有所 限制，因爲用於那些層的蝕刻程序亦會移除第一介電層 φ 1 12 —部分。知道這個情形後，若使用1百分比HF爲基 礎之溶液來移除層1 〇 5與1 0 7，較佳將裝置暴露於該溶液 中少於60秒，以及更佳約30秒或更少。如第 1 b圖所 示，仿介電層105與107之移除會於第一介電層112內造 成分別介於側壁間隔體108與109以及側壁間隔體110與 1 1 1的第一以及第二溝槽1 1 3與1 1 4。 於此實施例中，於移除仿介電層105與107後，於基 板100上形成第二介電層115。第二介電層115具有第一 部份130形成於第一溝槽113底部以及第二部分131…於 -9 - (6) 1282593 此實施例中形成於第二溝槽1 1 4底部。較佳地，第二介電 層1 1 5包含高k閘極介電層。可用於製造此種高k閘極介 電層之材料的一些包含：氧化給、矽氧化飴、氧化鑭、氧 化鑭鋁、氧化銷、矽氧化鉻、氧化鉬、氧化鈦、氧化鋇緦 鈦、氧化鋇鈦、氧化緦鈦、氧化釔、氧化鋁、氧化鉛銃鉅 以及鈮酸鉛錫。特別較佳者爲氧化飴、氧化銷以及氧化 鋁。雖然在此描述可用於形成高k閘極介電層之材料的幾 g 個範例，該層可由其他材料製造而成。 高k閘極介電層1 15可使用如傳統化學蒸氣沉積 (“ C V D ”）、低壓C V D或物理蒸氣沉積（“ p v D ”）程序之 傳統沉積方法形成於基板1 00上。較佳地，可使用傳統原 子層CVD程序。於此種程序中，金屬氧化先驅質（如金 屬氯化物）以及蒸氣可以選定的流速供給至CVD反應器 中，該C V D反應器可以選定的溫度與壓力操作以於基板 1 0 0與高k閘極介電層1 1 5之間產生原子級平滑表面。應 φ 將CVD反應器操作足夠地久以形成具有希望之厚度的 層。於大部分的應用中，高k閘極介電層1 1 5應小於約60 埃之厚度，以及更佳者介於約5埃以及40埃之厚度。如 第lc圖所示，當原子層CVD程序用於形成高k閘極介電 層1 1 5時，此層會形成在溝槽1 1 3與1 1 4兩側以及那些溝 槽之底部。若高k閘極介電層115包含氧化物，其可能會 根據用來製造其之程序而於任意的表面處產生氧空隙以及 無法令人接受之雜質程度。可能希望自層115移除雜質， 並在其沉積後氧化以產生幾乎理想的金屬：氧化學計量。 -10- (7) 1282593 爲了自那層移除雜質且增加層的氧容量，.可對高k閘 極介電層1 1 5提供濕化學處理。此種濕化學處理可包含將 高k閘極介電層1 1 5暴露於包含過氧化氫之溶液中足夠的 溫度足夠的時間，以自高k閘極介電層1 1 5移除雜質並增 加高k閘極介電層115之氧容量。暴露高k閘極介電層 1 1 5之適當的時間與溫度係取決於高k閘極介電層1 1 5希 望獲得之厚度以及其他特性。 p 當高k閘極介電層115暴露在以過氧化氫爲基礎之溶 液中時，可使用包含介於約2%與約30%體積之過氧化氫 的水溶液。那暴露步驟應在介於約15°C以及40 °C約之間至 少一分鐘的條件下進行。於特別佳的實施例中，高k閘極 介電層115係暴露在包含約6.7%體積之H202之水溶液中 約10分鐘約25t的溫度。於那個暴露步驟期間，可能希 望提供介於約10 KHz與約2000 KHz之頻率且消耗介於約 1與約1〇 watt/cm2之間的音波能量。於較佳實施例中， φ 可提供於約1，〇〇〇 KHz之頻率且消耗約5 watt/cm2之音波 能量。 雖然未顯示於第1 c圖中，可能希望形成不大於5奈 米厚之蓋層於高k閘極介電層115上。可藉由噴濺一至五 單層的矽或另一材料於高k閘極介電層1 1 5上形成此種蓋 層。可接著氧化蓋層，例如藉由使用電漿加強化學蒸氣沉 積程序或包含氧化劑之溶液，以形成蓋氧化介電質。 雖然於一些實施例中，可能希望形成蓋層於高k閘極 介電層1 1 5上，於所述實施例中，第一金屬層1 1 6係直接 -11 - (8) 1282593 形成於層1 1 5上以產生第1 c圖之結構。第一金屬層1 1 6 具有第一工作函數並且形成於高k閘極介電層115之第一 部分以及高k閘極介電層115之第二部分兩者上。第一金 屬層1 1 6可包含任何可衍生出金屬閘極電極之導電材料， 且可使用熟知的PVD或CVD程序形成於高k閘極介電層 1 1 5 上。 用於形成第一金屬層1 1 6之η型材料之範例包含： g 鉛、鉻、鈦、鉬、鋁以及包含這些元素的金屬碳化物，亦 及碳化鈦、碳化錐、碳化鉅、碳化飴以及碳化鋁。若爲η 型金屬，第一金屬層1 1 6可替代地包含鋁化物，如包含 給、銷、鈦、鉬之鋁化物。可用之Ρ型金屬的範例包含： 釕、鈀、舶、鈷、鎳以及導電金屬氧化物，如氧化釕。雖 然可描述可用於形成第一金屬層1 1 6材料的幾個範例，那 層可由許多其他材料製成。 第一金屬層1 1 6應足夠的厚以確保任何形成於其上的 • 材料不會大幅影響其工作函數。較佳者，第一金屬層116 介於約25埃以及約300埃之厚度，以及更佳介於約25埃 以及約200埃之厚度。當第一金屬層1 16包含η型材料 時’層1 16較佳具有介於約3.9 eV以及約4.2 eV之工作 函數。當第一金屬116包含ρ型材料，層116較佳具有介 於約4.9 eV以及約5.2 eV之工作函數。 於一較佳實施例中，第一金屬層1 1 6具有適合形成如 NM〇S或PMOS之第一種類之閘極電極的第一工作函數， 但不適用於形成第二種類的閘極電極。若例如第一金屬層 -12- (9) 1282593 1 16具有適合形成NMOS閘極電極之第一函數，則第一金 屬層116的一部分必須轉移成具有適合形成PMOS閘極電 極之第二工作函數之第二金屬層。類似地，若第一金屬層 116之具有適用於形成PMOS閘極電極第一工作函數，則 第一金屬層116的一部分必須轉移成具有適合形成NMOS 閘極電極之第二工作函數之第二金屬層。 於所述實施例中，形成高k閘極介電層1 1 5之第一部 p 分130上的第一金屬層116係轉換成具有第二工作函數之 第二金屬層。可藉由添加工作函數位移成分將第一金屬層 116的一部分轉換成具有第二工作函數之第二金屬層。可 例如藉由遮罩第一金屬層1 1 6的一部分，接著將工作函數 位移成分可例如加至第一金屬層116的未遮罩之部分，而 得以將工作函數位移成分加至第一金屬層1 1 6的一部分。 添加此種工作函數位移成分至第一金屬層116的未遮罩之 部分的程序範例包含離子佈値、電漿加強離子佈値、熔爐 φ 擴散以及電漿沉積。 此外，可藉由沉積施體金屬層於第一金屬層116上， 並且將於不應被變更之第一金屬層116處之施體金屬層移 除，接著導致工作函數位移成分從施體金屬層擴散至第一 金屬層116，而將工作函數位移成分添加至第一金屬層 1 1 6。於一實施例中，在沉積此種施體金屬層於第一金屬 層1 1 6上後，並且在導致工作函數位移成分從施體金屬層 擴散至第一金屬層116前，將施體金屬層之第一部分遮 罩，並移除未被遮罩之施體金屬層的第二部分。取而代 •13- (10) 1282593 之，可於第一金屬層116的一部分上形成遮罩，施體金屬 層可沉積於第一金屬層1 1 6暴露的部分以及該遮罩層上， 並且在導致工作函數位移成分從施體金屬層擴散至第一金 屬層116前，移除遮罩層一以及之前沉積於其上之施體金 屬層之部分。 第ld-li圖描述本發明一實施例，其中於第一金屬層 1 1 6形成於高k閘極介電層1 1 5上之後將第一金屬層i i 6 φ 的一部分遮罩，並接著將第一金屬層1 1 6暴露出的部分轉 換成具有第二工作函數之第二金屬層。爲了遮罩例如形成 於高k閛極介電層115之第二部分131上的第一金屬層 116，可首先將遮罩層132形成於第一金屬層116上，如 第1 d圖所示。 於一較佳實施例中，遮罩層1 3 2包含犧牲光吸收材料 ( “Sacrificial Light Absorbing Material; SLAM”） 132， 其可旋塗於第一金屬層116上。SLAM 132之第一部分 φ 133覆蓋高k閘極介電層115之第一部分130，以及SLAM 132之第二部分134覆蓋高k閘極介電層115之第二部分 131。在沉積SLAM 132於第一金屬層116上後，移除 • SLAM 132之第一部分133同時保留SLAM 132之第二部 分134。可以下列方式移除SLAM 132之第一部分133。 首先，將一層光阻（未圖示）沉積於SLAM 132上，接著 將之圖形化以使其僅覆蓋SLAM 132之第二部分134。接 著藉由例如提供適當濕蝕刻程序移除暴露的第一部# 133。於移除SLAM 132之部分133後，接著移除圖形化 -14- (11) 1282593 的光阻層。結果爲暴露出形成於高k閘極介電層〗2 5之第 一部分13〇上的第一金屬層II5，如第16圖所示。 SLAM 132可包含例如旋塗玻璃（“s〇G”）層或旋塗 聚合物（“SOP”）層，其包含光吸收染料。光吸收染料較 佳吸收具有用於圖形化上層光阻層之波長的光。此外， SLAM 132(無論SOG或S Ο P )應完全且均勻塡充溝槽 1 1 3與1 1 4，並且具有與第一金屬層丨][6相比會被選擇性 • 移除之濕触刻特性。 於移除覆蓋局k閘極介電層115之第一部分130的 SLAM 132之後，第一金屬層116(形成於高k閘極介電 層115之第一部分130上）係轉換成第二金屬層135，如 第1 f圖所示。如上所述，可用各種方式將第一金屬層n 6 暴露的部分轉移成第二金屬層135 —例如藉由透過適當 離子佈値、電漿加強離子佈値、熔爐擴散或電漿沉積將工 作函數位移成分添加至第一金屬層116之未被遮罩的部 • 分。取而代之，施體金屬層可沉積於第一金屬層116暴露 的部分以及SLAM 132上，之後移除SlaM 132 (以及先 前沉積於其上之施體金屬層），隨後導致工作函數位移成 • 分從施體金屬層擴散至第一金屬層116暴露的部分。 於一較佳實施例中，第一金屬層1 1 6暴露的部分係暴 露於至少一部分自工作函數位移成分衍生之電漿中。若第 一金屬層1 1 6包含η型材料，則工作函數位移成分較佳包 含例如電負値局於約2 · 8之相對高電負性之元素。若第一 金屬層1 1 6包含ρ型材料，則工作函數位移成分較佳包含 -15- (12) 1282593 例如電負値少於約1 .7之相對低電負性之元素。 第2圖提供顯示材料之工作函數如何隨電負性改變之 圖。將大量具有相對高電負性之材料添加至第一金屬層 1 1 6暴露的部分會提升第一金屬層11 6那部份之工作函 數。將大量具有相對低電負性之材料添加至第一金屬層 116會降低第一金屬層116之工作函數。 從圖中明顯可知，可增加n型金屬層之工作函數使其 B 可能適用於形成PMOS閘極電極之元素包含：氮、氯、 氧、氟以及溴。氟爲用於提升n型金屬層之工作函數特別 較佳之元素。可降低Ρ型金屬層之工作函數使其可能適用 於形成NMOS閘極電極之元素包含：金屬化鑭、銃、鉻、 飴、鋁 '鈦、鉅、鈮以及鎢。其他可能有用之元素包含鹼 金屬與鹼土金屬。鋁與鈽爲用於降低ρ型金屬層之工作函 數特別較佳之元素。 最佳適合用於提升或降低第一金屬層116之工作函數 φ 至希望程度的元素會取決於第一金屬層116的構成與特 性。雖在此指出可位移第一金屬層1 1 6之工作函數的數個 元素之範例’亦可替代使用其他元素。故本發明之程序可 預見任何可將第一金屬層116暴露部分轉移成具有第二工 作函數之第一金屬層之元素的使用。最佳加入單一元素或 替代地加入多種元素至層1 1 6取決於特定應用。添加至第 一金屬層116暴露部分以位移其工作函數至目標程度的工 作函數位移成分（或諸成分）之最佳濃度亦取決於層i ][ 6 構成與特性（包含其最初工作函數）、使用之工作函數位 -16 - (13) .1282593 移成分的種類以及目標工作函數。 於一特別佳實施例中，第一金屬層1 1 6包含具有介於 約3 · 9與約4.2之第一工作函數之η型材料，以及n型金 屬之暴露部分轉移成具有介於約4·9與約5.2之第二工作 函數之第二金屬。此種η型金屬層可藉由暴露於以氟爲基 礎之電漿中轉移成具有第二工作函數之第二金屬。 可於電子迴旋共振（“ECR”）電漿反應器中進行此轉 φ 移。可以下列方式於此種反應器內產生以氟爲基礎之電 漿。首先，如六氟化硫之含氟化合物以及連同如氬之惰性 氣體係供應至反應器內。應將此化合物足夠的量供應至反 應器以確保會發生希望的轉移。接著，應在適當環境下 (如溫度、壓力、射頻與功率）以足夠時間操作反應器， 以將足夠的氟加至第一金屬層116以產生具有至少4.9 eV 之工作函數的第二金屬層。可能希望以低功率執行此操 作，例如介於100 watts與150 watts。 φ 相信此種程序會導致有活動力之氟離子從電漿分離並 與第一金屬層116互動產生第二金屬層135。由於第一金 屬層116相對薄，需要針對不同金屬層種類以及不同厚度 > 改變操作狀況，以確保電漿沉積處理不會噴濺第一金屬層 116。於轉移第一金屬層116暴露的部份成第二金屬層135 之後，可移除SLAM 132之第二部分134以產生第lg圖 之結構。可使用適當濕蝕刻程序移除SLAM 132。 雖然於此實施例中SLAM 132係用於遮罩第一金屬層 的一部分，亦可替代地使用其他傳統遮罩材料。但於本發 -17- (14) 1282593 明之方法中提供犧牲光吸收材料作爲遮罩材料可至少有下 列的好處。此種犧牲光吸收材料可比無法恰當塡充如光阻 之其他材料更能塡充窄溝槽。此外，用於移除各種犧牲光 吸收材料之傳統蝕刻程序可有效移除此種材料而不會移除 大量的下層金屬層。 於此實施例中，將第一金屬層1 1 6 —部分轉移成第二 金屬層135後（並且移除SLAM 132 )，溝槽1 13與1 14 p 剩餘的部分可塡充有能輕易磨光之材料，如鎢、鋁、鈦或 氮化欽。此種溝槽塡充金屬，如金屬1 21，可使用傳統金 屬沉積程序沉積於整個裝置上產生第1 h圖之結構。塡充 金屬121、第二金屬層135'第一金屬層116以及高k閘 極介電層115可接著透過例如適當CMP程序自第一介電 層1 1 2的表面移除，如第1 i圖所示。 於此實施例中，係在與自第一介電層1 1 2移除塡充金 屬 121的同時自第一介電層 112表面移除第二金屬層 φ 135、第一金屬層116以及高k閘極介電層115。於其他實 施例中，係在與自塡充金屬121沉積於第一金屬層116以 及第二金屬層135之前自第一介電層112表面移除第二金 屬層135、第一金屬層116以及高k閘極介電層115。 移除溝槽塡充金屬i 2〗後，除了於其塡充溝槽1 1 3與 1 1 4之處，使用傳統沉積程序在所得之結構上沉積蓋介電 層（未圖示）。此種蓋介電層沉積後用於完成裝置之程序 步驟，如裝置接觸、金屬互連以及被動層之形成對熟悉該 項技藝者而言爲習知，故將不在此描述。 -18- (15) •1282593 第3 a - 3 e圖代表當執行第1 a -1 i圖之實施例以產 含P/N接面之裝置時形成之結構的剖面。此種裝置可 包含SRAM，其可於程序發展工作中使用。第3a-3 e 表與第1 a-1 i圖代表之對應剖面之平面垂直配置之結 於此太樣中，第3a-3e圖代表當將裝置從第ia—u圖 之位置旋轉90°時所得之剖面。第3a_3e圖對應第la-中所示之溝槽內所建造之結構。 B 於此實施例中，第3a圖顯示形成於介電層105 多晶矽層104與122，其中介電層105係形成於基板 上之。此結構可使用上述材料與程序步驟產生。雖然 施例描述兩個可不同摻雜之多晶矽層，於替代實施例 形成單一多晶砂層於介電層105上。 於形成第3 a圖之結構後，使用諸如上述程序步 除多晶矽層 104與 122以及介電層 1〇5，以產生 1 1 3 -如第3b圖所示。接著以高k閘極介電層1 15 # 第一金屬層1 1 6覆蓋溝槽1 1 3以產生第3 c圖之結構 爲先前以描述過形成那些層之程序步驟以及材料，將 此進一步詳述。

接著遮罩第一金屬層116之部分141，並將那層 一部分轉移成第二金屬層135，產生第3d圖之結構。 除遮罩後’溝槽1 i 3其餘的部分係以可輕易磨光之 (如溝槽塡充材料1 2 1 )塡充。接著移除那個溝槽塡 屬-連同第二金屬層135、第一金屬層116以及高k閘 電層1 1 5之下部分，除了溝槽塡充金屬塡充溝槽J J 生包 例如 圖代 構。 顯示 1 i圖 上之 100 此實 中可 驟移 溝槽 以及 。因 不在 之另 於移 材料 充金 極介 3之 •19- (16) 1282593 處，如第3 e圖中所示。傳統C Μ P操作可用於回磨溝槽塡 充金屬以及下層材料。省略用於完成裝置之程序步驟，因 其爲熟悉該項技藝者熟知。 於第3a-3e圖所代表之實施例中，若第一金屬層n6 爲η型’第一金屬層135爲ρ型。若第一金屬層116爲ρ 型，第二金屬層135爲η型。於所得之裝置中，ρ/Ν接面 124在第一金屬層116與第二金屬層135會合處。於具有 φ 第3e圖結構之裝置中，相鄰溝槽（如第ja-u圖之溝槽 114 -於第3e圖中未顯示）可具有相反配置之P/N接 面。於此種相鄰溝槽內，第二金屬層1 3 5可在第3 e圖中 第一金屬層116接觸介電層之處接觸高k閘極介電層 115，同時第一金屬層116可在第3e圖中第二金屬層135 接觸介電層之處接觸高k閘極介電層1 1 5。 雖然第3a-3e圖之實施例描述用於形成具有ρ/Ν接面 的結構之方法，其他實施利可用於形成不包含P/N接面之 • 裝置。例如，於其他裝置中，如第Π圖所示之第一金屬 餍116可沿著溝槽114整個寬度覆蓋溝槽114，同時如第 li圖所示之第二金屬層135可沿著溝槽113整個寬度覆蓋 溝槽1 1 3。本發明之方法故不限於形成具有ρ/Ν接面之裝 虞。 承上述，上述第二介電層之上述第二部分可形成於第 二溝槽內，與容納第二介電層之第一部分的第一溝槽不 同’或替代地可形成於容納第二介電層之第一部分相同之 溝槽內。於所述之實施例中，可包含高k閘極介電層之第 -20- (17) 1282593 二介電層係於第一介電層形成後形成。於替代實施例中， 此種第二介電層可於形成第一介電層之前形成。 第4 a -4 e代表當執行本發明之方法的第二實施例時形 成之結構的剖面。於此第二實施例中，於形成如第1 c圖 之結構後，施體金屬層420係沉積於第一金屬層416上一 產生第4a圖所示之結構。施體金屬層42〇包含工作函數 位移成分。若第一金屬層416包含η型金屬，則施體金屬 鲁 層420可包含釕、鈀、鉑、銥，各種耐火金屬氮化物（如 氮化鎢或氮化鉬），或包含那些材料一或更多者之合金或 化合物。若第一金屬層416包含η型金屬，則施體金屬層 4 2 0可包含飴、锆、鈦、鉬、鑭或包含那些材料一或更多 者之合金或化合物。 雖然已在此描述用於形成施體金屬層420之材料的數 個範例，可由許多其他材料製造那層。可使用傳統PVD 或CVD程序形成施體金屬層420於第一金屬層416上， φ 較佳介於約25埃與約300埃之厚度，以及更佳介於約25 埃與約200埃之厚度。 於沉積施體金屬層420於第一金屬層416上後，形成 • 遮罩層440於沉積於高k閘極介電層4 1 5第一部分上之第 一金屬層上的施體金屬層420上。遮罩層440可包含以 SOG或SOP基礎之犧牲光吸收材料，或另一傳統遮罩材 料。可使用傳統程序步驟沉積並圖形化遮罩層4 4 0以產生 第4b圖之結構。接著可經由適當蝕刻操作移除施體金屬 層420之暴露部分，並隨後移除遮罩層440，如第4c圖所 -21 - (18) 1282593 示。 接著提供局溫退火以將形成於高k閘極介電層 第一部分430上之第一金屬層416轉移成第二 435，產生第4d圖之結構。快速熱退火（“RTA”） 其中溫度快速攀升與下降時間相對的短之退火程序 以足夠。於一較佳實施例中，應於惰性環境或真空 於約300°C以及約600°C進行此種RTA程序。雖然 g 序可能爲較佳者，於替代實施例中，可執行持續介 分鐘以及約2小時之高溫退火。 針對進行高溫退火之適當時間、溫度以及其他 件可取決於第一金屬層416以及施體金屬層420之 希望獲得的結果亦可取決於那些金屬層之本質。若 一金屬層包含η型金屬，則應在能夠將n型金屬層 分轉移成具有工作函數介於約4 · 9以及約5.2之ρ 層之條件下提供退火。若替代地第一金屬層包含 # 屬，則應在能夠將Ρ型金屬層之一部分轉移成具有 數介於約3 · 9以及約4 · 2之η型金屬層之條件下 火。 在將第一金屬層416轉移成第二金屬層435後 塡充金屬421沉積至第一金屬層416以及第二金屬 上。可接著移除塡充金屬421、第二金屬層435、 屬層416以及高k閘極介電層415，除了它們塡充 部分，產生第4e圖之結橇。省略了用於完成裝置 步驟，因其爲熟悉該項者熟知者。與第1 a - i i圖之 415之 金屬層 ，亦即 ，可能 下以介 RTA程 於約1 操作條 本質。 例如第 之一咅 型金屬 P型金 工作函 提供退 ，可將 層435 第一金 溝槽之 之程序 實施例 -22- (19) 1282593 類似’第4e圖之第一金屬層416可沿著溝槽414整個寬 度覆盍溝槽414，同時第4e圖之第二金屬層435可沿著溝 槽413整個寬度覆蓋溝槽413。替代地，第4a_4e圖之實 施例可用於形成具有P/N接面之結構，如第3e圖之結構 類似。 如上述，本發明之方法可產生包含高k閘極介電層以 及具有適當對於NMOS以及PMOS電晶體的工作函數之金 φ 屬閘極電極之C Μ 0 S裝置。此方法可致能替代閘極程序以 產生此種CMOS裝置而無需自下層高k閘極介電層移除金 屬閘極層的一部分。結果爲，本發明之程序可防止此種移 除步驟破壞高k閘極介電層。雖然上述實施例提供能自本 發明之應用得到好處之用於形成CMOS裝置之程序範例， 但本發明並不限於這些特定的實施例。 雖上述說明指出可用於本發明之特定某些步驟與材 料，熟悉該項技藝者應可了解到能夠作出許多變更與替 φ 代。因此，所有此種變更、變化、替代與添加係落在由所 附之申請專利範圍界定的本發明之精神與範疇內。 ，【圖式簡單說明】 第1 a-1 i圖代表當執行本發明方法之一實施例時可形 成之結構的剖面。 第2圖提供顯示各種元素之工作函數如何與它們的電 負性變化之圖。 第3a-3e圖代表當執行第la-li圖之實施例以產生包 -23- (20) 1282593 含P/N接面於溝槽內之裝置時可形成之結構的剖面。 第4a-4e圖代表當執行本發明方法之第二實施例時可 形成之結構的剖面。 【主要元件符號說明】 100 :基板 1 0 1 :第一部分

102 :第二部分 103 :分隔區域 1 〇 4 :多晶矽層 1 0 5 :仿介電層 1 〇 6 :多晶矽層 107 :仿介電層 108，109, 1 10，1 1 1 :側壁間隔體 1 12 :第一介電層 1 1 3 :第一溝槽 1 1 4 :第二溝槽 1 15 :介電層 1 16 :第一金屬層 121 :金屬 122 :多晶矽層 1 24 : P/N 接面 1 3 0 :第一部分 1 3 1 :第二部分 -24- •1282593 :遮罩層 :第一部分 :第二部分 :第二金屬層 :部分 :第一溝槽 :第二溝槽 :第一金屬層 :施體金屬層 :塡充金屬 :第二金屬層 :遮罩層

Claims (1)

1282593 ⑴ 十、申請專利範圍 附件2 : 第94128627號專利申請案 中文申請專利範圍替換本 民國96年2月15日修正 1. 一種製造半導體裝置之方法，包含： 形成第一介電層於基板上； 形成溝槽於該第一介電層內； 形成第二介電層於基板上，第二介電層具有形成於溝 槽底部之第一部分以及第二部分； 形成具有第一工作函數之第一金屬層於該第二介電層 上之第一部分以及第二介電層之第二部分上；以及 3¾"形成於弟一·介電層之弟一*部分上之該第一金屬層轉 換成具有第二工作函數之第二金屬層。 2 ·如申請專利範圍第1項之方法，其中該第二介電層 包含於第一介電層形成於基板上之後形成於該基板上之高 k閘極介電層。 3 ·如申請專利範圍第2項之方法，其中該高k閘極介 電層包含選自由氧化給、矽氧化給、氧化鑭、氧化鑭鋁、 氧化鍩、矽氧化鉻、氧化鉬、氧化鈦、氧化鋇緦鈦、氧化 鋇鈦、氧化緦鈦、氧化釔、氧化鋁、氧化鉛銃鉅以及鈮酸 鉛錫所組成之族群之材料。 4 ·如申請專利範圍第1項之方法，其中該第一金屬層 包含選自由給、銷、鈦、鉅、鋁、金屬碳化物、鋁化物、 (2) (2)1282593 釕、鈀、鈷、鈷、鎳以及導電金屬氧化物所組成之族群的 材料。 5 .如申請專利範圍第1項之方法，其中形成於該第二 介電層之第一部分上的該第一金屬層係轉換成具有第二工 作函數之第二金屬層藉由： 遮蔽形成第二介電層之第二部分上之該第一金屬層； 而後 將工作函數位移成分添加至形成於該第二介電層之第 一部分上的該第一金屬層。 6.如申請專利範圍第1項之方法，其中藉由將該第一 金屬層暴露至以氟爲基礎之電漿中而將該工作函數位移成 分加至該第一金屬層。 7 .如申請專利範圍第6項之方法，其中形成於該第二 介電層之第一部分上之該第一金屬層係藉由以下步驟轉換 成具有第二工作函數之第二金屬層： 形成犧牲光吸收材料於該第一金屬層上，該犧牲光吸 收材料之第一部分覆蓋該第二介電層之第一部分以及該犧 牲光吸收材料之第二部分覆蓋該第二介電層之第二部分； 移除該犧牲光吸收材料之第一部分同時保留該犧牲光 吸收材料之第二部分，暴露出形成於該第二介電層之第一 部分上之該第一金屬層； 使形成於該第二介電層之第一部分上之該第一金屬層 接受至少一部分由六氟化硫衍生之電漿的處理；而後 移除該犧牲光吸收材料之第二部分。 -2- (3) (3)1282593 8 ·如申請專利範圍第1項之方法，其中形成於該第二 介電層之第一部分上之該第一金屬層係藉由以下步驟轉換 成具有第二工作函數之第二金屬層： 形成包含工作函數位移成分之施體金屬層於形成於該 第二介電層之第一部分上之該第一金屬層上·，而後 施加高溫退火處理，以令工作函數位移成分自施體金 屬層擴散至該第一金屬層。 9.如申請專利範圍第8項之方法，進一步包含： 沉積該施體金屬層於該第一金屬層上； 形成遮罩層於沉積於位在該第二介電層之第一部分上 方的該第一金屬層上的該施體金屬層上； 移除沉積於位在該第二介電層之第二部分上方的該第 一金屬層上之該施體金屬層暴露的部分； 移除該遮罩層；以及 提供該高溫退火處理；以及其中： 該施體金屬層包含選自由釕、鈀、鉑、銥、耐火金屬 氮化物、給、銷、鈦、鋁以及鑭所組成之族群之材料；以 及 該高溫退火處理係發生在至少約3 00 °C之溫度至少一 分鐘以產生具有第二工作函數之第二金屬層。 1 0 ·如申請專利範圍第1項之方法，其中該第一金屬 層係介於約25至約300埃之間的厚度，並具有介於約3.9 eV至約4.2 eV之間的工作函數，以及第二金屬層具有介 於約4.9 eV至約5.2 eV之間的工作函數。 (4) 1282593 11 ·如申請專利範圍第1項之方法，其中該第一金屬 層係介於約25至約3 00埃之間的厚度，並具有介於約4 9 eV至約5.2 eV之間的工作函數，以及第二金屬層具有介 於約3.9 eV至約4.2 eV之間的工作函數。 12·如申請專利範圍第1項之方法，其中該第二介電 層係在該第一介電層形成於該基板上之前形成於該基板 上’以及其中該第二介電層之第二部分如同該第二介電層 之第一部分係形成於該溝槽之底部。 13·如申請專利範圍第1項之方法，其中該第二介電 層之第二部分係形成於形成於該第一介電層內之第二溝槽 底部。 I4.一種製造半導體裝置之方法，包含： 形成第一介電層於基板上； 形成溝槽於第一介電層內； 形成高k閘極介電層於該基板上，該高k閘極介電層 具有第一部分，該第一部分形成於該溝槽底部，以及第二 部分； 形成第一金屬層於該高k閘極介電層之該第一與該第 二部分兩者上，該第一金屬層具有第一工作函數； 形成犧牲光吸收材料於該第一金屬層上，該犧牲光吸 收材料之第一部分覆蓋該高k閘極介電層之該第一部分以 及該犧牲光吸收材料之第二部分覆蓋該高k閘極介電層之 該第二部分； 移除該該犧牲光吸收材料之第一部分同時保留該犧牲 -4 - (5) (5)1282593 光吸收材料之第二部分，暴露出該第一金屬層之部分； 將該弟一金屬層之暴露的部分轉換成具有第二工作函 數之第二金屬層；以及 移除該犧牲光吸收材料之該第二部分。 1 5 .如申請專利範圍第1 4項之方法，其中將該第一金 屬層之暴露的部分轉換成具有第二工作函數之第二金屬層 係藉由使該第一金屬層之暴露部分接受以氟爲基礎之電漿 的處理。 1 6 ·如申請專利範圍第1 5項之方法，其中該第一金屬 層係介於約25至約3 00埃之間的厚度，並具有介於約3.9 eV至約4.2 eV之間的工作函數，並且包含選自由給、 锆、鈦、鉅、鋁、金屬碳化物以及鋁化物所組成之族群的 材料，以及該第二金屬層具有介於約4.9 eV至約5.2 eV 之間的工作函數。 17.—種製造半導體裝置之方法，包含： 形成第一介電層於基板上； 形成溝槽於第一介電層內； 形成高k閘極介電層於基板上，該高k閘極介電層具 有第一部分，該第一部分形成於該溝槽底部，以及第二部 分； 形成第一金屬層於該高k閘極介電層之第一與第二部 分兩者上，該第一金屬層係介於約25至約300埃之間的 厚度並具有第一工作函數； 形成施體金屬層，其包含工作函數位移成分，於該第 -5- (6) 1282593 一金屬層之第一部分上；以及 提供高溫退火處理至該施體金屬層，以令工作函數 移成分自該施體金屬層擴散至該第一金屬層以將該第一 屬層之該第一部分轉換成具有第二工作函數之第二金 層。 1 8 .如申請專利範圍第1 7項之方法，進一步包含： 沉積該施體金屬層於該第一金屬層上； 形成遮罩層於沉積於位在該高K閘極介電層之第一 分上方的該第一金屬層上的該施體金屬層上； 移除沉積於位在該高K閘極介電層之該第二部分上 的該第一金屬層上之該施體金屬層暴露的部分； 移除該遮罩層；以及 提供該高溫退火處理；以及其中： 該施體金屬層包含選自由釕、鈀、鉑、銥、耐火金 氮化物、給、鉻、鈦、鋁以及鑭所組成之族群之材料； 及 該高溫退火處理係發生在至少約3 00 °C之溫度至少 分鐘以產生具有第二工作函數之該第二金屬層。 1 9 .如申請專利範圍第1 8項之方法，其中該第一金 層具有介於約3 · 9 eV至約4 · 2 eV之間的工作函數，並 包含選自由給、锆、鈦、鉅、鋁、金屬碳化物以及鋁化 所組成之族群的材料，以及第二金屬層具有介於約4.9 至約5.2 eV之間的工作函數。 2 0.如申請專利範圍第18項之方法，其中該第一金 位 金 屬 部 方 屬 以 屬 且 物 eV 屬 1282593 (7) 層具有介於約4.9 eV至約5.2 eV之間的工作函數，並且 包含選自由釕、鈀、鈾、鈷、鎳以及導電金屬氧化物所組 成之族群的材料，以及第二金屬層具有介於約3.9 eV至約 4.2 eV之間的工作函數。