TWI279799B - Nonvolatile ferroelectric memory device - Google Patents

Description

1279799 · 九、發明說明： 【發明所屬之技術領域】 本發明大抵關於一種非揮發性鐵電記憶體裝置，且更明 確地說，關於一種使用一非揮發性記憶體單元之一通道電 阻而控制其讀取/寫入操作之技術，該通道電阻係藉由一 奈米比例之記憶體裝置内之一鐵電材料之極化狀態而呈差 異化。 【先前技術】 瞻 大體上，一鐵電隨機存取記憶體（文後稱為，FeRAM，）已 相當引人注目地成為下一代記憶體裝置，因為其資料處理 速度已快到如同動態隨機存取記憶體（文後稱為，dram，) 者’且可以在電力切斷後保存資料。 具有相似於DRAM結構之FeRAM包括由一鐵電物質構成 之電容器’因此其利用鐵電物質之一高殘留極性特徵，即 在一電場消失後資料並未被刪除。 上述FeRAM之技術内容係揭露於本發明同一發明人之韓 • 國專利申請案2001-57275號。因此，FeRAM之基本結構及 操作在此即不予以贅述。 習知非揮發性FeRAM裝置之一單位單元包含一切換元件 及非揮兔性鐵電電谷器。切換元件依據一字元線之狀態 而執行一切換操作，以將一非揮發性鐵電電容器連接於一 次位元線。非揮發性鐵電電容器連接於切換元件之一板線 與一端子之間。 在此，習知FeRAM之切換元件係一 NMOS電晶體，其切 101039.doc -6- 1279799. 換操作係由一閘控信號控制。 圖1係一截面圖，說明習知非揮發性鐵電記憶體裝置。 習知1-T(一電晶體）FET(場效電晶體）單元包含一 N型汲 極區2及一 N型源極區3，二者皆形成於一 P型區基板1上。 一鐵電層4形成於一通道區上，及一字元線5形成於鐵電層 4上。 上述習知非揮發性FeRAM裝置藉由使用記憶體單元之一 通道電阻而讀取及寫入資料，該通道電阻係依據鐵電層4

之極化狀態而呈差異化。亦即，當鐵電層4之極性將正電 荷誘導至通道時，記憶體單元變成一高電阻狀態而呈切 斷。反之，當鐵電層4之極性將負電荷誘導至通道時，記 憶體單元變成一低電阻狀態而呈導通。 惟’在習知非揮發性FeRAM裝置中，當單元尺寸變得較 小時，一資料維持特徵即衰退，使得其難以執行該單元之 正常操作。亦即，一電壓係在讀取/寫入模式中被施加於 一相鄰單元，以破壞未選擇單元之資料，使得介面雜訊產 生於該等單元之間’且其難以執行一隨機存取操作。 【發明内容】 據此本發明之一目的在形成一浮動通道層於一字元 與一底部字元線之間，A 一 、l s P型〉及極區、一 P型通洁f

及一 p型源極區，萨此敌盖i逋道Q 错此改善一貧料維持特徵。 本發明之另一目的在提 一圮悻舻輩-陆 上这°己隐體早兀，以利於控制 4體早70陣列之讀取 可靠性… ㈣減改㈣單元之 了减小该早兀之整體尺寸。 101039.doc 1279799, · 在一實施例中，一種非揮發性鐵電記憶體裝置包含一絕 緣層，其形成於一底部字元線上；一浮動通道層；一鐵電 層，其形成於該浮動通道層之該通道區上；及一字元線， 其开》成於该鐵電層上。該浮動通道層包含一形成於該絕緣 層上且保持在一浮動狀態之P型通道區、連接於該通道區 二側之一 P型汲極區及一 P型源極區。在此，不同之通道電 阻係依據該鐵電層之極性狀態而被誘導至該通道區，使該 資料被讀取及寫入。 在另一貫施例中’一種非揮發性鐵電記憶體裝置包含一 單位單元陣列，該單位單元陣列包括複數條底部字元線； 複數個絕緣層；一浮動通道層；複數個鐵電層；及複數條 字元線。該等複數個絕緣層分別形成於該等複數條底部字 元線上。該浮動通道層包含複數個位於該等複數個絕緣層 上之P型通道區、及交替地串聯於該等複數個p型通道區之 P型汲極與源極區。該等複數個鐵電層分別形成於該浮動 通道層之該等複數個P型通道區上。該等複數條字元線分 別形成於該等複數個鐵電層上。在此，該單位單元陣列係 藉由依據該等複數個鐵電層之極性狀態而將不同之通道電 阻誘導至邊等複數個P型通道區，而讀取及寫入複數個資 料。 在又一貫施例中，一種非揮發性鐵電記憶體裝置包含複 數個記憶體單元；一第一切換元件；及一第二切換元件。 該等複數個記憶體單元之切換操作係分別依據施加於複數 條字元線與複數條底部字元線之電壓、及串聯於複數個浮 101039.doc 1279799 . 動通道層之處，而選擇性地控制。該第一切換元件係反應 於一第一選擇信號，以將該等複數個記憶體單元選擇性地 連接於一位元線。該第二切換元件係反應於一第二選擇信 號’以將該等複數個記憶體單元選擇性地連接於一感測 線。在此，該等複數個記憶體單元各包含一絕緣層，其形 成於該底部字元線上；該浮動通道層，其包含一形成於該 絕緣層上且保持在一浮動狀態之p型通道區、連接於該通 道區二側之一P型汲極區及一p型源極區；一鐵電層，其形 成於該浮動通道層之該通道區上；及一字元線，其形成於 該鐵電層上。 在再一實施例中，一種非揮發性鐵電記憶體裝置包含複 數條位元線，係配置於一行方向中；複數條感測線，係配 置垂直於該等複數條位元線；複數個記憶體單元，係配置 於該等複數條位元線與該等複數條感測線相交之行與列方 向中；及複數個感測放大器，其係逐一連接於該等複數條 位元線。在此，該等複數個記憶體單元各包含一絕緣層， 其形成於一底部字元線上；該浮動通道層，其包含一形成 於該絕緣層上且保持在一浮動狀態之P型通道區、連接於 該通道區二側之一 p型汲極區及一p型源極區；一鐵電層， 其形成於該浮動通道層之該通道區上；及一字元線，其形 成於該鐵電層上。 【實施方式】 本發明現在即參考附圖完整說明於後。 圖2a至2c係示意圖，說明本發明實施例之一非揮發性鐵 101039.doc -9- 1279799 電記憶體裝置之一單元截面及其符號。 圖2a係一截面圖，說明一在平行於_字元線方向中之單 位單元。 一形成於該單位單元底層内之底部字元線1〇係配置平行 於一形成於該單位單元頂層内之字元線17。在此，底部字 兀線10及字元線17係由同一行位址解碼器（圖中未示）選擇 性地驅動。一絕緣層11形成於底部字元線1〇上，及一含有 一 P型通道區12之浮動通道層15形成於絕緣層丨丨上。 一鐵電層16形成於浮動通道層15上，及字元線17形成於 鐵電層16上。 圖2b係一截面圖，說明一在垂直於該字元線方向中之單 位單元。 絶緣層11形成於底部字元線1 〇上。浮動通道層15形成於 絕緣層11上。在此，一汲極區13及一源極區14係由一 p型 構成，及通道區12係由浮動通道層15内之一 P型構成，且 其在一浮動狀態。 針對浮動通道層15之一半導體而言，可以使用例如一碳 奈米管、石夕及鍺等材料。鐵電層16形成於浮動通道層15之 P型通道區12上，及字元線17形成於鐵電層16上。 結果，本發明實施例之非揮發性鐵電記憶體裝置即利用 浮動通道層15之一通道電阻以讀取及寫入資料，而該通道 電阻則由鐵電層16之極化狀態予以差異化。換言之，當鐵 電層16之極性將正電荷誘導至通道區12時，記憶體單元變 成一低電阻狀態’因此該通道導通。反之，當鐵電層16之 101039.doc -10- 1279799 極性將負電荷誘導至通道區12時，記憶體單元變成一高電 阻狀態，因此該通道中斷。 本發明實施例之上述單位記憶體單元係以圖2c中之一符 號表示。 圖3a至3c係示意圖，說明在本發明實施例之非揮發性鐵 電記憶體裝置之高資料上之寫入與讀取操作。 請參閱圖3a，當資料，，1 ”被寫入時，一接地電壓< gnd > 即施加於底部字元線1〇，且一負電壓< _v>施加於字元線 17。在此’汲極區13及源極區14變成一接地電壓< GND > 狀態。 在此例子中，一電壓係藉由鐵電層16與絕緣層^之間之 一電谷器之電壓分割，而施加於鐵電層丨6與浮動通道層j 5 之P型通道區12之間。接著，正電荷依據鐵電層16之極性 而被誘導至通道區12，以至於該記憶體單元變成低電阻狀 態。結果，資料”1”即在寫入狀態被寫入所有記憶體單元 内。 請參閱圖3b及3c，當資料，，:r被讀取時，該接地電壓 <GND>或一具有正值之讀取電壓<+Vrd>即施加於底部 字元線ίο。接著，接地電壓<GND>施加於字元線17。在 此，一耗盡層12a係藉由從底部字元線1〇施加之讀取電壓 <+Vrd>而形成於通道區12之下方區域内。 惟，一耗盡層並未形成於通道區12之上方區域内.，因為 有正電荷被誘導至此。因此，通道區12導通，使得電流從 源極區14流至汲極區13。結果，在讀取模式時，儲存於該 101039.doc -11 - 1279799 記憶體單元内之資料"r即被讀取。在此，由於通道區12 導通’即使是在一低電壓差被施加於汲極區丨3及源極區丄4 時，仍有大量電流流動。 圖4 a至4 c係示思圖，說明在本發明實施例之非揮發性鐵 電記憶體裝置之低資料上之寫入與讀取操作。 請參閱圖4a，當資料Π0Π被寫入時，一負電壓< _v >即 施加於底部字元線10，且一接地電壓< GND >施加於字元 線17。在此，該負電壓< _V>被施加於汲極區13及源極區 14 〇 在此例子中，一高電壓形成於從字元線17施加之該正電 壓<+¥>與通道區12内形成之該負電壓<-ν>之間。接 著’負電荷依據鐵電層16之極性而被誘導至通道區12，以 至於該記憶體單元變成一高電阻狀態。結果，資料"〇，，即 在寫入狀態被寫入該記憶體單元内。 請參閱圖4b及4c，當資料，，〇”被讀取時，該接地電壓 < GND >或一具有正值之讀取電壓< + Vrd >即施加於底部 字το線ίο。接著，接地電壓< gND>施加於字元線17。 在此’一耗盡層12a係藉由從底部字元線1〇施加之讀取 電壓< +Vrd>而形成於通道區12之下方區域内。接著，負 電％被誘導至通道區12之上方區域，以至於一耗盡層 形成於通道區12之上方區域内。因此，通道區12之通道即 幵乂成於通道區12内之耗盡層i2a、12b切斷，以至於_電 /;,L路徑係從源極區14至汲極區13被截斷。 因為通道區12中斷，即使是在一低電壓差被施加於汲極 101039.doc -12- 1279799 區13及源極區14時，仍有小哥雷冷 丁 WJ里電流流動。結果，在讀取模 式時，儲存於該記憶體單元内之資料，，〇"即被讀取。 、 因此，在讀取模式日夺，維持該單元特徵之資料得以改 善，因為字元線η與底部字元線10皆被控制在接地位準， 所以一電壓應力並未施加於鐵電層16。 圖5係一布局截面圖，說明本發明實施例之非揮發性鐵 電記憶體裝置。 在該實施例中，複數條字元線臀!^係在一列方向中配置 > 平行於複數條底部字元線BWL。複數條位元線BL係配置 垂直於該等複數條字元線WI^再者，複數個單位單元c設 置於該等複數條字元線WL、該等複數條底部字元線bwl 及該等複數條位元線BL相交處。 圖6a及6b係截面圖，說明本發明實施例之非揮發性鐵電 記憶體裝置。 圖6a係一示意圖，說明在一平行於圖5之該字元線 方向（A)中之該單元陣列之截面。 i 在本發明實施例之該單元陣列中，複數個絕緣層丨丨形成 於底部字元緣10上，及複數個P型通道區12形成於複數個 絕緣層11上。複數個鐵電層16形成於複數個通道區12上， 及子元線17係在複數個鐵電層16上形成平行於底部字元線 10。結果，複數個單元即連接於一字元線WL_1與一位元 線BWL_1之間。 圖6b係一示意圖，說明在一垂直於圖5之該字元線WL之 方向（B)中之該單元陣列之截面。 101039.doc -13- 1279799 在本發明實施例之該單元陣列令，絕緣層η形成於各底 部字元線BWL一 1、BWL-2及BWL—3上。包含有串聯式Ρ型 汲極區13、Ρ型通道區12及Ρ型源極區14在内之浮動通道層 15形成於絕緣層11上。 在此，Ρ型汲極區13可被使用作為相鄰單元内之一源極 區，及Ρ型源極區14可被使用作為相鄰單元内之一汲極 區。亦即，該Ρ型區被共同作為相鄰單元内之一汲極區及 -源極區。 鐵電層16形成於浮動通道層15之各通道區12上，且字元 線WL—l、WL一2及WL一3形成於鐵電層16上。 圖7係一截面圖，說明本發明實施例之非揮發性鐵電記 憶體裝置具有一多層結構。 請參閱圖7，圖6b所示之單位單元陣列被沉積作為一多 層結構。各該單位單元陣列係由絕緣層丨8分隔。 圖8係一示意圖，說明本發明另一實施例之非揮發性鐵 電s己憶體裝置之一單元陣列。 在此實施例中，圖11之單元陣列包含切換元件ni、n2 及複數個記憶體單元Ql〜Qm。在此，連接於位元線3匕與 記憶體單元Q1之間之切換元件N1具有一閘極，以接收一 選擇信號SEL-1。連接於一感測線S/L與記憶體單元卩瓜之 間之切換元件N2具有一閘極，以接收一選擇信號sel—2。 串聯於切換元件N1及N2之間之複數個記憶體單元 Q1〜Qm藉由字元線WL」〜WL-m及底部字元線 BWL—1〜BWL—m ’而選擇性執行一切換操作。各記憶體單 101039.doc -14- 1279799 元Q1 Qm之細部結構係揭示於圖π中。因此，記憶體單元 Φ之一源極連接於切換元件N1，及記憶體單元Qm之一汲 極連接於切換元件N2。 圖9係示忍圖，說明在圖8之非揮發性鐵電記憶體裝置 之低資料上之一讀取操作。 首先，假設資料”〇，，係儲存於該選定之記憶體單元 内。在此例子中，接地電壓< GND >施加於所有字元線 WL一 1〜WL—5，且具有一正值之讀取電壓<+Vrd>施加於 該選定單元Q1之底部字元線BWL—丨。隨後，接地電壓 < GND >施加於未選定之其餘複數條底部字元線 BWL—2〜BWL—m。 在此，接地電壓<GND>施加於未選定之其餘記憶體單 元Q2〜Q5内之字元線π與底部字元線1〇。結果，耗盡層 12a並未形成於通道區12之下方區域内，所以通道導通。 另方面，藉由讀取電壓< +Vrd >施加於該選定記憶體單 元Q1内之底部字元線10，耗盡層12a形成於通道區12之下 方區域内及耗盡層12b形成於通道區η之上方區域内。隨 後’通道區12之通道即由形成於通道區12内之耗盡層丨2a 及12b切斷，以至於一電流路徑係從源極區14至汲極區13 被截斷。結果，在讀取模式時，儲存於該選定記憶體單元 Q1内之資料即被讀取。 圖10係一示意圖，說明在圖8之非揮發性鐵電記憶體裝 置之高資料上之一讀取操作。 首先，假設資料π 1"係儲存於該選定之記憶體單元q i -15- 101039.doc (ί 1279799 内。在此例子中，接地電壓<GND>施加於所有字元線 WL-1〜WL—5，且具有一正值之讀取電壓< +Vrd >施加於 該選定單元Q1之底部字元線BWL—i。隨後，接地電壓 < GND >施加於未選定之其餘複數條底部字元線 BWL—2〜BWL_m 〇 在此’接地電壓< GND >施加於未選定之其餘記憶體單 元Q2〜Q5内之字元線17與底部字元線1〇。結果，耗盡層 12a並未形成於通道區12之下方區域内，所以通道導通。 ϋ 另方面，藉由讀取電壓< + Vrd >施加於該選定記憶體單 元Q1内之底部字元線10，耗盡層12a形成於通道區12之下 方區域内。隨後’正電荷被誘導至通道區12之上方區域， 故未形成該耗盡層。因此，通道區12導通，使得電流從源 極區14流至汲極區13。結果，在讀取模式時，儲存於該選 定記憶體單元Q1内之資料"1"即被讀取。 圖11係一示意圖，說明圖8内之記憶體單元q丨、Qm與切 換元件Nl、N2之連接關係。 _ 切換元件N1及N2各包含一形成於一絕緣層20上之P型通 道區21、連接於p型通道區21二側之一 n型汲極區22及一 N 型源極區23。在此，N型源極區25連接於位元線BL。N型 汲極區22透過一連接線L1而連接於p型源極區14。在此， 用於將切換元件Nl、N2連接至記憶體單元qi、Qin之連接 線L1係由一金屬電導體構成。 圖12係一示意圖，說明本發明實施例之一非揮發性鐵電 記憶體裝置之陣列。 101039.doc -16· 1279799 在此實施例中’複數個單位單元陣列3〇〜33配置於複數 條位7L線BL—1〜BL—η與複數條感測線S/L—u/L—n在行與 列方向中之相交處。各單位單元陣列3〇〜33之結構係揭示 於圖8中。複數條位元線]3、1〜；61^』係一對一地連接於複 數個感測放大器40。 圖13係一示意圖，說明本發明實施例之非揮發性鐵電記 憶體裝置之一寫入操作。 在此實施例中，一寫入操作循環可以被分割成二個次操

作區亦即資料1被寫入第一次操作區，及資料"〇 "被 寫入第二次操作區。 當資料T需要保留時，-高電壓係在-預定週期内被 施加於該位元線。結果’被寫入第一次操作區内之資料 1之一值即可保留在該記憶體單元内。 0係夺序圖，5兒明本發明實施例之非揮發性鐵電記 憶體裝置内之資料，，1”之寫入操作。 百先’假設當資料T被寫入時’圖5中所示之記憶體單 元Q1被選定。-週期tG即被界定為該記憶體單元之一預負 載週期。 在-週期tl中’當選擇信號狐—丨及肌2變成，高，時， =換元件N1及N2即導通。結果，位（帆連接於記憶體 單TO Q1之源極’且感測線S/L連接於記憶體單元Qm之一 汲極。 在此，複數條字元線WL」〜WL_m與複數條底部字元線 跳一1〜狐一轉持於一低位準。此時，位元線BL」與感 101039.doc 1279799 : 測線S/L—l維持於一低狀態。 其次’在一週期t3中，一負電壓VNEG施加於連接至所 選疋§己憶體單元Q1之字元線WL—1。如圖3a所示，一高電 壓施加於字元線WL一1與通道區12之間之鐵電層16，使資 料”1”被寫入。 在一週期t5中，字元線WL—丨再次變成接地狀態。隨 後’在一週期t7中，當選擇信號SEL—1及SELJ變成，低， 時，切換元件扪及似即切斷。在此，在所有週期中，感 鲁 〆則線S/LJ、位元線BLJ、底部字元線BWL—1〜BWL—m、 及未被選定之字元線WL-2〜WL—m皆維持於接地狀態。 圖15係一時序圖，說明本發明實施例之非揮發性鐵電記 憶體裝置内貧料"〇”之寫入操作及資料"之維持操作。 百先，假設當資料”〇"被寫入時，圖5中所示之記憶體單 元Q1被選定。一週期t0即被界定為該記憶體單元之一預負 載週期。 在一週期11中，當選擇信號SEL—1變成，高，時，切換元件 N1即導通。結果，位元線BL連接於記憶體單元…之源 極。此時，選擇信號SEL一2變成負電壓VNEG之值。 在此，複數條字元線WL—hWL—m、連接於所選定記憶 體單70 Q1之底部字元線BWL—1、位元線BL—1及感測線 S/L-1維持於低位準。此時，未被選定之其餘底部字元線 BWL一2〜BWL—m皆變成負電壓VNEG，以至於形成電流路 徑。 結果’所有記憶體單元Q1〜Qm皆透過底部字元線 101039.doc (§) -18- 1279799 * B WL-2〜β WL-m而連接於位元線BL，因此施加於位元線 BL之資料即傳送至所有單元(^〜卩⑺。 在一週期t3中，當欲寫入記憶體單元Qi内之資料為，，〇，， ’ 時’位元線BL—1變成負電壓VNEG位準。另方面，當儲存 於記憶體單元Q1内之資料，，丨”需要被維持時，位元線BL-j 即持續在接地電壓狀態。 在一週期t4中，底部字元線bwl_1變成負電壓VNEG位 準。如圖4a所示，電子係藉由底部字元線BWLj而積聚在 Φ 記憶體單元Q1之P型通道區12内。隨後，接地電壓< GND> 施加於子元線WL— 1，且產生一臨限電壓差。因此，極性 即形成，使得通道電子可被誘導至鐵電層丨6。結果，資料 π〇π被寫入記憶體單元Q1内。 當儲存於記憶體單元Q1内之資料"丨"需要被維持時，接 地電壓<GND>施加於位元線BL—丨，因此位元線BL-丨之 一電壓施加於記憶體單元Q1。結果，由於電子被避免形成 於通道區12内，故資料”1"得以保留。 ^ 隨後’在一週期15中，底部字元線bwl_i變成接地狀 態。在一週期t7中，底部字元線BWL—2〜BWL—m及選擇 信號SEL一2變成接地狀態，因此完成寫入操作。當選擇信 號SEL—1變成’低’日夺，切換元件Ni即切斷。 圖16係-時序圖，㈣本發明實施例之非揮發性鐵電記 億體裝置内之單元資料之一感測操作。 首先，假設當資料被感測時，圖8中所示之記憶體單元 Q1被選定。一週期忉即被界定為該記憶體單元之一預負载 101039.doc -19- 1279799 週期。 在一週期tl中’當選擇信號sel_1及SEL_2變成，高，時， 切換元件N1及N2即導通。結果，位元線bl連接於記憶體 單元Q1之源極’且感測線S/l連接於記憶體單元Qm之汲 才虽〇 在此’複數條字元線及複數條底部字元線 BWL-1〜BWL—m維持於低狀態。感測放大器4〇、位元線 BL— 1及感測線S/L— 1皆維持於低狀態。 | 在一週期t2中’連接於所選定記憶體單元卩丨之底部字元 線BWL—1變成’高’。結果，除了記憶體單元Q1以外之其餘 記憶體單元Q2〜Qm皆連接於感測線s/L_l。 在此，複數條字元線WL-1〜WL_m及複數條未選定之其 餘底部子元線B WL一2〜B WL—m皆維持於接地狀態。因此， 位το線BL—1及感測線S/L之間之電流流動係依據記憶體單 元Q1内形成之極性狀態而決定。 在一週期t3中，當感測放大器4〇係操作以至於一感測電 瞻壓靶加於位元線BL—i時，位元線BL—i之電流流動即依據 記憶體單元Q1内儲存之資料而決定。 如圖9所示，當電流未施加於位元線^[一丨時，可以瞭解 的是資料”0”係儲存於記憶體單元(^内。另方面，如圖1〇 所示 ^ 一超過預定值之電流被施加於位元線bl 1時，可 以瞭解的是資料"1，，係儲存於記憶體單元Q1内。 在一週期t4中，當感測放大器40之操作停止時，位元線 BL一1變成’低，，因而完成感測操作。在一週期〇中，底部 101039.doc -20- 1279799 _ 字元線BWL-1變成f低’。在一週期16中，當選擇信號sel i 及SEL一2變成’低’時，切換元件N1及N2皆切斷。 儘管包含P型汲極區13、P型通道區12及？型源極區14在 内之浮動通道層15在此為舉例說明，本發明並不限於此， 浮動通道層15亦可包含一N型汲極區、一n型通道區及一N 型源極區。 如上所述，在本發明之一實施例中，藉由使用一 NDRO(非破壞性讀取），一單元之資料並未在一讀取模式 • 時受到破壞。結果，該單元之可靠性可以在一奈米比例鐵 電單元之低電壓下提昇，且一讀取操作速度亦提昇。此 外，複數個鐵電單位單元陣列被積置用於改善該單元之整 合谷ϊ ’精此減小該單元之整體尺寸。 儘管本發明容許有多種變更及變換型式，本文内之特定 實施例仍舉例說明於圖式中及詳細說明。惟，應該瞭解的 是本發明並不限於該等揭露之特定型式。反而，本發明涵 蓋了由文後請求項所界定之本發明精神範疇内之所有變 _ 更、等效技術及變換型式。 【圖式簡單說明】 本發明之其他觀點與優點可在審閱以上詳細說明及參考 諸圖式後瞭解，其中： 圖1係一截面圖’說明習知非揮發性鐵電記憶體裝置； 圖2a至2c係不意圖，說明本發明實施例之一非揮發性鐵 電δ己憶體裝置之一單元截面及其符號； 圖3a至3c係示意圖，說明在本發明實施例之非揮發性鐵 101039.doc • 21 - 1279799 電圮憶體裝置之南資料上之寫入與讀取操作； 圖4a至4c係示意圖，說明在本發明實施例之非揮發性鐵 電圮憶體裝置之低資料上之寫入與讀取操作； 圖5係布局截面圖，說明本發明實施例之非揮發性鐵 電記憶體裝置； 圖6a及6b係截面圖，說明本發明實施例之非揮發性鐵電 記憶體裝置；

圖7係-截面圖’說明本發明實施例之非揮發性鐵電記 憶體裝置具有一多層結構； 圖8係一示意圖’說明本發明另一實施例之非揮發性鐵 電記憶體裝置之一單元陣列； 圖9係一示意圖，說明在圖8之非揮發性鐵電記憶體裝置 之低資料上之一讀取操作； 圖二係-示意圖，說明在圖8之非揮發性鐵電記憶體裝 置之向資料上之一讀取操作； /时系示心圖說明圖8之非揮發性鐵電記憶體裝置 之一單元陣列·， 圖12係—示意圖’說明本發明實施例之-非揮發性鐵電 記憶體裝置之陣列； 二係不思圖，况明本發明實施例之非揮發性鐵電記 憶體裝置之一寫入操作； 之非揮發性鐵電記 之非揮發性鐵電記 圖14係—時序圖，說明本發明實施例 憶體裳置内之高資料之寫入操作； 圖15係—時序圖’說明本發明實施例 101039.doc •22- 1279799 憶體裝置内低資料之寫入操作及高資料之維持；及 圖16係一時序圖，說明本發明實施例之非揮發性鐵電記 憶體裝置内之單元資料之一感測操作。 【主要元件符號說明】

1 P型區基板 2, 22 N型沒極區 3, 23, 25 N型源極區 4, 16 鐵電層 5, 17 字元線 10 底部字元線 11，18, 20 絕緣層 12, 21 P型通道區 12a，12b 耗盡層 13 P型汲極區 14 P型源極區 15 浮動通道層 30 〜33 單位單元陣列 40 感測放大器 SEL_1，SEL_2 選擇信號 101039.doc -23-

Claims (1)

1. 界年間）¾修(更)正替換頁 Τ279^9$13094號專利申請案 中文辛請專利範圍替換本(95年10月） 十、申請專利範圍： 1 · 一種非揮發性鐵電記憶體裝置，其包含： .一絕緣層’其形成於一底部字元線上； • 一浮動通道層，其包含一形成於該絕緣層上且保持在 - 一浮動狀態之P型通道區、連接於該通道區二側之一 P型 沒極區及一 P型源極區； 鐵電層’其形成於該浮動通道層之該通道區上；及

   一字元線，其形成於該鐵電層上， 其中不同之通道電阻係依據該鐵電層之極性狀態而被 誘導至該通道區，使該資料被讀取及寫入。 2.如睛求項1之非揮發性鐵電記憶體裝置，其中該浮動通 道層係由碳奈米管、矽及鍺之至少一者構成。 3·如睛求項1之非揮發性鐵電記憶體裝置，其中當正電荷 係依據该鐵電層之極性而被誘導至該通道區，以造成一 低電阻狀態時，該浮動通道層之一通道即導通，及當負 電何係依據該鐵電層之極性而被誘導至該通道區，以造 成一高電阻狀態時，該通道即切斷。 4·如請求項1之非揮發性鐵電記憶體裝置，其中當正電荷 被誘導至該通道區，同時_接地電壓施加於該底部字元 線貞電[轭加於该字元線及-接地電壓施加於該汲 極=該源極區時，該浮動通道層即寫入高資料，及 田八有正值之碩取電壓施加於該底部字元線，且一 接地電壓施加於該字元線以至於該浮動通道層之該通道 導通時，該洋動通道層即讀取高資料。 101039-951025.doc 1279799 月求員1之非揮發性鐵電記憶體裝置，其中當一負電 壓施加於該启、都〜一 一 “、展邛予兀線、一接地電壓施加於該字元線及 :^ <苑加於该汲極區與該源極區，以至於負電荷被 誘^該通道區時，該浮動通道層即寫入低資料:及 田具有正值之讀取電壓施加於該底部字元線，且一 接地電[〜加於該字元線以至於該浮動通道層之該通道 切斷時，該浮動通道層即讀取低資料。 6. -種非揮發性鐵電記憶體裝置，其包含一單位單元陣 列，該單位單元陣列包括： 複數條底部字元線； 複數個絕緣層，其分別形成於該等複數條底部字元線 上； 孚動通道層，其包含複數個位於該等複數個絕緣層 上之Ρ型通道區、及交替地串聯於該等複數個Ρ型通道區 之ρ型汲極與源極區；

   複數個鐵電層’其分別形成於該浮動通道層之該等複 數個ρ型通道區上；及 禝數條字元線，其分別形成於該等複數個鐵電層上， 其中該單位單元陣列係藉由依據該等複數個鐵電層之 極性狀態而將不同之通道f阻誘導至該等複數個㈣通 道區，而讀取及寫入複數個資料。 如請求項6之非揮發性鐵電記憶體裝置，其中該單位單 疋陣列包括複數個層，且該等複數個層各由一絕緣層分 隔。 3刀 101039-951025.doc 1279799 一種非揮發性鐵電記憶體裝置Hi—r 複數個記憶體單元，其切換操作係分別依據施加於複 數條字70線與複數條底部字元線之電壓、及串聯於複數 個浮動通道層之處，而選擇性地控制； 第一切換元件，其反應於一第一選擇信號，以將該 等複數個記憶體單元選擇性地連接於一位元線；

   一第二切換元件，其反應於一第二選擇信號，以將該 等複數個記憶體單元選擇性地連接於一感測線， 其中該等複數個記憶體單元各包含： 一絕緣層，其形成於該底部字元線上； 該’子動通道層，其包含一形成於該絕緣層上且保持在 一浮動狀態之P型通道區、連接於該通道區二侧之一 ？型 沒極區及一 p型源極區，· 鐵電層，其开>成於該浮動通道層之該通道區上；及 一字元線’其形成於該鐵電層上。 9.如請求項8之非揮發性鐵電記憶體裝置，其中當高資料 被寫入該等複數個記憶體單元内時，該第一切換元件及 該第二切換元件保持導通’ #低資料被寫人該等複數個 記憶體單元内時，該第一選擇信號變成—高位準且該第 二選擇信號變成一負電壓位準。 10. 如請求項8之非揮發性鐵電記憶體裝置，其中當一接地 電壓施加於該底部字元線、_負電壓施加於該字元線及 一接地電壓施加於該位元線與該感測線時，自該等複數 個記憶體單元中選出之一者即寫入高資料，及 101039-951025.doc 1279799 片年/胡上「日修(更)正替換頁 當一負電壓施加於該底部字元線、一接地電壓施加於 該字元線及一負電壓施加於該位元線時，自該等複數個 * 記憶體單元中選出之一者即寫入低資料。 . 11 ·如請求項1 〇之非揮發性鐵電記憶體裝置，其中當高資料 - 被寫入時，連接於未自該等複數個記憶體單元中選出者 - 之複數條字元線與底部字元線皆保持在一低狀態。 12 ·如睛求項1 〇之非揮發性鐵電記憶體裝置，其中當低資料 被寫入時，連接於未自該等複數個記憶體單元中選出者 之複數條字元線皆保持在一低狀態，且複數條底部字元 線皆保持在一負電壓狀態。 13 ·如請求項8之非揮發性鐵電記憶體裝置，其中當一具有 正值之讀取電壓施加於該底部字元線及一接地電壓施加 於該字元線時，自該等複數個記憶體單元中選出之一者 係依據一流入該浮動通道層之電流值而讀取資料。 14·如請求項8之非揮發性鐵電記憶體裝置，其中該浮動通 • 道層尚包含一由一金屬電導體構成之連接線，其用於將 該P型汲極與源極區連接於該第一切換元件與該第二切 換元件。 15 · —種非揮發性鐵電記憶體裝置，其包含： 複數條位元線，係配置於一行方向中； 複數條感測線’係配置垂直於該等複數條位元線； /數個記憶體單元，聽置於該等複數條位元線與該 專複數條感測線相父之行與列方向中；及 複數個感測放大器 其係逐一連接於該等複數條位元 101039-951025.doc 1279799 替換 線， 其中該等複數個記憶體單元各包含·· 一絕緣層，其形成於一底部字元線上； 該浮動通道層，其包含一形成於該絕緣層上且保持在 一浮動狀態之P型通道區、連接於該通道區二側之一 p型 汲極區及一P型源極區； 一鐵電層’其形成於該浮動通道層之該通道區上；及 一字元線，其形成於該鐵電層上。 16·如請求項15之非揮發性鐵電記憶體裝置，其中該等複數 個記憶體單元各尚包含： 弟一切換元件’其反應於一第一選擇信號，以將該 等複數個記憶體單元選擇性地連接於一位元線；及 一第二切換元件，其反應於一第二選擇信號，以將該 等複數個記憶體單元選擇性地連接於一感測線。 17·如請求項16之非揮發性鐵電記憶體裝置，其中當高資料 被寫入該專複數個記憶體單元内時，該第一切換元件及 遠第二切換元件保持導通，當低資料被寫入該等複數個 記憶體單元内時，該第一選擇信號變成一高電壓位準且 該苐一選擇信號變成一負電壓位準。 18·如請求項15之非揮發性鐵電記憶體裝置，其中當一接地 電壓施加於該底部字元線、一負電壓施加於該字元線及 一接地電壓施加於該位元線與該感測線時，自該等複數 個記憶體單元中選出之一者即寫入高資料，及 當一負電壓施加於該底部字元線、一接地電壓施加於 101039-951025.doc 1279799 _月)详修(¾正替換頁 該字元線及一負電壓施加於該位元線時，自該等複數個 記憶體單元中選出之一者即寫入低資料。 19·如請求項16之非揮發性鐵電記憶體裝置，其中該第一切 換元件及該第二切換元件在該等複數個記憶體單元之讀 取模式時皆保持導通。 20·如請求項19之非揮發性鐵電記憶體裝置，其中當一具有

   正值之讀取電壓施加於該底部字元線及一接地電壓施加 於該字元線時，自該等複數個記憶體單元中選出之一者 係依據一流入該浮動通道層之電流值而讀取資料。

   101039-951025.doc