[go: up one dir, main page]

DE102005017534A1 - Nichtflüchtige ferroelektrische Speichervorrichtung - Google Patents

Nichtflüchtige ferroelektrische Speichervorrichtung Download PDF

Info

Publication number
DE102005017534A1
DE102005017534A1 DE102005017534A DE102005017534A DE102005017534A1 DE 102005017534 A1 DE102005017534 A1 DE 102005017534A1 DE 102005017534 A DE102005017534 A DE 102005017534A DE 102005017534 A DE102005017534 A DE 102005017534A DE 102005017534 A1 DE102005017534 A1 DE 102005017534A1
Authority
DE
Germany
Prior art keywords
channel
ferroelectric
layer
word line
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102005017534A
Other languages
English (en)
Inventor
Hee Bok Kang
Jin Hong Anyang Ahn
Jae Jin Icheon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040115419A external-priority patent/KR100636926B1/ko
Priority claimed from KR1020040115418A external-priority patent/KR100636925B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102005017534A1 publication Critical patent/DE102005017534A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment
    • H10D30/021Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0415Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having ferroelectric gate insulators
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/701IGFETs having ferroelectric gate insulators, e.g. ferroelectric FETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/711Insulated-gate field-effect transistors [IGFET] having floating bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Es wird eine nichtflüchtige ferroelektrische Speichervorrichtung bereitgestellt, in der die Schreib/Lese-Vorgänge einer nichtflüchtigen Speicherzelle unter Ausnutzung des Kanalwiderstandes der Speicherzelle, der mit dem Polarisationszustand eines ferroelektrischen Materials variiert, kontrolliert werden. In der Speichervorrichtung ist eine isolierende Schicht auf einer unteren Wortleitung gebildet, und eine Floating-Kanal-Schicht mit einer N-leitenden Drainzone, einer P-leitenden Kanalzone sowie einer N-leitenden Sourcezone ist auf der isolierenden Schicht gebildet. Weiterhin ist eine ferroelektrische Schicht auf der Floating-Kanal-Schicht gebildet und eine Wortleitung ist auf der ferroelektrischen Schicht gebildet. Dadurch wird der in die Kanalzone induzierte Widerstandszustand in Abhängigkeit von der Polarität der ferroelektrischen Schicht kontrolliert, wodurch die Schreib/Lese-Vorgänge der Speicherzellen-Anordnung gesteuert werden.

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein eine nichtflüchtige ferroelektrische Speichervorrichtung, und insbesondere eine Technologie zur Kontrolle von Schreib/Lese-Vorgängen einer nichtflüchtigen ferroelektrischen Speicherzelle unter Ausnutzung des Kanalwiderstandes der Speicherzelle, welcher mit dem Polaritätszustand des ferroelektrischen Materials variiert, in einer Speichervorrichtung mit einer Größe im Nanobereich.
  • Allgemein haben ferroelektrische Schreib/Lese-Speicher (im folgenden auch „FeRAM" genannt) weite Beachtung gefunden als Speichervorrichtungen der nächsten Generation, da ihre Datenverarbeitungsgeschwindigkeit genau so hoch ist wie die von dynamischen Schreib/Lese-Speichern (im folgenden auch als „DRAM" bezeichnet) und sie die Daten erhalten selbst wenn der Strom abgeschaltet ist.
  • FeRAMs, die eine ähnliche Struktur haben wie DRAMs, beinhalten Kondensatoren aus einem ferroelektrischen Material, so dass sie sich die Eigenschaft einer hohen Rest-Polarisation des ferroelektrischen Materials zunutze machen, wodurch die Daten nicht gelöscht werden, selbst wenn das elektrische Feld abgeschaltet wird.
  • Eine technische Beschreibung eines solchen FeRAMs findet sich in der koreanischen Patentanmeldung No. 2001-57275 derselben Erfinder der vorliegenden Erfindung. Daher werden die grundlegende Struktur und Betrieb eines solchen FeRAMs im folgenden nicht weiter beschrieben.
  • Eine Einheitszelle eines herkömmlichen nichtflüchtigen FeRAM-Speichers enthält ein Schaltelement und einen nichtflüchtigen ferroelektrischen Kondensator. In Abhängigkeit vom Zustand einer Wortleitung führt das Schaltelement einen Schaltvorgang aus und verbindet den nichtflüchtigen ferroelektrischen Kondensator mit einer Sub-Bit-Leitung. Der nichtflüchtige ferroelektrische Kondensator ist zwischen einer Bandleitung auf der einen Seite und einem Pol des Schaltelements auf der anderen Seite verbunden.
  • Hierbei ist das Schaltelement eines herkömmlichen FeRAMs ein NMOS-Transistor, dessen Schaltvorgang von einem Gate-Kontrollsignal gesteuert wird.
  • 1 zeigt eine Querschnittsdarstellung einer herkömmlichen nichtflüchtigen ferroelektrischen Speichervorrichtung.
  • Eine herkömmliche 1-T (One-Transistor) FET (Feldeffekttransistor)-Zelle umfasst eine N-leitende Drainzone 2 und eine N-leitende Sourcezone 3, die auf einem P-leitenden Substrat 1 gebildet sind. Eine ferroelektrische Schicht 4 ist auf einer Kanalzone gebildet, und eine Wortleitung 5 ist auf der ferroelektrischen Schicht 4 gebildet.
  • Eine solche herkömmliche nichtflüchtige FeRAM-Einrichtung liest und schreibt Daten unter Ausnutzung eines Kanalwiderstandes der Speicherzelle, welcher abhängig vom Polarisationszustand der ferroelektrischen Schicht 4 variiert. Das heißt, wenn die Polarität der ferroelektrischen Schicht 4 positive Ladungsträger im Kanal induziert, dann nimmt die Speicherzelle einen Zustand hohen Widerstandes an und ist somit ausgeschaltet. Wenn hingegen die Polarität der ferroelektrischen Schicht 4 negative Ladungsträger im Kanal induziert, dann nimmt die Speicherzelle einen Zustand niedrigen Widerstandes an und ist somit eingeschaltet.
  • Wenn jedoch in solchen herkömmlichen nichtflüchtigen FeRAM-Speichern die Zellgröße verkleinert wird, dann nimmt ihre Fähigkeit Daten zu halten ab, was zu Schwierigkeiten beim normalen Betrieb der Zelle führen kann. Das heißt, im Schreib/Lese-Modus wird an benachbarte Zellen eine Spannung angelegt um die Daten von nicht ausgewählten Zellen zu vernichten, wodurch Schnittstellen-Rauschen (bzw. Nebensprech-Rauschen oder Cosstalk) zwischen den Zellen erfolgt, was Schreib/Lese-Vorgänge mit Direktzugriff erschwert.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, eine Floating-Kanal-Schicht mit einer N-leitenden Drainzone, einer P-leitenden Kanalzone und einer N-leitenden Sourcezone zwischen einer Wortleitung und einer unteren Wortleitung zu schaffen, und somit die Datenhalteeigenschaften zu verbessern.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine oben beschrieben Speicherzelle bereitzustellen, um die Schreib/Lese-Vorgänge einer Speicherzellen-Anordnung zu kontrollieren, und dadurch die Verlässlichkeit der Zelle zu verbessern und die gesamte Größe der Zelle gleichzeitig zu verkleinern.
  • In einer Ausführungsform umfasst eine nichtflüchtige ferroelektrische Speichervorrichtung eine auf einer unteren Wortleitung gebildete isolierende Schicht, eine Floating-Kanal- Schicht, eine ferroelektrische Schicht, die auf der Kanalzone der Floating-Kanal-Schicht gebildet ist, und eine Wortleitung, die auf der ferroelektrischen Schicht gebildet ist. Die Floating-Kanal-Schicht umfasst eine P-leitende Kanalzone, die auf der isolierenden Schicht gebildet ist und in einem Floating-Zustand gehalten wird, eine N-leitende Drainzone sowie eine N-leitende Sourcezone, die sich auf den beiden Seiten der Kanalzone anschließen. Hierbei werden abhängig vom Polaritätszustands der ferroelektrischen Schicht verschiedene Kanalwiderstände in der Kanalzone induziert, so dass Daten geschrieben und ausgelesen werden können.
  • In einer anderen Ausführungsform hat eine nichtflüchtige ferroelektrische Speichervorrichtung eine Einheitszellen-Anordnung umfassend eine Mehrzahl von unteren Wortleitungen, eine Mehrzahl von isolierenden Schichten, eine Floating-Kanal-Schicht, eine Mehrzahl von ferroelektrische Schichten, und eine Mehrzahl von Wortleitungen. Die isolierenden Schichten sind die jeweils auf einer der unteren Wortleitungen gebildet. Die Floating-Kanal-Schicht umfasst eine Mehrzahl von P-leitenden Kanalzonen, die sich auf der Mehrzahl von isolierenden Schichten befinden, sowie eine Mehrzahl von N-leitenden Drainzonen und Sourcezonen, die abwechselnd in Serie mit den P-leitenden Kanalzonen verbunden sind. Die Mehrzahl von ferroelektrische Schichten sind jeweils auf einer der P-leitenden Kanalzonen der Floating-Kanal-Schicht gebildet. Die Mehrzahl von Wortleitungen sind jeweils auf den ferroelektrischen Schichten gebildet sind. Hierbei schreibt und liest die Einheitszellen-Anordnung eine Mehrzahl von Daten durch Induzieren verschiedener Kanalwiderstände in die P-leitenden Kanalzonen abhängig von den Polaritätszuständen der ferroelektrischen Schichten.
  • In einer weiteren Ausführungsform umfasst eine nichtflüchtige ferroelektrische Speichervorrichtung eine Einheitszellen-Anordnung, umfassend eine untere Wortleitung, eine Mehrzahl von isolierenden Schichten, eine Floating-Kanal-Schicht, eine Mehrzahl von ferroelektrischen Schichten, und eine Mehrzahl von Wortleitungen. Die Mehrzahl von isolierenden Schichten sind jeweils auf der unteren Wortleitung gebildet. Die Floating-Kanal-Schicht umfasst eine Mehrzahl von P-leitenden Kanalzonen, die auf der Mehrzahl von isolierenden Schichten angeordnet sind und, einer Mehrzahl von N-leitenden Drainzonen und Sourcezonen, die abwechselnd in Serie mit der Mehrzahl von P-leitenden Kanalzonen verbunden sind. Die Mehrzahl von ferroelektrischen Schichten sind jeweils auf der Mehrzahl von P-leitenden Kanalzonen der Floating-Kanal-Schicht gebildet. Die Mehrzahl von Wortleitungen sind jeweils auf der Mehrzahl von ferroelektrischen Schichten gebildet. Die Einheitszellen-Anordnung liest bzw. schreibt eine Mehrzahl von Daten, indem abhängig vom Polaritätszustands der ferroelektrischen Schichten verschiedene Kanalwiderstände in die P-leitenden Kanalzonen induziert werden.
  • In einer weiteren Ausführungsform umfasst eine nichtflüchtige ferroelektrische Speichervorrichtung, eine untere Wortleitung, eine Floating-Kanal-Schicht, die auf der unteren Wortleitung gebildet ist und in einem Floating-Zustand gehalten wird, eine ferroelektrische Schicht, und eine Wortleitung, die auf der ferroelektrischen Schicht parallel zur unteren Wortleitung gebildet ist. Die ferroelektrische Schicht, in der Daten gespeichert werden, ist auf der Floating-Kanal-Schicht gebildet. Hierbei wird ein Schreibvorgang durchgeführt mit Daten, die der ferroelektrischen Schicht zugeordnet sind, in Abhängigkeit eines Spannungspegels der an die untere Wortleitung und die Wortleitung angelegt wird, und ein Lesevorgang von Daten wird durchgeführt, indem abhängig vom Polaritätszustand der in der ferroelektrischen Schicht gespeicherten Ladungsträger verschiedene Kanalwiderstände in der Floating-Kanal-Schicht induziert werden.
  • In noch einer weiteren Ausführungsform umfasst eine nichtflüchtige ferroelektrische Speichervorrichtung eine Mehrzahl von Speicherzellen, ein erstes Schaltelement und ein zweites Schaltelement. Die Schaltvorgänge der Mehrzahl von Speicherzellen werden jeweils selektiv kontrolliert, und zwar abhängig von Spannungen, die an eine Mehrzahl von Wortleitungen und an eine Mehrzahl von unteren Wortleitungen angelegt werden, wobei Floating-Kanal-Schichten in Serie verbunden werden. Das erste Schaltelement ist zum selektiven Verbinden der Speicherzellen mit einer Bitleitung bei Anlegen eines erstes Auswahlsignals. Das zweite Schaltelement ist zum selektiven Verbinden der Speicherzellen mit einer Ausleseleitung bei Anlegen eines zweites Auswahlsignals. Jede der Speicherzellen umfasst eine auf der unteren Wortleitung gebildete isolierende Schicht, die Floating-Kanal-Schicht eine ferroelektrische Schicht, die auf der Kanalzone der Floating-Kanal-Schicht gebildet ist, und eine Wortleitung, die auf der ferroelektrischen Schicht gebildet ist. Die Floating-Kanal-Schicht umfasst eine P-leitenden Kanalzone, die auf der isolierenden Schicht gebildet ist und in einem Floating-Zustand gehalten wird, und eine N-leitenden Drainzone sowie eine N-leitenden Sourcezone, die sich auf den beiden Seiten der Kanalzone anschließen.
  • In noch einer weiteren Ausführungsform umfasst eine nichtflüchtige ferroelektrische Speichervorrichtung eine Mehrzahl von Bitleitungen, die in einer Zeilenrichtung angeordnet sind, eine Mehrzahl von Ausleseleitungen, die senkrecht zu den Bitleitungen angeordnet sind, eine Mehrzahl von Speicherzellen, die in Zeilen- und Spaltenrichtung an Kreuzungen der Bitleitungen mit den Ausleseleitungen angeordnet sind, und eine Mehrzahl von Leseverstärkern, die jeweils an eine der Bitleitungen angeschlossen sind. Jede der Mehrzahl von Speicherzellen umfasst eine auf einer unteren Wortleitung gebildete isolierende Schicht, eine Floating-Kanal-Schicht mit einer P-leitenden Kanalzone, die auf der Floating-Schicht gebildet ist und in einem Floating-Zustand gehalten wird, und einer N-leitenden Drainzone sowie einer N-leitenden Sourcezone, die sich auf den beiden Seiten der Kanalzone anschließen, eine ferroelektrische Schicht, die auf der Kanalzone der Floating-Kanal-Schicht gebildet ist, und eine Wortleitung, die auf der ferroelektrischen Schicht gebildet ist.
  • KURZE BESCHREIBUNG DER ZEICHUNGEN
  • Für ein vollständigeres Verständnis der Erfindung sowie ihrer Vorteile soll auf die folgende ausführliche Beschreibung und die begleitenden Zeichnungen verwiesen werden. Es zeigen:
  • 1 eine Querschnittsdarstellung einer herkömmlichen nicht-flüchtigen ferroelektrischen Speichervorrichtung zeigt;
  • 2a bis 2c Diagramme einer Einheitszelle einer nicht-flüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform sowie ihr Symbol;
  • 3a und 3c Diagramme, die die Schreib- und Lesevorgänge von High-Daten in der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung darstellen;
  • 4a und 4c Diagramme, die die Schreib- und Lesevorgänge bei Low-Daten mit einer nichtflüchtigen Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung zeigen;
  • 5 eine Querschnittsdarstellung des Layouts einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung;
  • 6a und 6b Querschnittsdarstellungen, die eine nichtflüchtige ferroelektrische Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung darstellen;
  • 7 eine Querschnittsdarstellung einer nichtflüchtigen ferroelektrischen Speichervorrichtung mit Mehrschicht-Struktur nach einer erfindungsgemäßen Ausführungsform;
  • 8 ein Diagram, das eine Einheitsanordnung einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt;
  • 9a und 9b Diagramme, die die nichtflüchtige ferroelektrischen Speichervorrichtung von 8 darstellen;
  • 10 ein Diagramm, welches eine nichtflüchtige ferroelektrische Speichervorrichtung mit einer Mehrschicht-Struktur nach 8 darstellt;
  • 11 ein Diagram, das eine Einheits-Anordnung der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt;
  • 12 eine diagrammatische Darstellung einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform;
  • 13 eine diagrammatische Darstellung eines Schreibvorgangs mit einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform;
  • 14 ein Zeitdiagramm, welches den Schreibvorgang von High-Daten in der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt;
  • 15 ein Zeitdiagramm, welches den Schreibvorgang für Low-Daten sowie den Vorgang zum Erhalt von High-Daten in einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt; und
  • 16 ein Zeitdiagramm, welches den Vorgang zum Auslesen („sensing") von Zelldaten in der nichtflüchtigen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird im folgenden unter Zuhilfenahme der beigefügten Zeichnungen detailliert beschrieben.
  • Die 2a bis 2c sind Diagramme, die einen Querschnitt durch eine Einheitszelle einer nichtflüchtigen ferroelektrischen Speicherzelle nach einer erfindungsgemäßen Ausführungsform sowie deren Symbol zeigen.
  • 2a ist eine Querschnittsdarstellung einer Einheitszelle in einer Richtung parallel zu einer Wortleitung.
  • Eine in einer unteren Schicht der Einheitszelle gebildete untere Wortleitung 10 ist parallel zu einer Wortleitung 17 in einer oberen Schicht der Einheitszelle ausgebildet. Die untere Wortleitung 10 und die Wortleitung 17 werden selektiv vom selben Zeilenadressdekoder (nicht dargestellt) angesteuert. Eine Oxidschicht 11 ist auf der unteren Wortleitung 10 ausgebildet, und eine Floating-Kanal-Schicht 15, die eine P-leitende Kanalzone 12 umfasst, ist auf der Oxidschicht 11 gebildet.
  • Eine ferroelektrische Schicht 16 ist auf der Floating-Kanal-Schicht 15 gebildet, und die Wortleitung 17 ist auf der ferroelektrischen Schicht 16 gebildet.
  • 2b ist eine Querschnittsdarstellung, die eine Einheitszelle in der Richtung senkrecht zu den Wortleitungen zeigt.
  • Die Oxidschicht 11 ist auf der unteren Wortleitung 10 gebildet. Die Floating-Kanal-Schicht 15 ist auf der isolierenden Schicht 11 gebildet. Eine Drainzone 13 und eine Sourcezone 14 sind N-leitend, und die Kanalzone 12 ist P-leitend in der Floating-Kanal-Schicht 15 gebildet, die einen Floating-Zustand annimmt.
  • Als Halbleiter für die Floating-Kanal-Schicht 15 können Materialien wie z.B. Kohlenstoffnanoröhren, Silizium und Ge (Germanium) benutzt werden. Die ferroelektrische Schicht 16 ist auf der P-leitenden Kanalzone 12 der Floating-Kanal-Schicht 15 gebildet, und die Wortleitung 17 ist auf der ferroelektrischen Schicht 16 gebildet.
  • Demzufolge schreibt und liest die nichtflüchtige ferroelektrische Speichervorrichtung nach einer Ausführung der vorliegenden Erfindung Daten unter Ausnutzung des Kanalwiderstandes der Floating-Kanal-Schicht 15, welcher abhängig vom Polarisationszustand der ferroelektrischen Schicht 16 variiert. Das bedeutet, dass wenn die Polarität der ferroelektrischen Schicht 16 positive Ladungen in der Kanalzone 12 induziert, dann nimmt die Speicherzelle einen Zustand hohen Widerstandes an, so dass der Kanal ausgeschaltet ist. Wenn hingegen die Polarität der ferroelektrischen Schicht 16 negative Ladungen in der Kanalzone 12 induziert, dann nimmt die Speicherzelle einen Zustand niedrigen Widerstandes an, so dass der Kanal eingeschaltet ist.
  • Die oben beschriebene Einheitsspeicherzelle nach dieser Ausführungsform der vorliegenden Erfindung wird vom in 2c gezeigten Symbol dargestellt.
  • Die 3a und 3b sind Diagramme, die die Schreib- und Lesevorgänge von High-Daten in der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung darstellen.
  • Wie in 3a dargestellt, wenn eine „1" geschrieben wird, dann wird die untere Wortleitung 10 an eine positive Spannung <+V> gelegt und an die Wortleitung 17 wird eine negative Spannung <–V> angelegt. Die Drainzone 13 und die Sourcezone 14 nehmen hierbei beide die Massespannung <GND> an.
  • In diesem Fall liegt eine Spannung an zwischen der ferroelektrischen Schicht 16 und der P-leitenden Kanalzone 12 der Floating-Kanal-Schicht 15, durch Spannungsteilung des Kondensators zwischen der ferroelektrischen Schicht 16 und der Oxidschicht 11.
  • Daraufhin werden, abhängig von der Polarität der ferroelektrischen Schicht 16 positive Ladungsträger in die Kanalzone 12 induziert, so dass die Speicherzelle einen Zustand hohen Widerstandes annimmt. Da positive Ladungsträger in die Kanalzone 12 induziert werden, und die Drainzone 13 sowie die Sourcezone 14 auf Masse sind, ist dabei die Kanalzone 12 ausgeschaltet. Das Resultat ist, dass eine „1" in alle Speicherzellen im Schreib-Modus geschrieben wird.
  • Wie in 3b gezeigt, werden, um die „1" auszulesen, die untere Wortleitung 10 sowie die Wortleitung 17 an Massespannung <GND> gelegt. Da positive Ladungsträger in die Kanalzone 12 induziert werden und die Drainzone 13 sowie die Sourcezone 14 im Massezustand sind, bleibt dabei die Kanalzone 12 ausgeschaltet.
  • Somit wird im Lese-Modus die in der Speicherzelle gespeicherte „1" ausgelesen. Dabei fließt nur ein kleiner Strom wenn eine niedrige Spannungsdifferenz zwischen der Drainzone 13 und der Sourcezone 14 angelegt wird, da die Kanalzone 12 ausgeschaltet ist.
  • Die 4a und 4b sind Diagramme, die die Schreib- und Lesevorgänge bei Low-Daten mit einer nichtflüchtigen Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung zeigen.
  • Wie in 4a gezeigt, wird um eine „0" zu schreiben eine positive Spannung <+V> an die untere Wortleitung 10 und die Wortleitung 17 gelegt. Hierbei nehmen die Drainzone 13 und die Sourcezone 14 einen Zustand der Massespannung <GND> an.
  • In diesem Fall bleibt die Kanalzone 12 eingeschaltet, weil negative Ladungsträger in die Kanalzone 12 induziert werden, und die Drainzone 13 sowie die Sourcezone 14 im Massezustand sind. Somit ist die Kanalzone 12 eingeschaltet, so dass eine Massespannung fließt.
  • Eine hohe Spannung besteht zwischen der Massespannung, die an der Kanalzone 12 anliegt, und der positiven Spannung <+V>, die von der Wortleitung 17 beaufschlagt wird. Daraufhin werden, abhängig von der Polarität der ferroelektrischen Schicht 16, negative Ladungsträger in die Kanalzone 12 induziert, so dass die Speicherzelle einen Zustand niedrigen Widerstandes annimmt. Das Resultat ist, dass eine „0" in die Speicherzelle im Schreib-Modus geschrieben wird.
  • Hingegen wird, wenn eine „1" gespeichert wird, die positive Spannung <+V> an die Drainzone 13 und die Sourcezone 14 angelegt. Wenn die positive Spannung <+V> an die untere Wortleitung 10 und die Wortleitung 17 angelegt wird, wird die Kanalzone 12 ausgeschaltet. Somit kann die Massespannung nicht durch die Kanalzone 12 fließen.
  • In diesem Falle wird kein Spannungsunterschied zwischen der positiven Spannung der Kanalzone 12 im Floating-Zustand und der positiven Spannung <+V> der Wortleitung 17 erzeugt. Daher erfolgt keine Polaritätsanderung der ferroelektrischen Schicht 16, und der bisherige Polaritätszustand wird beibehalten. Somit wird in der ausgewählten Zelle eine „0" geschrieben nachdem eine „1" geschrieben wurde.
  • Wie in 4b dargestellt wird zum Auslesen der „0" die Massespannung <GND> an die untere Wortleitung 10 und die Wortleitung 17 gelegt. Dabei kann ein großer Strom fließen, da die Kanalzone 12 eingeschaltet ist, selbst wenn nur eine kleine Spannungsdifferenz zwischen der Drainzone 13 und der Sourcezone 14 besteht. Somit wird im Lese-Modus die in der Speicherzelle gespeicherte „0" ausgelesen.
  • Somit kann die Fähigkeit der Zelle im Lese-Modus Daten zu halten verbessert werden, weil die Wortleitung 17 und die untere Wortleitung 10 auf Masselevel sind, so dass die ferroelektrische Schicht 16 keinem Spannungsstress unterworfen ist.
  • 5 zeigt im Querschnitt das Layout einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung.
  • In dieser Ausführungsform sind eine Mehrzahl von Wortleitungen WL in Spaltenrichtung parallel zu einer Mehrzahl von unteren Wortleitungen BWL angeordnet. Eine Mehrzahl von Bitleitungen BL sind senkrecht zu den Wortleitungen WL angeordnet. Ferner befinden sich eine Mehrzahl von Einheitszellen C dort wo die Wortleitungen WL, die unteren Wortleitungen BWL und die Bitleitungen BL sich kreuzen.
  • Die 6a und 6b sind Querschnitte, die die nichtflüchtige ferroelektrische Speichervorrichtung nach einer Ausführungsform der vorliegenden Erfindung darstellen.
  • 6a zeigt eine Querschnittsdarstellung der Zellen-Anordnung in einer Richtung (A), die parallel zu den Wortleitungen WL aus 5 ist.
  • In der Zellen-Anordnung nach dieser erfindungsgemäßen Ausführungsform sind eine Mehrzahl von Oxidschichten 11 auf der unteren Wortleitung 10 gebildet, und mehrere P-leitende Kanalzonen 12 sind auf diesen Oxidschichten 11 gebildet. Eine Mehrzahl ferroelektrischer Schichten 16 sind auf den Kanalzonen 12 gebildet, und die Wortleitung 17 ist parallel zur unteren Wortleitung 10 auf dieser Mehrzahl ferroelektrischer Schichten 16 ausgebildet. Somit sind eine Mehrzahl von Zellen zwischen einer Wortleitung WL_1 und einer unteren Wortleitung BWL_1 angeschlossen.
  • 6b zeigt eine Querschnittsdarstellung der Zellen-Anordnung in einer Richtung (B), die senkrecht zur Wortleitung WL aus 5 liegt.
  • In der Zellen-Anordnung nach dieser erfindungsgemäßen Ausführungsform ist eine Oxidschicht 11 auf jeder der unteren Wortleitungen BWL_1, BWL_2 und BWL_3 gebildet. Die Floating-Kanal-Schicht 15, welche die in Serie verbundene N-leitende Drainzone 13, die P-leitende Kanalzone 12 und die N-leitende Sourcezone 14 umfasst, ist auf der Oxidschicht 11 gebildet.
  • Hierbei kann die N-leitende Drainzone 13 als Sourcezone der angrenzenden Zelle, und die N-leitende Sourcezone 14 als Drainzone der angrenzenden Zelle verwendet werden. Mit anderen Worten werden diese N-leitenden Bereiche gemeinsam als Drainzone bzw. als Sourcezone von den angrenzenden Zellen genutzt.
  • Die ferroelektrische Schicht 16 ist auf jeder Kanalzone 12 der Floating-Kanal-Schicht 15 gebildet, und die Wortleitungen WL_1, WL_2 und WL_3 sind auf der ferroelektrischen Schicht 16 gebildet.
  • 7 zeigt eine Querschnittsdarstellung einer nichtflüchtigen ferroelektrischen Speichervorrichtung mit Mehrschicht-Struktur nach einer erfindungsgemäßen Ausführungsform.
  • Wie in 7 dargestellt ist die in 6b gezeigte Einheitszellen-Anordnung in Mehrschicht-Struktur angeordnet. Jede der Einheitszellen-Anordnungen ist dabei von einer Oxidschicht 18 getrennt.
  • 8 ist ein Diagram, das eine nichtflüchtige ferroelektrische Speichervorrichtung nach einer weiteren erfindungsgemäßen Ausführungsform darstellt.
  • In einer weiteren Ausführungsform wird die untere Wortleitung 10 gemeinschaftlich in einer bestimmten Zellenanordnung bzw. einem bestimmten Zellenarray benutzt. Eine Mehrzahl von Wortleitungen WL sind ein Spaltenrichtung angeordnet, und eine Mehrzahl von Bit-Leitungen sind in Zeilenrichtung angeordnet.
  • Eine Mehrzahl von Einheitszellen C befinden sich dort, wo die Mehrzahl von Wortleitungen WL die Mehrzahl von BLs kreuzt.
  • 9a und 9b sind Querschnittsdarstellungen der nichtflüchtigen Speichervorrichtung von 8.
  • 9a ist eine Querschnittsdarstellung einer Zellenanordnung in einer Richtung (C) parallel zur Wortleitung WL von 8.
  • Im Zellenarray bzw. der Zellenanordnung nach einer erfindungsgemäßen Ausführungsform sind eine Mehrzahl von Oxidschichten 11 auf der unteren Wortleitung 10 gebildet, und eine Mehrzahl von P-leitenden Kanalzonen 12 sind auf der Mehrzahl von iso lierenden Schichten 11 gebildet. Eine Mehrzahl von ferroelektrischen Schichten 16 sind auf der Mehrzahl von Kanalzonen 12 gebildet, und die Wortleitung 17 ist parallel zur unteren Wortleitung 10 auf der Mehrzahl von ferroelektrischen Schichten 16 gebildet. Somit sind eine Mehrzahl von Zellen zwischen einer Wortleitung WL_1 und einer unteren Wortleitung BWL_1 verbunden.
  • 9b ist ein Diagramm, welches einen Querschnitt der Zellenanordnung in einer Richtung (D) senkrecht zur Wortleitung WL von 8 zeigt.
  • Im Zellenarray bzw. der Zellenanordnung nach dieser erfindungsgemäßen Ausführungsform ist die Oxidschicht 11 auf den gemeinschaftlich verbundenen unteren Wortleitungen BWL_1, BWL_2 und BWL_3 gebildet. Die Floating-Kanal-Schicht 15 umfasst die N-leitende Drainzone 13, die P-leitende Kanalzone 12 und die N-leitende Sourcezone 14, die auf der Oxidschicht 11 gebildet sind. Die ferroelektrische Schicht 16 ist auf jeder Kanalzone 12 der Floating-Kanal-Schicht 15 gebildet, und die Wortleitungen WL_1, WL_2 und WL_3 sind auf der ferroelektrischen Schicht 16 gebildet.
  • 10 ist eine Querschnittsdarstellung einer nichtflüchtigen ferroelektrischen Speichervorrichtung mit einer Mehrschicht-Struktur von 8. Wie in 10 dargestellt ist die in 9b dargestellte Einheitszellen-Anordnung als Mehrschicht-Struktur angeordnet. Die einzelnen Einheitszellen-Anordnungen sind dabei jeweils von einer Oxidschicht 18 getrennt.
  • 11 ist eine diagrammatische Darstellung einer Einheitsanordnung der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform.
  • In dieser Ausführungsform umfasst die Einheitsanordnung aus 11 Schaltelemente N1, N2 und eine Mehrzahl von Speicherzellen Q1–Qm. Das Schaltelement N1, welches zwischen der Bitleitung BL und der Speicherzelle Q1 angeschlossen ist, hat ein Gate, in das ein Auswahlsignal SEL_1 gegeben wird. Das Schaltelement N2, welches zwischen einer Ausleseleitung S/L („sensing line") und der Speicherzelle Qm angeschlossen ist, hat ein Gate, in das ein Auswahlsignal SEL_2 gegeben wird.
  • Die Speicherzellen Q1–Qm, die in Serie zwischen den Schaltelementen N1 und N2 angeordnet sind, werden von den Wortleitungen WL_1–WL_m und den unteren Wortleitungen BWL_1–BWL_m selektiv ein- und ausgeschaltet. Die Struktur der einzelnen Speicherzellen Q1–Qm ist im Detail in 2b gezeigt. Somit ist die Sourcezone der Speicherzelle Q1 an das Schaltelement N1 angeschlossen und die Drainzone der Speicherzelle Qm ist an das Schaltelement N2 angeschlossen.
  • 12 ist eine diagrammatische Darstellung einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform.
  • In dieser Ausführungsform sind an den Kreuzungen von den Bitleitungen BL_1–BL_n mit den Ausleseleitungen S/L_1–S/L_n in Zeilen- und Spaltenrichtung eine Mehrzahl von Einheitszellen-Anordnungen 2023 angeordnet. Die Struktur der einzelnen Einheitszellen-Anordnungen 2023 ist in 5 gezeigt. Die Bitleitungen BL_1–BL_n sind jeweils an einen der Leseverstärker 30 angeschlossen.
  • 13 ist eine diagrammatische Darstellung eines Schreibvorgangs mit einer nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform.
  • In dieser Ausführungsform kann ein Schreibvorgangs-Zyklus in zwei Untervorgänge unterteilt werden. Das heißt, eine „1" wird im ersten Untervorgang geschrieben, und eine „0" wird im zweiten Untervorgang geschrieben.
  • Eine hohe Spannung wird an die Bitleitung während einer bestimmten Periode angelegt, wenn die „1" erhalten werden soll. Somit kann der Wert der „1", die in dem ersten Untervorgang geschrieben wurde, in der Speicherzelle erhalten werden.
  • 14 ist ein Zeitdiagramm, welches den Schreibvorgang für High-Daten in der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt.
  • Zunächst sei angenommen, dass die Speicherzelle Q1 in 5 ausgewählt wird um die „1" zu schreiben. Eine Periode t0 ist als Vorladungsperiode der Speicherzelle definiert.
  • In der Periode t1, wenn die Auswahlsignale SEL_1 und SEL_2 auf „high" gehen, werden die Schaltelemente N1 und N2 eingeschaltet. Dadurch wird die Bitleitung BL an die Sourcezone der Speicherzelle Q1 geschaltet und die Ausleseleitung S/L wird an die Drainzone der Speicherzelle Qm geschaltet.
  • Hierbei werden die Wortleitungen WL_1–WL_m und die unteren Wortleitungen BWL_1–BWL_m auf niedrigem Signalpegel gehalten. Ferner werden auch die Bitleitung BL_1 und die Ausleseleitung S/L_1 in einem Zustand mit niedrigem Pegel gehalten.
  • In der Periode t2 werden die übrigen unteren Wortleitungen BWL_2–BWL_m mit Ausnahme der unteren Wortleitung BWL_1, die mit der ausgewählten Speicherzelle Q1 verbunden ist, auf „high" gesetzt. Somit werden Drain und Source der Speicherzelle Q1 auf Massespannung <GND> gelegt.
  • Als nächstes wird in der Periode t3 eine negative Spannung VNEG an die Wortleitung WL_1 angelegt, welche an die ausgewählte Speicherzelle Q1 angeschlossen ist. In der Periode t4 wird die untere Wortleitung BWL_1 auf „high" gesetzt. Wie in 3a dargestellt, wird eine hohe Spannung an die ferroelektrische Schicht 16 per Spannungsteiler zwischen der Wortleitung WL_1 und der unteren Wortleitung BWL_1 angelegt, so dass eine „1" geschrieben wird.
  • In der Periode t5 werden die Wortleitung WL_1 und die untere Wortleitung BWL_1 wieder zurück an Massespannung geführt. In der Periode t6 wird der Rest der unteren Wortleitungen BWL_2–BWL_m auf Massespannung geführt, wodurch der Schreibvorgang abgeschlossen wird. Danach, in der Periode t7, werden die Auswahlsignale SEL_1 und SEL_2 auf „low" gesetzt, und somit die Schaltelemente N1 und N2 ausgeschaltet.
  • 15 ist ein Zeitdiagramm, welches den Schreibvorgang für eine „0" sowie den Vorgang zum Erhalt der „1" in der nichtflüchtigen ferroelektrischen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt.
  • Zunächst sei angenommen, dass die Speicherzelle Q1 in 5 ausgewählt wird um die „0" zu schreiben. Eine Periode t0 ist als Vorladungsperiode der Speicherzelle definiert.
  • In der Periode t1, wenn das Auswahlsignal SEL_1 auf „high" geht, wird das Schaltelement N1 eingeschaltet. Dadurch wird die Bitleitung BL an die Sourcezone der Speicherzelle Q1 geschaltet.
  • Hierbei werden das Auswahlsignal SEL_2, die Mehrzahl von Wortleitungen WL_1–WL_m und die Mehrzahl von unteren Wortleitungen BWL_1–BWL_m im Low-Zustand gehalten. Die Bitleitung BL_1 und die Ausleseleitung S/L_1 werden auch im Low-Zustand gehalten.
  • Danach, in der Periode t2, werden alle unteren Wortleitungen BWL_1–BWL_m auf „high" gesetzt. Somit werden alle Speicherzellen Q1–Qm über die unteren Wortleitungen BWL_1–BWL_m mit der Bitleitung BL verbunden, so dass die an die Bitleitung BL angelegten Daten an alle Zellen Q1–Qm übermittelt werden können.
  • Wenn in die Speicherzelle eine „0" geschrieben werden soll, dann wird die Bitleitung BL_1 in der Periode t3 durchgehend im Zustand der Massespannung gehalten. Andererseits wird die Bitleitung BL_1 auf „high" gesetzt, falls die in der Speicherzelle Q1 gespeicherte „1" gehalten werden soll.
  • In der Periode t4 wird die Wortleitung WL_1 auf „high" gesetzt. Wie in 4a dargestellt, sammeln sich aufgrund der Wortleitung WL_1 Elektronen in der P-leitenden Kanalzone 12 der Speicherzelle Q1. Dann wird die positive Spannung an die Wortleitung WL_1 angelegt und eine Schwellenspannungsdifferenz wird erzeugt. Daher ist die Polarität dergestalt, dass Kanalelektronen in die ferroelektrische Schicht 16 induziert werden können. Somit wird eine „0" in die Speicherzelle Q1 geschrieben.
  • Wenn die in der Speicherzelle Q1 gespeicherte „1" erhalten werden soll, dann wird die eine hohe Spannung an die Bitleitung BL_1 angelegt, so dass die Spannung auf der Bitleitung BL_1 an die Speicherzelle Q1 angelegt wird. Somit kann die „1" erhalten werden, da verhindert wird, dass Elektronen in der Kanalregion 12 entstehen.
  • In der darauffolgenden Periode t5 wird die Wortleitung WL_1 an Massespannung gelegt. In der Periode t6 werden alle unteren Wortleitungen BWL_1–BWL_m und die Bitleitung BL_1 auf den Mas sezustand gesetzt, wodurch der Schreibvorgang abgeschlossen wird. Wenn in Periode t7 das Auswahlsignal SEL_1 auf „low" gesetzt wird, wird das Schaltelement N1 ausgeschaltet.
  • 16 ist ein Zeitdiagramm, welches den Vorgang zum Auslesen („sensing") von Zelldaten in der nichtflüchtigen Speichervorrichtung nach einer erfindungsgemäßen Ausführungsform darstellt.
  • Zunächst sei angenommen, dass die Speicherzelle Q1 in 5 ausgewählt wird um die Daten auszulesen. Eine Periode t0 ist als Vorladungsperiode der Speicherzelle definiert.
  • In der Periode t1, wenn die Auswahlsignale SEL_1 und SEL_2 auf „high" gehen, werden die Schaltelemente N1 und N2 eingeschaltet. Dadurch wird die Bitleitung BL an die Sourcezone der Speicherzelle Q1 geschaltet und die Ausleseleitung S/L wird an die Drainzone der Speicherzelle Qm geschaltet.
  • Hierbei werden die Wortleitungen WL_1–WL_m und die unteren Wortleitungen BWL_1–BWL_m im Low-Zustand gehalten. Ferner werden auch der Leseverstärker 30, die Bitleitung BL_1 und die Ausleseleitung S/L_1 im Low-Zustand gehalten.
  • In der Periode t2 werden die übrigen unteren Wortleitungen BWL_2–BWL_m mit Ausnahme der unteren Wortleitung BWL_1, die an die ausgewählte Speicherzelle Q1 angeschlossen ist, auf „high" gesetzt. Somit sind die übrigen Speicherzellen Q2–Qm mit Ausnahme der ausgewählten Speicherzelle Q1 an die Ausleseleitung S/L_1 angeschlossen.
  • Hierbei werden die Wortleitungen WL_1–WL_m alle im Zustand der Massespannung gehalten. Folglich wird der Stromfluss zwischen der Bitleitung BL_1 und der Ausleseleitung S/L vom Polaritätszustand in der Speicherzelle Q1 bestimmt.
  • In der Periode t3, in der der Leseverstärker 30 so betrieben wird, dass eine Lesespannung an der Bitleitung BL_1 anliegt, ist der Stromfluss auf der Bitleitung BL_1 abhängig vom Zustand der Speicherzelle Q1.
  • Wie in 3b dargestellt, wenn kein Strom durch die Bitleitung BL_1 fließt, dann zeigt das, dass eine „1" in der Speicherzelle Q1 gespeichert ist. Wenn andererseits ein Strom von einer bestimmten Mindestgröße durch die Bitleitung BL_1 fließt, dann zeigt dies, dass eine „0" in der Speicherzelle Q1 gespeichert ist, wie in 4b gezeigt.
  • In der Periode t4, wenn der Betrieb des Leseverstärkers 30 beendet wird, dann geht die Bitleitung BL_1 auf „low", so dass der Auslesevorgang abgeschlossen ist. In der Periode t5 gehen die unteren Wortleitungen BWL_2–BWL_m auf „low". In der Periode t6 werden die Auswahlsignale SEL_1 und SEL_2 auf „low" gesetzt und die Schaltelemente N1 und N2 ausgeschaltet.
  • Obwohl als Floating-Kanal 15 hier ein Beispiel gegeben wurde, das die N-leitende Drainzone 13, die P-leitende Kanalzone 12 und die N-leitende Sourcezone 14 umfasst, ist die vorliegende Erfindung nicht darauf beschränkt, und die Floating-Kanal-Schicht 15 kann auch eine P-leitende Drainzone, eine P-leitende Kanalzone und eine P-leitende Sourcezone umfassen.
  • Wie oben ausgeführt werden in einer erfindungsgemäßen Ausführungsform die Daten in einer Zelle im Lese-Modus nicht zerstört, da ein sog. NDRO (Non-Destructive Read-Out; nichtlöschendes Auslesen) verwendet wird. Somit kann die Verlässlichkeit der Zelle bei niedrigen Spannungen von einer ferroelektrischen Zelle mit einer Größe im Nanobereich ebenso verbessert werden wie die Geschwindigkeit des Lesevorgangs. Weiterhin werden eine Vielzahl von ferroelektrischen Einheitszell- Anordnungen angeordnet, um so das integrierte Fassungsvermögen der Zellen zu verbessern, und somit die Gesamtgröße der Zellen zu verringern.
  • Obwohl die Erfindung auf verschiedene Weise modifiziert und in alternativen Formen ausgeführt werden kann, sind spezifische Ausführungsformen als Beispiele in den Zeichnungen und der obigen Beschreibung dargestellt. Es versteht sich jedoch, dass die Erfindung nicht auf die im einzelnen offenbarten Ausführungsformen beschränkt ist. Vielmehr erstreckt sich die Erfindung auch auf alle Veränderungen, Äquivalente und Alternativen, die unter Erfindungsgedanken und Erfindungsumfang wie in den beigefügten Ansprüchen definiert fallen.

Claims (22)

  1. Nichtflüchtige ferroelektrische Speichervorrichtung, umfassend: eine auf einer unteren Wortleitung gebildete isolierende Schicht; eine Floating-Kanal-Schicht mit einer P-leitenden Kanalzone, die auf der isolierenden Schicht gebildet ist und in einem Floating-Zustand gehalten wird, einer N-leitenden Drainzone sowie einer N-leitenden Sourcezone, die sich auf den beiden Seiten der Kanalzone anschließen; eine ferroelektrische Schicht, die auf der Kanalzone der Floating-Kanal-Schicht gebildet ist; und eine Wortleitung, die auf der ferroelektrischen Schicht gebildet ist; wobei abhängig vom Polaritätszustands der ferroelektrischen Schicht verschiedene Kanalwiderstände in der Kanalzone induziert werden können, so dass Daten geschrieben und ausgelesen werden können.
  2. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 1, wobei die Floating-Kanal-Schicht aus mindestens einem vom Kohlenstoffnanoröhren, Silizium und Germanium besteht.
  3. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 1, wobei ein Kanal der Floating-Kanal-Schicht ausgeschaltet wird, wenn infolge der Polarität der ferroelektrischen Schicht positive Ladungsträger in die Kanalzone induziert werden und einen Zustand hohen Widerstandes verursachen, und eingeschaltet wird, wenn infolge der Polarität der ferroelektrischen Schicht negative Ladungsträger in die Kanalzone induziert werden und einen Zustand niedrigen Widerstandes verursachen.
  4. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 1, wobei die Floating-Kanal-Schicht High-Daten schreibt, wenn positive Ladungsträger in die Kanalzone induziert werden während die untere Wortleitung an eine positive Spannung gelegt ist, eine negative Spannung an die Wortleitung gelegt wird und die Drainzone sowie die Sourcezone an Massespannung gelegt werden, und die Floating-Kanal-Schicht High-Daten liest, wenn die Massespannung an die untere Wortleitung und die Wortleitung gelegt wird, so dass der Kanal der Floating-Kanal-Schicht ausgeschaltet ist.
  5. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 1, wobei die Floating-Kanal-Schicht Low-Daten schreibt, wenn eine positive Spannung an die untere Wortleitung und die Wortleitung gelegt wird, und eine Massespannung an die Drainzone sowie die Sourcezone gelegt wird, so dass negative Ladungsträger in die Kanalzone induziert werden, und die Floating-Kanal-Schicht Low-Daten liest, wenn die Massespannung an die untere Wortleitung und die Wortleitung gelegt wird, so dass der Kanal der Floating-Kanal-Schicht eingeschaltet ist.
  6. Nichtflüchtige ferroelektrische Speichervorrichtung mit einer Einheitszellen-Anordnung, umfassend: eine Mehrzahl von unteren Wortleitungen; eine Mehrzahl von isolierenden Schichten, die jeweils auf einer der unteren Wortleitungen gebildet sind; eine Floating-Kanal-Schicht mit einer Mehrzahl von P-leitenden Kanalzonen, die sich auf der Mehrzahl von isolierenden Schichten befinden, sowie eine Mehrzahl von N-leitenden Drainzonen und Sourcezonen, die abwechselnd in Serie mit den P-leitenden Kanalzonen verbunden sind; eine Mehrzahl von ferroelektrische Schichten, die jeweils auf einer der P-leitenden Kanalzonen der Floating-Kanal-Schicht gebildet sind; und eine Mehrzahl von Wortleitungen, die jeweils auf den ferroelektrischen Schichten gebildet sind; wobei die Einheitszellen-Anordnung eine Mehrzahl von Daten schreibt und liest durch Induzieren verschiedener Kanalwiderstände in die P-leitenden Kanalzonen abhängig von den Polaritätszuständen der ferroelektrischen Schichten.
  7. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 6, wobei die Einheitszellen-Anordnung eine Mehrzahl von Schichten umfasst, und diese Schichten jeweils durch eine isolierende Schicht voneinander getrennt sind.
  8. Nichtflüchtige ferroelektrische Speichervorrichtung mit einer Einheitszellen-Anordnung, umfassend: eine untere Wortleitung; eine Mehrzahl von isolierenden Schichten, die jeweils auf der unteren Wortleitung gebildet sind; eine Floating-Kanal-Schicht mit einer Mehrzahl von P-leitenden Kanalzonen, die auf der Mehrzahl von isolierenden Schichten angeordnet sind und, einer Mehrzahl von N-leitenden Drainzonen und Sourcezonen, die abwechselnd in Serie mit der Mehrzahl von P-leitenden Kanalzonen verbunden sind; eine Mehrzahl von ferroelektrischen Schichten, die jeweils auf der Mehrzahl von P-leitenden Kanalzonen der Floating-Kanal-Schicht gebildet sind; und eine Mehrzahl von Wortleitungen, die jeweils auf der Mehrzahl von ferroelektrischen Schichten gebildet sind; wobei die Einheitszellen-Anordnung eine Mehrzahl von Daten liest bzw. schreibt, indem abhängig vom Polaritätszustand der ferroelektrischen Schichten verschiedene Kanalwiderstände in die P-leitenden Kanalzonen induziert werden.
  9. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 8, wobei die Einheitszellen-Anordnung eine Mehrzahl von Schichten umfasst, und diese Schichten jeweils durch eine isolierende Schicht voneinander getrennt sind.
  10. Nichtflüchtige ferroelektrische Speichervorrichtung, umfassend: eine untere Wortleitung; eine Floating-Kanal-Schicht, die auf der unteren Wortleitung gebildet ist und in einem Floating-Zustand gehalten wird; eine auf der Floating-Kanal-Schicht gebildete ferroelektrische Schicht, in der Daten gespeichert werden; eine Wortleitung, die auf der ferroelektrischen Schicht parallel zur unteren Wortleitung gebildet ist; wobei ein Schreibvorgang durchgeführt wird mit Daten, die der ferroelektrischen Schicht zugeordnet sind, in Abhängigkeit eines Spannungspegels der an die untere Wortleitung und die Wortleitung angelegt wird, und ein Lesevorgang von Daten durchgeführt wird, indem abhängig vom Polaritätszustand der in der ferroelektrischen Schicht gespeicherten Ladungsträger verschiedene Kanalwiderstände in der Floating-Kanal-Schicht induziert werden.
  11. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 10, wobei die Floating-Kanal-Schicht eine P-leitende Kanalzone, sowie eine N-leitende Drainzone und eine N-leitende Sourcezone, die sich auf beiden Seiten der P-leitenden Kanalzone anschließen, umfasst.
  12. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 10, wobei die Floating-Kanal-Schicht eine P-leitende Kanalzone, sowie eine P-leitende Drainzone und eine P-leitende Sourcezone, die sich auf beiden Seiten der P-leitenden Kanalzone anschließen, umfasst.
  13. Nichtflüchtige ferroelektrische Speichervorrichtung, umfassend: eine Mehrzahl von Speicherzellen, deren Schaltvorgänge jeweils selektiv kontrolliert werden, und zwar abhängig von Spannungen, die an eine Mehrzahl von Wortleitungen und an eine Mehrzahl von unteren Wortleitungen angelegt werden, und wobei Floating-Kanal-Schichten in Serie verbunden werden; ein erstes Schaltelement zum selektiven Verbinden der Speicherzellen mit einer Bitleitung bei Anlegen eines erstes Auswahlsignals; ein zweites Schaltelement zum selektiven Verbinden der Speicherzellen mit einer Ausleseleitung bei Anlegen eines zweites Auswahlsignals; wobei jede der Speicherzellen umfasst: eine auf der unteren Wortleitung gebildete isolierende Schicht; die Floating-Kanal-Schicht mit einer P-leitenden Kanalzone, die auf der isolierenden Schicht gebildet ist und in einem Floating-Zustand gehalten wird, einer N-leitenden Drainzone sowie einer N-leitenden Sourcezone, die sich auf den beiden Seiten der Kanalzone anschließen; eine ferroelektrische Schicht, die auf der Kanalzone der Floating-Kanal-Schicht gebildet ist; und eine Wortleitung, die auf der ferroelektrischen Schicht gebildet ist.
  14. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 13, wobei das erste Schaltelement und das zweite Schaltelement eingeschaltet bleiben wenn High-Daten in die Speicherzellen geschrieben werden, und das erste Schaltelement eingeschaltet und das zweite Schaltelement ausgeschaltet wird wenn Low-Daten in die Speicherzellen geschrieben werden.
  15. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 13, wobei eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle High-Daten schreibt wenn die untere Wortleitung an eine positive Spannung gelegt wird, eine negative Spannung an die Wortleitung gelegt wird und die Bitleitung sowie die Ausleseleitung an Massespannung gelegt werden, und eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle Low-Daten schreibt wenn an die untere Wortleitung und die Wortleitung eine positive Spannung gelegt wird, und die Bitleitung und die Ausleseleitung an eine Massespannung gelegt werden.
  16. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 15, wobei eine Mehrzahl von Wortleitungen, die mit den nicht ausgewählten der Mehrzahl von Speicherzellen verbunden sind, in einem Low-Zustand gehalten werden und eine Mehrzahl von unteren Wortleitungen in einem High-Zustand gehalten werden.
  17. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 13, wobei eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle High-Daten liest wenn die untere Wortleitung und die Wortleitung an Massespannung gelegt werden und der Kanal der Floating-Kanal-Schicht ausgeschaltet ist, und eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle Low-Daten liest wenn die untere Wortleitung und die Wortleitung an Massespannung gelegt werden und der Kanal der Floating-Kanal-Schicht eingeschaltet ist.
  18. Nichtflüchtige ferroelektrische Speichervorrichtung, umfassend: eine Mehrzahl von Bitleitungen, die in einer Zeilenrichtung angeordnet sind; eine Mehrzahl von Ausleseleitungen, die senkrecht zu den Bitleitungen angeordnet sind; eine Mehrzahl von Speicherzellen, die in Zeilen- und Spaltenrichtung an Kreuzungen der Bitleitungen mit den Ausleseleitungen angeordnet sind; eine Mehrzahl von Leseverstärkern, die jeweils an eine der Bitleitungen angeschlossen sind; wobei jede der Mehrzahl von Speicherzellen umfasst: eine auf einer unteren Wortleitung gebildete isolierende Schicht; eine Floating-Kanal-Schicht mit einer P-leitenden Kanalzone, die auf der Floating-Schicht gebildet ist und in einem Floating-Zustand gehalten wird, und einer N-leitenden Drainzone sowie einer N-leitenden Sourcezone, die sich auf den beiden Seiten der Kanalzone anschließen; eine ferroelektrische Schicht, die auf der Kanalzone der Floating-Kanal-Schicht gebildet ist; und eine Wortleitung, die auf der ferroelektrischen Schicht gebildet ist.
  19. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 18, wobei jede der Mehrzahl von Speicherzellen weiterhin umfasst: ein erstes Schaltelement zum selektiven Verbinden der Speicherzellen mit einer Bitleitung bei Anlegen eines erstes Auswahlsignals; ein zweites Schaltelement zum selektiven Verbinden der Speicherzellen mit einer Ausleseleitung bei Anlegen eines zweites Auswahlsignals.
  20. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 19, wobei das erste Schaltelement und das zweite Schaltelement eingeschaltet bleiben wenn High-Daten in die Mehrzahl von Speicherzellen geschrieben werden, und das erste Schaltelement eingeschaltet ist und das zweite Schaltelement ausgeschaltet ist wenn Low-Daten in die Mehrzahl von Speicherzellen geschrieben werden.
  21. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 20, wobei eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle High-Daten schreibt wenn eine positive Spannung an die untere Wortleitung gelegt wird, eine negative Spannung an die Wortleitung gelegt wird und die Bitleitung sowie die Ausleseleitung an Massespannung gelegt werden, und eine aus der Mehrzahl von Speicherzellen ausgewählte Speicherzelle Low-Daten schreibt wenn eine positive Spannung an die untere Wortleitung und die Wortleitung gelegt wird, und eine Massespannung an die Bitleitung und die Ausleseleitung gelegt wird.
  22. Nichtflüchtige ferroelektrische Speichervorrichtung nach Anspruch 19, wobei eine Massespannung an die untere Wortleitung und die Wortleitung gelegt wird wenn das erste Schaltelement und das zweite Schaltelement im Lese-Modus der Mehrzahl von Speicherzellen eingeschaltet werden.
DE102005017534A 2004-12-29 2005-04-15 Nichtflüchtige ferroelektrische Speichervorrichtung Withdrawn DE102005017534A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2004-0115419 2004-12-29
KR10-2004-0115418 2004-12-29
KR1020040115419A KR100636926B1 (ko) 2004-12-29 2004-12-29 불휘발성 강유전체 메모리 장치
KR1020040115418A KR100636925B1 (ko) 2004-12-29 2004-12-29 불휘발성 강유전체 메모리 장치

Publications (1)

Publication Number Publication Date
DE102005017534A1 true DE102005017534A1 (de) 2006-07-13

Family

ID=36599478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005017534A Withdrawn DE102005017534A1 (de) 2004-12-29 2005-04-15 Nichtflüchtige ferroelektrische Speichervorrichtung

Country Status (4)

Country Link
US (4) US20060138504A1 (de)
JP (1) JP4769012B2 (de)
DE (1) DE102005017534A1 (de)
TW (1) TWI266309B (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212431B2 (en) * 2004-12-29 2007-05-01 Hynix Semiconductor Inc. Nonvolatile ferroelectric memory device and control method thereof
DE102005017533A1 (de) * 2004-12-29 2006-07-13 Hynix Semiconductor Inc., Ichon Nichtflüchtige ferroelektrische Speichervorrichtung
US7313037B2 (en) * 2005-04-21 2007-12-25 Hynix Semiconductor Inc. RFID system including a memory for correcting a fail cell and method for correcting a fail cell using the same
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US8089110B1 (en) * 2006-02-09 2012-01-03 Spansion Llc Switchable memory diodes based on ferroelectric/conjugated polymer heterostructures and/or their composites
US7645617B2 (en) * 2006-07-27 2010-01-12 Hynix Semiconductor, Inc. Nonvolatile ferroelectric memory device using silicon substrate, method for manufacturing the same, and refresh method thereof
WO2011138941A1 (ja) * 2010-05-07 2011-11-10 独立行政法人科学技術振興機構 電界効果トランジスター及びメモリー装置
CN106588120B (zh) * 2016-11-22 2019-05-03 成都新柯力化工科技有限公司 一种具有弛豫型纳米线的压电陶瓷及制备方法
US10885963B2 (en) * 2018-12-14 2021-01-05 Intel Corporation Ferroelectric memory-based synapses
KR102702091B1 (ko) * 2018-12-21 2024-09-04 삼성전자주식회사 메모리 장치
CN112071842A (zh) * 2019-05-25 2020-12-11 上海浦睿信息科技有限公司 一种非挥发铁电存储器三维存储的结构
US12219778B2 (en) * 2020-06-29 2025-02-04 Taiwan Semiconductor Manufacturing Company Limited Multi-gate selector switches for memory cells and methods of forming the same
US12137570B2 (en) * 2021-04-09 2024-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional memory device
US11973141B2 (en) 2021-08-09 2024-04-30 International Business Machines Corporation Nanosheet transistor with ferroelectric region

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723885A (en) * 1995-06-08 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a ferroelectric film and control method thereof
US5751037A (en) * 1995-07-27 1998-05-12 Sony Corporation Non-volatile memory cell having dual gate electrodes
US6222756B1 (en) * 1997-12-31 2001-04-24 Samsung Electronics Co., Ltd. Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same
US20020054522A1 (en) * 2000-09-28 2002-05-09 Satoshi Inoue Semiconductor memory device
US6532165B1 (en) * 1999-05-31 2003-03-11 Sony Corporation Nonvolatile semiconductor memory and driving method thereof
US20030223292A1 (en) * 2002-05-16 2003-12-04 Hasan Nejad Stacked 1T-nmemory cell structure
US6787832B2 (en) * 2002-03-22 2004-09-07 Infineon Technologies Ag Semiconductor memory cell and semiconductor memory device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100370416B1 (ko) 1996-10-31 2003-04-08 삼성전기주식회사 고밀도 데이터의 기록/재생을 위한 부호화/복호화 방법 및 그에 따른 장치
DE19805712A1 (de) 1998-02-12 1999-08-26 Siemens Ag Speicherzellenanordnung und entsprechendes Herstellungsverfahren
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6151241A (en) * 1999-05-19 2000-11-21 Symetrix Corporation Ferroelectric memory with disturb protection
JP2000340759A (ja) * 1999-05-31 2000-12-08 Sony Corp 不揮発性半導体メモリおよびその駆動方法
DE19947117B4 (de) * 1999-09-30 2007-03-08 Infineon Technologies Ag Ferroelektrischer Transistor und dessen Verwendung in einer Speicherzellenanordnung
JP3878370B2 (ja) 1999-10-13 2007-02-07 ローム株式会社 不揮発性メモリおよびその駆動方法
JP4887566B2 (ja) * 2001-03-27 2012-02-29 独立行政法人産業技術総合研究所 半導体不揮発性記憶素子及びその製造方法
KR100447223B1 (ko) 2001-09-17 2004-09-04 주식회사 하이닉스반도체 불휘발성 강유전체 메모리 및 그 구동방법
JP2003109376A (ja) * 2001-09-27 2003-04-11 Seiko Epson Corp 半導体メモリ素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5723885A (en) * 1995-06-08 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a ferroelectric film and control method thereof
US5751037A (en) * 1995-07-27 1998-05-12 Sony Corporation Non-volatile memory cell having dual gate electrodes
US6222756B1 (en) * 1997-12-31 2001-04-24 Samsung Electronics Co., Ltd. Single transistor cell, method for manufacturing the same, memory circuit composed of single transistor cells, and method for driving the same
US6532165B1 (en) * 1999-05-31 2003-03-11 Sony Corporation Nonvolatile semiconductor memory and driving method thereof
US20020054522A1 (en) * 2000-09-28 2002-05-09 Satoshi Inoue Semiconductor memory device
US6787832B2 (en) * 2002-03-22 2004-09-07 Infineon Technologies Ag Semiconductor memory cell and semiconductor memory device
US20030223292A1 (en) * 2002-05-16 2003-12-04 Hasan Nejad Stacked 1T-nmemory cell structure

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
SVENSSON,C.: Forty Years of Feature-Size Predictions. In: Solid- State Circuits Conference, 2003.Digest of Technical Papers.ISSCC, 2003,IEEE International,2003,S.35-36,28-29 *
SVENSSON,C.: Forty Years of Feature-Size Predictions. In: Solid- State Circuits Conference, 2003.Digest of Technical Papers.ISSCC, 2003,IEEE International,2003,S.35-36,28-29;

Also Published As

Publication number Publication date
TWI266309B (en) 2006-11-11
US8035146B2 (en) 2011-10-11
JP2006190432A (ja) 2006-07-20
US20100252872A1 (en) 2010-10-07
US7728369B2 (en) 2010-06-01
US20070170480A1 (en) 2007-07-26
US20060138504A1 (en) 2006-06-29
US20070170481A1 (en) 2007-07-26
TW200623119A (en) 2006-07-01
US7741668B2 (en) 2010-06-22
JP4769012B2 (ja) 2011-09-07

Similar Documents

Publication Publication Date Title
DE19523775C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE69826955T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE4206832C2 (de) Nichtflüchtige Halbleiter-Speicheranordnung
DE602004007173T2 (de) Nichtflüchtiger Halbleiterspeicher
DE4112070C2 (de) Elektrisch löschbare, nichtflüchtige Halbleiter-Speicheranordnung und selektives Datenlöschverfahren
DE60121043T2 (de) Mtj mram serielle-parallele architektur
DE19612666C2 (de) Verfahren und Vorrichtung zur Programmierung eines nichtflüchtigen Halbleiterspeichers mit Zellen in NAND-Struktur
DE4211844C2 (de) Halbleiterspeichereinrichtung
DE69730937T2 (de) Nichtflüchtiger Speicher und Betriebsverfahren dafür
DE60315532T2 (de) Verfahren zur Reudzierung der Programmier- und Lese-Störungen eines nicht-flüchtigen Speichers
DE3851479T2 (de) Speicherzelle einer nichtflüchtigen Halbleiter-Speicheranordnung.
DE69130993T2 (de) Nichtflüchtige Halbleiterspeicheranordnung
DE60200498T2 (de) Programmierverfahren für einen nichtflüchtigen Halbleiterspeicher
DE69631938T2 (de) Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung
DE112017001761T5 (de) NAND-Struktur mit Stufenauswahl-Gate-Transistoren
DE69829092T2 (de) Festwertspeicher
DE102005017533A1 (de) Nichtflüchtige ferroelektrische Speichervorrichtung
DE3839114A1 (de) Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur
DE4014117A1 (de) Elektrisch loeschbarer programmierbarer festwertspeicher mit nand-zellenbloecken
DE10334424A1 (de) Halbleiterspeichervorrichtung mit Doppelzelleneinheiten
DE69839034T2 (de) Halbleiter-Speicher-Vorrichtung und Verfahren zu deren Herstellung
DE102021102584B4 (de) Speicherschaltung und verfahren zum betreiben derselben
DE4024295A1 (de) Dynamische halbleiterspeichervorrichtung
DE102005017534A1 (de) Nichtflüchtige ferroelektrische Speichervorrichtung
DE10038228A1 (de) Zellenblockstruktur eines nichtflüchtigen ferroelektrischen Speichers

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
R012 Request for examination validly filed

Effective date: 20120413

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131101