[go: up one dir, main page]

TWI249070B - Electronic device, method of manufacture of the same, and sputtering target - Google Patents

Electronic device, method of manufacture of the same, and sputtering target Download PDF

Info

Publication number
TWI249070B
TWI249070B TW092135857A TW92135857A TWI249070B TW I249070 B TWI249070 B TW I249070B TW 092135857 A TW092135857 A TW 092135857A TW 92135857 A TW92135857 A TW 92135857A TW I249070 B TWI249070 B TW I249070B
Authority
TW
Taiwan
Prior art keywords
aluminum alloy
film
electronic device
electrode
alloy film
Prior art date
Application number
TW092135857A
Other languages
English (en)
Other versions
TW200415429A (en
Inventor
Hiroshi Gotoh
Toshihiro Kugimiya
Junichi Nakai
Katsufumi Tomihisa
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW200415429A publication Critical patent/TW200415429A/zh
Application granted granted Critical
Publication of TWI249070B publication Critical patent/TWI249070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1249070 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係關於薄膜狀電子裝置及其製造方法、和雜射 革巴’特別是關於包含在如半導體或液晶顯示器那樣的主動 和被動矩陣型的平板顯示器、反射膜、光學裝置等中使用 的圖素電極和鋁合金膜作爲構成要素的新的顯示裝置及其 製造方法、和濺射靶。 【先前技術】 主動矩陣型的液晶顯示裝置包括：以薄膜電晶體（ TF T )作爲開關元件，具有圖素電極、掃描線和訊號線等 的接線部份的TFT陣列基底；對該TFT陣列基底隔開給 定間隔相對配置的具有公共電極的相對基底；塡充在這些 TFT陣列基底和相對基底之間的液晶層。作爲圖素電極， 使用在氧化銦（Ιη203 )中含有10重量％左右的氧化錫（ SnO )的銦錫氧化物（IT0 )膜等。 此外’關於電連接在該圖素電極上的接線部份的訊號 線，爲了不使純鋁或Al-Nd等鋁合金和圖素電極直接接觸 ’在其間形成作爲屏障金屬的由1^〇、<：1*、丁丨、\^等高熔 點金屬構成的層疊膜，但最近也正進行省略這些高熔點金 屬’而把圖素電極直接連接在訊號線上的嘗試。 根據日本特開平1 1 -3 3 79 76號公報，如果使用由在氧 化銦中含有10重量％左右的氧化鋅的ITO膜構成的圖素 電極，則與訊號線的直接接觸成爲可能。 -5- 1249070 (2) 此外，在美國專利 USP6.2 1 8.206號公報中，提出了 對汲極電極藉由電漿處理或離子注入實施表面處理的方法 ，和在USP6.252.247號案3中，提出在作爲第一層的閘 極、源極和汲極電極上，藉由沉積而形成含有如N、Ο、 Si、C等雜質的第二相而得的層疊膜的方法。如果採用這 些方法，則即使省略該的高熔點金屬時，也能把與圖素電 極的接觸電阻維持在低位準上。 在該習知技術中，使屏障金屬存在的理由在於：如果 使構成訊號線的鋁或鋁合金接線和圖素電極直接接觸，則 接觸電阻上升，畫面的顯示品質下降。這是因爲鋁非常容 易氧化，在大氣中表面容易被氧化，此外圖素電極是金屬 氧化物，所以藉由成膜時産生的氧或成膜時添加的氧，鋁 被氧化，在表面生成氧化鋁層。而且，如果這樣，在訊號 線和圖素電極的接觸介面上形成絕緣物層，則訊號線和圖 素電極間的接觸電阻提高，畫面的顯示品質下降。 而屏障金屬具有防止鋁合金的表面氧化，並且使鋁合 金膜和圖素電極的接觸良好的作用，但是爲了獲得在該接 觸介面上存在屏障金屬的以往構造，屏障金屬的形成步驟 成爲必不可少的，所以在閘極電極、源極電極、汲極電極 的形成所需的成膜用濺射裝置的基礎上，還必須配備用於 形成屏障金屬的成膜室。可是，隨著基於批量生産的液晶 面板等的低成本化的進展，伴隨屏障金屬的形成而産生的 製造成本上升或生産率的下降變爲無法忽視。 因此，最近要求能省略屏障金屬的電極材料或製造方 -6 - (3) 1249070 法。對於這樣的要求，在該USP6.2 1 8.206號案中’附加 了用於實施表面處理的一個處理步驟°而在 USP6.252.247號案中，能用同一成膜室連續進行閘極電 極、源極電極、汲極電極的成膜’但是無法避免處理步驟 的增多。並且，因爲雜質混入的膜和雜質未混入的膜的熱 膨脹係數不同，在連續使用時，膜從室的壁面剝落的現象 頻繁發生，所以爲了進行維護必須頻繁停止裝置。在曰本 特開平1 1 -3 3 79 76號公報中，由於必須把目前最普及的銦 錫氧化物（IΤ Ο )膜變更爲銦鋅氧化物（IΖ Ο )膜’所以 材料成本上升。 爲了確保顯示裝置的顯示品質，作爲電極材料，要求 低電阻和高水準的耐熱性。例如，在作爲顯示裝置的元件 之一的非晶體TFT的源極或汲極電極材料使用時，要求 的特性是電阻率爲8 μ Ω · c m以下（較佳的爲5 μ Ω · c m以 下），耐熱溫度爲3 00〜3 5 0 °C。此外，作爲閘極電極材料 使用時要求的特性爲電阻率爲8 μ Ω · c m以下，耐熱溫度 爲400〜4 5 0 °C。源極電極和汲極電極爲了圖素的讀出和寫 入總有電流流過，所以較佳的是抑制電阻，減少顯示裝置 的耗電。此外，有必要減小由電阻和限制電容的積決定的 時間常數，即使顯示面板大型化時，也能維持顯示品質。 此外，所需求的耐熱性依據顯示裝置的構造而不同，且依 據電極形成後的後處理中使用的絕緣膜的成膜溫度或半導 體層的成膜以及熱處理溫度。 1249070 (4) 【發明內容】 本發明是鑒於上述事實而提出的’其目的在於：確立 能省略該的屏障金屬，並且不增加處理步驟，簡化步驟， 能使鋁合金膜對於圖素電極直接並且可靠地接觸的技術。 本發明之其他目的在於：確立同時具有可實現低電阻率和 低接觸電阻那樣的優異電特性和耐熱性，並且在顯示裝置 中，可使反射電極或TAB連接電極在材料上共同化的技 術。 能解決該課題的本發明的電子裝置由以下部分構成： 由金屬氧化物構成的第一電極；與該第一電極直接接觸、 電連接的由鋁合金膜構成的第二電極。於此，在第一電極 和第二電極直接接觸的接觸介面中，構成鋁合金膜的合金 成分的至少一部分存在作爲沉澱物或濃縮層。 該鋁合金膜較佳的是，作爲合金成分，含有0.1〜6原 子％的從由八\1、八§、211、€：11、1^、31*、3111、〇6、61構成 的一組中選擇的至少一種，其中，至少含有N i的銘合金 膜爲較佳。 作爲本發明的構成要素的第一電極，較佳的是銦錫氧 化物或銦鋅氧化物。 在該鋁合金膜中，作爲其他的合金成分，還可以含有 0.1〜6原子％範圍內的從由Nd、Y、Fe、Co構成的一組中 選擇的至少一種。
該鋁合金膜中特別較佳的是，作爲該合金成分，含有 Xi (X】=Ag、Zn、Cu、Ni 的至少一種）和 χ2 (x2：=Nd，Y 1249070 (5) 的g少一種），且它們的含量滿足下式（I )關係的鋁合 金膜。 〇·2 $ 〇.5xCX1+CX2 S 4.5...... ( I ) 〔式中，0乂1表示鋁合金中的Ag、Zn、Cu、Ni的含 量（原子％ ) ，CX2表示鋁合金中的Nd、Y的含量（原子 % )〕 或者是，作爲合金成分，含有Y!( Y!=Ag、Zn、Cn 、Ni的至少一種）和 γ2 ( Y2 = Fe、Co的至少一種），且 它們的含量滿足下式（Π )的關係的鋁合金膜。 0.4^ CYi+CY2^ 6 ……（II) 〔式中，〇丫1表示鋁合金中的Ag、Zn、Cu、Ni的含 量（原子％ ) ，CY2表示鋁合金中的Fe、Co的含量（原 子 ％ )〕。 此外，作爲該鋁合金膜較佳的是，在非平衡狀態下溶 質的合金成分的一部分或全部存在作爲沉澱物或濃縮層， 且電阻率被抑制在8 μ Ω _ c m以下。而且，較佳的，在該 鋁合金膜和第一電極的接觸介面上，沉澱物作爲長徑超過 0.0 1 μπι的尺寸的物質，以每1 ΟΟμηι2超出〇. 1 3個的個數 存在，或者以面積率超過0.5 %而存在。 含有Ni作爲合金成分的鋁合金膜，較佳的，具有從 該膜表面開始1〜10nm厚度區域中的Ni含量爲1〇原子％ 以下的Ni濃縮層。於此，Ni濃縮層意味著其Ni含量超 過鋁合金膜內部的Ni含量的層。而且，這些鋁合金膜在 顯示裝置中作用當成反射層或TAB連接電極。 -9- (6) 1249070 此外，本發明的電子裝置由以下部分構成：由金屬氧 化物構成的第一電極；與該第一電極直接接觸、電連接的 由含有0.1〜6原子％的Sm的鋁合金膜構成的第二電極； 於此，在第一電極和第二電極直接接觸的接觸介面上形成 鋁合金膜中含有的S m和構成第一電極的金屬氧化物的元 素互相擴散的層。 此外，本發明的的製造方法作爲用於製造該電子裝置 的有效方法，其結構的要旨在於包含：藉由用150〜40(TC 的溫度加熱形成在基底上的鋁合金膜，和形成含有該鋁合 金膜中含有的該合金元素的一部分或全部的沉澱物。 在實施該方法.時，藉由使該鋁合金膜中以非平衡狀態 溶質的合金成分的一部分或全部和該第一電極的合金成分 相互擴散，能在該鋁合金膜和第一電極的接觸介面形成金 屬間化合物。此外，作爲形成該鋁合金膜的較佳方法，可 列舉如濺射法。而且，在該鋁合金膜上層疊形成絕緣膜， 對該絕緣膜進行接觸孔的蝕刻後，接著從鋁合金表面 1〜2 0 0 n m，更較佳的爲3〜1 0 0 n m輕触刻銘合金接線，使該 鋁合金膜中以非平衡狀態溶質的合金成分的一部分或全部 沉澱物（金屬間化合物）局部露出，則能進一步降低與形 成在其上的圖素電極的接觸電阻，所以較佳。 該輕蝕刻可藉由乾蝕刻或濕蝕刻來進行，該乾蝕刻中 使用能蝕刻該鋁合金膜的氣體，而該濕蝕刻中使用能蝕刻 該鋁合金膜的化學物，作爲在該輕蝕刻處理中使用的化學 物’可以使用在圖樣形成中所使用的光致抗蝕劑的剝離液 -10- 1249070 (7) 本發明的濺射靶是用於形成該鋁合金膜的有用的靶材 料’其特徵在於作爲合金成分’含有0 .；!〜6原子％的從由 A g、Ζ η、C u、N i構成的一組中選擇的至少—種，同時含 有0.1〜6原子％的從由Nd、Y、Fe、Co構成的一組中選擇 的至少一種。 本發明按如上構成’使鋁合金膜和電極的直接接觸成 爲可能’藉由省略屏障金屬’大幅度減少製造的工時和成 本’能提供廉價並且高性能的電子裝置和電子裝置用陣列 基底。 根據該本發明，藉由使由鋁構成的膜中含有微量的 Αυ或Ag等難以被氧化的貴重金屬，或zn、Cu、Ni、Sr 、G e、S m等作爲氧化物的導電率低的元素，b i般對鋁中 的溶質限度低的元素，作爲接線材料的膜自身的導電性不 會惡化，並且在第一電極和第二電極（鋁合金膜）的接觸 介面上局部或全面地形成電阻低的區域，由此，大幅度降 低第一電極和第二電極（鋁合金膜）的接觸電阻，把液晶 顯示器的顯示品質維持在高水準，並且能大幅度削減處理 步驟和製造成本。另外，藉由在該鋁合金膜中添加從Nd 、Y、Fe、Co選擇的至少一種，能大幅度提高耐熱性。 【實施方式】 下面，參照附圖詳細說明本發明的電子裝置的一例的 顯示裝置和顯示裝置用陣列基底的實施方式，但是本發明 -11 - (8) 1249070 並不局限於圖示的例子，在適合前、後述宗旨的範圍中可 進行適當變更後實施，它們都包含在本發明的技術範圍中 〇 此外，對於不包含薄膜電晶體的被動矩陣驅動型的裝 置、反射型液晶顯示裝置等的反射電極、用於向外部輸入 和輸出訊號的TAB連接電極，也同樣能應用鋁合金膜， 但是於此省略這些實施方式。 圖1是搭載在應用本發明的液晶顯示裝置中的液晶面 板構造的槪略剖視放大說明圖。 圖1的液晶面板具有：TFT陣列基底1 ;與該TFT陣 列基底1相對配置的相對基底2 ;配置在TFT陣列基底1 和相對基底2之間，作爲光變換層的液晶層3。TFT陣列 基底1由配置在絕緣性的玻璃基底1 a上的薄膜電晶體（ TFT ) 4、圖素電極5、包含掃描線或訊號線的接線部份6 構成。 相對基底2由形成在TFT陣列基底1 一側的整個面 上的公共電極7、配置在與圖素電極5相對的位置的濾色 器8、配置在與TFT陣列基底1上的薄膜電晶體（TFT ) 4或接線部份6相對的位置的遮光膜9構成。 此外，在構成TFT陣列基底1和相對基底2的絕緣 性基底的外表面一側配置偏振板1 0、1 〇，並且在相對基 底2上設置用於對液晶層3中含有的液晶分子給定方向定 向的定向膜1 1。 在這樣的構造的液晶面板中，藉由形成在相對基底2 -12- (9) 1249070 和圖素電極5之間的電場，控制液晶層3中的液晶分子的 定向方向，調製藉由TFT陣列基底1和相對基底2之間 的液晶層3的光，由此，控制透過相對基底2的光的透過 光量，以顯示影像。 此外，TFT陣列藉由向TFT陣列外部引出的TAB帶 1 2，由驅動電路1 3和控制電路1 4驅動。 圖中，1 5是隔離塊，1 6是密封構件，1 7是保護膜， 18是擴散板，19是棱鏡板，20是導光板，21是反射板， 22是背光，23是保持框，24表示印刷電路板，而後對它 們進行說明。 圖2是表示應用在本發明中所採用的陣列基底中的實 施例1的薄膜電晶體的構造的槪略剖視說明圖。在圖2所 示的玻璃基底1 a上，藉由鋁合金膜形成掃描線2 5，該掃 描線2 5的一部分作爲控制薄膜電晶體的導通和斷開的閘 極2 6。此外，爲了藉由閘極絕緣膜2 7與掃描線2 5交叉 ，由鋁合金膜形成訊號線，該訊號線的一部分作爲薄膜電 晶體的源極電極2 8。 在閘極絕緣膜27上的圖素區域中配置有例如由在 Ιη203中含有SnO的ITO膜形成的圖素電極5。由鋁合金 膜形成的薄膜電晶體的汲極電極2 9與圖素電極5直接接 觸電連接。 在該TFT陣列基底1上，如果藉由掃描線25向閘極 電極2 6供給閘極電壓，則薄膜電晶體變爲導通狀態，預 先提供給訊號線的驅動電壓從源極電極2 8藉由汲極電極 -13- (10) 1249070 29提供給圖素電極5。而且，如果對圖素電極5提供給定 電位的驅動電壓，則如圖1中說明的那樣，相對基底2之 間産生電位差’液晶層3中含有的液晶分子定向，以進行 光調製。 以下簡單說明圖2所示的TFT陣列基底1的製造方 法。須指出的是，作爲開關元件而形成的薄膜電晶體，例 如以氫化非晶矽作爲半導體層使用的非晶矽TFT。 下面參照圖3〜10說明實施例1的TFT陣列基底1的 製造方法的槪略。 首先’在玻璃基底la上用濺射等方法形成膜厚 200nm左右的銘合金膜’藉由對該纟g合金膜定圖樣，形成 閘極電極26和掃描線25 (圖3 )。這時，爲了使後面說 明的閘極絕緣膜2 7的覆蓋變好，可以把鋁合金膜的周緣 蝕刻爲約3 0〜40度的圓錐狀。接著，如圖4所示，例如用 電漿CVD法等方法，用膜厚約300nm左右的氧化矽膜（ Si 〇x )形成閘極絕緣膜27，形成膜厚50nm左右的氫化非 晶矽膜（a-Si:H )和膜厚3 00nm左右的氮化矽膜（SiNx ) 〇 接著’藉由以閘極電極26爲掩模的背面曝光，對圖 5所示的氮化矽膜（SiNx )定圖樣，形成通道保護膜。接 著在其上形成摻雜磷的例如膜厚50nm左右的n +型氫化非 晶砂膜（n + a - S i: Η )後，如圖6所示，對氫化非晶砂膜（ a-Si:H )和η +型氫化非晶矽膜（n + a-Si:H )定圖樣。 然後’在其上形成例如膜厚3 00nm左右的鋁合金膜 -14- 1249070 (11) ，藉由如圖7所示那樣定圖樣，形成與訊號線一體的源極 電極28、與圖素電極5接觸的汲極電極29。進而，以源 極電極2 8和汲極電極2 9作爲掩模，除去通道保護膜（ SiNx)上的n +型氫化非晶矽膜（n + a-Si:H)。 然後，如圖8所示，例如使用電漿CVD裝置等，藉 由例如以3 00nm左右的膜厚形成氮化矽膜30，形成中間 層絕緣膜。這時的成膜例如在3 0 0 °C左右進行。然後，在 該氮化矽膜3 0上形成光阻層3 1後，對該氮化矽膜3 0定 圖樣，例如藉由乾蝕刻在氮化矽膜3 0上形成接觸孔3 2。 這時，氮化矽膜3 0的蝕刻結束後，還進行氮化矽的蝕刻 所需時間+1 0%左右的過蝕刻。在該處理中，鋁合金表面 也被蝕刻數十nm左右。 如圖9所示，例如經過基於氧電漿的灰化處理後，使 用胺類的剝離液進行光阻層3 1的剝離處理，最後，形成 圖1〇所示的膜厚40nm左右的ITO膜，藉由定圖樣形成 圖素電極5，從而完成TFT陣列基底。 用這樣的製造方法形成的TFT陣列基底成爲圖素電 極5和用鋁合金形成的如汲極電極29直接接觸的結構。 此外，本發明中使用的鋁合金也可作爲反射型液晶的反射 電極或TAB連接電極使用。 當實施該製造方法時，作爲構成汲極電極29的鋁合 金膜材料，如果使用作爲合金成分含有0.1〜6原子。/〇的從 由 An、Ag、Zn、Cu、Ni、Sr、Sm、Ge、Bi 構成的一組 中選擇的至少一種的鋁合金，則根據該汲極電極29的形 -15- (12) (12)1249070 成條件，在構成汲極電極2 9的該鋁合金膜和圖素電極5 的接觸介面上形成圖1 1〜1 3的剖視放大槪念圖所示的三種 介面。 爲了形成含有該合金成分的鋁合金膜，可以使用由含 有該合金成分的鋁合金構成的靶進行濺射。該靶可以含有 〇· 1〜6原子％的從由Nd、Y、Fe、Co構成的一組中選擇的 至少一種。 另外，鋁合金膜中含有的該合金成分的量低於0.1原 子％時，在與圖素電極的接觸介面上形成的濃縮層或沉澱 物（金屬間化合物）的量不充分，難以獲得本發明謀求的 水準的接觸電阻的降低效果，相反的，如果超過6原子％ 而含有過量，則鋁合金膜的電阻升高，圖素的回應速度變 慢，耗電增大，作爲顯示器的品質下降，無法用於實用。 因此，如果考慮這些利害得失，較佳的將該合金成分的含 量控制在0.1原子％以上，更佳爲0.2原子％以上，且較佳 的在6原子％以下，更佳爲5原子％以下。 圖1 1是槪念的表示在鋁合金膜和圖素電極5的接觸 介面上形成含有該合金成分（溶質元素）的導電性沉澱物 ，並藉由該沉澱物大部分的接觸電流流過，從而電導通鋁 合金和圖素電極的狀態的圖。這樣的狀態可以藉由如下述 的絕緣膜形成時，進行加熱過程或在接線膜形成後接觸孔 的蝕刻前進行熱處理，而在鋁晶粒邊界上形成包含溶質元 素的導電性沉澱物而得到。 亦即，藉由在絕緣膜形成時進行加熱過程、或在接線 -16- (13) 1249070 膜的形成後接觸孔的鈾刻前，較佳的在1 5 0〜4 0 0 °c進行1 5 分鐘以上的熱處理，而進行再結晶化，在鋁晶粒邊界上生 成含有該溶質元素的沉澱物或含有鋁的溶質元素的金屬間 化合物。 接著，在絕緣膜的接觸孔的蝕刻處理中，追加過蝕刻 時間，以便從鋁合金膜的表面蝕刻1〜200 nm，更佳的蝕刻 3〜1 0 0 n m左右，對鋁合金膜的表面實施輕蝕刻。作爲相同 的效果，也可在絕緣膜的接觸孔的蝕刻處理後的光致抗蝕 劑剝離處理中，使用對鋁具有淸洗其表面和輕蝕刻的效果 的胺類剝離液，在鋁合金膜的表面使溶質元素的沉澱物（ 金屬間化合物）的一部分露出。這時，即使在鋁合金的表 面上形成有絕緣膜，露出的部分由於該溶質元素的特性， 與鋁相比難以形成氧化膜，所以幾乎不形成絕緣膜，此外 ，根據元素形成導電性的氧化物。並且，露出部分因爲電 阻低，所以電流容易流過，即使鋁合金膜與圖素電極5直 接連接，也能把接觸電阻抑制在很低。 須指出的是，並不特別限制這裏使用的剝離液的種類 ，但較佳的是，作爲主要成分含有5〜70重量％左右的單 乙醇胺的剝離液，更佳的是含有25〜70重量％左右的單乙 醇胺的剝離液。該剝離液是爲了除去各種金屬材料的蝕刻 後殘留的變質膜或聚合物膜而通常使用的剝離液，對於污 染物的除去效果高。因此，藉由在洗淨中使用這樣的剝離 液，能確保充分低的接觸電阻値。 此外，羥胺等胺類主體的剝離液、或在胺類主成分的 -17- 1249070 (14) 基礎上還含有5〜2 5重量％左右的水的剝離液具有優異的 輕蝕刻效果，如果是薄的鋁氧化物’就能除去。可是，這 種剝離液價格高，並且對鋁合金的蝕刻速度也快’所以稍 微難以控制。 圖12表不在含有Ni的銘合金膜中’作爲進一'步減少 接觸電阻的構造，在圖素電極介面的鋁合金表面上形成了 Ni濃縮層的槪念圖。較佳的Ni濃縮層的厚度爲1〜1 〇nm ，Ni濃度爲薄膜內部的鋁合金的濃度以上、且鋁合金膜 內部的Ni含量+8原子％以下（即鋁合金膜內部的Ni含量 爲2原子％時，爲10原子％以下）。例如，在A1-2原子 %Ni合金膜的介面上，藉由截面TEM觀察和EDX組成分 析，確認存在厚度4nm、Ni濃度8.7原子％的Ni濃縮層 〇 在含Ni的鋁合金中，存在未完全析出、以溶質狀態 存在的Ni原子。藉由乾蝕刻和鹼性蝕刻除去A1時，由於 Ni蝕刻率低和不溶於鹼性溶液，所以再次附著在表面上 ，作爲殘留物殘留。認爲因此形成了 Ni的濃縮層。即認 爲：藉由熱處理等，鋁合金中的超過Ni的溶質限度（ 〇. 1 1 % )的Ni在鋁晶粒邊界上析出，一部分向鋁表面擴散 濃縮，形成Ni濃縮層。或者認爲：在接觸孔的鈾刻處理 時，Ni的鹵化物因爲蒸氣壓低，所以難以揮發，成爲殘 留在鋁合金表面的狀態，因此，成爲比在外觀上大量的鋁 合金的Ni濃度還高濃度的狀態。在接觸孔的蝕刻條件中 ’若把過蝕刻時間（即相對於把接觸孔只蝕刻膜厚深度所 -18- (15) 1249070 需的時間，爲了使接觸電阻穩定而追加的時間）增加爲2 倍，則Ni濃度從5原子％增加到8 · 7原子％，所以認爲有 相關性。 另外，Ni具有不僅在鋁合金膜與圖素電極接觸附近 的介面上，而且在與絕緣膜接觸的介面附近也若干濃化的 傾向。但是，在與絕緣膜的介面的N i的濃化，與圖素電 極介面相比小。這可以解釋爲，與圖素電極的介面由於以 上的理由而被稍微削掉，産生了上述殘渣成分。另外，作 爲在介面上Ni聚集的原因，除了上述的因素以外還可推 測爲，在表面被絕緣膜所約束的狀態下對鋁合金膜進行熱 處理時，在膜中發生瞬態應力分佈，而使Ni沿著晶粒邊 界向介面擴散。因此，可推測由上述多種因素的組合而形 成了 N i濃縮層。 當使含有Ni的鋁合金膜和ITO或IZO直接接觸時， 在介面上與沉澱物同時形成且成爲接觸電阻的高電阻化原 因的鋁氧化物層的膜厚爲4nm以下。這與在純鋁或Al-Nd 的情況下所形成的鋁氧化物層的膜厚爲5〜8nm相比薄。 另外，含有N i的鋁合金的情況下，鋁氧化物層中的氧含 量爲20at%，其與純鋁或Al-Nd的情況下的含有率50〜60 at %相比小。亦即，含有Ni的鋁合金膜可望具有抑制表 面氧化的效果。這裏，當氧的含量小的情況下，鋁氧化物 層具有一定程度的導電性，同時若藉由向ITO或IZO和 鋁合金膜之間施加電壓，而向介面施加電場，則以較小的 電場強度容易引起絕緣破壞。 -19- (16) 1249070 如上所述，這些沉澱物和濃縮層以及鋁氧化物層等的 多種因素組合而使得接觸電阻下降。 選擇B i作爲合金成分，獲得該接觸狀態的較佳條件 是，例如在含有0.1〜6原子％左右的Bi的鋁合金薄膜上形 成絕緣膜（SiNx )後，藉由在 1 50〜40(TC ，更佳的在 2 0 0〜3 5 0 °C進行15分鐘〜1小時左右的熱處理，使Bi在鋁 晶粒邊界上析出。然後，在接觸孔的形成時，採用乾蝕刻 來進行蝕刻絕緣膜所需的蝕刻時間的約1 〇%的過蝕刻，使 用胺類的剝離液輕蝕刻表面，在ITO/Al-Bi合金膜的介面 上生成Bi沉澱物。這時，Bi沉澱物的尺寸和個數可藉由 B i的添加量、熱處理的溫度或時間、過蝕刻量等進行調 整。 圖13表示合金成分（溶質元素）和構成圖素電極5 的元素（In、Sn等）相互擴散，在鋁合金膜和圖素電極5 的介面上形成溶質元素和In或Sn的相互擴散層，取得電 導通的槪念圖。即，選擇Sm作爲該溶質元素時，根據成 膜條件，取得圖示例所示的接觸狀態。 選擇Sm作爲合金成分，獲得該接觸狀態的具體條件 是，例如，在含有〇 · 1〜6原子％左右的S m的銘合金薄膜 上形成絕緣膜（SiNx )後，藉由在150〜400 °C，更佳的在 200〜350 °C進行15分鐘〜1小時左右的熱處理，使Sm在鋁 晶粒邊界上析出。然後，在接觸孔的形成時，採用乾蝕刻 來進行触刻絕緣膜所需的蝕刻時間的約1 〇%的過蝕刻，使 用胺類的剝離液輕蝕刻表面。於此，作爲殘留物殘留的 -20- (17) 1249070
Sm等被有選擇地氧化’形成介面層。該介面層比A1氧化 物粗縫，所以電流容易流過，有助於低電阻化。藉由在其 介面層上形成IT0膜’在IT〇/A1-Sm合金膜的介面上形 成Sm和ITO中的In、Sri的擴散層。該擴散層的厚度可 以爲5〜50nm的範圍，該厚度可以根據Sm的添加量、熱 處理的溫度或時間、過蝕刻量等調整。 在圖12、圖13的例子中，在鋁合金膜和圖素電極的 介面上難以形成絕緣層’所以兩者直接連接’能以更低電 阻實現可靠的連接。 如果把具有這樣形成的TFT陣列基底的平面顯示裝 置例如作爲液晶顯示裝置使用，就能把圖素電極和連接接 線部份之間的接觸電阻抑制在最小限度，所以能抑制對顯 示畫面的顯示品質的不良影響。 以下說明應用在本發明的陣列基底中的實施例2的薄 膜電晶體的構造。 圖1 4是槪略地表示應用在本發明的陣列基底中的實 施例2的薄膜電晶體的構造的放大剖視說明圖，在本例中 ’應用頂閘構造的薄膜電晶體。 如圖1 4所示，在玻璃基底1 a上藉由鋁合金薄膜形成 掃S線’該掃描線的一部分作爲控制薄膜電晶體的導通和 斷開的閘極電極26。此外，爲了藉由中間層絕緣膜（ Si 〇x )與該掃描線交叉，用鋁合金形成訊號線，該訊號線 的一部分作爲薄膜電晶體的源極電極2 8。 在中間層絕緣膜（S i Ο X )上的圖素區域中配置由在 -21 - 1249070 (18)
In2〇3中含有SnO的ITO膜形成的圖素電極5，此外，由 鋁合金形成的薄膜電晶體的汲極電極2 9作爲電連接在圖 素電極5上的連接電極部。即，由鋁合金形成的薄膜電晶 體的汲極電極2 9與圖素電極5直接接觸電連接。 因此，與圖2的例子相同，在TFT陣列基底上，如 果藉由掃描線向閘極電極2 6供給閘極電壓，則薄膜電晶 體變爲導通狀態，預先提供給訊號線的驅動電壓從源極電 極28藉由汲極電極29提供給圖素電極5，如果對圖素電 極5提供給定電位的驅動電壓，則在與圖1中說明的相對 基底1 〇之間産生電位差，液晶層3中包含的液晶分子定 向，進行光調製。 以下簡單說明圖14所示的TFT陣列基底1的製造方 法。該實施例2的TFT陣列基底中具有的薄膜電晶體是 以多晶矽爲半導體層的頂閘構造，圖1 5〜2 1是槪略表示實 施例2的陣列基底的製造方法的圖。 首先，在玻璃基底la上，藉由電漿CVD法，例如以 基底溫度300 °C左右，形成膜厚50nm左右的氮化砂膜（ SiNx )和膜厚lOOnm左右的氧化矽膜（SiOx )、膜厚 5 0nm左右的氫化非晶矽膜（a-Si:H )，爲了把該氫化非 晶矽膜（a-Si:H )多晶矽化，進行熱處理和雷射退火。熱 處理例如藉由在4 7 0 °C左右，氣體熱處理1小時左右而進 行’進行脫氫處理後，例如使用受激準分子雷射退火裝置 ’以能量約 2 3 0 m J / c m2左右的條件向氫化非晶5夕膜（3-s i: Η )照射雷射，獲得例如厚度0 · 3 μηι左右的多晶矽膜（ -22- (19) 1249070 poly-Si)(圖 15) 〇 然後’如圖1 6所示，藉由電漿蝕刻將多晶矽膜（ ρ ο 1 y - S i )圖樣化。接著如圖！ 7所示，例如以1 〇 〇 n m左右 的膜厚形成氧化矽膜（SiOx )，作爲閘極絕緣膜27。在 得到的閘極絕緣膜27上藉由濺射等，例如以200 nm左右 的膜厚形成作爲與掃描線成一體的閘極電極2 6的鋁合金 膜後，用電漿蝕刻等方法製作圖樣，形成與掃描線一體的 聞極電極2 6。 接著如圖1 8所示，用光致抗蝕劑3 1形成掩模，例如 藉由離子注入裝置等，例如以5 0 K e v左右、1 X 1 〇 1 5個 /cm2左右摻雜磷’在多晶矽膜（poly_Si )的一部分形成 n+型多晶矽膜（n + poly-Si )後，剝離光致抗蝕劑 3 1，例 如在5 00°C左右，藉由熱處理擴散。 接著如圖1 9所示，例如使用電漿CVD裝置，以膜厚 500nm左右、基底溫度30(rc左右形成氧化矽膜（si〇x) ，形成中間層絕緣膜後，同樣藉由將光致抗蝕劑圖樣化， 乾蝕刻中間層絕緣膜（SiOx )和閘極絕緣膜27的氧化矽 膜，形成接觸孔，藉由濺射，例如以膜厚4 5 0nm左右形 成鋁合金膜後’藉由圖樣化，在訊號線上形成一體的源極 電極2 8和汲極電極2 9。結果，源極電極2 8和汲極電極 29藉由各接觸孔接觸n +型多晶砂膜（n + poly-Si)。 然後，如圖20所示，藉由電漿CVD裝置等，以膜厚 500nm左右、基底溫度300 °C左右形成氮化矽膜（SiNx) ，作爲中間層絕緣膜。然後，在其上形成光致抗蝕劑3 1 -23- (20) 1249070 後’將氮化矽膜（S iNx )圖樣化，例如藉由乾蝕刻，在該 氮化矽膜（SiNx )形成接觸孔32後，實施氮化矽的蝕刻 所需時間1 0 %左右的過鈾刻。在該處理中，鋁合金表面也 被触刻數十nm左右。 然後，如圖2 1所示，例如經過基於氧電漿的灰化處 理，與上述相同的，使用胺類剝離液等進行光致抗蝕劑的 剝離處理後，例如藉由濺射形成膜厚lOOnm左右的ITO 膜，藉由濕蝕刻製作圖樣，形成圖素電極5。在該處理中 ，汲極電極29直接接觸圖素電極5。 然後，爲了使電晶體的特性穩定，如果以3 5 (TC左右 進行1小時左右退火，則可完成多晶矽TFT陣列基底。 根據上述實施例2的TFT陣列基底、具有該TFT陣 列基底的液晶顯示裝置，得到與在以上說明的實施例1同 等的效果。此外，與實施例1同樣，在實施例2中，本發 明的鋁合金也能作爲反射型液晶的反射電極使用。 另外，作爲該圖素電極5的材料，適合使用銦錫氧化 物或銦鋅氧化物，此外該鋁合金膜中，以非平衡狀態溶質 的合金成分的一部分或全部形成沉澱物、金屬間化合物或 濃縮層，電阻率爲8μΩ · cm以下，更佳的被調整爲5μΩ •cm以下。而且，在該鋁合金膜和圖素電極的接觸介面 上存在的沉澱物（金屬間化合物），如果長徑超過 Ο.ΟΙμηι，且以每ΙΟΟμηι2超出0.13個的個數存在，就能降 低接觸電阻，所以更爲理想。 此外，當實施該製造方法時，如果在該鋁合金膜中， -24- (21) 1249070 以非平衡狀態溶質的合金成分（特別是Sm )的一部分或 全部與圖素電極的合金成分較佳的藉由150〜400t：、15分 鐘以上的熱處理，互相擴散，則在該鋁合金膜和圖素電極 的接觸介面上容易形成沉澱物。此外，作爲形成該鋁合金 膜的方法，列舉了蒸鍍法或濺射法等，但是其中特別佳的 是縣射法。 而且，如果在該鋁合金膜上層疊形成絕緣膜，在該絕 緣膜上進行接觸孔蝕刻後，接著從該表面輕蝕刻1〜2 00nm '更佳的爲3〜100nm的鋁合金膜，在該鋁合金膜中，使 以非平衡狀態溶質的合金成分的一部分或全部的沉澱物部 分露出，則能進一步降低形成在其上的圖素電極的接觸電 阻。 該輕蝕刻能藉由使用能蝕刻該鋁合金膜的氣體的乾蝕 刻或使用能蝕刻鋁合金膜的化學物的濕蝕刻進行，作爲在 該輕蝕刻處理中使用的化學物，可以使用圖樣化中使用的 光致抗蝕劑的剝離液。 使用這樣獲得的TFT陣列基底，完成作爲該圖1所 示的平面顯示裝置的液晶顯示裝置。 亦即，在依上述完成的TFT陣列基底1的表面塗敷 聚醯亞胺，乾燥後，進行摩擦處理，形成定向膜。 另外’首先在玻璃基底上，藉由把鉻定圖樣爲矩陣狀 ，形成遮光膜9。然後，在該遮光膜9的間隙形成樹脂製 的紅、綠、藍的濾色器8。藉由在該遮光膜9和濾色器8 上配置ITO那樣的透明導電性膜作爲公共電極7，形成相 -25- (22) 1249070 對電極。然後’在該相對電極的最上層塗敷例如聚醯亞胺 ’乾燥後’進行摩擦處理，形成定向膜1 1。 然後’把陣列基底1和相對基底2的形成有定向膜 Π的面分別相對配置，藉由樹脂製等的密封材料1 6，除 了液晶密封口，把兩個基底粘貼在一起。這時，在兩個基 底之間隔著隔離塊1 5等，使兩個基底間的間隔保持一定 〇 把這樣獲得的空單元放在真空中，把密封口浸漬在液 晶中的狀態下，漸漸恢復到大氣壓，向空單元中注入包含 液晶分子的液晶材料，形成液晶層，封上密封口。最後， 在單元外側的兩面粘貼偏振板1 〇，完成液晶面板。 此外’如圖1所示，在液晶面板上電連接驅動液晶顯 示裝置的驅動電路，配置在液晶面板的側部或背面部。然 後，藉由包含限制液晶面板的顯示面的開口的框、形成面 光源的背光22、導光板20和保持框23保持液晶面板， 完成液晶顯示裝置。 〔實施例〕 以下在表1中表示測定直接接觸本發明的陣列基底上 的圖素電極5時的圖素電極5和鋁合金膜間的接觸電阻而 得到的結果。 該測定實驗如下所述。 1 )圖素電極的構成：在氧化銦中加入1 〇重量％的氧 化錫的銦錫氧化物（ITO )，或在氧化銦中加入1 0重量％ -26- (23) 1249070 的氧化鋅的銦鋅氧化物（izo )，膜厚都爲200nm。 2) 鋁合金膜的構成：合金成分含量如表1所示。 3) 熱處理條件：形成厚度3 00nm的絕緣膜（SiNx )後 ，在真空中以3 0 0 °C，熱處理1小時。 4 )輕蝕刻：使用氟類電漿把該絕緣膜（S iNx )乾蝕 刻後，接著，把各鋁接線材料蝕刻約1 〇nm，再使用剝離 液（東京應化社製造的“剝離液1 〇6” ），與表層的污染 層一同蝕刻約5nm，合計蝕刻15nm (膜厚的5% )。 5 )接觸電阻的測定法： 製作圖22所示的開爾芬（Kelvin)圖樣，進行4端子測 定〔使電流流過ITO (或IZO) -A1合金，在其他端子測 定ITO (或IZO ) -A1合金間的電壓下降的方法〕。亦即 ’在圖22的I1-I2間流過電流I，藉由監視間的電 壓V，把接觸部C的接觸電阻R作爲〔〕求 出。此外，該圖樣的製作方法如下所述。 此外，該鋁合金的添加元素的測定藉由I C P發光分析 (電感耦合電漿發光分析）法進行。 爲了代替玻璃基底，在表面與基底實現絕緣，使用在 表面形成厚度400nm的氧化膜（Si02熱氧化膜）的矽片 ，藉由濺射法形成 A1合金膜3 00nm，圖樣化後，藉由 CVD法形成厚度3 00nm的絕緣膜（SiNx )。然後，原樣 在真空的成膜室內進行1小時的熱處理後，取出。然後， 藉由光微影，圖樣化80μηι X 80μηι的接觸孔，藉由氟類電 漿進行蝕刻，形成接觸孔。這時，絕緣膜的蝕刻後追加進 -27- 1249070 (24) 行用時間換算爲絕緣膜的蝕刻時間1 〇 %的過蝕刻。在該處 理中，鋁合金膜的表層被除去厚度約1 ο n m (膜厚的3 · 3 % )0 然後’進行基於氧電漿的灰化、基於剝離液的光致抗 蝕劑剝離。須指出的是，作爲剝離液，使用東京應化社製 造的“剝離液1 0 6 ” ，在1 〇 〇 °c進行1 0分鐘洗淨。這時， 形成在鋁合金表層上的氟化物或氧化物、碳等污染物（厚 度約數nm)被去掉。然後，藉由濺射形成200nm的ITO (或IZO )膜，進行定圖樣。 接著，在接觸電阻的測定中，使用四端子的人工探測 器和半導體參數分析儀“HP4156A” （惠普公司製造）。 在該測定中，用R(接觸電阻）=〔I2/ ( V2_V!)〕表示，能 測定去掉接線電阻的影響的ITO (或IZO ) /A1合金接合 部分的純粹電阻値。 另外，對於各試樣，藉由掃描線電子顯微鏡的觀察和 基於俄歇（Auger )分光法的組成的二次映射化，調查在 接觸孔的ITO (或IZO ) /A1合金接合部中存在的沉澱物 的尺寸和個數，其結果，當爲 Al-Ag時，確認尺寸約爲 0·3μιη左右的沉澱物以1個/ ΙΟΟμπι2以上的密度存在。同 樣，當爲 Al-Zri時，調查在接觸孔的ΙΤΟ (或IZO ) /Α1 合金接合部中存在的沉澱物的尺寸和個數，其結果，確認 尺寸約爲0·3 μπι左右的沉澱物以3個/100 μιη2以上的密度 存在。 另外，在該鋁合金中添加Nd、Υ、Fe、Co後的材料 -28- (25) 1249070 ，其組織的結晶粒徑變爲微細，所以沉澱物的尺寸減小。 例如，對於存在於ITO/A1合金接合部的沉源物的尺寸’ 難以進行ITO/A1合金接合介面的TEM觀察’所以耢由平 面TEM觀察鋁合金的薄膜中的組織，其結果，在Al-Ni 中觀察到長徑〇·〇5μιη的沉澱物，在Al-Ni-Nd中觀察到長 . 徑 〇.〇2〜〇.〇4μηι的沉澱物，在 Al-Ni-Y中觀察到長徑 G · 0 1〜〇· 0 3 μπι的沉澱物。認爲介面的沉澱物的尺寸也與這 些相同。 表1 金屬電極膜 合金成分含量 圖素電極 (at% ) ITO ΙΖΟ Mo 7.4x1 0!Ω 8.1χ10°Ω 純A1 1 .5x1 05Ω A1 -N d 0.6 8.4χ104Ω 1 .4χ 1 05Ω A1 - Au 3.4 7·6χ1 0】Ω 1·2χ10】Ω Al-Ag 3.8 5.7x104 9.4x1 0°Ω Al -Zn 2.4 9·3χ1 0】Ω 9.9x1 0°Ω Al-Sr 1 . 1 2.3χ10]Ω Ι^χΙΟ^ Al-Bi 0.9 9·2χ10】Ω 2.3x1 0】Ω Al-Ni 1.4 1·7χ10】Ω 9.9χ10°Ω A1 - S m 〇·5 8 · 6 χ 1 0 1 Ω 1.1x10^ Al -Ge 1 . 1 2.3x10^ 1 .3x1 0]Ω A 1 - C u 4.1 2.3x1 02Ω 1.3χ10°Ω
-29- (26) 1249070 從表1可知，當使鋁合金膜直接接觸ITO膜時，接觸 電阻爲1 ·5 X 1 Ο5 Ω，當使代表性的鋁合金膜即Al-Nd合金 直接接觸ITO膜時，接觸電阻爲8.4 X 1 Ο4 Ω。此外，作爲 以往構造，在ITO膜和Al-Nd接線之間配置Mo作爲屏障 金屬時的接觸電阻爲。 而ΑΙ-Αιι合金的接觸電阻爲Τ.όχΙί^Ω，Al-Ag合金 的接觸電阻爲，Al-Zn合金的接觸電阻爲9.3x 1〇4，Al-Cii合金的接觸電阻爲2·3χ102Ω，AbNi合金 的接觸電阻爲1 .7 X 1 Ο1 Ω，Al_ Sr合金的接觸電阻爲2.3 X 104，Al-Sm合金的接觸電阻爲δ.όχΙί^Ω，Al-Ge合金 的接觸電阻爲2.3 X 1 Ο1 Ω，Al-Bi合金的接觸電阻爲9.2 X 1 0 1 Ω，都和以往構造的以Mo爲屏障金屬時大致相等。 此外，在表1中也表示了作爲對圖素電極使用了含有 離子化電壓與鋁同樣高且耐還原性優異的Zn的IZO膜的 結果。 IZO膜是在Ιη203中添加10重量％左右的ZnO的透明 膜，這時，接觸電阻進一步下降’與IT0膜相比’變爲數 分之一。作爲其理由，考慮到如下兩個。 首先，ΙΖΟ的電壓（功函數）比ΙΤΟ高，所以假定在 鋁合金接線和圖素電極的介面上形成極薄的絕緣物層’用 由金屬·絕緣膜-圖素電極構成的Μ I Μ構造（M e t a 1 -Insulator-Metal) ’即使絕緣0旲的厚度相问’功函數局的 圖素電極當外加電位差時’介面的絕緣膜的厚度看起來薄 ，隧道電流成分增加。 -30- (27) 1249070 此外，IZO中的Zn與ITO中的Sn相比，具有離子化 電壓高，難以被鋁還原的性質，所以在鋁合金和圖素電極 的介面難以形成絕緣物。 此外’在上述測定中使用的圖素電極和接觸接線部份 的接觸區域爲80x80 μηι的方形。 此外，在表3中表示了對於該二元類的合金，改變溶 質元素的添加量時的與ΙΤΟ的接觸電阻、300 °C熱處理1 小時後的接線電阻、3 00 °C熱處理1小時後進行合金膜的 平面TE Μ觀察時沉澱物的面積率的資料。也表示了這時 觀察到的主要導電性沉澱物。接觸電阻與表1同樣試製了 評價元件，進行了評價。另外，組成是指含在鋁合金中的 溶質元素的含量。在平面ΤΕΜ觀察中，對合金接線部份 分，與表面平行切片，觀察合金的內部組織的樣子。隨著 溶質元素的含量增加，ΙΤΟ的接觸電阻減少，電阻增加。 沉澱物的面積率與組成相關，接觸電阻和沉澱物的面積率 爲反比的關係。 另外，沉澱物的面積率是，藉由平面ΤΕΜ觀察，由 E D X辨別在5 0萬倍的倍率、〇 · 3 μ m X 0.3 μ m的視場中出現 的沉澱物，並藉由計算求出其對於A1相的比率的値。由 此’任意的鋁合金在面積率〇 · 5 %附近，接觸電阻都變爲 200Ω，若超過0.5%，就變爲200Ω以下。如果藉由該沉 澱物流過的電流成分爲主要的電流成分，則也依存於沉澱 物的電阻率，但是面積率是決定接觸電阻的主要因素。 沉澱物的組成是，對於使用相同的平面TEM觀察試 -31 - (28) 1249070 樣觀察到的多個沉澱物，由用EDX分析組成後定量化結 果和X射線衍射結果，求出觀察到的主要沉澱物的組成 〇 例如，含Ni的鋁合金，其導電性沉澱物含有從由 Al3Ni、Al3Ni2、AINi、AlNi3構成的一組中選擇的至少一 種；含 Ag的鋁合金，其導電性沉澱物含有從由 Ag、 Al2Ag、AlAg構成的一組中選擇的至少一種；含Ζιι的鋁 合金，其導電性沉澱物含有從AlZn、Zn、ZnO中選擇的 至少一種；含Cu的鋁合金，其導電性沉澱物含有從AlCii 、Cu、CuO、Cu20中選擇的至少一種。 而在以下的表4中表示了：將Al-Ag合金的含量固定 在2原子％時，改變過蝕刻量使從Al-Ag合金的表層開始 的蝕刻深度在〇〜50mm的範圍變化，利用表面SEM觀察 ，以6萬倍的倍率觀察接觸孔底面即Al-Ag合金的接觸部 分的最表面，由出現在 1 .5μηι X 1 .5μπι的視場中的長徑 〇.3μιη以上的沉澱物個數，計算求出的ΙΟμηιχΙΟμπι的接 觸孔底面上出現的沉澱物個數的値；以及這時的與ΙΤΟ的 接觸電阻。另外，是因爲Al-Ag合金能數出大部分沉澱物 的個數。這時，個數的計數，是藉由觀察如、EDX和基 於俄歇的二次映射而進行的。 如果蝕刻深度加大，藉由表面SEM觀察求出的沉澱 物個數增加，則接觸電阻下降，所以伴隨著鈾刻深度增大 ，導電性沉澱物漸漸從Al-Ag合金表面露出，伴隨著此， 導電性沉澱物和此後的處理中形成的ITO的接觸面積增加 -32- (29) 1249070 ，接觸電阻下降。而且，從蝕刻深度超過3 Onm開始 SEM觀察表面得出的沉澱物個數收斂，與此同時， 電阻收斂爲一定的値。 以上述圖1 1表示的構造，溶質元素爲Ag ' Zn 上述表1所示的各合金的接觸電阻、溶質元素的沉澱 含有鋁的溶質元素的金屬間化合物的密度之間的關係 表2所示的値。該表是藉由計算大致算出假定接觸電 2 00 Ω時所必要的沉澱物的個數的表。而該表的値是 電阻的値爲 2 Ο Ο Ω的計算結果，但是在實施例中 3.8%Ag的接觸電阻爲58 Ω，Al-2.4%Zn的接觸電阻; Ω。 當假定沉澱物全部都是直徑爲0.01 μηι的圓形時 果從實施例的接觸電阻値藉由計算推測沉澱物的個數 如表5、6所示，沉澱物的個數爲：Al-3.8%Ag爲45 ΙΟμηιχΙΟμιη) ，A1 - 2 · 4 % Ζ η 爲 1 1 0 個（1 0 μ m χ 1 0 μ m ) ^ 此外，假定 Al-Ag中的沉澱物是，實際用平面 或掃描型電子射線顯微鏡觀察的直徑爲0.3 μηι的圓形 該個數爲 0.5個（ΙΟμιηχΙΟμηι)。當 Al-Ag時，添 不同，但與在表4所示的實驗中數出的沉澱物的個數 爲同一數量級。順便說一下，當爲ITO時，Zn的耐 性高，所以具有防止A1接觸氧化的效果，因此，抑 沉澱物以外部分的高電阻層的形成，有助於沉澱物以 分的電流增加部分。 ，用 接觸 時， 物或 成爲 阻爲 接觸 ，A1- 爲9 3 ，如 ，則 個（ TEM 時， 加量 幾乎 還原 制在 外部 •33- (30) 1249070 表2 直徑 (μιη) Ζη Ag 個 / 8 0 μ m χ 8 0 μ m 個 /1 0 μ m χ 1 0 μ m 個 / 8 0 μ m χ 8 Ομιτι 個 / 1 0 μ m χ 1 0 μ m 1 2.958 0.046 0.750 0.0 12 0.5 11.833 0.185 2.999 0.046 0.3 3 2.8 69 0.5 14 8.330 0.128 0.1 295.817 4.622 74.972 1.153 0.05 1183.270 18.489 299.886 4.6 14 0.03 3286.861 5 1.357 833.017 12.816 0.0 1 29500.000 462.215 7497.155 115.341 0.00 1 2950000.00 0 46221.479 750000.000 11534.085 -34- (31) 1249070 表3 A1合金 成分 組成 (at%) 與ITO的 接觸電阻 300°C熱處理 後的接線電阻 (μΩ-cm) 基於平面TEM的 沉澱物的面積率(％) 導電性的主要 沉澱物 Al-Ni 0.1 3080 3.3 0.13 Al3Ni, Al3Ni2, AINi, AlNi3 0.3 512 3.5 0.39 0.5 152 3.5 0.65 1 178 3.6 1.3 2 128 3.6 2.6 5 99 3.9 6.5 Al-Ag 0.1 417 3.6 0.15 Ag, Al2Ag， AlAg 0.3 250 4.1 0.44 0.5 202 4.1 0.73 1 198 4.4 1.5 2 31 4.6 2.9 5 55 3.8 7.3 Al-Zn 0.1 6400 4 0.11 AlZn, Zn，ZnO 0.3 820 3.9 0.33 0.5 245 4.1 0.55 1 182 4.1 1.1 2 158 4.1 2.2 5 157 4.3 5.5 Al-Cu 0.1 2238 3.3 0.12 AlCu，Cu，CuO， Cu20 0.3 499 3.7 0.36 0.5 228 3.9 0.6 1 158 4.1 1.2 2 74 4 2.4 5 54 4.5 6 Al-Au 2 76 3.8 3.2 A^Au, AlAu Al-Ge 2 123 3.8 0.7 AlGe，Ge Al-Sr 2 23 4.9 2.5 AlSr Al-Sm 2 86 4.3 2.4 AISm Al-Bi 2 92 - 1.1 Bi 純A1 - 150 ， 000 2.6 - 純Mo - 74 5.1 - Al-Nd 2 131 ， 000 4.9 2.6 (Al3Nd，Al4Nd: 非導電性） -35- 1249070 (32) 表4 Α1合金 成分 組成 (at%) 蝕刻深度 (nm) 長徑0 . 1 μ m以 上的沉澱物個數 (個 /1 0x1 ΟμίΏ) 與ΙΤΟ的 接觸電阻値 (Ω) 0 6 225 10 16 78 20 22 54 Al-Ag 2 30 30 39 40 35 33 50 37 3 1
表5 使接觸電阻爲與Al-Ag的實測値相同的57Ω/80μιηχ80μπι
時滿足的溶質元素的沉澱物的大小和密度的關係 直徑（μΐΉ) Ag 個 / 80μιηχ80μηι 個 / ΙΟμηιχΙΟμπι 1 2.63 0.04 0.5 10.52 0.16 0.3 29.23 0.45 0.1 263.06 4.05 0.05 1 05 2.2 3 16.19 0.03 2922.87 44.97 0.0 1 26305.81 404.70 0.00 1 2631578.95 40470.47 -36- (33) 1249070 表6 使接觸電阻爲與A 1 - Ζ η的實測値相同的9 3 Ω / 8 0 μ m x 8 0 μ m 時滿足元素的沉澱物的大小和密度的關係_ 直徑（μ m) Ag 個 /80μηιχ80μιη 個 / ΙΟμηιχΙΟμηι 1 __ 6.36 0.10 0.5__ 25.45 0.40 0 3 70.69 1.10 v · --- 0· 1_一 636.1 7 9.94 0.05__ 2544.67 39.76 0.03__ 7068.52 110.45 0.01_一 63440.86 994.01 0.00]__ 6344086.02 99401.03 下面，表示三元類的實施例。 與二元類的情況同樣’測定與藉由80Kmx80Pm的接 觸孔的ITO的接觸電阻値。Al-Ag-Nd膜的接觸電阻爲1.3 X 1 〇2 Q ，ANZn-Nd 膜的接觸電阻爲 4.3 X 1 Ο2 Ω ，Al-Ni-Nd膜的接觸電阻爲1 .7 X 1 〇2 Ω，任意的接觸電阻値與使 用Mo屏障金屬的以往構造相比均高出若干’但是都是不 成問題的水準。在其他的Au、Ge、Sr、Sm、Bi*，也幾 乎是同等的l.OxlO2〜5·0χ103Ω的範圍。
而#鋁合金膜的組成和接觸電阻以及導電率、耐熱性 間存在相關關係。例如，如果增加Al-X-Nd ( X = Ni )的X -37- (34) 1249070 含量，則接觸電阻減少，但是電阻增加，耐熱性提高（參 照圖2 4 ( a ) 、( b ))。此外，如果N d含量增加，則耐 熱性提高，但是電阻率和接觸電阻增大（參照圖2 5 ( a ) 、（b ))。這樣的傾向對於任意的X都是同樣。另外， 要求的接觸電阻根據顯示裝置的構造或製造商而不同，在 8 0μιη的方形接觸孔中爲1 50 Ω〜5k Ω。電特性和耐熱性存 在折衷的關係，所以藉由調整組成，能滿足所要求的範圍 〇 此外，當Al-X-Nd合金中X爲Ni時，與Nd同樣， N i嵌入有在加熱時抑制A1遷移的效果。例如，如圖2 6 所示，在UsOJCXi + CNd” 〔式中，CXi表示鋁合金中 的Ni含量（原子％) ，CNd表示鋁合金中的Nd含量（原 子％ )〕的區域中，在3 0(TC的熱處理中，耐熱性不足， 發生異常析出的區域中，另一方面，在“O.SCXi + CNd $4 · 5 ”的區域中，因爲接線的電阻率超過8 μ Ω · c m，所 以不能實用。因此，最佳範圍成爲“0.7S0.5CX】+CNd$ 4.5” 。 同樣，在含有作爲同樣3 A族的釔（Y )時，如圖2 7 所示，也獲得與N d時幾乎同等的電特性和耐熱性。 同樣，在Al-Ni-Fe的組成中，如圖28所示，在“ lSCYi+CYT 〔式中’ CYi表示鋁合金中的Ni含量（原 子％ ) ，C Y 2表示鋁合金中的F e含量（原子。/〇 )〕的範圍 中，在3 0 0 °C的熱處理中，耐熱性不足，發生異常析出。 而在“CYdCYdG”的區域中，接線的電阻率超過8μΩ · -38- (35) 1249070 cm’所以不能貫用。因此，最佳範圍變爲“iscy】+CY2 S 6” 。 此外，Co和Fe作爲相同的過渡性金屬，可以認爲效 果幾乎同等。當Al-Ni-C0時，如圖29所示，獲得與A1-Ni-Fe相同的特性。這裏，耐熱性是指不會由於進行熱處 理時産生異常析出或空隙，而使鋁合金表面的表面波度惡 化的最局溫度。在圖中，進行3 0 0 °C的熱處理時發生的異 常析出的密度爲3χ108πτ2以下的爲合格。 同樣，圖 30、31、32、33 表示在 Al-X-Nd、Y、Fe、 Co合金中，X = Ag時的情形，圖34、35、36、37表示在 Al-X_Nd、Y ' Fe、Co合金中，X = Zn時的情形。此外，圖 38、39、40、41 表示在 Al-X-Nd、Y、Fe、Co 合金中， X = C 11時的情形。無論添加哪種合金元素，均可取得近似 同樣的結果。 在熱處理溫度更低的情況下，上述最佳含量範圍變化 。熱處理溫度取決於形成鋁合金膜之後進行的處理中的溫 度（這裏，是形成絕緣膜的溫度）。藉由加熱銘合金膜發 生再結晶化。即使提高熱處理溫度將膜應力完全緩和，若 進一步進行加熱的話，鋁的晶粒異常生長，發生異常析出 。滿足耐熱性的熱處理溫度的下限和上限，隨合金的組成 發生變化。換句話說，最佳含量的下限和上限隨熱處理溫 度而變化。例如，與上述CXI ' CX2有關的含量成分，在 加熱溫度爲1 50°C時再結晶化不再進行，所以難以産生異 常析出。因此，最佳範圍的下限降至0.2。同樣，與上述 -39- (36) 1249070 CXI、CX2有關的含有成分，最佳範圍下限降至〇 4。 在本發明中，藉由溶質元素的沉澱物，實現圖素電極 和銘合金膜的電導通時，即’在各銘合金中，在圖素電極 和鋁合金膜的介面上除了溶質元素的析出部分，容易氧t 的鋁與圖素電極接觸，在其表面存在高電阻的氧化銘時， 接觸電阻由電阻低的溶質元素的沉激物的電阻率決定。jg 設全部由溶質元素單一的沉澱物實現電導通，則藉由計算 ’能規定滿足所需接觸電阻所必要的沉殿物的表面積和密 度。 現在，把接觸尺寸爲8 0 X 8 0 μ m時所必要的接觸電阻 假定爲200Ω以下。當溶質元素爲鋅時，鋅的電阻率爲 5·92μΩ ·ί：Γη，假定長徑0·03μηι的鋅的單—沉澱物在圖素 電極和鋁合金介面上平面析出，則需要3 2 9 7個以上的沉 澱物。即，以密度計需要51.4個/100 μπι2以上。此外，當 溶質兀素爲銀時，銀的電阻率爲1 . 5 μ Ω . c m，假定長徑 0·03μπι的銀的單一沉澱物在圖素電極和鋁合金介面上平 面析出’則需要8 3 3個以上的沉澱物。即以密度計需要 12.9 個 /ΙΟΟμηι2 以上。 另外’如果使沉激物的長徑爲與實測値相同的〇 . 3 μ m ，則如表7所示，在Al-Ag的情況下，在80 Χ80μπι的方 形中需要8 · 3個以上的沉澱物，在a 1 · Ζ η的情況下，需要 3 2.9個以上的沉殿物。即，以密度計需要〇 ·丨3個/丨〇 〇 μ m 2 以上、0.5 1個/1 ΟΟμιη2以上。 而當A 1 - N i時，組織的長徑爲〇 · 〇 5 μ m，但這時，如 -40- (37) 1249070 果使Ni的電阻率爲6.84ΜΩ ·ςι^，與沉澱物的電阻率幾乎 相同，則從槪略計算知道在8 〇 X 8 0 μ m的方形中’當長徑 爲 0·05μπι 時，需要 1J45 個。即 21 個 / ΙΟΟμηι2。 另外，如果在含Ν1的銘合金中添加從N d、Υ、F e、 Co選擇的1種，則組織變細，當Al-Ni-Y時，組織的長 徑爲 0.01〜0·03μΓΠ。這時，如果 Ni的電阻率和沉殿物的 電阻率幾乎相同，則從槪略計算知道在8 0 X 8 0 μ m的方形 中，當長徑爲〇·〇3μπι時，需要3740個。即58個/ ΙΟΟμηι2 。此外，當全部的長徑爲Ο.ΟΙμηι時，變爲526個/ ΙΟΟμηι2 〇 或者，當Al-Ni-Nd時，組織的長徑爲0.02〜0.04μπι。 這時，從槪略計算知道在80χ 8 Ομηι的方形中，當長徑爲 0.04μηι時，需要2104個。即33個/ΙΟΟμηι2。此外，當全 部的長徑爲〇·〇2μηι時，變爲132個/ΙΟΟμηι2。 表7 各鋁合金中的主j沉源物的尺寸和密度 主要沉澱物的直徑 沉澱物的個數 (um) (每 1 0 0 μηι2 ) Al-Ag 0.3 0.13 A1 -Zn 0.3 0.5 1 Al-Ni 0.05 2 1 Al-Ni-Nd 0.02 132 Al-Ni-Y 0.01 526 -41 - 1249070 (38) 綜上所述，當使用單體的電阻率最低的A g時 滿足所要求的接觸電阻200Ω，作爲長徑爲〇.3μπι 物，要求密度在〇 . 1 3個/1 0 0 μ m2以上。此外，當使 物最小的Al-Ni-Y時，作爲長徑爲〇·〇ΐμηι的沉澱 求密度在526個/ ΙΟΟμιη2以上。此外，在Al-Ag類 ，當沉激物爲長徑爲0 · 0 1 μ m時，沉殿物密度爲 /1 0 0 μ m 2 ° 可是，該値是假定沉澱物的電阻率與添加元素 等後求出的。有時，包含該元素和鋁的沉澱物與元 相比’電阻率顯著大。這時，從沉澱物的尺寸和個 的面積率有可能與在實際的接觸面上進行TEM觀 出的面積率不同。這是因爲實現接觸電阻20〇〇時 澱物的個數根據沉澱物和添加元素單體的電阻率的 加。 可是’實際上，在生成沉澱物的合金系的情況 沉澱物的形式，並且大小混合而存在，但是使用鋅 的接觸電阻的計算結果與實驗結果幾乎爲相同的數 這樣，與使純鋁接線直接接觸ITO膜時相比， 發明的鋁合金時，接觸電阻約變爲1/1 04。 另外，如果提高透明電極的濺射時的基底溫度 觸電阻下降。例如爲ITO時，如果基底溫度變爲 上，則接觸電阻減半。更佳的是，如果藉由1 00°C 基底加熱，ITO的結晶性得到改善，則接觸電阻約 約1 / 5左右。 ，爲了 的沉澱 用沉澱 物，要 合金中 1 ] 5個 單體相 素單體 數算出 察而導 ，該沉 比而增 下，以 和銀時 量級。 使用本 ，則接 5 0〇C 以 以上的 減小到 -42- (39) 1249070 此外，當使基底溫度爲室溫而進行成膜時， 膜後，進行3 0分鐘左右1 5 0 °C以上的熱處理，) 晶化，則接觸電阻減半。通常，多晶ITO的蝕刻 以常常是在室溫中進行ITO的成膜，形成圖樣後 刻，然後再熱處理，進行多晶化，使ITO的電阻 因此，爲了降低接觸電阻，使透明電極的成 底溫度爲5 0 °C以上，更佳爲1 0 0 °C以上，當進行 時，在透明電極的成膜後，較佳實施1 5 0 °C以上 以上的熱處理。另外，透明電極爲IZO時，也具 效果，但是在該程度的溫度區域中，IZO的結晶 ，所以接觸電阻的下降少。 如上所述，在本發明實施例中試製液晶顯示 果，製造成品率、顯示品質都與組合ITO膜和屏 爲完全同等的水準。因此，在該液晶顯示裝置中 屏障金屬，也能取得與以往的液晶顯示裝置同等 因此，可省略屏障金屬，可簡化製造步驟， 幅度降低製造成本。 即，代替以往的純鋁或鋁合金、Mo-w膜， 含上述的特定元素的鋁合金作爲電極材料使用’ 圖素電極的直接接觸，簡化製造步驟’大幅度降 本。 此外，與該表1的試驗法相同，在A1-2原3 金（膜厚：3 00nm )上形成氮化矽（SiNx )膜 3 00°C X 1小時的熱處理，藉由光微影將方 如果在成 使ITO多 困難，所 ，進行蝕 率降低。 膜時的基 室溫成膜 、3 0分鐘 有同樣的 化不進行 裝置的結 障金屬時 ，不配置 的性能。 所以能大 藉由把包 能實現與 低製造成 1 % Ag 合 後，進行 形的接觸 -43- (40) 1249070 孔圖樣化後，使用氟類電漿進行乾蝕刻。這時，藉由調整 接著氮化矽膜（S iNx )的蝕刻進行過蝕刻時的時間，使對 於鋁合金的蝕刻深度變化。然後，進行灰化和基於“剝離 液1 〇 6 ”的洗淨，形成IΤ Ο膜。藉由基於掃描型電子顯微 鏡和透射型電子顯微鏡的截面觀察，測定鋁合金表面的蝕 刻深度。 圖2 3表示鋁合金表面的蝕刻深度和接觸電阻的關係 ，從該圖可知，鋁合金表面即使稍微被蝕刻，接觸電阻就 急劇減少。這被認爲是藉由蝕刻，在鋁合金表面上露出溶 質元素的沉澱物，能與圖素電極電連接。 而且，在實驗上，即使是離鋁合金表面5nm左右的 蝕刻深度，也可取得約5 6 Ω的接觸電阻。取得這樣的低 電阻的接觸所必要的蝕刻深度由沉澱物的組織的大小或分 佈、鋁合金的表面氧化物層的厚度等決定。根據俄歇電子 分光法，確認在該鋁合金表面露出以Ag爲主成分的沉澱 物。此外，在沉澱物的表面不存在氧化物等絕緣物層。 觀察的試料是已經從銘合金表面I虫刻了 5 n m的狀態 ，如果使沉澱物露出在鋁合金表面，則能與圖素電極取得 電連接，但是至少有必要蝕刻表層的污染層。此外，被氧 化的銘合金表面的氧化物層厚度約爲3〜5 n m左右，所以 這時，爲了除去氧化物層，使鋁合金表面露出，至少需要 3 n m左右以上的蝕刻深度。 而如果蝕刻深度過深，則作爲接線的膜厚變薄，發生 電阻增加，可靠性下降的問題。例如在本實施例中使用的 -44 - (41) 1249070 源極電極和汲極電極的膜厚爲3 00 nm，用於確保鋁合金和 圖素電極的直接接觸的蝕刻深度爲1〜200nm，更佳爲 3〜100nm的範圍。 於此較佳的爲，極力減少鋁合金的接線材料中包含的 雜質。例如’氧或碳使膜白濁，或使接線電阻率增加。因 此，當想使電阻率爲5 μ Ω · c m水準以下時，對於接線材 料中包含的這些雜質濃度而言，用基於XPS分析的組成 分析定量値，應該把氧量抑制在7原子％以下，把碳量抑 制在〇 · 4原子％以下，更佳的抑制在〇 · 2原子。/〇以下。 例如’當雜質爲碳時’在Α14〇3或NiC等碳化合物中 ，化學計量組成的物質是陶瓷，本來具有電絕緣性，雖然 也根據添加量而不同，但是接線自身的電阻率增大。此外 ，藉由熱處理而在A 1晶粒邊界上出現的沉澱物成爲包含 該碳化合物的金屬間化合物。當I T 0和接線材料的電流路 線經由本發明的主要部分即該沉澱物時，若與不含碳@ Μ 殿物相比，接觸電阻變局。因此，與IΤ 0的接觸電阻是， 鋁合金部件材料中不包含碳的一方。 另外，當藉由濺射形成含碳的接線材料時，在、滕身寸_ 置的室內附著碳化鋁化合物等碳化合物而被污染，m w # 在有必要頻繁維護裝置的問題。當雜質爲氧時，同€ $ 電絕緣性的氧化鋁（Ah〇3 )，所以接線的電阻率_ X。 若要防止該這種情況，較佳的是防止製造步驟中的、污^ % 的混入，採取使濺射時的裝置達到5 X 1 (Γ6左右以下高真 空的措施。 -45- (42) 1249070 【圖式簡單說明】 下面簡要說明附圖。 Η 1是;表示應用本發明的顯示裝置用陣列基底的液晶 顯示基底和液晶顯示裝置的結構的槪略剖視放大說明圖。 圖2是表示應用於本發明實施例1的顯示裝置用陣列 基底中的薄膜電晶體的構造的槪略剖視說明圖。 圖3是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法一例的說明圖。 圖4是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法一例的說明圖。 圖5是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法一例的說明圖。 圖6是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法一例的說明圖。 圖7是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法一例的說明圖。 圖8是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法一例的說明圖。 圖9是按順序表示上述圖2所示的顯示裝置用陣列基 底的製造方法~例的說明圖。 圖1 〇是按順序表示上述圖2所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖1 1是表示本發明實施例中獲得的顯示裝置用陣列 基底中的銘合金膜和圖素電極的接觸介面的構造的剖視模 -46- 1249070 (43) 式圖。 圖1 2是形成沉澱物，並在介面形成Ni濃縮層的接觸 孔的槪念圖。 圖1 J是表示本發明實施例中獲得的顯示裝置用陣列 基底中的銘合金接線和圖素電極的接觸介面的其他構造的 剖視模式圖。 圖1 4是表示應用於本發明實施例2的顯示裝置用陣 列基底中的薄膜電晶體的構造的槪略剖視說明圖。 圖1 5是按順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖1 6是按順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖1 7是按順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖1 8疋ί女順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖1 9是按順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法~例的說明圖。 圖2 0是按順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖2 1是按順序表示上述圖1 4所示的顯示裝置用陣列 基底的製造方法一例的說明圖。 圖2 2是表示鋁合金膜和圖素電極的接觸電阻測定中 使用的開爾芬（Kelvin)圖樣的圖。 -47- (44) 1249070 圖2 3是表示由實驗獲得的鋁 和接觸電阻的關係的曲線圖。 圖 24 ( a )是表示 Al-X-Nd (： 性的影響的曲線圖，和（b )是表f 響的曲線圖。 圖 25 ( a )是表示 Al-X-Nd ( 特性的影響的曲線圖，和（b )是 的影響的曲線圖。 圖26是表示對於Al-Ni-Nd的 保 8 μ Ω · c m的電阻率和3 0 0 °C以 的圖。
圖27是表示對於Al-Ni-Y的I 8 μ Ω · c m的電阻率和3 0 0 °C以上的 〇 圖28是表示對於Al-Ni-Fe的 保 8 μ Ω · c m的電阻率和 3 0 0 °C以 的圖。 圖29是表示對於Al-Ni-Co的 保 8 μ Ω · c m的電阻率和3 0 0 °C以 的圖。
圖30是表示對於Al-Ag-Nd纪 確保 8μΩ .cm的電阻率和 3 00°C 圍的圖。 圖3 1是表示對於Al-Ag-Y的 合金膜表面的蝕刻深度 < = Ni )的X含量對電特 R X含量對耐熱性的影 X = Ni )的Nd含量對電 表示Nd含量對耐熱性 Ni和Nd的組成，能確 上的耐熱性的組成範圍 W和Y的組成，能確保 耐熱性的組成範圍的圖 N i和F e的組成，能確 上的耐熱性的組成範圍 N i和C 〇的組成，能確 上的耐熱性的組成範圍 J A g和N d的組成，能 以上的耐熱性的組成範 Ag和Y的組成，能確 -48- (45) 1249070 保8μΩ _cm的電阻率和30(TC以上的耐熱性的組成範圍 的圖。 圖32是表示對於Al-Ag-Fe的Ag和Fe的組成，能確 保 8 μ Ω · c m的電阻率和 3 0 0 °C以上的耐熱性的組成範圍 的圖。 圖3 3是表示對於A 1 - A g - C 〇的A g和C 〇的組成，能 確保8 μ Ω · c m的電阻率和3 0 0 °C以上的耐熱性的組成範 圍的圖。 圖34是表示對於Al-Zn-Nd的Zn和Nd的組成’能 確保8μΩ .cm的電阻率和3 00 °C以上的耐熱性的組成範 圍的圖。 圖35是表示對於Al-Zn-Y的Zn和Y的組成，能確 保8 μ Ω · c m的電阻率和3 0 0 °C以上的耐熱性的組成範圍 的圖。 圖36是表示對於Al-Zn-Fe的Zn和Fe的組成’能確 保8 μ Ω . c m的電阻率和3 0 0 °C以上的耐熱性的組成範圍 的圖。 圖37是表示對於Al-Zn-Co的Zn和Co的組成’能 確保8μΩ .cm的電阻率和3 00 °C以上的耐熱性的組成範 圍的圖。 圖38是表示對於Al-Cu-Nd的Cii和Nd的組成’能 確保8μΩ .cm的電阻率和3 00 °C以上的耐熱性的組成範 圍的圖。 圖39是表示對於Al-Cu-Y的Cii和Y的組成’能確 -49- (46) 1249070 保8 μ Ω · c m的電阻率和3 0 0 C以上的耐熱性的組成範圍 的圖。 圖40是表示對於Al-Cu-Fe的Cu和Fe的組成’能確 保8 μ Ω . c m的電阻率和3 0 0 °C以上的耐熱性的組成範圍 的圖。 圖4 1是表示對於A卜C u - C 〇的C u和C 〇的組成’能 確保8μΩ .cm的電阻率和3 00 °C以上的耐熱性的組成範 圍的圖。 ί要元件對照表 1 : TFT陣列基底 2 :相對基底 3 :液晶層 1 a :絕緣玻璃基底 4 :薄膜電晶體 5 :圖素電極 6 :接線部份 7 :公共電極 8 :濾色器 9 :遮光膜 I 〇 :偏振板 II :定向膜 1 3 :驅動電路 14 :控制電路 -50- (47) 1249070 1 2 : TAB 帶 1 5 :隔離塊 1 6 :密封構件 1 7 :保護膜 1 8 :擴散板 1 9 :稜鏡板
2 0 :導光板 2 1 :反射板 2 2 :背光 23 :保持框 24 :印刷電路板 2 5 :掃描線 2 6 :閘極電極 2 7 :閘極絕緣膜 2 8 :源極電極
2 9 :汲極電極 3 0 :氮化矽膜 3 1 :光阻層 3 2 :接觸孔 -51 -

Claims (1)

  1. 年 月（1)日 LQ4r- 一 , ‘ 1· 2 ^ 拾、申請專利範圍 第92 1 35857號專利申請案 中文申請專利範圍修正本 民國94年1月20日修正 1. 一種電子裝置，包含： 由金屬氧化物構成的第一電極； 與該第一電極直接接觸、電連接的由鋁合金膜構成的 φ 第二電極； 其中，在該第一電極和第二電極直接接觸的接觸介面 中，構成該銘合金膜的合金成分的至少一部分存在作爲沉 澱物或濃縮層。 2 ·如申請專利範圍第1項之電子裝置，其中該鋁合金 膜，含有 0.1〜6原子％的從由 All、Ag、Zn、Cu、Ni、Sr 、S m、G e、B i構成的一組中選擇的至少一種作爲合金成 分。 · 3 ·如申請專利範圍第1項之電子裝置，其中該金屬氧 化物是銦錫氧化物（1 T 0 )或銦鋅氧化物（Ϊ Z 0 )。 4 ·如申請專利範圍第2項之電子裝置，其中作爲該合 金成分，至少含有Ni。 5 ·如申請專利範圍第2項之電子裝置，其中該鋁合金 膜含有0·1〜6原子％的從由Nd、Y、Fe、Co構成的一組中 選擇的至少一種作爲其他合金成分。 6 .如申請專利範圍第5項之電子裝置，其中作爲該合 1249070 (2) 金成分，含有X] (X】=Ag、Zn、Cn、Ni的至少一種）和 X2 ( X2 = Nd，Y的至少一種），它們的含量滿足下式（ϊ ) 的關係； 0.2 ^ 0.5xCX】+CX2 S 4.5...... ( I ) 〔式中，CX]表示鋁合金中的Ag、Zn、Cu、Ni的含 量（原子％ ) ，CX2表示鋁合金中的Nd、Y的含量（原子 % )〕。 7 ·如申請專利範圍第5項之電子裝置，其中作爲該合 金成分’含有 Y】（Y】=Ag、Zn、Cu、Ni的至少一種）和 Y2 ( Y2 = Fe、Co的至少〜種），它們的含量滿足下式（I]t )的關係； II 0.4 ^ CY, + CY2 ^ 6···· 〔式中，C Y】表示鋁合金中的Ag、Zn、Cu、Ni的含 里（原子°/〇) ，CY1 2 3表不鋁合金中的Fe、c〇的含量（原 子 ％)〕。 8 ·如申請專利範圍胃！項之電子裝置，#中在該接觸 介面，合金成分的一部分或全部作爲沉澱物存在，該鋁合 金膜的電阻率爲8 μ Ω · c m以下。 9 ·如申請專利範圍第1依—$ ^@ ^ ^ _ 1項之電子裝置，其中在該接觸 介面上，長徑超過〇·〇 1 Km e _ , 尺寸的沉澱物以每ΙΟΟμηα2超出 0.13個的個數存在。 1項之電子裝置，其中在該接 檳率0.5 %存在。 4項之電子裝置，其中從該鋁 1 〇 ·如申請專利範圍第 2 觸介面上，沉澱物以超過商 3 1 1 ·如申請專利範圍第 1249070 (3) 合金膜的該第一電極一側表面開始1〜1 〇nm的厚度區域中 的N i含量是該鋁合金膜內部的N i含量+ 8原子％以下。 1 2 .如申請專利範圍第4項之電子裝置，其中在該接 觸介面上，長徑超過〇·〇5μηι的尺寸的沉澱物以每1 〇〇μηι2 超出2 1個的個數存在。 1 3 ·如申請專利範圍第4項之電子裝置，其中該鋁合 金fe速包含Nd’在該接觸介面上，長徑超過〇.〇2μιη的尺 寸的沉澱物以每1 〇〇 μπι2超出33個的個數存在。 1 4 .如申請專利範圍第4項之電子裝置，其中該鋁合 金膜還包含Υ，在該接觸介面上，長徑超過Ο.ΟΙμπα的尺 寸的沉澱物以每ΙΟΟμιη2超出58個的個數存在。 1 5 ·如申請專利範圍第1項之電子裝置，其中該電子 裝釐包含配置在玻璃基底上的薄膜電晶體，該鋁合金膜電 達接該薄膜電晶體和該第一電極。 i 6 .如申請專利範圍第1項之電子裝置，其中該電子 裝釐是顯示裝置。 17· —種電子裝置的製造方法，其用以製造如申請專 利範圍第1項之電子裝置，包含： 藉由以1 5 0〜4 〇 〇 °C的溫度加熱形成在基底上的鋁合金 膜’形成含有該鋁合金膜中包含的該合金元素的一部分或 全部的沉澱物的步驟。 1 8 ·如申請專利範圍第1 7項之電子裝置的製造方法， 其中藉由濺射法形成該鋁合金膜。 ]9 . 一種電子裝置的製造方法，其用以製造如申請專 -3- 1249070 (4) 利範圍第1項之電子裝置，包含：在基底上形成鋁合金膜 ，在該鋁合金膜上形成絕緣膜，在該絕緣膜上進行接觸孔 的蝕刻後，接著，藉由蝕刻從該鋁合金膜的表面開始的 1〜2 0 0 nm，使包含該鋁合金膜中包含的該合金元素的一部 分或全部的沉澱物局部露出。 2 0.如申請專利範圍第19項之電子裝置的製造方法， 其中該蝕刻是藉由使用可蝕刻該鋁合金的氣體的乾蝕刻來 進行。 2 1 ·如申請專利範圍第1 9項之電子裝置的製造方法， 其中該蝕刻是藉由使用可蝕刻該鋁合金的化學物的濕蝕刻 來進行。 2 2 .如申請專利範圍第1 9項之電子裝置的製造方法， 其中在蝕刻後的洗淨中，作爲光致抗蝕劑剝離液，使用包 含5重量％以上的胺化合物的材料。 23.—種電子裝置，包含： 由金屬氧化物構成的第一電極； 與該第一電極直接接觸、電連接的由含有0.1〜6原子 %的S m的鋁合金膜構成的第二電極； 其中，在該第一電極和該第二電極直接接觸的接觸介 面，形成該鋁合金膜中包含的Sm和構成該第一電極的金 屬氧化物的元素互相擴散的層。 2 4.—種由鋁合金構成的濺射靶，其中：作爲合金成 分，包含0. 1〜6原子％的從由Ag、Zn、Cu、Ni構成的一 組中選擇的至少一種，並且包含0 . 1〜6原子％的從由N d、 1249070 (5) Y、Fe、Co構成的一組選擇的至少一種。 25.—種電子裝置，包含： 由金屬氧化物構成的第一電極； 與該第一電極直接接觸、電連接，且由含有〇 . 1〜6原 子％的以下元素作爲合金成分的鋁合金膜構成的第二電極 ，該元素是從由 Au、Ag、Zn、Cu、Ni、Sr、Sm、Ge、Bi 構成的一組中選擇的至少一種； 其中，該第二電極在形成之後，以150°C〜40 0 °C的溫 度被加熱。
    -5-
TW092135857A 2002-12-19 2003-12-17 Electronic device, method of manufacture of the same, and sputtering target TWI249070B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002368786 2002-12-19
JP2003274288A JP3940385B2 (ja) 2002-12-19 2003-07-14 表示デバイスおよびその製法

Publications (2)

Publication Number Publication Date
TW200415429A TW200415429A (en) 2004-08-16
TWI249070B true TWI249070B (en) 2006-02-11

Family

ID=32658568

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135857A TWI249070B (en) 2002-12-19 2003-12-17 Electronic device, method of manufacture of the same, and sputtering target

Country Status (6)

Country Link
US (4) US7098539B2 (zh)
JP (1) JP3940385B2 (zh)
KR (1) KR100600229B1 (zh)
CN (1) CN1315003C (zh)
SG (1) SG118219A1 (zh)
TW (1) TWI249070B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382428B (zh) * 2008-02-22 2013-01-11 Kobe Steel Ltd Touch panel sensor

Families Citing this family (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005086118A (ja) * 2003-09-11 2005-03-31 Renesas Technology Corp 半導体装置
WO2005093505A1 (ja) * 2004-03-25 2005-10-06 Mitsui Mining & Smelting Co., Ltd. 薄膜回路の接合構造
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
KR100590270B1 (ko) * 2004-05-11 2006-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4974493B2 (ja) * 2004-08-20 2012-07-11 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
US8614658B2 (en) * 2004-10-06 2013-12-24 Sharp Kabushiki Kaisha Liquid crystal display
US20060081464A1 (en) * 2004-10-19 2006-04-20 Kobelco Research Institute, Inc. Backing plates for sputtering targets
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
CN101880859B (zh) * 2005-01-12 2013-03-27 出光兴产株式会社 溅射标靶
JP2006195077A (ja) * 2005-01-12 2006-07-27 Idemitsu Kosan Co Ltd Ａｌ配線を備えた透明導電膜積層基板及びその製造方法。
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
CN101281913A (zh) * 2005-02-17 2008-10-08 株式会社神户制钢所 显示器和用于制备该显示器的溅射靶
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2008124499A (ja) * 2005-02-17 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2006236839A (ja) * 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
JP2006316339A (ja) * 2005-04-12 2006-11-24 Kobe Steel Ltd Ａｌ系スパッタリングターゲット
KR100959579B1 (ko) * 2005-04-26 2010-05-27 미쓰이 긴조꾸 고교 가부시키가이샤 Ａｌ-Ｎｉ-Ｂ 합금 배선 재료 및 그것을 사용한 소자 구조
JP2007186779A (ja) * 2005-04-26 2007-07-26 Mitsui Mining & Smelting Co Ltd Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
JP3979605B2 (ja) * 2005-04-26 2007-09-19 三井金属鉱業株式会社 Ａｌ−Ｎｉ−Ｂ合金配線材料及びそれを用いた素子構造
WO2006117884A1 (ja) * 2005-04-26 2006-11-09 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2007081385A (ja) * 2005-08-17 2007-03-29 Kobe Steel Ltd ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP2009016862A (ja) * 2005-08-17 2009-01-22 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
JP2008010801A (ja) * 2005-08-17 2008-01-17 Kobe Steel Ltd ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007073848A (ja) * 2005-09-08 2007-03-22 Mitsui Mining & Smelting Co Ltd 表示デバイスの製造方法
JP2007109916A (ja) * 2005-10-14 2007-04-26 Mitsui Mining & Smelting Co Ltd 素子の製造方法
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
JP4117002B2 (ja) 2005-12-02 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US20070161165A1 (en) * 2006-01-12 2007-07-12 Toppoly Optoelectronics Corp. Systems and methods involving thin film transistors
KR20080100358A (ko) * 2006-03-06 2008-11-17 토소우 에스엠디, 인크 전자 장치, 이의 제조방법 및 스퍼터링 타겟
CN101395296B (zh) 2006-03-06 2012-03-28 陶斯摩有限公司 溅射靶
US8097100B2 (en) * 2006-04-03 2012-01-17 Praxair Technology, Inc. Ternary aluminum alloy films and targets for manufacturing flat panel displays
JP4728170B2 (ja) 2006-05-26 2011-07-20 三菱電機株式会社 半導体デバイスおよびアクティブマトリクス型表示装置
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP5214858B2 (ja) * 2006-06-22 2013-06-19 三菱電機株式会社 Ｔｆｔアレイ基板及びその製造方法
JP5000937B2 (ja) 2006-06-30 2012-08-15 三菱電機株式会社 半導体デバイスの製造方法
KR20080086997A (ko) * 2006-08-09 2008-09-29 미쓰이 긴조꾸 고교 가부시키가이샤 소자의 접합 구조
JP2008098611A (ja) 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
US8853695B2 (en) 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
KR100999908B1 (ko) 2006-10-16 2010-12-13 미쓰이 긴조꾸 고교 가부시키가이샤 반사막용 Ａｌ-Ｎｉ-Ｂ 합금 재료
US20090183902A1 (en) * 2006-10-16 2009-07-23 Takashi Kubota Multilayer film for wiring and wiring circuit
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2008172051A (ja) * 2007-01-12 2008-07-24 Nec Electronics Corp 半導体装置およびその製造方法
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
KR100853545B1 (ko) 2007-05-15 2008-08-21 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조방법
JP2009004518A (ja) 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009010051A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009008768A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5143649B2 (ja) 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5215620B2 (ja) * 2007-09-12 2013-06-19 三菱電機株式会社 半導体デバイス、表示装置及び半導体デバイスの製造方法
JP2009076536A (ja) * 2007-09-19 2009-04-09 Mitsubishi Electric Corp Ａｌ合金膜、電子デバイス及び電気光学表示装置用アクティブマトリックス基板
JP2009111201A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 積層導電膜、電気光学表示装置及びその製造方法
JP2008124483A (ja) * 2007-12-03 2008-05-29 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4611418B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 表示装置の製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5007246B2 (ja) 2008-01-31 2012-08-22 三菱電機株式会社 有機電界発光型表示装置及びその製造方法
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP2009282504A (ja) * 2008-03-31 2009-12-03 Kobe Steel Ltd 表示デバイス
JP2010123754A (ja) * 2008-11-19 2010-06-03 Kobe Steel Ltd 表示装置およびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8422207B2 (en) 2008-04-23 2013-04-16 Kobe Steel, Ltd. Al alloy film for display device, display device, and sputtering target
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5584436B2 (ja) * 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
US20110158845A1 (en) * 2008-07-07 2011-06-30 Mitsui Mining & Smelting Co., Ltd. Al-Ni ALLOY WIRING ELECTRODE MATERIAL
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR20110065564A (ko) * 2008-11-05 2011-06-15 가부시키가이샤 고베 세이코쇼 표시 장치용 Ａｌ 합금막, 표시 장치 및 스퍼터링 타깃
JP5368806B2 (ja) * 2009-01-13 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜および表示装置
JP2010134458A (ja) * 2008-11-05 2010-06-17 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010135300A (ja) * 2008-11-10 2010-06-17 Kobe Steel Ltd 有機ｅｌディスプレイ用の反射アノード電極およびその製造方法
JP2009105424A (ja) * 2008-12-12 2009-05-14 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
JP2010181839A (ja) * 2009-02-09 2010-08-19 Kobe Steel Ltd 表示デバイスの製造方法
KR101320229B1 (ko) * 2009-07-27 2013-10-21 가부시키가이샤 고베 세이코쇼 배선 구조 및 배선 구조를 구비한 표시 장치
JP2011035153A (ja) * 2009-07-31 2011-02-17 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
EP2469331A1 (en) 2009-08-21 2012-06-27 Sharp Kabushiki Kaisha Liquid crystal display device and method for manufacturing liquid crystal display device
JP5235011B2 (ja) * 2009-11-16 2013-07-10 株式会社神戸製鋼所 有機ｅｌディスプレイ用の反射アノード電極
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP5416682B2 (ja) * 2010-12-01 2014-02-12 株式会社神戸製鋼所 タッチパネルセンサーおよびその製造方法
JP5416683B2 (ja) * 2010-12-01 2014-02-12 株式会社神戸製鋼所 タッチパネルセンサーおよびその製造方法
JP5416681B2 (ja) * 2010-12-01 2014-02-12 株式会社神戸製鋼所 タッチパネルセンサーおよびその製造方法
CN102485946A (zh) * 2010-12-02 2012-06-06 比亚迪股份有限公司 用于后视镜的靶材、后视镜及其制造方法
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP5303008B2 (ja) * 2011-07-19 2013-10-02 株式会社神戸製鋼所 半導体素子及び半導体素子の製造方法
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP2013083758A (ja) * 2011-10-07 2013-05-09 Sony Corp 表示装置およびその製造方法、並びに電子機器
KR20140113678A (ko) 2012-01-17 2014-09-24 파나소닉 주식회사 박막 트랜지스터 어레이 장치 및 그것을 사용한 el 표시 장치
CN102707349B (zh) * 2012-03-31 2015-07-29 深圳市华星光电技术有限公司 反射型液晶显示器的反射层的制造方法
CN104185365B (zh) * 2013-05-23 2018-06-26 比亚迪股份有限公司 一种线路板及其制备方法
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
US9735177B2 (en) 2013-08-23 2017-08-15 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same and display device
CN105511679B (zh) * 2015-12-25 2019-04-30 上海天马微电子有限公司 玻璃基板、触控显示屏及触控压力计算方法
CN105586576A (zh) * 2016-02-04 2016-05-18 东莞沙头朝日五金电子制品有限公司 一种镀制pvd防菌膜的方法
JP6647898B2 (ja) * 2016-02-05 2020-02-14 株式会社コベルコ科研 紫外線反射膜およびスパッタリングターゲット
JP2018032601A (ja) * 2016-08-26 2018-03-01 株式会社神戸製鋼所 反射電極およびＡｌ合金スパッタリングターゲット
US11261533B2 (en) * 2017-02-10 2022-03-01 Applied Materials, Inc. Aluminum plating at low temperature with high efficiency
CN106981426B (zh) * 2017-04-06 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管的制备方法、显示装置
CN107369706A (zh) * 2017-07-17 2017-11-21 华南理工大学 一种显示用电子器件铜合金电极及其制备方法
JP2019102896A (ja) * 2017-11-29 2019-06-24 株式会社神戸製鋼所 アルミニウム合金膜
WO2020003667A1 (ja) * 2018-06-28 2020-01-02 株式会社アルバック アルミニウム合金膜、その製造方法、及び薄膜トランジスタ
KR102329426B1 (ko) 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
KR102329427B1 (ko) 2020-01-03 2021-11-24 와이엠씨 주식회사 배선전극용 합금 조성물 및 그의 제조방법
JP2022094534A (ja) * 2020-12-15 2022-06-27 富士通株式会社 半導体装置及び半導体装置の製造方法
CN115000083B (zh) * 2022-05-17 2025-04-29 武汉华星光电技术有限公司 阵列基板、阵列基板的制备方法、显示面板和显示装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US292780A (en) * 1884-02-05 William w
US294219A (en) * 1884-02-26 Oscillating engine
US294221A (en) * 1884-02-26 Circular saw mill
US3716469A (en) * 1970-12-17 1973-02-13 Cogar Corp Fabrication method for making an aluminum alloy having a high resistance to electromigration
JPH04116829A (ja) * 1990-09-06 1992-04-17 Toshiba Corp 半導体装置およびその製造方法
EP0573002A1 (en) 1992-06-03 1993-12-08 Ryoka Matthey Corporation Sputtering target, wiring method for electronic devices and electronic device
WO1995002900A1 (en) * 1993-07-15 1995-01-26 Astarix, Inc. Aluminum-palladium alloy for initiation of electroless plating
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3213196B2 (ja) 1995-03-08 2001-10-02 日本アイ・ビー・エム株式会社 配線材料、金属配線層の形成方法
KR100312548B1 (ko) 1995-10-12 2001-12-28 니시무로 타이죠 배선막,배선막형성용스퍼터타겟및이를이용한전자부품
KR100381828B1 (ko) * 1996-06-06 2003-08-25 세이코 엡슨 가부시키가이샤 박막트랜지스터제조방법,그것을사용한액정표시장치및전자기기
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
US5849639A (en) * 1997-11-26 1998-12-15 Lucent Technologies Inc. Method for removing etching residues and contaminants
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2000150652A (ja) * 1998-09-03 2000-05-30 Seiko Epson Corp 半導体装置およびその製造方法
JP3825191B2 (ja) * 1998-12-28 2006-09-20 株式会社神戸製鋼所 アルミニウム合金スパッタリングターゲット材料
JP2000294556A (ja) 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット
JP2001018557A (ja) * 1999-07-09 2001-01-23 Toppan Forms Co Ltd カード付き重ね合わせ葉書
JP3619192B2 (ja) * 1999-08-19 2005-02-09 三井金属鉱業株式会社 アルミニウム合金薄膜及びターゲット材並びにそれを用いた薄膜形成方法
JP2001345445A (ja) 2000-06-02 2001-12-14 Nec Corp 半導体装置
JP2001350159A (ja) 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2002296804A (ja) * 2001-03-30 2002-10-09 Nippon Zeon Co Ltd レジスト用剥離液およびこれを用いたレジスト剥離方法
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003089864A (ja) 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI382428B (zh) * 2008-02-22 2013-01-11 Kobe Steel Ltd Touch panel sensor

Also Published As

Publication number Publication date
US7154180B2 (en) 2006-12-26
US20050184395A1 (en) 2005-08-25
US7098539B2 (en) 2006-08-29
US20090218697A1 (en) 2009-09-03
CN1315003C (zh) 2007-05-09
US20060237849A1 (en) 2006-10-26
CN1508615A (zh) 2004-06-30
TW200415429A (en) 2004-08-16
US20040126608A1 (en) 2004-07-01
JP3940385B2 (ja) 2007-07-04
KR20040054590A (ko) 2004-06-25
KR100600229B1 (ko) 2006-07-13
JP2004214606A (ja) 2004-07-29
US7553754B2 (en) 2009-06-30
US7928575B2 (en) 2011-04-19
SG118219A1 (en) 2006-01-27

Similar Documents

Publication Publication Date Title
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP4542008B2 (ja) 表示デバイス
JP4355743B2 (ja) Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
CN101512622B (zh) 显示装置
CN100499137C (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
TW200910459A (en) Method for manufacturing display apparatus
JP4117002B2 (ja) 薄膜トランジスタ基板および表示デバイス
TW200919045A (en) Layered structure and its manufacturing method
CN102119230A (zh) 显示装置、其所使用的Cu合金膜和Cu合金溅射靶
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
JP2011209756A (ja) 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
JP5374111B2 (ja) 表示装置およびこれに用いるＣｕ合金膜
WO2008047667A1 (fr) Film multicouche pour câblage et réalisation câblée
CN101828212B (zh) 显示装置及该显示装置使用的Cu合金膜
JP4886285B2 (ja) 表示デバイス
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees