JP2008172051A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体装置１００は、シリコン基板の上部に形成され、所定の箇所に凹部１０３が設けられた層間絶縁膜１０１、層間絶縁膜１０１の内壁を覆うバリアメタル膜１０５、バリアメタル膜１０５に接して設けられるとともに凹部１０３の内部に埋設された下層銅配線１０７、および、下層銅配線１０７の上部に接して設けられるとともに下層銅配線１０７の上部の実質的に全面に設けられた保護膜１１５を含む。下層銅配線１０７の上面は、凹部１０３の側壁におけるバリアメタル膜１０５の上面より基板側に後退して設けられている。保護膜１１５は、構成元素としてＣｏまたはＮｉを含み、バリアメタル膜１０５の側壁近傍における保護膜１１５中のＣｏ濃度またはＮｉ濃度が、凹部１０３の中央部におけるバリアメタル膜１０５中のＣｏ濃度またはＮｉ濃度よりも高い。
【選択図】図１

Description

本発明は、半導体装置およびその製造方法に関する。

従来、銅配線を含む半導体装置において、銅配線上に、銅拡散防止機能を有するキャップ膜が形成された構成が知られている。特許文献１には、無電解めっき処理により、配線上にＣｏ−Ｗ−Ｐ合金膜からなる配線保護膜を形成する技術が記載されている。また、同文献によれば、メッキ処理、リンスおよび乾燥を順次行った後、基板をたとえば１２０〜４５０℃で熱処理することにより、配線の露出表面に形成した保護膜のバリア性および配線との密着性を向上させることができるとされている。
特開２００４−２６０１０６号公報

ところが、上記特許文献１に記載の配線構造について本発明者が検討したところ、以下の点で改善の余地があることが見出された。
すなわち、同文献に記載の装置おいては、バリアメタル膜の上端および配線の上面が、いずれも層間絶縁膜の上面と同じ水準に設けられている。このような配線上にキャップメタル膜を形成した場合、キャップメタル膜が配線およびバリアメタル膜の形成領域からはみ出して層間絶縁膜上に形成されてしまう懸念があった。このため、配線間リーク、ＴＤＤＢ（Time Dependent Dielectric Breakdown）不良等が生じ、信頼性が低下する恐れがあった。

そこで、本発明者は、キャップメタル膜をバリアメタル膜の形成領域およびその内部に安定的に形成する技術について、鋭意検討した。その結果、配線等を構成する銅含有金属膜の上面を、バリアメタル膜の上端よりも基板内部側に後退させたリセス構造とすることにより、キャップメタル膜が所望の領域以外の領域に延出してしまうのを抑制できることを見出した。

ところが、こうしたリセス構造を採用した場合、バリアメタル側壁近傍から銅含有金属膜中にボイドが形成されやすく、信頼性の面で依然として改善の余地があるという新たな課題が見出された。

そこで、この原因についてさらに検討したところ、リセス構造とした場合、バリアメタル膜の内側面付近にキャップメタル膜が形成されにくく、バリアメタル側壁とキャップメタル膜との間に空隙部が形成されることが明らかになった。

銅含有金属膜のＥＭ（Electro-Migration）やＳＩＶ（Stress Induced Void）等の信頼性劣化を防ぐためには、銅含有金属膜の表面全体をキャップメタル膜で確実に覆うようにする必要がある。そのためには、キャップメタル膜が形成されにくいバリアメタル膜の内側面でも、キャップメタル膜が銅含有金属膜を覆っているようにしなければならない。

本発明者は、以上の知見に基づき、リセス構造を採用した場合にも銅含有金属膜の上面全体をキャップメタル膜の構成材料で覆うべく鋭意検討し、本発明を完成させるに至った。

本発明によれば、
半導体基板上に、絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して凹部を形成する工程と、
前記凹部が形成された前記絶縁膜上に、前記凹部の内壁を覆うバリアメタル膜を形成する工程と、
前記バリアメタル膜が形成された前記絶縁膜上に、前記凹部を埋め込むように銅含有金属膜を形成する工程と、
前記凹部の外部に形成された前記銅含有金属膜および前記バリアメタル膜を除去するとともに、前記銅含有金属膜の上面を、前記凹部の側壁の前記バリアメタル膜の上面より基板側に後退させる工程と、
銅含有金属膜を後退させる前記工程の後、前記バリアメタル膜の側壁近傍において前記銅含有金属膜上に空隙部を残しつつ、前記銅含有金属膜上にキャップメタル膜を形成する工程と、
前記キャップメタル膜の構成材料を前記空隙部にマイグレートさせて、前記キャップメタル膜を広げることにより、前記銅含有金属膜の上部の実質的に全面を覆う導電膜を形成する工程と、
を含む、半導体装置の製造方法が提供される。

本発明の製造方法においては、キャップメタル膜を形成する前に、銅含有金属膜の上面を、バリアメタル膜の上端、つまり凹部側壁のバリアメタル膜の上面よりも基板側に後退させておく。これにより、キャップメタル膜の形成時に、キャップメタル膜が、凹部の内部からバリアメタル膜の形成領域を越えて、絶縁膜上部に大幅に延出して形成されることを抑制できるため、半導体装置の信頼性の低下を抑制することができる。

さらに、本発明においては、キャップメタル膜を形成する際に、バリアメタル膜の側壁近傍の銅含有金属膜上に空隙部を残すとともに、キャップメタル膜の構成材料を空隙部にマイグレートさせて、キャップメタル膜を広げることにより、実質的に銅含有金属膜上部全面を覆うように、導電膜を形成する。これにより、バリアメタル膜の側壁とキャップメタル膜との間に空隙部が生じた場合にも、銅含有金属膜の上部の実施鉄的に全面を、キャップメタル膜の構成材料で確実に覆うことができる。このため、空隙部からの銅含有金属膜に含まれる銅の拡散を抑制し、ＥＭ（Electro-Migration）やＳＩＶ（Stress Induced Void）等の信頼性の低下を抑制することができる。

本発明によれば、上述の本発明における半導体装置の製造方法によって得られる半導体装置が提供される。

また、本発明によれば、
半導体基板の上部に形成され、所定の箇所に凹部が設けられた絶縁膜と、
前記凹部の内壁を覆うバリアメタル膜と、
前記バリアメタル膜に接して設けられるとともに前記凹部の内部に埋設された銅含有金属膜と、
前記銅含有金属膜の上部に接して設けられるとともに前記銅含有金属の上部の実質的に全面に設けられ、構成元素としてＣｏまたはＮｉを含む導電膜と、
を含み、
前記銅含有金属膜の上面が、前記凹部の側壁の前記バリアメタル膜の上面より基板側に後退して設けられ、
前記バリアメタル膜の側壁近傍における前記導電膜中のＣｏ濃度またはＮｉ濃度が、前記凹部の中央部における前記導電膜中のＣｏ濃度またはＮｉ濃度よりも高い、半導体装置が提供される。

本発明の半導体装置においては、銅含有金属膜の上面が凹部側壁のバリアメタル膜の上面よりも基板内部側に後退しており、また、実質的に銅含有金属膜上部全面に、ＣｏまたはＮｉを含む導電膜が設けられている。このため、本発明の半導体装置においては、銅含有金属膜中の銅の拡散が効果的に抑制され、信頼性に優れた構成となっている。

ここで、導電膜が銅含有金属膜の上部の実質的に全面に設けられているとは、銅含有金属膜の上面の露出によるＥＭ（Electro-Migration）やＳＩＶ（Stress Induced Void）等の信頼性劣化が実用上問題ない程度に抑制されるように導電膜が銅含有金属膜上に設けられていることをいい、このような構成であれば、バリアメタル膜の内側面の周囲全体にわたってバリアメタル膜と導電膜とが完全に接触している構成だけでなく、バリアメタル膜の内側面と導電膜との間にわずかに非接触領域が存在する構成も含まれる。

以上説明したように、本発明によれば、半導体装置の信頼性を向上させることができる。

以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には共通の符号を付し、適宜説明を省略する。

図１は、本実施形態における半導体装置の構成を示す断面図である。
図１に示した半導体装置１００は、シリコン基板等の半導体基板（不図示）の上部に形成され、所定の箇所に凹部１０３が設けられた絶縁膜（層間絶縁膜１０１）、凹部１０３の内壁を覆うバリアメタル膜１０５、バリアメタル膜１０５に接して設けられるとともに凹部１０３の内部に埋設された銅含有金属膜（下層銅配線１０７）、および、下層銅配線１０７の上部に接して設けられるとともに下層銅配線１０７の上部の実質的に全面に設けられた導電膜（保護膜１１５）を含む。

下層銅配線１０７の上面は、Ｃｕの拡散防止膜として機能するＴａＮ膜等のバリアメタル膜１０５の上端、つまり凹部１０３の側壁を覆うバリアメタル膜１０５の上面よりも基板側に後退して設けられている。

導電膜（保護膜１１５）は、キャップメタル膜と、キャップメタル膜がマイグレートした膜からなる。キャップメタル膜とマイグレートした膜とは同じ材料であるが、膜中のＣｏ濃度またはＮｉ濃度が異なっている。また、キャップメタル膜とマイグレートした膜とは連続一体に形成されており、接合部を有しない。
さらに具体的には、保護膜１１５は、構成元素としてＣｏまたはＮｉを含み、バリアメタル膜１０５の側壁近傍における保護膜１１５中のＣｏ濃度またはＮｉ濃度が、凹部１０３の中央部におけるバリアメタル膜１０５中のＣｏ濃度またはＮｉ濃度よりも高い。また、バリアメタル膜１０５の側壁外周全体において、保護膜１１５がバリアメタル膜１０５に接して設けられている。バリアメタル膜１０５の膜厚は、たとえば、バリアメタル膜１０５の側壁から凹部１０３の内部に向かって増加している。

また、半導体装置１００においては、層間絶縁膜１０１上に、層間絶縁膜１１７、層間絶縁膜１２３および層間絶縁膜１３１がこの順に積層されている。層間絶縁膜１０１、層間絶縁膜１１７、層間絶縁膜１２３および層間絶縁膜１３１は、単層膜であってもよいし、積層膜であってもよい。これらの層間絶縁膜の材料は、たとえばＳｉＯ₂膜である。また、層間絶縁膜を、ＳｉＯＣ膜等の低誘電率絶縁膜としてもよい。低誘電率絶縁膜の比誘電率は、たとえば３．５以下、好ましくは３以下である。これらの膜の製造方法は特に限定されず、たとえばＣＶＤ（chemical vapor depositioｎ）法や塗布法により形成される。

層間絶縁膜１２３には、貫通孔が設けられており、貫通孔の内壁をＴａＮ膜等のバリアメタル膜１２５が覆い、貫通孔中にバリアメタル膜１２５に接する銅含有金属膜からなる上層配線１２７が埋設されている。上層配線１２７についても、下層銅配線１０７と同様に、その上面がバリアメタル膜１２５よりも基板側に後退したリセス構造となっている。また、保護膜１２９が、上層配線１２７の上部に接して設けられるとともに、上層配線１２７の上部の実質的に全面に設けられている。

また、層間絶縁膜１１７に設けられた貫通孔中に、バリアメタル膜１１９およびＣｕ膜１２１からなる接続プラグが設けられている。接続プラグは、底面において保護膜１１５に接するとともに、上面においてバリアメタル膜１２５に接している。

保護膜１１５および保護膜１２９は、たとえば、構成元素として、ＣｏおよびＮｉのうちの一種以上、Ｗ、およびＰまたはＢのうちの一種以上を含み、さらに具体的には、ＣｏＷＰ膜、ＣｏＷＢ膜、ＮｉＷＰ膜およびＮｉＷＢ膜からなる群から選択される一種以上の導電膜である。保護膜１１５および保護膜１２９の材料は、同じであってもよいし異なっていてもよい。

以下、保護膜１１５および保護膜１２９が、Ｃｏ、ＷおよびＰから構成された膜である場合を例に説明する。このとき、バリアメタル膜の側壁近傍における保護膜１１５および保護膜１２９の各構成元素の割合は、単位体積あたりの保護膜全体に含まれるＣｏ、ＷおよびＰの合計に対して、Ｃｏがたとえば９０原子％以上１００％以下、Ｗが０原子％以上３原子％以下、Ｐが０原子％以上７原子％以下である。
一方、凹部の中央部における保護膜中の各構成元素の割合は、単位体積あたりの保護膜全体に含まれるＣｏ、ＷおよびＰの合計に対して、Ｃｏがたとえば８５原子％以上９０％以下、Ｗが２原子％以上５原子％以下、Ｐが８原子％以上１０原子％以下である。

次に、半導体装置１００の製造方法を説明する。
半導体装置１００の製造方法は、たとえば、以下の工程を含む。
ステップ１１：半導体基板（不図示）上に、絶縁膜（層間絶縁膜１０１）を形成する、
ステップ１２：層間絶縁膜１０１を選択的に除去して凹部１０３を形成する、
ステップ１３：凹部１０３が形成された層間絶縁膜１０１上に、凹部１０３の内壁を覆うバリアメタル膜１０５を形成する、
ステップ１４：バリアメタル膜１０５が形成された層間絶縁膜１０１上に、凹部１０３を埋め込むように銅含有金属膜（図２（ｂ）のＣｕ膜１０６）を形成する、
ステップ１５：凹部１０３の外部に形成されたＣｕ膜１０６およびバリアメタル膜１０５を除去するとともに、Ｃｕ膜１０６の上面を、凹部１０３の側壁のバリアメタル膜１０５の上面より基板側に後退させて、Ｃｕ膜１０６からなる下層銅配線１０７を形成する、
ステップ１６：Ｃｕ膜１０６を後退させる工程（ステップ１５）の後、バリアメタル膜１０５の側壁近傍において下層銅配線１０７上に空隙部（ギャップ１１３）を残しつつ、下層銅配線１０７上にキャップメタル膜１１１を形成する、および
ステップ１７：キャップメタル膜１１１の構成材料をギャップ１１３にマイグレートさせて、キャップメタル膜１１１を広げることにより、下層銅配線１０７の上部の実質的に全面を覆う導電膜（保護膜１１５）を形成する。

以下、図２（ａ）〜図２（ｄ）、図３（ａ）および図３（ｂ）を参照してさらに具体的に説明する。図２（ａ）〜図２（ｄ）、図３（ａ）および図３（ｂ）は、半導体装置１００の製造工程を示す断面図である。

まず、図２（ａ）に示したように、トランジスタ等の所定の素子（不図示）が形成されたシリコン基板（不図示）上に、層間絶縁膜１０１を形成する。そして、下層銅配線１０７の形成領域の層間絶縁膜１０１を選択的にエッチング除去して凹部１０３を形成する。

次に、図２（ｂ）に示したように、層間絶縁膜１０１上にバリアメタル膜１０５を成膜した後、凹部１０３を埋め込むようにＣｕ膜１０６を形成し、ＣＭＰ（Chemical Mechanical Polishing）法を用いて凹部１０３の外部に形成されたＣｕ膜１０６およびバリアメタル膜１０５を順次研磨除去して層間絶縁膜１０１の表面を露出させ、凹部１０３内部に、Ｃｕ膜１０６からなる下層銅配線１０７を選択的に形成する。このとき、下層銅配線１０７の上面を層間絶縁膜１０１の上面よりも基板側に後退させて段差部１０９を形成する（図２（ｃ））。段差部１０９の高さは、キャップメタル膜１１１が所望の領域外に形成されない程度であればよく、たとえば７０〜８０ｎｍ程度とする。

つづいて、図２（ｄ）に示したように、無電解めっき法等の選択めっき法により、下層銅配線１０７の上面からキャップメタル膜１１１としてＣｏＷＰ膜を成長させつつ、バリアメタル膜１０５の側壁とキャップメタル膜１１１との間にギャップ１１３を形成する。

図４（ａ）および図５（ａ）は、それぞれ、図２（ｄ）の一部をさらに拡大して示す斜視図および断面図である。図４（ａ）に示したように、本実施形態では、ギャップ１１３を、バリアメタル膜１０５の側壁に沿って形成する。

そして、図３（ａ）に示したように、キャップメタル膜１１１が形成されたシリコン基板（不図示）を特定の条件で加熱処理することにより、キャップメタル膜１１１の構成材料をギャップ１１３にマイグレートさせてキャップメタル膜１１１を下層銅配線１０７の上面全面に広げ、保護膜１１５を形成する。凹部１０３の中央部における保護膜１１５の厚さは、たとえば１２０ｎｍ程度とする。

ギャップ１１３を埋めるようにキャップメタル膜１１１を伸展させる際の加熱処理条件は、キャップメタル膜１１１の材料に応じて選択される。たとえば、キャップメタル膜１１１が構成元素としてＣｏ、ＷおよびＰを含むとき、３５０℃以上４００℃以下の温度で５時間以上シリコン基板を加熱処理する。本実施形態における加熱処理条件は、さらに具体的には、３８０℃で１０時間以上２４時間以下、さらに好ましくは３８０℃で１５時間以上２０時間以下である。

なお、加熱処理温度を３５０℃以上、好ましくは３６０℃以上とすることにより、キャップメタル膜１１１の構成材料をさらに確実にマイグレートさせることができる。また、加熱処理温度を４００℃以下、好ましくは３９０℃以下とすることにより、半導体装置１００の製造工程全体にわたってたとえば４００℃以下の低温プロセスを採用する際にも好ましく適用することができる。

また、加熱処理時間については、処理時間が短すぎると、ギャップ１１３が確実に埋まらずに、下層銅配線１０７にボイドが生じる懸念がある。また、処理時間が長すぎると、半導体装置１００の製造効率が低下する。

なお、実施例で後述するように、通常の多層配線構造の製造工程で行われる加熱処理では、本実施形態における保護膜１１５は形成されない。

図４（ｂ）および図５（ｂ）は、それぞれ、図３（ａ）の一部をさらに拡大して示す斜視図および断面図である。本実施形態では、キャップメタル膜１１１であるＣｏＷＰ膜中のＣｏが優先的にギャップ１１３にマイグレートし、ギャップ１１３を埋める高濃度Ｃｏ領域１１４が形成される。このため、バリアメタル膜１０５の側壁近傍における保護膜１１５中のＣｏ濃度が、凹部１０３の中央部における保護膜１１５中のＣｏ濃度よりも高くなる。

なお、保護膜１１５を形成する過程で、キャップメタル膜１１１中のＣｏ等の一部がバリアメタル膜１０５の側壁と下層銅配線１０７との界面に拡散してもよい。

こうして保護膜１１５を形成した後、図３（ｂ）に示したように、層間絶縁膜１０１上に層間絶縁膜１１７を形成する。そして、層間絶縁膜１１７中にバリアメタル膜１１９およびＣｕ膜１２１からなる接続プラグを形成する。

その後、層間絶縁膜１１７上に層間絶縁膜１２３を形成し、図２（ａ）〜図３（ｂ）を参照して前述した手順に準じてバリアメタル膜１２５、上層配線１２７および保護膜１２９を形成し、層間絶縁膜１１７上に層間絶縁膜１３１を形成する。以上の手順により、図１に示した半導体装置１００が得られる。

なお、以上においては、保護膜１１５および保護膜１２９を別々の工程で形成する例を示したが、保護膜１１５および保護膜１２９を同一工程で形成することができる。

このとき、図２（ｄ）に示した工程の後、保護膜１１５を形成せずに、層間絶縁膜１０１上に層間絶縁膜１１７を形成し、上層配線１２７上のキャップメタル膜を形成する工程までを行う。その後、上記の条件でシリコン基板を加熱処理することにより、キャップメタル膜１１１をギャップ１１３にマイグレートさせるとともに、上層配線１２７上のキャップメタル膜を、バリアメタル膜１２５と当該キャップメタル膜との間のギャップにマイグレートさせて、これらのキャップメタル膜を広げることにより、保護膜１１５および保護膜１２９を形成する。

このようにすれば、保護膜の形成を、複数の配線層において共通の一度の工程で行うことができるため、複数の配線層のそれぞれについて保護膜を形成しようとする場合にも、製造工程をさらに簡素化することができる。

次に、本実施形態の作用効果を説明する。
本実施形態においては、下層銅配線１０７の上面が、凹部１０３の側壁を覆うバリアメタル膜１０５の上面、ここでは層間絶縁膜１０１の上面よりも基板側に後退したリセス構造を採用することにより、キャップメタル膜１１１をバリアメタル膜１０５の形成領域の内側に安定的に形成することができる。このため、キャップメタル膜１１１が、凹部１０３の上部からバリアメタル膜１０５の形成領域を越えて層間絶縁膜１０１上に大きく延出したり、キノコ状に大きく盛り上がったりしないようにできる。このため、キャップメタル膜１１１の形成不良による配線間リークやＴＤＤＢ不良を抑制し、半導体装置１００の信頼性を向上させることができる。

また、本実施形態においては、段差部１０９が形成された下層銅配線１０７上に、選択めっき法によりキャップメタル膜１１１を形成するため、バリアメタル膜１０５の側壁近傍にキャップメタル膜１１１が形成されずギャップ１１３が残ってしまう。そこで、キャップメタル膜１１１を形成した後、キャップメタル膜１１１の構成材料をギャップ１１３に移動させてキャップメタル膜１１１を広げることにより、下層銅配線１０７の上面全面に保護膜１１５を形成する。このようにすれば、単にキャップメタル膜１１１を形成しただけではギャップ１１３が残存してしまう場合にも、下層銅配線１０７の上面を保護膜１１５で確実に覆うことができるため、ギャップ１１３の近傍から銅のＥＭ（Electro-Migration）やＳＩＶ（Stress Induced Void）等が生じることを抑制できる。よって、本実施形態によれば、半導体装置１００の信頼性を向上させることができる。この作用効果は、バリアメタル膜１０５の側壁外周全体において、保護膜１１５がバリアメタル膜１０５の側壁に接して設けられた構成とすることにより、顕著に発揮される。

以上、本発明を実施形態に基づいて説明した。この実施形態は例示であり、種々の変形例が可能であること、またそうした変形例も本発明の範囲であることは当業者に理解されるところである。

たとえば、以上の実施形態においては、キャップメタル膜１１１を特定の条件で加熱処理することにより保護膜１１５を形成する例を示したが、保護膜１１５の形成方法は、これには限られず、キャップメタル膜１１１の構成材料をギャップ１１３にマイグレートさせてキャップメタル膜１１１を広げることができる処理であればよい。

（実施例）
本実施例では、ビアプラグおよび配線を有する半導体装置を作製し、配線抵抗および信頼性（ビアＥＭ寿命）を評価した。キャップメタル膜をＣｏＷＰ膜とし、これを無電解めっきにより形成した。図６（ａ）および図６（ｂ）は、本実施例で得られた半導体装置の構成を示す断面図である。

図６（ａ）は、キャップメタル膜形成後、保護膜１１５形成前の構成を示す図である。また、図６（ｂ）は、図６（ａ）に示した装置を３８０℃で２０時間加熱処理した後の構成を示す図である。図６（ａ）では、キャップメタル膜とバリアメタル膜との間にギャップが形成されているのに対し、図６（ｂ）では、ギャップが消失し、銅配線の上面全面が保護膜により覆われている。また、銅配線中にボイドは生じていない。
また、バリアメタル膜の側壁近傍においては、銅配線中央部よりも、保護膜中のＣｏ濃度が高かった。

図７は、図６（ｂ）に示した半導体装置の配線抵抗の評価結果を示す図である。図７は、３８０℃での保管時間と抵抗上昇率との関係を示す図である。図７より、３８０℃で保管することにより、連続的に抵抗上昇が生じている。

また、図８は、図６（ｂ）に示した半導体装置のＥＭ寿命の評価結果を示す図である。なお、ＥＭ寿命の評価温度は３００℃とした。図８より、３８０℃で２０時間保管することにより（図中黒三角（▲））、ＥＭ寿命が大きく改善されている。

（比較例）
本比較例では、実施例において、キャップメタル膜形成後の保護膜形成工程を行わずに、半導体装置を作製した。
図９（ａ）〜図９（ｃ）は、本比較例で得られた半導体装置の構成を示す断面図である。なお、図９（ｂ）および図９（ｃ）は、図９（ａ）の一部を拡大して示す図である。

また、図１０（ａ）および図１０（ｂ）は、図９（ａ）〜図９（ｃ）に示した半導体装置の一部を模式的に拡大して説明する斜視図である。
また、得られた半導体装置のＥＭ寿命の評価結果を、前述の図８中、白丸（○）で示した。

図９および図１０に示したように、得られた半導体装置においては、キャップメタル膜とバリアメタル膜２０５の側壁との間にギャップ２１３が残存している。そして、ギャップ２１３の近傍から銅配線２０７中のＣｕの拡散が進行することにより、銅配線２０７中に大きなボイド２４３（Ｖｏｉｄ）が形成されている。

また、本比較例における半導体装置の製造工程では、キャップメタル膜の形成後、最高到達温度３５０℃程度で合計４時間程度の加熱工程が行われたことから、この加熱工程では、実施例で得られた保護膜が形成されないことがわかる。

実施形態における半導体装置の構成を示す断面図である。 図１に示した半導体装置の製造工程を示す断面図である。 図１に示した半導体装置の製造工程を示す断面図である。 図１に示した半導体装置の製造工程を説明する斜視図である。 図１に示した半導体装置の製造工程を説明する断面図である。 実施例における半導体装置の構成を示す断面図である。 実施例における半導体装置の配線抵抗の評価結果を示す図である。 実施例における半導体装置のＥＭ寿命の評価結果を示す図である。 実施例における半導体装置の構成を示す図である。 実施例における半導体装置の構成を説明する斜視図である。

符号の説明

１００ 半導体装置
１０１ 層間絶縁膜
１０３ 凹部
１０５ バリアメタル膜
１０６ Ｃｕ膜
１０７ 下層銅配線
１０９ 段差部
１１１ キャップメタル膜
１１３ ギャップ
１１４ 高濃度Ｃｏ領域
１１５ 保護膜
１１７ 層間絶縁膜
１１９ バリアメタル膜
１２１ Ｃｕ膜
１２３ 層間絶縁膜
１２５ バリアメタル膜
１２７ 上層配線
１２９ 保護膜
１３１ 層間絶縁膜

Claims (8)

1. 半導体基板上に、絶縁膜を形成する工程と、
   前記絶縁膜を選択的に除去して凹部を形成する工程と、
   前記凹部が形成された前記絶縁膜上に、前記凹部の内壁を覆うバリアメタル膜を形成する工程と、
   前記バリアメタル膜が形成された前記絶縁膜上に、前記凹部を埋め込むように銅含有金属膜を形成する工程と、
   前記凹部の外部に形成された前記銅含有金属膜および前記バリアメタル膜を除去するとともに、前記銅含有金属膜の上面を、前記凹部の側壁の前記バリアメタル膜の上面より基板側に後退させる工程と、
   銅含有金属膜を後退させる前記工程の後、前記バリアメタル膜の側壁近傍において前記銅含有金属膜上に空隙部を残しつつ、前記銅含有金属膜上にキャップメタル膜を形成する工程と、
   前記キャップメタル膜の構成材料を前記空隙部にマイグレートさせて、前記キャップメタル膜を広げることにより、前記銅含有金属膜の上部の実質的に全面を覆う導電膜を形成する工程と、
   を含む、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   キャップメタル膜を形成する前記工程において、前記バリアメタル膜の側壁に沿って前記空隙部を形成する、半導体装置の製造方法。
3. 請求項２に記載の半導体装置の製造方法において、
   キャップメタル膜を形成する前記工程が、無電解めっき法により前記キャップメタル膜を形成する工程を含む、半導体装置の製造方法。
4. 請求項３に記載の半導体装置の製造方法において、
   前記キャップメタル膜が、構成元素としてＣｏまたはＮｉを含み、
   導電膜を形成する前記工程において、前記キャップメタル膜中のＣｏまたはＮｉを前記空隙部にマイグレートさせる、半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記バリアメタル膜の側壁近傍における前記導電膜中のＣｏ濃度またはＮｉ濃度が、前記凹部の中央部における前記導電膜中のＣｏ濃度またはＮｉ濃度よりも高い、半導体装置の製造方法。
6. 請求項４または５に記載の半導体装置の製造方法において、
   導電膜を形成する前記工程が、前記キャップメタル膜が形成された前記半導体基板を特定の条件で加熱処理することにより、前記キャップメタル膜の構成材料を前記空隙部にマイグレートさせて、前記キャップメタル膜を広げる工程を含む、半導体装置の製造方法。
7. 半導体基板の上部に形成され、所定の箇所に凹部が設けられた絶縁膜と、
   前記凹部の内壁を覆うバリアメタル膜と、
   前記バリアメタル膜に接して設けられるとともに前記凹部の内部に埋設された銅含有金属膜と、
   前記銅含有金属膜の上部に接して設けられるとともに前記銅含有金属の上部の実質的に全面に設けられ、構成元素としてＣｏまたはＮｉを含む導電膜と、
   を含み、
   前記銅含有金属膜の上面が、前記凹部の側壁の前記バリアメタル膜の上面より基板側に後退して設けられ、
   前記バリアメタル膜の側壁近傍における前記導電膜中のＣｏ濃度またはＮｉ濃度が、前記凹部の中央部における前記導電膜中のＣｏ濃度またはＮｉ濃度よりも高い、半導体装置。
8. 請求項７に記載の半導体装置において、
   前記バリアメタル膜の側壁外周全体において、前記導電膜が前記バリアメタル膜の側壁に接して設けられた、半導体装置。

Images