[go: up one dir, main page]

JP2009010052A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2009010052A
JP2009010052A JP2007168286A JP2007168286A JP2009010052A JP 2009010052 A JP2009010052 A JP 2009010052A JP 2007168286 A JP2007168286 A JP 2007168286A JP 2007168286 A JP2007168286 A JP 2007168286A JP 2009010052 A JP2009010052 A JP 2009010052A
Authority
JP
Japan
Prior art keywords
film
alloy
substrate
display device
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007168286A
Other languages
English (en)
Inventor
Yasushi Goto
裕史 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2007168286A priority Critical patent/JP2009010052A/ja
Priority to CNA2008100995921A priority patent/CN101335202A/zh
Priority to US12/131,444 priority patent/US20090011261A1/en
Priority to TW097122674A priority patent/TW200910459A/zh
Priority to KR1020080059932A priority patent/KR20080114573A/ko
Publication of JP2009010052A publication Critical patent/JP2009010052A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】Ａｌ合金膜と透明画素電極との接触電気抵抗を低減でき、耐熱性にも優れているため、Ａｌ合金膜を透明画素電極に直接接触させることができ、しかも、Ａｌ合金の電気抵抗率も一層低減され、生産性もより高められたダイレクトコンタクト技術を提供する。
【解決手段】基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置の製造方法である。Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、基板の温度を合金元素の析出温度以上に制御してＡｌ合金膜の形成を行う。
【選択図】なし

Description

本発明は、表示装置の製造方法に関し、詳細には、基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置の製造方法に関するものである。
Ａｌ合金は、電気抵抗率が低く、加工が容易であるなどの理由により、液晶表示装置、プラズマ表示装置、エレクトロルミネッセンス表示装置、フィールドエミッション表示装置などの薄型表示装置（ＦＰＤ）の分野で、配線膜、電極膜、反射電極膜の薄膜材料などに利用されている。
例えば、アクティブマトリクス型の液晶パネルは、スイッチング素子である薄膜トランジスタ（ＴＦＴ）、酸化物透明導電膜から構成される画素電極、および走査線や信号線を含む配線部を有するＴＦＴ基板を備えている。走査線や信号線を構成する配線材料には、一般に、純ＡｌやＡｌ−Ｎｄ合金の薄膜が用いられるが、これらの薄膜によって形成される各種電極部分を画素電極と直接接続すると、絶縁性の酸化アルミニウムなどが界面に形成されて接触電気抵抗が上昇するため、これまでは、上記Ａｌの配線材料と画素電極の間に、Ｍｏ，Ｃｒ，Ｔｉ，Ｗ等の高融点金属からなるバリアメタル層を設けて接触電気抵抗の低減化を図ってきた。
しかしながら、上記のようにバリアメタル層を介在させる方法は、製造工程が煩雑になって生産コストの上昇を招くなどの問題がある。
そこで、バリアメタル層の形成を省略でき、Ａｌ合金膜を透明画素電極に直接接触させることが可能な技術（以下、このような技術を総称して、ダイレクトコンタクト技術と呼ぶ場合がある。）が検討されている。ダイレクトコンタクト技術では、高い表示品位の表示装置が得られるように、電極材料であるＡｌ合金膜と透明画素電極との接触電気抵抗が低く、耐熱性に優れていることが要求される。
本出願人も、ダイレクトコンタクト技術として、特許文献１に記載の方法を提案している。特許文献１には、Ａｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｇｅ、Ｓｍ、およびＢｉよりなる群から選ばれる少なくとも一種の合金元素を０．１〜６原子％含むＡｌ合金膜の配線材料が開示されている。上記のＡｌ合金膜を用いれば、当該Ａｌ合金膜と透明画素電極との界面に導電性の合金元素含有析出物が形成され、酸化アルミニウム等の絶縁物質の生成が抑制されるため、接触電気抵抗を低減することができる。また、合金元素の添加量が上記範囲内であれば、Ａｌ合金自体の電気抵抗率も低く抑えられる。また、上記のＡｌ合金膜にＮｄ、Ｙ、Ｆｅ、Ｃｏの少なくとも一種の合金元素を更に添加すれば、ヒロック（コブ状の突起物）の生成が抑えられ、耐熱性が向上する。上記合金元素の析出物は、基板上にＡｌ合金膜をスパッタリング法などによって成膜した後、１５０〜４００℃（好ましくは２００〜３５０℃）で１５分〜１時間程度加熱（アニーリング）処理することによって得られる。
特許文献１の方法によれば、応答速度が速くて高度の表示品位を有し、消費電力の少ない表示装置が得られる。
特開２００４−２１４６０６号公報
近年、ユーザー側では、消費電力や応答速度などの更なる改善や生産性の向上に対する要求が強くなっている。前述した特許文献１に記載の方法は、ダイレクトコンタクト技術として非常に有用であるが、所望の効果を得るために、基板上にＡｌ合金膜を成膜した後、所定の熱処理（後の加熱処理）を別途行なわなければならず、プロセスの簡略化が求められている。更に、Ａｌ合金自体の電気抵抗率の更なる低減化も要請されている。
本明細書において、上記特許文献１のように、基板上にＡｌ合金膜を成膜した後に合金元素を含む析出物を得るために行なわれる熱処理を、「後加熱処理」と呼ぶ場合がある。
本発明は、上記事情に鑑みてなされたものであり、その目的は、Ａｌ合金膜と透明画素電極との接触電気抵抗を低減でき、耐熱性にも優れているため、Ａｌ合金膜を透明画素電極に直接接触させることができ、しかも、Ａｌ合金の電気抵抗率も一層低減され、生産性もより高められた新規なダイレクトコンタクト技術を提供することにある。
上記課題を解決することのできた本発明に係る表示装置の製造方法は、基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置の製造方法であって、前記Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、前記基板の温度を前記合金元素の析出温度以上に制御してＡｌ合金膜の形成を行うところに要旨が存在する。
好ましい実施形態において、前記合金元素はＮｉであり、前記基板の温度は２５０℃以上である。
本発明には、基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置であって、前記Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、前記酸化物透明導電膜と前記Ａｌ合金膜との接触電気抵抗の分散を当該表示装置から得られた１００個の試料に基づいてガウス分布で近似したとき、その分散係数σが０．５以下である表示装置も包含される。
好ましい実施形態において、前記Ａｌ合金膜は、薄膜トランジスタの走査線の構成部材である。
好ましい実施形態において、前記Ａｌ合金膜は、薄膜トランジスタのドレイン電極の構成部材である。
本発明の製造方法によれば、前述した特許文献１のように、基板にＡｌ合金膜を成膜した後、所定の加熱処理（本発明の作用を発揮させるのに有用な、上記合金元素の析出物を得るための後加熱処理）を行う必要がなく、当該「後加熱処理」のための独立したプロセスを省略できる。
また、本発明によれば、バリアメタル層を介在させずに、Ａｌ合金膜を酸化物透明導電膜からなる透明画素電極と直接接触させることができ、Ａｌ合金膜と透明画素電極との接触電気抵抗が低く、耐熱性も高められ、Ａｌ合金の電気抵抗率も低減された表示装置を提供することができる。更に、本発明によれば、当該表示装置から得られる試料間の接触電気抵抗のバラツキも顕著に抑えられる。
従って、本発明の製造方法は、生産性に優れ、表示電位の一層高い表示装置を提供し得るダイレクトコンタクト技術として、極めて有用である。
本発明者は、前述した特許文献１に記載のダイレクトコンタクト技術について、特に、生産性の更なる向上と電気抵抗率の一層の低減化を目指して検討を重ねてきた。具体的には、特許文献１に記載の方法において、合金元素の析出物（以下では、単に「析出物」と呼ぶ場合がある。）を得るための「後加熱処理」を省略でき、Ａｌ合金の電気抵抗率を一層低減し得るダイレクトコンタクト技術を提供するため、検討をしてきた。
その結果、（ア）上記特許文献１のように、基板上にＡｌ合金膜を成膜した後、加熱処理をするのではなく、基板の温度を合金元素の析出温度以上に制御してからＡｌ合金膜を成膜すれば、成膜後の「後加熱処理」を省略でき、生産性が高められること、（イ）しかも、本発明によれば、前述した特許文献１の方法に比べ、Ａｌに添加される合金元素の量を低く制御している（上限０．５原子％）ため、Ａｌ合金の電気抵抗率が一層低減され、消費電力の削減効果や応答速度の向上効果が促進されること、（ウ）このようなＡｌ合金膜形成工程を含む表示装置の製造方法を用いれば、当該表示装置の接触電気抵抗のバラツキを充分低く抑えられること、を見出し、本発明を完成した。
ここで、Ａｌ合金膜に添加される合金元素の添加量と、Ａｌ合金の電気抵抗率および接触電気抵抗のバラツキとの関係について、もう少し詳しく説明する。
一般に、ＡｌにＮｉなどの合金元素を添加すると、合金元素量の増加につれてＡｌ合金の電気抵抗率も上昇する傾向が認められる。電気抵抗率の上昇は、消費電力の増大や信号遅延（応答速度の遅れ）をもたらす。従って、前述した特許文献１の場合（合金元素の添加量の上限６原子％）に比べ、本発明のように合金元素の添加量の上限を０．５原子％と低く設定すれば、Ａｌ合金の電気抵抗率も低減することは、ある程度予想され得る。
しかしながら、本発明者の検討によれば、合金元素の添加量の上限を０．５原子％と、著しく低く制御すると、Ａｌ合金の電気抵抗率は低減する一方、当該Ａｌ合金膜を有する表示装置から得られた試料間の接触電気抵抗のバラツキが大きくなることが判明した（後記する実施例を参照）。これは、特許文献１を含め、従来では、認識されていなかった課題である。
本発明によれば、「Ａｌ合金の電気抵抗率の更なる低減化と後加熱処理などのプロセスの省略」という従来の解決課題を解消できるだけでなく、これまで認識されていなかった課題、すなわち、合金元素の添加量を著しく低く抑えたことによる新たな課題（接触電気抵抗のバラツキの抑制）も解決できる点で、極めて有用である。
以下、本発明の製造方法について、詳細に説明する。
本発明の製造方法は、基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置の製造方法であって、前記Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、前記基板の温度を前記合金元素の析出温度以上に制御してＡｌ合金膜の形成を行うものである。
以下では、上記のＡｌ合金膜を、単に、「Ａｌ合金膜」と略記する場合がある。
本発明の特徴部分は、前述したように、基板上にＡｌ合金膜を成膜するに当たり、基板の温度を合金元素の析出温度以上に高めたところにある。このように基板温度を予め、所定温度以上に高めてからＡｌ合金膜を形成すれば、前述した特許文献１に記載されている成膜後の「後加熱処理」を省略しても、特許文献１と同様の析出物が得られる。従って、本発明法によれば、前述した特許文献１に比べて生産性が高められるほか、合金元素量の低減によるＡｌ合金の電気抵抗率の低減、更には、接触電気抵抗のバラツキも著しく抑えられる。
本明細書において、「合金元素の析出温度」とは、Ａｌ合金膜の電気抵抗率を熱履歴を加えたあとに計測したとき、電気抵抗率が急激に低下する温度範囲を意味する。具体的には、本発明で規定する合金元素（Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ）を含むＡｌ合金膜を１００〜３００℃の温度範囲で３０分間加熱した後、配線幅１００μｍ、配線長１０００μｍのパターンを用いて４端子法でシート抵抗を測定し、電気抵抗率に換算したとき、電気抵抗率が急激に低下する温度範囲を、「合金元素の析出温度」とする。
合金元素の析出温度は、母材のＡｌに対して添加する元素の種類ごとに一定の値を示す。合金元素の添加量が増加すると、析出温度は一定であるが、析出後の電気抵抗率は添加量の少ないものに比べて高い。
表１に、０．５原子％の合金元素（Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ）を含むＡｌ合金膜を用いたときの合金元素の析出温度を示す。また、実施例に用いたＡｌ合金膜（合金元素の添加量＝２．０原子％、０．３原子％、０．２原子％、０．１原子％）における合金元素の析出温度は、以下のとおりである。
本発明において、０．５原子％の合金元素を含むＡｌ合金膜を用いる場合、基板の温度を、表１に示す合金元素の析出温度（少なくとも、表１に示す析出温度の範囲の下限以上の温度）以上に制御してからＡｌ合金膜を成膜する。プロセスや装置管理の容易さ、ヒロック生成回避などの観点からすれば、基板温度はできるだけ低温であることが好ましい。なお、基板温度の上限は、主に、表示装置の製造工程における熱処理温度との関係で定められ、当該熱処理温度の上限を、おおむね、基板温度の上限とすれば良い。
具体的には、合金元素としてＮｉを用いた場合の好ましい基板温度は、おおむね、２５０℃以上３００℃以下である。Ａｇを用いた場合の好ましい基板温度は、おおむね、２００℃以上２５０℃以下である。Ｃｕを用いた場合の好ましい基板温度は、おおむね、２００℃以上２５０℃以下である。Ｚｎを用いた場合の好ましい基板温度は、おおむね、２５０℃以上３００℃以下である。
本発明では、基板全体の温度が上記範囲になるように制御されていれば良い。従って、基板温度を２００℃に制御したい場合には、基板全体の温度が２００℃以上になるよう、成膜工程の間２００℃で保持すればよい。
本発明に係るＡｌ合金膜の成膜方法は、上記のように基板温度を制御したところに最大の特徴があり、上記以外の成膜工程は特に限定されず、通常、用いられる手段を採用することができる。
Ａｌ合金膜の成膜方法としては、代表的には、スパッタリングターゲットを用いたスパッタリング法が挙げられる。スパッタリング法とは、基板と、形成しようとする薄膜と同種の材料から構成されるスパッタリングターゲット（ターゲット材）との間でプラズマ放電を形成し、プラズマ放電によってイオン化した気体をターゲット材に衝突させることによってターゲット材の原子をたたき出し、基板上に積層させて薄膜を作製する方法である。スパッタリング法は、真空蒸着法やアークイオンプレーティング（ＡＩＰ：Ａｒｃ Ｉｏｎ Ｐｌａｔｉｎｇ）法と異なり、ターゲット材と同じ組成の薄膜を形成できるというメリットを有している。特に、スパッタリング法で成膜されたＡｌ合金膜は、平衡状態で固溶し得ないＮｄなどの合金元素を固溶でき、薄膜として優れた性能を発揮するなどの利点を有している。ただし、本発明は上記に限定する主旨ではなく、Ａｌ合金膜の成膜方法に通常用いられる方法を適宜採用することができる。
本発明に用いられるＡｌ合金膜は、合金元素として、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種を０．５原子％以下含有している。これらの元素は、特に、Ａｌ合金膜と透明画素電極との接触電気抵抗を低減するのに有用である。これらは単独で添加しても良いし、２種以上を併用してもよい。
このうち、Ｎｉは、接触電気抵抗低減作用に極めて優れているため、本発明に用いられるＡｌ合金膜は、少なくともＮｉを合金元素として含んでいることが好ましい。
合金元素による上記作用を有効に発揮させるためには、合金元素のうち、コンタクト性に影響を与えるＮｉ、Ａｇ、Ｃｕ、Ｚｎの含有量を合計で、０．１原子％以上とすることが好ましく、０．２原子％以上とすることがより好ましい。ただし、合金元素の含有量が多くなると、Ａｌ合金の電気抵抗率が増加するため、本発明では、上限を０．５原子％とした。Ａｌ合金の電気抵抗率低減という観点からすれば、合金元素の含有量は少ない方が良い。合金元素の好ましい含有量は、接触電気抵抗の低減とＡｌ合金の電気抵抗率の低減とのバランスによって適宜適切に定めることができる。
本発明に用いられるＡｌ合金膜は、前述した合金元素（Ａｇ、Ｚｎ、Ｃｕ、およびＮｉの少なくとも一種）のほか、特許文献１に記載の耐熱性向上元素（Ｎｄ、Ｙ、Ｆｅ、Ｃｏの少なくとも一種）を含有してもよい。また、上記以外の耐熱性向上元素（例えば、Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗの少なくとも一種、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｇｄ，Ｔｂ，Ｄｙの少なくとも一種）を添加してもよい。あるいは、Ｓｒ、Ｓｍ、Ｇｅ、Ｂｉの少なくとも一種を添加してもよい。これらの合金元素を更に添加しても、本発明の作用効果が得られることを、別途実験を行なって確認をしている。
本発明に用いられるＡｌ合金膜は、ソース−ドレイン電極やゲート電極の配線材料や反射膜の材料などとして適用することができる。
本発明には、上記のＡｌ合金膜と酸化物透明導電膜とが直接接触する構造を備えた表示装置も包含される。本発明の表示装置は、酸化物透明導電膜とＡｌ合金膜との接触電気抵抗の分散（σ）を上記の表示装置から得られた１００個の試料に基づいて、下記の式ｆ（ｘ）で表されるガウス分布で近似したとき、その分散係数σが０．５以下を満足している。すなわち、本発明によれば、試料間の分散のバラツキが著しく少ない表示装置が得られる。
以下、図面を参照しながら、本発明に係るＴＦＴ基板の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板またはポリシリコンＴＦＴ基板を備えた液晶表示装置を代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。本発明に用いられるＡｌ合金膜は、例えば、反射型液晶表示装置等の反射電極、外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極にも同様に適用できることを実験により確認している。
（実施形態１）
図３を参照しながら、アモルファスシリコンＴＦＴ基板の実施形態を説明する。
図３は、本発明に係るボトムゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。参考のため、図２に、従来の代表的なアモルファスシリコンＴＦＴ基板の概略断面説明図を添付する。
図２に示すように、従来のＴＦＴ基板では、走査線２５の上、ゲート電極２６の上、ソースードレイン配線３４の上または下に、それぞれ、バリアメタル層５１、５２、５３、５４が形成されているのに対し、本実施形態のＴＦＴ基板では、バリアメタル層５１、５２、５４を省略することができる。すなわち、本実施形態によれば、従来のようにバリアメタル層を介在させることなく、ＴＦＴのソース−ドレイン電極２９に用いられる配線材料を透明画素電極５と直接接続することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる。
次に、図４から図１１を参照しながら、図３に示す本発明に係るアモルファスシリコンＴＦＴ基板の製造方法の一例を説明する。ここでは、ソース−ドレイン電極およびその配線に用いられる代表的な材料として、Ａｌ−０．５原子％Ｎｉ−０．３５原子％Ｌａ合金を使用し、ゲート電極およびその配線に用いられる代表的な材料として、Ａｌ−０．５原子％Ｎｉ−０．３５原子％Ｌａ合金を使用しているが、これに限定する趣旨ではない。薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンＴＦＴである。図４から図１１には、図３と同じ参照符号を付している。
まず、ガラス基板（透明基板）１ａに、スパッタリング法を用いて、厚さ２００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．３５原子％Ｌａ合金膜を成膜する。スパッタリングの成膜温度は、２５０℃とした。この膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する（図４を参照）。このとき、後記する図５において、ゲート絶縁膜２７のカバレッジが良くなる様に、上記積層薄膜の周縁を約３０°〜４０°のテーパー状にエッチングしておくのがよい。
次いで、図５に示すように、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）でゲート絶縁膜２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とした。続いて、例えばプラズマＣＶＤ法などの方法を用いて、ゲート絶縁膜２７の上に、厚さ５０ｎｍ程度の水素化アモルファスシリコン膜（αＳｉ−Ｈ）５５および厚さ３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を成膜する。
続いて、ゲート電極２６をマスクとする裏面露光により、図６に示すように窒化シリコン膜（ＳｉＮｘ）をパターニングし、チャネル保護膜を形成する。更にその上に、リン（Ｐ）をドーピングした厚さ５０ｎｍ程度のｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）５６を成膜した後、図７に示すように、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５およびｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）５６をパターニングする。
次に、その上に、スパッタリング法を用いて、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ３００ｎｍ程度のＡｌ−０．５原子％Ｎｉ−０．３５原子％Ｌａ合金膜２８，２９とを順次積層する。スパッタリングの成膜温度は、２５０℃とした。次いで、図８に示す様にパターニングすることにより、信号線と一体のソース電極２８と、画素電極５に直接接続されるドレイン電極２９とが形成される。更に、ソース電極２８およびドレイン電極２９をマスクとして、チャネル保護膜（ＳｉＮｘ）上のｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）５６をドライエッチングして除去する。
次に、図９に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ３００ｎｍ程度の窒化シリコン膜３０を成膜し、保護膜を形成する。このときの成膜温度は、例えば２５０℃程度で行なわれる。次いで、窒化シリコン膜３０上にフォトレジスト層３１を形成した後、窒化シリコン膜３０をパターニングし、例えばドライエッチング等によって窒化シリコン膜３０にコンタクトホール３２を形成する。同時に、パネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホール（不図示）を形成する。
次に、例えば酸素プラズマによるアッシング工程を経た後、図１０に示すように、例えばアミン系等の剥離液を用いてフォトレジスト層３１を剥離する。最後に、例えば保管時間（８時間程度）の範囲内で、図１１に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって透明画素電極５を形成する。同時に、パネル端部のゲート電極のＴＡＢとの接続部分に、ＴＡＢとのボンディングのためＩＴＯ膜をパターニングすると、ＴＦＴアレイ基板１が完成する。
このようにして作製されたＴＦＴ基板は、ドレイン電極２９と透明画素電極５とが直接コンタクトされており、またゲート電極２６とＴＡＢ接続用のＩＴＯ膜も直接コンタクトされている。
上記では、透明画素電極５として、ＩＴＯ（酸化インジウムスズ）膜を用いたが、酸化インジウム、酸化亜鉛、酸化スズ、酸化チタンの少なくとも一種を含む複合酸化物を用いても良い。例えば、ＩＺＯ膜（ＩｎＯｘ−ＺｎＯｘ系酸化物透明導電膜）を用いることもできる。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい（後記する実施形態２を参照）。
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、図２１に示す液晶表示装置を完成させる。
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
一方、対向基板２は、ガラス基板上に、例えばクロム（Ｃｒ）をマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面とを夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０を貼り付けて液晶表示装置を完成させる。
次に、図２１に示したように、液晶表示装置を駆動するドライバ回路１３を液晶表示装置に電気的に接続し、液晶表示装置の側部あるいは裏面部に配置する。そして、液晶表示装置の表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶表示装置を保持し、液晶表示装置を完成させる。
（実施形態２）
図１２を参照しながら、ポリシリコンＴＦＴ基板の実施形態を詳細に説明する。
図１２は、本発明に係るトップゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。
本実施形態は、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いた点、ボトムゲート型ではなくトップゲート型のＴＦＴ基板を用いた点、及びソース−ドレイン電極およびゲート電極の配線材料としてではなくソース−ドレイン電極の配線材料として、本発明の要件を満足するＡｌ−０．２原子％Ａｇ−０．３５原子％Ｌａ合金を用いた点において、前述した実施形態１と、主に相違している。詳細には、図１２に示す本実施形態のポリシリコンＴＦＴ基板では、活性半導体膜は、リンがドープされていないポリシリコン膜（ｐｏｌｙ−Ｓｉ）とリンもしくはヒ素（Ａｓ）がイオン注入されたポリシリコン膜（ｎ＋ｐｏｌｙ−Ｓｉ）とから形成されている点で、前述した図３に示すアモルファスシリコンＴＦＴ基板と相違する。また、信号線は、層間絶縁膜（ＳｉＯｘ）を介して走査線と交差するように形成されている。
本実施形態によれば、従来のようにバリアメタル層を介在させることなく、ＴＦＴのドレイン電極２９に用いられる材料を透明画素電極５と直接接続することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを実験によって確認している。
本実施形態において、上記の合金を走査線の材料に適用すれば、バリアメタル層５１、５２を省略することができる。これらにおいても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できることを確認している。
次に、図１３から図１９を参照しながら、図１２に示す本発明に係るポリシリコンＴＦＴ基板の製造方法の一例を説明する。ここでは、ソース−ドレイン電極ならびにその配線材料として、Ａｌ−０．２原子％Ａｇ−０．３５原子％Ｌａ合金を使用している。薄膜トランジスタは、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）を半導体層として用いたポリシリコンＴＦＴである。図１３から図１９には、図１２と同じ参照符号を付している。
まず、ガラス基板１ａ上に、例えばプラズマＣＶＤ法などにより、基板温度約３００℃程度で、厚さ５０ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）、厚さ１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）、および厚さ約５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）を成膜する。次に、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）をポリシリコン化するため、熱処理（約４７０℃で１時間程度）およびレーザーアニールを行う。脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、エネルギー約２３０ｍＪ／ｃｍ2程度のレーザーを水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）に照射することにより、厚さが約０．３μｍ程度のポリシリコン膜（ｐｏｌｙ−Ｓｉ）を得る（図１３）。
次いで、図１４に示すように、プラズマエッチング等によってポリシリコン膜（ｐｏｌｙ−Ｓｉ）をパターニングする。次に、図１５に示すように、厚さが約１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を成膜し、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７の上に、スパッタリング等によって、厚さ約２００ｎｍ程度のＡｌ−０．２原子％Ａｇ−０．３５原子％Ｌａ合金膜を成膜した後、ウェットエッチング等の方法でパターニングする。これにより、走査線となるゲート電極２６が形成される。
続いて、図１６に示すように、フォトレジスト３１でマスクを形成し、例えばイオン注入装置などにより、例えばリンを５０ｋｅＶ程度で１×１０15個／ｃｍ2程度ドーピングし、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）の一部にｎ＋型ポリシリコン膜（ｎ＋ｐｏｌｙ−Ｓｉ）を形成する。次に、フォトレジスト３１を剥離し、例えば５００℃程度で熱処理することによってリンを拡散させる。
次いで、図１７に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ５００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を基板温度約２５０℃程度で成膜し、層間絶縁膜を
形成した後、同様にフォトレジストによってパターニングしたマスクを用いて層間絶縁膜（ＳｉＯｘ）とゲート絶縁膜２７の酸化シリコン膜をドライエッチングし、コンタクトホールを形成する。スパッタリングにより、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ４５０ｎｍ程度のＡｌ−０．２原子％Ａｇ−０．３５原子％Ｌａ合金膜を成膜した後、パターニングすることによって、信号線に一体のソース電極２８およびドレイン電極２９を形成する。その結果、ソース電極２８とドレイン電極２９は、Ｍｏ膜５３を介して各々コンタクトホールを介してｎ＋型ポリシリコン膜（ｎ＋ｐｏｌｙ−Ｓｉ）にコンタクトされる。
次いで、図１８に示すように、プラズマＣＶＤ装置などにより、厚さ３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を基板温度２５０℃程度で成膜し、層間絶縁膜を形成する。層間絶縁膜の上にフォトレジスト層３１を形成した後、窒化シリコン膜（ＳｉＮｘ）をパターニングし、例えばドライエッチングによって窒化シリコン膜（ＳｉＮｘ）にコンタクトホール３２を形成する。
次に、図１９に示すように、例えば酸素プラズマによるアッシング工程を経た後、前述した実施形態１と同様にしてアミン系の剥離液などを用いてフォトレジストを剥離してから、ＩＴＯ膜を成膜し、ウエットエッチングによるパターニングを行って画素電極５を形成する。
このようにして作製されたポリシリコンＴＦＴ基板では、ドレイン電極２９はＩＴＯ透明画素電極５に直接コンタクトされている。ドレイン電極２９を構成するＡｌ−０．２原子％Ａｇ−０．３５原子％Ｌａ合金膜と画素電極５との界面にはＡｇ析出物が生成すると同時に、Ａｌの再結晶が促進され、Ａｌ合金の電気抵抗率も大幅に低減されるようになる。
次に、トランジスタの特性を安定させるため、例えば２５０℃程度で１時間程度熱処理すると、ポリシリコンＴＦＴアレイ基板が完成する。
第２の実施形態に係るＴＦＴ基板、および該ＴＦＴ基板を備えた液晶表示装置によれば、前述した第１の実施形態に係るＴＦＴ基板と同様の効果が得られる。また、第２の実施形態におけるＡｌ合金は、反射型液晶表示装置の反射電極として用いることもできる。
このようにして得られるＴＦＴアレイ基板を用い、前述した実施形態１のＴＦＴ基板と同様にして液晶表示装置を完成させる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は下記実施例によって何ら制限されず、前、後記の趣旨に適合し得る範囲で適宜変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
（実施例１）
［Ｉ］試験用試料の作製
ＩＴＯ膜とＡｌ合金膜との間の接触電気抵抗を調べるため、本発明の試験用試料（本発明試料）として、図１に示すケルビンパターンを作製した。ケルビンパターンの作製方法は、下記（１）〜（５）に示すとおりである。実施例１では、０．５原子％のＮｉを含むＡｌ−０．５原子％Ｎｉ合金膜を用いた。また、Ａｌ合金膜の合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた（後記する実施例２も同じ）。
（１）まず、無アルカリガラス（コーニング社製＃１７３７）を基板として用い、上記基板を２５０℃（表１に示すＮｉの析出温度以上）に加熱した後、スパッタリング法によって厚さ３００ｎｍのＡｌ−０．５原子％Ｎｉ合金膜を形成した。スパッタ条件は、以下のとおりである。
スパッタガス：Ａｒ、スパッタ圧力：３ｍＴｏｒｒ
（２）次に、フォトリソグラフィー法によるパターニングを行なった後、ＣＶＤ法によって厚さ３００ｎｍの絶縁膜（ＳｉＮ）を成膜した。
（３）次いで、フォトリソグラフィー法によって８０μｍ角のコンタクトホールをパターニングした後、以下の条件で反応性プラズマによるドライエッチング（ＲＩＥ）を行ない、コンタクトホールを形成した。このエッチング処理により、最表層から約１０ｎｍ厚さのＡｌ合金膜が除去された。
エッチングガス：アルゴン／酸素／六フッ化硫黄混合ガス
エッチング時間：６０秒
絶縁膜とＡｌ合金膜の両方をエッチングするため、絶縁膜のエッチング時間に追加
して、時間換算で１００％のオーバーエッチングを行なった。
（４）その後、酸素プラズマによるアッシング工程を経た後、アミン系の剥離液（東京応化社製「剥離液１０６」）を用いて１００℃で５分間洗浄し、フォトレジストを剥離した。これにより、Ａｌ合金膜の表層に形成されたフッ化物や酸化物、カーボンなどの汚染物質（厚さ約数ｍｍ程度）が除去された。
（５）次いで、厚さ２００ｎｍ程度のＩＴＯ膜（酸化インジウムに１０質量％の酸化スズを加えた酸化インジウムスズ）をスパッタリング法によって成膜した後、フォトリソグラフィー法によってパターニングを行い、本発明試料を得た。
［ＩＩ］参照試料の作製
比較のため、特許文献１と同様、Ａｌ合金膜の成膜後に後加熱処理を行った参照試料を作製した。
具体的には、前述した本発明試料の作製法の工程（１）において、基板温度を室温とし、厚さ３００ｎｍのＡｌ−０．５原子％Ｎｉ合金膜をスパッタリング法によって形成した後に、１５０℃の温度で１５〜６０分間加熱処理をしたこと以外は、本発明試料の作製法と同様にして参照試料を作製した。
［ＩＩＩ］接触電気抵抗の測定
図１に示すケルビンパターン（コンタクトホールサイズ：８０μｍ角）を用い、マニュアルプローバと半導体パラメータアナライザー「ＨＰ４１５６Ａ」（ヒューレットパッカード社製）を用いて、Ａｌ合金膜とＩＴＯ膜との間の接触電気抵抗を４端子法で測定した。４端子法では、ＩＴＯ−Ａｌ合金に電流を流し、別の端子でＩＴＯ−Ａｌ合金間の電圧降下を測定した。具体的には、図１のＩ1−Ｉ2間に電流Ｉを流し、Ｖ1−Ｖ2間の電圧Ｖをモニターすることにより、コンタクト部Ｃの接触電気抵抗Ｒを［Ｒ＝（Ｖ1−Ｖ2）／Ｉ2］として求めた。
［ＩＶ］接触電気抵抗の分散係数σおよび平均値の測定
上記の方法によって本発明試料および参照試料を１００個ずつ作製し、前述した方法に基づいて接触電気抵抗を測定した。次いで、前述した（１）式に基づき、本発明試料１００個および参照試料１００個の接触電気抵抗の分散係数σを算出した。
図２０に、上記試料のそれぞれのガウス分布（正規分布）曲線を示す。
図２０に示すように、本発明法で作製した本発明試料の接触電気抵抗の分散係数σは０．２５と小さく、従来法で作製した参照試料（接触電気抵抗の分散係数０．５）に比べて、バラツキの程度が少なく、安定した接触電気抵抗が得られることが分かった。また、本発明試料の接触電気抵抗の平均値は１５０Ω・ｃｍと、参照試料（接触電気抵抗の平均値２５０Ω・ｃｍ）に比べて低く抑えられた。
従って、本発明の方法を用いれば、従来に比べ、接触電気抵抗が低く、バラツキが抑えられた表示装置が得られることが確認された。
（実施例２）
本実施例では、表２に示す様々な組成のＡｌ合金を用い、酸化物透明導電膜がＩＴＯの場合について、実施例１と同様にして本発明試料および参照試料を１００個ずつ作製し、接触電気抵抗の分散係数σを算出した。これらの結果を表２に併記する。表２において、本発明試料の接触電気抵抗の平均値は、参照試料の接触電気抵抗の平均値を１としたときの相対値で示している。表２には、前述した実施例１（Ｎｉ＝０．５原子％）の結果も併記した。
まず、Ｎｉについて考察する。
表２に示すように、本発明試料（合金元素の添加量≦０．５原子％）を用いれば、従来法で作製した参照試料に比べ、接触電気抵抗の平均値が小さくなり、且つ、接触電気抵抗のバラツキも小さく（詳細には、分散係数σ≦０．５）抑えることができる。
例えば、Ｎｉ量＝０．３原子％の場合、本発明試料の接触電気抵抗の分散係数σは０．２５であり、参照試料（接触電気抵抗の分散係数σ＝０．６）に比べて、小さくなった。また、本発明試料の接触電気抵抗の平均値は０．５以下に抑えられた。
上記と同様の傾向は、Ｎｉ量＝０．２原子％、０．１原子％のいずれの場合にも認められた。
なお、表２では、参考のため、Ｎｉ量＝２原子％と、本発明で規定する合金元素量の上限（０．５原子％）を超えるＡｌ合金膜を用いた結果も併記している。これは、本発明の課題（接触電気抵抗のバラツキ抑制）は、合金元素量を本発明のように著しく低減した場合に特に顕著に見られることを実証するために行なったものである。
すなわち、Ｎｉ量が２原子％の場合、本発明試料および参照試料のいずれを用いても、接触電気抵抗のバラツキが小さく抑えられた（本発明試料のσ＝０．１０、参照試料のσ＝０．１２）が、本発明のようにＡｌ合金の電気抵抗率低減化を優先適用してＮｉ量の上限を０．５原子％と低く抑えると、合金元素量の減少につれて接触電気抵抗のバラツキもほぼ増加する傾向を示すことが確認された。
Ｎｉと同様の傾向は、他の合金元素（Ａｇ、Ｃｕ、Ｚｎ）を用いたときにも見られた。
更に、酸化物透明導電膜として前述したＩＴＯの代わりにＩＺＯを用いたこと以外は、上記と同様にして実験を行なった。その結果を表３に示す。
表３に示すように、ＩＺＯを用いたときも、上記と同様の傾向を示す実験結果が得られた。
図１は、Ａｌ合金膜と酸化物透明導電膜（ＩＴＯ膜）との間の接続電気抵抗率の測定に用いたケルビンパターン（ＴＥＧパターン）を示す図である。 図２は、従来の代表的なアモルファスシリコンＴＦＴ基板の構成を示す概略断面説明図である。 図３は、本発明の第１の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。 図４は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図５は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図６は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図７は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図８は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図９は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１０は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１１は、図３に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１２は、本発明の第２の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。 図１３は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１４は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１５は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１６は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１７は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１８は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１９は、図１２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図２０は、実施例１において、Ａｌ−０．５原子％Ｎｉ合金を用いて製造した本発明試料と参考試料の接触電気抵抗のガウス分布（正規分布）曲線である。 図２１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶表示装置の構成を示す概略断面拡大説明図である。
符号の説明
１ ＴＦＴ基板
２ 対向基板
３ 液晶層
４ 薄膜トランジスタ（ＴＦＴ）
５ 透明画素電極
６ 配線部
７ 共通電極
８ カラーフィルタ
９ 遮光膜
１０ａ、１０ｂ 偏光板
１１ 配向膜
１２ ＴＡＢテープ
１３ ドライバ回路
１４ 制御回路
１５ スペーサー
１６ シール材
１７ 保護膜
１８ 拡散板
１９ プリズムシート
２０ 導光板
２１ 反射板
２２ バックライト
２３ 保持フレーム
２４ プリント基板
２５ 走査線
２６ ゲート電極
２７ ゲート絶縁膜
２８ ソース電極
２９ ドレイン電極
３０ 保護膜（シリコン窒化膜）
３１ フォトレジスト
３２ コンタクトホール
３３ アモルファスシリコンチャネル膜（活性半導体膜）
３４ 信号線（ソース−ドレイン電極配線）
５１、５２、５３ バリアメタル層
５５ ノンドーピング水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）
５６ ｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）
１００ 液晶表示装置

Claims (5)

  1. 基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置の製造方法であって、
    前記Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、
    前記基板の温度を前記合金元素の析出温度以上に制御してＡｌ合金膜の形成を行うことを特徴とする表示装置の製造方法。
  2. 前記合金元素はＮｉであり、前記基板の温度を２５０℃以上に制御するものである請求項１に記載の製造方法。
  3. 基板上にて、酸化物透明導電膜とＡｌ合金膜が直接接触する構造を備えた表示装置であって、
    前記Ａｌ合金膜は、Ａｇ、Ｚｎ、Ｃｕ、およびＮｉよりなる群から選択される少なくとも一種の合金元素を０．５原子％以下含有し、
    前記酸化物透明導電膜と前記Ａｌ合金膜との接触電気抵抗の分散を当該表示装置から得られた１００個の試料に基づいてガウス分布で近似したとき、その分散係数σが０．５以下であることを特徴とする表示装置。
  4. 前記Ａｌ合金膜が、薄膜トランジスタの走査線の構成部材である請求項３に記載の表示装置。
  5. 前記Ａｌ合金膜が、薄膜トランジスタのドレイン電極の構成部材である請求項３に記載の表示装置。
JP2007168286A 2007-06-26 2007-06-26 表示装置の製造方法 Pending JP2009010052A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007168286A JP2009010052A (ja) 2007-06-26 2007-06-26 表示装置の製造方法
CNA2008100995921A CN101335202A (zh) 2007-06-26 2008-05-15 显示装置的制造方法
US12/131,444 US20090011261A1 (en) 2007-06-26 2008-06-02 Method for manufacturing display apparatus
TW097122674A TW200910459A (en) 2007-06-26 2008-06-18 Method for manufacturing display apparatus
KR1020080059932A KR20080114573A (ko) 2007-06-26 2008-06-25 표시 장치 및 표시 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007168286A JP2009010052A (ja) 2007-06-26 2007-06-26 表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009010052A true JP2009010052A (ja) 2009-01-15

Family

ID=40197690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007168286A Pending JP2009010052A (ja) 2007-06-26 2007-06-26 表示装置の製造方法

Country Status (5)

Country Link
US (1) US20090011261A1 (ja)
JP (1) JP2009010052A (ja)
KR (1) KR20080114573A (ja)
CN (1) CN101335202A (ja)
TW (1) TW200910459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408445B1 (ko) * 2009-07-27 2014-06-17 가부시키가이샤 고베 세이코쇼 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
US9153600B2 (en) 2012-02-16 2015-10-06 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
US20100328247A1 (en) * 2008-02-22 2010-12-30 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Touch panel sensor
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
KR101124831B1 (ko) * 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8422207B2 (en) * 2008-04-23 2013-04-16 Kobe Steel, Ltd. Al alloy film for display device, display device, and sputtering target
JP5584436B2 (ja) * 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
KR20100006678A (ko) * 2008-07-10 2010-01-21 삼성전자주식회사 박막의 미세 패터닝 방법 및 이를 이용한 표시 기판의 제조방법
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR101156428B1 (ko) * 2009-06-01 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 소자
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
CN105449119B (zh) * 2009-09-04 2018-03-23 株式会社半导体能源研究所 发光装置及其制造方法
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
KR101486363B1 (ko) * 2012-08-22 2015-01-26 엘지디스플레이 주식회사 유기전계발광표시장치
CN103400822A (zh) * 2013-08-01 2013-11-20 京东方科技集团股份有限公司 阵列基板及显示装置
WO2015118947A1 (ja) * 2014-02-07 2015-08-13 株式会社神戸製鋼所 フラットパネルディスプレイ用配線膜
JP6041219B2 (ja) * 2014-08-27 2016-12-07 日立金属株式会社 スパッタリングターゲット
CN106876476B (zh) * 2017-02-16 2020-04-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
JP2019053105A (ja) * 2017-09-13 2019-04-04 シャープ株式会社 表示パネル用基板の製造方法
JP7053290B2 (ja) * 2018-02-05 2022-04-12 株式会社神戸製鋼所 有機ｅｌディスプレイ用の反射アノード電極

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215631A (ja) * 1988-07-01 1990-01-19 Ricoh Co Ltd 半導体装置のＡｌ配線
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US6329275B1 (en) * 1995-10-12 2001-12-11 Kabushiki Kaisha Toshiba Interconnector line of thin film, sputter target for forming the wiring film and electronic component using the same
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003089864A (ja) * 2001-09-18 2003-03-28 Mitsui Mining & Smelting Co Ltd アルミニウム合金薄膜及びその薄膜を有する配線回路並びにその薄膜を形成するターゲット材
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
EP1878809B1 (en) * 2005-04-26 2011-02-23 Mitsui Mining and Smelting Co., Ltd. ELEMENT STRUCTURE USING A Al-Ni-B ALLOY WIRING MATERIAL
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215631A (ja) * 1988-07-01 1990-01-19 Ricoh Co Ltd 半導体装置のＡｌ配線
JP2004214606A (ja) * 2002-12-19 2004-07-29 Kobe Steel Ltd 表示デバイスおよびその製法、ならびにスパッタリングターゲット
JP2007017926A (ja) * 2005-06-07 2007-01-25 Kobe Steel Ltd 表示デバイス

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TSUKASA KOBAYASHI ET AL: "Substrate temperature dependence of hillock, grain, and crystal orientation in sputtered Al-alloy…", JOURNAL OF VACUUM SCIENCE AND TECHNOLOGY A, vol. Volume 5 Issue 4, JPN7012005079, 1987, pages 2088 - 2091, ISSN: 0002408078 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408445B1 (ko) * 2009-07-27 2014-06-17 가부시키가이샤 고베 세이코쇼 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치
US9153600B2 (en) 2012-02-16 2015-10-06 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9524992B2 (en) 2012-02-16 2016-12-20 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR20080114573A (ko) 2008-12-31
CN101335202A (zh) 2008-12-31
TW200910459A (en) 2009-03-01
US20090011261A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP2009010052A (ja) 表示装置の製造方法
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4541787B2 (ja) 表示デバイス
TWI356498B (ja)
JP4542008B2 (ja) 表示デバイス
CN101512622B (zh) 显示装置
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
KR100983196B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
TWI395333B (zh) An aluminum alloy film for a display device, a display device, and a sputtering target
WO2009123217A1 (ja) 表示装置、その製造方法およびスパッタリングターゲット
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
TW200914971A (en) Display device and sputtering target
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2008304830A (ja) 表示デバイスの製造方法
JP4886285B2 (ja) 表示デバイス
JP2010256910A (ja) 表示デバイスおよびその製法
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106