TWI241014B - Nonvolatile semiconductor storage element and associated production and control method - Google Patents

Description

1241014 五、發明說明（1) ' ^---- 本發明係關於一種非揮發半導體儲存元件及其製造斑控-制方法，及特別是關於非揮發雙位分裂間儲存胞元，ς此· 資料藉由在源極的電荷載體注入被寫入。 已知的非揮發半導體記憶體，如FLASHfi MPRM'FPGAs及其類似物，在許多領域如資料處理、 仏、以樂：電子及安全技術變得愈來愈成功因為它們 時間儲存資料於非常小的空間且不+ 乂 關於此方面，有許多不同的儲存=使用供應電塵。 關於一般稱的分裂閘儲存胞元。 形式，本發明特別是 第1圖顯示此種習知分裂閘儲在

根據第1圖，位於半導體美材〗存户兀件的簡化區域視圖。 間的通道區域被分為第一部土 源極區域S及汲極區域D π，一種控制層5直接於通及第二部份-區段 -部份-區段的第-隔離層“ =2被形成及由在該第 分別間接位於該通道區域或、Y域分開，然而其僅 份-區段η 1達到所欲的Ci上方，於第二部 層3分別被形成於該通道區域 4存特性，則’電荷儲存 在該第二部份—區段丨丨的第二萨導體基材1上方，及以由 域或半導體基材1隔離。 °層或穿隨層2B與通道區 為進行一般稱的源極端電荷 )，根據第1圖的分裂閘儲存元^篮〉主入（SSI =源極端注入 上形成於電荷儲存層3的矣& =牛亦具程式化層6，其基本 層3分開或隔離。 弟二隔離層4與電荷儲存 為程式化或注入電荷載體 %八^電荷儲存層3，一種連

第6頁 1241014 五、發明說明（2) ~~' -- 接至程式化層6的程式化電極PG，一種連接至控制層5的控 制電極CG，一種連接至源極區域s的源極導線儿及一種連· 接至没極區域D的位元導線BL以一種方式被連接使得在第 一及第二部份-區段I及I I間的轉移，電場於通道區域被累 ? ’因存在的高電位梯|，電場為一種值使得來自源極區 域S的電子可以它們被注入電荷儲存層的方式被加速。盥 :::載體注入所需的額外電場相較，因為在隔離層 二極端注入）條件下的程式化 極端電荷載體注入更為冑效率^\件下的程式化較汲 式化所需的時間被減少或{，使用相：果為特別是此種程 道電流及因而功率消耗可被減少。：：的程”時間，通 極端電荷載體注入的儲存元件之情 ，特別疋，在具源 少。 @ ’兄下操作電壓被顯著減 然而’在具源極端電荷載體注 因素為太多的設計花費，特別是=此種儲存元件的不利 荷儲存層3、程式化層6及控制層5，其〜個個β別控制層—電 程式化層6及自調整的缺乏使得對此：寺別是因為額外$ 集成密度僅能被進行至一有限程度。分裂閘儲存兀件高 第2圖顯示進一步非揮發儲存 此基本上-般稱的⑽（通道教電4匕區域視圖，於 來自通道的熱電荷載體在沒極發生。電何載體注入藉由 根據第2圖，此種非揮發儲存元株 其中源極區域S、汲極區域!)及中 +導體基材1組成， Τ間通逼區域被形成，電荷

1241014 五、發明說明（3) ~~ --—-- =存】3在通道區域上形成，由第_隔離層2與通道區域分. ft次合適用於儲存電荷載體。在電荷儲存層3的表. 存層3分"'開為控制層5 ’控制層5由進一步隔離層4與電荷儲 ^如上所敘述的具源極端電荷載體注入的分裂閘儲存胞 2相反’此非揮發儲存胞元僅需三個接觸點連接處，稱之 馮控制電極CG或字元導線WL以連接控制層5及源極導線讣 2連接源極區域S及位元導線BL以連接汲極區域。結果， 結構及因而此種習知儲存胞元的製造亦被顯著簡化°及增加 的集成密度可被達成，特別是因為程式化層的接觸點^ 的缺乏。 ~ 然而，此種非揮發儲存胞元的不利因子為必要及高操作 電壓的使用以藉由熱電荷載體達到CHE (通道熱電子）通 道注入。特別是，這些高汲極電壓及閘極電壓為致力縮短 程式化時間的結果，此即為為什麼程式化基本上在擊穿電 壓附近發生。結果，進行在CHE條件下的電荷載體注入的 此種南電壓需要額外電壓供應電路及在所提供隔離層的非 常南應力。 第3圖顯示進一步習知儲存兩個位元的非揮發半導體儲 存元件的簡化區域視圖，如由美國專利申請案第 6，3 6 6，5 0 0號的印刷文件已知。 根據第3圖，具中間通道區域的源極區域S及汲極區域D 再次形成於半導體基材1，此通道區域顯現第一部份-區段 I及兩個第二部份-區段I I A及I I B於源極及於汲極。在半導

1241014 五、發明說明（4) -- 體基2 1或通道區域的表面分別再次存在第一隔離層做為_ t體，做為穿隧電介體，一種控制層5被形成於在第·

一部伤區段1的第一隔離層2的表面及汲極端電荷儲存層3A 及源極端電荷儲存層3B，它們具經？雜多晶矽做為電傳導 浮動問，皆被形成於通道區域的兩個第二部份區段丨丨A及 I IB ° 為實施以上所敘述的源極端電荷載體注入或SS I條件，

個別没極端及源極端程式化層“及6B被置於電荷儲存層3A 及3B，其藉由進一步隔離層4A及4B與個別電荷儲存層及 3 B隔離或分開。 雖然此提供一般稱的具源極端電荷載體注入的雙位分裂 問儲存胞元，因為所使用的程式化層6人及6β，複雜性及空 間要求再次被增加。 第4圖顯示進一步習知雙位分裂閘儲存胞元的簡化區域 視圖’於此相同參考符號再次敘述與第1至3圖的相同或相 對應元件及於下文中重覆敘述被省略。 根據第4圖，再次可能儲存兩個儲存態，亦即兩個位 元’於在電荷儲存層3 A及3 B的源極及汲極，但是此種儲存 兀件使用電不傳導的四氮化三矽層做為電荷儲存層。此種 分裂閘儲存元件可如由美國專利申請案第5，4 〇 8，1丨5號的 印刷文件得知，再次因為可調整的ss丨條件產生有利的或 低的程式化電壓，在此情況下，達到此種儲存元件所需的 複雜性及空間要求再次為非常高的。 所以，本發明係基於產生一種非揮發半導體儲存元件及

1241014 五、發明說明（5) 其製造與控制方法的目的，藉由此，可以有利的程式化條^ 件達到簡化的結構。 · 根據本發明，此目的可由關於分裂閘儲存元件的根據申 請專利範圍第1項的特徵，關於製造方法的根據申請專利 範圍第7項的方法及關於控制方法的根據申請專利範圍第 1 6至1 8項的方法達到。 特別是因為用於電連接程式化層於至源極區域或汲極區 域的中間連接層之使用使得具更少空間要求的更簡單結構 可被得到，因為源極端電荷載體注入，操作電壓仍為低 的。 一種電荷儲存層較佳為由電不傳導隔離層組成如S i 3 N 4或 2]：02層，其提供在集成密度的進一步增加。 通道區域的第二部份區段較佳為分成源極端及汲極端部 份區段且電荷儲存層、程式化層及中間連接層亦以相同方 式被分成源極端及汲極端電荷儲存層、程式化層及中間連 接層，其結果為一般稱的雙位分裂閘儲存胞元可以簡單方 式被實施。 關於本發明，雙位分裂閘儲存元件可以特別簡單及不昂 貴方式由形成一層序列而被產生，此層序列由在半導體基 材表面的第二隔離層、電荷儲存層及第三隔離層與經結構 化的控制層組成及後續的間隔層方法以形成及結構化個別 程式化層。 關於控制方法，相對應寫入電壓被施用於源極端及汲極 端中間連接層及被施用於控制層以進行資料至儲存胞元的

1241014 五、發明說明（6) 寫入以產生SS I (源極端注入）條件，此即為為什麼低寫 入電壓可被達到。 · 另一方面，為消除資料，消除電壓被施用於汲極端中間 連接層及被施用於控制層，其使得累增效應條件產生於通 道及相當低的操作電壓再次為所需要的。 為讀取資料項目，相對應讀取電壓以一種方式被施用於 源極端及汲極端中間連接層及被施用於控制層使得一般稱 的反向讀取條件被較佳地於儲存元件得到。

以此方式，根據本發明的分裂閘儲存元件的所有必要的 控制條件可被產生，僅管沒有個別程式化層的分離式連接 處。 本發明的進一步有利具體實施例被特徵化於子申請專利 範圍。

在以下的内文中，本發明藉由雙位分裂閘儲存元件以儲 存兩個記憶體狀態於源極端及汲極端區域而被敘述，但原 則上儲存僅一個單一狀態的相對應非揮發半導體儲存元件 亦為可了解的。特別是應指出因為在圖式所示出的儲存元 件之對稱性，源極區域及汲極區域可被考慮為相當的，及 結果為亦可對應地互換。特別是，此亦應用於源極端及汲 極端層，於此僅對應連接電位必須被交換。 第5圖顯示根據本發明的雙位分裂閘儲存元件的簡化區 域視圖，相同參考符號表示與第1至4圖相同或對應的層及 元件且重覆敘述於下文中被省略。 根據第5圖，源極區域S、汲極區域D及中間通道區域被

第11頁 1241014 五、發明說明（7) '一' ^---— -- 形成於半導體基材丨，半導體基材丨較佳基- 材，此結構對應於如PM0S或NM0S電晶體結構^相對應 ^ η-形式摻雜。為達到一般稱的分裂閘區域，通道區域具 —j份-區段I，其基本上位於通道區域的中間區域，及 兩，第一 ^伤-區段！ I A及！ I β其鄰接於通道區域的源極端 區知、及汲極端區域的第一部份-區段丨及延伸至源極區域s 及沒極區域D。 根據第5圖，一種電傳導控制層5形成於通道區域的第一 部份1區段I及由第一隔離層2八與通道區域隔離。控制層5 由=高度摻雜多晶矽層組成，第一隔離層2Α表示一種二 ^ 且較佳為s i A。另一方面，在通道區域的兩個第二 伤區段I I A及I I B皆放置有汲極端及源極端電荷儲存層3 及3B，其由第二隔離層2BA&2BB與通道區域分開曰 第^隔離層2BA及2 BB亦可與第一隔離層2相同。 同且 電荷儲存層較佳為由電不傳導隔離層，如四氮化二石夕 所組成’其分別產生較小的層厚度及有利的電荷保留^ 及隔離特性。然而，原則上，其他隔離層如Zr〇2、、生 習知電傳導浮動閘層亦可被用做電荷儲存層3 A及3β。2〆 在汲極端及源極端電荷儲存層3 Α及3Β的區域，電傳導 式化層6A及6B亦在汲極及源極形成，它們由第三隔離層 及4B (如Si〇2 )與電荷儲存層3A及3B分開或隔離。 曰 然而，不像先前技藝，這些汲極端及源極端程式化層6八 及6 B現在不是由源極區域s及汲極區域D分開地控制而^ @ 由個別中間連接層6AA及6BB彼此直接地電連接於沒極$ ! 及

第12頁 1241014 五、發明說明（8) —'~ 於源極端連接。此提供一種具減少連接接觸點數目的分〆 閘儲存元件，特別是對習知使用的程式化電極PG，僅二二 源極導線SL以連接源極區域S及源極端程式化層6β至程式 化電極PG及一個位元導線BL以經由現在形成的汲極端中I間 連接層6 A Α同時連接汲極區域D及汲極端程式化層6 a，控制 電極CG或字元導線WL再次被使用以連接控制層5。 卫

因此，源極端電荷載體注入仍可以大為減少的積體儲存 元件的空間要求被實施，其產生有利的或低的操作電壓。 用於第三隔離層4A及4B的材料較佳為氧化物層如Si〇2，其 產生一般稱的〇 N 0 (氧化物/氮化物/氧化物）層序列以用 於兩個第二部份-區段IIA及IIB的層序列，因為其能帶結 構，其顯現優秀的隔離性質。

以與控制層5相同的方式，程式化層6A及6B及其中間連 接層6AA及6BB亦可顯現高度摻雜多晶矽層，其藉由使用標 準材料提供特別簡單的加工，及因而不昂貴的儲存元件。 較佳為使用第四隔離層7，其再次由二氧化矽組成被用做 隔離控制層5及程式化層且中間連接層及此第四隔離層亦 可被放置於接近在至少電荷儲存層3A及3B的表面之凹處做 為沒極端及源極端第四部份隔離層7 A及7B，其提供此電荷 儲存層的經改良隔離，特別是關於中間連接層6AA及6BB。 接近表面的此凹處可藉由在隔離層7被沉積前的等向蝕刻 而被達到。 然而，這些部份隔離層7 A及7B亦可被省略，特別是當電 隔離電荷儲存層3A及3B被使用時，因為這些經注入的電荷

第13頁 1241014 五、發明說明（9) 載體基本上在部份-區段I至I丨A或I丨B的轉移被插入電荷儲' 存層3A及3B且基本上在電荷儲存層内沒有這些電荷載體的、 遷移。 因此’ S S I为裂閘儲存元件被得到，其顯現具簡化結構 及減少的空間要求的有利操作電壓。 第6 A至6 G圖顯示用來說明根據本發明的SS I分裂閘儲存 元件製造的重要方法步驟的簡化區域視圖，相同參考符號 再次表示與第5圖的相同或相對應的層或元件及重覆敘述 於下文中被省略。 根據第6 A圖，半導體基材1先被製備，主動區域被定 義，例如藉由溝槽隔離或相對應井摻雜被執行，在半導體 基材1的表面上，第一隔離層2 A先被形成做為儲存元件的 閘電介體，在矽半導體基材的情況下，二氧化矽層較佳為 被用做閘極氧化物層。自然地，其他半導體材料及其他閘 電介體亦可被用做半導體基材1及第一隔離層2A。 在此之後，電傳導控制層5形成於第一隔離層2 A的表 面，例如藉由沉積方法，及以一種形式被結構化使得在第 6 A圖所示的區域視圖可被得到。較佳為，一種高度摻雜多 晶矽層被沉積為控制層5及藉由光蝕刻方法被結構化以形 成一般稱的閘。 根據第6B圖，第一隔離層2A亦可在後續步驟被結構化或 是同時與控制層5的結構化一起進行，其結果為僅第—隔 離層2 A繼續做為控制層5下方的閘電介體。然而，此結才籌 化亦可被省略。

第14頁 l24l〇i4 、發明說-— it 匕 ^ 、 層4所二隔離層2B、電荷儲存層3及第三隔離· 個別地在裳3 形成於半導體基材1的表面上，或者- 在此方 隔離層2 Α及經結構化的控制層5的表面上， 為沉穑^敕/，〇Ν〇 (氧化物/氣化物/氧化物）層序列較佳 3ΛΛ 表面上且四氣化三石夕層被用伯文電荷儲存層 做為替代方案，另一種電絕緣電荷儲存層如Zr02或者電 ，導電何儲存層亦可被沉積做為電荷儲存層3。一種以簡 早步Τ被提供用於高集成密度的特別有利層序列被得到， 特別是，當第一隔離層2Α被回蝕及所示出的0麗層序列被 形成。 在後續方法步驟中，根據第6C圖，程式化層最先沉積在 整個表面上且以一種方式被結構化以使程式化層6 A及6 B分 別在經結構化的控制層5及在相對應的〇叩層序列的側壁的 汲f及源極被得到。在此方法期間，較佳為使用一般稱的 =隔，方法以形成程式化層6A及6B，第二多晶矽層先被保 ^儿積亦即使用與程式化層的相同厚度，及接著進行 等向回钱’其結果為程式化層6 A及6 B以間隔層的形式形成 於控制層5的側壁。 使用=些經結構化的程式化層或間隔層6 A及6 B及具位於 ^上的1 一隔離層2β、電荷儲存層3及第三隔離層4的層序 列之、、、工、纟σ構化的控制層5，源極區域S及汲極區域D接著以 自對準方式形成於半導體基材丨上。 在此方法期間，例如，一種離子植入被進行及一種熱後 处理可被執行以擴散出及活化個別源極及汲極區域。一種

1241014 五、發明說明（11) ' ~ 退火方法亦可接著被執行以重新建造可能已經被干擾 體晶格。 曰 在後續方法步驟中’根據第6 ])圖，由第三隔離層4、電 荷儲存層3及第一隔離層2 B所組成的層序列藉由使用間隔 層或經結構化的程式化層6A及6B而被結構化，其係以控制 層5及半導體基材1或個別，源極及汲極區域s及d被曝光的 方式被使用。對此源極及汲極區域的曝光，較佳為執行一 種一般稱的0 N 0乾敍刻方法。 此提供由没極端及源極端第二隔離層2BA& 2BB、汲極端 及源極端電荷儲存層3A及3B與汲極端及源極端第三隔離層 4A及4B所組成的汲極端及源極端層序列。 9 在此時，至少汲極端及源極端電荷儲存層3 A及3B的進_ 步回餘可選擇性地被執行以形成至少接近低於經結構化的 程式化層6 A及6 B的下方表面之凹處，其，特別是，使得隔 離性質或漏電流性質可被顯著改良。在此方法，較佳為使 用氮化物姓刻方法。 在後續方法步驟中，根據第6E圖，第四隔離層7被形成 於半導體基材1及經結構化的程式化層6 A及6 B之表面及經 結構化的控制層5上，在此期間在選擇性的回蝕步驟的被 回#的地方，或個別產生於至少電荷儲存層的凹處亦被填 滿。為填滿如藉由等向回餘方法所選擇性形成的電荷儲存 層凹處，一種如C V D氧化物沉積被執行。 在後續方法步驟中，根據第6 F圖，源極區域S及汲極區 域D被曝光，在此期間至少部份經結構化的汲極端及源極

第16頁 1241014 五、發明說明（12) 端程式化層6 A及6 B亦被曝光以形成中間連接部份。在此方^ 法期間，較佳為使用接著為不均向性乾蝕刻的光蝕刻方法· 以形成接觸點開孔或洞。 根據第6G圖，一種電傳導中間連接層接著在經曝露中間 連接區域形成，如接觸點開孔，以接觸汲極端程式化層6 A 及汲極端D與源極端程式化層6 B及源極端S。在此方法期 間，第三多晶矽層較佳為被沉積做為電傳導中間連接層及 被平面化高至第四隔離層7，其產生汲極端中間連接層6 A A 及源極端中間連接層6BB。做為平面化方法，如CMP (化學 機械拋光）方法被執行，其中止於第四隔離層7。 以此方式，一種具小的面積要求及簡單結構的SS I分裂 閘儲存胞元可由使用標準方法被形成。 在以下的内文中，操作根據本發明分裂閘儲存胞元的控 制方法或方式被敘述，再次參考第5圖，及僅在右手側半 部的寫入、消除或讀取資料項目或狀態的條件被定義且當 相對應電壓被施用時，一狀態的寫入、消除或讀取亦可相 對應的在儲存元件的左手側被執行。因為儲存元件的對稱 性，源極區域及汲極區域為相當的及可相對應地互換。 為寫入資料項目於分裂閘儲存元件或是以藉由源極端電 荷載體注入（SS I )以程式化儲存元件，在源極導線SL或 個別地源極區域S及源極端程式化層6 B的電位必須為正的 以能夠程式化在儲存元件右手側的狀態。更特定言之，於 是，第一正寫入電壓被施用於源極端中間連接層6BB，如V &二2伏特的第一寫入電壓被施用。汲極端電壓或個別在汲

1241014 五、發明說明（13) 極端程式化層6 A及汲極端D的電壓必須遠高於第一正寫入 電壓，或是高於個別在源極區域S及源極端程式化層6 B的-電壓及具如VPe= 6伏特的電壓做為第二寫入電壓。較個別内 側電晶體的RMS臨界電壓些微為高的第三正寫入電壓必須 接著被施用於控制層5以產生以上所述的SS I (源極端注入 )條件，如1. 5伏特的電壓為足夠的若儲存元件的M内 側π電晶體的臨界電壓VT等於1伏特。 以此方式，源極端電荷載體注入可於汲極端電荷儲存層 3 A被執行僅管程式化層與個別源極及汲極區域的直接接 觸，操作電壓為相對應地低。 為消除資料項目-再次於根據本發明的分裂閘儲存元件 的右手側半部-藉由比較，浮動電壓被施用於源極端中間 連接層6BB，然而如VPG=8伏特的高的第一消除電壓被施用 於汲極端中間連接層6 A A，其結果為熱電洞藉由在汲極的 累增效應被產生於汲極區域的空間電荷區及被插入汲極端 電荷儲存層3 A。為改良消除方法，較個別”内側π電晶體的 臨界電壓為低的第二消除電壓被施用於控制層5，較佳為 使用負的電壓。 為讀取在分裂閘儲存元件的右手側半部的資料項目，如 Vsf 3伏特的第一正讀取電壓被施用於源極端中間連接層 6BB然而較第一讀取電壓為足夠低的且為如VPG=0伏特的第 二讀取電壓被施用於汲極端中間連接層6 A A。為產生較佳 的反向讀取條件，在如Vce = 2至5伏特的第一讀取電壓區域 的第三讀取電壓被施用於控制層5。關於反向讀取條件，

1241014 五、發明說明（14) 應指出源極及汲極被互換且現在在源極被捕獲的電荷，¥ 即在第5圖的沒極在讀取電流方面，較在汲極，亦即在第5 圖的源極，被捕獲的電荷具更大的影響。雖然此電荷由正 汲極電壓所涵蓋，其在所得讀取電流具不顯著的影響，此 即為何狀態仍可被足夠在根據本發明的具短路中間連接層 的源極區域及汲極區域的儲存元件被正確地讀出。更特定 言之，其通道區段為空乏的，及需要高阻抗，使用個別負 充電的電荷儲存層3A或3B，其一方面產生減少的讀取電 流。另一方面，其通道區段需要具正充電的電荷儲存層 (電洞）的低阻抗，其產生增加的讀取電流。 本發明已藉由以儲存兩個狀態的雙位分裂閘儲存元件被 敘述，然而，本發明不限於此及亦可顯現以相同方式具僅 一個儲存狀態的非揮發性半導體儲存元件。而且，經摻雜 多晶矽層被敘述為電傳導層的材料，但是替代材料，及特 別是金屬材料亦可被使用。以相同方式，替代材料亦可被 用做隔離材料及用做半導體基材。

1241014 圖式簡單說明 第1圖顯示根據先前技藝的分裂閘儲存元件的簡化區域視 圖； 第2圖顯示根據先前技藝的非揮發儲存元件的簡化區域視 圖； 第3圖顯示根據先前技藝的雙位分裂閘儲存元件的簡化區 域視》圖， 第4圖顯示根據先前技藝的進一步雙位分裂閘儲存元件的 簡化區域視圖； 第5圖顯示根據本發明的雙位分裂閘儲存元件的簡化區域 視圖， 第6 A至6 G圖顯示用於說明根據本發明的雙位分裂閘儲存元 件（根據第5圖）之製造中的重要方法步驟的簡化區域視 圖；

元件符號說明 1半導體基材 3、 3A、3B電荷儲存層 4、 4A、4B第三隔離層 6 A、6 B程式化層 6AA、6BB中間連接層 D >及極區域 2、2 A第一隔離層 2B、2BA、2BB第二隔離層 5控制層 7、7A、7B第四隔離層 S源極區域 I第一部份區段 I I、II A、I I B第二部份區段 SL源極導線 CG控制電極 PG程式化電極 WL字元導線 BL位元導線

第20頁

Claims (1)

1. 中 成 具半導體基材（υ㈣揮發半導體儲 /原極區域（s)、汲極區域（D) - ; A v…及中間通道區域被形 一控制層（5) (I)及由第一 一電荷儲存層（ 部份區段（11 A 隔離；及 ，其形成於該通道區域的第一部份區段 隔離層（2A)與之隔離； 3A、3B),其被形成於該通道區域的第二 、IIB)且由第二隔離層（2BA、2BB)與之 ( . 6B) ’其被形成於該電荷儲存層"A、 3B)及由第三隔離層（4A、4B)與之隔離，

   ”徵在於電連接該程式化層（6A、6B)至該源極區域 (S)或沒極區域（D)的中間連接層（6AA、 申請專利範圍第丨項的非揮發半導體儲存元件’直 特^於該通道區域的第二部份區段具源極端部 - 「π B)及汲極端部份區段（丨丨A); 層具源極端電荷儲存層’(3B)及没極端電荷· ?=化層具源極端程式化層（6B)及汲極端 (6A);及

   =連接層具源極端中間連接層（6bb)及汲極端中間 ^層（6AA)，該源極端中間連㈣（ 式化層（6B)至該源極區域（幻且該汲極端中間 =層m)電連接該没極端程式化層（6A)至該沒極 laa 域（D) 〇

   1241014 六、申請專利範圍 3·根據申請專利範圍第 其特徵在於該電荷儲存 4·根據申請專利範固第 存元件，其特徵在於該 2BB)顯現 si〇2 。 5·根據申請專利範圍第 存元件，其特徵在於該 、旧〇2或Zr02層。 6·根據申請專利範圍第 存元件，其特徵在於該 6B)及該中間連接層（ tB 92122038

   1或2項的非揮發半導體 層"A、3B)代表電不件 1至3項其中一項的非揮 第一及第二隔離層（2A、2b:、體馆 1至傾其中一項的非揮發半導體儲 電荷储存層（3A、3B)顯現Si3jj4 1至5項其中一項的非揮發半導體儲 控制層（5)、該程式化層（6A、 6AA、6BB)具經摻雜多晶石夕。 7 · —種製造一非揮發半導體儲存元件的方法，具下列步 驟： a) 製備一半導體基材（1); b) 形成一第一隔離層（2A)於該半導體基材（1)的表 面； c) 形成及結構化一控制層（5)於該第一隔離層（2A)的 表面； d) 形成一由在該半導體基材（u的表面上的第二隔離層 (2B)、電荷储存層（3)及第三隔離層（4)及由該經結 構化的控制層（5)所組成的層序列； e) 形成及結構化一在該第三隔離層（4)的程式化層 (β A、6B)於該經結構化的控制層（5)的侧壁； f) 藉由使用該經結構化的程式化廣（6A、6B)及該經結

   第22頁 1241014 ^ --案號921於Π：^ 六、申請專利範圍 •一一ηη —一 日德;酿 控制層（5)做為遮罩形成 域 域（D)於該半導體基材（υ ; k⑴及及極Q ^構藉化由Λ用該經結構化的程式化層（仏6Β)做為遮罩 、、口稱化該第二隔離層（4)、钤雷共妙六庶, 隔離層（2Β); 該電何儲存層（3)及該第二 二構形化成的—Λ四隔離層（7)於該半導體基材（”、該經 7 ΓΛΦ ^(6Α'6Β) i)曝路至少部份該經結構化的寇垚化爲（β Λ 源極區域（s)及m ::匕的私式化層（6Α、_、該 π )及§亥汲極區域（D)的中間連接區域；及 J)形成一電傳導中間連接層匕场’及 間連接區域以接觸該源炻露的中 該程式化層（6A、6B) 。1•域（S)及δ亥及極區域（D)的 8 ·根據申請專利範圍第 中，一閘電介體被形诸I i的/法，/、特徵在於在步驟b) 9.根據申請專為第一隔離層（2A)。 c)中，一第」'圍第巧8項的方法，其特徵在於在步驟 1〇·根據申ί專=沉積做為控制層（5)。 在於在步驟7Π7至9項中任一項的方法，其特徵 Μ — 〇Ν〇層序列被沉積。 ’ 申凊專利範圍第7至丨〇 一 在於在步驟e)中，一 M i 喝的方法，其特徵 第二多晶矽層做A盘一/上被執行以沉積及結構化-,0 ^ ^ 7屢做為私式化層（6Α、6Β) 〇 产私产據申請專利範圍f 7至1 1項中任一項的 郑f)中，-離子植入及一熱後處理被執行以擴

   1麵 第23頁 1241014 六、申請專利範圍 |散出及活化該源極及汲極區域（ 修啦:?、丨 13.根據申請專利範圍第7至12項J、D)馆 在於在步驟g)中，該層序列^中/二項的方★，其特徵 電荷儲存層（3)的等向回C乾，及至少該 i處。 皮執仃以形成電荷儲存層凹 1 4·根據申請專利範圍第J 3項 h)中，-氧化物沉積被執行以填^雷於在步驟 1 5.根據申請專利範圍第7至J 4項中任1二、何-子層凹處。 I在於在步驟j)中，一第三多曰功 、、法，其特徵 |為電傳導中間連接層"τΑ、'被沉積及被平面化做 ^•;種寫广—資料項目至非揮發半導體儲存元件之方 |具下列步驟： 項叼"中一項，其 a() 6:7 了第一正寫入電壓於該源極端中間連接層 上)施用一第二正寫入電壓，其遠較該第一 |商\於該汲極端中間連接層（6AA);及 寫入電壓為 : 一第二正寫入電壓’其些微較個別内側電曰俨的 ΪΓ一 :Λ為高，於該控制層（5)以產生心； :非揮發半導體儲存元件消除一資料項目 吞亥元件係根據申請直刹# 、 之方法， |列步驟·· 圍帛2至6項的其中—項，其具下 浮動電位於該源極端中間連接層（· 施用一高第一消除電壓於該汲極端中間連接層’ 第24頁 1241014----一案號 92122(13« 六、申請專利範圍 (6A^ ;及 ί 丨臨界電愿為低於，電/…，其些微較個別内側電晶體的RMS 18·-種非揮發半、導體控儲:層（5) U產生累增效應條件。 I兮#杜在*導體儲存元件讀取一資料項目之方法， 該兀件係根據申請專利範圍第2至6項的其中一項，龙且 a) 施用了第一正讀取電壓於該源極端中間連接層 (6BB); b) 施用-第二正讀取電壓’其較該第—讀取電壓為足夠 小，於該没極端中間連接層（6AA) •，及 c) 施用-第三讀取電壓，其係於第一讀取電壓的區域， 於該控制層（5)以產生反向讀取。 月 曰 修正 第25頁 1241014 案號92122038 年Γ月 > 日 修正 圖式 WTm 1/5 PG CG (WL) SL

   第頁