[go: up one dir, main page]

TW411472B - Signal transmission and reception device for a new wiring system - Google Patents

Signal transmission and reception device for a new wiring system Download PDF

Info

Publication number
TW411472B
TW411472B TW087106888A TW87106888A TW411472B TW 411472 B TW411472 B TW 411472B TW 087106888 A TW087106888 A TW 087106888A TW 87106888 A TW87106888 A TW 87106888A TW 411472 B TW411472 B TW 411472B
Authority
TW
Taiwan
Prior art keywords
signal
signals
circuit
transmission line
logic
Prior art date
Application number
TW087106888A
Other languages
English (en)
Inventor
Oh-Kyong Kwon
Original Assignee
Lg Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Semicon Co Ltd filed Critical Lg Semicon Co Ltd
Application granted granted Critical
Publication of TW411472B publication Critical patent/TW411472B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
    • H04L25/062Setting decision thresholds using feedforward techniques only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Description

Λ ►*: * ^ ______B7_ 五、發明説明(I ) 本發明係有關積體電路之信號傳輸與接收裝置,特別係 有關適用於新佈線系統之信號傳輸及接收裝置,其中產生 於積體電路中之兩功能方塊間之複數相異信號係在信號傳 輸線上傳輸。 現今’隨著積體電路之製造技術發展,在單一晶片上之 電晶體數目大大增加。特別是,隨著次微米裝置之發展, 不只區域內連線’ Μ功能方塊間之內連線之佈線數目大爲 增迦’使得在整個晶片區內之佈線之重要性也相對地大爲 增加。爲解決此問題,將層堆疊成可輕易佈線,其造成製 造上之困難與隨多層而來之低良率。 爲減少此種佈線,可考慮多値邏輯之應用,其中信號係 用以載複數信號,其詳細揭露於[K. Wayne Current,“現今模 式 CMOS 多値邏輯電路”,IEEE J. Solid-State Circuits,固 態電路’ 1的4年,二月,.第29冊,第2號,第95至107 頁]。爲應用此種多値邏輯,在積體電路中之所有功能方塊 必需重新設計以符合多値邏輯。也就是,將多値邏輯應用 至既存之數位電路設計是困難的,且功率消耗較大。因此, 有必要發展一種可減少佈線之方法,而積體電路之內部電 路設計不需爲減少積體電路之面積而改變,因爲減少佈線 可應用較少層之結構,而導致積體電路製程簡化。 因此’本發明係指向一種新佈線系統之信號傳輸與接收 裝置’其本質上能避免習知技術之限制與缺點導致之一或 多問題。 本發明之目的在提供新佈線系統之信號傳輸與接收裝 4 本紙張尺度適用中ΐ®家標牟(CNS ) A4%格(210X297公釐) 3l22pif.doc/002 A7 „---r,------裝------訂------锊 -- (請先閲讀背面之注^^項再填寫本頁) 3124>ίί1(ΐ4ΐ3?2 Β7 五、發明説明(ζ) 置,其能減少佈線所佔之面積。 (請先閱讀背面之注意事項再填寫本頁) 本發明之其他特徵與優點可由底下描敘來獲知,由描敘 可明白一部分或由本發明之實施而獲知。本發明之目的與 其他優點之實現與認知將可由下列描敘所特別指出之結構 與所附圖示和申請專利範圍。 爲達成本發明之目的之優點,如實施與綜合描敘般,新 佈線系統之信號傳輸與接收裝置,用以在積體電路內之複 數功能方塊間之資料傳輸,其包括一信號傳輸線,置於該 功能方塊間,做爲信號傳輸;一驅動電路,用以經過複數 內部信號線而接收由該功能方塊傳來之信號,將該信號之 傳換之組合傳換成編碼後信號,並將該編碼後信號施加至 該信號傳輸線:以及一接收電路,其經由該信號傳輸線而 接收由該驅動電路傳輸之該編碼後信號,將該編碼後信號 解碼成原之該複數信號,並經由複數內部信號線而將該原 複數信號施加至另一複數功能方塊。 需知,上述之一般性描敘與底下之詳細描敘僅爲例子, 其用於提供所申請之本發明之更深入解釋。 圖式之簡單說明: 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式’作詳細說明如下: 圖1係根據本發明之第一實施例之新佈線系統之信號 傳輸與接收裝置之方塊圖; 圖2係描敘信號經由圖1所示之信號線傳輸之態; 圖3係圖1所示之驅動電路之方塊圖; ι__ 5 _ 本紙張尺度適用中國國家標率(>从说格(210Χ297公釐} 3122pif.doc/002 411472 a7 ___B7 五、發明説明(,) 圖4係描繪圖3所示之信號轉換偵測部份之信號轉換偵 測器; 圖5係圖1所示之接收電路之方塊圖; 圖6係描繪圖5所示之信號正向部份中之信號組與正向 器之詳細情形; 圖7係描繪根據本發明之第一實施例之用以經由—信 號傳輸線而傳輸兩信號之驅動電路; •圖8描繪圖7所示之控制電路部分之一例; 圖9描繪由圖7所示之驅動電路所產生而在在信號傳輸 線上之傳輸信號脈衝; 圖10描繪圖9所示之傳輸信號脈衝之產生原則; 圖U描繪根據本發明之經由一信號傳輸線而接收兩信 號與將此兩信號再儲存之接收電路之一例; 圖12詳細描繪圖11所示之信號控制部份之一例; 、、圖Π描繪圖7與11中之各部分之輸出態之波形; 圖14描繪圖7所示之信號驅動部份之變動之一例; 圖I5描繪圖I4中之信號驅動部份所產生在信號傳輸線 上之傳輸信號脈衝; 圖16描繪圖7所示之信號驅動部份之之一例: 圖17描繪圖7所示之信號比較部份與信號驅動部份之 變動之一例;以及 圖18描繪圖7所不之控制電路部份之之另一例。 符號說明: 1 :驅動電路; ---.-------#------1T------^ -- ί請先閱讀背面之注意Ϋ項再填寫本頁) 本紙張尺度適用中國國家標準(CNS Μ4規格(2丨0Χ297公釐) 411472 3l22pif.doc/002 A/ _______B7 _ 五、發明説明(f) 2:信號傳輸線; 3:接收電路; 4:信號轉變偵測器; 5:控制電路部份; 6:信號驅動部份: 7:參考電壓產生部份; 9:延遲器; 12 :信號控制部份 較佳實施例 現在請詳細參考本發明之較佳實施例,這些例子將描繪 於所附圖示中。圖1描繪根據本發明之一較佳實施例之新 佈線系統之信號傳輸與接收裝置之方塊圖。 參考圖1,根據本發明之一較佳實施例之新佈線系統之 信號傳輸與接收裝置包括驅動電路1,信號傳輸線2與接 收電路3。信號Si(l)〜Si(N)係彼此不同之信號,其從一功 能方塊(未示出)經由內部信號線Li(l)〜Li(N)而傳輸至另一 功能方塊(未示出)。驅動電路1在一功能方塊內經由複數 內部信號線Li(l)~Li(N)而接收信號Si(l)〜Si(N),將信號 Si(l)〜Si(N)編碼,並經由一信號傳輸線2而提供此編碼後 信號。接收電路3將經由該信號傳輸線2所接收之編碼後 信號解碼,再儲存成與驅動電路1所接收到之原Si(l)~Si(N) 具有相同態之So(l)〜So(N),並將此再儲存之信號 So( 1)〜So(N)經由複數內部信號線Lo( 1)〜Lo(N)而施加至其 他功能方塊(未示出)。 7 本紙張尺度適用中國國家標率(CNS)A4規格(2丨0X297公釐) (請先閱讀背面之注意事項再填寫本頁) 3l22pif.doc/002 411472 ^ B7 五、發明説明(Γ) 圖2描繪經由圖1中之信號傳輸線而傳輸之編碼後信 號。在驅動電路1中,N個不同之信號係編碼成2N個不同 信號電位,以經由信號傳輸線2而傳輸。此編碼後信號包 括(2M)個脈衝信號與參考電壓信號Vref。當考慮經由複 數內部信號線Li⑴〜Li(N)所接收之信號Si⑴〜Si(N)之轉變 時,在內部信號線Li(l)〜Li(N)有可能出現之信號轉變組合 之數目爲2N。比如,在三條內部信號線Li(l)~Li(3)有可能 出現之信號轉變組合例之數目爲23(8),如下表1所示之組 合例(1代表信號轉變,而〇代表信號無轉變)。 表1 信號 例1 例2 例3 例4 例5 例6 例7 例8 Si⑴ 0 1 0 1 0 1 0 1 Si(2) 0 0 1 1 0 0 1 1 Si(3) 0 0 0 0 1 1 1 1 在本發明之驅動電路1中,表1所示之信號Si(l)〜Si(3) 之信號轉變組合之例1〜例8之各例係編碼成不同信號電 位,並經由一條信號傳輸線2而傳輸,其中信號Si(l)〜Si(3) 之信號轉變組合之例1〜例8之一例係當成參考電壓信號 Vref信號電位(比如,當所有信號皆無轉換)。如圖2所示, 各編碼後信號係以參考電壓信號Vref電位爲參考而以三角 脈衝之形式擺動,而能減少相比於CMOS電路中之峰値至 峰値擺動之擺動寬度。本發明之接收電路3接收不同信號 電位之三角脈衝形式之編碼後信號,根據編碼後信號之信 號電位而將此編碼後信號解碼成信號轉變組合,並將此信 8 本紙張尺度適用中國國家標準(CNS > A4規格(210X297公釐) h------_----^------IT------^ <讀先聞讀背面之注項再填寫本頁) 3122pif.doc/002 411472 Λ7 B7____ 五、發明説明(b) 號轉變組合再儲存至原複數信號。 '.圖3描繪本發明之新佈線系統之信號傳輸與接收裝置 之驅動電路之整個方塊圖。驅動電路1包括信號轉變 (transition)偵測部份心控制電路部份5,信號驅動部份6, 參考電壓產生部份7以開關部份8。信號轉變偵測部份4 所具有之信號轉變偵測器(DTD)之數目係相關於分別經由 複數信號線Li(l)~Li(N)而接收到之複數信號Si(l)〜Si(N) 之數目。各信號轉變偵測器DTD1〜DTDN係偵測信號之轉 變,並將偵測結果當成邏輯信號d( 1)〜d(N)。如圖4所示, 典型之轉變偵測器DTD1具有用以延遲信號Si(N)之延遲器 9以及將信號之現態與在延遲器9中延遲之信號之前態進 行EXOR運算並將運算結果當成偵測信號d(N)之EXOR運 算器10。各轉變偵測器DTD1〜DTDN,當有信號電位轉變 時’提供第一邏輯電路(比如,“1”之邏輯電路),或當無信 號電位轉變時,提供與第—邏輯電路相同之第二邏輯電路 (比如’ “0”之邏輯電路),以偵測轉變(在此例中,第一邏輯 電路可爲邏輯“0”電位,而第二邏輯電路可爲邏輯“1”電 位)。控制電路部份5接收在信號轉變偵測部份4中之信號 轉變偵測器DTD1-DTDN之偵側信號d(l)〜d(N),並產生與 偵測信號d(l)〜d(N)之可能組合之數目相關之2N個編碼控 制信號。此2N個編碼控制信號具有一個開關控制信號 chvdd與2N、1個驅動控制信號u(l)〜u(2N-l)。此開關控制信 號chvdd,由參考電壓產生部份7所提供之信號,用以將 爲信號傳輸線2之參考電位之參考電壓信號Vref之控制轉 9 本紙張尺度適用中國國家榇準(CNS ) A4规格(210X297公釐) I i —Ml 裝 I n H , ~線 (請先閱讀背面之注意事項再填寫本頁) 3122pif.doc/002 411472 tl B7 五、發明说明(5 ) 變,係施加至開關部份8以使得參考電壓信號Vref與信號 傳輸線2間呈連接或斷路。當信號轉變偵測部份4之信號 偵測結果爲任一信號Si(l)〜Si(N)無轉變,也就是當信號轉 變偵測部份4之偵測信號d(l)〜d(N)爲邏輯“0”電位時’開 關控制信號chvdd控制開關部份8使得參考電壓信號Vref 係施加至信號傳輸線2。相反地,當信號轉變偵測部份4 之信號偵測結果爲任一信號Si(l)〜Si(N)有轉變,也就是當 信號轉變偵測部份4之任一偵測信號d(l)〜d(N)爲邏輯“1” 電位時,開關控制信號chvdd控制開關部份8使得參考電 壓信號Vref不施加至信號傳輸線2。驅動控制信號 u(l)〜u(2N-l)控制在下一級中之信號驅動部份6,以將圖2 所示之2N-1脈衝編碼。信號驅動部份6回應於驅動控制信 號u(l)〜u(2N-l)而使信號傳輸線2充電或放電,以產生與圖 2之複數信號電位相關之信號電位。就是說,在本發明中, 爲驅動信號傳輸線2,所使用之方法使得信號傳輸線2係 預充電至參考電壓信號Vref以放電至接地電位或充電至驅 動電位,以產生圖2所示之傳輸脈衝。 ..圖5描繪本發明之新佈線系統之信號傳輸與接收裝置 中所用之接收電路之完整方塊圖。接收電路包括信號比較 部份Π,信號控制部份12,以及信號正向電路部份13。 信號比較部份11具有複數比較器COM(l)〜COM(2N-l),其 經由信號傳輸線2而接收具圖2之信號電位之信號,並決 定信號電位,其中所設之參數可辨別圖2所示之相鄰脈 衝。當如圖2所示之2N個不同信號電位係經由信號傳輸線 10 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇χ297公釐) (諳先閲讀背面之注意事項再填寫本頁) 3122pif.doc/002 411472 A7 B7 五、發明説明($ ) 2而被接收時,信號比較部份11藉由0-1個比較器來比較 所接收之信號電位,並提供比較結果信號k(l)〜k(2N-l)。信 號控制部份I2將由信號比較部份Π所提供之比較結果信 號k(l)〜k(2N-l)解碼,並將相關於驅動電路1之信號轉變偵 測部份4中所偵測到之偵測信號之脈衝信號當成解碼信號 km(I)〜km(N)。由信號轉變偵測器所得之偵測信號可爲邏輯 “1”或之脈衝,解碼信號所具之脈衝之邏輯電路可爲偵 測信號之邏輯電路。信號正向電路部份13,用以將在驅動 電路1所接收之複數信號從解碼信號km(l)〜km(N)再儲 存,包括複數信號組,以及數目與解碼信號km(l)〜km(N) 之數目一樣多之正向器SETF1〜SETFN。 、圖6描繪在信號正向電路部份13中之信號組與正向器 之例子。信號組與正向器之形成係具有非同步邊緣觸發T 正反器,其包括將解碼信號km(N)之電位反相之反相器 I4,以及將由反相器14輸出之反相後信號再反相成原信號 電位之反相器15。此反相器I4與I5係串聯以延遲解碼信 號km(N)。信號組與正向器包括將反相器Μ與15所延遲 之解碼信號km(N)與下一級中之D型正反器所回授之信號 進行接收與EXOR運算之EXOR運算器16,以及將由EXOR 運算器16輸出之信號當成資料信號並將由信號控制部份 12輸出之解碼信號km(N)當成時脈信號而運作之D型正反 器Π。此信號爲兩反相器所延遲,當有信號轉變至“〇”時, 將在D型正反器17中之信號鎖相。 經由兩內部信號而接收之兩信號,並經由一條信號傳輸 本紙張尺度適用中國國家標準(CNS ) A4规格(2丨0X297公釐) ——K-------疼------1T------^ I » (锖先閲讀背面之注意事項再填寫本頁) 3I22pif.doc/002 B7 五、發明説明(?) 線而傳輸之信號傳輸與接收裝置將參考特殊電路來解釋, 以當成本發明之新佈線系統之上述信號傳輸與接收裝置之 一例。 、、圖7描繪驅動電路之一例,其將經由積體電路之功能方 塊內之兩內部線所接收到之信號經由一條信號傳輸線而傳 輸。 參考圖7, 一旦分別經由功能方塊內之內部信號線Li(l) 與Li(2)而接收到第一與第二信號Si(l)與Si(2),信號轉變 偵測器DTD1與DTD2偵測信號Si(l)與Si(2)之轉變,並使 得第一與第二偵測信號d(1)與d(2)之邏輯電位爲“1”,當有 信號轉變;邏輯電位爲“0”,當無信號轉變。控制電路部份 5接收由信號轉變偵測部份4輸出之第一與第二偵測信號 d(l)與d(2),並提供開關控制信號chvdd與第一至第三驅 動控制信號u(l),u(2),u(3)。此種控制電路部份之一例係 描繪於圖8,其中NAND運算器NAND1係對第一與第二 偵測信號d(l)與d(2)進行NAND運算,而NAND運算器 NAND2係對第一偵測信號d(l)與由NAND運算器輸出之 邏輯電路進行NAND運算以提供第二驅動控制信號u(2), 第二偵測信號d(2)係直接當成第三驅動控制信號u(3),反 相器INV6將NAND運算器NAND1之輸出反相以獲得第 一驅動控制信號u(l)。NOR運算器對第一與第二偵測信號 d(l)與d(2)連行NOR運算,以施加至開關部份8當成開關 控制信號chvdd。由控制電路部份5所產生之第一至第三 驅動控制信號u(l),u(2)與νι(3)係以布林等式表示如下。 12 本紙張尺度適用中ΐ國家標牟(CNS > A4規格(_21〇Χ297公釐) ' ^ - 裝 I 訂 I I I 線 (請先閱讀背面之注意事項再填寫本頁) 3 L22pif,doc/002 41:475i A7 B7 五、發明説明(丨〇) u(l)=d(l) - d(2) u(2)=[[d(l).d(2)].d(l)]=d(l) · d(2)+d(I) u(3)=d(2) 以上述等式表示之控制電路部份5之邏輯係顯示於下 表2。 表2 輸入 輸出 d⑴ d(2) chvdd U(l) u(2) u(3) 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 0 0 1 1 0 1 1 1 由表2可知,只有第一與第二偵測信號d(l)與d(2)皆爲 邏輯電位,.也就是第一與第二信號皆無信號轉變時,開 關控制信號chvdd爲邏輯“1”電位。此時,開關部份8係開 關以將參考電壓信號Vref施加至信號傳輸線2。只有第一 與第二偵測信號d(l)與d(2)皆爲邏輯“1”電位,也就是第一 與第二信號皆有信號轉變時,第一驅動控制信號u(l)爲邏 輯“1”電位。當只有第一偵測信號d(l)與d(2)爲邏輯“Γ電 位,也就是除了只有第一信號有信號轉變時,第二驅動控 制信號u(2)爲邏輯“1”電位。第三驅動控制信號u(3)與第二 偵測信號d(2)有相同邏輯電位。信號驅動部份6包括第一 至第三驅動電晶體MN1,MP1與MN2。第一驅動電晶體 MN1係N型MOS電晶體,其閘極電性連接至控制電路部 13 (請先閱讀背面之注意事項再填寫本頁) 裝' 訂 本紙張尺度適用中囷國家榇準(CNS ) A4規格(210X297公釐) 3122pifdoc/002 nun A7 B7 五、發明説明() 份5上之第一驅動控制信號u(l)之輸出端,其源極接地, 其汲極電性連接至信號傳輸線2。一旦由控制電路部份5 接收到爲邏輯“1”電位之第一驅動控制信號u(l),第一驅動 電晶體MN1係導通以造成從信號傳輸線2至接地端之放電 電流。第二驅動電晶體MP1係P型MOS電晶體,其閘極 電性連接至控制電路部份5上之第二驅動控制信號u(2)之 輸出端,其汲極電性連接至信號傳輸線2,其源極連接至 電源Vdd。一旦由控制電路部份5接收到爲邏輯“0”電位之 第二驅動控制信號u(2),第二驅動電晶體MP1係導通以造 成從電源Vdd至信號傳輸線2之充電電流。第三驅動電晶 體MN2係N型MOS電晶體,其閘極電性連接至控制電路 部份5上之第三驅動控制信號u(3)之輸出端,其汲極電性 連接至信號傳輸線2,其源極接地。一旦由控制電路部份5 接收到爲邏輯“1”電位之第三驅動控制信號u(3),第三驅動 電晶體MN2係導通以造成從信號傳輸線2至接地端之放電 電流。底下之表3列出根據信號驅動部份6之上述操作之 信號分配。 表3 輸入信號 偵測信號 控制電路輸出 驅動電路輸出 Si(l) Si(2) d(l) d(2) chvdd u(l) u(2) u(3) 否 否 0 0 1 0 1 1 sig=Vref __ 否 是 0 1 0 0 1 1 sig=(sig_c)<V ref 是 否 1 0 0 0 0 0 sig=(sig_b)>V ref __ 是 是 1 1 0 1 1 1 sig-(sig_a)« Vref
本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝. 訂' -線· 411472 A 7 3122pif.doc/002 们 五、發明説明(11) “否”代表無信號轉變,“是”代表有信號轉變 (讀先閲讀背面之注意事項再填寫本頁) 如表3所示,當第一與第二信號Si(l)與Si(2)皆無信號 轉變時,開關裝置係導通,第一至第三驅動電晶體NM1, MP1與MN2係關閉,參考電壓信號Vref係施加至信號傳 輸線2。當只有第二信號Si(2)有信號轉變時,開關部份8 係關閉,只有第三驅動電晶體MN2係導通,比參考電壓信 號Vref稍微低而與信號波形sig_c相同之三角脈衝係施加 至信號傳輸線2。當只有第一信號Si(l)有信號轉變時,開 關部份8係關閉,只有第二驅動電晶體MP1係導通,比參 考電壓信號Vref稍微低而與信號波形sig_b相同之三角脈 衝係施加至信號傳輸線2。當第一與第二信號SSi(l)與Si(2) 皆有信號轉變時,開關部份8係關閉,只有第一與第三驅 動電晶體MN1與MN2係導通,甚低於參考電壓信號Vref 而與信號波形sig_a相同之三角脈衝係施加至信號傳輸線 2 ° 很明顯地,參考圖7至圖9,驅動電路能將積體電路之 功能方塊內之兩條內部信號傳輸線所提供之兩信號經由一 條信號傳輸線進行傳輸,如果經由複數信號線所接收到之 複數信號係編碼成所有有可能之信號轉變組合,該複數信 號可在不同信號電位下經由一條信號線傳輸。 .參考圖10,當信號轉變偵測部份偵測到信號(以虛線表 示之Si)之轉變,當成突然脈衝P1,並使用此脈衝傳輸信 號sig ’在本發明中,信號以正常態送回。因此,信號之擺 動寬度可減少至低於相關技術之驅動電路之一半,信號之 15 本紙張尺度適用中國國家椋準(CNS ) A4規格(2丨0X297公釐) 3122pif.doc/002 1472 A7 B7 五、發明説明(@) 上升與下降時間也減少,而能應用至快速電路。在本發明 中’根據所偵測之信號之轉變態,信號Si之傳輸之形式係 以頻寬小於信號頻率之0.5倍之脈衝,使得與信號電位在 電源Vdd與接地電位間改變之信號傳輸法相較下,功率消 耗大爲減少。 在本發明中’信號之傳輸係藉由將信號傳輸線2預充電 至參考電壓信號Vref(約電源Vdd之—半),當信號 Si(l)〜Si(N)係有信號轉變時’經由信號轉變偵測部份來產 生脈衝,並將具窄頻寬之信號施加至信號傳輸線2。藉由 對預充電路徑與放電路徑進行連接與斷路可達到。然而, 在長信號傳輸線,信號可能不爲接收電路中之差動放大器 所偵測到,因爲在本發明中,能量只有暫時提供,造成在 信號傳輸線中有大量信號衰減。在此時,產生於信號轉變 偵測部份之脈衝時期係根據信號傳輸線而調整。 在本發明之驅動電路1中,參考電壓信號Vref係使將 開關部份8當成傳輸閘來與信號傳輸線2間呈連接或斷 路。當信號Si(l)〜Si(N)無信號轉變時,比如,由信號轉變 偵測部份4之信號偵測信號d(l)〜d(N)係邏輯“〇”,由控制 電路部份5之開關控制信號chvdd係比如爲邏輯“1”,以藉 由開關部份8將信號傳輸線2固定在參考電壓信號Vref。 相反地,當信號Si(l)〜Si(N)有信號轉變時,比如,由信號 轉變偵測部份4.之信號偵測信號d(l)〜d(N)係邏輯“1”,如 圖H)所示之脈衝P1,由控制電路部份5之開關控制信號 chvdd係比如爲邏輯“〇”,由信號驅動部份6所提供之信號 16 (讀先閱讀背面之注意事項再填寫本頁)
T 本紙張尺度遠用中國國家標準(CNS > A4規格< 2IOX297公釐) 3122pif-d〇C/〇°2_B7___ 五、發明説明(以) 期間係與信號Si(l)〜Si(N)之轉變期間TDTD—樣長,使得信 號傳輸線2能回應至信號驅動部份6所輸出之具有脈衝之 信號而瞬間放電或充電(圖10描繪回應於信號傳輸線之放 電而有傳輸資料之信號脈衝sig爲信號傳輸線所接收)。施 加至信號傳輸線2之信號脈衝sig之波形與峰値電壓(圖9 中Va,Vb與Vc)係有關於施加期間,也就是TDTD,與在 信號驅動部份6內之驅動電晶體之尺寸。在TDTD之期間經 過後,參考電壓信號Vref係經由開關部份8而施加直到信 號傳輸線2之電位穩定爲止。圖10所示之信號脈衝sig之 拖尾時期係有關於如開關裝置之傳輸閘之尺寸與產生參考 電壓信號Vref之參考電壓產生部份之電流供應能力。 圖Η描繪相關於圖7之驅動電路之用以接收兩信號之 接收電路之一例。信號sig係經由信號傳輸線2而爲信號 比較部份11所接收。信號比較部份11使用信號sig之三 個比較路徑來偵測信號之脈衝形式。第一比較路徑具兩反 相器INV1與INV2,第二比較路徑有差動放大器D_AMP 與兩反相器INV3與INV4,第三比較路徑差動放大器 D^AMP與反相器INV5。差動放大器係有參考電壓施加至 其輸入。第一比較路徑之反相器INV1所具有之邏輯臨界 電壓値係高於圖9之Va但低於Vb。一旦第一比較路徑經 由信號傳輸線2而接收到甚低於參考電壓信號Vref之信 號,如圖9之信號sig_a,反相器INV1係輸出邏輯“1”,並 經由反相器INV2而將爲反相後邏輯“〇”之輸出信號k(2)輸 入至信號控制部份12。一旦接收到信號sig_b與sig_c,第 17 ί 1 ί- \ ^ I n n n '" {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0X297公釐) 411472 A? 3l22pif.d〇c/002 A/ ___B7 五、發明説明(β) 一比較路徑內之反相器INVl輸出邏輯“〇”,爲邏輯“i”之輸 出信號k(2)係輸入至信號控制部份〖2。在第二比較路徑內 之反相器INV3之邏輯臨界値係設爲低値。在第二比較路 徑,一旦經由信號傳輸線2而接收到圖9中之信號sig_a 與sig_c ’因爲差動放大器D_AMP之輸出爲低電位,反相 器INV3輸出邏輯“1”,而經由反相器INV4而輸出反相後 邏輯當成輸出信號k(3)而輸入至信號控制部份12。另 一方面,一旦接收到信號sig_b,因爲差動放大器D_AMP 之輸出上升至高電位,反相器INV3輸出邏輯“0”,而經由 反相器INV4而將爲反相後邏輯“1”之輸出信號k(3)輸入至 信號控制部份12。在第三比較路徑內之反相器INV5之邏 輯臨界値係設爲高値。在第三比較路徑,一旦經由信號傳 輸線2而接收到圖9中之信號5丨8_&與sig_c,因爲差動放 大器D_AMP之輸出爲低電位,反相器INV5輸出爲邏輯“1” 之輸出信號k(3)並輸入至信號控制部份12,另一方面,一 旦接收到信號sig_b,因爲差動放大器D_AMP之輸出上升 至高電位,反相器INV3輸出爲邏輯“〇”之輸出信號k(3)並 輸入至信號控制部份12。 因此,信號比較部份可經易地經由此三條比較路徑而決 定信號態,其可總結如下列之表4。 ; i i I I 裝— I I I I 訂 _ 錄 {請先閱讀背面之注意事項再填窍本頁) 本纸張尺度適用中國固家標準(CNS ) A4規格(210X297公釐) 411472 A7 B7 3122pif.doc/002 五、發明説明(丨6) .表4 信號 k(l) k(2) k(3) km(l) km(2) So⑴ So(2) sig=Vref 1 1 1 0 0 否 否 sig(=sig_c)<Vref 1 1 0 0 1 否 是 sig(=sig_b)>Vref 0 1 1 1 0 是 否 sig(=sig_a)《Vref 1 0 0 1 1 是 是 否”代表無信號轉變,“是”代表有信號轉變 信號控制部份12接收從信號比較部份11輸出之信號 k(l),k(2)與k(3),並進行邏輯運算,以將在驅動電路1接 收之信號Si(l)與Si(2)之信號轉變(邏輯態相同於由信號轉 變偵測器DTD輸出之信號)解碼。也就是,參考表4,圖9 中之信號sig_a係產生於當信號Si(l)與Si(2)皆有信號轉 變,並造成由信號轉變偵測器DTD1與DTD2輸出之信號 皆爲邏輯“1”,圖9中之信號sig_b係產生於當只有信號Si(l) 有信號轉變,並造成只有由信號轉變偵測器DTD1輸出之 信號爲邏輯“1”,圖9中之信號sig_c係產生於當只有信號 Si(2)有信號轉變,並造成由信號轉變偵測器DTD2輸出之 信號爲邏輯“1”。信號控制部份I2之輸出邏輯態km(l)與 km(2)之顯示如表4。具有此種邏輯輸出之信號控制部份12 可由兩個NAND運算器所形成,如圖12所示。 信號正向電路部份13可能包括圖6所示之兩信號組與 正向器,各用以接收由信號控制部份12輸出之信號km(l) 與km(2),並將在驅動電路1處接收之信號Si(l)與Si(2) 再儲存,其中信號km(N)係用以當成D型正反器Π之時脈 19 本紙浪尺度適用中囷國家標準(CNS > A4規格(2丨0X297公釐) (請先聞讀背面之注意事項再填寫本頁) 裝' 、10 411472 3122pif.doc/002 B7 五、發明説明(I]) 信號,爲反相器14與反相器15所延遲’並與由D型正反 器17輸出之一信號進行EXOR運算’而當成〇型正反器 17之資料信號而輸入至D型正反器17,D型正反器Π係 在信號km(N)之下降邊緣將所接收之資料鎖任,而接收爲 時脈信號。比如,當D型正反器17接收到邏輯“1”電位之 脈衝當成信號KM ’其中D型正反器Π輸出邏輯“〇,’之信 號,反相器I4與反相器15將邏輯“1”電位延遲,當D型正 反器I7所接收之資料爲邏輯“1”,使得信號KM下降至邏 輯“〇”電位,造成D型正反器17鎖住邏輯“1”。因此,如果 接收到信號KM之邏輯“1”電位之脈衝,當D型正反器17 所接收之資料爲邏輯信號KM下降至邏輯電位,D 型正反器Π鎖住邏輯“〇”。因此,在信號正向電路部份13 中之各個信號組與正向器係回應於由信號控制部份12輸 出之信號km(l)與km(2)之脈衝而將輸出態觸發。當由信號 控制部份12輸出之信號km(l)與km(2)之脈衝係相同於由 信號轉變偵測部份4輸出之偵測信號波形時,信號正向電 路部份13將相同於在驅動電路1所接收到之信號Si(l)與 Si(2)之信號正向。 v圖13描繪用以將兩信號經由一信號傳輸線而傳輸與接 收之驅動電路與接收電路中之不同部份之信號時序圖。信 號Si(l)與Si(2)係驅動電路1所接收之信號,而d⑴與d(2) 係由信號轉變偵測部份4輸出之信號。sig係在驅動電路中 編碼並經由傳輸線而傳輸之信號,km(l)與km(2)係在接收 電路中之信號控制部份12所解碼之信號,其波形相同於由 20 本紙張尺度適用中國國家-標準(CNS ) A4规柏H丨〇X297公釐Ί —— ——卜-------裝------訂-------锑 (請先閱讀背面之注意事項再填寫本頁) A7 B7 释J11仍 五、發明説明(矽) (請先閲讀背面之注^5^項再填寫本頁)
驅動電路中之信號轉變偵測部份4所輸出之信號。S〇(l)與 So(2)係由信號正向電路部份13所輸出之信號,其再儲存 成波形相同於驅動電路所接收之信號Si(l)與Si(2V .考圖7之驅動電路1中之信號驅動部份6所具有之系 統係如圖14。在此例中,當信號Si(l)與Si(2)有信號轉變 時,圖15中之sig_a‘係在傳輸線上,當只有信號Si(l)有 信號轉變時,圖15中之sig_b’係在傳輸線上,當只有信號 Si(2)有信號轉變時,圖I5中之sig_c’係在傳輸線上。提供 此種信號之控制電路部份之系統係描繪於圖16。此例之信 號分配如表5。 、表5 輸入信號 偵測信號 控制電路輸出 驅動電 路輸出 Si(l) Si(2) d(l) d(2) chvdd u⑴‘ u(2) ‘ u(3) ‘ 否 否 0 0 1 0 1 1 sig=Vr ef 否 是 0 1 0 0 0 1 sig(=si g_c()> Vref 是 否 1 0 0 1 1 1 sig(=si g—b‘)> Vref 是 是 1 1 0 0 0 0 sig(=si g-a‘)》 Vref 21 本紙张尺度逋用中國國家標準(CNS > A4規格(210X297公嫠) ^11472 3122pifd〇C/°°2_B7___ 五、發明説明(^) 否代表無信號轉變,是代表有信號轉變 接收電路3中之信號比較部份Π之系統如圖17,以處 理圖15中之信號,其與圖11中之信號比較部份之不同處 在於第一比較路徑僅由反相器INV1‘所組成,反相器 INV1‘之邏輯臨界電壓値甚高於圖15中之Vc’而低於Va‘。 此例之信號分配如表6。 表6 信號 k⑴‘ k(2) ‘ k(3) ‘ km(l) km(2) So⑴ S〇(2) sig=Vref 1 1 1 0 0 否 否 sig(=sig_c‘) >Vref 0 1 1 0 1 否 是 sig(=sig_b‘) >Vref 1 1 0 1 0 是 否 sig(=sig_a‘) 》Vref 0 0 1 1 1 是 是 否代表無信號轉變,是代表有信號轉變 雖然本發明已在當成例子之上述實施例中解釋,偵測到 信號轉變時,信號轉變偵測部份中之各信號轉變偵測器 DTD係產生邏輯“1”電位之脈衝,可能產生邏輯“〇”電位苯 取代邏輯“1”電位。如果應用至圖7與圖14之驅動電路, 其中只改變控制電路部份之系統,當應用至圖14之控制電 路部份之電路圖係顯示於-18中。此例之信號分配如表 7 ° 表7 22 「 - 裝 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) Ϊ c tiL P4. 3122pif.doc/002 A7 B7 五、發明説明 輸入信號 偵測信號 控制電路輸出 驅動電路 輸出 Si(l) Si(2) d(l) d(2) chvdd u(l) ‘ u(2) ‘ u(3) ‘ 否 否 1 1 0 0 1 1 sig=Vref 否 是 1 0 1 0 1 0 sig(=sig_c ‘)>Vref 是 否 0 1 1 1 1 1 sig(=sig_b ‘)>Vref 是 是 0 0 1 0 0 0 sig(=sig_a ‘)》Vref 否代表無信號轉變,是代表有信號轉變 在此例中,相同於圖1之脈衝之信號係施加至信號傳輸 線,接收電路可能包括信號比較部份與信號控制部份’如 圖17般。在接收電賂中之信號邏輯係相同於表6之信號邏 輯。 如上述般,本發明之新佈線系統之信號傳輸與接收裝置 與習知之多値邏輯電路相比,可簡化電路設計,只需改善 連接於積體電路中之功能方塊間之驅動電路與接收電路。 改善信號傳輸與接收裝置將有利於信號傳輸線之減少,而 不會大大地增加積體電路面積,能減少整個積體電路面 積。與習知多層佈線相比可減少佈線層之高密度裝置包裝 法可簡化製程。 傳輸信號之較小擺動寬度與較短之信號上升與下降時 期使得電路能快速操作。根據所偵測之信號轉變態之以小 23 I 1^ ——^1— — ^ n ^ I I η 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率(CMS > A4規格(210X297公釐) 411472 3I22pif.doc/002 A7 B7 五、發明説明(if) 頻寬三角脈衝之信號傳輸,與電源持續供應之習知信號傳 輸法相比,可相當地減少功率消耗。 綜上所述,雖然本發明已以較佳實施例揭露如上,然其 並非用以限定本發明,任何熟習此技藝者,在不脫離本發 明之精神和範圍內,當可作各種之更動與潤飾,因此本發 明之保護範圍當視後附之申請專利範圍所界定者爲準。 24 , ^ 裝 訂 I" (請先閱讀背面之註意事項再填寫本頁) 本紙張尺度適用中國國家標隼(CNS ) A4C格(210X297公釐)

Claims (1)

  1. 3122ρ44〇ί〇ί72 爲第87106888號文專利範圍修正本 A8 B8 C8 D8 修正fi ^βί3 88.11.4 申請專利範圍 經濟部智慧財產局員工消費合作社印製 ι一種新佈線系統之信號傳輸與接收裝置,該佈線系統 係在積體電路中之複數功能方塊間傳輸資料,該裝置包 括: 一條信號傳輸線’置於該功能方塊間,用以傳輸信號; 〜驅動電路,經由複數內部信號線而接收從該功能方塊 輸出之信號,將該信號之轉變組合轉換成編碼後信號,將 該編碼後信號施加至該信號傳輸線;以及 一接收電路,經由該信號傳輸線而接收由該驅動電路傳 輸來之該編碼後信號,將該編碼後信號解碼成原來之該複 數怡號,將原來之該複數信號經由複數內部信號線而輸入 至另一複數功能方塊。 2·如申請專利範圍第1項之裝置,其中該驅動電路包 括: 信號轉變偵測裝置,偵測該複數信號之轉變; 控制電路裝置,回應於由該信號轉變偵測裝置輸出之偵 測信號而輸出一開關控制信號與驅動控制信號; 信啤驅動裝置,回應於該控制電路裝置輸出之該驅動控 制信號而驅動該信號,使得在該信號傳輸線上有複數不同 信號電位; 參考電壓產生裝置,施加一參考電路至該信號傳輸線; 以及 開關裝置,回應於該控制電路裝置輸出之該開關控制信 號而將該參考電壓產生裝置所產生之該參考電壓施加或截 止至該信號傳輸線。 {請先閱讀背面之注項再填寫本頁) 裝-- - ----—訂- - -----ί^. Μ氏張尺度適用中國國家標準(CNS)/V1規格(210 25 X 297公釐) 3122ρ44〇ί〇ί72 爲第87106888號文專利範圍修正本 A8 B8 C8 D8 修正fi ^βί3 88.11.4 申請專利範圍 經濟部智慧財產局員工消費合作社印製 ι一種新佈線系統之信號傳輸與接收裝置,該佈線系統 係在積體電路中之複數功能方塊間傳輸資料,該裝置包 括: 一條信號傳輸線’置於該功能方塊間,用以傳輸信號; 〜驅動電路,經由複數內部信號線而接收從該功能方塊 輸出之信號,將該信號之轉變組合轉換成編碼後信號,將 該編碼後信號施加至該信號傳輸線;以及 一接收電路,經由該信號傳輸線而接收由該驅動電路傳 輸來之該編碼後信號,將該編碼後信號解碼成原來之該複 數怡號,將原來之該複數信號經由複數內部信號線而輸入 至另一複數功能方塊。 2·如申請專利範圍第1項之裝置,其中該驅動電路包 括: 信號轉變偵測裝置,偵測該複數信號之轉變; 控制電路裝置,回應於由該信號轉變偵測裝置輸出之偵 測信號而輸出一開關控制信號與驅動控制信號; 信啤驅動裝置,回應於該控制電路裝置輸出之該驅動控 制信號而驅動該信號,使得在該信號傳輸線上有複數不同 信號電位; 參考電壓產生裝置,施加一參考電路至該信號傳輸線; 以及 開關裝置,回應於該控制電路裝置輸出之該開關控制信 號而將該參考電壓產生裝置所產生之該參考電壓施加或截 止至該信號傳輸線。 {請先閱讀背面之注項再填寫本頁) 裝-- - ----—訂- - -----ί^. Μ氏張尺度適用中國國家標準(CNS)/V1規格(210 25 X 297公釐) 經濟部智慧財產局員工消費合作社印製 3122pifl4Jr/^»4 7 2 AS 爲第87106888號中文專利範圍修正本 §§ 88.11.4 六、申請專利範圍 \3.如申請專利範圍第2項之裝置,其中該信號轉變偵測 裝置包括相關於該複數內部信號線之複數信號轉變偵測 器,各該信號轉變偵測器具有延遲該信號之一延遲器,以 及對該信號與在該延遲器中之延遲後信號進行EXOR運算 之一 EXOR運算電路。 4. 如申請專利範圍第2項之裝置,其中該信號驅動裝置 包括相關於經由N個內部信號線而接收到之N個信號之 2N-1個信號驅動元件,各該信號驅動元件係連接於該信號 傳輸線與一驅動電源間,或連接於該信號傳輸線與接地端 間,回應於該驅動控制信號而對該信號傳輸線充電或將該 信號傳輸線放電。 5. 如申請專利範圍第2項之裝置,其中該信號轉變偵測 裝置中之信號轉變偵測結果顯示無任一個該複數信號有信 號轉變,該控制電路裝置所輸出之該開關控制信號係第一 邏輯電位,該信號轉變偵測裝置中之信號轉變偵測結果顯 示任一個該複數信號有信號轉變,該控制電路裝置所輸出 之該開_關控制信號係相反於該第一邏輯電位之第二邏輯電 位。 6. 如申請專利範圍第4項之裝置,其中該控制電路裝置 輸出之該驅動控制信號係根據該信號轉變偵測裝置輸出之 該偵測信號之邏輯組合,藉由對該2N-1個信號驅動元件充 電或放電而造成該信號傳輸線上之複數不同信號電位。 7. 如申請專利範圍第6項之裝置,其中該信號傳輸線係 傳輸比該參考電壓產生裝置所產生之該參考電壓之電位高 26 --------- ---裝- - ------訂*----I I I I ^ (請先閱讀背面之注意事項再填寫本頁) 本纸張义度適用中國國家標準(CNS>A4規格(210x 297公釐) 經濟部智慧財產局員工消費合作杜印製 3122piflill/i472 B8 爲第87106888號中文專利範圍修正本 D8 88.11.4 、申請專利範圍 或低之複數不同電位之脈衝信號。 8. 如申請專利範圍第7項之裝置,其中該脈衝信號係一 三角脈衝。 9. 如申請專利範圍第1項之裝置,其中該接收電路包 括: 信號比較裝置,將經由該信號傳輸線傳輸之信號中之信 號電位與一預設値相比較; 信號控制裝置,接收從該信號比較裝置輸出之比較後信 號,並執行邏輯運算,將在該驅動電路所接收到之該複數 信號之信號轉變解碼;以及 信號正向裝置,接收在該信號控制裝置解碼出之一信 號,並將該驅動電路接收之該複數原信號再儲存。 10. 如申請專利範圍第9項之裝置,其中該信號比較裝 置包括將該信號傳輸線之該信號與不同邏輯臨界値相比較 之複數比較路徑。 Π-如申請專利範圍第9項之裝置,其中該信號正向裝 置包括.相關於該信號控制裝置輸出之該解碼信號之信號組 與正向器’在數目上,各具有非同步邊緣觸發Τ型正反器。 12.如申請專利範圍第11項之裝置,其中該τ型正反器 包括: 延遲裝置’延遲由該信號控制裝置輸出之一解碼信號; 邏輯運算裝置,接收在該延遲裝置中延遲之該信號,並 有下一級之一信號鎖相裝置之一信號回授,以進行EXOR 運算;以及 _____Τ7_ 本紙張又度適用中國國家標準(CNS)A4規格(210 χ 297公爱) ------------ 裝--------訂-------—姨 *- (請先閱讀背面之注意事項再填寫本頁> A8 B8 C8 D8 88.11.4 411472 3122piH.doc/008 爲第S7106S88號中文專利範圍修正本 六、申請專利範圍 信號鎖相裝置,使用該信號控制裝置輸出之該解碼信 號,將該邏輯運算裝置之一信號鎖相當成一資料信號。 13. 如申請專利範圍第2項之裝置,其中該複數內部信 號線爲二,該信號驅動裝置包括: 一第一驅動電晶體,其閘極有該控制電路裝置輸出之一 第一驅動控制信號輸入,其源極接地,其汲極連接至該信 號傳輸線; 一第二驅動電晶體,其閘極有該控制電路裝置輸出之一 第二驅動控制信號輸入,其汲極連接至該信號傳輸線,其 源極連接至該電源;以及 一第三驅動電晶體,其閘極有一第三驅動控制信號輸 入,其汲極連接至該信號傳輸線,其源極接地《 14. 如申請專利範圍第13項之裝置,其中該控制電路裝 置包括: 一第一邏輯電路,對該信號轉變偵測裝置之兩個偵測信 號進行NOR運算,並當成該開關控制信號; 一箄二邏輯電路,對該兩個偵測信號進行NAND運算; 一第三邏輯電路,將該第二邏輯電路輸出之一信號反 相,當成該第一驅動控制信號;以及 一第四邏輯電路,將該第二邏輯電路輸出之信號與該兩 個偵測信號之一進行NAND運算,以當成該第三驅動控制 信號, 其中該兩個偵測信號之另一個係當成該第二驅動控制 信號。 28 tiiiltnilf — — --------^ ------ - - - ^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公釐) 經濟部智慧財產局員工消費合作社印製 3122pifl. 4« 4 72 a8 、 [Jo 爲第87106888號中文專利範圍修正本 88.11.4 六、申請專利範圍 1'5.如申請專利範圍第9項之裝置,其中該複數內部信 號線爲二,該信號比較裝置包括: 一第一比較路徑,其具有將一信號與一參考信號相比之 一差動放大器,具低邏輯臨界電壓値之一個反相器,以及 將該反相器輸出之一信號反相之另一反相器; 一第二比較路徑,包括邏輯臨界電壓値甚低之一個反相 器,以及將該反相器輸出之一信號反相之另一反相器;以 及 一第三比較路徑,包括將一信號與該參考信號相比之一 差動放大器,以及具甚高邏輯臨界電壓値之一反相器。 1.·6.如申請專利範圍第15項之裝置,其中該信號控制裝 置包括: —第一邏輯電路,將該第一比較路徑與該第二比較路徑 輸出之信號進行NAND運算,當成一第一解碼信號;以及 一第二邏輯電路,將該第二比較路徑與該第三比較路徑 輸出之信號進行NAND運算,當成一第二解碼信號。 17.即申請專利範圍第2項之裝置,其中該複數內部信 號線爲二,該信號驅動裝置包括: 一第一驅動電晶體,其閘極有該控制電路裝置輸出之一 第一驅動控制信號輸入,其源極接地,其汲極連接至該信 號傳輸線; 一第二驅動電晶體,其閘極有該控制電路裝置輸出之一 第二驅動控制信號輸入,其汲極連接至該信號傳輸線,其 源極連接至該電源;以及 本&張又度適用令國國家標準(CNS)A4規格(210 * 297公釐) ' --I --------- 裝------— —訂----線 (請先Μ讀背面之注意事項再填寫本頁> 3122pifl 472 88.11.4 A8 B8 爲第87106S明號中文專利範圍修正本 g 申請專利範圍 一第三驅動電晶體,其閘極有該控制電路裝置輸出之一 第三驅動控制信號輸入,其汲極連接至該信號傳輸線,其 源極連接至該電源。 18. 如申請專利範圍第17項之裝置,其中該信號轉變偵 測器偵測到一信號轉變時,輸出邏輯“1”電位之一偵測信 號,以及 該控制電路裝置包括: 一第一邏輯電路,對該信號轉變偵測裝置之兩個偵測信 號進行nor運算,並當成一開關控制信號; 一第二邏輯電路,對該兩個偵測信號進行NAND運算 而當成一第一驅動控制信號; 一第三邏輯電路,將該第二邏輯電路輸出之一信號反 相,當成一第二驅動控制信號;以及 一第四邏輯電路,將該第三邏輯電路輸出之信號與該兩 個偵測信號之另一個進行NAND運算,以當成一第三驅動 控制信號。 19. 如申請專利範圍第17項之裝置,其中該信號轉變偵 測器偵測到一信號轉變時,輸出邏輯“0”電位之一偵測信 號,以及 該控制電路裝置包括: 一第一邏輯電路,對該信號轉變偵測裝置之兩個偵測信 號進行NAND運算,並當成一開關控制信號; 一第二邏輯電路,對該兩個偵測信號進行NOR運算; 一第三邏輯電路,將該第二邏輯電路輸出之一信號反 30 ------------3^--------訂---------续 . - {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本ί氏張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 3122Pifl.d〇c/(^11.472 韶 爲第87106888號#專利範圍修正本 $ 8S.11.4 六、申請專利範圍 相,當成一第二驅動控制信號;以及 一第四邏輯電路,將該第二邏輯電路輸出之一信號與該 兩個偵測信號之另一個進行NOR運算,以當成一第一驅動 控制信號, 其中該兩個偵測信號之另一個係當成一第三驅動控制 信號。 20.如申請專利範圍第9項之裝置,其中該複數內部信 號線爲二,該信號比較裝置包括: 一第一比較路徑,其包括將一信號與該參考電壓相比之 一差動放大器,具低邏輯臨界電壓値之一個反相器,以及 將該反相器輸出之一信號反相之另一反相器; 一第二比較路徑,包括邏輯臨界電壓値甚高之一反相 器;以及 一第三比較路徑,包括將一信號與該參考電壓相比之一 差動放大器,以及具甚高邏輯臨界電壓値之一反相器。 (請先閱讀背面之注意事項再填寫本頁) * I »1 III—— 一6JI I I I i I 1 I I 經濟部智慧財產局員工消費合作社印製 31 本紙張叉度適用中國國家標準(CNS)A4規格(210x 297公釐)
TW087106888A 1997-05-10 1998-05-05 Signal transmission and reception device for a new wiring system TW411472B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018460A KR100447217B1 (ko) 1997-05-10 1997-05-10 새로운배선시스템용신호전송및수신장치

Publications (1)

Publication Number Publication Date
TW411472B true TW411472B (en) 2000-11-11

Family

ID=19505714

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087106888A TW411472B (en) 1997-05-10 1998-05-05 Signal transmission and reception device for a new wiring system

Country Status (5)

Country Link
US (1) US6195397B1 (zh)
JP (1) JP3018169B2 (zh)
KR (1) KR100447217B1 (zh)
DE (1) DE19820435B4 (zh)
TW (1) TW411472B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396329B1 (en) * 1999-10-19 2002-05-28 Rambus, Inc Method and apparatus for receiving high speed signals with low latency
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US7161513B2 (en) * 1999-10-19 2007-01-09 Rambus Inc. Apparatus and method for improving resolution of a current mode driver
DE10114159C2 (de) * 2001-03-22 2003-09-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Datenübertragung
US7362800B1 (en) 2002-07-12 2008-04-22 Rambus Inc. Auto-configured equalizer
US7292629B2 (en) 2002-07-12 2007-11-06 Rambus Inc. Selectable-tap equalizer
US8861667B1 (en) 2002-07-12 2014-10-14 Rambus Inc. Clock data recovery circuit with equalizer clock calibration
KR100609368B1 (ko) 2004-02-20 2006-08-08 광주과학기술원 전류모드 다치논리를 이용한 지연무관 데이터 전송회로
EP1890385A4 (en) * 2005-05-31 2010-03-24 Nec Corp METHOD AND APPARATUS FOR TRANSFERRING SIGNALS BETWEEN DEVICES
DE102006009240B4 (de) * 2006-02-28 2009-09-10 Continental Automotive Gmbh Motorsteuergerät und Verfahren zur Auswertung eines Sensorstromsignals
KR100791229B1 (ko) 2006-11-29 2008-01-03 한국전자통신연구원 낮은 정전기 전력을 소모하는 지연 무관 데이터 전송 장치
KR101173942B1 (ko) 2008-11-28 2012-08-14 한국전자통신연구원 데이터 송신 장치, 데이터 수신 장치, 데이터 전송 시스템 및 데이터 전송 방법
KR101502759B1 (ko) * 2012-03-30 2015-03-24 한국전자통신연구원 데이터 송신 장치, 데이터 수신 장치 및 데이터 전송 방법
KR102063790B1 (ko) 2014-09-24 2020-01-09 한국전자통신연구원 데이터 전송을 위한 도선의 수를 감소시키기 위한 데이터 전송 장치 및 그 방법
CN110011648A (zh) * 2019-05-16 2019-07-12 上海猎芯半导体科技有限公司 一种逻辑控制电路、及射频通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4489417A (en) * 1982-11-24 1984-12-18 International Business Machines Corporation Multi-level communication circuitry for communicating digital signals between integrated circuits
JPH06104936A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 信号伝送方法と信号伝送回路
JP2882266B2 (ja) * 1993-12-28 1999-04-12 株式会社日立製作所 信号伝送装置及び回路ブロック
GB2287622B (en) * 1994-03-17 1998-10-28 Nissan Motor Multiplex serial data communication circuit network and method and motor control system and method using multiplex serial data communication circuit network
US5450023A (en) * 1994-04-18 1995-09-12 Yozan Inc. Interface circuit using a limited number of pins in LSI applications
US5864584A (en) * 1995-02-13 1999-01-26 International Business Machines Corporation Circuitry for allowing two drivers to communicate with two receivers using one transmission line
US5761246A (en) * 1995-08-14 1998-06-02 International Business Machines Corporation Circuit for multiplexing a plurality of signals on one transmission line between chips
JP3881079B2 (ja) * 1997-03-14 2007-02-14 株式会社アドバンテスト 半導体集積回路素子

Also Published As

Publication number Publication date
JPH1127328A (ja) 1999-01-29
KR100447217B1 (ko) 2005-04-06
DE19820435B4 (de) 2007-10-11
KR19980083244A (ko) 1998-12-05
US6195397B1 (en) 2001-02-27
DE19820435A1 (de) 1998-11-12
JP3018169B2 (ja) 2000-03-13

Similar Documents

Publication Publication Date Title
TW411472B (en) Signal transmission and reception device for a new wiring system
US7893861B2 (en) Time-to-digital based analog-to-digital converter architecture
KR100512935B1 (ko) 내부 클럭신호 발생회로 및 방법
US5508648A (en) Differential latch circuit
KR101502759B1 (ko) 데이터 송신 장치, 데이터 수신 장치 및 데이터 전송 방법
JPH09270683A (ja) 相補型クロック発生器
TW543300B (en) Semiconductor integrated circuit
JP4575300B2 (ja) ダイナミック・フリップ・フロップの信号レベル置換を備えたマスタ・ラッチ回路
US7154300B2 (en) Encoder and decoder circuits for dynamic bus
TW517460B (en) Synchronous circuit for generating internal signal synchronized to external signal
US5945861A (en) Clock signal modeling circuit with negative delay
US10097168B2 (en) Current-mode clock distribution
TW541797B (en) Digital leakage compensation circuit
TW469701B (en) Analog synchronization circuit
WO2021145970A1 (en) Delay circuit that accurately maintains input duty cycle
US6998896B1 (en) Dynamic gain adjustment systems and methods for metastability resistance
TW406266B (en) Internal clock generator
US6833736B2 (en) Pulse generating circuit
TW419891B (en) Asynchronous sensing differential logic (ASDL) circuit
US9459650B2 (en) Clock pulse generator for multi-phase signaling
JP2937814B2 (ja) 出力回路
US7098695B2 (en) Dynamic-to-static logic converter
US20020158668A1 (en) CMOS bus pulsing
JP2000315381A (ja) ポインタ発生回路及びポインタ発生方法
TW449973B (en) Circuit for detecting the middle point of pulse

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees