[go: up one dir, main page]

TW202306167A - 半導體結構及其形成方法 - Google Patents

半導體結構及其形成方法 Download PDF

Info

Publication number
TW202306167A
TW202306167A TW111126214A TW111126214A TW202306167A TW 202306167 A TW202306167 A TW 202306167A TW 111126214 A TW111126214 A TW 111126214A TW 111126214 A TW111126214 A TW 111126214A TW 202306167 A TW202306167 A TW 202306167A
Authority
TW
Taiwan
Prior art keywords
rings
epitaxial
fin
ring
region
Prior art date
Application number
TW111126214A
Other languages
English (en)
Other versions
TWI850700B (zh
Inventor
陳春宇
賴彥良
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202306167A publication Critical patent/TW202306167A/zh
Application granted granted Critical
Publication of TWI850700B publication Critical patent/TWI850700B/zh

Links

Images

Classifications

    • H10W76/60—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10W42/00—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根據本揭露實施例的一半導體結構包括設置在一基板上方的一電路區域以及設置在基板上方且完全地環繞電路區域的一密封環區域。電路區域包括複數個第一鰭片、複數個第二鰭片、在第一鰭片上方的複數個n型磊晶結構、以及在第二鰭片上方的複數個p型磊晶結構。密封環區域包括完全地繞著電路區域延伸的複數個鰭片環、設置在鰭片環上方且平行於鰭片環延伸的複數個磊晶環。在密封環區域中所有鰭片環上方的所有磊晶環為p型磊晶環。

Description

半導體結構及其形成方法
本揭露實施例係有關於一種半導體結構，特別係有關於一種用於半導體裝置的密封環結構。
在半導體技術中，透過各種製造步驟處理半導體晶圓以形成積體電路(integrated circuits，IC)。通常，在同一半導體晶圓上形成多個電路或積體電路晶粒。然後切割晶圓以切出形成在其上的電路。為了保護電路免受濕氣降解、離子污染和切割製程的影響，每個積體電路晶粒周圍都形成了一個密封環。此密封環是在製造包含電路的許多層的期間形成的，上述電路包括生產線前端(front-end-of-line，FEOL)處理和生產線後端(back-end-of-line，BEOL)處理。生產線前端包括在半導體基板上形成電晶體、電容器、二極管及/或電阻器。生產線後端包括形成金屬層互連件和通孔，為生產線前端的構件提供佈線。
儘管現有的密封環結構和製造方法通常足以滿足其預期目的，但仍需要改進。例如，希望提高密封環的穩定性和可靠性。
在一範例型態中，本揭露涉及一種半導體結構。半導體結構包括：設置在一基板上方的一電路區域以及設置在基板上方且完全地環繞電路區域的一密封環區域。電路區域包括複數個第一鰭片、複數個第二鰭片、在第一鰭片上方的複數個n型磊晶結構、以及在第二鰭片上方的複數個p型磊晶結構。密封環區域包括完全繞著電路區域延伸的複數個鰭片環、設置在鰭片環上方且平行於鰭片環延伸的複數個磊晶環。在密封環區域中的所有鰭片環上方的所有磊晶環皆為p型磊晶環。
在另一範例型態中，本揭露涉及一種半導體結構。半導體結構包括：一基板、在基板上方的一電路區域以及在基板上方且完全地環繞電路區域的一密封環區域。密封環區域包括：設置在基板上且完全地環繞電路區域的複數個第一鰭片環以及複數個第二鰭片環、以及設置在第一鰭片環上方的複數個磊晶環。每一磊晶環延伸第一鰭片環的完整長度且完全地環繞電路區域。密封環區域中的所有磊晶環包括相同材料，且第二鰭片環不包含磊晶環。
在又另一範例型態中，本揭露涉及一種形成半導體結構的方法。方法包括：提供一半導體基板，包含環繞一裝置區域的一密封環區域；在裝置區域中形成從半導體基板突出的複數個鰭片，且在密封環區域中形成複數個鰭片環，其中每一鰭片環完全地環繞裝置區域；凹陷鰭片及鰭片環的頂部部分；同時在凹陷的鰭片上方長出複數個第一磊晶結構且在凹陷的鰭片環上方長出複數個磊晶環，其中第一磊晶結構及磊晶環包括一第一材料；此後，形成一遮罩，覆蓋整個密封環區域及顯露裝置區域的複數個部分；蝕刻裝置區域的顯露的部分以形成複數個凹部；以及在凹部中長出複數個第二磊晶結構，其中第二磊晶結構包括與第一材料不同的一第二材料。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
此外，與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「上方」、「較高的」及類似的用詞，係為了便於描述圖示中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外，這些空間相關用詞意欲包含使用中或操作中的裝置之不同方位。裝置可能被轉向不同方位(旋轉90度或其他方位)，則在此使用的空間相關詞也可依此相同解釋。進一步地，除非另外限定，根據在本文揭露的特定技術領域中具有通常知識者所理解的範疇，當用「大約」、「近似」等來描述數字或數字範圍時，此用語涵蓋包括所描述的數字在內的合理範圍，例如在所描述的數字的+/-10%內。舉例來說，用語「約5奈米」可以涵蓋從4.5奈米到5.5奈米、從4.0奈米到5.0奈米等尺寸範圍。
密封環結構可以與電路區塊(或晶片區塊、裝置區塊)中的結構同時形成，並且可包括與晶片區塊的電晶體中的電晶體構件類似的電晶體構件。密封環結構中的電晶體構件不像裝置區域那樣為晶片提供電性功能。相反，密封環結構中的電晶體構件圍繞並保護晶片區域免受濕氣、機械應力或其他缺陷產生機制的影響。當晶片區域包括具有n型磊晶結構(或源極/汲極結構)的n型電晶體和具有p型磊晶結構的p型電晶體時，對應的n型磊晶結構和p型磊晶結構亦可在密封環區塊中。n型磊晶結構和p型磊晶結構在不同的製程中形成。在後續形成不同類型的磊晶結構的製程中，之前形成的磊晶結構可能會由於製程限制，例如錯位和過度蝕刻而損壞，從而危及之前形成的磊晶結構的穩定性和可靠性。例如，如果先形成p型磊晶結構，則它們可能在形成n型磊晶結構的過程中由於錯位而被不慎地蝕刻。不慎的蝕刻可能影響用作密封環結構的一部分的p型磊晶結構的穩定性及/或可靠性。
本案大致有關於半導體結構及其製造製程。更特定地，本案提供一種密封環結構，包含單一種類的磊晶結構，以提升可加工性及密封環的穩定性。密封環結構中的電晶體構件不如裝置區域一樣提供電性功能給晶片。相反，密封環結構中的電晶體構件圍繞並保護晶片區塊免受濕氣、機械應力或其他缺陷產生機制的影響。因此，密封環區域中的磊晶結構種類可被操控以防止後續製程中的損壞。
在本揭露的實施例中，密封環區域中的所有磊晶結構可為相同材料且具有相同的導電種類。舉例來說，密封環區域中的所有磊晶結構為n型、p型或未摻雜的磊晶結構。在一實施例中，密封環區域中的所有磊晶結構為p型磊晶結構，其中密封環區域不包含n型磊晶結構。在另一實施例中，密封環區域中的所有磊晶結構為n型磊晶結構，其中密封環區域不包含p型磊晶結構。在一些實施例中，p型磊晶結構對密封環結構提供較高的穩定性。密封環區域中單一種類的磊晶結構預防了藉由引入不同種類的磊晶結構帶來的不慎損壞，例如：在形成後續的磊晶結構期間過度蝕刻現有的磊晶結構。技術領域中具有通常知識者應可理解，可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。
第1圖為根據本揭露，半導體結構100的頂視平面圖。半導體結構100(例如所製造的晶圓或其一部分)包括一密封環區域300，圍繞一電路區域(或裝置區域、積體電路晶粒、晶片區塊)200。在一些實施例中，半導體結構100可包括圍繞密封環300的其他一(些)密封環區域，或被密封環區域300圍繞的其他一(些)密封環。並且，密封環區域300可圍繞其他一(些)電路區域。電路區域200可包括任何電路，例如：記憶體、處理器、發射器、接收器等。電路區域200確切的功能性不限於本揭露實施例。
在本實施例中，密封環區域300包括密封環結構302(第1圖及第4圖)，具有矩形或實質上矩形的周緣，完整地環繞電路區域200。矩形周緣的四個角落被連接矩形的鄰接邊緣的斜角落線取代。在本實施例中，每一斜角落線實質上與X方向呈45º。密封環區域300更包括四個外角落區域304，設置在密封環區域300的角落處。每一外角落區域304設置在密封環結構302外側，且沿著對應的斜角落線。密封環區域300更包括四個內角落區域306，沿著對應的斜角落線設置，且在密封環結構302與電路區域200之間。外角落區域304與內角落區域306對密封環區域300提供進一步的機械強度。外角落區域304實質上呈三角形，且內角落區域306實質上呈梯形。在一些實施例中，密封環結構302可在所選的位置及/或所選的層中提供開口，以容許電路區域200與其他未在第1圖中顯示的電路區域之間的互連。在一些實施例中，密封環區域300可具有非矩形的形狀。
第2圖為第1圖所示的電路區域200中區塊A的放大頂視平面圖。電路區域200包括縱向地沿著X方向定向的鰭片(主動區域)220、設置在鰭片220之間且將鰭片220分開的隔離結構230、縱向地沿著Y方向定向且在鰭片220上方的閘極結構240、以及縱向地沿著Y方向定向且在鰭片220上方的接觸結構260。上述元件形成一基體(matrix)，且電晶體形成在鰭片220與閘極結構240之間的交會處。電晶體可為平面的金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field effect transistor，MOSFET)或多閘極電晶體。多閘極電晶體大致上係指具有閘極結構的裝置或其一部分，設置在通道區域多於一側的上方。多閘極裝置越來越常見的範例有鰭式場效電晶體(Fin-like field effect transistors，FinFETs)及多橋通道(multi-bridge-channel，MBC)電晶體。鰭式場效電晶體具有架高的通道，被多於一側上的一閘極包覆(舉例來說，閘極將從基板延伸的半導體材料的一「鰭片」的頂部及側壁包覆)。一多橋通道電晶體具有一閘極結構，可部分地或完全地繞著通道區域延伸，以在二或多側上提供通道區域的觸及。因為其閘極結構環繞通道區域，多橋通道電晶體亦可稱為環繞閘極電晶體(surrounding gate transistor，SGT)或環閘極(gate-all-around，GAA)電晶體。
應注意的是，雖然鰭片220及閘極結構240在第2圖中繪示為沿著X方向或Y方向連續地延伸，根據半導體結構100的電路設計，鰭片220及閘極結構240可藉由複數個介電特徵分成複數個片段。
第3圖為第1圖中所示的密封環區域300中，區塊B的放大頂視平面圖。密封環區域300包括沿著Y方向縱向地設置的鰭片式結構320、設置在鰭片式結構320之間且分開鰭片式結構320的隔離結構330、沿著Y方向縱向地設置的閘極式結構340、以及沿著Y方向縱向地設置在鰭片式結構320上方的接觸結構360。再參照第1圖，每一鰭片式結構320、閘極式結構340、接觸結構360及隔離結構330形成連續的環狀，完全地環繞電路區域200，且藉此可在本文中被稱為鰭片環320、閘極環340、接觸環360及隔離環330。每一鰭片環320、閘極環340、接觸環360及隔離環330同心地圍繞(或完全地環繞)電路區域200，且彼此實質上平行地延伸。
密封環區域300可包括鰭式場效電晶體構件、環閘極電晶體的構件、其他種類的電晶體及上述之組合。密封環區域300中的電晶體構件與裝置區域中的電晶體同時形成，且與裝置區域的種類一致。舉例來說，若電路區域包括鰭式場效電晶體，密封環區域包括類似於且對應鰭式場效電晶體中的構件。在另一範例中，若電路區域包括環閘極電晶體，密封環區域包括類似於且對應環閘極電晶體中的構件。包括鰭式場效電晶體式構件的密封環區域300的剖面圖連同第4圖至第9圖一起討論。類似地，包括環閘極式電晶體的密封環區域300的剖面圖連同第10圖至第16圖一起討論。
第4圖為沿著第1圖及第3圖所示的線段1-1，密封環區域300中半導體結構100的剖面圖，其中密封環區域300包括鰭式場效電晶體式構件。鰭片環320從半導體基板102沿著Z方向成對地突出且彼此平行。每對鰭片環320之間的間隙G 1及每對的兩個鰭片環320之間的間隙G 2在密封環區域300中可沿著X方向有所變化。在本實施例中，密封環區域300在每對鰭片環320之間具有均勻的間隙G 1，在每對的兩個鰭片環320之間具有均勻的間隙G 2，其中間隙G 1大於間隙G 2。鰭片環320可包括矽、鍺、矽鍺或其他適合的半導體材料。
半導體結構100更包括閘極環340，設置在密封環區域300中的鰭片環320上方。每一閘極環340形成實質上的環形，平行於鰭片環320延伸且圍繞電路區域200。每一閘極環340形成在一或多個鰭片環320上方。在一些實施例中，閘極環340形成在一或多對鰭片環320上方。舉例來說，在第4圖所繪示的實施例中，閘極環340形成在兩對鰭片環320上方。每一閘極環340的寬度大於每一鰭片環320的寬度。據此，閘極環340覆蓋設置於下方的鰭片環320，如第3圖及第4圖所示。如第5圖及第6圖所示，每一閘極環340包括一閘極電極344以及設置在鰭片環320與閘極電極344之間且將鰭片環320及閘極電極344分開的一閘極介電層342。閘極電極344可包括鎢、氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、二矽化鋯(ZrSi 2)、二矽化鉬(MoSi 2)、二矽化鉭(TaSi 2)、二矽化鎳(NiSi 2)、鈦、鋁化鉭(TaAl)、碳化鉭鋁(TaAlC)、氮化鋁鈦(TiAlN)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮化矽鉭(TaSiN)、錳、鋯、其他適合的功函數金屬、或上述之組合。閘極介電層242可包括高介電常數的介電材料，例如：氧化鉿(ZrO 2)、氧化鈦(TiO 2)、氧化鉿鋯(HfZrO)、氧化鉭(Ta 2O 3)、矽酸鉿(HfSiO 4)、氧化鋯(ZrO 2)、矽酸鋯(ZrSiO 2)、氧化鑭(LaO)、氧化鋁(AlO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta 2O 5)、氧化釔(Y 2O 3)、鈦酸鍶(STO)、鈦酸鋇(BTO)、鋯酸鋇(BaZrO)、氧化鉿鋯(HfZrO)、氧化鉿鑭(HfLaO)、氧化鑭矽(LaSiO)、矽酸鋁(AlSiO)、氧化鉿鉭(HfTaO)、氧化鉿鈦 (HfTiO)、鈦酸鍶鋇((Ba,Sr)TiO 3，BST)、氧化鋁(Al 2O 3)、氮化矽(Si 3N 4)、氮氧化矽(SiON)、上述之組合或其他適合的材料。
如第5圖所示，在沿著第1圖、第3圖及第4圖所示的線段2-2，密封環區域300的剖面圖中，閘極介電層342接觸鰭片環320的頂部表面。如第6圖所示，在沿著第4圖所示的線段3-3，密封環區域300的剖面圖中，閘極介電層342接觸隔離結構330的頂部表面。在一實施例中，閘極介電層342可包括介電材料例如：氧化鉿(HfO 2)，且可藉由化學氧化、熱氧化、原子層沉積(atomic layer deposition，ALD)、化學氣相沉積(chemical vapor deposition，CVD)及/或其他適合的方法。閘極電極344可包括單層或多層結構，且可包括氮化鈦(TiN)、氮化鉭(TaN)、鋁化鈦(AlTi)或鎢。
再參照第4圖，半導體結構100更包括磊晶結構350，設置在密封環區域300中的鰭片環320上方。磊晶結構350及閘極環340設置在不同的鰭片環320或不同組的鰭片環320上方。每一磊晶結構350形成實質上的環形，圍繞電路區域200，且因此在下文中稱為磊晶環350。每一磊晶環350繞著整個電路區域200平行於鰭片環320延伸。
密封環區域中所有的磊晶環350包括一相同材料。舉例來說，密封環區域300中所有的磊晶環350為p型磊晶環。在另一範例中，密封環區域300中所有的磊晶環350為n型磊晶環。在又另一範例中，密封環區域300中所有的磊晶環350為未摻雜的磊晶環。p型磊晶材料可包括矽鍺(磊晶矽鍺)(epi SiGe)，其中矽鍺摻雜有p型摻雜劑例如：硼、鎵、銦及/或其他p型摻雜劑。n型磊晶材料可包括矽(磊晶矽)(epi Si)或碳化矽(磊晶碳化矽)(epi SiC)，其中矽或碳化矽摻雜有n型摻雜劑例如：砷、磷及/或其他n型摻雜劑。未摻雜的磊晶環可包括矽鍺、矽或碳化矽而不包含任何摻雜劑。不像電路區域200中的磊晶結構，密封環區域300中的磊晶環350不如電晶體的主動構件一般具有電子功能。相反，磊晶環350為密封環結構302的部分，用於保護電路區域200免受灰塵、濕氣、機械應力及/或其他損壞源的損壞。密封環區域300中所有的磊晶環350皆用相同的材料防止了若在磊晶環350之中利用不同材料可能發生的非意欲損壞，且不會影響磊晶環350作為密封環結構302一部分的功能性。
每一磊晶環350形成在一或多個鰭片環320上方。舉例來說，在第4圖繪示的實施例中，磊晶環350形成在一對鰭片環320上方。磊晶環350可彼此分開或彼此合併在一起，或上述之組合。舉例來說，設置在第一對鰭片環320上方的磊晶環350a與設置在第二對鰭片環320上方的磊晶環350b合併在一起，其中第二對鰭片環320鄰接第一對鰭片環320(第4圖)。兩個合併的磊晶環350亦稱為磊晶對350。相鄰的磊晶對350可進一步合併在一起，如第9圖所示。
仍參照第4圖，半導體結構100更包括設置在磊晶環350上方的矽化物層352。每一矽化物層352形成實質上的環形，圍繞密封環區域中的電路區域200，且因此在下文中稱為矽化物環352。至少在一些實施例中，矽化物環352實質上平行於磊晶環350且環繞整個電路區域200。在一些實施例中，矽化物環352設置在個別的磊晶環350上方，且彼此分開。在替代的實施例中，如第7圖所示，矽化物環352設置在合併的磊晶環350上方，以形成合併的矽化物環352。磊晶環350可包括矽化鎳、矽化鈷、矽化鎢、矽化鉭、矽化鈦、矽化鉑、矽化鉺、矽化鈀、其他合適的矽化物、或上述之組合。
半導體結構100更包括設置在矽化物環352上方的接觸結構360。雖然磊晶環350可為連續的環形以環繞電路區域200，接觸結構360可形成或可不形成連續的環以圍繞電路區域200。第7圖及第8圖繪示沿著線段4-4的剖面圖，以繪示連續的及分段的接觸結構360。在第7圖所代表的一些實施例中，每一接觸結構360在密封環區域中形成實質的環形，圍繞電路區域200，且因此在下文中稱為接觸環360。接觸環360可落在(其間有矽化物環352，若存在矽化物環352)單一磊晶環350上(如第7圖所示)或合併的磊晶環350上(如第9圖所示)。接觸環360(透過矽化物環352，若存在矽化物環352)連接磊晶環350與密封環結構302後續在生產線後端形成的部分。接觸環360可包括任何適合的導電材料，例如：鈷、鎢、釕、銅、鋁、鈦、鎳、金、鉑、鈀、氮化鈦、氮化鉭、鉭及/或其他適合的導電材料。在第8圖代表的一些實施例中，每一接觸結構360藉由複數個層間介電質(interlayer dielectric，ILD)特徵640分隔，且變成分段的(不連續)。在所繪示的實施例中，層間介電質特徵640延伸至矽化物環352中，且將矽化物環352分開成不同的分段。在其他實施例中，層間介電質特徵640不延伸經過整個矽化物環352，讓矽化物環352實質上為完整的。
仍參照第4圖，鰭片環320、隔離環330、閘極環340、磊晶環350及接觸環360在密封環區域300中交替地沿著X方向設置。設置在兩個鄰接的閘極環340之間的磊晶環350的數量及接觸環360的數量在密封環區域300中可沿著X方向有所變化。舉例來說，在第4圖所繪示的實施例中，四對鰭片環(八個鰭片環)320及一個接觸環360設置在兩個鄰接的閘極環340之間。此種配置提升可加工性及密封環的穩定性。舉例來說，閘極環340、磊晶環350及接觸環360的間距配置以配合電路區域中的圖案密度，以提升拓樸(topography)及防止後續化學機械平坦化製程中的凹陷(dishing)。兩個相鄰閘極環340之間的多個磊晶環350，尤其是合併在一起的時候，為接觸環360提供更佳的落下表面及穩定性。
第10圖及第11圖為沿著第1圖及第10圖所示的線段1-1及線段2-2，密封環區域300中半導體結構100的剖面圖，其中密封環區域300包括環閘極式構件。環閘極電晶體的鰭片(主動區域)藉由交替地堆疊第一半導體層322及第二半導體層323而形成。在一些例子中，第一半導體層322包括矽且第二半導體層323包括矽鍺，使得第二半導體層323可在通道釋放製程中選擇性地被移除。然而，因為密封環區域300中的閘極環340平行於鰭片環320’延伸，鰭片環320’中的第二半導體層323不被選擇性移除。據此，如第10圖所示，第一半導體層322及第二半導體層323皆留在鰭片環320’中。除了明確點出的型態，以上參照第4圖至第9圖討論的密封環區域300的實施例亦適用於包括環閘極式構件的密封環區域300。如第10圖所示，每一鰭片環320’沿著X方向直接設置在兩個磊晶環350’之間。
如第10圖及第11圖所繪示，密封環區域300包括環閘極式構件。在第10圖所繪示的實施例中，每一閘極環340’設置在其中一個鰭片環320’上方，每一鰭片環320’包括第一半導體層322，其間插入有第二半導體層323。在一些實施例中，不是所有的鰭片環320’皆設置在閘極環340’下方。換句話說，有些鰭片環320’可不包含任何在上面的閘極環340’。閘極環340’包括閘極介電層342及閘極電極344。閘極介電層342將閘極電極344從鰭片環320’最頂部的第一半導體層322的頂部表面分開。半導體結構100更包括閘極間隔件346及內間隔件348，設置在閘極環340’的側壁上。內間隔件將第二半導體層323從磊晶環350’分開，但兩者不具有電性功能。
密封環區域300更包括虛設鰭片環332，設置在鰭片環320’之間且繞著電路區域200，以提供隔離且調整鰭片環320’之間的距離。磊晶環350’亦設置在鰭片環320’與虛設鰭片環332之間。密封環區域300中所有的磊晶環350’皆由相同材料形成，以防止藉由形成包括多於一種材料的磊晶環350’帶來的不慎損壞。
第10圖所示的密封環區域300亦包括接觸結構360，每一接觸結構360至少部分地設置在磊晶環350’上方。在第10圖代表的一些實施例中，每一接觸結構360設置在一磊晶環350’及一虛設鰭片環332上方。在一些具體實施例中，矽化物環352可設置在磊晶環350’與接觸結構360之間。雖然磊晶環350可為連續的環形以環繞電路區域200，接觸結構360可形成或可不形成連續的環以圍繞電路區域200。第12圖及第13圖繪示沿著線段4-4的剖面圖，以繪示連續的及分段的接觸結構360。在第12圖代表的一些實施例中，每一接觸結構360在密封環區域中形成環形，圍繞電路區域200，且因此在下文中稱為接觸環360。接觸環360(透過矽化物環352，若存在矽化物環352)連接磊晶環350與密封環結構302後續在生產線後端形成的部分。接觸環360可包括任何適合的導電材料，例如：鈷、鎢、釕、銅、鋁、鈦、鎳、金、鉑、鈀、氮化鈦、氮化鉭、鉭及/或其他適合的導電材料。在第13圖代表的一些實施例中，每一接觸結構360藉由複數個層間介電質(ILD)特徵640分隔，且變成分段的(不連續)。在所繪示的實施例中，層間介電質特徵640延伸至矽化物環352中，且將矽化物環352分開成不同的分段。在其他實施例中，層間介電質特徵640不延伸經過整個矽化物環352，讓矽化物環352實質上為完整的。
在一些第14圖所示的替代實施例中，每一鰭片環320’夾在虛設鰭片環332與偏重(lopsided)磊晶環353之間。亦即，鰭片環320’不夾在兩個磊晶環350’之間。因為每一鰭片環320’的側壁被推到底以抵接虛設鰭片環332，內間隔件348僅形成鄰接每一第二半導體層323的一端。換句話說，沿著X方向，每一第二半導體層323設置在虛設鰭片環332與內間隔件348之間。
第14圖所示的密封環區域300亦包括接觸結構360，每一接觸結構360至少部分地設置在偏重磊晶環353上方。在第14圖代表的一些實施例中，每一接觸結構360設置在偏重磊晶環353及虛設鰭片環332上方。在一些具體實施例中，矽化物環352可設置在磊晶環350’與接觸結構360之間。雖然偏重磊晶環353可為連續的環形以環繞電路區域200，接觸結構360可形成或可不形成連續的環以圍繞電路區域200。第15圖及第16圖繪示沿著線段4-4的剖面圖，以繪示連續的及分段的接觸結構360。在第15圖代表的一些實施例中，每一接觸結構360在密封環區域300中形成環形，圍繞電路區域200，且因此在下文中稱為接觸環360。接觸環360連接磊晶環350(透過矽化物環352，若存在矽化物環352)與密封環結構302後續在生產線後端形成的部分。接觸環360可包括任何適合的導電材料，例如：鈷、鎢、釕、銅、鋁、鈦、鎳、金、鉑、鈀、氮化鈦、氮化鉭、鉭及/或其他適合的導電材料。在第16圖代表的一些實施例中，每一接觸結構360藉由複數個層間介電質(ILD)特徵640分隔，且變成分段的(不連續)。在所繪示的實施例中，層間介電質特徵640延伸至矽化物環352中，且將矽化物環352分開成不同的分段。在其他實施例中，層間介電質特徵640不延伸經過整個矽化物環352，讓矽化物環352實質上為完整的。
第17圖繪示第1圖所示區塊C的放大頂視平面圖。在本揭露中，電晶體式構件選擇性地放置在密封環區域300的外角落區域304及內角落區域306中。密封環區域300中的電晶體式構件不具有電性功能，且形成以減少製程變化，例如：後續化學機械平坦化(chemical mechanical planarization，CMP)製程期間的凹陷問題或其他種類的製造製程問題。外角落區域304及內角落區域306可包括一或多個從鰭片420、隔離結構430、磊晶結構450、矽化物層452、閘極結構440、接觸結構460、其他適合的構件、或上述之組合中所選擇的電晶體式構件。此些構件縱向地以直線設置，且實質上平行於斜角落線，且因此稱為鰭片420、隔離線430、磊晶線450、矽化物線452、閘極線440及接觸線460。外角落區域304及內角落區域306中的電晶體式構件與它們在電路區域200及密封環區域300中的相對部分(counterparts)同時形成。除了明確指出的差異，外角落區域304及內角落區域306包括類似於上述參照電路區域200及密封環區域300所描述的電晶體式構件。
第18圖繪示沿著第17圖所示的線段5-5，外角落區域304的剖面圖。線段4-4是半導體結構100的對角線，與X方向形成45º角。外角落區域304包括鰭片420、隔離結構430、磊晶結構450、矽化物層452及接觸結構460。外角落區域304具有間隙區域465，其中鰭片420不包含在上方的閘極結構440、磊晶結構450及接觸結構460。間隙區域465包括直接設置在鰭片420上方且接觸鰭片420的矽化物層452。矽化物層452與電路區域200中的閘極介電層242及密封環區域300中的矽化物環352同時，形成在鰭片420上方。間隙區域465縱向地設置，實質上垂直於鰭片420的縱向方向。沿著間隙區域465的長度方向的延伸線與鰭片420、閘極結構440、磊晶結構450及矽化物層452在外角落區域304中交會(第4圖)。
第19圖繪示沿著第17圖所示的線段5-5，內角落區域306的剖面圖。內角落區域306包括鰭片420、隔離結構430、矽化物層452及接觸結構460。第19圖所示的內角落區域306的剖面區域不包括閘極結構440及磊晶結構450。內角落區域306的其他剖面區域可包括類似於第18圖所示的閘極結構440及磊晶結構450。矽化物層452直接沉積在鰭片420上且直接接觸鰭片420。接觸結構460設置在部分鰭片420的上方(其中矽化物層452設置在其間，若存在矽化物層452)。鰭片420的剩餘部分不包含閘極結構440、磊晶結構450及接觸結構460。外角落區域304及內角落區域306為了各種機械性考量而如此設計，例如：在切割製程期間防止晶片角落處的層剝落。
第20圖為根據本揭露的各種型態，用於製造半導體結構100的方法500的流程圖，半導體結構100在以上參照第1圖至第8圖及第10圖至第19圖討論。可在方法500之前、其間、及之後提供附加的操作，且對於方法500的一些附加實施例，一些所描述的操作可被移動、取代或刪除。方法500在以下連同第21圖至第54圖描述，第21圖至第54圖繪示根據一些實施例，根據方法500在製造的各種步驟中，半導體結構100的各種剖面圖。在此些圖式中，第21圖及第22圖為第1圖中半導體結構100的電路區域200中的區塊A及密封環區域300中的區塊B的三維立體圖；第23圖、第27圖、第31圖、第35圖、第39圖、第43圖、第47圖及第51圖為沿著第21圖中的線段6-6，半導體結構100的剖面圖；第24圖、第28圖、第32圖、第36圖、第40圖、第44圖、第48圖及第52圖為沿著第22圖中的線段2-2，半導體結構100的剖面圖；第25圖、第29圖、第33圖、第37圖、第41圖、第45圖、第49圖及第53圖為沿著第21圖中的線段7-7，半導體結構100的剖面圖；第26圖、第30圖、第34圖、第38圖、第42圖、第46圖、第50圖及第54圖為沿著第22圖中的線段1-1，半導體結構100的剖面圖。
在以下詳細描述的半導體結構100繪示電路區域200中的鰭式場效電晶體及密封環區域300中鰭式場效電晶體的構件，如連同第1圖至第9圖及第17圖至第19圖所繪示的。為了簡單且輕易的理解而提供此些實施例，並不一定將實施例限制為任何類型的裝置、任何數量的裝置、任何數量的區域或任何區域結構的配置。 舉例來說，相同的發明概念可以應用於製造包含環閘極(GAA)電晶體的裝置。此外，半導體結構100可以是在積體電路或其一部分的處理期間製造的中間裝置，可包括靜態隨機存取記憶體(static random access memory，SRAM)及/或邏輯電路、例如電阻器、電容器和電感器的被動構件，及主動構件例如：P通道場效電晶體(PFETs)、N通道場效電晶體(NFETs)、鰭式場效電晶體(FinFETs)、環閘極場效電晶體(GAA FET)、金屬氧化物半導體場效電晶體(MOSFET)、互補式金氧半導體(CMOS)電晶體、雙極電晶體、高電壓電晶體、高頻電晶體、其他記憶體單元及其上述之組合。 在整個本揭露中，除非另有例外，相似的參考符號表示相似的特徵。
在操作502，參照第20圖及第23圖至第30圖，方法500接收一半導體基板(或基板)102。在本實施例中，半導體基板102為矽基板。替代地，半導體基板102可包括另一元素半導體，例如：鍺；複合物半導體，包括：碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦；合金半導體，包括：矽鍺、磷化砷化鎵(GaAsP)、銦砷化鋁(AlInAs)、鎵砷化鋁(AlGaAs)、砷化鎵銦(GaInAs)、磷化鎵銦(GaInP)、及/或砷磷化鎵銦(GaInAsP)；或上述之組合。在又另一替代實施例中，半導體基板102為絕緣層上覆半導體(semiconductor-on-insulator，SOI)，例如內埋的介電層。
半導體基板102更包括電路區域200中的鰭片(或主動區域)220(包括鰭片220a及鄰接鰭片220a的鰭片220b)以及密封環區域300中的鰭片環320。鰭片220沿著Y方向上的平行線形成在電路區域200中，且每一鰭片環320以環形形成在密封環區域300中，圍繞電路區域200。在本揭露中，鰭片220及鰭片環320被當成半導體基板102的一部分。鰭片220及鰭片環320可利用適合的製程製造，包括光微影及蝕刻製程。光微影製程可包括形成一光阻層(抗蝕劑)覆蓋半導體基板102，將抗蝕劑曝露至一圖案，執行後曝露烘烤製程，且將抗蝕劑顯影以形成包括抗蝕劑的遮罩元件。遮罩元件然後被用以蝕刻凹部至半導體基板102中，讓鰭片220及鰭片環320留在半導體基板102上。蝕刻製程可包括乾蝕刻、濕蝕刻、反應離子蝕刻(reactive ion etching，RIE)及/或其他適合的製程。替代地，在本實施例中，利用雙圖案微影(double-patterning lithography，DPL)製程形成鰭片220及鰭片環320，其中利用心軸(mandrels)以形成鰭片220及鰭片環320。心軸形成在半導體基板102上方，以支持其側壁上方的較薄間隔件。後續將心軸移除且留下間隔件單獨作為蝕刻半導體基板102的遮罩。半導體基板102被保護在間隔件下的部分形成鰭片220及鰭片環320。鰭片220及鰭片環320可成對地形成，從心軸的兩側壁衍伸。用以形成鰭片220及鰭片環320的數種其他方法實施例可為適合的。
鄰接的鰭片220及鄰接的鰭片環320分別被隔離結構230及隔離環330分開。隔離結構230及隔離環330可由氧化矽、氮化矽、氮氧化矽、摻氟矽酸鹽玻璃(fluorine-dope silicate glass，FSG)、低介電常數介電材料及/或其他適合的絕緣材料。隔離結構230及隔離環330可為淺溝槽隔離(shallow trench isolation，STI)結構。在一實施例中，隔離結構230及隔離環330藉由在半導體基板102中蝕刻溝槽而形成，例如：作為鰭片220及鰭片環320形成製程的一部分。溝槽可然後被填充有隔離材料，然後是化學機械平坦化(CMP)製程。其他隔離特徵例如：場氧化物、區域矽氧化(LOCal Oxidation of Silicon，LOCOS)及/或其他適合的結構是可能的。隔離結構230及隔離環330可包括多層結構，舉例來說，具有一或多個熱氧化物襯層。
仍參照第20圖及第23圖至第30圖，方法500更在電路區域200中形成虛設閘極結構241且在密封環區域300中形成虛設閘極環341。虛設閘極結構241縱向地實質上垂直於鰭片220的縱向方向設置，而虛設閘極環341縱向地實質上平行於鰭片環320的縱向方向設置。虛設閘極結構241及虛設閘極環341可包括閘極間隔件246及閘極間隔件346(分別)、硬遮罩層(圖未示)以及覆蓋層(圖未示)。閘極間隔件246及閘極間隔件346可包括單層或多層結構，且可包括介電材料例如：氮化矽(SiN)。在一實施例中，虛設閘極結構241及虛設閘極環341包括多晶矽。閘極間隔件246及閘極間隔件346可藉由原子層沉積、熱沉積或其他適合的方法形成。在一些實施例中，虛設閘極結構241及虛設閘極環341為犧牲閘極結構，即，用於最終閘極堆疊的占位符(placeholder)。在本揭露中，鰭片220及鰭片環320、隔離結構230及隔離環330、虛設閘極結構241以及虛設閘極環341皆被當成半導體基板102的一部分。在一些實施例中，如參照第19圖所說明的，磊晶結構及閘極結構並未形成在內角落區域306中。
在操作504，參照第20圖及第27圖至第30圖，方法500蝕刻電路區域中的鰭片220a及密封環區域中的鰭片320，以分別形成凹部222及凹部324，同時電路區域中的鰭片220b被保護在遮罩600下方。蝕刻製程可為乾(電漿)蝕刻、濕蝕刻等。在一實施例中，蝕刻製程包括運用溴化氫/氯氣/氧氣/氦(HBr/Cl 2/O 2/He)的結合的乾蝕刻製程。在另一實施例中，蝕刻製程包括運用甲鍺烷/氫氯酸/氫氣/氮氣(GeH 4/HCl/H 2/N 2)的結合的乾蝕刻製程。遮罩600可包括光阻遮罩或其他適合的遮罩，且在蝕刻製程之後移除。在此之後，可用氫氟酸(HF)溶液或其他適合的溶液，執行清潔凹部222及凹部324的清潔製程。
在操作506，參照第20圖及第31圖至第34圖，方法500繼續以在凹部222中長出磊晶結構250a且在凹部324中長出磊晶環350。密封環區域300中的磊晶結構250a及磊晶環350在磊晶製程中同時形成，且包括與參照第2圖所討論一樣的材料。磊晶製程可利用化學氣相沉積(CVD)沉積技術(例如：氣相磊晶(VPE)及/或超高真空化學氣相沉積(UHV-CVD))、分子束磊晶、其他適合的磊晶生長製程、或上述之組合。磊晶製程可利用氣體及/或液體前驅物，與鰭片220a及鰭片環320的組成交互作用。磊晶結構250a及磊晶環350可包括矽鍺或鍺，且可摻雜有硼、其他的p型摻雜劑或上述之組合。替代地，磊晶結構250a及磊晶環350可包含矽，且可摻雜有碳、磷、砷、其他的n型摻雜劑或上述之組合。在另一些替代的實施例中，磊晶環350可包括矽鍺、鍺或矽，而不包含摻雜劑。未摻雜的磊晶環350與磊晶結構250a在分開的製程中形成。在本實施例中，磊晶結構250a及磊晶環350包括摻雜有p型摻雜劑的矽鍺。在一些實施例中，磊晶結構250a及磊晶環350包括多於一層磊晶半導體層。
在操作508，參照第20圖及第35圖至第38圖，方法500在半導體結構100上方形成遮罩620。遮罩620完全覆蓋密封環區域300且部分地覆蓋電路區域200。舉例來說，磊晶結構250a被覆蓋在遮罩620下，且電路區域200中的鰭片220b被顯露。遮罩620防止在後續製程(例如將在以下說明的磊晶結構250b的形成)期間對密封環區域(尤其是對磊晶環350)以及裝置區域的不慎損壞。遮罩620可包括與參照第27圖至第30圖所討論的遮罩600一樣的組成，且可如遮罩600類似地形成。
在操作510，參照第39圖至第42圖，方法500蝕刻鰭片220b以在鰭片220b的源極/汲極區域中形成凹部224，而鰭片220的一部分及整體密封環區域300被遮罩620覆蓋。蝕刻製程可為乾(電漿)蝕刻、濕蝕刻等。鰭片220b的蝕刻可能不慎損壞半導體結構100的其他構件。舉例來說，在錯位的情況下，鰭片220b的蝕刻可能意外地蝕刻磊晶結構250a的部分。若密封環區域300中磊晶環350在蝕刻凹部224的期間不慎被蝕刻，會影響密封環結構302的穩定性及可靠性。在本實施例中，整個密封環區域300被遮罩620覆蓋。遮罩620防止任何可能在凹部224的蝕刻期間發生的不慎損壞，藉此提升密封環結構302的穩定性及可靠性。應注意的是，在密封環區域300中唯有的磊晶環就是磊晶環350。磊晶環350為單一種類，選自n型、p型或未摻雜的磊晶環。換句話說，密封環區域300中所有的磊晶環為相同種類，選自n型、p型或未摻雜的磊晶環。
在操作512，參照第20圖及第43圖至第46圖，方法500繼續以在電路區域200中的凹部224中長出磊晶結構250b。磊晶結構250b包括不同於磊晶結構250a及磊晶環350的材料。舉例來說，若磊晶結構250a及磊晶環350為p型磊晶結構，磊晶結構250b為n型磊晶結構。類似地，若磊晶結構250a及磊晶環350為n型磊晶結構，磊晶結構250b為p型磊晶結構。在形成磊晶結構250b的期間，密封環區域300完全覆蓋在遮罩620下方，且藉此仍具有單一種類的磊晶環350且不包含磊晶結構250b。在一些實施例中，磊晶結構250a、磊晶結構250b及磊晶環350並未形成在內角落區域306中。後續地利用任何適合的製程移除遮罩620，例如：灰化及/或光阻去除。
在操作512，參照第20圖及第47圖至第54圖，方法500執行進一步的操作，例如包括：用閘極結構240及閘極環340分別取代虛設閘極結構241及虛設閘極環341、以及形成接觸結構260及接觸環360。
參照第47圖至第50圖，藉由程序例如：沉積及化學機械平坦化，層間介電質(ILD)層640形成在半導體基板102上方。在一實施例中，層間介電質層640藉由流動式化學氣相沉積(flowable CVD，FCVD)製程形成。然後，對層間介電質層640執行化學機械平坦化製程，以顯露虛設閘極結構241及虛設閘極環341。後續地，虛設閘極結構241及虛設閘極環341藉由一或多個選擇性的蝕刻製程移除，藉此在電路區域200中形成開口243且在密封環區域300中形成開口343。在蝕刻製程期間，閘極間隔件246及閘極間隔件346為完整的。
參照第51圖至第54圖，一或多個材料層沉積至開口243及開口343中，以分別形成閘極結構240及閘極環340。在本實施例中，每一閘極結構240及閘極環340分別在閘極介電層242及閘極介電層342上方包括閘極介電層242及閘極介電層342、閘極電極244及閘極電極344。每一閘極介電層242及閘極介電層342可包括高介電常數介電材料，例如：二氧化鉿(HfO 2)、氧化鑭(La 2O 3)、其他適合的材料、或上述之組合。每一金屬閘極電極244及閘極電極344可包括至少一功函數金屬層以及設置在其上方的主體(bulk)導電層。功函數(work function)金屬層可為p型或n型功函數金屬層。功函數金屬的範例包括：氮化鈦(TiN)、氮化鉭(TaN)、氮化鎢(WN)、二矽化鋯(ZrSi 2)、二矽化鉬(MoSi 2)、二矽化鉭(TaSi 2)、二矽化鎳(NiSi 2)、鈦、鋁化鉭(TaAl)、碳化鉭鋁(TaAlC)、氮化鋁鈦(TiAlN)、碳化鉭(TaC)、氮碳化鉭(TaCN)、氮化矽鉭(TaSiN)、錳、鋯、其他適合的功函數金屬、或上述之組合。主體導電層可包括銅、鎢、鋁、鈷、釕、其他適合的材料、或上述之組合。閘極結構240及閘極環340可更包括其他材料層(未繪示)，例如：介面層、覆蓋層、障壁層、其他適合的層、或上述之組合。閘極結構240及閘極環340的各種層可藉由各種方法形成，包括：原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、其他適合的方法、或上述之組合。在形成主體導電層之後，執行一或多個化學機械平坦化製程以移除形成在層間介電質層640的頂部表面上的多餘材料，藉此平坦化半導體結構100。
仍參照第20圖及第51圖至第54圖，方法500在操作514更在磊晶結構250a、磊晶結構250b及/或磊晶環350上方分別形成接觸結構260及接觸環360。每一接觸結構260及接觸環360可包括任何適合的導電材料，例如：鈷、鎢、釕、銅、鋁、鈦、鎳、金、鉑、鈀、及/或其他適合的導電材料。方法500可經由一連串圖案化及蝕刻製程，在層間介電質層640中形成一源極/汲極接觸開口(或溝槽，圖未示)，且接續利用任何適合的方法將導電材料沉積在源極/汲極接觸開口中，上述適合的方法例如：化學氣相沉積、原子層沉積、物理氣相沉積(physical vapor deposition，PVD)、電鍍、及/或其他適合的製程。
方法500在操作514可執行進一步的製造，例如：生產線中端(mid-end-of-line，MEOL)處理和生產線後端(BEOL)處理。舉例來說，方法500可形成連接至閘極結構240及/或閘極環340的閘極貫孔，形成連接至接觸結構260及接觸環360的接觸貫孔，以及形成嵌設在介電層中、包含線路和貫孔的一或多個互連層。一或多個互連層連接各種電晶體的閘極、源極及汲極，以及電路區域200中的其他電路，以形成部分或全體的積體電路。一或多個互連層亦形成密封環區域300的一部分。方法500亦可在互連層上方形成一或多個鈍化層。
雖然非意欲為限制，本揭露的實施例提供一或多個以下優點。舉例來說，本揭露的實施例提供一半導體結構，包含密封環區域，包括單一種類的磊晶結構。換句話說，密封環區域中所有的磊晶結構為n型、p型或未摻雜的。在一範例中，密封環區域中的磊晶結構全部皆為p型，且不包含n型及未摻雜的磊晶結構。在另一範例中，密封環區域中的磊晶結構全部皆為n型，且不包含p型及未摻雜的磊晶結構。密封環區域中單一種類的磊晶環防止可能在形成多種磊晶結構的期間發生的不慎損壞，藉此提升可加工性及密封環的穩定性。
在另一範例中，本揭露的實施例提供一種形成包括單一種類磊晶結構的密封環區域的方法。在此些實施例中，密封環區域中的第一磊晶結構與電路區域中的第二磊晶結構同時形成，其中第一磊晶結構與第二磊晶結構包括相同材料(例如：摻雜有p型摻雜劑的矽鍺)。在此之後，在電路區域中形成第三磊晶結構，但未在密封環區域中形成，其中第三磊晶結構包括與第一材料不同的材料(例如：摻雜有n型摻雜劑的矽)。本揭露的實施例可輕易地整合至現有的半導體製造製程中。
在一範例型態中，本揭露涉及一種半導體結構。半導體結構包括：設置在一基板上方的一電路區域以及設置在基板上方且完全地環繞電路區域的一密封環區域。電路區域包括複數個第一鰭片、複數個第二鰭片、在第一鰭片上方的複數個n型磊晶結構、以及在第二鰭片上方的複數個p型磊晶結構。密封環區域包括完全繞著電路區域延伸的複數個鰭片環、設置在鰭片環上方且平行於鰭片環延伸的複數個磊晶環。在密封環區域中的所有鰭片環上方的所有磊晶環皆為p型磊晶環。
在一些實施例中，半導體結構更包括：複數個接觸環，設置在磊晶環上方且平行於磊晶環延伸。每一接觸環完全地環繞電路區域。在一些例子中，半導體結構更包括：複數個矽化物環，設置在磊晶環與接觸環之間。每一矽化物環完全地繞著電路區域延伸。在一些具體實施例中，磊晶環中的一第一磊晶環設置在鰭片環的一第一子集合上方且平行於第一子集合延伸，且磊晶環中的一第二磊晶環設置在鰭片環的一第二子集合上方且平行於第二子集合延伸。在一些例子中，第一磊晶環及第二磊晶環合併在一起以形成一合併磊晶環。在一些實施例中，半導體結構更包括：一第一閘極環，設置在密封環區域中鰭片環的一第三子集合上方，鰭片環的第三子集合鄰接鰭片環的第一子集合；以及一第二閘極環，設置在密封環區域中鰭片環的一第四子集合上方，鰭片環的第四子集合鄰接鰭片環的第二子集合。在一些實施例中，第一磊晶環與第二磊晶環設置在第一閘極環與第二閘極環之間。在一些例子中，半導體結構更包括：一外角落區域，設置在密封環區域的一角落的外側，其中外角落區域包括複數個第一直鰭片線；以及一內角落區域，設置在密封環區域的角落與電路區域的一角落之間。內角落區域包括複數個第二直鰭片線。第一直鰭片線及第二直鰭片線沿著相同方向縱向地設置。
在另一範例型態中，本揭露涉及一種半導體結構。半導體結構包括：一基板、在基板上方的一電路區域以及在基板上方且完全地環繞電路區域的一密封環區域。密封環區域包括：設置在基板上且完全地環繞電路區域的複數個第一鰭片環以及複數個第二鰭片環、以及設置在第一鰭片環上方的複數個磊晶環。每一磊晶環延伸第一鰭片環的完整長度且完全地環繞電路區域。密封環區域中的所有磊晶環包括相同材料，且第二鰭片環不包含磊晶環。
在一些實施例中，每一磊晶環形成在第一鰭片環中至少兩個鰭片環上方。在一些具體實施例中，半導體結構更包括複數個閘極環，設置在第二鰭片環上方。每一閘極環延伸第二鰭片環的一者的完整長度且完全地環繞電路區域。在一些實施例中，每一閘極環設置在第二鰭片環中至少兩者上方。在一些例子中，磊晶環及閘極環交替地設置在密封環區域中。在一些例子中，磊晶環包括摻雜有p型摻雜劑的矽鍺。
在又另一範例型態中，本揭露涉及一種形成半導體結構的方法。方法包括：提供一半導體基板，包含環繞一裝置區域的一密封環區域；在裝置區域中形成從半導體基板突出的複數個鰭片，且在密封環區域中形成複數個鰭片環，其中每一鰭片環完全地環繞裝置區域；凹陷鰭片及鰭片環的頂部部分；同時在凹陷的鰭片上方長出複數個第一磊晶結構且在凹陷的鰭片環上方長出複數個磊晶環，其中第一磊晶結構及磊晶環包括一第一材料；此後，形成一遮罩，覆蓋整個密封環區域且顯露裝置區域的複數個部分；蝕刻裝置區域的顯露的部分以形成複數個凹部；以及在凹部中長出複數個第二磊晶結構，其中第二磊晶結構包括與第一材料不同的一第二材料。
在一些實施例中，半導體基板更包括一外角落區域，鄰接密封環區域的一角落且藉由密封環區域與該裝置區域間隔分開。半導體基板更包括一內角落區域，鄰接密封環區域的角落且藉由密封環區域與外角落區域間隔分開。方法更包括：在形成鰭片及鰭片環的期間，同時在外角落區域及內角落區域中形成複數個直鰭片線；以及在形成第一磊晶結構及磊晶環的期間，同時在外角落區域中的直鰭片線的一部分上方形成複數個直磊晶線，而內角落區域被一遮罩層覆蓋。在一些具體實施例中，直磊晶線包括與第一材料相同的一材料。在一些例子中，方法更包括：同時在外角落區域中的直磊晶線上方及內角落區域中的直鰭片線上方形成複數個接觸結構。在一些實施例中，外角落區域中的直鰭片線的一剩餘部分被排除於形成直磊晶線之外，且方法更包括：在外角落區域中的直磊晶線及外角落區域中的直鰭片線的剩餘部分上方形成一矽化物層。在一些實施例中，方法更包括：在外角落區域及內角落區域中的矽化物層上方形成複數個接觸結構。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
1-1,2-2,3-3,4-4,5-5,6-6,7-7:線段 100:半導體結構 102:半導體基板 200:電路區域 220:鰭片 220a:鰭片 220b:鰭片 222:凹部 224:凹部 230:隔離結構 240:閘極結構 241:虛設閘極結構 242:閘極介電層 243:開口 244:閘極電極 246:閘極間隔件 250a:磊晶結構 250b:磊晶結構 252:矽化物層 260:接觸結構 300:密封環區域(密封環) 302:密封環結構 304:外角落區域 306:內角落區域 320:鰭片式結構(鰭片環) 320':鰭片環 322:第一半導體層 323:第二半導體層 324:凹部 330:隔離結構(隔離環) 332:虛設鰭片環 340:閘極式結構(閘極環) 340':閘極環 341:虛設閘極環 342:閘極介電層 343:開口 344:閘極電極 346:閘極間隔件 348:內間隔件 350:磊晶結構(磊晶環)(磊晶對) 350':磊晶環 350a:磊晶環 350b:磊晶環 352:矽化物層(矽化物環) 353:偏重磊晶環 360:接觸結構(接觸環) 420:鰭片 430:隔離結構(隔離線) 440:閘極結構(閘極線) 450:磊晶結構 452:矽化物層(矽化物線) 460:接觸結構(接觸線) 465:間隙區域(間隙) 500:方法 502,504, 506,508,510,512,514:操作 600:遮罩 620:遮罩 640:層間介電質特徵(層間介電質層) A,B,C,D:區塊 G1,G2:間隙
根據以下的詳細說明並配合所附圖式做完整揭露。應被強調的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。 第1圖為根據本揭露之各種實施例，包含密封環結構的半導體結構的頂視平面圖。 第2圖及第3圖分別為根據本揭露之各種實施例，第1圖的區塊A及區塊B的放大頂視平面圖。 第4圖為根據本揭露之各種實施例，沿著第1圖及第3圖中的線段1-1，第1圖中半導體結構的剖面圖。 第5圖及第6圖分別為根據本揭露之各種實施例，沿著第1圖、第3圖及第4圖中的線段2-2及線段3-3，第1圖中半導體結構的剖面圖。 第7圖及第8圖分別為根據本揭露之各種實施例，沿著第4圖中的線段4-4，第1圖中半導體結構的剖面圖。 第9圖為根據本揭露之各種實施例，第4圖的區塊D的放大剖面圖。 第10圖為根據本揭露替代第4圖至第9圖所示實施例之實施例，沿著線段1-1，第1圖中半導體結構的剖面圖。 第11圖為根據本揭露之各種實施例，沿著第1圖及第10圖中的線段2-2，第1圖中半導體結構的剖面圖。 第12圖及第13圖為根據本揭露之各種實施例，沿著第10圖中的線段4-4，第1圖中半導體結構的剖面圖。 第14圖為根據本揭露替代第4圖至第9圖所示實施例之實施例，沿著線段1-1，第1圖中半導體結構的剖面圖。 第15圖及第16圖為根據本揭露之各種實施例，沿著第14圖中的線段4-4，第1圖中半導體結構的剖面圖。 第17圖為根據本揭露之各種實施例，第1圖的區塊C的放大頂視平面圖。 第18圖及第19圖為根據本揭露之各種實施例，沿著第17圖中的線段5-5，第1圖中半導體結構的剖面圖。 第20圖為製作第1圖中半導體結構的方法的流程圖。 第21圖為根據本揭露之各種實施例，在第20圖所示方法的中間階段，第1圖中半導體結構的區塊A的三維立體圖。 第22圖為根據本揭露之各種實施例，在第20圖所示方法的中間階段，第1圖中半導體結構的區塊B的三維立體圖。 第23圖、第27圖、第31圖、第35圖、第39圖、第43圖、第47圖及第51圖為根據本揭露之各種實施例，在第20圖所示方法的中間階段，沿著第21圖中的線段6-6，第1圖中半導體結構的剖面圖。 第24圖、第28圖、第32圖、第36圖、第40圖、第44圖、第48圖及第52圖為根據本揭露之各種實施例，在第20圖所示方法的中間階段，沿著第22圖中的線段2-2，第1圖中半導體結構的剖面圖。 第25圖、第29圖、第33圖、第37圖、第41圖、第45圖、第49圖及第53圖為根據本揭露之各種實施例，在第20圖所示方法的中間階段，沿著第21圖中的線段7-7，第1圖中半導體結構的剖面圖。 第26圖、第30圖、第34圖、第38圖、第42圖、第46圖、第50圖及第54圖為根據本揭露之各種實施例，在第20圖所示方法的中間階段，沿著第22圖中的線段1-1，第1圖中半導體結構的剖面圖。
2-2,3-3,4-4:線段
102:半導體基板
300:密封環區域(密封環)
320:鰭片式結構(鰭片環)
330:隔離結構(隔離環)
340:閘極式結構(閘極環)
350:磊晶結構(磊晶環)(磊晶對)
350a:磊晶環
350b:磊晶環
352:矽化物層(矽化物環)
360:接觸結構(接觸環)
D:區塊
G1,G2:間隙

Claims (20)

  1. 一種半導體結構，包括： 一電路區域，設置在一基板上方，其中該電路區域包括複數個第一鰭片、複數個第二鰭片、在該些第一鰭片上方的複數個n型磊晶結構、以及在該些第二鰭片上方的複數個p型磊晶結構；以及 一密封環區域，設置在該基板上方，且完全地環繞該電路區域，其中該密封環區域包括完全繞著該電路區域延伸的複數個鰭片環、設置在該些鰭片環上方且平行於該些鰭片環延伸的複數個磊晶環，其中在該密封環區域中的所有該些鰭片環上方的所有該些磊晶環皆為p型磊晶環。
  2. 如請求項1之半導體結構，更包括： 複數個接觸環，設置在該些磊晶環上方且平行於該些磊晶環延伸， 其中每一該些接觸環完全地環繞該電路區域。
  3. 如請求項2之半導體結構，更包括： 複數個矽化物環，設置在該些磊晶環與該些接觸環之間， 其中每一該些矽化物環完全地繞著該電路區域延伸。
  4. 如請求項1之半導體結構，其中： 該些磊晶環中的一第一磊晶環設置在該些鰭片環的一第一子集合上方且平行於該第一子集合延伸；以及 該些磊晶環中的一第二磊晶環設置在該些鰭片環的一第二子集合上方且平行於該第二子集合延伸。
  5. 如請求項4之半導體結構，其中該第一磊晶環及該第二磊晶環合併在一起以形成一合併磊晶環。
  6. 如請求項4之半導體結構，更包括： 一第一閘極環，設置在該密封環區域中該些鰭片環的一第三子集合上方，該些鰭片環的該第三子集合鄰接該些鰭片環的該第一子集合；以及 一第二閘極環，設置在該密封環區域中該些鰭片環的一第四子集合上方，該些鰭片環的該第四子集合鄰接該些鰭片環的該第二子集合。
  7. 如請求項6之半導體結構，其中該第一磊晶環與該第二磊晶環設置在該第一閘極環與該第二閘極環之間。
  8. 如請求項1之半導體結構，更包括： 一外角落區域，設置在該密封環區域的一角落的外側，其中該外角落區域包括複數個第一直鰭片線；以及 一內角落區域，設置在該密封環區域的該角落與該電路區域的一角落之間，其中該內角落區域包括複數個第二直鰭片線，且其中該些第一直鰭片線及該些第二直鰭片線沿著相同方向縱向地設置。
  9. 一種半導體結構，包括： 一基板； 一電路區域，在該基板上方；以及 一密封環區域，在該基板上方且完全地環繞該電路區域，其中該密封環區域包括： 複數個第一鰭片環以及複數個第二鰭片環，設置在該基板上且完全地環繞該電路區域；以及 複數個磊晶環，設置在該些第一鰭片環上方，其中每一該些磊晶環延伸該些第一鰭片環的完整長度且完全地環繞該電路區域，且其中該密封環區域中的所有該些磊晶環包括相同材料，其中該些第二鰭片環不包含磊晶環。
  10. 如請求項9之半導體結構，其中每一該些磊晶環形成在該些第一鰭片環中至少兩個鰭片環上方。
  11. 如請求項9之半導體結構，更包括複數個閘極環，設置在該些第二鰭片環上方，其中每一該些閘極環延伸該些第二鰭片環的一者的完整長度且完全地環繞該電路區域。
  12. 如請求項11之半導體結構，其中每一該些閘極環設置在該些第二鰭片環中至少兩者上方。
  13. 如請求項11之半導體結構，其中該些磊晶環及該些閘極環交替地設置在該密封環區域中。
  14. 如請求項9之半導體結構，其中該些磊晶環包括摻雜有p型摻雜劑的矽鍺。
  15. 一種形成半導體結構的方法，包括： 提供一半導體基板，包含環繞一裝置區域的一密封環區域； 在該裝置區域中形成從該半導體基板突出的複數個鰭片，且在該密封環區域中形成複數個鰭片環，其中每一該些鰭片環完全地環繞該裝置區域； 凹陷該些鰭片及該些鰭片環的頂部部分； 同時在該些凹陷的鰭片上方長出複數個第一磊晶結構且在該些凹陷的鰭片環上方長出複數個磊晶環，其中該些第一磊晶結構及該些磊晶環包括一第一材料； 此後，形成一遮罩，覆蓋整個該密封環區域且顯露該裝置區域的複數個部分； 蝕刻該裝置區域的該些顯露的部分以形成複數個凹部；以及 在該些凹部中長出複數個第二磊晶結構，其中該些第二磊晶結構包括與該第一材料不同的一第二材料。
  16. 如請求項15之方法，其中該半導體基板更包括一外角落區域，鄰接該密封環區域的一角落且藉由該密封環區域與該裝置區域間隔分開，其中該半導體基板更包括一內角落區域，鄰接該密封環區域的該角落且藉由該密封環區域與該外角落區域間隔分開，其中該方法更包括： 在形成該些鰭片及該些鰭片環的期間，同時在該外角落區域及該內角落區域中形成複數個直鰭片線；以及 在形成該些第一磊晶結構及該些磊晶環的期間，同時在該外角落區域中的該些直鰭片線的一部分上方形成複數個直磊晶線，而該內角落區域被一遮罩層覆蓋。
  17. 如請求項16之方法，其中該些直磊晶線包括與該第一材料相同的一材料。
  18. 如請求項16之方法，更包括： 同時在該外角落區域中的該些直磊晶線上方及該內角落區域中的該些直鰭片線上方形成複數個接觸結構。
  19. 如請求項16之方法， 其中該外角落區域中的該些直鰭片線的一剩餘部分被排除於形成該些直磊晶線之外； 其中該方法更包括：在該外角落區域中的該些直磊晶線及該外角落區域中的該些直鰭片線的該剩餘部分上方形成一矽化物層。
  20. 如請求項19之方法，更包括： 在該外角落區域及該內角落區域中的該矽化物層上方形成複數個接觸結構。
TW111126214A 2021-07-22 2022-07-13 半導體結構及其形成方法 TWI850700B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202163224756P 2021-07-22 2021-07-22
US63/224,756 2021-07-22
US17/708,894 2022-03-30
US17/708,894 US12170235B2 (en) 2021-07-22 2022-03-30 Seal ring structure for semiconductor device and the method thereof

Publications (2)

Publication Number Publication Date
TW202306167A true TW202306167A (zh) 2023-02-01
TWI850700B TWI850700B (zh) 2024-08-01

Family

ID=84117656

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111126214A TWI850700B (zh) 2021-07-22 2022-07-13 半導體結構及其形成方法

Country Status (3)

Country Link
US (2) US12170235B2 (zh)
CN (1) CN115394722A (zh)
TW (1) TWI850700B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI913651B (zh) 2023-12-06 2026-02-01 台灣積體電路製造股份有限公司 積體電路晶片與電子元件結構

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11728338B2 (en) * 2021-07-09 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Seal structures

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
KR101876793B1 (ko) 2012-02-27 2018-07-11 삼성전자주식회사 전계효과 트랜지스터 및 그 제조 방법
CN104241266B (zh) * 2013-06-18 2020-12-01 联华电子股份有限公司 半导体整合装置
US9437739B2 (en) * 2014-03-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet seal ring
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
US10515908B2 (en) * 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring for bonded dies
KR102897583B1 (ko) * 2020-02-17 2025-12-10 삼성전자주식회사 가드 링을 포함하는 반도체 소자
KR102849289B1 (ko) * 2020-07-30 2025-08-25 삼성전자주식회사 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI913651B (zh) 2023-12-06 2026-02-01 台灣積體電路製造股份有限公司 積體電路晶片與電子元件結構

Also Published As

Publication number Publication date
US20250118606A1 (en) 2025-04-10
CN115394722A (zh) 2022-11-25
TWI850700B (zh) 2024-08-01
US12170235B2 (en) 2024-12-17
US20230028005A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US11855087B2 (en) Semiconductor device and fabricating the same
TWI723288B (zh) 半導體裝置及其製造方法
US9153581B2 (en) Vertical tunneling field-effect transistor cell and fabricating the same
US10504796B2 (en) Semiconductor device and method for manufacturing the same
KR101388329B1 (ko) ＦｉｎＦＥＴ 소자를 제조하는 방법
US11569223B2 (en) Integrated circuit and method for fabricating the same
US12062721B2 (en) Latch-up prevention
US20160049516A1 (en) Structure of S/D Contact and Method of Making Same
CN105428394B (zh) 鳍部件的结构及其制造方法
CN106711045A (zh) 切割金属栅极的方法
US20140217505A1 (en) Double patterning method for semiconductor devices
TWI793552B (zh) 半導體結構及其製造方法
US20250338610A1 (en) Semiconductor Structure And Method For Forming The Same
TWI555067B (zh) 積體電路裝置及其製造方法
CN106469684A (zh) 半导体装置及其形成方法
TW202217994A (zh) 半導體裝置
US20250311185A1 (en) Multi-gate device and related methods
US10032887B2 (en) Method of forming a contact
US20250118606A1 (en) Seal ring structure for semiconductor device and the method thereof
US20230402444A1 (en) Integrated standard cell structure
US20230040387A1 (en) Seal Ring For Semiconductor Device With Gate-All-Around Transistors
CN112018113A (zh) 半导体装置及其形成方法
TWI910421B (zh) 半導體結構及其製造方法
TWI787817B (zh) 半導體元件的製造方法
US20240363553A1 (en) Seal ring structure for multi-gate device and the method thereof