[go: up one dir, main page]

TW202145348A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202145348A
TW202145348A TW110104387A TW110104387A TW202145348A TW 202145348 A TW202145348 A TW 202145348A TW 110104387 A TW110104387 A TW 110104387A TW 110104387 A TW110104387 A TW 110104387A TW 202145348 A TW202145348 A TW 202145348A
Authority
TW
Taiwan
Prior art keywords
over
etching process
etch
dielectric layer
source
Prior art date
Application number
TW110104387A
Other languages
English (en)
Other versions
TWI792179B (zh
Inventor
王嘉亨
陳俊翰
吳以雯
李振銘
楊復凱
王美勻
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202145348A publication Critical patent/TW202145348A/zh
Application granted granted Critical
Publication of TWI792179B publication Critical patent/TWI792179B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P50/267—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明實施例提供半導體裝置及其形成方法。根據本發明實施例的一實施例之半導體裝置包含在基底上方沿第一方向縱向延伸的第一鰭狀結構，在第一鰭狀結構的源極/汲極區上方的第一磊晶部件，設置在第一鰭狀結構的通道區上方並沿垂直於第一方向的第二方向延伸的閘極結構，以及在第一磊晶部件上方的源極/汲極接觸件。閘極結構的最底表面比源極/汲極接觸件的最底表面更靠近基底。

Description

半導體裝置及其形成方法
本發明實施例是關於半導體製造技術，特別是關於半導體裝置及其形成方法。
電子產業對於更小且更快的電子裝置的需求已持續增長，這些電子裝置同時能夠支持更多數量之日益複雜和繁複的功能。因此，半導體產業中持續存在製造低成本、高效能和低功率積體電路（integrated circuits，IC）的趨勢。迄今，藉由縮減半導體積體電路的尺寸（例如最小部件尺寸）並藉此提高生產效率和降低相關成本，已經很大程度地實現這些目標。然而，這樣的縮減也增加了半導體生產製程的複雜性。因此，實現半導體積體電路和裝置的持續發展需要在半導體生產製程和技術上有類似的發展。
舉例來說，隨著積體電路技術朝更小的技術節點發展，已經引入多閘極裝置，以藉由增加閘極-通道耦合、降低截止狀態電流和降低短通道效應（short-channel effects，SCEs）來改善閘極控制。多閘極裝置通常是指具有閘極結構或其一部分設置在通道區的多於一側的裝置。鰭狀場效電晶體（Fin-like field effect transistors，FinFET）和多橋通道（multi-bridge channel，MBC）電晶體是多閘極裝置的範例，這些裝置已成為高效能和低漏電應用之受歡迎且有希望的候選者。鰭狀場效電晶體具有一側以上被閘極包覆之升高的通道（例如閘極包覆從基底延伸的半導體材料的「鰭片」之頂部和側壁）。多橋通道電晶體的閘極結構可以部分或全部圍繞通道區延伸，以提供對兩側或更多側通道區的連接。多橋通道電晶體的通道區可以由奈米線、奈米片、其他奈米結構及/或其他合適的結構形成。
隨著閘極結構與多閘極裝置的源極/汲極接觸件之間的介電層變薄，閘極結構與源極/汲極接觸件之間的寄生電容可能會影響裝置效能。舉例來說，在一些常用技術中，進行過蝕刻以形成源極/汲極接觸開口，其良好地延伸到主動區之間的隔離部件中，並在源極/汲極接觸開口中形成源極/汲極接觸件。這樣的源極/汲極接觸件和相鄰的閘極結構之間的橫向重疊可能會有不想要的寄生電容。因此，雖然常用的源極/汲極接觸件和形成製程對於它們的預期目的通常是足夠的，但是它們並非在所有面向都令人滿意。
根據一些實施例提供半導體裝置。此半導體裝置包含在基底上方沿第一方向縱向延伸的第一鰭狀結構，在第一鰭狀結構的源極/汲極區上方的第一磊晶部件，設置在第一鰭狀結構的通道區上方並沿垂直於第一方向的第二方向延伸的閘極結構，以及在第一磊晶部件上方的源極/汲極接觸件。閘極結構的最底表面比源極/汲極接觸件的最底表面更靠近基底。
根據另一些實施例提供半導體裝置的形成方法。此方法包含接收工件，包含鰭狀結構，設置在鰭狀結構的通道區上方的閘極結構，設置在鰭狀結構的源極/汲極區上方的磊晶部件，設置在磊晶部件上方的蝕刻停止層，以及在蝕刻停止層上方的第一介電層。此方法更包含在工件上方沉積蓋層，在蓋層上方沉積第二介電層，在第二介電層上方形成蝕刻遮罩，蝕刻遮罩具有開口，經由蝕刻遮罩的開口進行多個主蝕刻製程以蝕刻穿過第一介電層、蓋層和第二介電層，以及經由蝕刻遮罩的開口進行多個過蝕刻製程以蝕刻穿過蝕刻停止層。
根據又另一些實施例提供半導體裝置的形成方法。此方法包含接收工件，其包含鰭狀結構，設置在鰭狀結構的通道區上方的閘極結構，設置在鰭狀結構的源極/汲極區上方的磊晶部件，設置在磊晶部件上方的蝕刻停止層，以及設置在蝕刻停止層上方的第一介電層。此方法更包含在工件上方沉積蓋層，在蓋層上方沉積第二介電層，在第二介電層上方形成蝕刻遮罩，蝕刻遮罩具有開口，經由蝕刻遮罩的開口進行第一主蝕刻製程以蝕刻穿過第二介電層的至少一部分，經由蝕刻遮罩的開口進行第二主蝕刻製程以蝕刻穿過蓋層和第一介電層的至少一部分，進行第一過蝕刻蝕刻製程以暴露出磊晶部件的第一表面，以及進行第二過蝕刻製程以凹蝕磊晶部件和蝕刻停止層以暴露出磊晶部件的第二表面。第二表面大於第一表面。
應理解的是，以下內容提供許多不同實施例或範例，用於實施本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用於限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件上或上方，可能包含形成第一部件和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一部件和第二部件之間，使得第一部件和第二部件不直接接觸的實施例。另外，本發明實施例在不同範例中可重複使用參考標號及/或字母。此重複是為了簡化和清楚之目的，並非代表所討論的不同實施例及/或組態之間有特定的關係。此外，為了簡化和清楚之目的，可能按不同比例任意繪製各種部件。
另外，本文可能使用空間相對用語，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」及類似的用詞，這些空間相對用語係為了便於描述如圖所示之一個（些）元件或部件與另一個（些）元件或部件之間的關係。這些空間相對用語涵蓋使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。舉例來說，如果翻轉圖式中的裝置，則描述為在其他元件或部件「下方」或「之下」的元件將被定向為在其他元件或部件「之上」。因此，例示性用語「在……下方」可以涵蓋上方和下方兩個方位。當裝置被轉向不同方位時（旋轉90度或其他方位），則在此所使用的空間相對形容詞也將依轉向後的方位來解釋。
此外，當以「約」、「近似」和類似的用語描述數字或數字範圍時，此用語是為了涵蓋在包含所述數字之合理範圍內的數字，例如在所述數字的+/–10%內或發明所屬技術領域中具有通常知識者理解的其他數值。舉例來說，用語「約5奈米」涵蓋4.5奈米至5.5奈米的尺寸範圍。
隨著積體電路裝置尺寸的縮減，短通道效應（SCE）阻止平面場效電晶體的進一步縮減。近年來，出現了具有改善的短通道效應控制之多閘極裝置，有助於將半導體裝置持續縮減到甚至更小的裝置節點和更高的裝置密度。多閘極裝置的範例包含鰭狀場效電晶體和多橋通道場效電晶體。雖然藉由多閘極裝置使縮減變得可能，但多閘極裝置中的導電結構可能被薄介電層隔開，導致寄生電阻和寄生電容增加。導電結構之間的寄生電容隨著其尺寸而增加，並隨著導電結構之間的距離而減少。舉例來說，當形成鰭狀場效電晶體時，凹蝕鰭結構的源極/汲極區中的源極/汲極部件以形成源極/汲極開口，將用導電材料填充源極/汲極開口以形成源極/汲極接觸件。在一些常用技術中，凹蝕源極/汲極區可能在源極/汲極部件下方蝕刻太多，並且不必要地增加了源極/汲極開口的深度。增加的深度可能導致增加的寄生電容。本發明實施例提供形成源極/汲極接觸件的方法，其不延伸到閘極結構的最底部以下。藉由降低源極/汲極接觸件的深度，降低源極/汲極接觸件與相鄰閘極結構之間的寄生電容。
現在將參照圖式更詳細地描述本發明實施例的各種面向。第1圖是根據本發明實施例的各個面向之用於製造半導體裝置的方法100的流程圖。方法100只是範例，並非用於將本發明實施例限制為方法100中明確說明的內容。可以在方法100之前、期間和之後提供其他步驟，並且對於方法100的其他實施例，可以移動、替換或消除一些步驟。為了簡化，本文沒有詳細描述所有步驟。以下將結合第2圖中的工件200的上視圖和第3～12圖中的工件200的局部剖視圖來描述方法100。
參照第1、2、3和4圖，方法100包含提供工件200的方框102。工件200可以是在積體電路或其一部分的處理期間製造的中間裝置，其可以包含靜態隨機存取記憶體（static random-access memory，SRAM）及/或其他邏輯電路、被動組件，例如電阻器、電容器和電感器、以及主動組件，例如p型場效電晶體（p-type FETs，PFET）、n型場效電晶體（n-type FETs，NFET）、鰭狀場效電晶體、金屬氧化物半導體場效電晶體（metal-oxide semiconductor field effect transistors，MOSFET）、互補式金屬氧化物半導體（complementary metal-oxide semiconductor，CMOS）電晶體、雙極性電晶體、高壓電晶體、高頻電晶體及/或其他記憶體單元。本發明實施例不限於任何特定數量的裝置或裝置區，也不限於任何特定裝置配置。可以在工件200上製造的半導體裝置中添加其他部件，並且可以在要在工件200上製造的半導體裝置的其他實施例中替換、修改或消除以下描述的一些部件。因為在本發明實施例中描述的製程結束時，會由工件200形成半導體裝置，根據上下文需要，工件200可以被稱為半導體裝置。
先參照第2圖，第2圖是工件200的局部上視圖。為了簡化說明，第2圖繪示基底202、鰭狀結構204、閘極結構208和隔離閘極結構208’的方向、區域和相對位置。第3圖以及第12圖繪示沿I-I’剖面的局部剖面圖，I-I’剖面沿鰭狀結構204的縱長方向，其沿Y方向延伸。第4圖以及第5～11圖繪示沿II-II’剖面的局部剖面圖，II-II’剖面沿閘極結構208的縱長方向，其沿X方向延伸。在繪示的實施例中，工件200包含基底202。基底202可以是包含矽的塊體基底。替代地，在一些實施例中，基底202包含塊體基底（包含例如矽）和設置在塊體基底上方的一或多個材料層。舉例來說，一或多個材料層可以包含半導體層堆疊，其具有設置在塊體基底上方的各種半導體層（例如異質結構），隨後將半導體層堆疊圖案化以形成鰭狀結構。半導體層可以包含任何合適的半導體材料，例如矽、鍺、矽鍺、其他合適的半導體材料或前述之組合。取決於半導體裝置200的設計需求，半導體層可以包含相同或不同的材料、蝕刻速率、組成原子百分比、組成重量百分比、厚度及/或配置。在一些實施例中，半導體層堆疊包含交替的半導體層，例如由第一材料構成的半導體層和由第二材料構成的半導體層。舉例來說，半導體層堆疊使矽層和矽鍺層交替（例如從底部到頂部Si/SiGe/Si）。在一些實施例中，半導體層堆疊包含相同材料但具有交替的組成原子百分比的半導體層，例如具有第一原子百分比組成的半導體層和具有第二原子百分比組成的半導體層。舉例來說，半導體層堆疊包含具有交替的矽及/或鍺原子百分比的矽鍺層（例如從底部到頂部Sia Geb /Sic Ged /Sia Geb ，其中a、c是不同的矽原子百分比，且b、d是不同的鍺原子百分比）。替代地或額外地，塊體基底202及/或一或多個材料層包含另一種元素半導體，例如鍺；化合物半導體，例如碳化矽、磷化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦、氧化鋅、硒化鋅、硫化鋅、碲化鋅、硒化鎘、硫化鎘及/或碲化鎘；合金半導體，例如SiGe、SiPC、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP；其他III-V族材料；其他II-IV族材料；或前述之組合。替代地，基底202是絕緣體上覆半導體（semiconductor-on-insulator）基底，例如絕緣體上覆矽（silicon-on-insulator，SOI）基底、絕緣體上覆矽鍺（silicon germanium-on-insulator，SGOI）基底或絕緣體上覆鍺（germanium-on-insulator，GOI）基底。絕緣體上覆半導體基底的製造可以使用佈植氧分離（separation by implantation of oxygen，SIMOX）、晶圓接合（bonding）及/或其他合適的方法。
鰭狀結構204可以由基底202或沉積在基底202上方的半導體層形成，使用多重圖案化製程，例如雙重圖案化微影（double patterning lithography，DPL）製程（例如微影-蝕刻-微影-蝕刻（lithography-etch-lithography-etch，LELE）製程、自對準雙重圖案化（self-aligned double patterning，SADP）製程、間隔介電質圖案化（spacer-is-dielectric patterning，SIDP）製程、其他雙重圖案化製程或前述之組合）、三重圖案化製程（例如微影-蝕刻-微影-蝕刻-微影-蝕刻（lithography-etch-lithography-etch-lithography-etch，LELELE）製程、自對準三重圖案化（self-aligned triple patterning，SATP）製程、其他三重圖案化製程或前述之組合）、其他多重圖案化製程（例如自對準四重圖案（self-aligned quadruple patterning，SAQP）製程）或前述之組合。通常而言，雙重圖案化或多重圖案化製程結合微影和自對準製程，其允許產生的圖案的例如節距（pitches）小於使用單一、直接微影製程可獲得的圖案的節距。舉例來說，在一些實施例中，使用微影製程在基底上方形成圖案化的犧牲層，並且使用例如自對準製程在圖案化的犧牲層旁邊形成間隔物。然後，移除圖案化的犧牲層，並且間隔物可用於圖案化下層。在一些實施例中，在多重圖案化製程期間實施定向自組裝（directed self-assembly，DSA）技術。在描繪的實施例中，基底202上可以有多個鰭狀結構204。如前所述，當半導體裝置200包含鰭狀場效電晶體時，鰭狀結構204可以由均勻的半導體組成形成，或者當半導體裝置200包含多橋通道場效電晶體（MBCFET）時，鰭狀結構204可以包含交替的半導體層堆疊。如第3圖和第4圖所示，鰭狀結構204藉由隔離部件206彼此隔離，隔離部件206可以是淺溝槽隔離（shallow trench isolation，STI）部件。
如第2圖所示，在鰭狀結構204的通道區10上方，鰭狀結構204沿Y方向縱向延伸，而閘極結構208沿X方向縱向延伸。每個通道區10沿Y方向被夾在兩個源極/汲極區20之間。在第1圖及本發明實施例的其他圖式中繪示的一些實施例中，工件200包含隔離區30。每個隔離區30將鰭狀結構204劃分成不同的區段並且表示鰭狀切割部件的形式。參照第3圖，隔離結構217可以存在於隔離區30中，以將一個鰭狀結構204與沿Y方向對準鰭狀結構204的另一鰭狀結構分開。參照第2圖和第3圖，隔離結構217可以是兩個隔離閘極結構208’，每個隔離閘極結構208’設置在鰭狀結構204的邊緣上方。兩個隔離閘極結構208’可以將介電層夾在兩個隔離閘極結構208’之間。隔離閘極結構208’可以具有類似於閘極結構208的結構。差異主要在於位置和功能。雖然通道區10中的閘極結構208是有功能的，但隔離區30中的隔離閘極結構208’提供鰭狀結構隔離而不執行電路功能。
隔離結構217可以使用各種不同的製程形成。所得到的結構可以在第3圖中繪示。在範例製程中，形成沿X方向的鰭狀切割通道以將一或多個鰭狀結構204劃分成區段。在工件200上方沉積隔離介電材料，例如氧化矽、氮化矽、氮氧化矽，包含進入鰭狀結構204之間的凹槽和通道中。然後，例如藉由化學機械研磨（chemical mechanical polishing，CMP）方法將沉積的隔離介電材料平坦化，然後回蝕刻以形成隔離部件206。在一些情況下，隔離部件206可以是淺溝槽隔離部件，並且可以被這樣稱呼。如第3圖所示，隔離部件206可以存在於鰭狀結構204的鰭狀結構區段之間。第4圖繪示隔離部件206也可以設置在兩個平行的鰭狀結構204之間。在形成隔離部件206之後，在鰭狀結構204的通道區10上方形成虛設閘極堆疊（未繪示），作為閘極結構208和隔離閘極結構208’的佔位元件。在一些情況下，虛設閘極堆疊可以包含由氧化矽形成的虛設閘極介電層和由多晶矽形成的虛設閘極電極。為了圖案化的目的，虛設閘極堆疊還可以包含一或多個由氮化矽、氧化矽或兩者形成的閘極頂硬遮罩層。然後，在工件200上方沉積閘極間隔層210，包含在虛設閘極堆疊的側壁上方。當存在閘極頂硬遮罩層時，可以在閘極頂硬遮罩層的頂表面上方沉積閘極間隔層210。閘極間隔層210可以是單層或多層。在一些實施例中，閘極間隔層210可以由氧化矽、氮化矽、氮氧化矽、碳氮氧化矽、氮碳化矽或碳化矽形成。使用閘極頂部硬遮罩層和閘極間隔層210作為蝕刻遮罩，凹蝕鰭狀結構204的源極/汲極區20以形成源極/汲極凹槽。然後使用磊晶沉積製程在源極/汲極凹槽中形成源極/汲極部件212。源極/汲極部件212可以包含摻雜摻質的半導體材料。在一些情況下，源極/汲極部件212可以包含用於p型裝置之摻雜硼的矽鍺（SiGeB）或用於n型裝置之摻磷矽的矽（SiP）。在形成源極/汲極部件212之後，在工件200上方依序沉積蝕刻停止層（ESL）214和第一介電層216，包含在源極/汲極部件212和虛設閘極堆疊上方。將工件200平坦化或凹蝕以暴露出在平坦的頂表面上之虛設閘極堆疊的頂表面。在這一點上，製程用閘極結構208或隔離閘極結構208’取代虛設閘極堆疊。在再次將工件200平坦化以移除多餘的材料之後，在閘極結構208和隔離閘極結構208’之露出的頂表面上方沉積蓋層218。然後在蓋層218上方沉積第二介電層220。
在使用化學氣相沉積或旋轉塗佈來沉積第一介電層216的一些實施例中，當沿Y方向持續縮減鰭片間距或鰭片切割通道的寬度時，可以在第一介電層216中形成一或多個氣隙或空隙。在第3圖所示之實施例中，可以在第一介電層216中形成第一氣隙221、第二氣隙222和第三氣隙223。第一氣隙221表示第一介電層中的孤立氣隙，而第二氣隙222和和第三氣隙223表示垂直隔開的氣隙。
參照第4圖，在源極/汲極部件212的表面上方順應性地沉積蝕刻停止層214，以控制蝕刻製程以形成暴露出源極/汲極部件212的源極/汲極接觸開口。在這方面，蝕刻停止層214也可以被稱為接觸蝕刻停止層（contact etch stop layer，CESL）214。如第4圖所示，蝕刻停止層214不僅沉積在源極/汲極部件212上方，並且也沉積在隔離部件206在鰭狀結構204（或鰭狀結構204的區段）中的頂表面上方。第一介電層216可以被稱為第一層間介電（interlayer dielectric，ILD）層216，而第二介電層220可以被稱為第二層間介電層220。第一介電層216和第二介電層220可以由相同的介電材料形成。在一些實施例中，第一介電層216和第二介電層220可以包含介電材料，其包含例如氧化矽、由四乙氧基矽烷（TEOS）形成的氧化物、磷矽酸鹽玻璃（PSG）、硼磷矽酸鹽玻璃（BPSG）、低介電常數介電材料、其他合適的介電材料或前述之組合。例示性的低介電常數介電材料包含氟矽玻璃（FSG）、碳摻雜的氧化矽、黑鑽石（Black Diamond®，加利福尼亞州聖塔克拉拉的應用材料）、乾凝膠（Xerogel）、氣凝膠（Aerogel）、非晶氟化碳、聚對二甲苯（Parylene）、苯環丁烯（BCB）、SiLK（密歇根州米德蘭的陶氏化學）、聚醯亞胺（polyimide）、其他低介電常數介電材料或前述之組合。蓋層218也可以被稱為閘極頂部蓋層218。在一些實施例中，蓋層218由無氧（或無氧原子）介電材料形成，例如氮化矽。蓋層218用於防止閘極結構208被來自上方的介電層（例如第二介電層220）的氧原子擴散而氧化。
參照第1、5、6和7圖，方法100包含方框104，進行第一主蝕刻製程300以蝕刻穿過第二介電層220的一部分。參照第5圖，以形成用於第一主蝕刻製程300和後續蝕刻製程的蝕刻遮罩，在工件200上方沉積遮罩層224。在一些實施例中，遮罩層224由可經受本發明實施例的各種蝕刻製程的材料形成。在一些實施例中，遮罩層224由碳化鎢、碳化鈦、氧化鋯或氧化鋁形成。在一範例中，遮罩層224由碳化鎢形成。然後使用光學微影和蝕刻製程將遮罩層224圖案化。在範例製程中，在遮罩層224上方沉積光阻層。然後，將光阻層暴露於透射過光遮罩或從光遮罩反射的圖案化輻射中，在曝光後烘烤製程中進行烘烤，在顯影劑溶液中顯影，然後清洗（rinsed），藉此形成圖案化的光阻層。然後，將圖案化的光阻層作為蝕刻遮罩以蝕刻下方的遮罩層224，藉此將遮罩層224圖案化，如第6圖所示。在第6圖所示之實施例中，圖案化的遮罩層224包含遮罩開口225，每個遮罩開口225設置在多個源極/汲極部件212正上方。
現在參照第7圖，在將圖案化的遮罩層224作為蝕刻遮罩的情況下，進行第一主蝕刻製程300。在描繪的實施例中，第一主蝕刻製程300僅蝕刻穿過第二介電層220，並且定時在蝕刻蓋層218之前停止。在一些實施例中，第二介電層220可以沿Z方向具有第一厚度D1，其中第一厚度D1為約55 nm至約75 nm。第一主蝕刻製程300可以將第二介電層220蝕刻至第一深度E1。第一深度E1小於第一厚度D1。在第二介電層220大致上由氧化矽形成的實施例中，選擇用於第一主蝕刻製程300的一或多種蝕刻劑，使得第一主蝕刻製程300對氧化矽具有選擇性。在一些實施例中，第一主蝕刻製程300可以包含乾式蝕刻製程，其使用含鹵素或含氧的蝕刻劑。舉例來說，第一主蝕刻製程300可以包含含氟蝕刻劑（例如CF4 、SF6 、NF3 、CH2 F2 、CHF3 及/或C2 F6 ）、含氧蝕刻劑、含氯蝕刻劑（例如Cl2 、CHCl3 、CCl4 及/或BCl3 ）、含溴蝕刻劑（例如HBr及/或CHBR3 ）、含碘蝕刻劑、其他合適的蝕刻劑（可用於產生蝕刻劑氣體及/或蝕刻電漿）或前述之組合。在一範例中，第一主蝕刻製程300包含含氟蝕刻劑（例如CF4 、SF6 、NF3 、CH2 F2 、CHF3 及/或C2 F6 ）。在替代實施例中，第一主蝕刻製程300可以包含濕式蝕刻製程，其使用稀氫氟酸（dilute hydrofluoric acid，DHF）溶液。一結束方框104的操作，就在第二介電層220中形成第一開口226。因為第一主蝕刻製程300在到達蓋層218之前停止，所以蓋層218不在第一開口226中暴露出來。
參照第1圖和第8圖，方法100包含方框106，進行第二主蝕刻製程310以蝕刻穿過蓋層218和第一介電層216的至少一部分。圖案化的遮罩層224繼續作為蝕刻遮罩，進行第二主蝕刻製程310以使第一開口226（第7圖所示）延伸穿過蓋層218以形成第二開口228。如第8圖所示，第二主蝕刻製程310蝕刻穿過在遮罩開口225中暴露出的第二介電層220的剩餘第一厚度D1（即第一厚度D1和第一深度E1之間的差）、蓋層218的整個第二厚度D2以及部分進入第一介電層216。在第8圖中，每個第二開口228具有第二深度E2。當第二深度E2大於第一厚度D1和第二厚度D2之和時，第二深度E2也大於第一深度E1。在一些實施例中，第二厚度D2可以為約3 nm至10 nm，並且第二深度E2可以為80 nm至約120 nm。在第8圖所示之一些實施例中，第二主蝕刻製程310可以在第二開口228的底表面形成底部凹槽229。如第8圖所示，底部凹槽229可以在兩個相鄰的源極/汲極部件212之間向下延伸。
從頂部到底部，第二主蝕刻製程310蝕刻穿過第二介電層220的剩餘部分、蓋層218和第一介電層216的一部分。在一些實施例中，第二主蝕刻製程310在蝕刻停止層214之前或在蝕刻停止層214停止。第8圖繪示在蝕刻蝕刻停止層214之前停止第二主蝕刻製程310的實施例。由於第一介電層216和第二介電層220可以大致上由氧化矽形成並且蓋層218可以由無氧介電材料（例如氮化矽）形成，因此選擇第二主蝕刻製程310的蝕刻劑以同時蝕刻兩者。第二主蝕刻製程310可以包含合適的乾式蝕刻製程或合適的濕式蝕刻製程。在第二主蝕刻製程310包含乾式蝕刻製程的實施例中，第二主蝕刻製程310可以包含使用含氟蝕刻劑（例如CF4 、SF6 、NF3 、CH2 F2 、CHF3 及/或C2 F6 ）以及含氮試劑（例如氮氣（N2 ）或氨（NH3 ））作為蝕刻劑。已經觀察到，含氮試劑的存在可以增加氮化矽的蝕刻速率，同時減慢氧化矽的蝕刻速率。在第二主蝕刻製程310包含濕式蝕刻製程的實施例中，第二主蝕刻製程310可以包含使用稀氫氟酸（DHF）溶液以及緩衝劑（例如氟化銨（NH4 F））。稀氫氟酸和緩衝劑的混合物可以稱為緩衝氫氟酸（buffered hydrofluoric acid，BHF）溶液。緩衝氫氟酸溶液可以同時蝕刻氧化矽和氮化矽，雖然其速率比稀氫氟酸慢。
在一些實施例中，第二主蝕刻製程310可以是單階段製程。在這些實施例中，第二主蝕刻製程310可以是使用含氟蝕刻劑和含氮試劑之單階段乾式蝕刻製程或使用緩衝氫氟酸溶液之單階段濕式蝕刻製程。在一些替代實施例中，第二主蝕刻製程310可以是多階段製程，例如雙階段製程。在例示性雙階段製程中，第二主蝕刻製程310包含蝕刻穿過蓋層218的第一階段和對第一介電層216具有選擇性的後續第二階段。在此範例中，相較於第二主蝕刻製程310的第二階段，第一階段對氧化矽的選擇性較差。換句話說，第一階段不是選擇性的，使得第一階段蝕刻可以由氧化矽形成的第二介電層220，並蝕刻可以由氮化矽形成的蓋層218。第二階段對氧化矽具有選擇性，使得第二階段蝕刻第一介電層216，並在到達蝕刻停止層214時大致上停止或減慢。當雙階段第二主蝕刻製程310包含乾式蝕刻製程時，第一階段比第二階段包含更多的含氮試劑（氣相中的分壓更大），或者第一階段包含含氮試劑，而第二階段不含含氮試劑。當雙階段第二主蝕刻製程310包含濕式蝕刻製程時，第一階段比第二階段包含更多的緩衝劑（蝕刻劑溶液中的濃度較高），或者第一階段使用緩衝氫氟酸作為蝕刻劑，而第二階段使用稀氫氟酸作為蝕刻劑。
參照第1圖和第9圖，方法100包含方框108，進行第一過蝕刻製程320以蝕刻穿過源極/汲極部件212上的蝕刻停止層214。在圖案化遮罩層224保留為蝕刻遮罩的情況下，第一過蝕刻製程320選擇性地蝕刻蝕刻停止層214，而大致上不將底部凹槽229進一步延伸到第一介電層216中。一結束方框108的操作，就移除在第8圖中的第二開口228中暴露出的蝕刻停止層214以形成第三開口230。第一過蝕刻製程320可以是乾式蝕刻製程或濕式蝕刻製程。在第一過蝕刻製程320是乾式蝕刻製程的實施例中，第一過蝕刻製程320可以包含使用含氟蝕刻劑（例如CF4 、SF6 、NF3 、CH2 F2 、CHF3 及/或C2 F6 ）以及含氮試劑，例如氮氣（N2 ）或氨（NH3 ）。如前所述，相對於可以由氮化矽形成的蝕刻停止層214，含氮試劑的存在可以增加蝕刻選擇比。在第一過蝕刻製程320是濕式蝕刻製程的實施例中，第一過蝕刻製程320可以包含使用磷酸（H3 PO4 ）溶液。這樣的濕式蝕刻製程是等向性的，但相對於可以由氮化矽形成的蝕刻停止層214是高度選擇性的。
參照第1圖和第10圖，方法100包含方框110，進行第二過蝕刻製程330以凹蝕蝕刻停止層214和源極/汲極部件212以形成源極/汲極接觸開口232。對於方框110的操作，圖案化的遮罩層224保留為蝕刻遮罩。第二過蝕刻製程330進一步回蝕刻蝕刻停止層214、第一介電層216和源極/汲極部件212。由於這個原因，第二過蝕刻製程330可以被視為修整或清潔製程，將第三開口230進一步擴展到源極/汲極接觸開口232。相較於第三開口230，源極/汲極接觸開口232暴露出源極/汲極部件212的額外表面。因為第二過蝕刻製程330蝕刻由不同的介電材料形成的層，其對蝕刻停止層214沒有選擇性。因此，第一過蝕刻製程320對蝕刻停止層214或氮化矽具有第一蝕刻選擇比，第二過蝕刻製程330對蝕刻停止層214或氮化矽具有第二蝕刻選擇比。第一蝕刻選擇比大於第二蝕刻選擇比。第二過蝕刻製程330可以是乾式蝕刻製程或濕式蝕刻製程。在第二過蝕刻製程330是乾式蝕刻製程的實施例中，第二過蝕刻製程330可以包含使用含氟蝕刻劑（例如CF4 、SF6 、NF3 、CH2 F2 、CHF3 及/或C2 F6 ）以及含氮試劑，例如氮氣（N2 ）或氨（NH3 ）。相較於第一過蝕刻製程320，第二過蝕刻製程330可以包含更少或更低的含氮試劑的分壓。在第二過蝕刻製程330是濕式蝕刻製程的實施例中，第二過蝕刻製程330可以包含使用緩衝氫氟酸。相較於稀氫氟酸，緩衝氫氟酸以較低速度蝕刻氧化矽和氮化矽。緩衝氫氟酸的較慢蝕刻速率阻止第二過蝕刻製程330過多地蝕刻到相鄰的源極/汲極部件212之間的空間中。一結束方框110的操作，就大致上形成了源極/汲極接觸開口232。
參照第1、11和12圖，方法100包含方框112，在源極/汲極接觸開口232中形成源極/汲極接觸件236。在一些實施例中，在形成源極/汲極接觸件236之前，藉由在源極/汲極部件212上方沉積金屬材料並將工件200退火，以在金屬材料和源極/汲極部件212之間引起矽化反應，在源極/汲極部件212的露出表面上方形成矽化物部件234。在一些情況下，金屬材料可以包含鈦（Ti）、鎳（Ni）、鈷（Co）、鉭（Ta）或鎢（W），並且矽化物部件234可以包含矽化鈦、矽化鎳、矽化鈷、矽化鉭、矽化鎢。矽化物部件234用於降低接觸電阻。在形成矽化物部件234之後，在源極/汲極接觸件開口232中沉積源極/汲極接觸件236。每個源極/汲極接觸件236可以由選自銅（Cu）、鎢（W）、鋁（Al）、鈷（Co）、釕（Ru）、鎳（Ni）、其他合適的材料或前述之組合的金屬形成，並使用物理氣相沉積、化學氣相沉積、原子層沉積或其他合適的製程來沉積。雖然未明確繪示，但源極/汲極接觸開口232可以襯有阻障層，以將源極/汲極接觸件236與第一介電層216和第二介電層220隔開。阻障層可以由氮化鈦、氮化鉭或氮化鎢形成。在一些實施例中，可以進行例如化學機械研磨製程的平坦化製程以從工件200的頂表面移除多餘的金屬和遮罩層224。
本發明實施例中的一些實施例提供一些益處。舉例來說，藉由使用第一主蝕刻製程300、第二主蝕刻製程310、第一過蝕刻製程320和第二過蝕刻製程330，本發明實施例的方法形成不延伸到源極/汲極部件212的最底表面下方的源極/汲極接觸開口，藉此降低X-Z平面上的源極/汲極接觸件236的尺寸。降低源極/汲極接觸件236的尺寸可以降低閘極結構208和源極/汲極接觸件236之間的寄生電容。再次參照第11圖和第12圖。每個閘極結構208具有最頂表面208T（第11圖所示）和最底表面208B（第12圖所示）。每個源極/汲極接觸件236包含最底表面236B。每個源極/汲極部件212包含最底表面212B。為了便於參照，閘極結構208的最頂表面208T可以被稱為閘極頂表面208T；閘極結構208的最底表面208B可以被稱為閘極底表面208B；源極/汲極接觸件236的最底表面236B可以被稱為接觸件底表面236B；源極/汲極部件212的最底表面212B可以被稱為源極/汲極底表面212B。如第11圖所示，閘極頂表面208T與源極/汲極底表面212B間隔第一距離d1，並且閘極頂表面208T與接觸件底表面236B間隔第二距離d2。在第12圖中也繪示第二距離d2。如第12圖所示，閘極頂表面208T與閘極底表面208B間隔第三距離d3。在一些實施例中，接觸件底表面236B繪示成靠近但不低於源極/汲極底表面212B。在這方面，第一距離d1對第二距離d2之比為約1.0至約1.1。在一些實施例中，接觸件底表面236B高於閘極底表面208B。在這方面，第二距離d2對第三距離d3之比為約0.7至約0.8。因為接觸件底表面236B沒有像閘極底表面208B那樣深地延伸到第一介電層216中，所以可以降低源極/汲極接觸件236與閘極結構208之間的寄生電容。此外，第11圖和第12圖繪示閘極底表面208B比接觸件底表面236B更靠近基底202。
如以上結合第3圖所述，工件200可以包含設置在第一介電層216中的第一氣隙221、第二氣隙222和第三氣隙223。在一些實施例中，源極/汲極接觸件236可以沿X方向伸長以接觸沿X方向設置之一個以上的源極/汲極部件212。在那些實施例中，源極/汲極接觸件236由一個以上的源極/汲極部件212或一個以上的電晶體共享。結果，源極/汲極接觸件236可以跨越不同鰭狀結構204上的源極/汲極部件，或者在隔離結構217上方延伸。當使用常用的源極/汲極接觸件開口形成技術時，源極/汲極接觸件開口可以延伸穿過第一介電層216中存在的氣隙並與之合併。在本發明實施例的實施例中，源極/汲極接觸開口232可以與第三氣隙223合併，但不到達第一氣隙221和第二氣隙222。如第12圖所示，所得到的源極/汲極接觸件236可以填充源極/汲極接觸件開口232和第三氣隙223，而第一氣隙221和第二氣隙222保持靠近源極/汲極接觸件236。本發明實施例的源極/汲極接觸件236不向下延伸到設置在隔離部件206上的蝕刻停止層214中。先注意第11圖。接觸件頂表面236B在兩個鰭狀結構204之間的第一介電層216內終止，並且不延伸到隔離部件206上的蝕刻停止層214的一部分中。類似地，如第12圖所示，在隔離區30中，接觸件底表面236B在第一介電層216內終止，並且不延伸到隔離部件206上的蝕刻停止層214的部分中。第11圖和第12圖兩者繪示本發明實施例的源極/汲極接觸件236，並且不延伸到隔離部件206中。
在一例示性面向，本發明實施例針對一種半導體裝置。此半導體裝置包含在基底上方沿第一方向縱向延伸的第一鰭狀結構，在第一鰭狀結構的源極/汲極區上方的第一磊晶部件，設置在第一鰭狀結構的通道區上方並沿垂直於第一方向的第二方向延伸的閘極結構，以及在第一磊晶部件上方的源極/汲極接觸件。閘極結構的最底表面比源極/汲極接觸件的最底表面更靠近基底。
在一些實施例中，閘極結構更包含遠離基底的最頂表面。閘極結構包含從閘極結構的最頂表面量測到基底的第一深度，源極/汲極接觸件包含從閘極結構的最頂表面量測到基底的第二深度，並且第二深度對第一深度之比為0.7至約0.8。在一些實施例中，閘極結構更包含遠離基底的最頂表面，源極/汲極接觸件包含朝向基底的第一最底表面，第一磊晶部件包含朝向基底的第二最底表面，並且最頂表面與第一最底表面之間的第一距離對最頂表面與第二最底表面之間的第二距離之比為約1.0至約1.1。在一些實施例中，半導體裝置可以更包含沿第一方向縱向對準第一鰭狀結構的第二鰭狀結構，沿第一方向設置在第一鰭狀結構和第二鰭狀結構之間的隔離部件，在隔離部件上方的介電層，設置在介電層中的第二源極/汲極接觸件，以及設置在介電層中的第一氣隙。第一氣隙垂直地設置在隔離部件和第二源極/汲極接觸件之間。在一些情況下，半導體裝置可以更包含設置在隔離部件和介電層之間的蝕刻停止層。在一些情況下，半導體裝置可以更包含設置在介電層中以及第一氣隙正上方的第二氣隙。第二源極/汲極接觸件暴露在第二氣隙中。在一些實施例中，半導體裝置可以更包含部分地設置在第一鰭狀結構的端部上方的第一隔離閘極結構，以及部分地設置在第二鰭狀結構的端部上方的第二隔離閘極結構。介電層和第二源極/汲極接觸件設置在第一隔離閘極結構和第二隔離閘極結構之間。
在另一例示性面向，本發明實施例針對一種方法。此方法包含接收工件，其包含鰭狀結構，設置在鰭狀結構的通道區上方的閘極結構，設置在鰭狀結構的源極/汲極區上方的磊晶部件，設置在磊晶部件上方的蝕刻停止層，以及在蝕刻停止層上方的第一介電層。此方法更包含在工件上方沉積蓋層，在蓋層上方沉積第二介電層，在第二介電層上方形成蝕刻遮罩，蝕刻遮罩具有開口，經由蝕刻遮罩的開口進行多個主蝕刻製程以蝕刻穿過第一介電層、蓋層和第二介電層，以及經由蝕刻遮罩的開口進行多個過蝕刻製程以蝕刻穿過蝕刻停止層。
在一些實施例中，蓋層不含氧，並且蝕刻遮罩包含碳化鎢。在一些實施例中，多個主蝕刻製程包含第一主蝕刻製程和第二主蝕刻製程。在一些實施例中，第一主蝕刻製程大致上蝕刻穿過第二介電層，並且第二主蝕刻製程蝕刻穿過蓋層和第一介電層，並且在到達蝕刻停止層之前停止。在一些實施例中，多個過蝕刻製程包含第一過蝕刻製程和第二過蝕刻製程。在一些實施例中，第一過蝕刻製程蝕刻穿過蝕刻停止層以暴露出磊晶部件，並且第二過蝕刻製程進一步回蝕刻蝕刻停止層以進一步暴露出磊晶部件。
在又另一例示性面向，本發明實施例針對一種方法。此方法包含接收工件，其包含鰭狀結構，設置在鰭狀結構的通道區上方的閘極結構，設置在鰭狀結構的源極/汲極區上方的磊晶部件，設置在磊晶部件上方的蝕刻停止層，以及設置在蝕刻停止層上方的第一介電層。此方法更包含在工件上方沉積蓋層，在蓋層上方沉積第二介電層，在第二介電層上方形成蝕刻遮罩，蝕刻遮罩具有開口，經由蝕刻遮罩的開口進行第一主蝕刻製程以蝕刻穿過第二介電層的至少一部分，經由蝕刻遮罩的開口進行第二主蝕刻製程以蝕刻穿過蓋層和第一介電層的至少一部分，進行第一過蝕刻蝕刻製程以暴露出磊晶部件的第一表面，以及進行第二過蝕刻製程以凹蝕磊晶部件和蝕刻停止層以暴露出磊晶部件的第二表面。第二表面大於第一表面。
在一些實施例中，第一主蝕刻製程和第二主蝕刻製程中的每一個是乾式蝕刻製程，第一主蝕刻製程包含使用含氟蝕刻劑，並且第二主蝕刻製程包含使用含氟蝕刻劑和含氮試劑。在一些實施例中，含氟蝕刻劑包含CF4 、SF6 、NF3 、CH2 F2 、CHF3 或C2 F6 ，並且含氮試劑包含氮或氨。在一些實施例中，第一主蝕刻製程和第二主蝕刻製程中的每一個是濕式蝕刻製程，第一主蝕刻製程包含使用稀氫氟酸（DHF）溶液，並且第二主蝕刻製程包含使用稀氫氟酸溶液和氟化銨。在一些實施例中，第一過蝕刻製程對蝕刻停止層具有第一蝕刻選擇比，第二過蝕刻製程對蝕刻停止層具有第二蝕刻選擇比，並且第一蝕刻選擇比大於第二蝕刻選擇比。在一些情況下，第一過蝕刻製程和第二過蝕刻製程中的每一個是乾式蝕刻製程，第一主蝕刻製程包含使用含氟蝕刻劑和含氮試劑，以及第二主蝕刻製程包含使用含氟蝕刻劑並且不含含氮試劑。在一些實施例中，第一過蝕刻製程包含使用磷酸溶液，並且第二過蝕刻製程包含使用CF4 、SF6 、NF3 、CH2 F2 、CHF3 或C2 F6 。
以上概述數個實施例之部件，使得本技術領域中具有通常知識者可以更加理解本發明實施例的面向。本技術領域中具有通常知識者應該理解，他們能以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優點。本技術領域中具有通常知識者也應該理解到，此類等效的結構並未悖離本發明實施例的精神與範圍，且他們能在不違背本發明實施例的精神和範圍下，做各式各樣的改變、取代和調整。
10:通道區 20:源極/汲極區 30:隔離區 100:方法 102,104,106,108,110,112:方框 200:工件 202:基底 204:鰭狀結構 206:隔離部件 208:閘極結構 208’:隔離閘極結構 208B:閘極底表面 208T:閘極頂表面 210:閘極間隔層 212:源極/汲極部件 212B:源極/汲極底表面 214:蝕刻停止層 216:第一介電層 217:隔離結構 218:蓋層 220:第二介電層 221:第一氣隙 222:第二氣隙 223:第三氣隙 224:遮罩層 225:遮罩開口 226:第一開口 228:第二開口 229:底部凹槽 230:第三開口 232:源極/汲極接觸開口 234:矽化物部件 236:源極/汲極接觸件 236B:接觸件底表面 300:第一主蝕刻製程 310:第二主蝕刻製程 320:第一過蝕刻製程 330:第二過蝕刻製程 D1:第一厚度 d1:第一距離 D2:第二厚度 d2:第二距離 d3:第三距離 E1:第一深度 E2:第二深度 I-I’,II-II’:剖面 X,Y,Z:方向
藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。 第1圖是根據本發明實施例的各個面向之製造半導體裝置的方法的流程圖。 第2圖是根據本發明實施例的各個面向之在製造階段的工件的局部上視圖，例如與第1圖中的方法有關的階段。 第3～12圖是根據本發明實施例的各個面向之在各個製造階段的工件的局部剖面圖，例如與第1圖中的方法有關的階段。
10:通道區
20:源極/汲極區
30:隔離區
200:工件
202:基底
204:鰭狀結構
206:隔離部件
208:閘極結構
208B:閘極底表面
208T:閘極頂表面
210:閘極間隔層
212:源極/汲極部件
214:蝕刻停止層
216:第一介電層
218:蓋層
220:第二介電層
221:第一氣隙
222:第二氣隙
223:第三氣隙
236:源極/汲極接觸件
236B:接觸件底表面
d2:第二距離
d3:第三距離
X,Y,Z:方向

Claims (20)

  1. 一種半導體裝置，包括： 一第一鰭狀結構，在一基底上方沿一第一方向縱向延伸； 一第一磊晶部件，在該第一鰭狀結構的一源極/汲極區上方； 一閘極結構，設置在該第一鰭狀結構的一通道區上方並沿垂直於該第一方向的一第二方向延伸；以及 一源極/汲極接觸件，在該第一磊晶部件上方， 其中該閘極結構的一最底表面比該源極/汲極接觸件的一最底表面更靠近該基底。
  2. 如請求項1之半導體裝置， 其中該閘極結構更包括遠離該基底的一最頂表面， 其中該閘極結構包括從該閘極結構的該最頂表面量測到該基底的一第一深度， 其中該源極/汲極接觸件包括從該閘極結構的該最頂表面量測到該基底的一第二深度， 其中該第二深度對該第一深度之比為0.7至約0.8。
  3. 如請求項1之半導體裝置， 其中該閘極結構更包括遠離該基底的一最頂表面， 其中該源極/汲極接觸件包括朝向該基底的一第一最底表面， 其中該第一磊晶部件包括朝向該基底的一第二最底表面， 其中該最頂表面與該第一最底表面之間的一第一距離對該最頂表面與該第二最底表面之間的一第二距離之比為約1.0至約1.1。
  4. 如請求項1之半導體裝置，更包括： 一第二鰭狀結構，沿該第一方向縱向對準該第一鰭狀結構； 一隔離部件，沿該第一方向設置在該第一鰭狀結構和該第二鰭狀結構之間； 一介電層，在該隔離部件上方； 一第二源極/汲極接觸件，設置在該介電層中；以及 一第一氣隙，設置在該介電層中， 其中該第一氣隙垂直地設置在該隔離部件和該第二源極/汲極接觸件之間。
  5. 如請求項4之半導體裝置，更包括： 一蝕刻停止層，設置在該隔離部件和該介電層之間。
  6. 如請求項4之半導體裝置，更包括： 一第二氣隙，設置在該介電層中以及該第一氣隙正上方， 其中該第二源極/汲極接觸件暴露在該第二氣隙中。
  7. 如請求項4之半導體裝置，更包括： 一第一隔離閘極結構，部分地設置在該第一鰭狀結構的端部上方；以及 一第二隔離閘極結構，部分地設置在該第二鰭狀結構的端部上方， 其中該介電層和該第二源極/汲極接觸件設置在該第一隔離閘極結構和該第二隔離閘極結構之間。
  8. 一種半導體裝置的形成方法，包括： 接收一工件，包括： 一鰭狀結構， 一閘極結構，設置在該鰭狀結構的一通道區上方， 一磊晶部件，設置在該鰭狀結構的一源極/汲極區上方， 一蝕刻停止層，設置在該磊晶部件上方，以及 一第一介電層，在該蝕刻停止層上方； 在該工件上方沉積一蓋層； 在該蓋層上方沉積一第二介電層； 在該第二介電層上方形成一蝕刻遮罩，該蝕刻遮罩具有一開口； 經由該蝕刻遮罩的該開口進行複數個主蝕刻製程以蝕刻穿過該第一介電層、該蓋層和該第二介電層；以及 經由該蝕刻遮罩的該開口進行複數個過蝕刻製程以蝕刻穿過該蝕刻停止層。
  9. 如請求項8之半導體裝置的形成方法， 其中該蓋層不含氧， 其中該蝕刻遮罩包括碳化鎢。
  10. 如請求項8之半導體裝置的形成方法，其中該些主蝕刻製程包括一第一主蝕刻製程和一第二主蝕刻製程。
  11. 如請求項10之半導體裝置的形成方法， 其中該第一主蝕刻製程大致上蝕刻穿過該第二介電層， 其中該第二主蝕刻製程蝕刻穿過該蓋層和該第一介電層，並且在到達該蝕刻停止層之前停止。
  12. 如請求項8之半導體裝置的形成方法，其中該些過蝕刻製程包括一第一過蝕刻製程和一第二過蝕刻製程。
  13. 如請求項12之半導體裝置的形成方法， 其中該第一過蝕刻製程蝕刻穿過該蝕刻停止層以暴露出該磊晶部件， 其中該第二過蝕刻製程進一步回蝕刻該蝕刻停止層以進一步暴露出該磊晶部件。
  14. 一種半導體裝置的形成方法，包括： 接收一工件，包括： 一鰭狀結構， 一閘極結構，設置在該鰭狀結構的一通道區上方， 一磊晶部件，設置在該鰭狀結構的一源極/汲極區上方， 一蝕刻停止層，設置在該磊晶部件上方，以及 一第一介電層，設置在該蝕刻停止層上方； 在該工件上方沉積一蓋層； 在該蓋層上方沉積一第二介電層； 在該第二介電層上方形成一蝕刻遮罩，該蝕刻遮罩具有一開口； 經由該蝕刻遮罩的該開口進行一第一主蝕刻製程以蝕刻穿過該第二介電層的至少一部分； 經由該蝕刻遮罩的該開口進行一第二主蝕刻製程以蝕刻穿過該蓋層和該第一介電層的至少一部分； 進行一第一過蝕刻蝕刻製程以暴露出該磊晶部件的一第一表面；以及 進行一第二過蝕刻製程以凹蝕該磊晶部件和該蝕刻停止層以暴露出該磊晶部件的一第二表面， 其中該第二表面大於該第一表面。
  15. 如請求項14之半導體裝置的形成方法， 其中該第一主蝕刻製程和該第二主蝕刻製程中的每一個是乾式蝕刻製程， 其中該第一主蝕刻製程包括使用一含氟蝕刻劑， 其中該第二主蝕刻製程包括使用該含氟蝕刻劑和一含氮試劑。
  16. 如請求項15之半導體裝置的形成方法， 其中該含氟蝕刻劑包括CF4 、SF6 、NF3 、CH2 F2 、CHF3 或C2 F6 ， 其中該含氮試劑包括氮或氨。
  17. 如請求項14之半導體裝置的形成方法， 其中該第一主蝕刻製程和該第二主蝕刻製程中的每一個是濕式蝕刻製程， 其中該第一主蝕刻製程包括使用一稀氫氟酸溶液， 其中該第二主蝕刻製程包括使用該稀氫氟酸溶液和氟化銨。
  18. 如請求項14之半導體裝置的形成方法， 其中該第一過蝕刻製程對該蝕刻停止層具有一第一蝕刻選擇比， 其中該第二過蝕刻製程對該蝕刻停止層具有一第二蝕刻選擇比， 其中該第一蝕刻選擇比大於該第二蝕刻選擇比。
  19. 如請求項14之半導體裝置的形成方法， 其中該第一過蝕刻製程和該第二過蝕刻製程中的每一個是乾式蝕刻製程， 其中該第一主蝕刻製程包括使用一含氟蝕刻劑和一含氮試劑， 其中該第二主蝕刻製程包括使用該含氟蝕刻劑並且不含該含氮試劑。
  20. 如請求項14之半導體裝置的形成方法， 其中該第一過蝕刻製程包括使用磷酸溶液， 其中該第二過蝕刻製程包括使用CF4 、SF6 、NF3 、CH2 F2 、CHF3 或C2 F6 。
TW110104387A 2020-02-19 2021-02-05 半導體裝置及其形成方法 TWI792179B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062978593P 2020-02-19 2020-02-19
US62/978,593 2020-02-19
US17/085,032 US11302802B2 (en) 2020-02-19 2020-10-30 Parasitic capacitance reduction
US17/085,032 2020-10-30

Publications (2)

Publication Number Publication Date
TW202145348A true TW202145348A (zh) 2021-12-01
TWI792179B TWI792179B (zh) 2023-02-11

Family

ID=77271886

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110104387A TWI792179B (zh) 2020-02-19 2021-02-05 半導體裝置及其形成方法

Country Status (3)

Country Link
US (4) US11302802B2 (zh)
CN (1) CN113284890B (zh)
TW (1) TWI792179B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI794086B (zh) * 2022-01-24 2023-02-21 南亞科技股份有限公司 具有氣隙之半導體結構的製備方法
US12022648B2 (en) 2022-01-24 2024-06-25 Nanya Technology Corporation Semiconductor structure having air gap
US12132087B2 (en) 2022-01-24 2024-10-29 Nanya Technology Corporation Method of manufacturing semiconductor structure having air gap
TWI866181B (zh) * 2022-06-10 2024-12-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021106802A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Reduktion von parasitärkapazität inhalbleiterbauelementen
US11923363B2 (en) * 2021-09-20 2024-03-05 International Business Machines Corporation Semiconductor structure having bottom isolation and enhanced carrier mobility

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425310B2 (en) * 2014-03-04 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming wrap around contact
US9831183B2 (en) * 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US9831090B2 (en) * 2015-08-19 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method and structure for semiconductor device having gate spacer protection layer
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US10297690B2 (en) * 2016-12-30 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a contact structure for a FinFET semiconductor device
US10026824B1 (en) * 2017-01-18 2018-07-17 Globalfoundries Inc. Air-gap gate sidewall spacer and method
US10727226B2 (en) * 2017-07-18 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
DE102018114209A1 (de) * 2017-07-31 2019-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Source -und-drain-struktur mit einem reduzierten kontaktwiderstand und einer verbesserten beweglichkeit
US10403551B2 (en) * 2017-11-08 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain features with an etch stop layer
US10978351B2 (en) * 2017-11-17 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer between substrate and isolation structure
US10504990B2 (en) 2017-11-21 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation features and methods of fabricating the same
CN115621319B (zh) * 2017-12-04 2025-11-18 联华电子股份有限公司 半导体元件及其制作方法
US10347762B1 (en) * 2018-05-29 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor contact with reduced contact resistance using implantation process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI794086B (zh) * 2022-01-24 2023-02-21 南亞科技股份有限公司 具有氣隙之半導體結構的製備方法
US12022648B2 (en) 2022-01-24 2024-06-25 Nanya Technology Corporation Semiconductor structure having air gap
US12132087B2 (en) 2022-01-24 2024-10-29 Nanya Technology Corporation Method of manufacturing semiconductor structure having air gap
TWI866181B (zh) * 2022-06-10 2024-12-11 台灣積體電路製造股份有限公司 半導體結構及其形成方法

Also Published As

Publication number Publication date
CN113284890B (zh) 2025-01-17
US20220238702A1 (en) 2022-07-28
US11302802B2 (en) 2022-04-12
US20210257483A1 (en) 2021-08-19
US20230402531A1 (en) 2023-12-14
US11757022B2 (en) 2023-09-12
US12068396B2 (en) 2024-08-20
TWI792179B (zh) 2023-02-11
US20240363733A1 (en) 2024-10-31
CN113284890A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
TWI792179B (zh) 半導體裝置及其形成方法
CN109427899B (zh) 半导体器件及其制造方法
US12424486B2 (en) Integrated circuit structure with backside interconnection structure having air gap
CN113540081A (zh) 半导体结构
TWI704691B (zh) 積體電路元件及其製作方法
CN114078768B (zh) 半导体结构及其形成方法
US11502201B2 (en) Semiconductor device with backside power rail and methods of fabrication thereof
KR20190058329A (ko) 게이트 유전체 보존 게이트 컷 프로세스
KR102549861B1 (ko) 반도체 디바이스의 콘택 플러그 구조물 및 그 형성 방법
TWI768851B (zh) 半導體元件與其形成方法
US12205819B2 (en) Method and device for forming metal gate electrodes for transistors
TWI818226B (zh) 半導體裝置
US20210313448A1 (en) Self-Aligned Source/Drain Metal Contacts And Formation Thereof
TWI764541B (zh) 半導體元件及其形成方法
CN110957224B (zh) 半导体器件及其形成方法
US20250273473A1 (en) Semiconductor FinFET Device and Method
TWI783641B (zh) 半導體結構及其形成方法
CN115566044A (zh) 半导体装置结构
US20240332354A1 (en) Nanostructure field-effect transistor device and method of forming
US20240006482A1 (en) Semiconductor device and manufacturing method thereof
US20220359514A1 (en) Semiconductor device structure and methods of forming the same
CN115377187A (zh) 半导体器件及其形成方法
US20230361114A1 (en) Semiconductor structure and methods of forming the same
CN121174574A (zh) 半导体器件及其制造方法
CN118231255A (zh) 半导体结构及其形成方法