[go: up one dir, main page]

TW202114155A - 具有奈米線栓塞的半導體元件及其製備方法 - Google Patents

具有奈米線栓塞的半導體元件及其製備方法 Download PDF

Info

Publication number
TW202114155A
TW202114155A TW109115624A TW109115624A TW202114155A TW 202114155 A TW202114155 A TW 202114155A TW 109115624 A TW109115624 A TW 109115624A TW 109115624 A TW109115624 A TW 109115624A TW 202114155 A TW202114155 A TW 202114155A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
capacitor
spacer
layer
contact points
Prior art date
Application number
TW109115624A
Other languages
English (en)
Other versions
TWI741594B (zh
Inventor
蘇國輝
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202114155A publication Critical patent/TW202114155A/zh
Application granted granted Critical
Publication of TWI741594B publication Critical patent/TWI741594B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
    • H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
    • H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
    • H10P14/24—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H10P14/274—
    • H10P14/279—
    • H10P14/3411—
    • H10P14/3462—
    • H10W20/0698—
    • H10W20/496—
    • H10W44/601—
    • H10W70/093—
    • H10W72/075—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本揭露提供一種半導體元件及其製備方法。該半導體元件具有一基底，該基底具有多個第一區以及多個第二區；複數個位元線接觸點以及複數個電容接觸點，設置在該等第一區與該等第二區上；一著陸墊，包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子設置在該突出部的一側壁上；一導電栓塞，設置在該著陸墊上；複數個位元線，設置在該複數個位元線接觸點上；以及一電容結構，設置在該導電栓塞上。該導電栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在複數個奈米線上，該導體設置在該導電襯墊上。

Description

具有奈米線栓塞的半導體元件及其製備方法
本申請案主張2019/09/25申請之美國正式申請案第16/582,248號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件以及該半導體元件的製備方法。特別是有關於一種具有奈米線栓塞的半導體元件，以及該具有包覆層的半導體元件之製備方法。
半導體元件係使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸係逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，係增加不同的問題，且影響到最終電子特性、品質以及良率。因此，仍然持續著在達到改善品質、良率以及可靠度方面的挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件，包括：一基底，具有複數個第一區與複數個第二區；複數個位元線接觸點以及複數個電容接觸點，分別地設置在該複數個第一區該複數個第二區上；複數個著陸墊，分別地設置在該複數個電容接觸點上，至少一著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子設置在該突出部的一側壁上；複數個導電栓塞，分別地設置在該複數個著陸墊上，其中該複數個電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在該複數個奈米線上，該導體設置在該等店襯墊上；複數個位元線，分別地設置在該複數個位元線接觸點上；以及一電容結構，設置在該導電栓塞上。
在本揭露的一些實施例中，該第一間隙子包含矽化金屬，而該第一間隙子的一寬度大於該電容栓塞的一寬度。
在本揭露的一些實施例中，至少一位元線為一波形線，該波形線在二相鄰的電容接觸點之間延伸。
在本揭露的一些實施例中，該半導體元件還包括一第二間隙子，設置在該第一間隙子上，其中該第一間隙子包含多晶矽。
在本揭露的一些實施例中，該第二間隙子包含矽化金屬。
在本揭露的一些實施例中，至少一電容接觸點具有一頸部以及一頭部，該頭部位在該頸部上。
在本揭露的一些實施例中，該頭部的一上寬度大於該頭部的一下寬度，而該頭部具有一弧形側壁。
在本揭露的一些實施例中，該頸部的一上寬度大致地與該頭部的該下寬度相同。
在本揭露的一些實施例中，該頭部具有一錐形輪廓。
在本揭露的一些實施例中，該頭部的該上寬度大於該頸部的一上寬度。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括：提供一基底，該基底具有複數個第一區與複數個第二區；形成複數個位元線接觸點分別在該複數個第一區上；形成複數個位元線分別在該複數個位元線接觸點上；形成複數個電容接觸點分別在該複數個第二區上；形成複數個著陸墊分別在該複數個電容接觸點上，其中至少一著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子位在該突出部的一側壁上；形成複數個導電栓塞分別在該複數個著陸墊上，其中該複數個電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在該複數個奈米線上，該導體設置在該導電襯墊上；以及形成一電容結構在該導電栓塞上；其中至少一位元線為一波形線，該波形線在二相鄰電容接觸點之間延伸。
在本揭露的一些實施例中，形成該導電栓塞包括：形成複數個觸媒點在該著陸墊上；形成複數個奈米線從該複數個觸媒點；沉積一矽化物層以及一導體在該複數個奈米線上；以及平坦化該複數個奈米線，以將該複數個奈米線整理成相同長度。
在本揭露的一些實施例中，該第一間隙子包含矽化金屬。
在本揭露的一些實施例中，該半導體元件的製備方法還包括：形成複數個第二間隙子在該複數個第一間隙子上，其中該第一間隙子包含多晶矽。
在本揭露的一些實施例中，該第二間隙子包含矽化金屬。
在本揭露的一些實施例中，至少一電容接觸點具有一頸部以及一頭部，該頭部位在該頸部上，其中該頭部的一上寬度大於該頸部的一上寬度。
在本揭露的一些實施例中，形成該複數個電容接觸點包括：在一介電堆疊中形成一接觸孔，該介電堆疊具有一第一層以及一第二層，該第二層位在該第一層上；移除該第二層圍繞該接觸孔的一部分，以形成一轉換孔，該轉換孔具有一窄部以及一寬部，該窄部位在該第一層中，該寬部位在該第二層中；以及將一導電材料充填進入該轉換孔。
在本揭露的一些實施例中，該接觸孔與位在該第二層中的一位元線溝槽為一體成型。
在本揭露的一些實施例中，該半導體元件的製備方法還包括：充填一填充材料在該位元線溝槽以及該接觸孔的一下部。
在本揭露的一些實施例中，該第一間隙子的一寬度大於該電容栓塞的一寬度。
藉由該等奈米線電性連接在該基底中的多個源極/汲極區以及在該等源極/汲極區上的該等電容結構，以實現高深寬比的導電栓塞。
再者，該著陸墊具有該第一間隙子，其中第一間隙子的一寬度大於電容栓塞的一寬度，可戲劇化地解決在接下來所形成的電容結構與著陸墊之間的未對準(misalignment)。
此外，由於電容接觸點具有該頸部以及該頭部，並形成一錐形輪廓，可戲劇化地解決在接下來所形成的電容結構與電容接觸點之間的未對準(misalignment)。此外，包覆層可減少在半導體元件中缺陷(defects)的形成；因此，對應地提升半導體元件的良率。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他)元件或特徵的關係。所述空間相對關係 用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
理應理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進部性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，係包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異係可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」係可被使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，係為精確地相同的、相等的，或是平坦的，或者是其係可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異係可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，係均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))係對應Z方向箭頭的該方向，而下方(below)(或之下(down))係對應Z方向箭頭的相對方向。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
圖1為依據本揭露一實施例中一種半導體元件之製備方法10的流程示意圖。圖2及圖3為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖4為依據本揭露圖3中半導體元件的剖視示意圖。
在一些實施例中，該製備方法10包括操作如下：步驟S11，提供一基底，該基底具有複數個第一區與複數個第二區；步驟S13，形成複數個位元線接觸點分別在該基底的該等第一區上；步驟S15，形成複數個位元線分別在該複數個位元線接觸點上；步驟S17，形成複數個電容接觸點分別在該基底的該等第二區上；步驟S19，形成一著陸墊在其中一電容接觸點上，其中該著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子位在該突出部上，其中該第一間隙子的一寬度大於該電容栓塞的一寬度；步驟S21，形成一導電栓塞在該著陸墊上以及該介電層中，其中該電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊位在該等奈米線上，該導體位在該導電襯墊上；步驟S23，在該導電栓塞上形成一電容結構。
請參考圖1及圖2，在步驟S11，可提供一基底101，且複數個第一區與複數個第二區形成在基底101中。舉例來說，基底101可由下列材料所形成：矽、摻雜矽、矽鍺(silicon germanium)、絕緣層上覆矽(silicon on insulator)、藍寶石上覆矽(silicon on sapphire)、絕緣層上覆矽鍺(silicon germanium on insulator)、碳化矽(silicon carbide)、鍺(germanium)、砷化鎵(gallium arsenide)、磷化鎵(gallium phosphide)、磷砷化鎵(gallium arsenide phosphide)、磷化銦(indium phosphide)、或磷化銦鎵(indium gallium phosphide)。
請參考圖3及圖4，複數個絕緣結構103可形成在基底101中。在剖視圖中，複數個絕緣結構103係相互分隔開，並界定出複數個主動區105。舉例來說，複數個絕緣結構103可由一隔離材料所製，例如氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氟摻雜矽 (fluoride-doped silicate)，或其類似物。從頂視圖來看，複數個主動區105係沿一方向延伸，該方向係相對於方向X傾斜。應當理解，在本揭露中，氮氧化矽係表示一物質，此物質係含有矽、氮以及氧，而其中氧的一比例係大於氮的比例。而氧化氮化矽係表示一物質，此物質係含有矽、氮以及氧，而其中氮的一比例係大於氧的比例。
圖5至圖7為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖8為依據本揭露圖7中半導體元件的剖視示意圖。
請參考圖1及圖5至圖8，複數個字元線201係可形成在基底101中。在所述的實施例中，複數個字元線201係可沿方向X延伸。每一字元線201具有一底層203、一中間層205、一頂層207以及一溝槽開口209。請參考圖5，在所述的實施例中，一微影製程可用來圖案化基底101，以界定出複數個溝槽開口209的位置。可執行如一非等向性乾蝕刻製程的一蝕刻製程，以在基底101中形成複數個溝槽開口209。請參考圖6，在蝕刻製程之後，複數個底層203可對應地形成在複數個溝槽開口209以及複數個溝槽開口209的底部上，並接合到複數個溝槽開口209以及複數個溝槽開口209的底部。舉例來說，複數個底層203係可由氧化矽、氮氧化矽、氧化氮化矽、氮化矽，或其類似物所製。
請參考圖7及圖8，複數個中間層205係可對應地形成在複數個底層203上。複數個中間層205的頂表面可低於基底101的一頂表面。舉例來說，複數個中間層205係可由摻雜多晶矽、金屬材料或矽化金屬所製。舉例來說，矽化金屬係可為矽化鎳、矽化鉑、矽化鈦、矽化鉬、矽化鈷、矽化鉭、矽化鎢，或其類似物。複數個頂層207可對應地形成在複數個中間層205上。複數個頂層207的頂表面可與基底101的頂表面位在同一垂直水平線。舉例來說，複數個頂層207可由氧化矽、氮氧化矽、氧化氮化矽、氮化矽或其類似物所製。
圖9為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。
請參考圖1及圖9，複數個第一區與複數個第二區可形成在基底101的主動區105中。複數個摻雜區係可包括一第一摻雜區301與多個第二摻雜區303。第一摻雜區301位在二相鄰字元線201之間。該等第二摻雜區303分別地位在複數個絕緣結構103與複數個字元線201之間。第一摻雜區301與該等第二摻雜區301分別地摻雜有一摻雜物，例如磷(phosphorus)、砷(arsenic)或銻(antimony)。第一摻雜區301與該等第二摻雜區301分別地具有摻雜濃度，範圍在1E17 atoms/cm3 到1E19 atoms/cm3 。
圖10為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖11為依據本揭露圖10中半導體元件的剖視示意圖。
請參考圖1及圖10與圖11，在步驟S13，複數個位元線接觸點可形成在基底101上。一第一隔離膜801可形成在基底101上。舉例來說，第一隔離膜801可為氮化矽、氧化矽、氮氧化矽、未經摻雜矽玻璃(undoped silica glass)、硼矽玻璃(borosilica glass)、磷矽玻璃(phosphosilica glass)、硼磷矽玻璃(borophosphosilica glass)、或其組合所製，但並不以此為限。複數個接觸點401可形成在第一隔離膜801中。一微影製程可用於圖案化第一隔離膜801，以界定出複數個接觸點401的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以在第一隔離膜801中形成複數個開口。在蝕刻製程之後，以一金屬化製程將一導電材料沉積在複數個開口中，以形成複數個接觸點401，舉例來說，導電材料為鋁、銅、鎢、鈷或其他適合金屬或金屬合金，而金屬化製程可為如化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在金屬化製程之後，可執行如化學機械研磨的一平坦化製程，以移除多餘的沉積材料，並提供一大致平坦表面給接下來的處理步驟。
在一些實施例中，請參考圖10與圖11，接觸點401沉積在第一摻雜區301上，並電性連接到第一摻雜區301。在所述的實施例中，形成含有鎢的接觸點401。當接觸點401的頂表面暴露在氧或空氣時，在含有鎢的接觸點401的一頂表面上容易形成缺陷。此缺陷可影響半導體元件的良率。
圖12為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖13為依據本揭露圖12中半導體元件的剖視示意圖。
請參考圖1及圖12與圖13，複數個位元線接觸點405可形成在基底101上。(在圖12中僅顯示一位元線接觸點405。)一第二隔離膜803可形成在第一隔離膜801上。第二隔離膜803可由與第一隔離膜801相同的材料所製，但並不以此為限。一微影製程可用於圖案化第二隔離膜803，以界定出複數個位元線接觸點405的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以在第二隔離膜803中形成複數個位元線接觸點開口。接觸點401的一頂表面可經由複數個位元線接觸點開口而暴露。可選擇地執行使用一還原劑的一清洗製程，以移除含有鎢之接觸點401的頂表面上的該等缺陷(defects)。還原劑可為四氯化鈦(titanium tetrachloride)、四氯化鉭(tantalum tetrachloride)，或其組合。
請參考圖12與圖13，在清洗製程之後，可形成含有氮化鎢的一第一包覆層(first coverage layer)407，以覆蓋複數個位元線接觸點開口的底部與側壁。第一包覆層407可避免含有鎢的接觸點401之頂表面暴露在氧或空氣；因此第一包覆層407可減少在含有鎢的接觸點401之頂表面上的缺陷之形成。可藉由一金屬化製程將一導電材料沉積在複數個位元線接觸點開口中，以形成複數個位元線接觸點405，舉例來說，導電材料為鋁、銅、鎢、鈷或其他適合進數或金屬合金，金屬化製程為化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在金屬化製程之後，可執行如化學機械研磨的一平坦化製程，以移除多餘沉積材料，並提供一大致平坦表面給接下來的處理步驟。
請參考圖12與圖13，複數個位元線接觸點405對應地電性連接到該等第一接觸點401；意即，複數個位元線接觸點405電性耦接到第一摻雜區301。
圖14為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖15為依據本揭露圖14中半導體元件的剖視示意圖。
請參考圖1以及圖14與圖15，在步驟S15，複數個位元線可分別地形成在基底上的複數個位元線接觸點上。(圖14中僅顯示一位元線409。)一第三隔離膜805可形成在第二隔離膜803上。第三隔離膜805可由與第一隔離膜801相同的材料所製，但並不以此為限。一微影製程可用於圖案化第三隔離膜805，以界定出複數個位元線409的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以在第三隔離膜805中形成複數個位元線溝槽開口408。在一些實施例中，微影製程亦可圖案化第三隔離膜805以界定出複數個接觸孔402的位置，並可執行一蝕刻製程以形成複數個接觸孔402，而複數個接觸孔402係穿經第三隔離膜805、第二隔離膜803以及第一隔離膜801。換言之，該等接觸孔402為非常深的開口，於此同時，位元線溝槽開口408是相對非常淺的開口。
圖16為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖17為依據本揭露圖16中半導體元件的剖視示意圖。在一些實施例中，該等位元線溝槽開口408與該等接觸孔402可藉由下列製程所充填，例如化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在一些實施例中，該等接觸孔402係比該等位元線溝槽開口408更深，而該等位元線溝槽開口408可完全地被一填充材料408-1所充填，且該等接觸孔402可部分地被一填充材料402-1所充填，其中填充材料402-1可與填充材料408-1相同。在一些實施例中，在第三隔離膜805中的該等接觸孔402的上部並未被填充材料402-1所充填。
請參考圖1及圖18至圖21，在步驟S17，複數個電容接觸點分別地設置在基底的該等第二區上。圖18為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖19為依據本揭露圖18中半導體元件的剖視示意圖。可執行如一等向性蝕刻製程的一蝕刻製程，以移除第三隔離膜805圍繞該等接觸孔402的一部分，以形成複數個轉換孔404，複數個轉換孔404具有一窄部404-1以及一寬部404-2，窄部404-1係在第二隔離膜803中由填充材料402-1所佔用，寬部404-2係在第三隔離膜805中。
圖20為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖21為依據本揭露圖20中半導體元件的剖視示意圖。在一些實施例中，填充材料402-1與填充材料408-1係分別從該等轉換孔404與該等位元線溝槽開口408剝離。在剝離填充材料之後，可以一金屬化製程將一導電材料沉積在複數個位元線溝槽開口408中以形成複數個位元線409，並在該等轉換孔404中形成複數個電容接觸點403，舉例來說，導電材料為鋁、銅、鎢、鈷或其他適合的金屬或金屬合金，而金屬化製程為化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在金屬化製程之後，可執行如化學機械研磨的一平坦化製程，以移除多餘的沉積材料，並提供一大致平坦表面給接下來的處理步驟。
在一些實施例中，電容接觸點403具有一頸部403-1以及一頭部403-2，頭部403-2位在頸部403-1上，其中頭部403-2的一上寬度W1大於頸部403-1的一上寬度W2。在一些實施例中，頸部403-1的上寬度W2大致與頭部403-2的一下寬度相同。在一些實施例中，頭部403-2具有一弧形側壁403-3。在一些實施例中，頭部具有錐形輪廓。
請參考圖20與圖21，複數個位元線409可沿方向Y延伸，且在頂視圖中呈現波形線。複數個位元線接觸點405位在複數個位元線409與複數個主動區105的交叉處。以波形線呈現的複數個位元線409可增加在複數個位元線接觸點405與複數個主動區105之間的一接觸面積；因此，可降低在複數個位元線接觸點405與複數個主動區105之間的一接觸阻抗(contact resistance)。
請參考圖1及圖22，在步驟S19，複數個電容栓塞可分別地形成在複數個電容接觸點上。圖22為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。請參考圖1及圖22，複數個電容栓塞(capacitor plugs)411可形成在基底101上。一第四隔離膜807可形成在第三隔離膜805上。第四隔離膜807可由與第一隔離膜801相同的材料所製，但並不以此為限。一微影製程可用來圖案化第四隔離膜807，以界定出複數個電容栓塞411的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以形成複數個栓塞開口，複數個栓塞開口係穿經第四隔離膜807、第三隔離膜805以及第二隔離膜803。在蝕刻製程之後，以一金屬化製程將一導電材料沉積在複數個栓塞開口中，以在頭部403-2上方形成複數個電容栓塞411，而舉例來說，導電材料為鋁、銅、鎢、鈷，或其他適合的金屬或金屬合金，金屬化製程為化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在金屬化製程之後，可執行如化學機械研磨的一平坦化製程，以移除多餘的沉積材料，並提供一大致平坦表面給接下來的處理步驟。在一些實施例中，電容栓塞411包括一摻雜多晶矽層412A以及一矽化鈷層412B，矽化鈷層412B位在摻雜多晶矽層412A上。
請參考圖1及圖23至圖26，在步驟S21，複數個第一間隙子分別地形成在複數個電容栓塞之複數個突出部上。圖23為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。請參考圖1及圖23，執行一回蝕製程以移除第四隔離膜807的一頂部，以暴露電容栓塞411的一突出部411A。在一些實施例中，在回蝕製程之後，電容栓塞411的頂表面高於第四隔離膜807之頂表面，且暴露電容栓塞411(突出部411A)的側壁。
圖24為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。在一些實施例中，執行一沉積製程以形成一襯墊層808，襯墊層808覆蓋第四隔離膜807的頂表面、突出部411A的頂表面以及突出部411A的側壁。
圖25為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。在一些實施例中，執行一非等向性乾蝕刻以移除襯墊層808的一部分，以便分別在突出部411A上形成複數個第一間隙子808A。在一些實施例中，第一間隙子808A包含矽化金屬，並設置在突出部411A的一側壁上。在一些實施例中，第一間隙子411A的寬度W4大於電容栓塞411的寬度W3。
圖26為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。在一些實施例中，執行一矽化反應(silicidation，SALICIDE)製程，以在該等第一間隙子808A上分別形成複數個第二間隙子808B。在一些實施例中，第一間隙子808A包含多晶矽，並設置在突出部411A的一側壁上，而第二間隙子808B從第一間隙子808A的多晶矽包含矽化金屬。在一些實施例中，突出部411A、第一間隙子808A以及第二間隙子808B形成位在電容接觸點403上的一著陸墊810。
圖27為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。圖28至圖33為依據本揭露一實施例中製備導電栓塞流程之某部分的特寫剖視示意圖。在一些實施例中，可在著陸墊810上形成具有一導電栓塞816的一第五隔離膜814。第五隔離膜814可由與第一隔離膜801相同的材料所製，但並不以此為限。
請參考圖28，在一些實施例中，如圖28至圖33其中之一所示的多個開口816-1，可以傳統的微影與蝕刻製程形成在第五隔離膜814中，並暴露出著陸墊810的一部分。該等開口816-1的位置界定出將被導電栓塞816占用的區域。
請參考圖29，在一些實施例中，用於奈米線生長的觸媒點(catalyst dots)816-2可形成在暴露的著陸墊810上，而觸媒點816-2係例如金(Au)、鎵(Ga)、鋁(Al)、鈦(Ti)或鎳(Ni)。該等觸媒點816-2可藉由將一觸媒(catalyst)圖案化進入多個點(dots)中，或是分配含有所述觸媒的膠粒(colloid)所形成。應當理解，該等觸媒點816-2的尺寸，例如寬度，界定出奈米線直徑。因此，對於獲得奈米線之直徑的一緊密分布，點尺寸的精確控制是非常重要的。用於引入觸媒的其他方法也是有可能的。然而，如典型地由觸媒懸浮方法(catalyst suspension method)，觸媒集聚方法(catalyst agglomeration method)並不會產生電尺寸的窄分布。再者，該等觸媒點可利用一自組裝製程(self-assembly process)所形成。用在本文中的所述用語「自組裝」，係代表一材料的自發組織(spontaneous organization)進入一規律圖案中。
請參考圖30，在一些實施例中，該等奈米線816-3從該等觸媒點816-2生長，並垂直於在開口816-1中之著陸墊810的暴露表面。該等奈米線816-3的生長係由該等觸媒點816-2所促進，且典型地由化學氣相沉積(CVD或電漿加強化學氣相沉積(PECVD)所實現。生長溫度係取決於所使用的前驅物(precursor)。舉例來說，對於矽烷(silane，SiH4 )而言，生長溫度為從約370℃到約500℃。對於四氯化矽(silicon tetrachloride，SiCl4 )而言，生長溫度為從約800℃到約950℃。藉由將氯(chlorine)添加到矽烷，生長溫度可提升到600℃以上。該等奈米線816-3的生長率取決於在生長腔室中的生長溫度以及氣壓。舉例來說，對於在1torr壓力下以H2稀釋的SiH4且在450℃的一生長溫度下，一典型CVD生長率約7.6 μm/hour。該等奈米線816-3的非等向性生長(anisotropic growth)係以氣體-液體-固體(Vapor-liquid-solid，VLS)機制描述。該等奈米線816-3可由與半導體基底相同或不同的材料所組成。在一實施例中，該等奈米線816-3係由與半導體基底不同的一材料所組成。在另一實施例中，該等奈米線816-3為單晶矽奈米線，具有大致相同的結晶方向。本文中形成在(111)方向矽基底上之矽奈米線的一特定例子中，當從具有(111)方向的基底播種時，矽奈米線方向為(111)。該等奈米線816-3生長到一長度，該長度典型地超過第五隔離膜814的厚度。
請參考圖31，在一些實施例中，一保形的矽化物層816-4毯覆式(blanket)沉積在著陸墊810與該等奈米線816-3上。矽化物層的一些例子包括矽化鈷，但並不以此為限。矽化鈷層的沉積可由例如CVD或原子層沉積(atomic layer deposition，ALD)的技術實現。
請參考圖32，在一些實施例中，一保形的導體816-5沉積在矽化物層816-4上。導體816-5充填在該等奈米線816-3之間的空間。導體816-5可摻雜多晶矽或一導電金屬，例如鎢、鋁或鈦。如同該等導電材料之矽化物或氮化物，該等金屬之合金一在本文中受到考慮的。
請參考圖33，在一些實施例中，在圖32的結構之後以CMP平坦化。第五隔離膜814被用來當作一CMP終止層。CMP步驟將該等奈米線816-3整理成相同長度。在一些實施例中，每一奈米線816-3的尖端使用矽化反應製程而被矽化。接下來，一導體816-7形成在該等奈米線816-3、矽化物層816-4以及導體816-5上。
請參考圖1及圖34至圖36，在步驟S23，複數個電容結構分別地形成在經過複數個導電栓塞816之複數個著陸墊的複數個第一間隙子上。圖34至圖36為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。
在一些實施例中，複數個電容結構501可具有一底電極505、一電容隔離層507以及一頂電極509。請參考圖34，一第五隔離膜809可形成在第四隔離膜807上。第五隔離膜809可由與第一隔離膜801相同的材料所製，但並不以此為限。一微影製程可用於圖案化第五隔離膜809，以界定出複數個電容溝槽503的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以形成複數個電容溝槽503，而複數個電容溝槽503穿經第五隔離膜809。複數個栓塞816可經由複數個電容溝槽503而暴露。
請參考圖35，複數個底電極505可對應地分別形成在複數個電極溝槽503中；換言之，複數個底電極505可朝內地形成在第五隔離膜809中。舉例來說，複數個底電極505可由摻雜多晶矽、矽化金屬、鋁、銅或鎢所製。複數個底電極505可分別地對應連接到複數個栓塞816。
請參考圖35，可形成電容隔離層507以連接到複數個底電極505的側壁與底部以及第五隔離膜809的頂表面。電容隔離層507可為一單一層或多層。在所述實施例中，電容隔離層507可為一單一層或多層。特別地是，電容隔離層507可為由一高介電常數材料所製的一單一層，例如鍶鈦酸鋇(barium strontium titanate)、鋯鈦酸鉛(lead zirconium titanate)、氧化鈦(titanium oxide)、氧化鋁(aluminum oxide)、氧化鉿(hafnium oxide)、氧化釔(yttrium oxide)、氧化鋯(zirconium oxide)或其類似物。或者是，在另一實施例中，電容隔離層507係可由多層所形成，其係由氧化矽、氮化矽以及氧化矽所組成。
請參考圖36與圖37，頂電極509係可形成來充填複數個電容溝槽503，並覆蓋電容隔離層507。舉例來說，頂電極509係可由摻雜多晶矽、銅或鋁所製。
圖38至圖41為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。在一些實施例中，一底穿孔413與一第一導電層415可形成在基底101上。請參考圖38，一第六隔離膜811可形成在第五隔離膜809上。第六隔離膜811可由與第一隔離膜801相同的材料所製，但並不以此為限。一微影製程可用來圖案化第六隔離膜811，以界定出底穿孔413的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以形成一底穿孔開口，該底穿孔開口係穿經第六隔離膜811。在蝕刻製程之後，以一金屬化製程將一導電材料沉積在底穿孔開口中，以在第六隔離膜811中形成底穿孔413，而舉例來說，導電材料為鋁、銅、鎢、鈷，或其他適合的金屬或金屬合金，金屬化製程為化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在金屬化製程之後，可執行如化學機械研磨的一平坦化製程，以移除多餘的沉積材料，並提供一大致平坦表面給接下來的處理步驟。
請參考圖38，在所述的實施例中，係形成含有鎢的底穿孔413。當底穿孔403的頂表面暴露在氧或空氣時，含有鎢的底穿孔413之一頂表面容易形成缺陷。該等缺陷可能影響半導體元件的良率。
請參考圖39，一第七隔離膜813可形成在第六隔離膜811上。第七隔離膜813可由與第一隔離膜801相同的材料所製，但並不以此為限。一微影製程可用來圖案化第七隔離膜813，以界定出第一導電層415的位置。在微影製程之後，可執行如非等向性乾蝕刻製程的一蝕刻製程，以在第七隔離膜813中形成一第一導電層溝槽。底穿孔413的頂表面可透過第一導電層溝槽而暴露。可選擇地執行使用還原劑的一清洗製程，以移除含有鎢之底穿孔413的頂表面上的該等缺陷(defects)。還原劑可為四氯化鈦(titanium tetrachloride)、四氯化鉭(tantalum tetrachloride)，或其組合。
請參考圖39與圖40，在清洗製程之後，可形成含有氮化鎢的一第二包覆層417，以覆蓋第一導電層溝槽的一底部與各側壁。第二包覆層417可避免含有鎢的底穿孔413之頂表面暴露在氧或空氣；因此第二包覆層417可減少在含有鎢的底穿孔413之頂表面上的缺陷之形成。可藉由一金屬化製程將一導電材料沉積在第一導電層溝槽中，以形成第一導電層415，舉例來說，導電材料為鋁、銅、鎢、鈷或其他適合進數或金屬合金，金屬化製程為化學氣相沉積、物理氣相沉積、塗佈或其類似製程。在金屬化製程之後，可執行如化學機械研磨的一平坦化製程，以移除多餘沉積材料，並提供一大致平坦表面給接下來的處理步驟。
圖41為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。
請參考圖41，一半導體元件可包括一基底101、複數個絕緣結構103、複數個字元線201、複數個摻雜區、複數個隔離膜、複數個接觸點、複數個位元線接觸點405、一第一包覆層407、複數個位元線409、複數個栓塞411、複數個著陸墊810、複數個栓塞816、一底穿孔413、一第一導電層415、一第二包覆層417以及複數個電容結構501。
請參考圖41，複數個絕緣結構103可設置在基底101中，且相互分隔開設置。複數個絕緣結構103可界定出複數個主動區105。複數個字元線201可設置在基底101中，並相互分隔開設置。每一字元線201包括一底層203、一中間層205以及一頂層207。複數個底層203可分別地朝內設置在基底101中。複數個中間層205可分別地對應設置在複數個底層203上。複數個中間層205的頂表面可低於基底101的一頂表面。複數個頂層207可分別地對應設置在複數個中間層205上。複數個頂層207的頂表面與基底101的頂表面位在相同的垂直水平面。
請參考圖41，複數個摻雜區可設置在基底101的複數個主動區105中。每一摻雜區具有一第一摻雜區421以及多個第二摻雜區423。針對每一摻雜區，第一摻雜區421設置在二相鄰字元線201之間。該等第二摻雜區423分別地設置在複數個絕緣結構103與複數個字元線201之間。
請參考圖41，複數個隔離膜可設置在基底101上。複數個隔離膜可包括一第一隔離膜801、一第二隔離膜803、一第三隔離膜805、一第四隔離膜807、一第五隔離膜809、一第六隔離膜811以及一第七隔離膜813。第一隔離膜801可設置在基底101上。複數個接觸點可設置在第一隔離膜801中。複數個接觸點可包括一接觸點401以及多個第二接觸點403。接觸點401設置在第一摻雜區421上，並電性連接到第一摻雜區421。該等電容接觸點403分別地設置在該等第二摻雜區423上，並分別地電性連接到該等第二摻雜區423。在本實施例中，係形成含有鎢的接觸點401。
請參考圖41，第二隔離膜803可設置在第一隔離膜801上。複數個位元線接觸點405可設置在第二隔離膜803中。(在圖41中僅顯示一位元線接觸點。)第一包覆層407可設置在第二隔離膜803中，並位在接觸點401的一頂表面上；換言之，第一包覆層407可設置在複數個位元線接觸點405與接觸點401之間。此外，第一包覆層407可設置在複數個位元線接觸點405的側壁上，並接合到複數個位元線接觸點405的側壁。第一包覆層407可含有氮化鎢。
請參考圖41，第三隔離膜805可設置在第二隔離膜803上。複數個位元線409可設置在第三隔離膜805中，並位在複數個位元線接觸點405與第一包覆層407上。(圖41僅顯示一位元線409。)第四隔離膜807可設置在第三隔離膜805上。可設置複數個栓塞411以穿經第四隔離膜807、第三隔離膜805以及第二隔離膜803。複數個栓塞411可分別地對應電性連接到該等第二接觸點403。
請參考圖41，電容接觸點403具有一頸部403-1以及一頭部403-2，頭部403-2位在頸部403-1上，其中頭部403-2的一上寬度W1大於頸部403-1的一上寬度W2。在一些實施例中，頸部403-1的上寬度W2大致地與頭部403-2的一下寬度相同。在一些實施例中，頭部403-2具有一弧形側壁403-3。在一些實施例中，頭部具有錐形輪廓。
請參考圖41，在一些實施例中，複數個第一間隙子808A分別地設置在該等栓塞411的突出部411A上。在一些實施例中，第一間隙子818A包含矽化金屬，並設置在突出部411A的一側壁上。在一些實施例中，第一間隙子818A的寬度W4大於電容栓塞411的寬度W3。在一些實施例中，複數個第二間隙子818B分別地設置在該等第一間隙子818A上。在一些實施例中，第一間隙子818A包含多晶矽，並設置在突出部411A的一側壁上，而第二間隙子818B從第一間隙子818A的多晶矽而包含矽化金屬。在一些實施例中，突出部411A、第一間隙子818A以及第二間隙子818B形成位在電容接觸點403上的一著陸墊810。
請參考圖41，第五隔離膜809可設置在第四隔離膜807上。複數個電容結構501可設置在第五隔離膜809中。複數個電容結構501可包括複數個底電極505、一電容隔離層507以及一頂電極509。複數個底電極505可朝內地設置在第五隔離膜809中，並分別地對應電性連接到複數個栓塞816。電容隔離層507可設置在複數個底電極505上。頂電極509可設置在電容隔離層507上。
請參考圖41，第六隔離膜811可設置在第五隔離膜809上。底穿孔413可設置在第六隔離膜811中，並電性連接到頂電極509。底穿孔413可含有鎢。一第七隔離膜813可設置在第六隔離膜811上。第一導電層415可設置在第七隔離膜813中，並位在底穿孔413上。第二包覆層417可設置在底穿孔413的一頂表面上，而第二包覆層417可設置在底穿孔413與第一導電層415之間。此外，第二包覆層417可設置在第一導電層415的側壁上，並接合到第一導電層415的側壁。第二包覆層417可含有氮化鎢。
圖42至圖43為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。
請參考圖42，半導體元件可包括複數個第三包覆層419。複數個第三包覆層419可分別地對應設置在該等第二接觸點403與複數個栓塞411之間。換言之，複數個第三包覆層419可分別地對應設置在含有鎢的該等第二接觸點403的頂表面上。複數個第三包覆層419可分別地對應設置在複數個栓塞411的側壁上，並接合到複數個栓塞411的側壁。複數個第三包覆層419可含有氮化鎢。在本實施例中，僅第一包覆層407、第二包覆層417以及複數個第三包覆層419分別地設置在接觸點401、底穿孔413以及該等第二接觸點403上；然而，其他導電層或穿孔亦可適用。
應當理解，在本實施例中，一包覆層可當作是第一包覆層407、第二包覆層417或第三包覆層419，但並不以此為限。一導電部件(conductive feature)可當作是接觸點401、第二接觸點403，或底穿孔413，但並不以此為限。
請參考圖43，半導體元件可包括一第一阻障層(first barrier layer)421。第一阻障層421可設置在第一包覆層407與複數個位元線接觸點405之間。舉例來說，第一阻障層421可由鈦、氮化鈦、鈦鎢合金、鉭、氮化鉭或其組合所製。第一阻障層421可改善第一包覆層407與複數個位元線接觸點405之間的黏性(adhesion)。
本揭露之一實施例提供一種半導體元件，包括：一基底，具有複數個第一區與複數個第二區；複數個位元線接觸點以及複數個電容接觸點，分別地設置在該複數個第一區該複數個第二區上；複數個著陸墊，分別地設置在該複數個電容接觸點上，至少一著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子設置在該突出部的一側壁上；複數個導電栓塞，分別地設置在該複數個著陸墊上，其中該複數個電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在該複數個奈米線上，該導體設置在該等店襯墊上；複數個位元線，分別地設置在該複數個位元線接觸點上；以及一電容結構，設置在該導電栓塞上。
本揭露之另一實施例提供一種半導體元件的製備方法。該製備方法包括：提供一基底，該基底具有複數個第一區與複數個第二區；分別地在該複數個第一區上形成複數個位元線接觸點；分別地在該複數個位元線接觸點上形成複數個位元線；分別地在該複數個第二區上形成複數個電容接觸點；分別地在該複數個電容接觸點上形成複數個著陸墊，其中至少一著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子位在該突出部的一側壁上；分別地在該複數個著陸墊上形成複數個導電栓塞，其中該複數個電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在該複數個奈米線上，該導體設置在該導電襯墊上；以及在該導電栓塞上形成一電容結構；其中至少一位元線為一波形線，該波形線在二相鄰電容接觸點之間延伸。
藉由該等奈米線電性連接在該基底中的多個源極/汲極區以及在該等源極/汲極區上的該等電容結構，以實現高深寬比的導電栓塞。
再者，該著陸墊具有該第一間隙子，其中第一間隙子的一寬度大於電容栓塞的一寬度，可戲劇化地解決在接下來所形成的電容結構與著陸墊之間的未對準(misalignment)。
此外，由於電容接觸點具有該頸部以及該頭部，並形成一錐形輪廓，可戲劇化地解決在接下來所形成的電容結構與電容接觸點之間的未對準(misalignment)。此外，包覆層可減少在半導體元件中缺陷(defects)的形成；因此，對應地提升半導體元件的良率。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
101:基底 103:絕緣結構 105:主動區 201:字元線 203:底層 205:中間層 207:頂層 209:溝槽開口 301:第一摻雜區 303:第二摻雜區 401:接觸點 402:接觸孔 402-1:填充材料 403:電容接觸點 403-1:頸部 403-2:頭部 403-3:弧形側壁 404:轉換孔 404-1:窄部 404-2:寬部 405:位元線接觸點 407:第一包覆層 408:位元線溝槽開口 408-1:填充材料 409:位元線 411:電容栓塞 411A:突出部 412A:摻雜多晶矽層 412B:矽化鈷層 413:底穿孔 415:第一導電層 417:第二包覆層 419:第三包覆層 421:第一摻雜區(第一阻障層) 423:第二摻雜區 501:電容結構 503:電容溝槽 505:底電極 507:電容隔離層 509:頂電極 801:第一隔離膜 803:第二隔離膜 805:第三隔離膜 807:第四隔離膜 808:襯墊層 808A:第一間隙子 808B:第二間隙子 809:第五隔離膜 810:著陸墊 811:第六隔離膜 813:第七隔離膜 814:第五隔離膜 816:導電栓塞 816-1:開口 816-2:觸媒點 816-3:奈米線 816-4:矽化物層 816-5:導體 816-7:導體 W1:上寬度 W2:上寬度 W3:寬度 W4:寬度 X:方向 Y:方向 Z:方向 10:製備方法 S11:步驟 S13:步驟 S15:步驟 S17:步驟 S19:步驟 S21:步驟 S23:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為依據本揭露一實施例中一種半導體元件之製備方法的流程示意圖。 圖2及圖3為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖4為依據本揭露圖3中半導體元件的剖視示意圖。 圖5至圖7為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖8為依據本揭露圖7中半導體元件的剖視示意圖。 圖9為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖10為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖11為依據本揭露圖10中半導體元件的剖視示意圖。 圖12為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖13為依據本揭露圖12中半導體元件的剖視示意圖。 圖14為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖15為依據本揭露圖14中半導體元件的剖視示意圖。 圖16為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖17為依據本揭露圖16中半導體元件的剖視示意圖。 圖18為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖19為依據本揭露圖18中半導體元件的剖視示意圖。 圖20為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖21為依據本揭露圖20中半導體元件的剖視示意圖。 圖22至圖26為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖27至圖33為依據本揭露一實施例中製備半導體元件流程之某部分的特寫剖視示意圖。 圖34至圖36為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖37為依據本揭露圖36中半導體元件的剖視示意圖。 圖38至圖41為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。 圖42至圖43為依據本揭露一實施例中製備半導體元件流程之某部分的剖視示意圖。
101:基底
103:絕緣結構
105:主動區
201:字元線
203:底層
205:中間層
207:頂層
209:溝槽開口
301:第一摻雜區
303:第二摻雜區
401:接觸點
403:電容接觸點
403-1:頸部
403-2:頭部
405:位元線接觸點
407:第一包覆層
409:位元線
411:電容栓塞
411A:突出部
412A:摻雜多晶矽層
412B:矽化鈷層
413:底穿孔
415:第一導電層
417:第二包覆層
501:電容結構
503:電容溝槽
505:底電極
507:電容隔離層
509:頂電極
801:第一隔離膜
803:第二隔離膜
805:第三隔離膜
807:第四隔離膜
808A:第一間隙子
808B:第二間隙子
809:第五隔離膜
810:著陸墊
811:第六隔離膜
813:第七隔離膜
814:第五隔離膜
816:導電栓塞
W1:上寬度
W2:上寬度
W3:寬度
W4:寬度
Z:方向

Claims (20)

  1. 一種半導體元件，包括： 一基底，具有複數個第一區與複數個第二區； 複數個位元線接觸點以及複數個電容接觸點，分別地設置在該複數個第一區該複數個第二區上； 複數個著陸墊，分別地設置在該複數個電容接觸點上，至少一著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子設置在該突出部的一側壁上； 複數個導電栓塞，分別地設置在該複數個著陸墊上，其中該複數個電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在該複數個奈米線上，該導體設置在該等店襯墊上； 複數個位元線，分別地設置在該複數個位元線接觸點上；以及 一電容結構，設置在該導電栓塞上。
  2. 如請求項1所述之半導體元件，其中該第一間隙子包含矽化金屬，而該第一間隙子的一寬度大於該電容栓塞的一寬度。
  3. 如請求項1所述之半導體元件，其中至少一位元線為一波形線，該波形線在二相鄰的電容接觸點之間延伸。
  4. 如請求項1所述之半導體元件，還包括一第二間隙子，設置在該第一間隙子上，其中該第一間隙子包含多晶矽。
  5. 如請求項4所述之半導體元件，其中該第二間隙子包含矽化金屬。
  6. 如請求項1所述之半導體元件，其中至少一電容接觸點具有一頸部以及一頭部，該頭部位在該頸部上。
  7. 如請求項6所述之半導體元件，其中該頭部的一上寬度大於該頭部的一下寬度，而該頭部具有一弧形側壁。
  8. 如請求項6所述之半導體元件，其中該頸部的一上寬度大致地與該頭部的該下寬度相同。
  9. 如請求項6所述之半導體元件，其中該頭部具有一錐形輪廓。
  10. 如請求項6所述之半導體元件，其中該頭部的該上寬度大於該頸部的一上寬度。
  11. 一種半導體元件的製備方法，包括： 提供一基底，該基底具有複數個第一區與複數個第二區； 形成複數個位元線接觸點分別在該複數個第一區上； 形成複數個位元線分別在該複數個位元線接觸點上； 形成複數個電容接觸點分別在該複數個第二區上； 形成複數個著陸墊分別在該複數個電容接觸點上，其中至少一著陸墊包括一電容栓塞的一突出部以及一第一間隙子，該第一間隙子位在該突出部的一側壁上； 形成複數個導電栓塞分別在該複數個著陸墊上，其中該複數個電容栓塞包括複數個奈米線、一導電襯墊以及一導體，該導電襯墊設置在該複數個奈米線上，該導體設置在該導電襯墊上；以及 形成一電容結構在該導電栓塞上； 其中至少一位元線為一波形線，該波形線在二相鄰電容接觸點之間延伸。
  12. 如請求項11所述之半導體元件的製備方法，其中形成該導電栓塞包括： 形成複數個觸媒點在該著陸墊上； 形成複數個奈米線從該複數個觸媒點； 沉積一矽化物層以及一導體在該複數個奈米線上；以及 平坦化該複數個奈米線，以將該複數個奈米線整理成相同長度。
  13. 如請求項11所述之半導體元件的製備方法，其中該第一間隙子包含矽化金屬。
  14. 如請求項11所述之半導體元件的製備方法，還包括：形成複數個第二間隙子在該複數個第一間隙子上，其中該第一間隙子包含多晶矽。
  15. 如請求項14所述之半導體元件的製備方法，其中該第二間隙子包含矽化金屬。
  16. 如請求項11所述之半導體元件的製備方法，其中至少一電容接觸點具有一頸部以及一頭部，該頭部位在該頸部上，其中該頭部的一上寬度大於該頸部的一上寬度。
  17. 如請求項16所述之半導體元件的製備方法，其中形成該複數個電容接觸點包括： 形成一接觸孔在一介電堆疊中，該介電堆疊具有一第一層以及一第二層，該第二層位在該第一層上； 移除該第二層圍繞該接觸孔的一部分，以形成一轉換孔，該轉換孔具有一窄部以及一寬部，該窄部位在該第一層中，該寬部位在該第二層中；以及 充填一導電材料進入該轉換孔。
  18. 如請求項17所述之半導體元件的製備方法，其中該接觸孔與位在該第二層中的一位元線溝槽為一體成型。
  19. 如請求項18所述之半導體元件的製備方法，還包括： 充填一填充材料在該位元線溝槽以及該接觸孔的一下部。
  20. 如請求項11所述之半導體元件的製備方法，其中該第一間隙子的一寬度大於該電容栓塞的一寬度。
TW109115624A 2019-09-25 2020-05-11 具有奈米線栓塞的半導體元件及其製備方法 TWI741594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/582,248 US11107809B2 (en) 2019-09-25 2019-09-25 Semiconductor device with nanowire plugs and method for fabricating the same
US16/582,248 2019-09-25

Publications (2)

Publication Number Publication Date
TW202114155A true TW202114155A (zh) 2021-04-01
TWI741594B TWI741594B (zh) 2021-10-01

Family

ID=74881179

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109115624A TWI741594B (zh) 2019-09-25 2020-05-11 具有奈米線栓塞的半導體元件及其製備方法

Country Status (3)

Country Link
US (1) US11107809B2 (zh)
CN (1) CN112563273B (zh)
TW (1) TWI741594B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803171B (zh) * 2021-07-30 2023-05-21 南亞科技股份有限公司 半導體結構及其製備方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791260B2 (en) * 2021-02-02 2023-10-17 Micron Technology, Inc. Contacts for twisted conductive lines within memory arrays
CN113488392B (zh) * 2021-07-13 2022-08-02 武汉新芯集成电路制造有限公司 集成电路器件制造方法
US11521976B1 (en) * 2021-09-03 2022-12-06 Nanya Technology Corporation Semiconductor device with bit line contact and method for fabricating the same
US11839072B2 (en) * 2022-04-08 2023-12-05 Nanya Technology Corporation Method for preparing semiconductor device with T-shaped landing pad structure
TWI906105B (zh) * 2023-05-31 2025-11-21 南亞科技股份有限公司 半導體結構

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753618B2 (en) 2002-03-11 2004-06-22 Micron Technology, Inc. MIM capacitor with metal nitride electrode materials and method of formation
JP2004104012A (ja) 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
US9231201B2 (en) * 2004-06-30 2016-01-05 Nxp B.V. Electric device with a layer of conductive material contacted by nanowires
US7230286B2 (en) * 2005-05-23 2007-06-12 International Business Machines Corporation Vertical FET with nanowire channels and a silicided bottom contact
US7858506B2 (en) * 2008-06-18 2010-12-28 Micron Technology, Inc. Diodes, and methods of forming diodes
KR20100087915A (ko) * 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
KR101006531B1 (ko) * 2009-05-11 2011-01-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
JP5613033B2 (ja) * 2010-05-19 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2012089566A (ja) * 2010-10-15 2012-05-10 Elpida Memory Inc 半導体装置及びその製造方法、並びにデータ処理システム
KR20140025799A (ko) * 2012-08-22 2014-03-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9966431B2 (en) * 2016-03-23 2018-05-08 Globalfoundries Inc. Nanowire-based vertical memory cell array having a back plate and nanowire seeds contacting a bit line
US9881924B2 (en) * 2016-05-11 2018-01-30 Micron Technology, Inc. Semiconductor memory device having coplanar digit line contacts and storage node contacts in memory array and method for fabricating the same
KR102371892B1 (ko) * 2017-05-25 2022-03-08 삼성전자주식회사 확대된 콘택홀과 랜딩 패드를 갖는 반도체 소자 형성 방법 및 관련된 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803171B (zh) * 2021-07-30 2023-05-21 南亞科技股份有限公司 半導體結構及其製備方法

Also Published As

Publication number Publication date
TWI741594B (zh) 2021-10-01
CN112563273A (zh) 2021-03-26
CN112563273B (zh) 2024-06-18
US20210091073A1 (en) 2021-03-25
US11107809B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
TWI741594B (zh) 具有奈米線栓塞的半導體元件及其製備方法
TWI743825B (zh) 具有奈米線電容栓塞的半導體元件及其製備方法
TWI732578B (zh) 具有奈米線接觸點的半導體元件及其製備方法
TWI726738B (zh) 半導體元件及其製備方法
TWI726705B (zh) 半導體裝置及其製造方法
TW202201700A (zh) 半導體結構
TWI726717B (zh) 半導體元件及其製備方法
WO2019160593A1 (en) Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
TW202245256A (zh) 半導體裝置與其形成之方法
TWI749543B (zh) 半導體元件及其製備方法
TWI749559B (zh) 半導體元件及其製造方法
TWI732543B (zh) 半導體元件及其製備方法
TW202109740A (zh) 半導體元件及其製備方法
TWI726692B (zh) 半導體裝置及其製造方法
TW202201702A (zh) 裝置結構
TW202243014A (zh) 奈米結構場效電晶體
TWI722931B (zh) 半導體元件及其製備方法
TW202111920A (zh) 半導體裝置及其製造方法
TW202343800A (zh) 半導體裝置及其製造方法
TW202114154A (zh) 半導體裝置及其製造方法
TWI722920B (zh) 半導體元件及其製備方法
TW202133394A (zh) 具有可編程反熔絲特徵之半導體裝置及其製造方法
TW202139466A (zh) 具有可程式化接觸點的半導體元件及其製備方法