TW202038347A

TW202038347A - 天線整合式封裝結構及其製造方法

Info

Publication number: TW202038347A
Application number: TW108121768A
Authority: TW
Inventors: 林漢文; 徐宏欣; 張簡上煜; 林南君
Original assignee: 力成科技股份有限公司
Priority date: 2019-04-10
Filing date: 2019-06-21
Publication date: 2020-10-16
Also published as: TW202038423A; US11127699B2; TWI707408B; US11532575B2; TW202038348A; TW202038420A; CN111816644A; TWI764032B; US11296041B2; TWI747127B; US20200328161A1; US20200328167A1; US20200328497A1; CN111816644B; TWI772736B

Abstract

一種天線整合式封裝結構，其包括晶片、線路層、密封體、耦合端、絕緣層、導電連接件、介電基板以及天線。線路層電性連接於晶片。密封體位於線路層上且包覆晶片。天線位於密封體上。絕緣層覆蓋天線。絕緣層未暴露於外部。導電連接件貫穿密封體。天線藉由導電連接件電性連接至線路層。介電基板位於密封體上且覆蓋天線。耦合端配置於介電基板上。一種天線整合式封裝結構的製造方法亦被提出。

Description

天線整合式封裝結構及其製造方法

本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種天線整合式封裝結構及其製造方法。

隨著科技進步，電子產品的功能越來越豐富，例如是目前的行動通訊裝置，為了在一台行動通訊裝置中配置不同功能的電子元件，各個電子元件的尺寸都要很小，才有辦法將所有電子元件都配置於符合輕、薄概念的行動通訊裝置中。

現有的電子元件中的天線與晶片封裝結構分開，且天線需藉由電路板上的線路而與封裝結構中的晶片電性連接，導致整個電子元件的體積難以縮小，因此，目前亟需一種解決上述問題的方法。

本發明提供一種天線整合式封裝結構及其製造方法，其體積可以較小且良率可以較高。

本發明的天線整合式封裝結構包括晶片、線路層、密封體、耦合端、絕緣層、導電連接件、介電基板以及天線。線路層電性連接於晶片。密封體位於線路層上且包覆晶片。天線位於密封體上。絕緣層覆蓋天線。絕緣層未暴露於外部。導電連接件貫穿密封體。天線藉由導電連接件電性連接至線路層。介電基板位於密封體上且覆蓋天線。耦合端配置於介電基板上。

本發明的天線整合式封裝結構的製造方法包括以下步驟。提供介電基板。介電基板具有第一表面及相對於第一表面的第二表面。形成耦合端於介電基板的第一表面上。形成天線於介電基板的第二表面上。形成導電連接件於介電基板的第二表面上。導電連接件電性連接於天線。配置晶片於介電基板的第二表面上。形成密封體於介電基板的第二表面上。密封體包覆晶片。形成線路層於密封體上。線路層電性連接於晶片及導電連接件。

本發明的天線整合式封裝結構的製造方法包括以下步驟。提供載板。形成導電連接件於載板上。配置晶片於載板上。形成密封體於載板上。密封體包覆晶片且暴露出導電連接件。形成天線於密封體上。天線電性連接至導電連接件。配置介電基板於天線上。形成耦合端於介電基板上。於配置介電基板之後，移除載板。於移除載板之後，形成線路層。線路層電性連接於晶片及導電連接件。

基於上述，本發明的天線整合式封裝結構及其製造方法，其體積可以較小且良率可以較高。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。

除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。

參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。

圖1A至圖1G是依照本發明的第一實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖1H是依照本發明的第一實施例的一種天線整合式封裝結構的部分剖視示意圖。

請參照圖1A，提供介電基板110。介電基板110具有第一表面110a及第二表面110b。第二表面110b相對於第一表面110a。

在本實施例中，對於介電基板110並無特別的限制，只要介電基板110可以適於承載形成於其上膜層或配置於其上的元件，並可以適於後續的製程中的溫度或溫差即可。另外，介電基板110可以具有較低的介電常數（dielectric constant；Dk）及具有較低的耗散因子（dissipation factor；Df），以適於電磁訊號穿透。

在一實施例中，介電基板110的材質可以是無機（inorganic）材料。無機材料的物理性質或化學性質穩定。

在一實施例中，介電基板110可以板狀體，且介電基板110的厚度110T可以大於100微米（micrometer，μm）。換句話說，介電基板110可以不為藉由蒸鍍、濺鍍、沉積或塗佈的方式所形成的膜層（film layer）。

在一實施例中，介電基板110可以是均質材料（homogeneous material），且前述的均質材料無法再藉由機械方法（如：破碎、剪、切、鋸、磨等方式）將元件拆離成不同的單一材料。換句話說，在介電基板110內可以不具有因不同材質或不同製程所形成的介面（interface）。

在一實施例中，介電基板110的材質可以包括矽酸鹽材料。舉例而言，介電基板110可以是玻璃基板、陶瓷基板或石英基板。

請繼續參照圖1A，形成耦合端120於介電基板110的第一表面110a上。耦合端120可以藉由蒸鍍、濺鍍、沉積、網印或其他適宜的方式所形成，於本發明並不加以限制。另外，耦合端120的圖案可以依設計上的需求而進行調整，於本發明並不加以限制。

在本實施例中，耦合端120可以與介電基板110的第一表面110a直接接觸。一般而言，基於導電性的考量，耦合端120的材質可以是金屬。

在本實施例中，可以於耦合端120上形成保護層（cover layer）121，但本發明不限於此。保護層121可以具有多個溝渠124。溝渠124可以暴露出介電基板110的第一表面110a。在後續的步驟中，可以延著保護層121的溝渠124進行單一化製程（singulation process/dicing process）。

請參照圖1B，形成天線130於介電基板110的第二表面110b上。天線130可以藉由蒸鍍、濺鍍、沉積、網印或其他適宜的方式所形成，於本發明並不加以限制。另外，天線130的圖案可以依設計上的需求而進行調整，於本發明並不加以限制。

值得注意的是，於本發明中對於耦合端120與天線130的形成順序並不加以限制。

在本實施例中，可以如圖1A所繪示地先形成耦合端120，然後再將如圖1A所繪示的結構上下翻轉（flip upside down），以在介電基板110的第二表面110b上形成天線130。

在一未繪示的實施例中，可以先在介電基板110的第二表面110b上形成天線130，然後再於介電基板110的第一表面110a上形成耦合端120。

在本實施例中，天線130可以與介電基板110的第二表面110b直接接觸。一般而言，基於導電性的考量，天線130的材質可以是金屬。

在本實施例中，可以於天線130上形成絕緣層131。絕緣層131可以具有多個溝渠134及絕緣開口132。溝渠134可以暴露出介電基板110的第二表面110b。絕緣開口132可以暴露出部分的天線130。在後續的步驟中，可以延著絕緣層131的溝渠134進行單一化製程。

請參照圖1B至圖1C，在形成天線130之後，形成導電連接件140於介電基板110的第二表面110b上。導電連接件140電性連接於天線130。

在一實施例中，導電連接件140例如可以藉由微影（photolithography）、沉積及電鍍的方式所形成，但本發明不限於此。在另一實施例中，導電連接件140可以是預先形成（pre-form）的導電柱。

請參照圖1B及圖1D，在形成天線130之後，配置晶片150於介電基板110的第二表面110b上。晶片150可以是通訊晶片或具有通訊模組（communication module）的晶片。

在本實施例中，晶片150可以是以其背面150b面向介電基板110的方式配置於介電基板110的第二表面110b上。

值得注意的是，於本實施例中對於形成導電連接件140與配置晶片150的順序並不加以限制。

在本實施例中，可以如圖1C所繪示地先形成導電連接件140，然後再如圖1D所繪示地配置晶片150。

在一未繪示的實施例中，可以先配置晶片150，然後再形成導電連接件140。

在本實施例中，晶片150的主動面150a上具有多個金屬凸塊（metal bumps）151。在後續的步驟中，金屬凸塊151可能可以降低對晶片150的主動面150a造成的損傷。

在本實施例中，晶片150的背面150b上可以具有黏著層152。黏著層152例如是晶片黏著層（die attach film；DAF）。晶片150可以藉由黏著層152固定於介電基板110的第二表面110b上。

請參照圖1E，在形成導電連接件140及配置晶片150之後，形成密封體160於介電基板110的第二表面110b上。密封體160包覆晶片150，且密封體160暴露出導電連接件140。

舉例而言，可以於介電基板110的第二表面110b上形成模封材料。並且，在將模封材料固化之後，可以進行平整化製程。於進行平整化製程之後，密封體160可以暴露出導電連接件140。換句話說，密封體160的上表面160a可以與導電連接件140的上表面140a共面（coplaner）。

在本實施例中，密封體160可以填入絕緣層131的溝渠134（繪示於圖1D）內。也就是說，密封體160可以直接接觸介電基板110的第二表面110b以及絕緣層131的側壁133。

在本實施例中，密封體160可以更暴露出位於晶片150的主動面150a上的金屬凸塊151。一般而言，平整化製程例如可以是研磨製程（grinding process）或拋光製程（polishing process）。因此，在前述的平整化製程中，金屬凸塊151可能可以降低對晶片150的主動面150a造成的損傷。

在本實施例中，密封體160的上表面140a、導電連接件140的上表面140a與金屬凸塊151的上表面151a共面（coplaner）。換句話說，密封體160的上表面140a及導電連接件140的上表面140a不與晶片150的主動面150a、晶片150上的連接墊（conatact pad）（未繪示）及/或晶片150上的鈍化層（passivation layer）（未繪示）共面。

請參照圖1E至圖1F，在形成密封體160之後，形成線路層170於密封體160上。晶片150可以藉由線路層170中對應的線路電性連接至導電連接件140。

線路層170可以藉由一般的半導體製程來形成，故於此不加以贅述。舉例而言，線路層170可以包括導電層171、絕緣層172及導電通孔173。對應的導電層171及/或對應的導電通孔173可以構成對應的線路。於圖式中，線路層170中的線路只是在其中一個剖面上部分地示例性繪示，線路層170中的線路可以依設計上的需求而進行調整。換句話說，於圖式中未相連的部分線路在其他剖面上是可以藉由其他對應的線路或連接件（如：對應的導電通孔或對應的導電層）而電性連接。

在一實施例中，線路層170可以被稱為重佈線路層（Redistribution Layer；RDL），但本發明不限於此。

請參照圖1F至圖1G，在形成線路層170之後，形成多個導電端子174於線路層170上。導電端子174與線路層170中對應的線路電性連接。導電端子174例如可以藉由植球製程（ball placement process）以及/或回焊製程（reflow process）所形成。舉例而言，導電端子174可以為焊球。

請參照圖1F至圖1G，在形成線路層170之後，可以進行單一化製程。單一化製程例如是沿著保護層121的溝渠124（繪示於圖1D）及絕緣層131的溝渠134（繪示於圖1D）進行切割。單一化製程例如包括以旋轉刀片或雷射光束進行切割。

在本實施例中，由於可以延著保護層121的溝渠124（繪示於圖1D）及絕緣層131的溝渠134（繪示於圖1D）進行切割。因此，可以降低保護層121及絕緣層131從介電基板110的表面剝離（peeling）的可能。

值得注意的是，於本實施例中對於形成導電端子174與進行單一化製程的順序並不加以限制。

值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，晶片150（如圖1F所示）於單體化後可以為多個晶片150（如圖1G所示），線路層170（如圖1F所示）於單體化後可以為多個線路層170（如圖1G所示），密封體160（如圖1F所示）於單體化後可以為多個密封體160（如圖1G所示），天線130（如圖1F所示）於單體化後可以為多個天線130（如圖1G所示），絕緣層131（如圖1F所示）於單體化後可以為多個絕緣層131（如圖1G所示），多個導電連接件140（如圖1F所示）於單體化後可以為多個導電連接件140（如圖1G所示），介電基板110（如圖1F所示）於單體化後可以為多個介電基板110（如圖1G所示），耦合端120（如圖1F所示）於單體化後可以為多個耦合端120（如圖1G所示），諸如此類。其他單體化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。

經過上述製程後即可大致上完成一個或多個天線整合式封裝結構100的製作。請參照圖1H，天線整合式封裝結構100包括晶片150、線路層170、密封體160、天線130、絕緣層131、導電連接件140、介電基板110以及耦合端120。線路層170電性連接於晶片150。密封體160位於線路層170上且包覆晶片150。天線130位於密封體160上。絕緣層131覆蓋天線130。絕緣層131未暴露於外部。導電連接件140貫穿密封體160。天線130藉由導電連接件140電性連接至線路層170。介電基板110位於密封體160上且覆蓋天線130。耦合端120配置於介電基板110上。

在本實施例中，絕緣層131覆蓋天線130，且密封體160覆蓋絕緣層131。如此一來，可以使天線130受到較佳的保護，而可以降低天線130受潮或氧化的可能。

在本實施例中，介電基板110在天線整合式封裝結構100的製造方法的過程中並未被移除。因此，在天線整合式封裝結構100的製造方法中，介電基板110需要具有良好的支撐性、物理穩定性及化學性質穩定。舉例而言，在常用的沉積製程或回焊製程中，可能會有對應的加熱或降溫步驟；在常用的微影製程或電鍍製程中，可能會用到對應的酸液、鹼液或溶劑。因此，介電基板110的材質可以選用物理性質或化學性質較為穩定的無機材料。

在本實施例中，介電基板110的玻璃轉化溫度（glass transition temperature；Tg）大於導電端子174的熔點。

在天線整合式封裝結構100中，耦合端120與天線130之間具有介電基板110。因此，耦合端120與天線130在結構上彼此分隔。並且，耦合端120與天線130之間可以藉由電感耦合（inductive coupling）的方式進行電磁訊號的傳遞。一般而言，介電基板110的介電常數（dielectric constant）小於或等於4，且大於或等於3。並且，介電基板110於一般通訊領域中常用的頻率（如： 28GHz、39GHz、77GHz、79GHz，或其他介於20 ~ 80GHz的適宜範圍）下的耗散因子（dissipation factor）可以小於或等於0.005，但本發明不限於此。

在一實施例中，介電基板110為玻璃基板、陶瓷基板或石英基板。在一實施例中，玻璃基板於一般通訊領域中常用的頻率下的耗散因子可以小於或等於0.005。

圖2A至圖2B是依照本發明的第二實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖2B是依照本發明的第二實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構200的製造方法與第一實施例的天線整合式封裝結構100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。具體而言，圖2A繪示接續圖1B的步驟的天線整合式封裝結構的製造方法的部分剖面示意圖。

接續圖1B，請參照圖2A，在本實施例中，在形成天線130之後，於介電基板110的第二表面110b上形成導電連接件140及屏蔽層280。值得注意的是，於本發明中對於導電連接件140與屏蔽層280的形成順序並不加以限制。

在一實施例中，屏蔽層280例如可以藉由微影及沉積的方式所形成。在一實施例中，屏蔽層280例如可以藉由沉積、微影及蝕刻的方式所形成。在另一實施例中，屏蔽層280可以是導電貼片（conductive patch）或導電膏（conductive paste）。本發明對於屏蔽層280的形成方式並不限於此。

在形成屏蔽層280之後，類似於圖1D所繪示的步驟，配置晶片150於屏蔽層280上。值得注意的是，於本實施例中對於形成導電連接件140與配置晶片150的順序並不加以限制。

之後，類似於圖1D至圖1G所繪示的步驟，即可大致上完成一個或多個天線整合式封裝結構200的製作。

請參照圖1H及圖2B，在本實施例的天線整合式封裝結構200與第一實施例的天線整合式封裝結構100相似，其類似的構件以相同的標號表示，且具有類似的功能，並省略描述。請參照圖2B，天線整合式封裝結構200包括晶片150、線路層170、密封體160、天線130、絕緣層131、導電連接件140、介電基板110、耦合端120以及屏蔽層280。屏蔽層280位於介電基板110與晶片150之間。

在本實施例中，屏蔽層280可以位於天線130與晶片150之間。屏蔽層280可以降低天線130與晶片150之間的訊號干擾。

在一實施例中，屏蔽層280可以接地，但本發明不限於此。

圖3A至圖3I是依照本發明的第三實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖3J是依照本發明的第三實施例的一種天線整合式封裝結構的部分剖視示意圖。

請參照圖3A，提供載板30。在本實施例中，對於載板30並無特別的限制，只要載板30可以適於承載形成於其上膜層或配置於其上的元件，並可以適於後續的製程中的溫度或溫差即可。

在本實施例中，載板30上可以具有離型膜（release film）31，以於後續的製程中可以使載板30較容易與位於其上的元件或膜層分離。

請繼續參照圖3A，形成導電連接件340於載板30上。

在本實施例中，導電連接件340可以包括預先形成的導電柱，但本發明不限於此。

在本實施例中，導電連接件340可以包括導電芯層341以及絕緣殼層342。絕緣殼層342圍繞導電芯層341。舉例而言，導電連接件340例如是印刷電路板，絕緣殼層342例如是印刷電路板的芯層（core layer），且導電芯層341例如是印刷電路板的鍍覆孔（plated-through hole；PTH）。

請參照圖3B，配置晶片350於載板30上。晶片350可以是通訊晶片或具有通訊模組的晶片。

在本實施例中，晶片350可以是以其主動面350a向載板30的方式配置於載板30上。

值得注意的是，於本實施例中對於形成導電連接件340與配置晶片350的順序並不加以限制。

在本實施例中，可以類似於圖1A所繪示地先形成導電連接件340，然後再類似於圖1B所繪示地配置晶片350。

在一未繪示的實施例中，可以先配置晶片350，然後再形成導電連接件340。

請參照圖3C，在形成導電連接件340及配置晶片350之後，形成密封體360於載板30上。密封體360覆蓋晶片350的背面350b，且密封體360暴露出導電連接件340。

舉例而言，可以於載板30上形成模封材料。並且，在將模封材料固化之後，進行平整化製程，以使密封體360暴露出導電連接件340。換句話說，密封體360的上表面360a可以與導電連接件340的上表面340a共面（coplaner）。

請參照圖3C至圖3D，在形成密封體360之後，形成天線330於密封體360上。天線330電性連接至導電連接件340。天線330可以藉由蒸鍍、濺鍍、沉積、網印或其他適宜的方式所形成，於本發明並不加以限制。另外，天線330的圖案可以依設計上的需求而進行調整，於本發明並不加以限制。

請參照圖3D，在形成天線330之後，可以於天線330上形成絕緣層331。絕緣層331可以具有多個溝渠334。溝渠334可以暴露出密封體360。在後續的步驟中，可以延著絕緣層331的溝渠334進行單一化製程。

請參照圖3D至圖3E，在形成絕緣層331之後，配置介電基板110於天線330上。

在本實施例中，可以在密封體360上形成黏著層390。黏著層390可以填入絕緣層331的溝渠334（繪示於圖3D）中。也就是說，黏著層390可以覆蓋絕緣層331的側壁333、密封體360的上表面360a以及介電基板110的第二表面110b。介電基板110可以藉由黏著層390黏著於絕緣層331與密封體360。

在本實施例中，天線330可以不與介電基板110的第二表面110b直接接觸。

請參照圖3E至圖3F，形成耦合端120於介電基板110的第一表面110a上。值得注意的是，於本實施例中對於形成耦合端120與將介電基板110配置於天線330上的順序並不加以限制。

在本實施例中，可以如圖3E所繪示地先將介電基板110配置於天線330上，然後再如圖1F所繪示地將耦合端120形成於介電基板110的第一表面110a上。

在一未繪示的實施例中，可以先將耦合端120形成於介電基板110的第一表面110a上，然後再將介電基板110配置於天線330上。

請參照圖3F至圖3G，於配置介電基板110之後，移除載板30（繪示於圖3F）及離型膜31（若有，繪示於圖3F）。於載板30及離型膜31（若有）被移除後，可以暴露出導電連接件340。

在本實施例中，於移除載板30及離型膜31（若有）之後，可以更暴露出晶片350的主動面350a。

值得注意的是，於本實施例中對於形成耦合端120與移除載板30的順序並不加以限制。

在本實施例中，可以如圖3F所繪示地先將耦合端120形成於介電基板110的第一表面110a上，然後再如圖3G所繪示地移除載板30。

在一未繪示的實施例中，可以先移除載板30，然後再將耦合端120形成於介電基板110的第一表面110a上。

請參照圖3G至圖3H，於移除載板30（繪示於圖3F）之後，形成線路層170。晶片350可以藉由線路層170中對應的線路電性連接至導電連接件340。

請參照圖3H至圖3I，在形成線路層170之後，形成多個導電端子174於線路層170上。導電端子174與線路層170中對應的線路電性連接。

請參照圖3H至圖3I，在形成線路層170之後，可以進行單一化製程。單一化製程例如是沿著保護層121的溝渠124（繪示於圖3H）及絕緣層331的溝渠334（繪示於圖3D）進行切割。單一化製程例如包括以旋轉刀片或雷射光束進行切割。

值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，晶片350（如圖3I所示）於單體化後可以為多個晶片350（如圖3J所示），線路層170（如圖3I所示）於單體化後可以為多個線路層170（如圖3J所示），密封體360（如圖3I所示）於單體化後可以為多個密封體360（如圖3J所示），天線330（如圖3I所示）於單體化後可以為多個天線330（如圖3J所示），絕緣層331（如圖3I所示）於單體化後可以為多個絕緣層331（如圖3J所示），多個導電連接件340（如圖3I所示）於單體化後可以為多個導電連接件340（如圖3J所示），介電基板110（如圖3I所示）於單體化後可以為多個介電基板110（如圖3J所示），耦合端120（如圖3I所示）於單體化後可以為多個耦合端120（如圖3J所示），諸如此類。其他單體化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。

經過上述製程後即可大致上完成一個或多個天線整合式封裝結構300的製作。請參照圖3J，天線整合式封裝結構300包括晶片350、線路層170、密封體360、天線330、絕緣層331、導電連接件340、介電基板110以及耦合端120。線路層170電性連接於晶片350。密封體360位於線路層170上且包覆晶片350。天線330位於密封體360上。絕緣層331覆蓋天線330。絕緣層331未暴露於外部。導電連接件340貫穿密封體360。天線330藉由導電連接件340電性連接至線路層170。介電基板110位於密封體360上且覆蓋天線330。耦合端120配置於介電基板110上。

在本實施例中，天線整合式封裝結構300可以更包括黏著層390。絕緣層331覆蓋天線330，且黏著層390覆蓋絕緣層331的側壁333。如此一來，可以使天線330受到較佳的保護，而可以降低天線330受潮或氧化的可能。

圖4A是依照本發明的第四實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖4B是依照本發明的第四實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構400的製造方法與第三實施例的天線整合式封裝結構300的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。具體而言，圖4A繪示接續圖3C的步驟的天線整合式封裝結構的製造方法的部分剖面示意圖。

請參照圖3C及圖4A，在形成密封體360之後，形成天線330與屏蔽層480於密封體360上。天線330與屏蔽層480的材質或形成方式可以相同或相似。

在形成天線330與屏蔽層480之後，可以於天線330與屏蔽層480上形成絕緣層331。

之後，類似於圖3D至圖3I所繪示的步驟，即可大致上完成一個或多個天線整合式封裝結構400的製作。

請參照圖3J及圖4B，在本實施例的天線整合式封裝結構400與第三實施例的天線整合式封裝結構300相似，其類似的構件以相同的標號表示，且具有類似的功能，並省略描述。請參照圖4B，天線整合式封裝結構400包括晶片350、線路層170、密封體360、天線330、絕緣層331、導電連接件340、介電基板110、耦合端120以及屏蔽層480。屏蔽層480位於介電基板110與晶片350之間。屏蔽層480可以降低耦合端120與晶片350之間的訊號干擾。

在一實施例中，屏蔽層480可以接地，但本發明不限於此。

綜上所述，本發明的天線整合式封裝結構及其製造方法，其體積可以較小且良率可以較高。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400:天線整合式封裝結構 110:介電基板 110a:第一表面 110b:第二表面 110T:厚度 120:耦合端 121:保護層 124:溝渠 130、330:天線 131、331:絕緣層 132:絕緣開口 133、333:側壁 134、334:溝渠 140、340:導電連接件 140a、340a:上表面 341:導電芯層 342:絕緣殼層 150、350:晶片 150a、350a:主動面 150b、350b:背面 151:金屬凸塊 151a:上表面 152:黏著層 160、360:密封體 160a、360a:上表面 170:線路層 171:導電層 172:絕緣層 173:導電通孔 174:導電端子 280、480:屏蔽層 390:黏著層 30:載板 31:離型膜

圖1A至圖1G是依照本發明的第一實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖1H是依照本發明的第一實施例的一種天線整合式封裝結構的部分剖視示意圖。圖2A是依照本發明的第二實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖2B是依照本發明的第二實施例的一種天線整合式封裝結構的部分剖視示意圖。圖3A至圖3I是依照本發明的第三實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖3J是依照本發明的第三實施例的一種天線整合式封裝結構的部分剖視示意圖。圖4A是依照本發明的第四實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖4B是依照本發明的第四實施例的一種天線整合式封裝結構的部分剖視示意圖。

100:天線整合式封裝結構

110:介電基板

110a:第一表面

110b:第二表面

120:耦合端

121:保護層

130:天線

131:絕緣層

133:側壁

140:導電連接件

150:晶片

150a:主動面

150b:背面

151:金屬凸塊

152:黏著層

160:密封體

170:線路層

171:導電層

172:絕緣層

173:導電通孔

174:導電端子

Claims

一種天線整合式封裝結構，包括：晶片；線路層，電性連接於所述晶片；密封體，位於所述線路層上且包覆所述晶片；天線，位於所述密封體上；絕緣層，覆蓋所述天線，且所述絕緣層未暴露於外部；導電連接件，貫穿所述密封體，且所述天線藉由所述導電連接件電性連接至所述線路層；介電基板，位於所述密封體上且覆蓋所述天線；以及耦合端，配置於所述介電基板上。
如申請專利範圍第1項所述的天線整合式封裝結構，更包括：多個導電端子，電性連接於所述線路層，所述線路層位於所述多個導電端子與所述晶片之間，且所述介電基板的玻璃轉化溫度大於所述多個導電端子的熔點。
如申請專利範圍第1項所述的天線整合式封裝結構，其中：所述介電基板的介電常數小於或等於4，且大於或等於3；且所述介電基板於20 ~ 80GHz的電磁波頻率下的耗散因子小於或等於0.005。
如申請專利範圍第1項所述的天線整合式封裝結構，其中所述介電基板為玻璃基板、陶瓷基板或石英基板。
如申請專利範圍第1項所述的天線整合式封裝結構，其中所述天線與所述耦合端分別與所述介電基板的相對兩個表面直接接觸。
如申請專利範圍第1項所述的天線整合式封裝結構，其中所述密封體直接接觸所述介電基板。
如申請專利範圍第1項所述的天線整合式封裝結構，其中所述導電連接件包括：導電芯層，電性連接所述天線及所述線路層；以及絕緣殼層，圍繞所述導電芯層。
如申請專利範圍第1項所述的天線整合式封裝結構，更包括：屏蔽層，位於所述介電基板與所述晶片之間。
一種天線整合式封裝結構的製造方法，包括：提供介電基板，具有第一表面及相對於所述第一表面的第二表面；形成耦合端於所述介電基板的所述第一表面上；形成天線於所述介電基板的所述第二表面上；形成導電連接件於所述介電基板的所述第二表面上，且所述導電連接件電性連接於所述天線；配置晶片於所述介電基板的所述第二表面上；形成密封體於所述介電基板的所述第二表面上，且所述密封體包覆所述晶片；以及形成線路層於所述密封體上，且所述線路層電性連接於所述晶片及所述導電連接件。
一種天線整合式封裝結構的製造方法，包括：提供載板；形成導電連接件於所述載板上；配置晶片於所述載板上；形成密封體於所述載板上，所述密封體包覆所述晶片且暴露出所述導電連接件；形成天線於所述密封體上，且電性連接至所述導電連接件；配置介電基板於所述天線上；形成耦合端於所述介電基板上；於配置介電基板之後，移除所述載板；以及於移除所述載板之後，形成線路層，以電性連接於所述晶片及所述導電連接件。