[go: up one dir, main page]

TWI764032B - 天線整合式封裝結構及其製造方法 - Google Patents

天線整合式封裝結構及其製造方法

Info

Publication number
TWI764032B
TWI764032B TW108128822A TW108128822A TWI764032B TW I764032 B TWI764032 B TW I764032B TW 108128822 A TW108128822 A TW 108128822A TW 108128822 A TW108128822 A TW 108128822A TW I764032 B TWI764032 B TW I764032B
Authority
TW
Taiwan
Prior art keywords
dielectric
layer
antenna
chip
package structure
Prior art date
Application number
TW108128822A
Other languages
English (en)
Other versions
TW202038348A (zh
Inventor
張簡上煜
徐宏欣
林南君
Original Assignee
力成科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力成科技股份有限公司 filed Critical 力成科技股份有限公司
Priority to CN201910998093.4A priority Critical patent/CN111816645A/zh
Publication of TW202038348A publication Critical patent/TW202038348A/zh
Application granted granted Critical
Publication of TWI764032B publication Critical patent/TWI764032B/zh

Links

Images

Classifications

    • H10W44/20—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H10P54/00—
    • H10P72/74—
    • H10W42/20—
    • H10W70/05—
    • H10W70/09—
    • H10W70/093—
    • H10W70/611—
    • H10W70/614—
    • H10W70/65—
    • H10W70/685—
    • H10W74/01—
    • H10W74/014—
    • H10W74/016—
    • H10W74/019—
    • H10W74/111—
    • H10W74/114—
    • H10W74/117—
    • H10W90/00—
    • H10P72/7424—
    • H10P72/743—
    • H10P72/7436—
    • H10W44/248—
    • H10W70/60—
    • H10W70/6528—
    • H10W72/0198—
    • H10W72/07207—
    • H10W72/07252—
    • H10W72/222—
    • H10W72/227—
    • H10W72/241—
    • H10W72/874—
    • H10W72/9413—
    • H10W74/00—
    • H10W74/15—
    • H10W90/722—
    • H10W90/724—
    • H10W90/734—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Details Of Aerials (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

一種天線整合式封裝結構，其包括晶片封裝件以及天線元件。天線元件配置於晶片封裝件上。晶片封裝件包括晶片、密封體、線路層以及導電連接件。密封體至少直接覆蓋晶片的背面。線路層，位於密封體上且電性連接於晶片。導電連接件，貫穿密封體且電性連接於線路層。天線元件包括介電體、耦合層以及天線層。介電體具有第一介電表面及相對於第一介電表面的第二介電表面。耦合層位於介電體的第二介電表面上。天線層位於介電體的第一介電表面上。天線層電性連接於導電連接件。一種天線整合式封裝結構的製造方法亦被提出。

Description

天線整合式封裝結構及其製造方法
本發明是有關於一種封裝結構及其製造方法，且特別是有關於一種天線整合式封裝結構及其製造方法。
隨著科技進步，電子產品的功能越來越豐富，例如是目前的行動通訊裝置，為了在一台行動通訊裝置中配置不同功能的電子元件，各個電子元件的尺寸都要很小，才有辦法將所有電子元件都配置於符合輕、薄概念的行動通訊裝置中。
現有的電子元件中的天線與晶片封裝結構分開，且天線需藉由電路板上的線路而與封裝結構中的晶片電性連接，導致整個電子元件的體積難以縮小，因此，目前亟需一種解決上述問題的方法。
本發明提供一種天線整合式封裝結構及其製造方法，其體積可以較小且良率可以較高。
本發明的天線整合式封裝結構包括晶片封裝件以及天線元件。天線元件配置於晶片封裝件上。晶片封裝件包括晶片、密封體、線路層以及導電連接件。密封體至少直接覆蓋晶片的背面。線路層，位於密封體上且電性連接於晶片。導電連接件，貫穿密封體且電性連接於線路層。天線元件包括介電體、耦合層以及天線層。介電體具有第一介電表面及相對於第一介電表面的第二介電表面。耦合層位於介電體的第二介電表面上。天線層位於介電體的第一介電表面上。天線層電性連接於導電連接件。
本發明的天線整合式封裝結構的製造方法包括以下步驟。提供載板。形成線路層於載板上。形成導電連接件於線路層上。配置晶片於線路層上。形成密封體於線路層上。密封體包覆晶片且暴露出導電連接件。配置至少一天線元件於密封體上。天線元件包括介電體、耦合層以及天線層。介電體具有第一介電表面及相對於第一介電表面的第二介電表面。耦合層位於介電體的第二介電表面上。天線層位於介電體的第一介電表面上。於配置天線元件於密封體上之後，天線層電性連接於導電連接件。
本發明的天線整合式封裝結構的製造方法包括以下步驟。提供第一載板。形成線路層於第一載板上。形成導電連接件於線路層上。配置晶片於線路層上。形成密封體於線路層上。密封體包覆晶片且暴露出導電連接件。形成天線層於密封體上。形成至少部分的介電體及耦合層於天線層上。
基於上述，本發明的天線整合式封裝結構及其製造方法，其體積可以較小且良率可以較高。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
除非另有明確說明，否則本文所述任何方法絕不意欲被解釋為要求按特定順序執行其步驟。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A至圖1I是依照本發明的第一實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖1J是依照本發明的第一實施例的一種天線整合式封裝結構的部分剖視示意圖。
請參照圖1A，提供天線結構105a。天線結構105a包括介電體150、耦合層160以及天線層170。介電體150具有第一介電表面S5a及相對於第一介電表面S5a的第二介電表面S5b。天線層170位於介電體150的第一介電表面S5a上。耦合層160位於介電體150的第二介電表面S5b上。天線層170的圖案及耦合層160的圖案可以依設計上的需求而進行調整，於本發明並不加以限制。
在本實施例中，可以於耦合層160上形成保護層（cover layer）161，但本發明不限於此。
在本實施例中，可以於天線層170上形成絕緣層171。絕緣層171至少覆蓋部分的天線層170。絕緣層171可以具有多個絕緣開口171a。絕緣開口171a可以暴露出部分的天線層170。
天線層170、耦合層160、保護層161、絕緣層171以及絕緣層171的絕緣開口171a的可以藉由一般常用的半導體製程（如：沉積製程、微影製程及/或電鍍製程）形成，故於此不加以贅述。
在一實施例中，可以先於介電體150的第一介電表面S5a上形成對應的膜層（如：天線層170），然後，再於介電體150的第二介電表面S5b上形成對應的膜層（如：耦合層160）。
在另一實施例中，可以先於介電體150的第二介電表面S5b上形成對應的膜層（如：耦合層160），然後，再於介電體150的第一介電表面S5a上形成對應的膜層（如：天線層170）。
在本實施例中，天線層170可以直接接觸介電體150的第一介電表面S5a，且耦合層160可以直接接觸介電體150的第二介電表面S5b，但本發明不限於此。
請參照圖1A至圖1B，在本實施例中，天線結構105a可以更包括多個連接端子181。舉例而言，可以於介電體150的第一介電表面S5a上形成多個連接端子181。連接端子181可以嵌入絕緣層171的絕緣開口171a內。連接端子181可以與對應的天線層170電性連接。
在一實施例中，連接端子181例如為焊球（solder ball），但本發明不限於此。焊球的形成方式可以包括回焊製程。
請參照圖1C，可以對天線結構105a進行單一化製程（singulation process/dicing process），以形成多個天線元件105。單一化製程至少是對介電體150進行切割。單一化製程例如包括以旋轉刀片或雷射光束進行切割。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，介電體150（如圖1A或圖1B所示）於單一化後可以為多個介電體150（如圖1C所示），耦合層160（如圖1A或圖1B所示）於單一化後可以為多個耦合層160（如圖1C所示），保護層161（如圖1A或圖1B所示）於單一化後可以為多個保護層161（如圖1C所示），天線層170（如圖1A或圖1B所示）於單一化後可以為多個天線層170（如圖1C所示），絕緣層171（如圖1A或圖1B所示）於單一化後可以為多個絕緣層171（如圖1C所示），諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
值得注意的是，於本實施例中，是先形成多個連接端子181，然後，再進行形成多個天線元件105的單一化製程。在一未繪示的實施例中，可以先對天線結構105a進行單一化製程，然後再於單一化後的元件上形成多個連接端子181。
請參照圖1D，提供第一載板911。在本實施例中，對於第一載板911並無特別的限制，只要第一載板911可以適於承載形成於其上膜層或配置於其上的元件即可。
在本實施例中，第一載板911上可以具有離型膜（release film）912，以於後續的製程中可以使第一載板911較容易與位於其上的元件或膜層分離。
請繼續參照圖1D，形成線路層130於第一載板911上。線路層130內的佈線（layout）可以依設計上的需求而進行調整，於本發明並不加以限制。
線路層130可以藉由一般常用的半導體製程形成，故於此不加以贅述。在一實施例中，線路層130可以被稱為重佈線路層（redistribution layer，RDL）。
請繼續參照圖1D，形成導電連接件140於線路層130上。導電連接件140與線路層130中對應的線路電性連接。
在一實施例中，導電連接件140例如可以藉由微影（photolithography）、沉積及電鍍的方式所形成，但本發明不限於此。在另一實施例中，導電連接件140可以是預先形成（pre-form）的導電柱。
請參照圖1E，配置晶片110於線路層130上。晶片110可以是通訊晶片或具有通訊模組（communication module）的晶片。
晶片110具有主動面111、背面112以及側面113。背面112相對於主動面111。側面113連接主動面111及背面112。在本實施例中，晶片110可以是以其主動面111面向線路層130的方式配置。
值得注意的是，於本實施例中對於形成導電連接件140與配置晶片110的順序並不加以限制。
在本實施例中，可以如圖1D所繪示地先形成導電連接件140，然後再如圖1E所繪示地配置晶片110。
在一未繪示的實施例中，可以先配置晶片110，然後再形成導電連接件140。
在本實施例中，晶片110的主動面111上具有多個導電凸塊114（conductive bumps）。導電凸塊114例如為金凸塊（gold bump）或焊料凸塊（solder bump），但本發明不限於此。晶片110的接墊可以藉由對應的導電凸塊114電性連接至線路層130中對應的線路。也就是說，晶片110的主動面111與線路層130可以具有間距。
在本實施例中，由於是先形成線路層130，然後再於線路層130上配置晶片110。因此，藉由導電凸塊114可以提升線路層130與晶片110之間電性連接的良率。
請參照圖1F，在形成導電連接件140及配置晶片110之後，形成密封體120於第一載板911上。密封體120至少直接覆蓋晶片110的背面112，且密封體120暴露出導電連接件140。
密封體120具有第一密封表面S2a及第二密封表面S2b。第二密封表面S2b相對於第一密封表面S2a。密封體120的第一密封表面S2a面向線路層130。
舉例而言，可以於第一載板911上形成模封材料。並且，在將模封材料固化之後，可以進行平整化製程。於進行平整化製程之後，密封體120可以暴露出導電連接件140。換句話說，密封體120的第二密封表面S2b可以與導電連接件140的上表面S4（即，導電連接件140最遠離線路層130的表面）共面（coplaner）。
在本實施例中，密封體120可以完全覆蓋晶片110的整個背面112及整個側面113，但本發明不限於此。
在本實施例中，部分的密封體121可以位於晶片110及線路層130之間，且位於晶片110及線路層130之間的部分密封體121可以覆蓋導電凸塊114。換句話說，密封體120的第一密封表面S2a可以不與晶片110的主動面111、晶片110上的連接墊（conatact pad）115（如：晶片墊（die pad））及/或晶片110上的鈍化層（passivation layer）116共面，但本發明不限於此。
請參照圖1C及圖1F至圖1G，在形成密封體120之後，配置至少一天線元件105於密封體120上。將天線元件105於密封體120上之後，可以使天線元件105的天線層170電性連接於對應的導電連接件140。
舉例而言，可以將如圖1C所示的天線元件105上下翻轉，並置於密封體120上。然後，可以藉由回焊製程而使連接端子181與導電連接件140相接合。如此一來，可以使天線元件105的天線層170藉由對應的連接端子181而與對應的導電連接件140電性連接。
在本實施例中，對於配置於密封體120上的天線元件105數量並不加以限制。舉例而言，配置於密封體120上的天線元件105的數量可以對應於晶片110的數量。
請參照圖1G至圖1F，在本實施例中，於將天線元件105配置於密封體120上之後，可以移除第一載板911。
在本實施例中，於移除第一載板911之後，可以形成多個導電端子182。導電端子182位於密封體120的第一密封表面S2a上，且導電端子182電性連接至線路層130中對應的線路。導電端子182可以藉由線路層130中對應的線路電性連接至晶片110。
在一實施例中，導電端子182例如為焊球（solder ball），但本發明不限於此。
請參照圖1I，可以對如1H中所繪示的結構進行單一化製程（singulation process/dicing process），以形成多個天線整合式封裝結構100。單一化製程至少是對密封體120進行切割。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，多個天線元件105（如圖1H所示）於單一化後可以為多個天線元件105（如圖1I所示），晶片110（如圖1H所示）於單一化後可以為多個晶片110（如圖1I所示），密封體120（如圖1H所示）於單一化後可以為多個密封體120（如圖1I所示），線路層130（如圖1H所示）於單一化後可以為多個線路層130（如圖1I所示），多個導電連接件140（如圖1H所示）於單一化後可以為多個導電連接件140（如圖1I所示），諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
單一化後的晶片110、密封體120、線路層130以及導電連接件140可以構成晶片封裝件101。也就是說，在進行單一化製程之後，可以形成多個晶片封裝件101。換句話說，各個晶片封裝件101可以包括對應的晶片110、對應的密封體120、對應的線路層130以及對應的導電連接件140。
值得注意的是，於本實施例中，是先移除第一載板911，然後，再進行形成多個晶片封裝件101的單一化製程。在一未繪示的實施例中，可以先對第一載板911上的結構進行形成多個晶片封裝件101的單一化製程，然後再移除第一載板911以形成多個晶片封裝件101。
值得注意的是，於本實施例中，是先形成多個導電端子182，然後，再進行形成多個晶片封裝件101的單一化製程。在一未繪示的實施例中，可以先進行形成多個晶片封裝件101的單一化製程，然後再於晶片封裝件101上形成對應的多個導電端子182。
經過上述製造方法後即可大致上完成本實施例之天線整合式封裝結構100的製作。請參照圖1J，天線整合式封裝結構100包括晶片封裝件101以及天線元件105。天線元件105配置於晶片封裝件101上。晶片封裝件101包括晶片110、密封體120、線路層130以及導電連接件140。密封體120至少直接覆蓋晶片110的背面112。線路層130位於密封體120上。線路層130中對應的線路電性連接於晶片110。導電連接件140貫穿密封體120。導電連接件140電性連接於線路層130中對應的線路。天線元件105包括介電體150。介電體150具有第一介電表面S5a及第二介電表面S5b。第二介電表面S5b相對於第一介電表面S5a。耦合層160位於介電體150的第二介電表面S5b上。天線層170位於介電體150的第一介電表面S5a上。天線層170電性連接於導電連接件140。晶片110可以藉由線路層130中對應的線路、對應的導電連接件140以及對應的連接端子181電性連接至對應的天線層170。
在本實施例中，介電體150在天線整合式封裝結構100的製造方法的過程中並未被完全移除。因此，在天線整合式封裝結構100的製造方法中，介電體150需要具有良好的支撐性、物理穩定性及化學性質穩定。舉例而言，在常用的沉積製程或回焊製程中，可能會有對應的加熱或降溫步驟；在常用的微影製程或電鍍製程中，可能會用到對應的酸液、鹼液或溶劑。因此，介電體150的材質可以選用物理性質或化學性質較為穩定的無機材料，但本發明不限於此。
在本實施例中，介電體150可以板狀體，且介電體150的厚度150t可以大於100微米（micrometer，μm）。換句話說，介電體150可以不為藉由蒸鍍、濺鍍、沉積或塗佈的方式所形成的膜層（film layer）。
在一實施例中，介電體150可以是均質材料（homogeneous material），且前述的均質材料無法再藉由機械方法（如：破碎、剪、切、鋸、磨等方式）將元件拆離成不同的單一材料。換句話說，在介電體150內可以不具有因不同材質或不同製程所形成的介面（interface）。
在一實施例中，介電體150的材質可以包括矽酸鹽材料。舉例而言，介電體150可以是玻璃基板、陶瓷基板或石英基板。
在本實施例中，耦合層160與天線層170之間可以不具有導電物質，且耦合層160與天線層170至少部分重疊。
在本實施例中，耦合層160與天線層170之間電性絕緣（electrical insulating）或物理性絕緣（physical insulating），且耦合層160與天線層170電性耦合（electrical coupling）。也就是說，耦合層160與天線層170之間並沒有直接接觸。而耦合層160與天線層170之間可以藉由感應（如：電磁感應（Electromagnetic induction））的方式耦合。
在本實施例中，晶片封裝件101與天線元件105之間可以具有空氣間隙（air gap），但本發明不限於此。
圖2是依照本發明的第二實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構200的製造方法與第一實施例的天線整合式封裝結構100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
在本實施例中，晶片封裝件101與天線元件105之間可以具有填充層296。填充層296例如是毛細填充膠（Capillary Underfill，CUF）或其他適宜的填充材料，於本發明並不加以限制。
圖3A至圖3F是依照本發明的第三實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖3G是依照本發明的第三實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構300的製造方法與第一實施例的天線整合式封裝結構100的製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖3A至圖3C，中介件（interposer）390（標示於圖3C）的部分製造方法例如可以包括以下的步驟。
請參照圖3A，提供介電基板391。介電基板391具有第一基板表面S9a及第二基板表面S9b。第二基板表面S9b相對於第一基板表面S9a。
在本實施例中，對於介電基板391並無特別的限制，只要介電基板391可以適於承載形成於其上膜層或配置於其上的元件，並可以適於後續的製程中的溫度或溫差即可。
在一實施例中，介電基板391的材質或尺寸可以相同或相似於前述的介電體150，但本發明不限於此。
請繼續參照圖3A，於介電基板391內形成多個導電通孔392。導電通孔392可以藉由一般常用的半導體製程（如：鑽孔製程、填孔製程及/或鍍覆製程）形成，故於此不加以贅述。
在一實施例中，導電通孔392可以被稱為玻璃導通孔（through glass via，TGV），但本發明不限於此。在一未繪示的實施例中，導電通孔392可以被稱為電鍍通孔（Plating Through Hole，PTH）。
請參照圖3A至圖3B，形成線路層393於介電基板391的第一基板表面S9a上。導電通孔392電性連接至線路層393中對應的線路。線路層393可以藉由蒸鍍、濺鍍、沉積、網印或其他適宜的方式所形成，於本發明並不加以限制。另外，線路層393的佈線可以依設計上的需求而進行調整，於本發明並不加以限制。
在一未繪示的實施例中，導電通孔392與最接近第一基板表面S9a的導電膜層（其可以為線路層393中的一部分）可以藉由相同或相似的步驟形成。
請繼續參照圖3B，在本實施例中，可以於線路層393上形成絕緣層394。絕緣層394至少覆蓋部分的線路層393。絕緣層394可以具有多個絕緣開口（未標示）。絕緣開口可以暴露出部分的線路層393。絕緣層394以及絕緣層394的絕緣開口可以藉由一般常用的半導體製程（如：沉積製程、微影製程及/或電鍍製程）形成，故於此不加以贅述。
請繼續參照圖3B，在本實施例中，可以於介電基板391第一基板表面S9a上形成多個連接端子395。連接端子395可以嵌入絕緣層394的絕緣開口內。連接端子395可以與線路層393對應的線路電性連接。
在一實施例中，連接端子395例如為焊球，但本發明不限於此。焊球的形成方式可以包括回焊製程。
請參照圖3B至圖3C，可以對圖3B中的結構進行單一化製程，以形成多個中介件390。單一化製程至少是對介電基板391進行切割。單一化製程例如包括以旋轉刀片或雷射光束進行切割。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，介電基板391（如圖3B所示）於單一化後可以為多個介電基板391（如圖3C所示），線路層393（如圖3B所示）於單一化後可以為多個線路層393（如圖3C所示），絕緣層394（如圖3B所示）於單一化後可以為多個絕緣層394（如圖3C所示），多個連接端子395（如圖3B所示）於單一化後可以為多個連接端子395，諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
值得注意的是，於本實施例中，是先形成多個連接端子395，然後，再進行形成多個中介件390的單一化製程。在一未繪示的實施例中，可以先進行單一化製程，然後再於單一化後的元件上形成多個連接端子395。
請參照圖1C、圖1F及圖3C至圖3D，在形成密封體120之後，配置至少一中介件390及至少一天線元件105於密封體120上，且中介件390位於天線元件105及密封體120之間。於將中介件390及天線元件105於密封體120上之後，可以使天線元件105的天線層170藉由中介件390電性連接於對應的導電連接件140。
在本實施例中，中介件390與天線元件105是以一對一的方式配置，但本發明不限於此。
請參照圖3D至圖3E，在本實施例中，於將中介件390及天線元件105配置於密封體120上之後，可以移除第一載板911。
在本實施例中，於移除第一載板911之後，可以形成多個導電端子182。導電端子182可以藉由線路層130中對應的線路電性連接至中介件390。
請參照圖3F，可以對如3E中所繪示的結構進行單一化製程，以形成多個天線整合式封裝結構300。單一化製程至少是對密封體120進行切割。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，多個天線元件105（如圖3E所示）於單一化後可以為多個天線元件105（如圖3F所示），多個中介件390（如圖3E所示）於單一化後可以為多個中介件390（如圖3F所示），晶片110（如圖3E所示）於單一化後可以為多個晶片110（如圖3F所示），密封體120（如圖3E所示）於單一化後可以為多個密封體120（如圖3F所示），線路層130（如圖3E所示）於單一化後可以為多個線路層130（如圖3F所示），多個導電連接件140（如圖3E所示）於單一化後可以為多個導電連接件140（如圖3F所示），諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
經過上述製造方法後即可大致上完成本實施例之天線整合式封裝結構300的製作。請參照圖1J及圖3G，本實施例中的天線整合式封裝結構300與第一實施例的天線整合式封裝結構100相似。在本實施例中，天線整合式封裝結構300更包括中介件390。中介件390配置於晶片封裝件101與天線元件105之間。天線元件105的天線層170藉由中介件390電性連接於導電連接件140。
圖4A至圖4D是依照本發明的第四實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖4E是依照本發明的第四實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構400的部分製造方法與第一實施例的天線整合式封裝結構100的部分製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖1D至圖1F及圖4A，可以先藉由類似於圖1D至圖1F所繪示方式，進行以下的步驟：提供第一載板911；形成線路層130於第一載板911上；形成導電連接件140於線路層130上；配置晶片110於線路層130上；以及形成密封體120於線路層130上，且密封體120包覆晶片110且暴露出導電連接件140。在形成密封體120之後，形成天線層470於密封體120上。天線層470與對應的導電連接件140電性連接。
在本實施例中，於形成天線層470之前，可以於密封體120上形成絕緣層471。絕緣層471可以具有多個絕緣開口。形成於絕緣層471上天線層470可以藉由絕緣開口內的導電材料與導電連接件140電性連接。
在本實施例中，於形成天線層470之後，可以於天線層470上形成絕緣層472。絕緣層472可以覆蓋天線層470及絕緣層471。
請繼續參照圖4A，於形成天線層470之後，形成介電體450於天線層470上。
在本實施例中，介電體450的材質或形成方式可以相同或相似於密封體120的材質或形成方式。舉例來說，介電體450的材質可以包括環氧樹脂（epoxy）或聚酰亞胺（polyimide；PI）材料，於本發明並不加以限制。
請參照圖4A至4B，於形成介電體450之後，可以於介電體450上形成耦合層460。
在本實施例中，可以於耦合層460上形成保護層461，但本發明不限於此。
絕緣層471、絕緣層471的絕緣開口、天線層470、絕緣層472、耦合層460以及保護層461可以藉由一般常用的半導體製程（如：沉積製程、微影製程及/或電鍍製程）形成，故於此不加以贅述。
請參照圖4B至圖4C，在本實施例中，於形成耦合層460及覆蓋耦合層460的膜層（如：保護層461，若有）之後，可以移除第一載板911。
在本實施例中，於移除第一載板911之後，可以形成多個導電端子182。
在本實施例中，於移除第一載板911之後，可以於密封體120的第一密封表面S2a上配置多個電子元件497。電子元件電性連接至線路層130中對應的線路。在本實施例中，電子元件497可以是晶片，但本發明不限於此。在一未繪示的實施例中，電子元件可以是被動元件。
值得注意的是，本發明並未限制形成導電端子182以及配置電子元件497的順序。電子元件497的頂端497a與線路層130所位於的平面之間的最短距離L2可以小於導電端子182的頂端182a與線路層130所位於的平面之間的最短距離L1。
請參照圖4D，可以對如4C中所繪示的結構進行單一化製程，以形成多個天線整合式封裝結構400。單一化製程至少是對密封體120及介電體450進行切割。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，絕緣層471（如圖4C所示）於單一化後可以為多個絕緣層471（如圖4D所示），天線層470（如圖4C所示）於單一化後可以為多個天線層470（如圖4D所示），絕緣層472（如圖4C所示）於單一化後可以為多個絕緣層472（如圖4D所示），介電體450（如圖4C所示）於單一化後可以為多個介電體450（如圖4D所示），耦合層460（如圖4C所示）於單一化後可以為多個耦合層460（如圖4D所示），保護層461（如圖4C所示）於單一化後可以為多個保護層461（如圖4D所示），諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
單一化後的天線層470、覆蓋部分的天線層470的絕緣層471、介電體450以及耦合層460可以構成天線元件405。也就是說，在進行單一化製程之後，可以形成多個天線元件405。換句話說，各個天線元件405可以包括對應的天線層470、對應的絕緣層471、對應的介電體450以及對應的耦合層460。
值得注意的是，於本實施例中，是先配置多個電子元件497，然後，再進行形成多個晶片封裝件101及多個天線元件405的單一化製程。在一未繪示的實施例中，可以先進行形成多個晶片封裝件101及多個天線元件405的單一化製程，然後再配置電子元件497。
經過上述製造方法後即可大致上完成本實施例之天線整合式封裝結構400的製作。請參照圖4E，本實施例中的天線整合式封裝結構400與第一實施例的天線整合式封裝結構100相似。在本實施例中，天線整合式封裝結構400包括晶片封裝件101以及天線元件405。天線元件405包括介電體450、耦合層460、天線層470以及絕緣層471。介電體450具有第一介電表面S5a及第二介電表面S5b。第二介電表面S5b相對於第一介電表面S5a。耦合層460位於介電體450的第二介電表面S5b上。天線層470位於介電體450的第一介電表面S5a上。天線層470電性連接於導電連接件140。絕緣層471位於介電體450的第一介電表面S5a上。絕緣層471至少覆蓋部分的天線層470。天線元件105的絕緣層471直接接觸晶片封裝件101的密封體120的第二密封表面S2b。
在本實施例中，介電體450可以為均質材料，且耦合層460可以直接接觸介電體450的第二介電表面S5b。
在本實施例中，天線整合式封裝結構400可以更包括配置於密封體120的第一密封表面S2a上的電子元件497，但本發明不限於此。
圖5A至圖5G是依照本發明的第五實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖5H是依照本發明的第五實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構500的部分製造方法與第四實施例的天線整合式封裝結構400的部分製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。舉例而言，在本實施例中，天線整合式封裝結構400的部分製造方法可以相同或相似於形成如圖4A中所示的結構的製造方法。
請參照圖5A，提供第二載板921。在本實施例中，對於第二載板921並無特別的限制，只要第二載板921可以適於承載形成於其上膜層或配置於其上的元件即可。
在本實施例中，第二載板921上可以具有離型膜922，以於後續的製程中可以使第二載板921較容易與位於其上的元件或膜層分離。
請繼續參照圖5A，形成保護層561於第二載板921上。
請參照圖5A至圖5B，形成具有多個凹槽的保護層461。舉例而言，可以藉由雷射鑽孔（laser drilling）、雷射剝除（laser peeling）或其他類似的多焦點雷射分離技術（multi-focus laser separation technology）形成凹槽。藉由雷射的方式可以在凹槽的深度或圖案的設計上具有較多的變化。
請參照圖5B至圖5C，在形成具有多個凹槽的保護層461之後，可以將導電材料填入保護層461的凹槽內，以於第二載板921上形成耦合層460。
請參照圖5C至圖5D，在形成耦合層460之後，可以於耦合層460上形成介電體552。
在本實施例中，介電體552的材質或形成方式可以相同或相似於密封體120的材質或形成方式。舉例來說，介電體552的材質可以包括B階（b-stage）環氧樹脂、B階聚酰亞胺材料或其他適宜的B階材料，於本發明並不加以限制。
在一實施例中，固化後的介電體552的介電常數（dielectric constant，Dk）可以介於3至4，且固化後的介電體552於一般通訊領域中常用的頻率下的耗散因子（dissipation factor，Df）可以小於或等於0.005，但本發明不限於此。
請參照圖4A、圖5D及圖5E，可以將類似於如圖4A中所示的結構以及如圖5D中所示的結構相結合，以形成如圖5E中所示的結構。
舉例而言，介電體551（類似於如圖4A中所示的結構中的450介電體）及/或如圖5D中所示的結構中的介電體552可以具有未固化狀態。並且，將類似於如圖4A中所示的結構中的介電體551與如圖5D中所示的結構中的介電體552以面對面的方式相接觸。然後，將介電體551及/或介電體552固化，以形成塊狀的介電體550。
在介電體550中，介電體551可以被稱為第一介電部分，介電體552可以被稱為第二介電部分。也就是說，介電體550的第一介電表面S5a可以為介電體551（即，第一介電部分）的部分表面，且介電體550的第二介電表面S5b可以為介電體552（即，第二介電部分）的部分表面。
在本實施例中，介電體551的材質可以相同或不同於介電體552的材質，於本發明並不加以限制。
在一實施例中，介電體551的材質可以不同於介電體552的材質。舉例而言，介電體551（即，第一介電部分）的楊氏模數（Young’s modulus）可以大於介電體552（即，第二介電部分）的楊氏模數。如此一來，在後續的製程中，可以降低結構的翹曲（warpage）。
請參照圖5E至圖5F，在本實施例中，於形成介電體550之後，可以移除第一載板911。
在本實施例中，於移除第一載板911之後，可以形成多個導電端子182。
在本實施例中，於移除第一載板911之後，可以於密封體120的第一密封表面S2a上配置多個電子元件497。
請參照圖5G，可以對如5F中所繪示的結構進行單一化製程，以形成多個天線整合式封裝結構500。單一化製程至少是對密封體120及介電體550進行切割。
值得注意的是，在進行單一化製程之後，相似的元件符號將用於單一化後的元件。舉例而言，介電體550（如圖5F所示）於單一化後可以為多個介電體550（如圖5G所示），諸如此類。其他單一化後的元件將依循上述相同的元件符號規則，於此不加以贅述或特別繪示。
單一化後的天線層470、覆蓋部分的天線層470的絕緣層471、介電體550以及耦合層460可以構成天線元件505。也就是說，在進行單一化製程之後，可以形成多個天線元件505。換句話說，各個天線元件505可以包括對應的天線層470、對應的絕緣層471、對應的介電體550以及對應的耦合層460。
經過上述製造方法後即可大致上完成本實施例之天線整合式封裝結構500的製作。請參照圖5H，本實施例中的天線整合式封裝結構500與第四實施例的天線整合式封裝結構400相似。在本實施例中，天線整合式封裝結構500包括晶片封裝件101以及天線元件505。天線元件505包括介電體550、耦合層460、天線層470以及絕緣層471。介電體550包括介電體551（即，第一介電部分）以及介電體552（即，第二介電部分）。介電體550具有第一介電表面S5a及第二介電表面S5b。第二介電表面S5b相對於第一介電表面S5a。耦合層460位於介電體550的第二介電表面S5b上。天線層470位於介電體550的第一介電表面S5a上。絕緣層471位於介電體550的第一介電表面S5a上。
圖6是依照本發明的第六實施例的一種天線整合式封裝結構的部分剖視示意圖。請參照圖6，本實施例中的天線整合式封裝結構600與第五實施例的天線整合式封裝結構500相似，差別在於：天線整合式封裝結構600可以不具有類似於前述實施的電子元件497的電子元件（因無，故無標示）。
圖7A至圖7B是依照本發明的第七實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。圖7C是依照本發明的第七實施例的一種天線整合式封裝結構的部分剖視示意圖。在本實施例中，天線整合式封裝結構700的部分製造方法與第五實施例的天線整合式封裝結構500的部分製造方法相似，其類似的構件以相同的標號表示，且具有類似的功能、材質或形成方式，並省略描述。
請參照圖7A，提供第二載板921。形成保護層561於第二載板921上。形成耦合層760於保護層561上。
請參照圖7A至圖7B，形成耦合層760之後，形成介電體752於耦合層760上。
在本實施例中，介電體752的材質或形成方式類似於前述實施例的介電體552的材質或形成方式，差別在於：介電體752更覆蓋耦合層760的側壁。換句話說，耦合層760嵌入於介電體752內。
請參照圖7B、圖4A、圖5E至圖5G及圖7C，可以將如圖4A中所示的結構以及如圖7B中所示的結構相結合。並且，藉由類似於圖5E至圖5G中所繪示或描述的步驟，以大致上完成本實施例之天線整合式封裝結構700的製作。
請參照圖7C，本實施例中的天線整合式封裝結構700與第五實施例的天線整合式封裝結構500相似。在本實施例中，天線整合式封裝結構700的天線元件705包括介電體750、耦合層760、天線層470以及絕緣層471。介電體750包括介電體751以及介電體752。介電體751類似於前述實施例的介電體551。耦合層760嵌入於介電體752內。
綜上所述，本發明的天線整合式封裝結構及其製造方法，其體積可以較小且良率可以較高。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、300、400、500、600、700:天線整合式封裝結構 101:晶片封裝件 110:晶片 111:主動面 112:背面 113:側面 114:導電凸塊 115:連接墊 116:鈍化層 120、121:密封體 S2a:第一密封表面 S2b:第二密封表面 130:線路層 140:導電連接件 S4:上表面 105:天線元件 105a:天線結構 150、450、550、551、552、751、752:介電體 150t:厚度 S5a:第一介電表面 S5b:第二介電表面 160、460、760:耦合層 161、461、561:保護層 170、470:天線層 171、471、472:絕緣層 171a:絕緣開口 181:連接端子 182:導電端子 182a:頂端 390:中介件 391:介電基板 S9a:第一基板表面 S9b:第二基板表面 392:導電通孔 393:線路層 394:絕緣層 395:連接端子 911:第一載板 912:離型膜 921:第二載板 922:離型膜 296:填充層 497:電子元件 497a:頂端 L1、L2:距離
圖1A至圖1I是依照本發明的第一實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。 圖1J是依照本發明的第一實施例的一種天線整合式封裝結構的部分剖視示意圖。 圖2是依照本發明的第二實施例的一種天線整合式封裝結構的部分剖視示意圖。 圖3A至圖3F是依照本發明的第三實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。 圖3G是依照本發明的第三實施例的一種天線整合式封裝結構的部分剖視示意圖。 圖4A至圖4D是依照本發明的第四實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。 圖4E是依照本發明的第四實施例的一種天線整合式封裝結構的部分剖視示意圖。 圖5A至圖5G是依照本發明的第五實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。 圖5H是依照本發明的第五實施例的一種天線整合式封裝結構的部分剖視示意圖。 圖6是依照本發明的第六實施例的一種天線整合式封裝結構的部分剖視示意圖。 圖7A至圖7B是依照本發明的第七實施例的一種天線整合式封裝結構的部分製造方法的部分剖視示意圖。 圖7C是依照本發明的第七實施例的一種天線整合式封裝結構的部分剖視示意圖。
100:天線整合式封裝結構
101:晶片封裝件
110:晶片
111:主動面
112:背面
113:側面
120:密封體
130:線路層
140:導電連接件
105:天線元件
150:介電體
150t:厚度
S5a:第一介電表面
S5b:第二介電表面
160:耦合層
161:保護層
170:天線層
171:絕緣層
181:連接端子
182:導電端子

Claims (8)

  1. 一種天線整合式封裝結構，包括：晶片封裝件，包括：晶片；密封體，至少直接覆蓋所述晶片的背面；線路層，位於所述密封體上，且電性連接於所述晶片；以及導電連接件，貫穿所述密封體且電性連接於所述線路層；以及天線元件，配置於所述晶片封裝件上，且所述天線元件包括：介電體，具有第一介電表面及相對於所述第一介電表面的第二介電表面；耦合層，位於所述介電體的所述第二介電表面上；以及天線層，位於所述介電體的所述第一介電表面上；絕緣層，位於所述介電體的所述第一介電表面上，且至少覆蓋部分的所述天線層，其中所述絕緣層具有多個絕緣開口，所述多個絕緣開口暴露出部分所述天線層；以及多個連接端子，位於所述介電體的所述第一介電表面上，嵌入所述絕緣層的所述多個絕緣開口內，且所述天線層藉由所述連接端子電性連接於所述導電連接件，其中：所述介電體包括第一介電部分以及第二介電部分；所述介電體的所述第一介電表面為所述第一介電部分的 部分表面；所述介電體的所述第二介電表面為所述第二介電部分的部分表面；且所述第一介電部分的楊氏模數大於所述第二介電部分的楊氏模數。
  2. 如申請專利範圍第1項所述的天線整合式封裝結構，其中：所述晶片具有主動面、相對於所述主動面的所述背面以及連接所述主動面及所述背面的側面；所述晶片的所述主動面面向所述線路層；且所述密封體直接且完全覆蓋所述晶片的所述背面及所述側面。
  3. 如申請專利範圍第1項所述的天線整合式封裝結構，其中：所述晶片具有主動面以及相對於所述主動面的所述背面；所述晶片的所述主動面面向所述線路層；且部分的所述密封體位於所述晶片及所述線路層之間。
  4. 如申請專利範圍第1項所述的天線整合式封裝結構，其中所述晶片封裝件的所述密封體具有第一密封表面及相對於所述第一密封表面的第二密封表面；所述線路層位於所述密封體的第一密封表面上；且 所述天線元件的所述絕緣層直接接觸所述晶片封裝件的所述密封體的所述第二密封表面。
  5. 如申請專利範圍第1項所述的天線整合式封裝結構，其中：所述耦合層直接接觸所述介電體的所述第二介電表面；或所述天線層直接接觸所述介電體的所述第一介電表面。
  6. 如申請專利範圍第1項所述的天線整合式封裝結構，更包括：中介件，配置於所述晶片封裝件與所述天線元件之間，且所述天線元件的所述天線層藉由所述中介件電性連接於所述導電連接件。
  7. 一種天線整合式封裝結構的製造方法，包括：提供載板；形成線路層於所述載板上；形成導電連接件於所述線路層上；配置晶片於所述線路層上；形成密封體於所述線路層上，所述密封體包覆所述晶片且暴露出所述導電連接件；以及配置至少一天線元件於所述密封體上，各個所述至少一天線元件包括：介電體，具有第一介電表面及相對於所述第一介電表面 的第二介電表面；耦合層，位於所述介電體的所述第二介電表面上；天線層，位於所述介電體的所述第一介電表面上；絕緣層，位於所述介電體的所述第一介電表面上，且至少覆蓋部分的所述天線層，其中所述絕緣層具有多個絕緣開口，所述多個絕緣開口暴露出部分所述天線層；以及多個連接端子，位於所述介電體的所述第一介電表面上，嵌入所述絕緣層的所述多個絕緣開口內，且所述天線層藉由所述連接端子電性連接於所述導電連接件，其中：所述介電體包括第一介電部分以及第二介電部分；所述介電體的所述第一介電表面為所述第一介電部分的部分表面；所述介電體的所述第二介電表面為所述第二介電部分的部分表面；且所述第一介電部分的楊氏模數大於所述第二介電部分的楊氏模數。
  8. 一種天線整合式封裝結構的製造方法，包括：提供第一載板；形成線路層於所述第一載板上；形成導電連接件於所述線路層上；配置晶片於所述線路層上；形成密封體於所述線路層上，所述密封體包覆所述晶片且暴 露出所述導電連接件；形成絕緣層於所述密封體上，所述絕緣層具有多個絕緣開口；形成天線層於所述絕緣層上，其中天線層藉由絕緣開口內的導電材料與導電連接件電性連接；形成第一介電部分於所述天線層上；形成第二介電部分及耦合層於第二載板上，其中所述耦合層位於所述第二介電部分及所述第二載板之間；以及將所述第二介電部分與所述第一介電部分面對面結合，以形成介電體，其中所述第一介電部分的楊氏模數大於所述第二介電部分的楊氏模數。
TW108128822A 2019-04-10 2019-08-14 天線整合式封裝結構及其製造方法 TWI764032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910998093.4A CN111816645A (zh) 2019-04-10 2019-10-21 天线整合式封装结构及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962831730P 2019-04-10 2019-04-10
US62/831,730 2019-04-10

Publications (2)

Publication Number Publication Date
TW202038348A TW202038348A (zh) 2020-10-16
TWI764032B true TWI764032B (zh) 2022-05-11

Family

ID=72747454

Family Applications (4)

Application Number Title Priority Date Filing Date
TW108121768A TWI707408B (zh) 2019-04-10 2019-06-21 天線整合式封裝結構及其製造方法
TW108128822A TWI764032B (zh) 2019-04-10 2019-08-14 天線整合式封裝結構及其製造方法
TW109100306A TWI747127B (zh) 2019-04-10 2020-01-06 晶片封裝結構及其製造方法
TW109100790A TWI772736B (zh) 2019-04-10 2020-01-09 扇出型天線封裝結構及其封裝方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW108121768A TWI707408B (zh) 2019-04-10 2019-06-21 天線整合式封裝結構及其製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW109100306A TWI747127B (zh) 2019-04-10 2020-01-06 晶片封裝結構及其製造方法
TW109100790A TWI772736B (zh) 2019-04-10 2020-01-09 扇出型天線封裝結構及其封裝方法

Country Status (3)

Country Link
US (3) US11532575B2 (zh)
CN (1) CN111816644B (zh)
TW (4) TWI707408B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7286676B2 (ja) * 2018-12-18 2023-06-05 ローム株式会社 半導体装置
US11018083B2 (en) * 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11410902B2 (en) 2019-09-16 2022-08-09 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11114745B2 (en) 2019-09-30 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Antenna package for signal transmission
DE102019134673A1 (de) * 2019-09-30 2021-04-01 Taiwan Semiconductor Manufacturing Co. Ltd. Antennen-package zur signalübertragung
DE102020119181A1 (de) 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackages und verfahren zu deren herstellung
US11404380B2 (en) 2019-12-19 2022-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US11515270B2 (en) * 2020-10-09 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US12322856B2 (en) * 2020-12-30 2025-06-03 Texas Instruments Incorporated Antenna in package having antenna on package substrate
US11538759B2 (en) * 2021-01-26 2022-12-27 Deca Technologies Usa, Inc. Fully molded bridge interposer and method of making the same
TWI756094B (zh) * 2021-03-31 2022-02-21 力成科技股份有限公司 封裝結構及其製造方法
CN115623677B (zh) * 2021-07-14 2025-09-23 鹏鼎控股(深圳)股份有限公司 天线封装结构及其制作方法
KR20230012864A (ko) * 2021-07-16 2023-01-26 삼성전자주식회사 안테나를 위한 인터포징 보드를 포함하는 전자 장치
US20230065615A1 (en) * 2021-08-27 2023-03-02 Advanced Semiconductor Engineering, Inc. Electronic device
US20230125239A1 (en) 2021-10-22 2023-04-27 Mediatek Inc. Semiconductor package structure
CN116073133A (zh) * 2021-11-04 2023-05-05 青岛新核芯科技有限公司 电子装置及其制造方法
TWI807660B (zh) * 2022-03-02 2023-07-01 力成科技股份有限公司 封裝元件及其製作方法
TWI818458B (zh) * 2022-03-04 2023-10-11 矽品精密工業股份有限公司 電子封裝件及其製法
CN116994964A (zh) * 2022-04-25 2023-11-03 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制备方法
US12418103B2 (en) * 2022-06-14 2025-09-16 Tron Future Tech Inc. Antenna package structure
TW202401898A (zh) * 2022-06-24 2024-01-01 方略電子股份有限公司 天線裝置
TWI847245B (zh) * 2022-08-31 2024-07-01 矽品精密工業股份有限公司 電子封裝件及其製法
TWI837904B (zh) * 2022-10-26 2024-04-01 群創光電股份有限公司 半導體裝置
US12500197B2 (en) 2022-12-23 2025-12-16 Deca Technologies Usa, Inc. Encapsulant-defined land grid array (LGA) package and method for making the same
CN116936492A (zh) * 2023-07-19 2023-10-24 环维电子(上海)有限公司 芯片封装集成天线的结构及其制造方法
US12424450B2 (en) 2023-11-22 2025-09-23 Deca Technologies Usa, Inc. Embedded component interposer or substrate comprising displacement compensation traces (DCTs) and method of making the same
TWI875352B (zh) * 2023-11-29 2025-03-01 南茂科技股份有限公司 半導體結構
US12500198B2 (en) 2024-03-01 2025-12-16 Deca Technologies Usa, Inc. Quad flat no-lead (QFN) package with tie bars and direct contact interconnect build-up structure and method for making the same
US20260005128A1 (en) * 2024-07-01 2026-01-01 Advanced Micro Devices, Inc. Modularized construct for complex chiplet integration package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN108933122A (zh) * 2017-05-23 2018-12-04 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
TW201901864A (zh) * 2017-05-19 2019-01-01 南韓商三星電機股份有限公司 複合天線基板以及半導體封裝模組
TW201906233A (zh) * 2017-06-20 2019-02-01 台灣積體電路製造股份有限公司 具有多頻帶天線的積體扇出式封裝
US20190051609A1 (en) * 2015-09-21 2019-02-14 Mediatek Inc. Semiconductor package

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW447094B (en) * 2000-03-03 2001-07-21 Chipmos Technologies Inc Multi-chip module of substrate-on-chip
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6387795B1 (en) * 2001-03-22 2002-05-14 Apack Technologies Inc. Wafer-level packaging
JP4874005B2 (ja) * 2006-06-09 2012-02-08 富士通セミコンダクター株式会社 半導体装置、その製造方法及びその実装方法
US7807508B2 (en) * 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
CN101276766B (zh) * 2008-05-16 2010-09-08 日月光半导体制造股份有限公司 覆晶封装方法
US9007273B2 (en) * 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI418269B (zh) * 2010-12-14 2013-12-01 欣興電子股份有限公司 嵌埋穿孔中介層之封裝基板及其製法
US8952521B2 (en) 2012-10-19 2015-02-10 Infineon Technologies Ag Semiconductor packages with integrated antenna and method of forming thereof
US9779990B2 (en) 2013-02-27 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated antenna on interposer substrate
CN103219318B (zh) * 2013-04-12 2015-07-08 中国电子科技集团公司第十三研究所 一种耐高温的微波内匹配晶体管用mim电容及其制造方法
US9831214B2 (en) * 2014-06-18 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packages, packaging methods, and packaged semiconductor devices
JP6429680B2 (ja) 2015-03-03 2018-11-28 パナソニック株式会社 アンテナ一体型モジュール及びレーダ装置
US9633974B2 (en) * 2015-03-04 2017-04-25 Apple Inc. System in package fan out stacking architecture and process flow
US20160329299A1 (en) * 2015-05-05 2016-11-10 Mediatek Inc. Fan-out package structure including antenna
CN105140200A (zh) * 2015-07-22 2015-12-09 华进半导体封装先导技术研发中心有限公司 晶圆级凸点封装结构的制作方法
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
US9893042B2 (en) * 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10165682B2 (en) * 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
CN105826288B (zh) * 2016-03-22 2019-08-13 上海朕芯微电子科技有限公司 功率器件的csp封装结构及其制造方法
US10032722B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US10535597B2 (en) * 2017-01-13 2020-01-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10354964B2 (en) * 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10937719B2 (en) * 2017-03-20 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
TWI637474B (zh) * 2017-06-03 2018-10-01 力成科技股份有限公司 封裝結構及其製造方法
US10217720B2 (en) * 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10461034B2 (en) * 2017-07-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10879197B2 (en) * 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating package structure
US10157834B1 (en) * 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus
EP3486943A1 (en) 2017-11-17 2019-05-22 MediaTek Inc Semiconductor package
CN108109984A (zh) * 2017-12-07 2018-06-01 中芯长电半导体（江阴）有限公司 半导体封装结构及其制备方法
US10424550B2 (en) 2017-12-19 2019-09-24 National Chung Shan Institute Of Science And Technology Multi-band antenna package structure, manufacturing method thereof and communication device
US11024954B2 (en) * 2018-05-14 2021-06-01 Mediatek Inc. Semiconductor package with antenna and fabrication method thereof
KR102066904B1 (ko) * 2018-09-18 2020-01-16 삼성전자주식회사 안테나 모듈

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
US20190051609A1 (en) * 2015-09-21 2019-02-14 Mediatek Inc. Semiconductor package
TW201901864A (zh) * 2017-05-19 2019-01-01 南韓商三星電機股份有限公司 複合天線基板以及半導體封裝模組
CN108933122A (zh) * 2017-05-23 2018-12-04 日月光半导体制造股份有限公司 半导体封装装置及其制造方法
TW201906233A (zh) * 2017-06-20 2019-02-01 台灣積體電路製造股份有限公司 具有多頻帶天線的積體扇出式封裝

Also Published As

Publication number Publication date
TW202038423A (zh) 2020-10-16
TWI747127B (zh) 2021-11-21
US11127699B2 (en) 2021-09-21
US11532575B2 (en) 2022-12-20
TW202038347A (zh) 2020-10-16
CN111816644A (zh) 2020-10-23
US20200328167A1 (en) 2020-10-15
US11296041B2 (en) 2022-04-05
CN111816644B (zh) 2023-08-29
TWI707408B (zh) 2020-10-11
TWI772736B (zh) 2022-08-01
TW202038348A (zh) 2020-10-16
TW202038420A (zh) 2020-10-16
US20200328497A1 (en) 2020-10-15
US20200328161A1 (en) 2020-10-15

Similar Documents

Publication Publication Date Title
TWI764032B (zh) 天線整合式封裝結構及其製造方法
US11621205B2 (en) Underfill structure for semiconductor packages and methods of forming the same
US11031370B2 (en) Semiconductor device and manufacturing method thereof
KR101822236B1 (ko) 반도체 디바이스 및 제조 방법
TWI698966B (zh) 電子封裝件及其製法
TWI496270B (zh) 半導體封裝件及其製法
CN104900597B (zh) 半导体封装件及方法
US10049973B2 (en) Electronic package and fabrication method thereof and substrate structure
US11764188B2 (en) Electronic package and manufacturing method thereof
CN114121869B (zh) 电子封装件及其制法
US9875949B2 (en) Electronic package having circuit structure with plurality of metal layers, and fabrication method thereof
US11309283B2 (en) Packaging structure and manufacturing method thereof
CN111883505A (zh) 电子封装件及其承载基板与制法
TW202220151A (zh) 電子封裝件及其製法
TW202401678A (zh) 電子封裝件及其製法
TW202218069A (zh) 半導體封裝及製造半導體封裝的方法
CN111883506B (zh) 电子封装件及其承载基板与制法
CN114975359A (zh) 半导体器件和制造方法
CN112838067B (zh) 芯片封装结构及其制造方法
CN111816645A (zh) 天线整合式封装结构及其制造方法
TWI911790B (zh) 半導體模組、封裝結構及其形成方法
CN223052151U (zh) 电子封装件
CN219832635U (zh) 半导体封装结构
US20240258222A1 (en) 3d integrated circuit (3dic) structures and methods for manufacturing the same
TW202545008A (zh) 半導體模組、封裝結構及其形成方法