[go: up one dir, main page]

TW202036687A - 半導體裝置及其形成方法 - Google Patents

半導體裝置及其形成方法 Download PDF

Info

Publication number
TW202036687A
TW202036687A TW108138989A TW108138989A TW202036687A TW 202036687 A TW202036687 A TW 202036687A TW 108138989 A TW108138989 A TW 108138989A TW 108138989 A TW108138989 A TW 108138989A TW 202036687 A TW202036687 A TW 202036687A
Authority
TW
Taiwan
Prior art keywords
source
contact
drain
drain region
forming
Prior art date
Application number
TW108138989A
Other languages
English (en)
Other versions
TWI740250B (zh
Inventor
陳俊翰
吳以雯
李振銘
楊復凱
王美勻
柯忠廷
李志鴻
志安 徐
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202036687A publication Critical patent/TW202036687A/zh
Application granted granted Critical
Publication of TWI740250B publication Critical patent/TWI740250B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H10W20/076—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H10D30/0213—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation providing different silicide thicknesses on gate electrodes and on source regions or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/6336—
    • H10P14/6339—
    • H10P14/6682—
    • H10P95/90—
    • H10W20/035—
    • H10W20/069—
    • H10W20/074—
    • H10W20/075—
    • H10W20/077—
    • H10W20/081—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10P14/69433—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Plasma & Fusion (AREA)

Abstract

在一實施例中，一方法包含: 在源極/汲極區上方和沿閘極堆疊物分別形成差異接觸蝕刻停止層的第一部分和第二部分，源極/汲極區在基底中，閘極堆疊物在靠近源極/汲極區的基底上方，第一部分的第一厚度大於第二部分的第二厚度；在差異接觸蝕刻停止層上方沉積第一層間介電質；在第一層間介電質中形成源極/汲極接觸開口；沿源極/汲極接觸開口的側壁形成接觸間隙壁；在形成接觸間隙壁之後，將源極/汲極接觸開口延伸通過差異接觸蝕刻停止層；以及在延伸的源極/汲極接觸開口中形成第一源極/汲極接點，第一源極/汲極接點物理及電性耦接源極/汲極區，接觸間隙壁將第一源極/汲極接點與第一層間介電質物理隔開。

Description

半導體裝置及其形成方法
本發明實施例係有關於半導體技術，且特別是有關於半導體裝置及其形成方法。
半導體裝置用於各種電子應用中，例如個人電腦、手機、數位相機和其他電子設備。半導體裝置的製造一般透過依序在半導體基底上方沉積絕緣層或介電層、導電層和半導體材料層，並透過使用微影製程將各種材料層圖案化，以形成半導體基底上的電路組件和元件。
半導體工業透過持續降低最小部件(feature)的尺寸，持續改善各種電子組件(例如電晶體、二極體、電阻、電容等等)的集成密度，使得更多的組件集成於既定面積中。然而，當降低最小部件的尺寸，出現了應解決的附加問題。
在一些實施例中，提供半導體裝置的形成方法，此方法包含在源極/汲極區上方和沿閘極堆疊物分別形成差異接觸蝕刻停止層的第一部分和第二部分，源極/汲極區在基底中，閘極堆疊物在靠近源極/汲極區的基底上方，第一部分的第一厚度大於第二部分的第二厚度，其中形成差異接觸蝕刻停止層的步驟包含進行方向性電漿活化；在差異接觸蝕刻停止層上方沉積第一層間介電質；在第一層間介電質中形成源極/汲極接觸開口；沿源極/汲極接觸開口的側壁形成接觸間隙壁；在形成接觸間隙壁之後，將源極/汲極接觸開口延伸通過差異接觸蝕刻停止層；以及在延伸的源極/汲極接觸開口中形成第一源極/汲極接點，第一源極/汲極接點物理及電性耦接源極/汲極區，接觸間隙壁將第一源極/汲極接點與第一層間介電質物理隔開。
在一些其他實施例中，提供半導體裝置的形成方法，此方法包含在基底上方形成閘極間隙壁；在與閘極間隙壁相鄰的基底中形成源極/汲極區；以電漿輔助原子層沉積製程沿閘極間隙壁的側壁和源極/汲極區上方沉積差異接觸蝕刻停止層，電漿輔助原子層沉積製程在源極/汲極區上方具有第一沉積速率，並沿閘極間隙壁的側壁具有第二沉積速率，第一沉積速率大於第二沉積速率；在差異接觸蝕刻停止層上方沉積第一層間介電質；在第一層間介電質中蝕刻源極/汲極接觸開口，源極/汲極接觸開口停止於差異接觸蝕刻停止層；沿源極/汲極接觸開口的側壁形成接觸間隙壁；以及在形成接觸間隙壁之後，形成第一源極/汲極接點通過差異接觸蝕刻停止層以物理耦接源極/汲極區。
在另外一些實施例中，提供半導體裝置，半導體裝置包含第一鰭，從基底延伸；源極/汲極區，在第一鰭中；閘極堆疊物，與源極/汲極區相鄰且在第一鰭上方；差異接觸蝕刻停止層，沿閘極堆疊物具有第一部分，且在源極/汲極區上方具有第二部分，第一部分的第一厚度小於第二部分的第二厚度；第一層間介電質，在差異接觸蝕刻停止層上方；接觸間隙壁，延伸通過第一層間介電質且僅部分通過差異接觸蝕刻停止層；以及源極/汲極接點，延伸通過第一層間介電質且完全地通過差異接觸蝕刻停止層。
要瞭解的是以下的揭露內容提供許多不同的實施例或範例，以實施提供之主體的不同部件。以下敘述各個構件及其排列方式的特定範例，以求簡化揭露內容的說明。當然，這些僅為範例並非用以限定本發明。例如，以下的揭露內容敘述了將一第一部件形成於一第二部件之上或上方，即表示其包含了所形成的上述第一部件與上述第二部件是直接接觸的實施例，亦包含了尚可將附加的部件形成於上述第一部件與上述第二部件之間，而使上述第一部件與上述第二部件可能未直接接觸的實施例。此外，揭露內容中不同範例可能使用重複的參考符號及/或用字。這些重複符號或用字係為了簡化與清晰的目的，並非用以限定各個實施例及/或所述外觀結構之間的關係。
再者，為了方便描述圖式中一元件或部件與另一(複數)元件或(複數)部件的關係，可使用空間相關用語，例如“在...之下”、“下方”、“下部”、“上方”、“上部”及類似的用語。除了圖式所繪示的方位之外，空間相關用語也涵蓋裝置在使用或操作中的不同方位。所述裝置也可被另外定位(例如，旋轉90度或者位於其他方位)，並對應地解讀所使用的空間相關用語的描述。
依據一些實施例，差異接觸蝕刻停止層(CESL)形成於半導體裝置(例如鰭式場效電晶體(FinFET))中。一般來說，進行方向性電漿活化製程，使得差異接觸蝕刻停止層的一些部分(在具有水平分量的上表面上的部分)比其他部分(在沒有明顯水平分量的垂直表面上的部分)以更大的速率沉積。因此，差異接觸蝕刻停止層的一些部分的厚度大於差異接觸蝕刻停止層的其他部分的厚度。差異接觸蝕刻停止層可允許在源極/汲極形成期間對源極/汲極區有著較大的保護，可增加形成源極/汲極接點的製程裕度，且可在用於源極/汲極接點的矽化期間保護圍繞的層間介電質(interlayer dielectric，ILD)。
第1圖顯示依據一些實施例之簡化的鰭式場效電晶體的三維視圖。為了顯示清楚，省略了鰭式場效電晶體的一些其他部件(討論如下)。可以某種方式電性連接或耦接顯示的鰭式場效電晶體，以例如一個電晶體或多個電晶體(例如四個電晶體)運作。
鰭式場效電晶體包括從基底50延伸的鰭52。淺溝槽隔離區56(有時被簡稱為隔離區)設置於基底50上方，且鰭52從相鄰隔離區56之間突出至上方。雖然描述/顯示淺溝槽隔離區56與基底50隔開，但是本文使用的術語“基底”可用指純半導體基底或包含隔離區的半導體基底。此外，雖然顯示鰭52為基底50的單一、連續材料，但是鰭52及/或基底50可包括單一材料或複數種材料。在本文中，鰭52係指延伸於相鄰淺溝槽隔離區56之間的部分。
閘極介電質92沿鰭52的側壁且在鰭52的頂表面上方，且閘極電極94在閘極介電質92上方。磊晶源極/汲極區82(有時被簡稱為源極/汲極區)設置於鰭52相對於閘極介電質92和閘極電極94的兩側上。在形成多個電晶體的實施例中，可在各個電晶體之間共享磊晶源極/汲極區82。在電晶體由多個鰭52形成的實施例中，可例如透過磊晶成長合併磊晶源極/汲極區82或以相同的源極/汲極接點耦接磊晶源極/汲極區82，以電性連接相鄰的磊晶源極/汲極區82。
第1圖更顯示一些參考剖面。剖面A-A為鰭52的縱軸，且在例如磊晶源極/汲極區82之間的電流方向的方向。剖面B-B垂直於剖面A-A並橫跨鰭52中的磊晶源極/汲極區82。為了清楚起見，後續圖式參考這些參考剖面。
本文討論的一些實施例以使用閘極後製製程形成鰭式場效電晶體的背景下討論。在其他實施例中，可使用閘極先製製程。再者，一些實施例考慮了用於平面裝置的方面，例如平面場效電晶體。
第2-24B圖為依據一實施例之製造鰭式場效電晶體裝置的中間階段的剖面示意圖。第2、3、4和5圖顯示第1圖中的參考剖面A-A。第6A、7A、8A、9A、15A、16A、17A、18A、19A、20A、21A、22A、23A和24A圖顯示第1圖中的參考剖面A-A，且第6B、7B、8B、9B、15B、16B、17B、18B、19B、20B、21B、22B、23B和24B圖顯示第1圖中的相似參考剖面B-B。
在第2圖中，提供基底50。基底50可為半導體基底，例如塊狀(bulk)半導體、絕緣層上覆半導體(semiconductor-on-insulator，SOI)基底或類似物，基底50可為摻雜(例如摻雜p型或n型摻雜物)或未摻雜。基底50可為晶圓，例如矽晶圓。一般來說，絕緣層上覆半導體基底為形成於絕緣層上的半導體材料層。絕緣層可為例如埋置氧化(buried oxide，BOX)層、氧化矽層或類似物。絕緣層提供於基底上，一般為矽基底或玻璃基底。也可使用其他基底，例如多層或漸變(gradient)基底。在一些實施例中，基底50的半導體材料可包含矽、鍺、化合物半導體(包含碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦)、合金半導體(包含SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、及/或GaInAsP)或前述之組合。
基底50具有區域50N和區域50P。區域50N可用於形成n型裝置，例如N型金屬氧化物半導體(n-type metal oxide semiconductor，NMOS)電晶體(例如n型鰭式場效電晶體)。區域50P可用於形成p型裝置，例如P型金屬氧化物半導體(p-type metal oxide semiconductor，PMOS)電晶體(例如p型鰭式場效電晶體)。區域50N可與區域50P物理隔開，且任何數量的裝置部件(例如其他主動裝置、摻雜區、隔離結構等)可設置於區域50N與區域50P之間。
在第3圖中，鰭52形成於基底50中。鰭52為半導體條帶(strip)。在一些實施例中，鰭52可透過在基底50中蝕刻溝槽來形成於基底50中。蝕刻可為任何合適的蝕刻製程，例如反應性離子蝕刻(reactive ion etch，RIE)、中子束蝕刻(neutral beam etch，NBE)、類似方法或前述之組合。此蝕刻可為非等向性。
鰭52可透過任何合適的方法圖案化。舉例來說，鰭52可透過使用一個或多個光微影製程(包含雙重圖案化或多重圖案化製程)來圖案化。一般來說，雙重圖案化或多重圖案化製程結合了光微影和自對準製程，以創造具有較小間距的圖案，舉例來說，此圖案具有比使用單一直接光微影製程可獲得的間距更小的圖案。舉例來說，在一實施例中，犧牲層形成於基底上方並透過使用光微影製程圖案化。間隔物透過使用自對準製程形成於圖案化犧牲層旁邊。接著，移除犧牲層，且可接著使用剩下的間隔物將鰭圖案化。
接著，在第4圖中，淺溝槽隔離(Shallow Trench Isolation，STI)區56形成於相鄰鰭52之間。作為形成淺溝槽隔離區56的範例，絕緣材料形成於基底50上方以及相鄰鰭52之間。絕緣材料可為氧化物，例如氧化矽、氮化物、類似物或前述之組合，且可透過高密度電漿化學氣相沉積(high density plasma chemical vapor deposition，HDP-CVD)、可流動化學氣相沉積(flowable CVD，FCVD)(例如在遠端電漿系統中的基於化學氣相沉積的材料沉積，並後固化使其轉變為另一材料，例如氧化物)、類似方法或前述之組合形成。可使用透過任何合適的製程形成的其他絕緣材料。在顯示的實施例中，絕緣材料為透過可流動化學氣相沉積製程形成的氧化矽。在形成絕緣材料之後，可進行退火製程。在一實施例中，形成絕緣材料，使得多餘的絕緣材料覆蓋鰭52。雖然顯示絕緣材料為單一層，但是一些實施例可使用多層。舉例來說，在一些實施例中，襯墊(未顯示)可先沿基底50和鰭52的表面形成。之後，例如上述材料的填充材料可形成於襯墊上方。接著，將移除製程應用於絕緣材料以移除鰭52上方的多餘的絕緣材料。在一些實施例中，可使用平坦化製程，例如化學機械研磨(chemical mechanical polish，CMP)、回蝕刻製程、前述之組合或類似方法。平坦化製程暴露出鰭52，使得在完成平坦化製程之後，鰭52和絕緣材料的頂表面齊平。接著，將絕緣材料凹陷，絕緣材料的剩下部分形成淺溝槽隔離區56。將絕緣材料凹陷，使得在區域50N和區域50P中的鰭52的上部從相鄰的淺溝槽隔離區56之間突出。再者，淺溝槽隔離區56的頂表面可具有如圖所示的平坦表面、凸面、凹面(例如凹陷)或前述之組合。淺溝槽隔離區56的頂表面可透過合適的蝕刻形成平面、凸形及/或凹形。淺溝槽隔離區56可透過使用合適的蝕刻製程凹陷，例如對絕緣材料的材料有選擇性的蝕刻製程(例如蝕刻絕緣材料的速率大於蝕刻鰭52的速率)。舉例來說，使用合適的蝕刻製程進行化學氧化物移除，例如可使用稀釋氫氟酸(dilute hydrofluoric，dHF)。
上述製程僅為可如何形成鰭52的一範例。在一些實施例中，鰭可透過磊晶成長製程形成。舉例來說，介電層可形成於基底50的頂表面上方，可蝕刻溝槽通過介電層以暴露出下方的基底50。同質磊晶結構可磊晶成長於溝槽中，且可將介電層凹陷，使得同質磊晶結構從介電層突出，以形成鰭。此外，在一些實施例中，異質磊晶結構可用於鰭52。舉例來說，可將鰭52凹陷，並可在凹陷的鰭52上方磊晶成長不同於鰭52的材料。在此實施例中，鰭52包括凹陷材料和在設置於凹陷材料上方的磊晶成長材料。在另一實施例中，介電層可形成於基底50的頂表面上方，且可蝕刻溝槽通透介電層。接著，異質磊晶結構可透過使用不同於基底50的材料磊晶成長於溝槽中，且可將介電層凹陷，使得異質磊晶結構從介電層突出，以形成鰭52。在磊晶成長同質磊晶或異質磊晶結構的一些實施例中，磊晶成長材料可在成長期間原位(in situ)摻雜，其可免除之前或後續的佈植，但是可一起使用原位摻雜和佈植摻雜。
再者，在區域50N(例如N型金屬氧化物半導體區域)中磊晶成長不同於在區域50P(例如P型金屬氧化物半導體區域)可為有利的。在各種實施例中，鰭52的上部可由矽鍺(Six Ge1-x ，其中x可在0至1的範圍)、碳化矽、純鍺或大致純鍺、第III-V族化合物半導體、第II-VI族化合物半導體或類似物形成。舉例來說，可用於形成第III-V族化合物半導體的材料包含InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP和類似物，但不限於此。
再者，合適的井區(未顯示)可形成於鰭52及/或基底50中。在一些實施例中，P型井可形成於區域50N中，且N型井可形成於區域50P中。在一些實施例中，P型井或N型井可皆形成於區域50N和區域50P中。
在有著不同井區類型的實施例中，可透過使用光阻或其他遮罩(未顯示)來達成用於區域50N和區域50P的不同佈植步驟。舉例來說，光阻可形成於區域50N中的鰭52和淺溝槽隔離區56上方。將光阻圖案化以暴露出基底50的區域50P(例如P型金屬氧化物半導體區域)。光阻可透過使用旋塗技術形成，且可透過使用合適的光微影技術圖案化。在將光阻圖案化之後，進行n型雜質佈植於區域50P中，且光阻可作為遮罩來大致防止n型雜質植入區域50N(例如N型金屬氧化物半導體區域)中。n型雜質可為被植入區域中的磷、砷、銻或類似物至濃度等於或小於1018 cm-3 ，例如在約1017 cm-3 至約1018 cm-3 之間。在佈植之後，例如透過合適的灰化製程來移除光阻。
在區域50P的佈植之後，光阻形成於區域50P中的鰭52和淺溝槽隔離區56上方。將光阻圖案化以暴露出基底50的區域50N(例如N型金屬氧化物半導體區域)。光阻可透過使用旋塗技術形成，且可透過使用合適的光微影技術圖案化。在將光阻圖案化之後，進行p型雜質佈植於區域50N中，且光阻可作為遮罩來大致防止p型雜質植入區域50P(例如P型金屬氧化物半導體區域)中。p型雜質可為被植入區域中的硼、BF2 、銦或類似物至濃度等於或小於1018 cm-3 ，例如在約1017 cm-3 至約1018 cm-3 之間。在佈植之後，例如透過合適的灰化製程來移除光阻。
在區域50N和區域50P的佈植之後，可進行退火來活化被植入的p型及/或n型雜質。在一些實施例中，磊晶鰭的成長材料可在成長期間原位摻雜，其可免除佈植，但是可一起使用原位摻雜和佈植摻雜。
在第5圖中，虛設(dummy)介電層60形成於鰭52上。虛設介電層60可例如為氧化矽、氮化矽、前述之組合或類似物，且可依據合適的技術沉積或熱成長。虛設閘極層62形成於虛設介電層60上方，且遮罩層64形成於虛設閘極層62上方。虛設閘極層62可沉積於虛設介電層60上方，並接著例如透過化學機械研磨來平坦化。遮罩層64可沉積於虛設閘極層62上方。虛設閘極層62可為導電材料，且可選自包含多晶矽(polysilicon)、多晶矽鍺(poly-SiGe)、金屬氮化物、金屬矽化物、金屬氧化物和金屬的群組。虛設閘極層62可透過物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積(chemical vapor deposition，CVD)、濺鍍沉積或用於沉積導電材料的其他本領域已知並使用的技術沉積。虛設閘極層62可由相較於蝕刻隔離區具有高蝕刻選擇性的其他材料製成。遮罩層64可包含例如氮化矽、氮氧化矽或類似物。在此範例中，形成單一的虛設閘極層62和單一的遮罩層64橫跨區域50N和區域50P。可以注意的是，顯示沉積虛設介電層60使得虛設介電層60覆蓋淺溝槽隔離區56，並延伸於虛設閘極層62與淺溝槽隔離區56之間為顯示目的。在一些實施例中，虛設介電層60僅覆蓋鰭52。
第6A-24B圖顯示製造實施例裝置的各個額外步驟。第6A-24B圖顯示區域50N和區域50P任一者中的部件。舉例來說，本文描述的實施例可應用於區域50N和區域50P。參考每個圖式描述區域50N和區域50P的結構的差異(如果有)。
在第6A和6B圖中，透過使用合適的光微影和蝕刻技術將遮罩層64圖案化以形成遮罩74。接著，遮罩74的圖案可轉移至虛設閘極層62以形成虛設閘極72。遮罩74的圖案也可透過合適的蝕刻技術轉移至虛設介電層60以形成虛設閘極介電質70。虛設閘極72(和選擇性的虛設閘極介電質70)覆蓋對應鰭52的通道區58。遮罩74的圖案可用於將每個虛設閘極72與相鄰的虛設閘極72物理隔開。虛設閘極72可具有長度方向大致垂直於對應鰭52的長度方向。
在第7A和7B圖中，閘極密封間隙壁76形成於遮罩74、虛設閘極72、虛設閘極介電質70及/或鰭52的暴露表面上。熱氧化或沉積之後非等向性蝕刻可形成閘極密封間隙壁76。
在形成閘極密封間隙壁76之後，可進行輕摻雜源極/汲極(lightly doped source/drain，LDD)區78的佈植。在有著不同裝置類型的實施例中，遮罩(例如光阻)可形成於區域50N上方，同時暴露出區域50P，且可將合適類型(例如p型)的雜質植入區域50P中暴露的鰭52中。接著，可移除遮罩。之後，遮罩(例如光阻)可形成於區域50P上方，同時暴露出區域50N，且可將合適類型(例如n型)的雜質植入區域50N中暴露的鰭52中。接著，可移除遮罩。n型雜質可為任何前述的n型雜質，且p型雜質可為任何前述的p型雜質。輕摻雜源極/汲極區78可具有雜質濃度在約1015 cm-3 至約1016 cm-3 。可使用退火來活化植入的雜質。雜質可以一角度植入鰭52中，且雜質可退火期間擴散。因此，輕摻雜源極/汲極區78延伸至閘極密封間隙壁76下方(且可能延伸至虛設閘極72和虛設閘極介電質70的邊緣部分下方)。
再者，閘極間隙壁80沿虛設閘極72和遮罩74的側壁形成於閘極密封間隙壁76上。閘極間隙壁80可透過順應性沉積絕緣材料和之後非等向性蝕刻絕緣材料來形成。閘極間隙壁80的絕緣材料可為氮化矽、氮碳化矽、前述之組合或類似物。
在第8A和8B圖中，磊晶源極/汲極區82形成於鰭52中，以在對應通道區58中施加應力，進而改善效能。磊晶源極/汲極區82形成於鰭52中， 使得每個虛設閘極72(和選擇性的虛設閘極介電質70)設置於各對相鄰的磊晶源極/汲極區82之間。在一些實施例中，磊晶源極/汲極區82可延伸進入鰭52中，且也可穿透鰭52。在一些實施例中，閘極間隙壁80用於將磊晶源極/汲極區82與虛設閘極72以合適的橫向距離隔開，使得磊晶源極/汲極區82不會使後續形成最終的鰭式場效電晶體的閘極短路。
區域50N(例如N型金屬氧化物半導體區)中的磊晶源極/汲極區82可透過將區域50P(例如P型金屬氧化物半導體區)遮蔽，並蝕刻區域50N中的鰭52的源極/汲極區，以在鰭52中形成凹口。接著，區域50N中的磊晶源極/汲極區82磊晶成長於凹口中。磊晶源極/汲極區82可包含任何合適的材料，例如適用於n型鰭式場效電晶體的材料。舉例來說，假如鰭52為矽，區域50N中的磊晶源極/汲極區82可包含在通道區58中施加拉伸應變的材料，例如Si、SiC、SiCP、SiP或類似物。區域50N中的磊晶源極/汲極區82可具有從鰭52的各自表面凸起的表面，且可具有刻面(facets)。
區域50P(例如P型金屬氧化物半導體區)中的磊晶源極/汲極區82可透過將區域50N(例如N型金屬氧化物半導體區)遮蔽，接著蝕刻區域50P中的鰭52的源極/汲極區，以在鰭52中形成凹口。接著，區域50P中的磊晶源極/汲極區82磊晶成長於凹口中。磊晶源極/汲極區82可包含任何合適的材料，例如適用於p型鰭式場效電晶體的材料。舉例來說，假如鰭52為矽，區域50P中的磊晶源極/汲極區82可包括在通道區58中施加應縮應變的材料，例如SiGe、SiGeB、Ge、GeSn或類似物。區域50P中的磊晶源極/汲極區82可具有從鰭52的各自表面凸起的表面，且可具有刻面。
可將磊晶源極/汲極區82及/或鰭52植入摻雜物以形成源極/汲極區，此製程相似於上述用於形成輕摻雜源極/汲極區的製程，接著進行退火。源極/汲極區可具有雜質濃度在約1019 cm-3 至約1021 cm-3 之間。用於源極/汲極區的n型雜質及/或p型雜質可為前述的任何雜質。在一些實施例中，磊晶源極/汲極區82可在成長期間原位摻雜。
由於用於在區域50N和區域50P中形成磊晶源極/汲極區82的磊晶製程，因此磊晶源極/汲極區82的上表面具有刻面橫向向外擴展超過鰭52的側壁。在顯示的實施例中，這些面導致同一個鰭式場效電晶體的相鄰磊晶源極/汲極區82合併。在其他實施例中，在完成磊晶製程之後，相鄰的磊晶源極/汲極區82保持分開。
在第9A和9B圖中，差異接觸蝕刻停止層84沉積於中間結構上方。一般來說，蝕刻停止層可提供將用於形成例如接點或導通孔的蝕刻製程停止的機制。蝕刻停止層可由具有與相鄰層或組件不同的蝕刻選擇性的介電材料形成。差異接觸蝕刻停止層84形成於磊晶源極/汲極區82的表面、閘極間隙壁80的側壁和頂表面、遮罩74的頂表面以及淺溝槽隔離區56的頂表面上。差異接觸蝕刻停止層84具有水平部分84H、垂直部分84V和盆部84B。水平部分84H形成於具有對應水平分量的支撐表面上。水平分量的支撐表面可透過在形成差異接觸蝕刻停止層84期間的方向性電漿活化製程來活化，如以下將進一步詳細描述。垂直部分84V形成於沒有顯著的水平分量的支撐表面上(使得這些表面並未透過方向性電漿活化製程活化)。水平部分84H具有厚度(例如在垂直於對應的支撐表面的方向)大於垂直部分84V的厚度(例如在垂直於對應的支撐表面的方向)。盆部84B形成於磊晶源極/汲極區82的刻面上表面的接面處，且具有厚度大於水平部分84H和垂直部分84V的厚度。
水平部分84H在垂直於形成有對應水平部分於其上的支撐表面的方向中具有厚度TH 。垂直部分84V在垂直於形成有對應水平部分於其上的支撐表面的方向中具有厚度TV 。盆部84B在垂直於形成有對應水平部分於其上的支撐表面的方向中具有厚度TB 。以下將進一步描述這些厚度的每一個。
差異接觸蝕刻停止層84可由介電材料形成，例如氮化矽、氮碳化矽、氮化碳、類似物或前述之組合。差異接觸蝕刻停止層84可透過包含方向性電漿活化的沉積製程來沉積，例如電漿輔助原子層沉積(plasma-enhanced atomic layer deposition，PEALD)製程、電漿輔助化學氣相沉積(plasma-enhanced chemical vapor deposition，PECVD)製程或類似方法。
第10-12圖為依據一些實施例之用於形成差異接觸蝕刻停止層84的例示性電漿輔助原子層沉積製程的中間階段的剖面示意圖。第13圖為顯示形成差異接觸蝕刻停止層84之後的剖面示意圖。第10-13圖顯示第9A圖的區域10。雖然本文描述差異接觸蝕刻停止層，但應當理解的是，顯示的電漿輔助原子層沉積製程可用於形成任何層，例如並非蝕刻停止層的一層。再者，雖然範例的電漿輔助原子層沉積製程用於形成氮化矽的差異層，但應當理解的是，可形成其他材料層。
在第10圖中，單層形成於暴露於電漿輔助原子層沉積製程中的第一前驅物的中間結構上。中間結構暴露於第一前驅物，例如二氯矽烷(dichlorosilane，DCS)或其他前驅物，其取決於要沉積的材料。在顯示的範例中，使用二氯矽烷前驅物並沿暴露於二氯矽烷前驅物的中間結構的外表面形成單層SiH3 。外表面包含遮罩74的頂表面、閘極間隙壁80的側壁和頂表面、磊晶源極/汲極區82的上表面以及淺溝槽隔離區56的頂表面(請參照第9B圖)。在其他範例中，可使用不同的前驅物，其形成不同材料的單層。在暴露於第一前驅物之後，可從用於將第一前驅物暴露於中間結構的工具腔體清除第一前驅物。
在第11圖中，對單層進行方向性電漿活化86。方向性(或非等向性)電漿活化單層的一部分，以增加與後續前驅物的反應。具有水平分量的中間結構的對應上表面上的單層的部分透過方向性電漿活化86活化，而不具有水平分量的對應上表面上的單層的部分可不透過方向性電漿活化86活化。表面的活化可基於表面的水平分量的增加而增加。舉例來說，沒有或有著很少的水平分量的表面可沒有或有著很少的活化，而有著較大水平分量的表面可具有較大的活化。
在顯示的範例中，磊晶源極/汲極區82的上表面為刻面，使得磊晶源極/汲極區82的對應上表面具有水平分量和垂直分量(請參照第9B圖)。磊晶源極/汲極區82的這些上表面上的單層透過方向性電漿活化86活化。閘極間隙壁80的側壁大致為垂直而有著很小(或沒有)水平分量，因此，閘極間隙壁80不顯著地透過方向性電漿活化86活化。
在方向性電漿活化86期間，氬方向性電漿活化具有水平分量的中間結構的上表面上的單層的部分，以將這些部分中的SiH3 改變為SiH2 *。在一些範例中，應用以活化單層的電漿製程可為微波遠端電漿，但是也可應用其他電漿源，例如直接電漿。電漿的氬氣的流量可在約1000sccm至約9000sccm的範圍中。電漿製程的壓力可在約0.5Torr至約25Torr的範圍中。如以下將進一步討論，可依據所期望之差異接觸蝕刻停止層84的水平部分84H與垂直部分84V之間的厚度差異來改變壓力。電漿製程的溫度可在約200 °C至約650 °C的範圍中。電漿製程的電漿產生器的功率可在約50W至約4000W的範圍中。電漿產生器的頻率可在約13.56MHz至約2.45GHz的範圍中。電漿製程的基板固定器可為未偏壓的。中間結構暴露於電漿製程的持續時間可在0.1秒至120秒的範圍中。在其他範例中，可使用不同電漿(例如不同電漿製程、條件及/或氣體(例如惰性氣體、氮氣或類似物))來活化單層的一部分。透過以方向性電漿活化86來活化單層的一部分，更多的反應位創建於單層的活化部分上，以與電漿輔助原子層沉積製程的後續前驅物反應。可原位進行方向性電漿活化86，例如在用於將中間結構暴露於第一前驅物和後續的第二前驅物的相同工具腔體中進行。
在第12圖中，一層透過暴露於電漿輔助原子層沉積製程的第二前驅物形成於中間結構上。中間結構暴露於第二前驅物，例如氨(NH3 )電漿或其他前驅物，其取決於要沉積的材料。第二前驅物與單層的活化部分反應多於單層的未活化部分。舉例來說，由於透過方向性電漿活化86而增加的反應位形成於單層的活化部分上，因此在單層的活化部分與第二前驅物之間將產生比單層的未活化部分與第二前驅物之間更多的反應。此導致差異接觸蝕刻停止層84沉積於具有水平分量的上表面上(其中產生活化)的速率大於不具有顯著水平分量的垂直表面上(其中一般不產生活化)。
在顯示的範例中，使用氨(NH3 )電漿前驅物且與大部分或某些情況下的所有活化的SiH2 *和一些未反應的SiH3­ (例如少於活化的SiH2 *)反應以形成氮化矽(例如SiNH2 )。舉例來說，氨(NH3 )前驅物氣體可在電漿製程中以流量在約50sccm至約1000sccm的範圍中流動。因此，在顯示的範例中，具有水平分量的上表面上沉積的SiNH2 比不具有顯著水平分量的垂直表面上沉積的SiNH2 更多。在其他範例中，可使用不同的前驅物，其可形成不同材料層。在暴露於第二前驅物之後，可從用於將中間結構暴露於第二前驅物的工具腔體清除第二前驅物。
第10-12圖顯示電漿輔助原子層沉積製程的單一循環，例如用於形成單一層。依據所期望的差異接觸蝕刻停止層84的厚度，可重複所描述的製程任何次數。
第13圖顯示使用上述電漿輔助原子層沉積製程形成的差異接觸蝕刻停止層84的各個方面。差異接觸蝕刻停止層84包含在具有水平分量的下方上表面上的水平部分84H以及在不具有顯著水平分量的支撐垂直表面上的垂直部分84V。水平部分84H在垂直於形成有對應水平部分於其上的支撐表面的方向中具有厚度TH 。垂直部分84V在垂直於形成有對應水平部分於其上的支撐表面的方向中具有厚度TV 。盆部84B在垂直於形成有對應水平部分於其上的支撐表面的方向中具有厚度TB (請參照第9B圖)。水平部分84H的厚度TH 大，且大於垂直部分84V的厚度TV 。在一些範例中，水平部分84H的厚度TH 大於垂直部分84V的厚度TV 至少2nm。舉例來說，水平部分84H的厚度TH 可在約2.2nm至約12nm(例如約4nm)，且垂直部分84V的厚度TV 可在約2nm至約9nm(例如約2nm)。在一些範例中，水平部分84H的厚度TH 與垂直部分84V的厚度TV 的比值為至少1.1，且此比值可等於或大於2。透過減少垂直部分84V的厚度TV ，可降低磊晶源極/汲極區82與後續形成的電晶體閘極之間的寄生電容。盆部84B的厚度TB­ 大，且大於垂直部分84V的厚度TV 和水平部分84H的厚度TH 。在一些範例中，盆部84B的厚度TB­ 大於水平部分84H的厚度TH 至少0.5nm。舉例來說，盆部84B的厚度TB 可在約2.7nm至約14nm。
第一尺寸D1 顯示於相鄰閘極間隙壁80的相對側壁表面之間，差異接觸蝕刻停止層84的對應垂直部分84V形成於這些側壁表面上。第二尺寸D2 顯示於差異接觸蝕刻停止層84的垂直部分84V的相對表面之間。一般來說，第一尺寸D1 等於第二尺寸D2­ 加上垂直部分84V的厚度TV 的兩倍。在一些實施例中，第二尺寸D2 在約2nm至約10nm的範圍中。
第14圖顯示差異接觸蝕刻停止層84的厚度與方向性電漿活化86期間的製程壓力之間的關係。將厚度TH 與厚度TV 之間的差異(請參照第14圖)繪示為製程壓力的函數。如圖所示，厚度差隨著壓力增壓而急遽縮小。在厚度TH 大於厚度TV 至少2nm的實施例中，可控制製程壓力小於5Torr。
在第15A和15B圖中，第一層間介電質88沉積於差異接觸蝕刻停止層84上方。第一層間介電質88可由介電材料形成，且可透過任何合適的方法沉積，例如化學氣相沉積、電漿輔助化學氣相沉積(PECVD)或可流動化學氣相沉積。介電材料可包含磷矽酸鹽玻璃(Phospho-Silicate Glass，PSG)、硼矽酸鹽玻璃(Boro-Silicate Glass，BSG)、硼摻雜磷矽酸鹽玻璃(Boron-Doped Phospho-Silicate Glass，BPSG)、未摻雜矽酸鹽玻璃(undoped Silicate Glass，USG)或類似物。可使用透過任何合適的製程形成的其他絕緣材料。在形成第一層間介電質88之後，可透過紫外線固化製程將第一層間介電質88固化。因為降低了差異接觸蝕刻停止層84的垂直部分84V的厚度TV ，因此可增加相鄰閘極間隙壁80之間的第一層間介電質88的寬度。此增加的寬度可有助於增加紫外線固化製程的均勻性，其可有助於避免空隙形成於第一層間介電質88中。再者，透過增加在相鄰閘極間隙壁80之間的第一層間介電質88的寬度，可增加用於蝕刻源極/汲極接點的製程裕度。
在第16A和16B圖中，可進行平坦化製程(例如化學機械研磨)，使第一層間介電質88和差異接觸蝕刻停止層84的頂表面與虛設閘極72或遮罩74的頂表面齊平。平坦化製程也可移除虛設閘極72上的遮罩74以及閘極密封間隙壁76和閘極間隙壁80沿遮罩74的側壁的部分。在平坦化製程之後，虛設閘極72、閘極密封間隙壁76、閘極間隙壁80、差異接觸蝕刻停止層84和第一層間介電質88的頂表面齊平。因此，虛設閘極72的頂表面從第一層間介電質88暴露出來。平坦化製程也可移除在虛設閘極72上方的差異接觸蝕刻停止層84的水平部分84H，使得差異接觸蝕刻停止層84剩下的水平部分84H在磊晶源極/汲極區82和淺溝槽隔離區56上方。在一些實施例中，可保留遮罩74，在此情況下平坦化製程使第一層間介電質88的頂表面與遮罩74的頂表面齊平。
在第17A和17B圖中，在蝕刻步驟中移除虛設閘極72和遮罩74(如果有)，使得形成凹口90。也可移除凹口90中的虛設閘極介電質70。在一些實施例中，僅移除虛設閘極72，且保留虛設閘極介電質70，且虛設閘極介電質70透過凹口90暴露出來。在一些實施例中，從晶粒的第一區(例如核心邏輯區)中的凹口90移除虛設閘極介電質70，並保留晶粒的第二區(例如輸入/輸出區)中的凹口90的移除虛設閘極介電質70。在一些實施例中，虛設閘極72透過非等向性乾蝕刻製程移除。舉例來說，蝕刻製程可包含乾蝕刻製程，乾蝕刻製程使用反應氣體選擇性地蝕刻虛設閘極72而不蝕刻第一層間介電質88或閘極間隙壁80。每個凹口90暴露出對應鰭58的通道區58。每個通道區58設置於各對相鄰的磊晶源極/汲極區82之間。在移除製程期間，虛設閘極介電質70可用作當虛設閘極72被蝕刻時的蝕刻停止層。在移除虛設閘極72之後，可接著選擇性地移除虛設閘極介電質70。
在第18A和18B圖中，形成用於取代閘極的閘極介電質92和閘極電極94。第18C圖顯示第18A圖的區域12的詳細示圖。閘極介電質92順應性沉積於凹口90中，例如沉積於鰭52的頂表面和側壁上以及閘極密封間隙壁76/閘極間隙壁80的側壁上。閘極介電層92也可形成於第一層間介電質88的頂表面上。依據一些實施例，閘極介電質92包括氧化矽、氮化矽或前述之多層。在一些實施例中，閘極介電質92包含高介電常數(high-k)介電材料，且在這些實施例中，閘極介電質92可具有介電常數值大於約7.0，且可包含Hf、Al、Zr、La、Mg、Ba、Ti、Pb和前述之組合的金屬氧化物或矽酸鹽。閘極介電質92的形成方法可包含分子束沉積(Molecular-Beam Deposition，MBD)、原子層沉積(atomic layer deposition，ALD)、電漿輔助化學氣相沉積和類似方法。在虛設閘極介電質70保留於凹口90中的實施例中，閘極介電質92包含虛設閘極介電質70的材料(例如SiO2 )。
閘極電極94沉積於對應的閘極介電質92上方，並填充凹口90的剩下部分。閘極電極94可包含含金屬材料，例如TiN、TiO、TaN、TaC、Co、Ru、Al、W、前述之組合或前述之多層。閘極電極94可包括任何數量的襯墊層94A、任何數量的功函數調整層94B和填充材料94C(請參照第18C圖)。在填充閘極電極94之後，可進行平坦化製程(例如化學機械研磨)來移除閘極介電質92和閘極電極94的材料的多餘部分，其中多餘部分在第一層間介電質88的頂表面上方。閘極電極94和閘極介電層92的剩下部分因此形成最終鰭式場效電晶體裝置的取代閘極。閘極電極94和閘極介電質92可被統稱為“閘極堆疊物”。閘極堆疊物可沿鰭52的通道區58的側壁延伸。
在區域50N和區域50P中之閘極介電質92的形成可同時發生，使得在每一區域中的閘極介電質92由相同材料形成，且閘極電極94的形成可同時發生，使得在每一區域中的閘極電極94由相同材料形成。在一些實施例中，在每一區域中的閘極介電質92可由不同的製程形成，使得閘極介電質92可為不同材料，及/或在每一區域中的閘極電極94可由不同的製程形成，使得閘極電極94可為不同材料。當使用不同製程時，可使用各種遮罩步驟來遮蔽並暴露出合適的區域。
在第19A和19B圖中，閘極遮罩96形成於閘極堆疊物上方。依據一些實施例，將閘極堆疊物凹陷，使得凹口形成於每個閘極堆疊物正上方，例如在閘極間隙壁80的兩側部分之間。一層或多層介電材料(例如氮化矽、氮氧化矽或類似物)填充於凹口中。進行平坦化製程以移除延伸於第一層間介電質88上方的介電材料的多餘部分。在凹口中的介電材料的剩下部分形成閘極遮罩96。後續形成的閘極接點將穿透閘極遮罩96以接觸凹陷的閘極電極94的頂表面。
在第20A和20B圖中，形成源極/汲極接觸開口102通過第一層間介電質88。開口可透過使用合適的光微影和蝕刻技術形成。差異接觸蝕刻停止層84具有與第一層間介電質88的高蝕刻選擇性，並停止源極/汲極接觸開口102的蝕刻。凹口可透過蝕刻形成於差異接觸蝕刻停止層84中，但是凹口不完全延伸通過差異接觸蝕刻停止層84。凹口具有深度D3 ，深度D3 可小於約3nm。暴露出磊晶源極/汲極區82的開口將之後形成於差異接觸蝕刻停止層84中，但是在斷開差異接觸蝕刻停止層84之前，進行了一些中間步驟。
在第21A和21B圖中，接觸間隔層104形成於中間結構上方且在源極/汲極接觸開口102中。接觸間隔層104在差異接觸蝕刻停止層84上方，且特別地填充任何在源極/汲極接觸開口102的蝕刻期間形成於差異接觸蝕刻停止層84中的凹口。接觸間隔層104可由介電材料形成，例如氮化矽、氮氧化矽、氧化鋁或類似物。在一些實施例中，差異接觸蝕刻停止層84和接觸間隔層104由相同介電材料形成，例如氮化矽。接觸間隔層104可由沉積製程形成，例如原子層沉積。
在第22A和22B圖中，進行蝕刻製程以移除接觸間隔層104的水平部分，在源極/汲極接觸開口102中留下接觸間隔層104剩下的垂直部分。此蝕刻可為濕蝕刻或乾蝕刻。接觸間隔層104剩下的垂直部分為接觸間隙壁106，接觸間隙壁106作為用於後續形成的源極/汲極接點的額外阻障層。接觸間隙壁106也在後續製程中保護第一層間介電質88(以下進一步討論)。
再者，斷開差異接觸蝕刻停止層84，暴露出磊晶源極/汲極區82。在差異接觸蝕刻停止層84和接觸間隔層104由相同介電材料形成的實施例中，用於移除接觸間隔層104的水平部分的蝕刻製程可繼續將源極/汲極接觸開口102延伸通過差異接觸蝕刻停止層84。在其他實施例中，可進行個別的時刻製程以將源極/汲極接觸開口102延伸通過差異接觸蝕刻停止層84。在另外其他實施例中，可使用合併的蝕刻製程，例如用於移除接觸間隔層104的水平部分的蝕刻製程可繼續將源極/汲極接觸開口102延伸部分地通過差異接觸蝕刻停止層84，且可進行另一蝕刻製程以完成將源極/汲極接觸開口102延伸通過差異接觸蝕刻停止層84。
當將源極/汲極接觸開口102延伸通過差異接觸蝕刻停止層84時，發生磊晶源極/汲極區82的一些蝕刻。源極/汲極接觸開口102可因此延伸進入磊晶源極/汲極區82中一距離D4 。因為差異接觸蝕刻停止層84的水平部分84H的厚度TH­ 大，因此可降低磊晶源極/汲極區82的蝕刻量，且因此距離D4 可為很小。在一些實施例中，距離D4 小於約3nm。換句話說，可縮小在蝕刻期間的磊晶源極/汲極區82的高度損失量。再者，在斷開差異接觸蝕刻停止層84之後，可保留差異接觸蝕刻停止層84的盆部84B。保留盆部84B是因為盆部84B具有比差異接觸蝕刻停止層84的水平部分84H更大的厚度，且因此可在用於斷開差異接觸蝕刻停止層84的蝕刻製程中不完全地被移除。在斷開差異接觸蝕刻停止層84之後，盆部84B的厚度縮減至厚度TB,R 。在一些實施例中，縮小的厚度TB,R 可在約6nm至約7.5nm的範圍中。
在第23A和23B圖中，第一源極/汲極接點108形成於源極/汲極接觸開口102中。矽化物可形成於每個磊晶源極/汲極區82上。矽化物可透過在源極/汲極接觸開口102中沉積導電材料(例如鈦、鈷或鎳)，並進行退火來形成。接觸間隙壁106將導電材料與第一層間介電質88物理隔開，在退火製程期間保護第一層間介電質88，進而降低第一層間介電質88的消耗量。矽化物物理及電性耦接至磊晶源極/汲極區82。襯墊(例如擴散阻障層、黏著層或類似物)和導電材料形成於源極/汲極接觸開口102中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭或類似物，且可沿接觸間隙壁106形成。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳或類似物。可進行平坦化製程(例如化學機械研磨)以從第一層間介電質88的頂表面移除多餘的材料。剩下的襯墊和導電材料形成第一源極/汲極接點108。特別地，第一源極/汲極接點108物理耦接差異接觸蝕刻停止層84的剩下盆部84B。在形成第一源極/汲極接點108之後，接觸間隙壁106圍繞第一源極/汲極接點108的上部，且差異接觸蝕刻停止層84圍繞第一源極/汲極接點108的下部。形成第一源極/汲極接點108至高度H1 ，高度H1 可在約8nm至約20nm的範圍中。沿剖面A-A(請參照第1圖)形成第一源極/汲極接點108至寬度W1,A ，寬度W1,A 可在約3nm至約17nm的範圍中，且沿剖面B-B(請參照第1圖)形成第一源極/汲極接點108至寬度W1,B ，寬度W1,B 可在約28nm至約300nm的範圍中。寬度W1,B 可大於寬度W1,A 。
在第24A和24B圖中，第二層間介電質110沉積於第一層間介電質88、閘極遮罩96和第一源極/汲極接點108上方。在一些實施例中，第二層間介電質110為透過可流動化學氣相沉積方法形成的可流動膜。在一些實施例中，第二層間介電質110由介電材料形成，例如磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼摻雜磷矽酸鹽玻璃、未摻雜矽酸鹽玻璃或類似物，且可透過任何合適的方法沉積，例如化學氣相沉積或電漿輔助化學氣相沉積。
再者，依據一些實施例，閘極接點112和第二源極/汲極接點114形成通過第二層間介電質110和第一層間介電質88。用於第二源極/汲極接點114的開口形成通過第二層間介電質110，且用於閘極接點112的開口形成通過第二層間介電質110和閘極遮罩96。開口可透過使用合適的光微影和蝕刻技術形成。襯墊(例如擴散阻障層、黏著層或類似物)和導電材料形成於開口中。襯墊可包含鈦、氮化鈦、鉭、氮化鉭或類似物。導電材料可為銅、銅合金、銀、金、鎢、鈷、鋁、鎳或類似物。可進行平坦化製程(例如化學機械研磨)以從第二層間介電質110的表面移除多餘的材料。剩下的襯墊和導電材料在開口中形成閘極接點112和第二源極/汲極接點114。閘極接點112物理及電性耦接至閘極電極94，且第二源極/汲極接點114物理及電性耦接至第一源極/汲極接點108。閘極接點112和第二源極/汲極接點114可在不同的製程中形成，或在相同的製程中形成。雖然顯示為在相同的剖面中形成，但應當理解的是，每個閘極接點112和第二源極/汲極接點114可在不同剖面中形成，其可避免接點短路。形成第二源極/汲極接點114至高度H2 ，高度H2 可在約6nm至約30nm的範圍中。沿剖面A-A(請參照第1圖)形成第二源極/汲極接點114至寬度W2,A ，寬度W2,A 可在約6nm至約20nm的範圍中，且沿剖面B-B(請參照第1圖)形成第二源極/汲極接點114至寬度W2,B ，寬度W2,B 可在約6nm至約50nm的範圍中。寬度W2,B 可大於寬度W2,A 。
本發明實施例可實現許多優點。進行有著方向性電漿活化86的電漿輔助原子層沉積使得形成差異接觸蝕刻停止層84為有著水平部分84H的厚度TH 大於垂直部分84V的厚度。透過形成差異接觸蝕刻停止層84為有著較大厚度TH 的水平部分84H，可以較少蝕刻磊晶源極/汲極區82來形成接觸間隙壁106。因此，可縮小磊晶源極/汲極區82的高度損失，使得形成較大臨界尺寸的第一源極/汲極接點108。透過接觸間隙壁106的存在，也可縮小磊晶源極/汲極區82與閘極電極94之間的寄生電容。再者，接觸間隙壁106可在第一源極/汲極接點108的矽化期間保護第一層間介電質88。最後，可增加磊晶源極/汲極區82上方的第一層間介電質88的量，進而增加用於蝕刻源極/汲極接觸開口102的製程裕度。
在一些實施例中，一方法包含:在源極/汲極區上方和沿閘極堆疊物分別形成差異接觸蝕刻停止層(CESL)的第一部分和第二部分，源極/汲極區在基底中，閘極堆疊物在靠近源極/汲極區的基底上方，第一部分的第一厚度大於第二部分的第二厚度，形成差異接觸蝕刻停止層的步驟包含進行方向性電漿活化；在差異接觸蝕刻停止層上方沉積第一層間介電質(ILD)；在第一層間介電質中形成源極/汲極接觸開口；沿源極/汲極接觸開口的側壁形成接觸間隙壁；在形成接觸間隙壁之後，將源極/汲極接觸開口延伸通過差異接觸蝕刻停止層；以及在延伸的源極/汲極接觸開口中形成第一源極/汲極接點，第一源極/汲極接點物理及電性耦接源極/汲極區，接觸間隙壁將第一源極/汲極接點與第一層間介電質物理隔開。
在此方法的一些實施例中，形成接觸間隙壁的步驟包含:在源極/汲極接觸開口中沉積接觸間隔層；以及移除接觸間隔層的水平部分，接觸間隔層剩下的垂直部分形成接觸間隙壁。在此方法的一些實施例中，接觸間隔層的水平部分透過第一蝕刻製程移除，且源極/汲極接觸開口透過第一蝕刻製程延伸通過差異接觸蝕刻停止層。在此方法的一些實施例中，接觸間隔層的水平部分透過第一蝕刻製程移除，且源極/汲極接觸開口透過第二蝕刻製程延伸通過差異接觸蝕刻停止層，第二蝕刻製程不同於第一蝕刻製程。在一些實施例中，此方法更包含:將第一源極/汲極接點退火以在第一源極/汲極接點與源極/汲極區之間形成矽化物，在退火期間，接觸間隙壁將矽化物與第一層間介電質物理隔開。在此方法的一些實施例中，在源極/汲極接觸開口延伸通過差異接觸蝕刻停止層之前，源極/汲極區具有第一高度，且在源極/汲極接觸開口延伸通過差異接觸蝕刻停止層之後，源極/汲極區具有第二高度，第一高度與第二高度之間的差異小於約3nm。在此方法的一些實施例中，源極/汲極區具有刻面上表面，且差異接觸蝕刻停止層在刻面上表面的接面處具有第三部分，第三部分的第三厚度大於第一厚度和第二厚度。在此方法的一些實施例中，形成第一源極/汲極接點的步驟包含在差異接觸蝕刻停止層的第三部分上形成第一源極/汲極接點。在此方法的一些實施例中，形成差異接觸蝕刻停止層的步驟包含:以電漿輔助原子層沉積製程在源極/汲極區上方和沿閘極堆疊物沉積氮化矽，電漿輔助原子層沉積製程在源極/汲極區上方具有第一沉積速率，並沿閘極堆疊物具有第二沉積速率，第一沉積速率大於第二沉積速率。在此方法的一些實施例中，形成差異接觸蝕刻停止層的步驟包含:將源極/汲極區的表面在第一曝光中暴露於第一前驅物；在第一曝光之後，以方向性電漿活化將源極/汲極區的表面活化；以及在將源極/汲極區的表面活化之後，將源極/汲極區活化的表面在第二曝光中暴露於第二前驅物。
在一些實施例中，一方法包含:在基底上方形成閘極間隙壁；在與閘極間隙壁相鄰的基底中形成源極/汲極區；以電漿輔助原子層沉積製程沿閘極間隙壁的側壁和源極/汲極區上方沉積差異接觸蝕刻停止層(CESL)，電漿輔助原子層沉積製程在源極/汲極區上方具有第一沉積速率，並沿閘極間隙壁的側壁具有第二沉積速率，第一沉積速率大於第二沉積速率；在差異接觸蝕刻停止層上方沉積第一層間介電質(ILD)；在第一層間介電質中蝕刻源極/汲極接觸開口，源極/汲極接觸開口停止於差異接觸蝕刻停止層；沿源極/汲極接觸開口的側壁形成接觸間隙壁；以及在形成接觸間隙壁之後，形成第一源極/汲極接點通過差異接觸蝕刻停止層以物理耦接源極/汲極區。
在此方法的一些實施例中，電漿輔助原子層沉積製程包含:將源極/汲極區的表面和閘極間隙壁的表面在第一曝光中暴露於第一前驅物；在第一曝光之後，以方向性電漿活化將源極/汲極區的表面活化，閘極間隙壁的表面保持未活化；以及在將源極/汲極區的表面和閘極間隙壁的表面活化之後，將源極/汲極區活化的表面和閘極間隙壁未活化的表面在第二曝光中暴露於第二前驅物。在此方法的一些實施例中，在第二曝光期間，在源極/汲極區活化的表面產生的反應比在閘極間隙壁未活化的表面發生更多的反應。在此方法的一些實施例中，第一前驅物為二氯矽烷，且第二前驅物為氨。在此方法的一些實施例中，將源極/汲極區的表面活化的步驟包含:產生氬方向性電漿朝向源極/汲極區的水平表面，其中產生氬方向性電漿的壓力小於5Torr。在此方法的一些實施例中，在電漿輔助原子層沉積製程之後，源極/汲極區上方的差異接觸蝕刻停止層的厚度大於沿閘極間隙壁的差異接觸蝕刻停止層的厚度至少2nm。
在一實施例中，一裝置包含: 第一鰭從基底延伸；源極/汲極區在第一鰭中；閘極堆疊物與源極/汲極區相鄰且在第一鰭上方；差異接觸蝕刻停止層(CESL)沿閘極堆疊物具有第一部分，且在源極/汲極區上方具有第二部分，第一部分的第一厚度小於第二部分的第二厚度；第一層間介電質(ILD)在差異接觸蝕刻停止層上方；接觸間隙壁延伸通過第一層間介電質且僅部分通過差異接觸蝕刻停止層；以及源極/汲極接點延伸通過第一層間介電質且完全地通過差異接觸蝕刻停止層。
在此裝置的一些實施例中，接觸間隙壁圍繞源極/汲極接點的上部，差異接觸蝕刻停止層圍繞源極/汲極接點的下部。在此裝置的一些實施例中，第一部分的第一厚度小於第二部分的第二厚度至少2nm。在一些實施例中，此裝置更包含: 第二鰭從基底延伸，源極/汲極區在第二鰭中，其中源極/汲極區具有刻面上表面，且差異接觸蝕刻停止層在刻面上表面的接面處具有第三部分，差異接觸蝕刻停止層的第三部分設置於源極/汲極區與源極/汲極接點之間。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更加了解本發明實施例。本技術領域中具有通常知識者應可理解，且可輕易地以本發明實施例為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本發明的發明精神與範圍。在不背離本發明的發明精神與範圍之前提下，可對本發明實施例進行各種改變、置換或修改。
10、12:區域 50:基底 50N、50P:區域 52:鰭 56:淺溝槽隔離區 58:通道區 60:虛設介電層 62:虛設閘極層 64:遮罩層 70:虛設閘極介電質 72:虛設閘極 74:遮罩 76:閘極密封間隙壁 78:輕摻雜源極/汲極區 80:閘極間隙壁 82:磊晶源極/汲極區 84:差異接觸蝕刻停止層 84B:盆部 84H:水平部分 84V:垂直部分 86:方向性電漿活化 88:第一層間介電質 90:凹口 92:閘極介電質 94:閘極電極 94A:襯墊層 94B:功函數調整層 94C:填充材料 96:閘極遮罩 102:源極/汲極接觸開口 104:接觸間隔層 106:接觸間隙壁 108:第一源極/汲極接點 110:第二層間介電質 112:閘極接點 114:第二源極/汲極接點 D1：第一尺寸 D2:第二尺寸 D3:深度 D4:距離 H1、H2:高度 TB、TH、TV、TB,R:厚度 W1,A、W1,B、W2,A、W2,B:寬度
根據以下的詳細說明並配合所附圖式可以更加理解本發明實施例。應注意的是，根據本產業的標準慣例，圖示中的各種部件(feature)並未必按照比例繪製。事實上，可能任意的放大或縮小各種部件的尺寸，以做清楚的說明。 第1圖顯示依據一些實施例之鰭式場效電晶體(Fin Field-Effect Transistor，FinFET)的範例的三維視圖。 第2、3、4、5、6A、6B、7A、7B、8A、8B、9A、9B、10、11、12、13圖為依據一些實施例之製造鰭式場效電晶體的中間階段的剖面示意圖。 第14圖顯示依據一些實施例之差異接觸蝕刻停止層(differential contact etch stop layer，differential CESL)的厚度與方向性電漿活化期間的製程條件之間的關係。 第15A、15B、16A、16B、17A、17B、18A、18B、18C、19A、19B、20A、20B、21A、21B、22A、22B、23A、23B、24A和24B圖為依據一些實施例之進一步製造鰭式場效電晶體的中間階段的剖面示意圖。
50:基底
50N、50P:區域
52:鰭
58:通道區
78:輕摻雜源極/汲極區
82:磊晶源極/汲極區
84:差異接觸蝕刻停止層
88:第一層間介電質
92:閘極介電質
94:閘極電極
106:接觸間隙壁
108:第一源極/汲極接點
110:第二層間介電質
112:閘極接點
114:第二源極/汲極接點
H2:高度
W2,A:寬度

Claims (20)

  1. 一種半導體裝置的形成方法，包括: 在一源極/汲極區上方和沿一閘極堆疊物分別形成一差異接觸蝕刻停止層的一第一部分和一第二部分，該源極/汲極區在一基底中，該閘極堆疊物在靠近該源極/汲極區的該基底上方，該第一部分的一第一厚度大於該第二部分的一第二厚度，其中形成該差異接觸蝕刻停止層的步驟包括進行一方向性電漿活化； 在該差異接觸蝕刻停止層上方沉積一第一層間介電質； 在該第一層間介電質中形成一源極/汲極接觸開口； 沿該源極/汲極接觸開口的側壁形成一接觸間隙壁； 在形成該接觸間隙壁之後，將該源極/汲極接觸開口延伸通過該差異接觸蝕刻停止層；以及 在延伸的該源極/汲極接觸開口中形成一第一源極/汲極接點，該第一源極/汲極接點物理及電性耦接該源極/汲極區，該接觸間隙壁將該第一源極/汲極接點與該第一層間介電質物理隔開。
  2. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中形成該接觸間隙壁的步驟包括: 在該源極/汲極接觸開口中沉積一接觸間隔層；以及 移除該接觸間隔層的水平部分，該接觸間隔層剩下的垂直部分形成該接觸間隙壁。
  3. 如申請專利範圍第2項所述之半導體裝置的形成方法，其中該接觸間隔層的水平部分透過一第一蝕刻製程移除，且該源極/汲極接觸開口透過該第一蝕刻製程延伸通過該差異接觸蝕刻停止層。
  4. 如申請專利範圍第2項所述之半導體裝置的形成方法，其中該接觸間隔層的水平部分透過一第一蝕刻製程移除，且該源極/汲極接觸開口透過一第二蝕刻製程延伸通過該差異接觸蝕刻停止層，該第二蝕刻製程不同於該第一蝕刻製程。
  5. 如申請專利範圍第1項所述之半導體裝置的形成方法，更包括: 將該第一源極/汲極接點退火以在該第一源極/汲極接點與該源極/汲極區之間形成一矽化物，在退火期間，該接觸間隙壁將該矽化物與該第一層間介電質物理隔開。
  6. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中在該源極/汲極接觸開口延伸通過該差異接觸蝕刻停止層之前，該源極/汲極區具有一第一高度，且在該源極/汲極接觸開口延伸通過該差異接觸蝕刻停止層之後，該源極/汲極區具有一第二高度，該第一高度與該第二高度之間的差異小於約3nm。
  7. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中該源極/汲極區具有一刻面上表面，且該差異接觸蝕刻停止層在該刻面上表面的一接面處具有一第三部分，該第三部分的一第三厚度大於該第一厚度和該第二厚度。
  8. 如申請專利範圍第7項所述之半導體裝置的形成方法，其中形成該第一源極/汲極接點的步驟包括在該差異接觸蝕刻停止層的該第三部分上形成該第一源極/汲極接點。
  9. 如申請專利範圍第1項所述之半導體裝置的形成方法，其中形成該差異接觸蝕刻停止層的步驟包括: 以一電漿輔助原子層沉積製程在該源極/汲極區上方和沿該閘極堆疊物沉積氮化矽，該電漿輔助原子層沉積製程在該源極/汲極區上方具有一第一沉積速率，並沿該閘極堆疊物具有一第二沉積速率，該第一沉積速率大於該第二沉積速率。
  10. 如申請專利範圍第9項所述之半導體裝置的形成方法，其中形成該差異接觸蝕刻停止層的步驟包括: 將該源極/汲極區的一表面在一第一曝光中暴露於一第一前驅物； 在該第一曝光之後，以該方向性電漿活化將該源極/汲極區的該表面活化；以及 在將該源極/汲極區的該表面活化之後，將該源極/汲極區活化的該表面在一第二曝光中暴露於一第二前驅物。
  11. 一種半導體裝置的形成方法，包括: 在一基底上方形成一閘極間隙壁； 在與該閘極間隙壁相鄰的該基底中形成一源極/汲極區； 以一電漿輔助原子層沉積製程沿該閘極間隙壁的側壁和該源極/汲極區上方沉積一差異接觸蝕刻停止層，該電漿輔助原子層沉積製程在該源極/汲極區上方具有一第一沉積速率，並沿該閘極間隙壁的側壁具有一第二沉積速率，該第一沉積速率大於該第二沉積速率； 在該差異接觸蝕刻停止層上方沉積一第一層間介電質； 在該第一層間介電質中蝕刻一源極/汲極接觸開口，該源極/汲極接觸開口停止於該差異接觸蝕刻停止層； 沿該源極/汲極接觸開口的側壁形成一接觸間隙壁；以及 在形成該接觸間隙壁之後，形成一第一源極/汲極接點通過該差異接觸蝕刻停止層以物理耦接該源極/汲極區。
  12. 如申請專利範圍第11項所述之半導體裝置的形成方法，其中該電漿輔助原子層沉積製程包括: 將該源極/汲極區的一表面和該閘極間隙壁的一表面在一第一曝光中暴露於一第一前驅物； 在該第一曝光之後，以一方向性電漿活化將該源極/汲極區的該表面活化，該閘極間隙壁的該表面保持未活化；以及 在將該源極/汲極區的該表面和該閘極間隙壁的該表面活化之後，將該源極/汲極區活化的該表面和該閘極間隙壁未活化的該表面在一第二曝光中暴露於一第二前驅物。
  13. 如申請專利範圍第12項所述之半導體裝置的形成方法，其中在該第二曝光期間，在該源極/汲極區活化的該表面產生的反應比在該閘極間隙壁未活化的該表面發生更多的反應。
  14. 如申請專利範圍第12項所述之半導體裝置的形成方法，其中該第一前驅物為二氯矽烷，且該第二前驅物為氨。
  15. 如申請專利範圍第12項所述之半導體裝置的形成方法，其中將該源極/汲極區的該表面活化的步驟包括: 產生一氬方向性電漿朝向該源極/汲極區的水平表面，其中產生該氬方向性電漿的壓力小於5Torr。
  16. 如申請專利範圍第15項所述之半導體裝置的形成方法，其中在該電漿輔助原子層沉積製程之後，該源極/汲極區上方的該差異接觸蝕刻停止層的厚度大於沿該閘極間隙壁的該差異接觸蝕刻停止層的厚度至少2nm。
  17. 一半導體裝置，包括: 一第一鰭，從一基底延伸； 一源極/汲極區，在該第一鰭中； 一閘極堆疊物，與該源極/汲極區相鄰且在該第一鰭上方； 一差異接觸蝕刻停止層，沿該閘極堆疊物具有一第一部分，且在該源極/汲極區上方具有一第二部分，該第一部分的一第一厚度小於該第二部分的一第二厚度； 一第一層間介電質，在該差異接觸蝕刻停止層上方； 一接觸間隙壁，延伸通過該第一層間介電質且僅部分通過該差異接觸蝕刻停止層；以及 一源極/汲極接點，延伸通過該第一層間介電質且完全地通過該差異接觸蝕刻停止層。
  18. 如申請專利範圍第17項所述之半導體裝置，其中該接觸間隙壁圍繞該源極/汲極接點的上部，該差異接觸蝕刻停止層圍繞該源極/汲極接點的下部。
  19. 如申請專利範圍第17項所述之半導體裝置，其中該第一部分的該第一厚度小於該第二部分的該第二厚度至少2nm。
  20. 如申請專利範圍第17項所述之半導體裝置，更包括: 一第二鰭，從該基底延伸，該源極/汲極區在該第二鰭中，其中該源極/汲極區具有一刻面上表面，且該差異接觸蝕刻停止層在該刻面上表面的一接面處具有一第三部分，該差異接觸蝕刻停止層的該第三部分設置於該源極/汲極區與該源極/汲極接點之間。
TW108138989A 2018-10-31 2019-10-29 半導體裝置及其形成方法 TWI740250B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753359P 2018-10-31 2018-10-31
US62/753,359 2018-10-31
US16/429,461 US10943818B2 (en) 2018-10-31 2019-06-03 Semiconductor device and method
US16/429,461 2019-06-03

Publications (2)

Publication Number Publication Date
TW202036687A true TW202036687A (zh) 2020-10-01
TWI740250B TWI740250B (zh) 2021-09-21

Family

ID=70325598

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138989A TWI740250B (zh) 2018-10-31 2019-10-29 半導體裝置及其形成方法

Country Status (5)

Country Link
US (2) US10943818B2 (zh)
KR (1) KR102270503B1 (zh)
CN (1) CN111128884B (zh)
DE (1) DE102019116036B4 (zh)
TW (1) TWI740250B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI802315B (zh) * 2021-04-16 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置的形成方法
TWI804955B (zh) * 2021-02-18 2023-06-11 台灣積體電路製造股份有限公司 電晶體及其形成方法
TWI845111B (zh) * 2022-02-17 2024-06-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943818B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR102825818B1 (ko) * 2020-10-13 2025-06-30 삼성전자주식회사 반도체 장치
KR102861818B1 (ko) * 2020-12-11 2025-09-17 삼성전자주식회사 집적회로 소자
US11764215B2 (en) * 2021-03-31 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture
US11996327B2 (en) * 2021-04-22 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and methods of forming the same
US12336215B2 (en) 2021-06-11 2025-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and method for forming the same
US20230268223A1 (en) * 2022-02-24 2023-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US20240055525A1 (en) * 2022-08-11 2024-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060007176A (ko) 2004-07-19 2006-01-24 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조방법
US7615426B2 (en) 2005-02-22 2009-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. PMOS transistor with discontinuous CESL and method of fabrication
KR101033222B1 (ko) 2007-06-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법
KR20090012573A (ko) 2007-07-30 2009-02-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8545936B2 (en) 2008-03-28 2013-10-01 Asm International N.V. Methods for forming carbon nanotubes
US8716132B2 (en) 2009-02-13 2014-05-06 Tokyo Electron Limited Radiation-assisted selective deposition of metal-containing cap layers
US20100314690A1 (en) 2009-06-15 2010-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Sidewall-Free CESL for Enlarging ILD Gap-Fill Window
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
US9142462B2 (en) 2010-10-21 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a contact etch stop layer and method of forming the same
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US8722546B2 (en) 2012-06-11 2014-05-13 Asm Ip Holding B.V. Method for forming silicon-containing dielectric film by cyclic deposition with side wall coverage control
KR102003959B1 (ko) 2012-07-31 2019-07-25 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
EP2696369B1 (en) 2012-08-10 2021-01-13 IMEC vzw Methods for manufacturing a field-effect semiconductor device
US9105490B2 (en) 2012-09-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9236300B2 (en) 2012-11-30 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs in SRAM cells and the method of forming the same
US8921191B2 (en) 2013-02-05 2014-12-30 GlobalFoundries, Inc. Integrated circuits including FINFET devices with lower contact resistance and reduced parasitic capacitance and methods for fabricating the same
KR102154112B1 (ko) 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9406804B2 (en) 2014-04-11 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with contact-all-around
US9443769B2 (en) 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact
US10170332B2 (en) 2014-06-30 2019-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET thermal protection methods and related structures
KR102422284B1 (ko) 2014-07-03 2022-07-15 어플라이드 머티어리얼스, 인코포레이티드 선택적인 증착을 위한 방법 및 장치
US9299803B2 (en) 2014-07-16 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for semiconductor device fabrication
US9831183B2 (en) 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming
US20160064275A1 (en) 2014-08-27 2016-03-03 Applied Materials, Inc. Selective Deposition With Alcohol Selective Reduction And Protection
US9887129B2 (en) 2014-09-04 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with contact plug
US9190489B1 (en) 2014-09-08 2015-11-17 Lam Research Corporation Sacrificial pre-metal dielectric for self-aligned contact scheme
US10062564B2 (en) 2014-12-15 2018-08-28 Tokyo Electron Limited Method of selective gas phase film deposition on a substrate by modifying the surface using hydrogen plasma
US9947753B2 (en) 2015-05-15 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and manufacturing method thereof
US9397003B1 (en) * 2015-05-27 2016-07-19 Globalfoundries Inc. Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques
US9559184B2 (en) 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US10896852B2 (en) 2015-09-17 2021-01-19 Intel Corporation Methods for doping a sub-fin region of a semiconductor fin structure and devices containing the same
TWI672815B (zh) 2015-10-14 2019-09-21 United Microelectronics Corp. 金氧半導體電晶體與形成閘極佈局圖的方法
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US9761483B1 (en) 2016-03-07 2017-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, FinFET devices and methods of forming the same
TWI612674B (zh) 2016-03-24 2018-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. 鰭式場效電晶體及其製造方法
US9548366B1 (en) 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
CN107492572B (zh) 2016-06-13 2022-05-17 联华电子股份有限公司 半导体晶体管元件及其制作方法
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10522359B2 (en) 2016-11-29 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming
US10325911B2 (en) 2016-12-30 2019-06-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10269621B2 (en) 2017-04-18 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
US10763104B2 (en) * 2017-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming differential etch stop layer using directional plasma to activate surface on device structure
US10418453B2 (en) * 2017-11-22 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Forming metal contacts on metal gates
US11031286B2 (en) * 2018-03-01 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
US10943818B2 (en) * 2018-10-31 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804955B (zh) * 2021-02-18 2023-06-11 台灣積體電路製造股份有限公司 電晶體及其形成方法
TWI802315B (zh) * 2021-04-16 2023-05-11 台灣積體電路製造股份有限公司 半導體裝置的形成方法
US11728218B2 (en) 2021-04-16 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US12471357B2 (en) 2021-04-16 2025-11-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
TWI845111B (zh) * 2022-02-17 2024-06-11 台灣積體電路製造股份有限公司 半導體裝置及其製造方法
US12322647B2 (en) 2022-02-17 2025-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods

Also Published As

Publication number Publication date
CN111128884A (zh) 2020-05-08
KR102270503B1 (ko) 2021-06-30
DE102019116036A1 (de) 2020-04-30
TWI740250B (zh) 2021-09-21
US10943818B2 (en) 2021-03-09
US20210183696A1 (en) 2021-06-17
US11532507B2 (en) 2022-12-20
KR20200050351A (ko) 2020-05-11
DE102019116036B4 (de) 2023-07-27
CN111128884B (zh) 2022-08-09
US20200135550A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
TWI740250B (zh) 半導體裝置及其形成方法
TWI727071B (zh) 半導體裝置及其製造方法
CN110970302B (zh) 半导体装置的形成方法
TWI729525B (zh) 半導體裝置及其製造方法
CN109427595B (zh) 鳍型场效晶体管装置及其形成方法
TWI643252B (zh) 半導體裝置的形成方法
CN108122832B (zh) Finfet和形成finfet的方法
TWI739178B (zh) 半導體裝置及其形成方法
TWI697052B (zh) 半導體裝置及其製造方法
TWI743531B (zh) 半導體裝置及其製造方法
TW202133337A (zh) 半導體裝置及其形成方法
TW201824369A (zh) 半導體裝置的形成方法
TWI707477B (zh) 半導體裝置及其製造方法
CN108122773A (zh) 鳍式场效应晶体管装置的形成方法
TW202038316A (zh) 半導體裝置及其形成方法
KR102546906B1 (ko) Finfet 디바이스 및 방법
TW202139357A (zh) 半導體元件及其形成方法
TW201916377A (zh) 半導體結構及半導體製程方法
CN111129144A (zh) 栅极间隔件结构及其形成方法
TW202032635A (zh) 半導體裝置及其形成方法
TW202143338A (zh) 半導體裝置的製造方法
TW202046390A (zh) 半導體裝置的製造方法
TW202029349A (zh) 半導體裝置及其形成方法
TW202115777A (zh) 半導體裝置及其形成方法
TW202046385A (zh) 半導體裝置之製造方法