[go: up one dir, main page]

TW201930983A - 顯示背板及其製作方法、顯示面板和顯示裝置 - Google Patents

顯示背板及其製作方法、顯示面板和顯示裝置 Download PDF

Info

Publication number
TW201930983A
TW201930983A TW107134771A TW107134771A TW201930983A TW 201930983 A TW201930983 A TW 201930983A TW 107134771 A TW107134771 A TW 107134771A TW 107134771 A TW107134771 A TW 107134771A TW 201930983 A TW201930983 A TW 201930983A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
electrode
light
shielding layer
Prior art date
Application number
TW107134771A
Other languages
English (en)
Other versions
TWI683164B (zh
Inventor
宋振
王國英
Original Assignee
中國商京東方科技集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中國商京東方科技集團股份有限公司 filed Critical 中國商京東方科技集團股份有限公司
Publication of TW201930983A publication Critical patent/TW201930983A/zh
Application granted granted Critical
Publication of TWI683164B publication Critical patent/TWI683164B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

根據本公開的實施例，提供一種顯示背板及其製作方法、顯示面板和顯示裝置。該顯示背板包括：基板；第一遮光層，設置在所述基板上；第一薄膜電晶體，設置在所述第一遮光層遠離所述基板的一側，且包括第一有源層、第一源極、第一汲極和第一頂閘電極；第一膜層，包括第一半導體部分和第一導體部分，所述第一半導體部分構成所述第一有源層；以及第三電極，所述第一導體部分設置在所述第一遮光層與所述第三電極之間。所述第一遮光層與所述第一導體部分形成第一電容，所述第三電極與所述第一導體部分形成第二電容。

Description

顯示背板及其製作方法、顯示面板和顯示裝置
本公開的實施例涉及顯示背板及其製作方法、顯示面板和顯示裝置。
在顯示領域，平板顯示器已經逐漸取代了笨重的陰極射線管顯示器。平板顯示器例如包括液晶顯示器、等離子體顯示器、有機電致發光顯示器等等。
根據本公開的實施例，提供一種顯示背板。該顯示背板包括：基板；第一遮光層，設置在所述基板上；第一薄膜電晶體，設置在所述第一遮光層遠離所述基板的一側，且包括第一有源層、第一源極、第一汲極和第一頂閘電極；第一膜層，包括第一半導體部分和第一導體部分，所述第一半導體部分構成所述第一有源層；以及第三電極，所述第一導體部分設置在所述第一遮光層與所述第三電極之間。所述第一遮光層與所述第一導體部分形成第一電容，所述第三電極與所述第一導體部分形成第二電容。
例如，所述第一導體部分在所述基板上的正投影與所述第一遮光層在所述基板上的正投影至少部分重疊，並且所述第三電極在所述基板上的正投影與所述第一導體部分在所述基板上的正投影至少部分重疊。
例如，所述第一導體部分包括第一部分和第二部分，所述第一導體部分的第一部分與所述第一源極電連接，所述第一導體部分的第二部分與所述第一汲極電連接，所述第一有源層位於所述第一導體部分的第一部分和所述第一導體部分的第二部分之間以將它們彼此間隔開；並且所述第一導體部分的第一部分在所述基板上的正投影與所述第一遮光層在所述基板上的正投影至少部分重疊。
例如，所述顯示背板還包括：第二薄膜電晶體，所述第二薄膜電晶體設置在所述基板上，且包括第二有源層、第二源極、第二汲極和第二頂閘電極；以及第二膜層，所述第二膜層包括第二半導體部分和第二導體部分，所述第二半導體部分構成所述第二有源層。所述第三電極構成所述第二源極。
例如，所述第二導體部分包括第一部分和第二部分，所述第二導體部分的第一部分與所述第二源極電連接，所述第二導體部分的第二部分與所述第二汲極電連接，並且所述第二有源層位於所述第二導體部分的第一部分和所述第二導體部分的第二部分之間以將它們彼此間隔開。
例如，所述第一膜層與所述第二膜層同層設置；所述第一源極、所述第一汲極、所述第二源極和所述第二汲極同層設置；並且所述第一頂閘電極與所述第二頂閘電極同層設置。
例如，所述第一遮光層在所述基板上的正投影、所述第一有源層在所述基板上的正投影和所述第一頂閘電極在所述基板上的正投影至少部分重疊，且所述第一遮光層與所述第一頂閘電極電連接以使得所述第一遮光層用作所述第一薄膜電晶體的底閘電極。
例如，所述第一遮光層通過所述第三電極與所述第一頂閘電極電相連。
例如，所述第一汲極在所述基板上的正投影與所述第一遮光層在所述基板上的正投影無交疊。
例如，所述顯示背板還包括：第二遮光層。所述第二遮光層設置在所述第二有源層和所述基板之間，且所述第二遮光層在所述基板上的正投影與所述第二有源層在所述基板上的正投影至少部分重疊；並且所述第二遮光層與所述第一遮光層同層設置且相互電絕緣。
根據本公開的實施例，提供一種顯示背板的製作方法。包括：在基板上形成第一遮光層；在所述第一遮光層遠離所述基板的一側形成第一薄膜電晶體，所述薄膜電晶體包括第一有源層、第一源極、第一汲極和第一頂閘電極；形成第一膜層，所述第一膜層包括第一半導體部分和第一導體部分，其中，所述第一半導體部分構成所述第一有源層；形成第三電極，所述第一導體部分設置在所述第一遮光層與所述第三電極之間。所述第一遮光層與所述第一導體部分形成第一電容，所述第三電極與所述第一導體部分形成第二電容。
例如，所述形成第一膜層包括：在所述第一遮光層遠離所述基板的一側形成第一半導體層，再對部分的所述第一半導體層進行導體化處理，以獲得所述第一半導體部分和所述第一導體部分；並且所述第一導體部分在所述基板上的正投影與所述第一遮光層在所述基板上的正投影至少部分重疊，並且所述第三電極在所述基板上的正投影與所述第一導體部分在所述基板上的正投影至少部分重疊。
例如，所述方法還包括：在基板上形成第二薄膜電晶體，所述第二薄膜電晶體包括第二有源層、第二源極、第二汲極和第二頂閘電極；形成第二膜層，所述第二膜層包括第二半導體部分和第二導體部分，所述第二半導體部分構成所述第二有源層。所述第三電極構成所述第二源極。
例如，所述第一遮光層在所述基板上的正投影、所述第一有源層在所述基板上的正投影和所述第一頂閘電極在所述基板上的正投影至少部分重疊，且所述第一遮光層與所述第一頂閘電極電連接以使得所述第一頂閘電極用作所述第一薄膜電晶體的底閘電極。
例如，所述方法還包括：在所述第三電極與所述第一遮光層之間形成第一過孔，用於使所述第三電極與所述第一遮光層電相連；在所述第三電極與所述第一頂閘電極之間形成第二過孔，用於使所述第三電極與所述第一頂閘電極電相連。
例如，所述第一汲極在所述基板上的正投影與所述第一遮光層在所述基板上的正投影無交疊。
根據本公開的實施例，還提供一種顯示面板。該顯示面板包括如上所述的顯示背板。
根據本公開的實施例，還提供一種顯示裝置。該顯示裝置包括如上所述的顯示面板。
為使本公開實施例的目的、技術方案和優點更加清楚，下面將結合附圖，對本公開實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本公開的一部分實施例，而不是全部的實施例。基於所描述的本公開的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬於本公開保護的範圍。
除非另作定義，此處使用的技術術語或者科學術語應當為本公開所屬領域內具有一般技能的人士所理解的通常意義。本公開專利申請說明書以及權利要求書中使用的“第一”、“第二”以及類似的詞語並不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“連接”或者“相連”等類似的詞語並非限定於物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的。“包括”或者“包含”等類似的詞語意指出現在“包括”或者“包含”前面的元件或者物件涵蓋出現在“包括”或者“包含”後面列舉的元件或者物件及其等同，並不排除其他元件或者物件。 “上”、“下”、“左”、“右”等僅用於表示相對位置關係，當被描述物件的絕對位置改變後，則該相對位置關係也可能相應地改變。
對於頂閘薄膜電晶體，為了防止光從有源層的朝向襯底基板的一側入射到有源層上，需要在襯底基板和有源層之間設置金屬層以作為遮光層。進一步地，為了不使該金屬層處於浮置（Floating）狀態，需要將該金屬層與TFT的源極短接。雖然，這種連接方案可滿足底發射顯示對TFT正常的I-V特性和NBTIS（Negative bias temperature illumination stress）特性的要求，但是和開關TFT相比並不具有增大開態電流的效果。
例如，可設計有源層 （例如，其電位為Vs）/ 層間絕緣層/ 源漏電極層（例如，其電位為Vg）/ 鈍化層/ 像素電極（例如，其電位為Vs）的疊層電容結構，以增大像素電容值，提高驅動性能。但是，該疊層電容結構會減小發光面積、犧牲開口率。
例如，封裝制程會使顯示面板暴露於紫外光（UV）環境中，以及信賴性測試等過程都會對TFT特性，特別是光照穩定性，造成均一性變差等影響。如果加入遮光層並採用遮光層與TFT源極相連的設計方案，還要保證開口率和高PPI要求，按照設計規則必然會壓縮電容區面積，且因為無法實上述的現疊層電容設計，所以會放大寄生電容的影響。
根據本公開的實施例，提出了一種顯示背板。參照圖1~5、8~19，對本公開實施例的顯示背板進行詳細的描述。需要說明的是，圖1~2所示的顯示背板的結構示意圖是沿驅動TFT從汲極（D）到源極（S）方向的截面結構示意圖，而圖3、8、11、13、16、18所示的顯示背板的俯視結構示意圖中忽略了基板和各個絕緣層（包括緩衝層、閘絕緣層、層間絕緣層、鈍化層以及平坦化層）。
根據本公開的實施例，參照圖1至圖5，該顯示背板包括：基板100、第一遮光層202、第一薄膜電晶體B、第一膜層322和第三電極363；第一遮光層202設置在基板100上；薄膜電晶體B設置在第一遮光層202遠離基板100的一側，且包括第一有源層3221、第一源極3622和第一汲極3612；第一膜層322包括第一半導體部分和第一導體部分3222，第一半導體部分構成第一有源層3221；第三電極363與第一源極3622和第一汲極3612同層設置；第一遮光層202與第一導體部分3222形成第一電容，第三電極363與第一導體部分3222形成第二電容。例如，薄膜電晶體B還包括第一頂閘電極3402。
為了防止光從第一有源層3221的朝向基板100的一側入射到有源層3221上而影響第一薄膜電晶體B的穩定性，需要在基板100與第一薄膜電晶體B之間設置第一遮光層202。例如，第一有源層3221在基板100上的正投影與第一遮光層202在基板100上的正投影至少部分重疊。例如，第一有源層3221在基板100上的正投影完全位於第一遮光層202在基板100上的正投影內。
第一遮光層202與第一導體部分3222形成第一電容，第三電極363與第一導體部分3222形成第二電容，從而得到疊層電容結構，該疊層電容結構在增大像素電容值、提高驅動性能的同時，還能實現高開口率和高PPI。如此，將第一遮光層202複用為疊層電容結構的一個電極板，可替代現有疊層電容結構中的電極，可使顯示背板更輕薄化。
根據本公開的實施例，參照圖2，第一導體部分3222設置在第一遮光層202與第三電極363之間，第一導體部分3222在基板100上的正投影與第一遮光層202在基板100上的正投影至少部分重疊，第三電極363在基板100上的正投影與第一導體部分3222在基板100上的正投影至少部分重疊。例如，第一導體部分3222包括第一部分和第二部分，第一導體部分3222的第一部分與第一源極3622電連接，第一導體部分3222的第二部分與第一汲極3612電連接，並且第一有源層3221位元於第一導體部分3222的所述第一部分和第一導體部分3222的所述第二部分之間以將它們彼此間隔開，第一導體部分3222的第一部分在基板100上的正投影與第一遮光層202在基板100上的正投影至少部分重疊，並與第三電極363在基板100上的正投影至少部分重疊。如此，第一遮光層202、第一導體部分3222和第三電極363通過重疊部分形成疊層電容結構，並可使第一導體部分3222處於Vs電位。該疊層電容結構可增大像素電容值、提高驅動性能，並不需要犧牲開口率和高PPI，而且不會放大寄生電容的影響。
需要說明的是，顯示背板除了第一有源層3221、第一導體部分3222、第一頂閘電極3402、第一源極3622和第一汲極3612之外，還可以包括其他結構，例如緩衝層、閘絕緣層和層間絕緣層等，本領域技術人員可根據需要進行設置，本公開實施例對此不進行限制。在本公開的一些實施例中，參照圖2，該第一薄膜電晶體B還可包括緩衝層310、閘絕緣層330和層間絕緣層350。緩衝層310設置在第一遮光層202與第一膜層322之間，閘絕緣層330設置在第一頂閘電極3402與第一有源層3221之間，而層間絕緣層350覆蓋的第一頂閘電極3402、緩衝層310和部分第一導體部分3222。
在本公開的一些實施例中，可參考圖3，該顯示背板可進一步包括第二薄膜電晶體A和第二膜層321。例如，第一薄膜電晶體B作為驅動TFT，第二薄膜電晶體A作為開關（Switch）TFT。例如，第二薄膜電晶體A設置在基板100上，且包括第二有源層3211、第二源極、第二汲極3621和第二頂閘電極3401；第二膜層321包括第二半導體部分和第二導體部分3212，第二半導體部分構成第二有源層3211；第三電極363為第二薄膜電晶體A的第二源極。如此，雙TFT結構不僅能增大開態電流，且第三電極363還可複用為第二薄膜電晶體A的第二源極。在圖3中，第二有源層3211位於第二頂閘電極3401正下方，因而未能示出。對於第二有源層3211的位置，可參考圖11。
例如，第二導體部分3212包括第一部分和第二部分，第二導體部分3212的第一部分與第二源極電連接，第二導體部分3212的第二部分與第二汲極3621電連接，並且第二有源層3211位元於第二導體部分3212的第一部分和第二導體部分3212的第二部分之間以將它們彼此間隔開。
例如，第一膜層322與第二膜層321同層設置；第一源極3622、第一汲極3612、第二源極（即，第三電極363）和第二汲極3621同層設置；並且第一頂閘電極3402與第二頂閘電極3401同層設置。如此一來，可簡化製作工藝，並可減小顯示背板的厚度。
例如，該顯示背板還可進一步包括第二遮光層201。參考圖4，第二遮光層201可與第一遮光層202是同層設置的且相互電絕緣的，並且，第一遮光層202與第二源極（即第三電極363）電連接，如此，可避免第一遮光層202處於浮置（floating）的狀態。例如，該顯示背板也可不設置第二遮光層201，如此，可使該顯示背板的開口率更高。
例如，對於雙TFT的顯示背板結構，參考圖4的(2)，第二遮光層201設置在第二薄膜電晶體A的第二有源層3211和基板100之間，並且，第二遮光層201在基板100上的正投影與第二有源層3211在基板100上的正投影至少部分重疊（例如，第二有源層3211在基板100上的正投影全部位於第二遮光層201在基板100上的正投影內）；第一遮光層202與第一薄膜電晶體B的第一頂閘電極3402電連接，用於使第一遮光層202構成第一薄膜電晶體B的底閘電極。如此，第二遮光層201只起到對第二薄膜電晶體A的遮光效果，而第一遮光層202不僅對第一薄膜電晶體B起到遮光效果，還可複用為第一薄膜電晶體B的底閘電極。
根據本公開的實施例，第一遮光層202在基板100上的正投影、第一有源層3221在基板100上的正投影和第一頂閘電極3402在基板100上的正投影至少部分重疊，且第一遮光層202與第一頂閘電極3402電連接，用於構成第一薄膜電晶體B的底閘電極。如此，第一遮光層202還可通過與第一頂閘電極3402電連接，再複用為第一TFT的底閘電極，從而使雙閘結構的TFT的驅動電流增大，同時還可改善TFT的亞閾特性，並且，處於Vg電位的第一遮光層202還不會存在浮置狀態的問題。
根據本公開的實施例，第一遮光層202可以是通過第三電極363與第一頂閘電極3402電相連，如此，可使第一遮光層202和第三電極363處於Vg電位，從而可使疊層電容結構的第一遮光層202與第三電極363都處於Vg電位，而第一導體部分3222處於Vs電位，進而可充分發揮疊層電容結構的增加像素電容電荷存儲量的作用。
根據本公開的實施例，第三電極363的形狀不受特別的限制，只要該形狀的第三電極363能保證與第一導體部分3222的正對面積滿足疊層電容結構的設計要求即可，本領域技術人員可根據電容結構的具體要求進行設計。例如，第三電極363的形狀可如圖16所示，第三電極363覆蓋了大部分的第一導體部分3222以及第一過孔E1和第二過孔E2。如此，可充分利用薄膜電晶體的空間。
根據本公開的實施例，第一導體部分3222的形狀也不受特別的限制，只要該形狀的第一導體部分3222能保證與第三電極363和第一遮光層202的正對面積都滿足疊層電容結構的設計要求即可，本領域技術人員可根據電容結構的具體要求進行設計。例如，第一導體部分3222的形狀可如圖13所示，第一導體部分3222覆蓋了大部分的第一遮光層202以及用於連接第一源極3622與第一導體部分3222的第三過孔E3。如此，可充分利用薄膜電晶體的空間。
根據本公開的實施例，第一遮光層202的形狀也不受特別的限制，只要該形狀的第一遮光層202能保證與第一導體部分3222的正對面積都滿足疊層電容結構的設計要求即可，本領域技術人員可根據電容結構的具體要求進行設計。例如，第一遮光層202在基板100上的正投影與第一汲極3612在基板100上的正投影無交疊，如此，可減小寄生電容CGD 。例如，第一遮光層202的形狀可如圖8所示，如此，可充分利用薄膜電晶體的空間。同時，採用上述形狀的第一遮光層202，參考圖16，其與第一汲極3612在基板100上的正投影無交疊區域，從而可減小寄生電容CGD 。
根據本公開的實施例，參考圖5，該顯示背板還可進一步包括鈍化層410、平坦化層420和像素電極430。鈍化層410覆蓋薄膜電晶體結構，平坦化層420覆蓋鈍化層410，而像素電極430覆蓋平坦化層420，且像素電極430可與第一源極3622通過過孔電相連。
根據本公開實施例，遮光層（包括第一遮光層202和第二遮光層201）的材料不受特別的限制，只要該材料的遮光層能同時具有遮光效果和導電性即可，本領域技術人員可根據需要進行選擇。例如，遮光層的材料可選自Ag、Cu、Al、Mo等常用的金屬材料，Mo/Cu/Mo等多層金屬，AlNd、MoNb等金屬合金材料，或者ITO/Ag/ITO等金屬和透明導電氧化物形成的堆疊結構。如此，採用上述材料和結構的遮光層，在對TFT起到遮光效果的同時，還能夠更好地作為疊層電容結構的電極板使用。
根據本公開實施例，各個電極（包括頂閘電極、汲極、源極、第三電極363和像素電極430）的材料不受特別的限制。例如，Ag、Cu、Al、Mo等常用的金屬材料， Mo/Cu/Mo等多層金屬，AlNd、MoNb等金屬合金材料，ITO/Ag/ITO等金屬和透明導電氧化物形成的堆疊結構，等等，本領域技術人員可根據需要進行選擇，在此不再贅述。
根據本公開的實施例，第一膜層322和第二膜層321（包括有源層和導體部分等）的材料也不受特別的限制，只要該材料可同時適用於基於氧化（Oxide）技術、矽技術以及有機物技術製造的顯示背板即可，本領域技術人員可根據需要進行選擇。在本公開的一些實施例中，對於頂發射模式的顯示背板，第一膜層322和第二膜層321的材料可選自氧化物、矽材料和有機材料。例如，氧化物為a-IGZO、ZnON或IZTO，矽材料為a-Si或p-Si，而有機材料為六噻吩或聚噻吩。
根據本公開的實施例，各個絕緣層（包括緩衝層310、閘絕緣層330、層間絕緣層350和鈍化層410）的材料都不受特別的限制，例如為SiOx、SiNx、SiON、有機絕緣材料、AlOx、HfOx或TaOx等高介電常數（high k）材料，本領域技術人員可根據需要進行選擇，在此不再贅述。根據本公開的實施例，平坦化層420的材料也都不受特別的限制，可以包括但不限於聚矽氧烷系材料、亞克力系材料、聚醯亞胺系材料等平坦化材料或彩膜材料以及像素界定層的材料，等等，本領域技術人員可根據需要進行選擇，在此不再贅述。
根據本公開的實施例，提出了一種顯示背板，其遮光層不僅能保護TFT結構的光照穩定性免受影響，還可與第一導體部分和第三電極構成疊層電容結構，該疊層電容結構在增大像素電容值、提高驅動性能的同時，還能實現高開口率和高PPI，如此將第一遮光層複用為疊層電容結構的一個電極板，可替代現有疊層電容結構中的電極，可使顯示背板更輕薄化。
根據本公開的實施例，提出了一種製作顯示背板的方法。參照圖6~19，對本公開實施例的製作方法進行詳細的描述。根據本公開的實施例，參照圖6，該製作方法包括：
S100：在基板上形成第一遮光層。
在該步驟中，在基板100上形成第一遮光層202，如此，第一遮光層202可對後續步驟製作出的薄膜電晶體結構起到遮光保護的作用。
根據本公開的實施例，形成第一遮光層202的方法不受特別的限制，本領域技術人員可根據第一遮光層的材料和圖案形狀進行選擇。例如，第一遮光層材料選擇電容極板的常用材料；在對基板100進行初步清洗後，在基板的100的一側沉積遮光膜，並對遮光膜進行圖形化處理獲得第一遮光層202，如此，製作的第一遮光層202可同時作為對位元標記（Mark）、起到遮光效果並可作為疊層電容結構的電極板使用。
例如，該顯示背板可以包括雙閘TFT結構，如此，第一遮光層202不僅對後續步驟形成的第一薄膜電晶體B起到遮光效果，還可複用為第一薄膜電晶體B的底閘電極和疊層電容結構的電極板。
例如，該顯示背板包括雙TFT結構，形成的遮光層可參照圖8~9，遮光層可包括第一遮光層202和第二遮光層201，如此，第二遮光層201只對後續步驟形成的第二薄膜電晶體A起到遮光效果，而第一遮光層202不僅對後續步驟形成的第一薄膜電晶體B起到遮光效果，還可複用為第一薄膜電晶體B的底閘電極和疊層電容結構的電極板。
S200：在第一遮光層遠離基板的一側形成第一薄膜電晶體、第一膜層和第三電極。
例如，在第一遮光層202遠離基板100的一側形成第一薄膜電晶體B，且該第一薄膜電晶體B包括第一有源層3221、第一汲極3612、第一源極3622和第一頂閘電極3402。
根據本公開的實施例，形成第一薄膜電晶體B的步驟不受特別的限制，本領域技術人員可根據該第一薄膜電晶體B的結構進行相應地設計。例如，參考圖7，步驟S200可進一步包括：
S210：在第一遮光層遠離基板的一側形成第一膜層。
例如，在第一遮光層202遠離基板的一側形成第一膜層322，第一膜層322位於第一遮光層202和後續要形成的第三電極363之間，且第一膜層322包括第一半導體部分和第一導體部分3222；第一半導體部分構成第一有源層3221，第一導體部分3222在基板100上的正投影與第一遮光層202在基板100上的正投影至少部分重疊。例如，可先在第一遮光層202與第三電極363之間形成第一半導體層3223，然後再對部分的第一半導體層3223進行導體化處理，以便獲得第一有源層3221和第一導體部分3222。
例如，在步驟S210之前，在第一遮光層202遠離基板100的一側可先形成緩衝層310，然後再形成第一膜層322。例如，參照圖10，形成的緩衝層310覆蓋了第一遮光層202、第二遮光層201和基板100，如此，緩衝層310可作為第一遮光層202與後續形成的第一導體部分3222之間的電容介質層，還可將第一遮光層202與後續形成的第一有源層3221電隔離。
根據本公開的實施例，形成第一膜層322的方法不限，本領域技術人員可根據該第一薄膜電晶體B的具體類型進行相應地設計。
例如，步驟S210可進一步包括：先形成第一半導體層3223，再依次沉積閘絕緣層和頂閘電極膜，對頂閘電極膜進行圖形化處理以獲得第一頂閘電極3402，採用第一頂閘電極3402作為掩膜對第一半導體層3223進行導體化工藝形成第一有源層3221和第一導體部分3222。如此，可獲得製作步驟更簡化的頂閘結構的第一TFT的第一膜層322。
例如，對於包括雙TFT結構的顯示背板，可先通過一次構圖工藝形成第二半導體層3202和第一半導體層3223，該步驟獲得的結構示意圖可參考圖11~12；然後再依次沉積閘絕緣層和頂閘電極膜，對頂閘電極膜進行圖形化處理以形成第二頂閘電極3401和第一頂閘電極3402；最後，採用第一頂閘電極3402作為掩膜對第一半導體層3223進行導體化工藝形成第一有源層3221和第一導體部分3222，採用第二頂閘電極3401作為掩膜對第二半導體層3202進行導體化工藝形成第二有源層3211和第二導體部分3212，該步驟獲得的產品結構示意圖可參考圖14~15。
例如，步驟S210之後，還可在第一頂閘電極3402、第一導體部分3222和緩衝層310遠離基板100的一側進一步形成層間絕緣層350。如此，層間絕緣層350可作為第一導體部分3222與後續形成的第三電極363之間的電容介質層。
S220：在第一導體部分與第一源極之間形成第三過孔。
在該步驟中，在第一導體部分3222與後續步驟形成的第一源極3622之間形成第三過孔E3。例如，在層間絕緣層350遠離第一導體部分3222的一側形成第三過孔E3，如此，第三過孔E3能使第一導體部分3222與後續步驟形成的第一源極3622電相連。第三過孔E3的位置可參考圖15~16。
S230：形成第一過和第二過孔，第一過孔用於使第一遮光層與後續形成的第三電極電相連，第二過孔用於使第一頂閘電極與後續形成的第三電極電相連。
例如，在後續形成的第三電極363與第一遮光層202之間形成第一過孔E1，第一過孔E1可用於使後續形成第三電極363與第一遮光層202電相連；在後續形成的第三電極363與第一頂閘電極3402之間形成第二過孔E2，第二過孔E2可用於使後續形成的第三電極363與第一頂閘電極3402電相連。如此，第一遮光層202可通過第一過孔E1與第三電極363電相連，而第三電極363可通過第二過孔E2與第一頂閘電極3402電相連，從而使第三電極363分別與第一遮光層202和第一頂閘電極3402電相連，進而使疊層電容結構中的第三電極363和第一遮光層202都處於Vg電位。例如，第一過孔E1和第二過孔E2的位置可參考圖15~16。
S240：通過一次構圖工藝形成第三電極、第一汲極和第一源極。
在該步驟中，通過一次構圖工藝形成第三電極363、第一汲極3612和第一源極3622，第三電極363在基板100上的正投影與第一導體部分3222在基板100上的正投影至少部分重疊，如此，第三電極363與第一導體部分3222可形成第二電容。
根據本公開的實施例，形成第三電極363、第一汲極3612和第一源極3622的方法不受限制，本領域技術人員可根據第三電極363、第一汲極3612和第一源極3622的材料進行相應地選擇。例如，可先在層間絕緣層350遠離基板100的一側沉積一層源漏電膜，再通過一次構圖工藝形成第三電極363圖案、第一汲極3612和第一源極3622，如此，可簡化製作方法的步驟和操作，並可獲得圖案尺寸精度良好的電極圖案。
例如，對於雙TFT結構的顯示背板，可在層間絕緣層350、第一遮光層202、第一頂閘電極3402和第一導體部分3222遠離基板100的一側通過一次構圖工藝，形成第三電極363、第二汲極3621、第一汲極3612和第一源極3622。如此，形成的雙TFT結構不僅能增大開態電流，且第三電極363還可複用為第二薄膜電晶體A的第一源極。例如，該步驟獲得的產品結構示意圖可參考圖16~17。
例如，第一汲極3612在基板100上的正投影與第一遮光層202在基板100上的正投影無交疊，如此，第一汲極3612與作為底閘電極的第一遮光層202無交疊區域，可有效地減小汲極寄生電容CGD 影響。
例如，步驟S200之後，該製作方法還可進一步包括：
S300：在薄膜電晶體遠離基板的一側，依次形成鈍化層、平坦化層和像素電極。
在該步驟中，在第一薄膜電晶體B遠離基板100的一側，依次形成鈍化層410、平坦化層420和像素電極430，像素電極430可與第一源極3622電相連。
根據本公開的實施例，形成鈍化層410、平坦化層420和像素電極430的方法不受特別的限制，本領域技術人員可根據需要進行選擇，在此不再贅述。
例如，對於雙TFT結構的顯示背板，可在步驟S200獲得的薄膜電晶體結構上，依次沉積形成鈍化層410和平坦化層420，然後在鈍化層410和平坦化層420形成第四過孔E4，再沉積形成像素電極430。如此，可使像素電極430通過第四過孔E4與第一源極3622電連接。例如，該步驟獲得的產品的結構示意圖可參考圖18~19。
根據本公開的實施例，提出了一種製作方法，可將第一遮光層複用為疊層電容結構的一個電極板，從而可獲得像素電容值不降低、高開口率和高PPI的顯示背板，並且，該製作方法未增加製作成本。
根據本公開的實施例，提出了一種顯示面板。根據本公開的實施例，該顯示面板包括上述的顯示背板。
根據本公開的實施例，該顯示面板的具體類型不受特別的限制，例如為OLED顯示面板等，本領域技術人員可根據該顯示面板的具體用途進行相應地選擇，在此不再贅述。還需要說明的是，該顯示面板除了顯示背板以外，還包括其他必要的部件和組成。以OLED顯示面板為例，例如還包括OLED器件、玻璃蓋板或偏光片，等等，本領域技術人員可根據該顯示面板的具體類型和實際功能進行相應地補充，在此不再贅述。
根據本公開的實施例，該顯示面板的具體發射模式不受特別的限制，本領域技術人員可根據需要進行相應地設計。例如，該顯示面板可以為底發射模式，如此，由於其顯示背板的疊層電容結構採用遮光層的一部分作為一個電極板，代替現有的疊層電容結構的ITO層作為電容極板的技術方案，從而在保證像素電容值不變的前提下，能夠提高發光區面積，提升開口率。例如，該顯示面板可以為頂發射模式，如此，其顯示背板中的基板與薄膜電晶體之間設置有遮光層，可防止驅動TFT暴露於UV或環境光中，防止影響器件的閾值電壓（Vth），避免面板均一性和偏壓應力（Stress）特性退化，並且，同時實現的疊層電容結構，還可保證響度電容值不變甚至適當地增加。
根據本公開的實施例，提出了一種顯示背板，其顯示背板的TFT驅動電流更大，從而使顯示面板的顯示效果更佳且厚度不變。本領域技術人員能夠理解的是，前面針對顯示背板所描述的特徵和優點，仍適用於該顯示面板，在此不再贅述。
根據本公開的實施例，提出了一種顯示裝置。根據本公開的實施例，該顯示裝置包括上述的顯示面板。
根據本公開的實施例，該顯示裝置的具體種類不受特別的限制，例如為OLED顯示裝置等，本領域技術人員可根據該顯示面板具體的使用要求進行相應地設計，在此不再贅述。還需要說明的是，該顯示裝置除了顯示面板以外，還包括其他必要的部件和組成。例如，以OLED顯示裝置為例，例如還包括外殼、電路控制板或電源線等，本領域技術人員可根據該顯示面板的具體類型和實際功能進行相應地補充，在此不再贅述。
根據本公開的實施例，提出了一種顯示裝置，其顯示面板的顯示效果更佳且厚度不變，從而使該顯示裝置的顯示畫質更佳。本領域技術人員能夠理解的是，前面針對顯示背板、顯示面板所描述的特徵和優點，仍適用於該顯示裝置，在此不再贅述。
以上所述僅是本公開的示範性實施方式，而非用於限制本公開的保護範圍，本公開的保護範圍由所附的權利要求確定。
100‧‧‧基板
201‧‧‧第二遮光層
202‧‧‧第一遮光層
310‧‧‧緩衝層
321‧‧‧第二膜層
322‧‧‧第一膜層
3211‧‧‧第二有源層
3212‧‧‧第二導體部分
3221‧‧‧第一有源層
3222‧‧‧第一導體部分
330‧‧‧閘絕緣層
3401‧‧‧第二頂閘電極
3402‧‧‧第一頂閘電極
350‧‧‧層間絕緣層
363‧‧‧第三電極
3612‧‧‧第一汲極
3621‧‧‧第二汲極
3622‧‧‧第一源極
410‧‧‧鈍化層
420‧‧‧平坦化層
430‧‧‧像素電極
A‧‧‧第二薄膜電晶體
B‧‧‧第一薄膜電晶體
E1‧‧‧第一過孔
E2‧‧‧第二過孔
E3‧‧‧第三過孔
E4‧‧‧第四過孔
S100、S200、S210、S220、S230、S240‧‧‧步驟
圖1是根據本發明實施例的顯示背板的截面示意圖； 圖2是根據本發明實施例的顯示背板的另一截面示意圖； 圖3是根據本發明實施例的顯示背板的俯視示意圖； 圖4是沿著圖3中的CC’和DD’截取的截面示意圖； 圖5是根據本發明實施例的顯示背板沿著圖3中的CC’和DD’截取的另一截面示意圖； 圖6是根據本發明實施例的顯示背板的製作方法的流程示意圖； 圖7是根據本發明實施例的顯示背板的製作方法中步驟S200的流程示意圖； 圖8是根據本發明實施例的顯示背板的製作方法的步驟S100完成後的俯視示意圖； 圖9是沿著圖8中的CC’和DD’截取的截面示意圖； 圖10是根據本發明實施例的顯示背板的製作方法的步驟S210進行過程中的截面示意圖； 圖11是根據本發明實施例的顯示背板的製作方法的步驟S210進行過程中的俯視示意圖； 圖12是沿著圖11中的CC’和DD’截取的截面示意圖； 圖13是根據本發明實施例的顯示背板的製作方法的步驟S210完成後的俯視示意圖； 圖14是沿著圖13中的CC’和DD’截取的截面示意圖； 圖15是根據本發明實施例的顯示背板的製作方法的步驟S220和S230完成後的截面示意圖； 圖16是根據本發明實施例的顯示背板的製作方法的步驟S240完成後的俯視示意圖； 圖17是沿著圖16中的CC’和DD’截取的截面示意圖； 圖18是根據本發明實施例的顯示背板的製作方法的步驟S300完成後的俯視示意圖；以及 圖19是沿著圖18中的CC’和DD’截取的截面示意圖。

Claims (10)

  1. 一種顯示背板，包括：基板；第一遮光層，設置在所述基板上；第一薄膜電晶體，設置在所述第一遮光層遠離所述基板的一側，且包括第一有源層、第一源極、第一汲極和第一頂閘電極；第一膜層，包括第一半導體部分和第一導體部分，所述第一半導體部分構成所述第一有源層；以及第三電極，所述第一導體部分設置在所述第一遮光層與所述第三電極之間，其中，所述第一遮光層與所述第一導體部分形成第一電容，所述第三電極與所述第一導體部分形成第二電容。
  2. 根據申請專利範圍第1項之顯示背板，其中，所述第一有源層在所述基板上的正投影與所述第一遮光層在所述基板上的正投影至少部分重疊，所述第一導體部分在所述基板上的正投影與所述第一遮光層在所述基板上的正投影至少部分重疊，並且所述第三電極在所述基板上的正投影與所述第一導體部分在所述基板上的正投影至少部分重疊。
  3. 根據申請專利範圍第2項之顯示背板，其中，所述第一導體部分包括第一部分和第二部分，所述第一導體部分的第一部分與所述第一源極電連接，所述第一導體部分的第二部分與所述第一汲極電連接，所述第一有源層位於所述第一導體部分的第一部分和所述第一導體部分的第二部分之間以將它們彼此間隔開；並且所述第一導體部分的第一部分在所述基板上的正投影與所述第一遮光層在所述基板上的正投影至少部分重疊，並與所述第三電極在所述基板上的正投影至少部分重疊。
  4. 根據申請專利範圍第1項之顯示背板，其中，第二薄膜電晶體，所述第二薄膜電晶體設置在所述基板上，且包括第二有源層、第二源極、第二汲極和第二頂閘電極；以及第二膜層，所述第二膜層包括第二半導體部分和第二導體部分，所述第二半導體部分構成所述第二有源層， 其中，所述第三電極構成所述第二源極。
  5. 根據申請專利範圍第4項之顯示背板，其中，所述第二導體部分包括第一部分和第二部分，所述第二導體部分的第一部分與所述第二源極電連接，所述第二導體部分的第二部分與所述第二汲極電連接，並且所述第二有源層位於所述第二導體部分的第一部分和所述第二導體部分的第二部分之間以將它們彼此間隔開。
  6. 根據申請專利範圍第4項之顯示背板，其中，所述第一膜層與所述第二膜層同層設置；所述第一源極、所述第一汲極、所述第二源極和所述第二汲極同層設置；並且所述第一頂閘電極與所述第二頂閘電極同層設置。
  7. 根據申請專利範圍第1項之顯示背板，其中，所述第一遮光層在所述基板上的正投影、所述第一有源層在所述基板上的正投影和所述第一頂閘電極在所述基板上的正投影至少部分重疊，且所述第一遮光層與所述第一頂閘電極電連接以使得所述第一遮光層用作所述第一薄膜電晶體的底閘電極。
  8. 根據申請專利範圍第7項之顯示背板，其中，所述第一遮光層通過所述第三電極與所述第一頂閘電極電相連。
  9. 根據申請專利範圍第1項之顯示背板，其中，所述第一汲極在所述基板上的正投影與所述第一遮光層在所述基板上的正投影無交疊。
  10. 根據申請專利範圍第4項之顯示背板，還包括：第二遮光層，其中， 所述第二遮光層設置在所述第二有源層和所述基板之間，且所述第二遮光層在所述基板上的正投影與所述第二有源層在所述基板上的正投影至少部分重疊；並且 所述第二遮光層與所述第一遮光層同層設置且相互電絕緣。
TW107134771A 2018-01-10 2018-10-02 顯示背板及其製作方法、顯示面板和顯示裝置 TWI683164B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??201810021897.4 2018-01-10
CN201810021897.4A CN108257977B (zh) 2018-01-10 2018-01-10 显示背板及其制作方法、显示面板和显示装置
CN201810021897.4 2018-01-10

Publications (2)

Publication Number Publication Date
TW201930983A true TW201930983A (zh) 2019-08-01
TWI683164B TWI683164B (zh) 2020-01-21

Family

ID=62726131

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134771A TWI683164B (zh) 2018-01-10 2018-10-02 顯示背板及其製作方法、顯示面板和顯示裝置

Country Status (3)

Country Link
US (1) US10886409B2 (zh)
CN (1) CN108257977B (zh)
TW (1) TWI683164B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI850141B (zh) * 2023-11-02 2024-07-21 友達光電股份有限公司 透明顯示裝置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169947B (zh) * 2018-01-31 2023-04-21 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示装置
CN109037297B (zh) * 2018-08-09 2021-01-29 京东方科技集团股份有限公司 一种有机发光显示基板及其制作方法
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
CN110137233B (zh) * 2019-05-28 2022-01-14 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示装置
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
US11869411B2 (en) 2019-12-20 2024-01-09 Hefei Boe Joint Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
KR102692578B1 (ko) * 2019-12-30 2024-08-07 삼성디스플레이 주식회사 박막트랜지스터 기판 및 이를 구비한 표시 장치
CN112366222B (zh) 2020-11-11 2024-03-15 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US12074221B2 (en) 2021-07-26 2024-08-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113629073B (zh) * 2021-07-27 2023-08-01 深圳市华星光电半导体显示技术有限公司 Tft背板与显示面板
CN113745343B (zh) * 2021-08-24 2023-12-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
US12250853B2 (en) * 2021-10-25 2025-03-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device with connected shielding layer and gate electrode layer and manufacturing method thereof
CN115117098B (zh) * 2022-07-28 2026-02-03 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置
KR100600878B1 (ko) * 2004-06-29 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법
CN100470764C (zh) * 2007-03-20 2009-03-18 友达光电股份有限公司 平面显示器的半导体结构及其制造方法
CN100461379C (zh) * 2007-03-29 2009-02-11 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
CN103904086B (zh) 2012-12-24 2017-10-27 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN103268047B (zh) * 2012-12-31 2015-12-09 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103293790B (zh) * 2013-05-27 2016-01-06 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板、显示装置
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105679765A (zh) 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
US10141387B2 (en) * 2016-04-08 2018-11-27 Innolux Corporation Display device
CN107331669B (zh) * 2017-06-19 2020-01-31 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI850141B (zh) * 2023-11-02 2024-07-21 友達光電股份有限公司 透明顯示裝置

Also Published As

Publication number Publication date
TWI683164B (zh) 2020-01-21
CN108257977B (zh) 2021-01-01
US20190214504A1 (en) 2019-07-11
CN108257977A (zh) 2018-07-06
US10886409B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
TWI683164B (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
CN108735792B (zh) 底发射型oled阵列基板及其制作方法、显示面板、显示装置
EP3848972B1 (en) DISPLAY PANEL AND ITS MANUFACTURING PROCESS
US11489029B2 (en) Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor
CN103489894B (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
CN110085648A (zh) 阵列基板及其制作方法、显示面板、显示装置
CN110416278B (zh) 显示基板及其制备方法、显示装置
US12171124B2 (en) Display substrate and preparation method thereof, and display apparatus
CN107464819B (zh) 发光面板
KR20150059478A (ko) 유기전계 발광소자
KR20160059003A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9214476B1 (en) Pixel structure
US11678530B2 (en) Display substrate and preparation method thereof, and display apparatus
CN110783490A (zh) 显示面板及其制备方法
CN104681629A (zh) 薄膜晶体管、阵列基板及其各自的制备方法、显示装置
CN111524954A (zh) 显示基板及其维修方法、显示装置
CN109427820A (zh) 一种基板及其制备方法、显示面板
US12120916B2 (en) Display substrate, preparation method thereof, and display apparatus
KR20120043404A (ko) 표시장치 및 이의 제조방법
TWI546954B (zh) 電激發光顯示面板之畫素結構及其製作方法
CN210403734U (zh) 一种显示基板、显示装置
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
KR20150055771A (ko) 어레이 기판 및 이의 제조방법