[go: up one dir, main page]

CN108257977A - 显示背板及其制作方法、显示面板和显示装置 - Google Patents

显示背板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN108257977A
CN108257977A CN201810021897.4A CN201810021897A CN108257977A CN 108257977 A CN108257977 A CN 108257977A CN 201810021897 A CN201810021897 A CN 201810021897A CN 108257977 A CN108257977 A CN 108257977A
Authority
CN
China
Prior art keywords
electrode
layer
substrate
light
conductor part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810021897.4A
Other languages
English (en)
Other versions
CN108257977B (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810021897.4A priority Critical patent/CN108257977B/zh
Publication of CN108257977A publication Critical patent/CN108257977A/zh
Priority to TW107134771A priority patent/TWI683164B/zh
Priority to US16/170,470 priority patent/US10886409B2/en
Application granted granted Critical
Publication of CN108257977B publication Critical patent/CN108257977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提出了显示背板及其制作方法、显示面板和显示装置，该显示背板包括：基板；第一遮光层，设置在基板的一侧；第一薄膜晶体管，设置在第一遮光层远离基板的一侧，且包括第一有源层、第一源极、第一漏极和第一顶栅电极；第一膜层，包括第一半导体部分和第一导体部分，第一半导体部分构成第一有源层；第三电极，与第一漏极同层设置，其中，第一遮光层与第一导体部分形成第一电容，第三电极与第一导体部分形成第二电容。本发明所提出的显示背板，其遮光层不仅能保护TFT结构的光照稳定性免受影响，还可与第一导体部分和第三电极构成叠层像素电容，该叠层电容结构在增大像素电容值、提高驱动性能的同时，还能实现高开口率和高PPI。

Description

显示背板及其制作方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，具体的，本发明涉及显示背板及其制作方法、显示面板和显示装置。
背景技术
现阶段，为提高顶栅薄膜晶体管(TFT)的遮光效果，需要在玻璃上沉积一层金属作为遮光(SH)层，而且为了不使该层金属处于浮动(Floating)状态，需要将遮光层与TFT的源端短接。虽然，这种连接方案可满足底发射显示对TFT正常的I-V特性和NBTIS特性的要求，但是，和开关(Switch)TFT相比并不具有增大开态电流的效果。
而对于底发射显示，可设计成有源层(ACT，其电位为Vs)/层间绝缘层(ILD)/源漏电极层(SD，其电位为Vg)/钝化层(PVX)/像素电极(ITO，其电位为Vs)的叠层电容结构，以增大像素电容值，提高驱动性能。但是，该叠层电容结构会减小发光面积、牺牲开口率，因此，这种电容设计方案对于高PPI要求的顶发射显示而言则难以实现。
并且，目前研发阶段的部分测试结果显示，封装制程会使显示面板(Panel)暴露于紫外光(UV)环境中，以及信赖性测试等过程都会对TFT特性，特别是光照稳定性，造成均一性变差等影响。但是，如果加入SH层并延续底发射SH与TFT源端相连的设计方案，还要保证开口率和高像素数(PPI)要求，按照设计规则必然会压缩电容区面积，且因为无法实上述的现叠层电容设计，所以，会放大寄生电容的影响。
因此，现阶段的阵列基板的结构设计仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
本发明是基于发明人的下列发现而完成的：
本发明人在研究过程中发现，将顶栅结构的第一TFT中的第一遮光层，与第一导体部分和第三电极构成叠层像素电容，该叠层电容结构在增大像素电容值、提高驱动性能的同时，还能实现高开口率和高PPI，如此将第一遮光层复用为叠层电容结构的一个电极板，可替代现有叠层电容结构中的像素电极，可使显示背板更轻薄化。
有鉴于此，本发明的一个目的在于提出一种遮光效果更好、像素电容值不降低或者提高发光区面积和开口率的显示背板。
在本发明的第一方面，本发明提出了一种显示背板。
根据本发明的实施例，所述显示背板包括：基板；第一遮光层，所述第一遮光层设置在所述基板的一侧；第一薄膜晶体管，所述第一薄膜晶体管设置在所述第一遮光层远离所述基板的一侧，且包括第一有源层、第一源极、第一漏极和第一顶栅电极；第一膜层，所述第一膜层包括第一半导体部分和第一导体部分，所述第一半导体部分构成所述第一有源层；第三电极，所述第三电极与所述第一漏极同层设置；其中，所述第一遮光层与所述第一导体部分形成第一电容，所述第三电极与所述第一导体部分形成第二电容。
发明人意外地发现，本发明实施例的显示背板，其遮光层不仅能保护TFT结构的光照稳定性免受影响，还可与第一导体部分和第三电极构成叠层像素电容，该叠层电容结构在增大像素电容值、提高驱动性能的同时，还能实现高开口率和高PPI，如此将第一遮光层复用为叠层电容结构的一个电极板，可替代现有叠层电容结构中的像素电极，可使显示背板更轻薄化。
另外，根据本发明上述实施例的显示背板，还可以具有如下附加的技术特征：
根据本发明的实施例，所述薄膜晶体管还包括：所述第一导体部分设置在所述第一遮光层与所述第三电极之间，且所述第一导体部分与所述第一遮光层在所述基板上的正投影至少部分重叠，并且所述第一导体部分与所述第一源极电连接；所述第三电极与所述第一导体部分在所述基板上的正投影至少部分重叠。
根据本发明的实施例，所述显示背板进一步包括：第二薄膜晶体管，所述第二薄膜晶体管设置在所述基板的一侧，且包括第二有源层、第二源极、第二漏极和第二顶栅电极；第二膜层，所述第二膜层包括第二半导体部分和第二导体部分，部分的所述第二半导体部分构成所述第二有源层；并且，所述第三电极为所述第二源极。
根据本发明的实施例，所述第一遮光层、所述第一有源层和所述第一顶栅电极在所述基板上的正投影至少部分重叠，且所述第一遮光层与所述第一顶栅电极电连接，用于构成所述第一薄膜晶体管的底栅电极。
根据本发明的实施例，所述第一遮光层通过所述第三电极与所述第一顶栅电极电相连。
根据本发明的实施例，所述第一漏极在所述基板上的正投影与所述第一遮光层在所述基板上的正投影无交叠。
在本发明的第二方面，本发明提出了一种制作显示背板的方法。
根据本发明的实施例，所述方法包括：在基板的一侧形成第一遮光层；在所述第一遮光层远离所述基板的一侧形成第一薄膜晶体管，且所述第一薄膜晶体管包括第一有源层、第一源极、第一漏极和第一顶栅电极；形成第一膜层，且所述第一膜层包括第一半导体部分和第一导体部分，其中，所述第一半导体部分构成所述第一有源层；形成第三电极，且所述第三电极与所述第一漏极是通过一次构图工艺形成的；其中，所述第一遮光层与所述第一导体部分形成第一电容，所述第三电极与所述第一导体部分形成第二电容。
发明人意外地发现，采用本发明实施例的制作方法，可将第一遮光层复用为叠层电容结构的一个电极板，从而可获得像素电容值不降低、高开口率和高PPI的显示背板，并且，该制作方法未增加制作成本。
另外，根据本发明上述实施例的制作方法，还可以具有如下附加的技术特征：
根据本发明的实施例，所述形成第一薄膜晶体管的步骤包括：在所述第一遮光层与所述第一顶栅电极之间形成第一半导体层，再对部分的所述第一半导体层进行导体化处理，以便获得所述第一半导体部分和所述第一导体部分；其中，所述第一导体部分与所述第一遮光层在所述基板上的正投影至少部分重叠，并且所述第一导体部分与所述第一源极电连接，且所述第一导体部分与所述第三电极在所述基板上的正投影至少部分重叠。
根据本发明的实施例，所述方法进一步包括：在所述基板的一侧形成第二薄膜晶体管，且所述第二薄膜晶体管包括第二有源层、第二源极、第二漏极和第二顶栅电极；形成第二膜层，且所述第二膜层包括第二半导体部分和第二导体部分，其中，部分的所述第二半导体部分构成所述第二有源层；其中，所述第三电极构成所述第二源极。
根据本发明的实施例，所述第一遮光层、所述第一有源层和所述第一顶栅电极在所述基板上的正投影至少部分重叠，且所述第一遮光层与所述第一顶栅电极电连接，用于构成所述第一薄膜晶体管的底栅电极。
根据本发明的实施例，所述形成第一薄膜晶体管的步骤进一步包括：在所述第三电极与所述第一遮光层之间形成第一过孔，用于使所述第三电极与所述第一遮光层电相连；在所述第三电极与所述第一顶栅电极之间形成第二过孔，用于使所述第三电极与所述第一顶栅电极电相连。
根据本发明的实施例，所述第一漏极在所述基板上的正投影与所述第一遮光层在所述基板上的正投影无交叠。
在本发明的第三方面，本发明提出了一种显示面板。
根据本发明的实施例，所述显示面板包括上述的显示背板。
发明人意外地发现，本发明实施例的显示背板，其显示背板的像素电容值不降低、开口率更高和PPI更高，从而使显示面板的显示效果更佳且厚度不变。本领域技术人员能够理解的是，前面针对显示背板所描述的特征和优点，仍适用于该显示面板，在此不再赘述。
在本发明的第四方面，本发明提出了一种显示装置。
根据本发明的实施例，所述显示装置包括上述的显示面板。
发明人意外地发现，本发明实施例的显示装置，其显示面板的显示效果更佳且厚度不变，从而使该显示装置的显示画质更佳。本领域技术人员能够理解的是，前面针对显示背板、显示面板所描述的特征和优点，仍适用于该显示装置，在此不再赘述。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明一个实施例的显示背板的结构示意图；
图2是本发明另一个实施例的显示背板的结构示意图；
图3是本发明另一个实施例的显示背板的俯视示意图；
图4是图3中沿着CC’和DD’的局部截面结构示意图；
图5是本发明另一个实施例的显示背板沿着CC’和DD’的局部截面结构示意图；
图6是本发明一个实施例的制作显示背板的方法流程示意图；
图7是本发明一个实施例的制作方法步骤S200的流程示意图；
图8是本发明一个实施例的制作方法步骤S100的产品俯视示意图；
图9是图8中沿着CC’和DD’的局部截面结构示意图；
图10是本发明一个实施例的制作方法步骤S210的一个半成品的局部截面结构示意图；
图11是本发明一个实施例的制作方法步骤S210的另一个半成品的俯视示意图；
图12是图11中沿着CC’和DD’的局部截面结构示意图；
图13是本发明一个实施例的制作方法步骤S210的产品的俯视示意图；
图14是图13中沿着CC’和DD’的局部截面结构示意图；
图15是本发明一个实施例的制作方法步骤S220和S230的产品局部截面结构示意图；
图16是本发明一个实施例的制作方法步骤S240的产品俯视示意图；
图17是图16中沿着CC’和DD’的局部截面结构示意图；
图18是本发明一个实施例的制作方法步骤S300的产品俯视示意图；
图19是图18中沿着CC’和DD’的局部截面结构示意图。
附图标记
100 基板
310 缓冲层
330 栅绝缘层
350 层间绝缘层
363 第三电极
410 钝化层
420 平坦化层
430 像素电极
A 第二薄膜晶体管
201 第二遮光层
321 第二膜层
3211 第二有源层
3212 第二导体部分
3202 第二半导体层
3401 第二顶栅电极
3621 第二漏极
B 第一薄膜晶体管
202 第一遮光层
322 第一膜层
3221 第一有源层
3222 第一导体部分
3223 第一半导体层
3402 第一顶栅电极
3612 第一漏极
3622 第一源极
E 过孔
E1 第一过孔
E2 第二过孔
E3 第三过孔
E4 第四过孔
具体实施方式
下面详细描述本发明的实施例，本技术领域人员会理解，下面实施例旨在用于解释本发明，而不应视为对本发明的限制。除非特别说明，在下面实施例中没有明确描述具体技术或条件的，本领域技术人员可以按照本领域内的常用的技术或条件或按照产品说明书进行。
在本发明的一个方面，本发明提出了一种显示背板。参照图1～5、8～19，对本发明的显示背板进行详细的描述。需要说明的是本文中，图1～2所示的显示背板的结构示意图是沿驱动TFT(DR管)从漏极(D)到源极(S)方向的截面结构示意图，而图3、8、11、13、16、18所示的显示背板的俯视结构示意图中忽略了基板和各个介质层(包括缓冲层、栅绝缘层、层间绝缘层、钝化层以及平坦化层)。
根据本发明的实施例，参照图1，该显示背板包括：基板100、第一遮光层202、第一薄膜晶体管B(图中未标出)、第一膜层322(图中未标出)和第三电极363；其中，第一遮光层202设置在基板100的一侧；薄膜晶体管B设置在第一遮光层202远离基板100的一侧，且包括第一有源层3221、第一源极3622和第一漏极3612；第一膜层322包括第一半导体部分和第一导体部分3222，第一半导体部分构成第一有源层3221；第三电极363与第一漏极3612同层设置；并且，第一遮光层202与第一导体部分3222形成第一电容，第三电极363与第一导体部分3222形成第二电容。
本申请的发明人经过研究发现，由于顶栅结构的TFT上方有反射阳极图形，发光层(EL)光线并不会照射到TFT，因此理论上是没有必要设计遮光层(SH)结构的。但是，目前研发阶段的部分测试结果显示，封装制程会使显示面板(Panel)暴露于UV环境中，以及信赖性测试等过程都会对TFT特性，特别是光照稳定性，造成均一性变差等影响。所以，为提高顶栅TFT的遮光效果，需要在基板100与TFT 300之间设置遮光层200。
本申请的发明人经过长期的研究还发现，通过将遮光层200与第一导体部分3222和第三电极363构成叠层像素电容，该叠层电容结构在增大像素电容值、提高驱动性能的同时，还能实现高开口率和高PPI，如此将第一遮光层202复用为叠层电容结构的一个电极板，可替代现有叠层电容结构中的像素电极，可使显示背板更轻薄化。
根据本发明的实施例，参照图2，第一导体部分3222设置在第一遮光层202与第三电极363之间，且第一导体部分3222与第一遮光层202在基板100上的正投影至少部分重叠，并且第一导体部分3222与第一源极3622电连接；而第三电极363与第一导体部分3222在基板100上的正投影至少部分重叠。如此，第一遮光层202、第一导体部分3222和第三电极363通过重叠部分形成叠层像素电容，并可使第一导体部分3222处于Vs电位，且该叠层电容结构可增大像素电容值、提高驱动性能，并不需要牺牲开口率和高PPI，而且不会放大寄生电容的影响。
需要说明的是，第一薄膜晶体管B的具体结构中除了第一有源层3221、第一导体部分3222、第一顶栅电极3402、第一源极3622和第一漏极3612之外，还包括其他必要的结构和组成，具体例如缓冲层、栅绝缘层和层间绝缘层等，本领域技术人员可根据该TFT的具体功能要求进行相应地补充。在本发明的一些实施例中，参照图2，该第一薄膜晶体管B还可包括缓冲层310、栅绝缘层330和层间绝缘层350，其中，缓冲层310设置在第一遮光层202与第一膜层322(图中未标出)之间，栅绝缘层330设置在第一顶栅电极3402与第一有源层3221之间，而层间绝缘层350覆盖部分的第一顶栅电极3402、第一导体部分3222和缓冲层310。如此，可获得结构和功能都更完善的顶栅TFT结构。
在本发明的一些实施例中，可参考图3，该显示背板可进一步包括第二薄膜晶体管A和第二膜层321，如此，双TFT中的第一薄膜晶体管B作为开关(Switch)TFT可增大开态电流。具体的，第二薄膜晶体管A设置在基板100的一侧，且包括第二有源层3211、第二源极、第二漏极3621和第二顶栅电极3401；而第二膜层321包括第二半导体部分和第二导体部分3212，部分的第二半导体部分构成第二有源层3211；并且，第三电极363为第二薄膜晶体管A的第二源极。如此，双TFT结构不仅能增大开态电流，且第三电极363还可复用为第一薄膜晶体管A的第一源极。
在一些具体示例中，该显示背板还可进一步包括第二遮光层201，具体的，可参考图4，第二遮光层201可与第一遮光层202是同层设置的且相互电绝缘的，并且，第二遮光层201与第二源极(即第三电极363)电连接，如此，可避免第二遮光层201处于floating的状态。在另一些具体示例中，该显示背板可不设置第二遮光层，如此，可使该显示背板的开口率更高。
在一些具体示例中，对于双TFT的显示背板结构，参考图4的(2)，第二遮光层201设置在第二薄膜晶体管A的第二膜层321靠近基板100的一侧，并且，第二遮光层201与第二膜层321在基板100上的正投影重合；而第一遮光层202与第一薄膜晶体管B的第一顶栅电极3402电连接，用于使第一遮光层202构成第一薄膜晶体管B的底栅电极。如此，第二遮光层201只起到对第二薄膜晶体管A的遮光效果，而第一遮光层202不仅对第一薄膜晶体管B起到遮光效果，还可复用为第一薄膜晶体管B的底栅电极。
根据本发明的实施例，第一遮光层202、第一有源层3221和第一顶栅电极3402在基板100上的正投影至少部分重叠，且第一遮光层202与第一顶栅电极3402电连接，用于构成第一薄膜晶体管B的底栅电极。如此，第一遮光层202还可通过与第一顶栅电极3402电连接，再复用为第一TFT的底栅电极，从而使双栅结构的TFT的驱动电流增大，同时还可改善TFT的亚阈特性，并且，处于Vg电位的第一遮光层202还不会存在浮动状态的问题。
根据本发明的实施例，第一遮光层202可以是通过第三电极363与第一顶栅电极3402电相连，如此，可使第一遮光层202和第三电极363处于Vg电位，从而可使叠层电容结构的第一遮光层与第三电极都处于Vg电位，而第一导体部分3222处于Vs电位，进而可充分发挥叠层电容结构的增加像素电容电荷存储量的作用。
根据本发明的实施例，第三电极363的具体形状不受特别的限制，只要该形状的第三电极363能保证与第一导体部分3222的正对面积满足叠层电容结构的设计要求即可，本领域技术人员可根据电容结构的具体要求进行设计。在本发明的一些实施例中，第三电极363的具体形状可如图16所示，第三电极363覆盖了大部分的第一导体部分3222以及第一过孔E1和第二过孔E2。如此，可充分利用薄膜晶体管300的空间。
根据本发明的实施例，第一导体部分3222的具体形状也不受特别的限制，只要该形状的第一导体部分3222能保证与第三电极363和第一遮光层202的正对面积都满足叠层电容结构的设计要求即可，本领域技术人员可根据电容结构的具体要求进行设计。在本发明的一些实施例中，第一导体部分3222的具体形状可如图13所示，第一导体部分3222覆盖了大部分的第一遮光层202以及用于连接第一源极3612与第一导体部分3222的过孔E。如此，可充分利用薄膜晶体管300的空间。
根据本发明的实施例，第一遮光层202的具体形状也不受特别的限制，只要该形状的第一遮光层202能保证与第一导体部分3222的正对面积都满足叠层电容结构的设计要求即可，本领域技术人员可根据电容结构的具体要求进行设计。在本发明的一些实施例中，第一遮光层202在基板100上的正投影与第一漏极3612在基板100上的正投影无交叠，如此，可减小寄生电容CGD。在一些具体示例中，第一遮光层202的具体形状可如图8所示，如此，可充分利用薄膜晶体管300空间的同时，并且，采用上述形状的第一遮光层202，参考图16，其与第一漏极3612在基板100上的正投影无交叠区域，从而可减小寄生电容CGD。
根据本发明的实施例，参考图5，该显示背板还可进一步包括钝化层410、平坦化层420和像素电极430，其中，钝化层410覆盖薄膜晶体管结构，其中，平坦化层420覆盖钝化层410，而像素电极430覆盖平坦化层420，且像素电极430可与第二源极3622通过过孔电相连。如此，可获得结构和功能都更完善的显示背板。
根据本发明实施例，遮光层(包括第一遮光层202和第二遮光层201)的具体材料不受特别的限制，只要该材料的遮光层能同时起到遮光效果和导电性即可，本领域技术人员可根据该遮光层的具体作用进行相应地选择。在本发明的一些实施例中，遮光层的材料可选自Ag、Cu、Al、Mo等常用的金属材料，Mo/Cu/Mo等多层金属，AlNd、MoNb等金属合金材料，或者ITO/Ag/ITO等金属和透明导电氧化物形成的堆栈结构。如此，采用上述材料和结构的遮光层，在对TFT起到遮光效果的同时，还能够更好地作为叠层电容结构的第一电极使用。
根据本发明实施例，各个电极(包括顶栅电极、漏极、源极、第三电极363和像素电极430)的具体材料不受特别的限制，具体例如，Ag、Cu、Al、Mo等常用的金属材料，Mo/Cu/Mo等多层金属，AlNd、MoNb等金属合金材料，ITO/Ag/ITO等金属和透明导电氧化物形成的堆栈结构，等等，本领域技术人员可根据该显示背板的具体类型进行相应地选择，在此不再赘述。
根据本发明的实施例，半导体层(包括有源层和导体部分等)的具体材料也不受特别的限制，只要该材料可同时适用于基于氧化(Oxide)技术、硅技术以及有机物技术制造的显示背板即可，本领域技术人员可根据该显示背板的具体类型进行相应地选择。在本发明的一些实施例中，对于顶发射模式的显示背板，半导体层的材料可选自氧化物、硅材料和有机材料，其中，氧化物为a-IGZO、ZnON或IZTO，硅材料为a-Si或p-Si，而有机材料为六噻吩或聚噻吩。
根据本发明的实施例，各个介质层(包括缓冲层310、栅绝缘层330、层间绝缘层350和钝化层410)的具体材料都不受特别的限制，具体例如SiOx、SiNx、SiON、有机绝缘材料、AlOx、HfOx或TaOx等高介电常数(high k)材料，本领域技术人员可根据该显示背板的具体使用要求进行相应地选择，在此不再赘述。根据本发明的实施例，平坦化层420的具体材料也都不受特别的限制，可以是包括但不限于聚硅氧烷系材料、亚克力系材料、聚酰亚胺系材料等平坦化材料或彩膜材料以及像素界定层的材料，等等，本领域技术人员可根据该显示背板的具体使用要求进行相应地选择，在此不再赘述。
综上所述，根据本发明的实施例，本发明提出了一种显示背板，其遮光层不仅能保护TFT结构的光照稳定性免受影响，还可与第一导体部分和第三电极构成叠层像素电容，该叠层电容结构在增大像素电容值、提高驱动性能的同时，还能实现高开口率和高PPI，如此将第一遮光层复用为叠层电容结构的一个电极板，可替代现有叠层电容结构中的像素电极，可使显示背板更轻薄化。
在本发明的另一个方面，本发明提出了一种制作显示背板的方法。参照图6～19，对本发明的制作方法进行详细的描述。根据本发明的实施例，参照图6，该制作方法包括：
S100：在基板的一侧形成第一遮光层。
在该步骤中，在基板100的一侧形成第一遮光层202，如此，第一遮光层202可对后续步骤制作出的薄膜晶体管结构起到遮光保护的作用。
根据本发明的实施例，形成第一遮光层202的具体方法不受特别的限制，本领域技术人员可根据第一遮光层具体的材料和图案形状进行相应地选择。在本发明的一些实施例中，第一遮光层材料选择电容极板的常用材料，则可在对基板100进行初步清洗后，在基板的100的一侧沉积一侧遮光材料层，并图形化处理获得第一遮光层202的图案，如此，制作的第一遮光层202可同时作为对位标记(Mark)、起到遮光效果并可作为叠层电容结构的第一电极使用。
在本发明的一些实施例中，该显示背板可以是双TFT结构，遮光层可包括第一遮光层202，如此，第一遮光层202不仅对后续步骤形成的第一薄膜晶体管B起到遮光效果，还可复用为第一薄膜晶体管B的底栅电极和叠层电容结构的第一电极。
在本发明的另一些实施例中，该显示背板是双TFT结构，形成的遮光层可参照图8～9，遮光层可包括第一遮光层202和第二遮光层201，如此，第二遮光层201只对后续步骤形成的第二薄膜晶体管A起到遮光效果，而第一遮光层202不仅对后续步骤形成的第一薄膜晶体管B起到遮光效果，还可复用为第一薄膜晶体管B的底栅电极和叠层电容结构的第一电极。
S200：在第一遮光层远离基板的一侧形成第一薄膜晶体管、第一膜层和第三电极。
在该步骤中，在第一遮光层202远离基板100的一侧形成第一薄膜晶体管B，且该第一薄膜晶体管B包括第一有源层3221、第一漏极3612、第一源极3622和第一顶栅电极3402。
根据本发明的实施例，形成第一薄膜晶体管B的具体步骤不受特别的限制，本领域技术人员可根据该第一薄膜晶体管B的具体结构进行相应地设计。在本发明的一些实施例中，参考图7，步骤S200可进一步包括：
S210：在第一遮光层和第三电极之间形成第一膜层。
在该步骤中，在第一遮光层202和第一顶栅电极3402之间形成第一膜层322，且第一膜层322包括第一半导体部分和第一导体部分3222；其中，第一半导体部分构成第一有源层3221，第一导体部分3222与第一遮光层202在基板100上的正投影至少部分重叠。具体的，可先在第一遮光层202与第一顶栅电极3402之间形成第一半导体层3223，然后再对部分的第一半导体层3223进行导体化处理，以便获得第一有源层3221和第一导体部分3222。
在本发明的一些实施例中，在步骤S210之前，在第一遮光层202远离基板100的一侧可先形成缓冲层310，然后再形成第一膜层322。在本发明的一些实施例中，参照图10，形成的缓冲层310覆盖了第一遮光层202、第二遮光层201和基板100，如此，缓冲层310可作为第一遮光层202与后续形成的第一导体部分3222之间的电容介质层，还可将第一遮光层202与后续形成的第一有源层3221电隔离。
根据本发明的实施例，形成第一膜层322的具体方法不限，本领域技术人员可根据该第一薄膜晶体管B的具体类型进行相应地设计。在本发明的一些实施例中，步骤S210可进一步包括：先形成第一半导体层3223，再依次沉积栅绝缘材料层和顶栅电极材料层，并通过自对准方法形成的第一顶栅电极3402，最后进行导体化工艺形成第一有源层3221和第一导体部分3222。如此，可获得制作步骤更简化的顶栅结构的第一TFT的第一膜层322。在一些具体示例中，对于双TFT结构的显示背板，可先通过一次构图工艺形成第二半导体层3202和第一半导体层3223，该步骤获得的产品结构示意图可参考图11～12；然后再依次沉积栅绝缘材料层和顶栅电极材料层，并通过自对准方法形成的第二顶栅电极3401和第一顶栅电极3402；最后，进行导体化工艺形成第二导体部分3212以及第一导体部分3222，该步骤获得的产品结构示意图可参考图14～15。
在本发明的一些实施例中，步骤S210之后，还可在第一顶栅电极3402、第一导体部分3222和缓冲层310远离基板100的一侧进一步形成层间绝缘层350。如此，层间绝缘层350可作为第一导体部分3222与后续形成的第三电极363之间的电容介质层。
S220：在第一导体部分与第一源极之间形成第三过孔。
在该步骤中，在第一导体部分3222与后续步骤形成的第一源极3622之间形成第三过孔E3。具体的，可在层间绝缘层350远离第一导体部分3222的一侧形成第三过孔E3，如此，第三过孔E3能使第一导体部分3222可与后续步骤形成的源第一极3622电相连。而且，第三过孔E3的具体位置可参考图15～16。
S230：在第三电极与第一遮光层之间形成第一过孔，在第三电极与第一顶栅电极之间形成第二过孔。
在该步骤中，在第三电极363与第一遮光层202之间形成第一过孔E1，第一过孔E1可用于使第三电极363与第一遮光层202电相连；在第三电极363与第一顶栅电极3402之间形成第二过孔E2，第二过孔E2可用于使第三电极363与第一顶栅电极3402电相连。如此，第一遮光层202可通过第一过孔E1与第三电极363电相连，而第三电极363可通过第二过孔E2与第一顶栅电极3402电相连，从而使第三电极363分别与第一遮光层202和第一顶栅电极3402电相连，进而使叠层电容结构的第一电极与第三电极都处于Vg电位。而且，第一过孔E1和第二过孔E2的具体位置可参考图15～16。
S240：通过一次构图工艺形成第三电极和第一漏极。
在该步骤中，通过一次构图工艺形成第三电极363和第一漏极3612，其中，第三电极363与第一导体部分3222在基板100上的正投影至少部分重叠，如此，第三电极363与第一导体部分3222可形成第二存储电容。
根据本发明的实施例，形成第三电极363和第一漏极3612的具体方法不受特别的限制，本领域技术人员可根据第三电极363和第一漏极3612的具体材料进行相应地选择。在本发明的一些实施例中，可先在层间绝缘层350远离基板100的一侧沉积一层源漏电极材料层，再通过一次构图工艺形成第三电极363图案和第一漏极3612图案，如此，可简化制作方法的步骤和操作，并可获得图案尺寸精度良好的电极图案。
在本发明的一些实施例中，对于双TFT结构的显示背板，可在层间绝缘层350、第一遮光层202、第一顶栅电极3402和第一导体部分3222远离基板100的一侧通过一次构图工艺，形成第三电极363、第二漏极3621、第一漏极3612和第一源极3622。如此，形成的双TFT结构不仅能增大开态电流，且第三电极363还可复用为第二薄膜晶体管A的第一源极。并且，该步骤获得的产品结构示意图可参考图16～17。
在一些具体示例中，第一漏极3612在基板100上的正投影与第一遮光层202在基板100上的正投影无交叠，如此，第一漏极3612与作为底栅电极的第一遮光层202无交叠区域，可有效地减小漏极寄生电容CGD影响。
在本发明一些的实施例中，步骤S200之后，该制作方法还可进一步包括：
S300：在薄膜晶体管远离基板的一侧，依次形成钝化层、平坦化层和像素电极。
在该步骤中，在第一薄膜晶体管B远离基板100的一侧，依次形成钝化层410、平坦化层420和像素电极430，其中，像素电极430可与第一源极3622电相连。如此，可获得结构和功能都更完整的显示背板。
根据本发明的实施例，各自形成钝化层410、平坦化层420和像素电极430的具体方法不受特别的限制，本领域技术人员可根据钝化层410、平坦化层420和像素电极430各自的具体材料进行相应地选择，在此不再赘述。
在本发明的一些实施例中，对于双TFT结构的显示背板，可在步骤S200获得的薄膜晶体管结构上，依次沉积形成钝化层410和平坦化层420，然后在钝化层410和平坦化层420在远离第二薄膜晶体管的第二源极3622的一侧形成第四过孔E4，再沉积形成像素电极430。如此，可使像素电极430通过第四过孔E4与第一源极3622电连接。并且，该步骤获得的产品的结构示意图可参考图18～19。
综上所述，根据本发明的实施例，本发明提出了一种制作方法，可将第一遮光层复用为叠层电容结构的一个电极板，从而可获得像素电容值不降低、高开口率和高PPI的显示背板，并且，该制作方法未增加制作成本。
在本发明的另一个方面，本发明提出了一种显示面板。根据本发明的实施例，该显示面板包括上述的显示背板。
根据本发明的实施例，该显示面板的具体类型不受特别的限制，具体例如OLED显示面板等，本领域技术人员可根据该显示面板的具体用途进行相应地选择，在此不再赘述。还需要说明的是，该显示面板除了显示背板以外，还包括其他必要的部件和组成，以OLED显示面板为例，具体例如OLED器件、玻璃盖板或偏光片，等等，本领域技术人员可根据该显示面板的具体类型和实际功能进行相应地补充，在此不再赘述。
根据本发明的实施例，该显示面板的具体发射模式不受特别的限制，本领域技术人员可根据该显示面板的使用方式进行相应地设计。在本发明的一些实施例中，该显示面板可以为底发射模式，如此，由于其显示背板的叠层像素电容采用遮光层的一部分作为第一电极，代替现有的叠层像素电容的ITO层作为电容极板的技术方案，从而在保证像素电容值不变的前提下，能够提高发光区面积，提升开口率。在本发明的一些实施例中，该显示面板可以为顶发射模式，如此，其显示背板中的基板与薄膜晶体管之间设置有遮光层，可防止驱动(Driver)TFT暴露于UV或环境光中，防止影响器件的阈值电压(Vth)，避免面板均一性和偏压应力(Stress)特性退化，并且，同时实现的叠层电容结构，还可保证响度电容值不变设置适当地增加。
综上所述，根据本发明的实施例，本发明提出了一种显示背板，其显示背板的TFT驱动电流更大，从而使显示面板的显示效果更佳且厚度不变。本领域技术人员能够理解的是，前面针对显示背板所描述的特征和优点，仍适用于该显示面板，在此不再赘述。
在本发明的另一个方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括上述的显示面板。
根据本发明的实施例，该显示装置的具体种类不受特别的限制，例如OLED显示装置等，本领域技术人员可根据该显示面板具体的使用要求进行相应地设计，在此不再赘述。还需要说明的是，该显示装置除了显示面板以外，还包括其他必要的部件和组成，以OLED显示装置为例，具体例如外壳、电路控制板或电源线等，本领域技术人员可根据该显示面板的具体类型和实际功能进行相应地补充，在此不再赘述。
综上所述，根据本发明的实施例，本发明提出了一种显示装置，其显示面板的显示效果更佳且厚度不变，从而使该显示装置的显示画质更佳。本领域技术人员能够理解的是，前面针对显示背板、显示面板所描述的特征和优点，仍适用于该显示装置，在此不再赘述。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种显示背板，其特征在于，包括：
基板；
第一遮光层，所述第一遮光层设置在所述基板的一侧；
第一薄膜晶体管，所述第一薄膜晶体管设置在所述第一遮光层远离所述基板的一侧，且包括第一有源层、第一源极、第一漏极和第一顶栅电极；
第一膜层，所述第一膜层包括第一半导体部分和第一导体部分，所述第一半导体部分构成所述第一有源层；
第三电极，所述第三电极与所述第一漏极同层设置；
其中，所述第一遮光层与所述第一导体部分形成第一电容，所述第三电极与所述第一导体部分形成第二电容。
2.根据权利要求1所述的显示背板，其特征在于，所述第一导体部分设置在所述第一遮光层与所述第三电极之间，且所述第一导体部分与所述第一遮光层在所述基板上的正投影至少部分重叠，并且所述第一导体部分与所述第一源极电连接；
所述第三电极与所述第一导体部分在所述基板上的正投影至少部分重叠。
3.根据权利要求2所述的显示背板，其特征在于，进一步包括：
第二薄膜晶体管，所述第二薄膜晶体管设置在所述基板的一侧，且包括第二有源层、第二源极、第二漏极和第二顶栅电极；
第二膜层，所述第二膜层包括第二半导体部分和第二导体部分，部分的所述第二半导体部分构成所述第二有源层；
并且，所述第三电极为所述第二源极。
4.根据权利要求2所述的显示背板，其特征在于，所述第一遮光层、所述第一有源层和所述第一顶栅电极在所述基板上的正投影至少部分重叠，且所述第一遮光层与所述第一顶栅电极电连接，用于构成所述第一薄膜晶体管的底栅电极。
5.根据权利要求4所述的显示背板，其特征在于，所述第一遮光层通过所述第三电极与所述第一顶栅电极电相连。
6.根据权利要求1所述的显示背板，其特征在于，所述第一漏极在所述基板上的正投影与所述第一遮光层在所述基板上的正投影无交叠。
7.一种制作显示背板的方法，其特征在于，包括：
在基板的一侧形成第一遮光层；
在所述第一遮光层远离所述基板的一侧形成第一薄膜晶体管，且所述薄膜晶体管包括第一有源层、第一源极、第一漏极和第一顶栅电极；
形成第一膜层，且所述第一膜层包括第一半导体部分和第一导体部分，其中，所述第一半导体部分构成所述第一有源层；
形成第三电极，且所述第三电极与所述第一漏极是通过一次构图工艺形成的；
其中，所述第一遮光层与所述第一导体部分形成第一电容，所述第三电极与所述第一导体部分形成第二电容。
8.根据权利要求7所述的方法，其特征在于，所述形成第一薄膜晶体管的步骤包括：
在所述第一遮光层与所述第一顶栅电极之间形成第一半导体层，再对部分的所述第一半导体层进行导体化处理，以便获得所述第一半导体部分和所述第一导体部分；
其中，所述第一导体部分与所述第一遮光层在所述基板上的正投影至少部分重叠，并且所述第一导体部分与所述第一源极电连接，且所述第一导体部分与所述第三电极在所述基板上的正投影至少部分重叠。
9.根据权利要求7所述的方法，其特征在于，进一步包括：
在基板的一侧形成第二薄膜晶体管，且所述第二薄膜晶体管包括第二有源层、第二源极、第二漏极和第二顶栅电极；
形成第二膜层，且所述第二膜层包括第二半导体部分和第二导体部分，其中，部分的所述第二半导体部分构成所述第二有源层；
其中，所述第三电极构成所述第二源极。
10.根据权利要求8所述的方法，其特征在于，所述第一遮光层、所述第一有源层和所述第一顶栅电极在所述基板上的正投影至少部分重叠，且所述第一遮光层与所述第一顶栅电极电连接，用于构成所述第一薄膜晶体管的底栅电极。
11.根据权利要求10所述的方法，其特征在于，所述形成第一薄膜晶体管的步骤进一步包括：
在所述第三电极与所述第一遮光层之间形成第一过孔，用于使所述第三电极与所述第一遮光层电相连；
在所述第三电极与所述第一顶栅电极之间形成第二过孔，用于使所述第三电极与所述第一顶栅电极电相连。
12.根据权利要求7所述的方法，其特征在于，所述第一漏极在所述基板上的正投影与所述第一遮光层在所述基板上的正投影无交叠。
13.一种显示面板，其特征在于，包括权利要求1-6中任一项所述的显示背板。
14.一种显示装置，其特征在于，包括权利要求13所述的显示面板。
CN201810021897.4A 2018-01-10 2018-01-10 显示背板及其制作方法、显示面板和显示装置 Active CN108257977B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810021897.4A CN108257977B (zh) 2018-01-10 2018-01-10 显示背板及其制作方法、显示面板和显示装置
TW107134771A TWI683164B (zh) 2018-01-10 2018-10-02 顯示背板及其製作方法、顯示面板和顯示裝置
US16/170,470 US10886409B2 (en) 2018-01-10 2018-10-25 Display backplate and fabrication method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810021897.4A CN108257977B (zh) 2018-01-10 2018-01-10 显示背板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN108257977A true CN108257977A (zh) 2018-07-06
CN108257977B CN108257977B (zh) 2021-01-01

Family

ID=62726131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810021897.4A Active CN108257977B (zh) 2018-01-10 2018-01-10 显示背板及其制作方法、显示面板和显示装置

Country Status (3)

Country Link
US (1) US10886409B2 (zh)
CN (1) CN108257977B (zh)
TW (1) TWI683164B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137233A (zh) * 2019-05-28 2019-08-16 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示装置
WO2021120166A1 (zh) * 2019-12-20 2021-06-24 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN113130511A (zh) * 2019-12-30 2021-07-16 三星显示有限公司 薄膜晶体管基板和显示设备
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113629073A (zh) * 2021-07-27 2021-11-09 深圳市华星光电半导体显示技术有限公司 Tft背板与显示面板
CN113745343A (zh) * 2021-08-24 2021-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
EP3855501A4 (en) * 2018-09-21 2022-07-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY MODULE
CN115117098A (zh) * 2022-07-28 2022-09-27 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示设备
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof
US12074221B2 (en) 2021-07-26 2024-08-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108169947B (zh) * 2018-01-31 2023-04-21 京东方科技集团股份有限公司 阵列基板及其制造方法、触控显示装置
CN109037297B (zh) * 2018-08-09 2021-01-29 京东方科技集团股份有限公司 一种有机发光显示基板及其制作方法
CN110400809A (zh) * 2019-07-24 2019-11-01 深圳市华星光电半导体显示技术有限公司 TFT驱动背板及Micro-LED显示器
CN112366222B (zh) 2020-11-11 2024-03-15 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
TWI850141B (zh) * 2023-11-02 2024-07-21 友達光電股份有限公司 透明顯示裝置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716635A (zh) * 2004-06-29 2006-01-04 三星Sdi株式会社 薄膜晶体管及其制备方法
CN101022094A (zh) * 2007-03-20 2007-08-22 友达光电股份有限公司 平面显示器的半导体结构及其制造方法
CN101022095A (zh) * 2007-03-29 2007-08-22 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
US20110147757A1 (en) * 2009-12-17 2011-06-23 Samsung Mobile Display Co., Ltd. Array substrate of display device
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103293790A (zh) * 2013-05-27 2013-09-11 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板、显示装置
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN107275367A (zh) * 2016-04-08 2017-10-20 群创光电股份有限公司 显示装置
CN107331669A (zh) * 2017-06-19 2017-11-07 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP3399432B2 (ja) * 1999-02-26 2003-04-21 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
JP2002319679A (ja) * 2001-04-20 2002-10-31 Semiconductor Energy Lab Co Ltd 半導体装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716635A (zh) * 2004-06-29 2006-01-04 三星Sdi株式会社 薄膜晶体管及其制备方法
CN101022094A (zh) * 2007-03-20 2007-08-22 友达光电股份有限公司 平面显示器的半导体结构及其制造方法
CN101022095A (zh) * 2007-03-29 2007-08-22 友达光电股份有限公司 液晶显示器的像素结构及其制造方法
US20110147757A1 (en) * 2009-12-17 2011-06-23 Samsung Mobile Display Co., Ltd. Array substrate of display device
CN103904086A (zh) * 2012-12-24 2014-07-02 上海天马微电子有限公司 一种薄膜晶体管阵列基板
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103293790A (zh) * 2013-05-27 2013-09-11 京东方科技集团股份有限公司 像素单元及其制备方法、阵列基板、显示装置
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN105679765A (zh) * 2016-01-12 2016-06-15 武汉华星光电技术有限公司 Tft阵列基板结构
CN107275367A (zh) * 2016-04-08 2017-10-20 群创光电股份有限公司 显示装置
CN107331669A (zh) * 2017-06-19 2017-11-07 深圳市华星光电半导体显示技术有限公司 Tft驱动背板的制作方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3855501A4 (en) * 2018-09-21 2022-07-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY MODULE
CN110137233A (zh) * 2019-05-28 2019-08-16 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示装置
US11744123B2 (en) 2019-05-28 2023-08-29 Hefei Boe Display Technology Co., Ltd. Array substrate and display device with light blocking layer including scattering particles
CN110137233B (zh) * 2019-05-28 2022-01-14 合肥京东方显示技术有限公司 阵列基板及其制备方法、显示装置
US20230103377A1 (en) 2019-12-20 2023-04-06 Hefei Boe Joint Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
WO2021120166A1 (zh) * 2019-12-20 2021-06-24 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
US11869411B2 (en) 2019-12-20 2024-01-09 Hefei Boe Joint Technology Co., Ltd. Display substrate, manufacturing method thereof, and display device
CN113491012A (zh) * 2019-12-20 2021-10-08 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN113491012B (zh) * 2019-12-20 2024-05-07 京东方科技集团股份有限公司 显示基板及其制作方法、和显示装置
CN113130511B (zh) * 2019-12-30 2026-01-09 三星显示有限公司 薄膜晶体管基板和显示设备
CN113130511A (zh) * 2019-12-30 2021-07-16 三星显示有限公司 薄膜晶体管基板和显示设备
WO2023004668A1 (zh) * 2021-07-26 2023-02-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
US12074221B2 (en) 2021-07-26 2024-08-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof, display panel
CN113629072A (zh) * 2021-07-26 2021-11-09 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN113629073A (zh) * 2021-07-27 2021-11-09 深圳市华星光电半导体显示技术有限公司 Tft背板与显示面板
CN113629073B (zh) * 2021-07-27 2023-08-01 深圳市华星光电半导体显示技术有限公司 Tft背板与显示面板
CN113745343B (zh) * 2021-08-24 2023-12-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN113745343A (zh) * 2021-08-24 2021-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof
US12250853B2 (en) * 2021-10-25 2025-03-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device with connected shielding layer and gate electrode layer and manufacturing method thereof
CN115117098A (zh) * 2022-07-28 2022-09-27 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示设备
CN115117098B (zh) * 2022-07-28 2026-02-03 合肥鑫晟光电科技有限公司 显示面板及其制作方法、显示设备

Also Published As

Publication number Publication date
TWI683164B (zh) 2020-01-21
TW201930983A (zh) 2019-08-01
CN108257977B (zh) 2021-01-01
US20190214504A1 (en) 2019-07-11
US10886409B2 (en) 2021-01-05

Similar Documents

Publication Publication Date Title
CN108257977A (zh) 显示背板及其制作方法、显示面板和显示装置
US10937816B2 (en) Switching element, manufacturing method thereof, array substrate and display device
US9601556B2 (en) Organic light emitting display device and method of manufacturing the same
US10566402B2 (en) Organic light-emitting diode display and method of manufacturing the same
CN103489894B (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN107516471B (zh) 发光面板
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
CN110416278B (zh) 显示基板及其制备方法、显示装置
US20140209894A1 (en) Thin film transistor and method for fabricating the same
KR20150075687A (ko) 어레이 기판
CN109427820A (zh) 一种基板及其制备方法、显示面板
US20150021591A1 (en) Thin film transistor and thin film transistor array panel including the same
TWI548100B (zh) 薄膜電晶體、顯示面板以及其製造方法
EP3451323B1 (en) Electrostatic discharge circuit, array substrate, and display device
CN108986747B (zh) 一种阵列基板、有机电致发光显示面板及显示装置
CN114823914A (zh) 阵列基板及其制作方法、显示面板
US12120916B2 (en) Display substrate, preparation method thereof, and display apparatus
US9054061B1 (en) Organic light emitting diode display device and method of fabricating the same
US10879329B2 (en) Semiconductor device, semiconductor substrate, luminescent unit, and display unit
CN112714960B (zh) 显示装置
CN104335113A (zh) 用于mofet的掩膜层级减少
CN113658958A (zh) 显示面板及其制备方法
CN104681564A (zh) 显示面板及应用其的显示装置
KR102142477B1 (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant