[go: up one dir, main page]

TWI301915B - - Google Patents

Download PDF

Info

Publication number
TWI301915B
TWI301915B TW090105734A TW90105734A TWI301915B TW I301915 B TWI301915 B TW I301915B TW 090105734 A TW090105734 A TW 090105734A TW 90105734 A TW90105734 A TW 90105734A TW I301915 B TWI301915 B TW I301915B
Authority
TW
Taiwan
Prior art keywords
film
data line
conductive film
region
light
Prior art date
Application number
TW090105734A
Other languages
English (en)
Inventor
Masao Murade
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001007910A external-priority patent/JP3501125B2/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TWI301915B publication Critical patent/TWI301915B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6706Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device for preventing leakage current 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Description

1301915 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(1 ) (發明所屬技術領域) 本發明關於主動矩陣驅動方式光電裝置之技術領域, 關於在畫素電極與畫素開關用薄膜電晶體(Thin Fnm Transistor,以下稱T F T )之間取得電氣導通,在基板上 之積層構造中具備儲存電容或遮光膜的光電裝置之技術領 域。 (習知技術) 習知以T F T驅動之主動矩陣驅動方式之液晶裝置等 光電裝置,當於T F T之閘極介由掃描線被供給掃描信號 時,T F T成〇N狀態,介由資料線供至半導體層之源極 區域的影像信號則介由該T F T之源極/汲極間被供至畫 素電極。上述影像信號之供給,僅能介由各T F T以極短 時間對每一畫素電極進行,因此爲使介由T F T供給之影 像信號之電壓,可於遠較該0 N狀態時間長之時間內被保 持,一般均於各畫素電極附加儲存電容。 又,構成TFT之半導體層之通道區域或通道區域與 源極/汲極之接合區域以及與其鄰接之源極/汲極之至少 一部分被射入光時,將產生光激起,該T F T之電晶體特 性,例如0 F F狀態之漏電流將變爲增加。因此,爲防止 光射入引起之T F T特性變化,例如投影機用途之透過型 光電裝置等強力之射入光被射入型之光電裝置情況下,隙 針對投射光之射入側,覆蓋包含T F T之通道區域的畫素 電極間之間隙區域地於對向基板設遮光膜,或將A 1膜等 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
4 - 1301915 A7 B7 五、發明説明(3 ) (請先閲讀背面之注意事項再填寫本頁) 斜之射入光或反射光,傾斜射入後於積層構造內將引起多 重反射,最後進入通道區域或通道鄰接區域爲其問題點。 特別是,以反射率極高之A 1膜構成之資料線覆蓋射入光 側情況下,資料線寬越大,對射入光之遮光越接近完美, 但是資料線寬越大,反射光於面臨資料線之T F T側反射 或繼續於面臨T F T下側之遮光膜之T F T側反射,最後 照射通道區域或通道鄰接區域之可能性變高,此爲需解決 之問題點。又,T F T下側之遮光膜寬越大,對反射光之 遮光越完美,但是T F T下側之遮光膜寬越大,斜向之射 入光於遮光膜內面反射或於資料線內面反射,最後照射通 道區域或通道鄰接區域之可能性變高,此爲需解決之問題 點。特別是,單位面積之射入光或反射光強度極高之投影 .機用途之光電裝置,就影像品質提升而言,此問題急需予 以解決。 本發明有鑑於上述問題點,目的在於提供可提升畫素 開口率之同時,增大儲存電容量,可顯示高品位影像之光 電裝置。 經濟部智慧財產局員工消費合作社印製 又,本發明目的在於提供一種,提升畫素開口率之同 時可減少射入光或反射光引起之畫素開關用T F T之特性 變化,可顯示高品位影像之光電裝置。 (1 )本發明之第1光電裝置,其特徵爲具備:形成 於基板上的掃描線; 與上述掃描線交叉的資料線;連接於上述掃描線與上 述資料線的薄膜電晶體;連接於上述薄膜電晶體之汲極區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " 1301915 A7 _ B7 _ 五、發明説明(4 ) 域的畫素電極;及積層於上述掃描線層與上述資料線層之 間的第1儲存電容。 (請先聞讀背面之注意事項再填寫本頁) 依本發明該構成,利用積層構造,於掃描線層與資料 線層間形成第1儲存電容,使儲存電容增大,據以提供可 顯示高品位影像之光電裝置。 (2) 本發明第1之光電裝置之其他態樣中,上述第 1儲存電容,係由:第1電容電極;連接上述第1電容電 極的絕緣膜;及與上述第1電容電極介由上述絕緣膜呈對 向配置,構成電連接上述薄膜電晶體之汲極區域與上述畫 素電極的中繼膜之第2電容電極。 依本發明該構成,形成第1儲存電容之第2電容電極 ,係以電連接薄膜電晶體之汲極區域與畫素電極之中繼膜 .構成,故可解決畫素電極與半導體層間距離過長電連接困 難之問題。又,第2電容電極可防止接觸孔開孔時之蝕刻 穿透。 經濟部智慧財產局員工消費合作社印製 (3) 本發明第1之光電裝置之其他態樣中,上述第 1儲存電容,係使上述薄膜電晶體之源極區域與上述資料 線之連接區域殘留,與上述薄膜電晶體之半導體層及上述 掃描線之各個區域重疊般形成。 依本發明該構成,於半導體層及掃描線之各區域重疊 般形成,可提升畫素開口率之同時,增大儲存電容。 (4 )本發明第1之光電裝置之其他態樣中,另具備 第2儲存電容,上述第2儲存電容係由:上述第2電容電 極;連接上述第2電容電極的絕緣膜;及與上述第2電容 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1301915 A7 __ B7 _ 五、發明説明(5 ) 電極介由絕緣膜呈對向配置,與上述掃描線由同一膜構成 的第3電容電極構成。 (請先閲讀背面之注意事項再填寫本頁) 依本發明該構成,利用形成第1儲存電容之第2電容 電極及掃描線層形成第2儲存電容,故可於基板厚度方向 疊層儲存電容,即使畫素間距微細化,亦可於非畫素開口 區域內構築較大儲存電容。又,第3電容電極,係和掃描 線由同一膜構成,故可藉較少層數積層構造構築儲存電容 0 (5 )本發明第1之光電裝置之其他態樣中,上述第 3第3電容電極,係使上述薄膜電晶體之汲極區域與上述 第2電容電極之連接區域殘留,與上述掃描線並行地形成 〇 依本發明該構成,第3電容電極,係與掃描線並行形 成,可利用非畫素開口區域增大儲存電容。 (6 )本發明第1之光電裝置之其他態樣中,上述第 3電容電極,係與上述第1電容電極電連接。 依本發明該構成,第1電容電極與第3電容電極不存 在電位變動,可防止對薄膜電晶體特性之影響於未然。 經濟部智慧財產局員工消費合作社印製 (7 )本發明第1之光電裝置之其他態樣中,上述第 3電容電極與上述第1電容電極間之電連接部,係位於上 述資料線之下方區域。 依本發明該構成,畫素電極間之間隙區域中資料線下 方之所謂無法用作爲各畫素開口區域之區域,可被利用作 爲第3電容電極與第1電容電極之連接,對畫素高開口率 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1301915 A7 _____ B7 五、發明説明(6 ) 化之達成極有利。 (請先閲讀背面之注意事項再填寫本頁) (8 )本發朋第1之光電裝置之其他態樣中,上述第 3電容電極,係由沿上述掃描線延伸之第1電容線之一部 分構成;上述第1電容電極,係由沿上述掃描線延伸之第 2電容線之一部分構成;上述第1電容線及上述第2電容 線,係延伸設置在配置有上述畫素電極之畫素顯示區域周 邊而被電連接。 依本發明該構成,包含沿掃描線配列之多數第3電容 電極的第1電容線,與包含沿掃描線配列之多數第1電容 電極的第2電容線,係於影像顯示區域外側互爲電連接, 第3電容電極與第1電容電極較簡單且確實可介由第1極 第2電容線互爲電連接。又,於影像顯示區域內不必設兩 者連接用接觸孔,故可增大儲存電容。 (9 )本發明第1之光電裝置之其他態樣中,另具備 第3儲存電容,上述第3儲存電容係由:上述第3電容電 極;連接上述第3電容電極的絕緣膜;及與上述第3電容 電極介由上述絕緣膜呈對向配置,與上述半導體層由同一 膜構成的第4電容電極構成。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,利用形成第2儲存電容之第3電容 電極及半導體層形成第3儲存電容,故可於基板厚度方向 疊層儲存電容,即使畫素間距微細化,亦可於非畫素開口 區域內構築較大儲存電容。又,第4電容電極,係和半導 體層由同一膜構成,故可藉較少層數積層構造構築儲存電 容。 本紙張尺度適用中國國家標準(CNS)A4規格(210x297公^ 1301915 A7 B7 五、發明説明(7 ) (1 0 )本發明第1之光電裝置之其他態樣中,上述 第4電容電極,係由上述薄膜電晶體之汲極區域延伸形成 〇 (請先閲讀背面之注意事項再填寫本頁) 依本發明該構成,可利用薄膜電晶體之汲極區域形成 儲存電容。 (1 1 )本發明第1之光電裝置之其他態樣中,上述 第4電容電極,係與上述掃描線並行形成。 依本發明該構成,第3電容電極係與掃描線並行形成 ,可利用非畫素開口區域增大儲存電容。 (1 2 )本發明第1之光電裝置之其他態樣中,上述 第2儲存電容之電容量,係小於上述第1儲存電容及上述 第3儲存電容之各電容量。 依本發明該構成,將以第1電容電極與和掃描線由同 一膜構成之第3電容電極構成之第2儲存電容設爲較小, 在不影響T F T之誤動作情況下可形成電容。 經濟部智慧財產局員工消費合作社印製 (1 3 )本發明第1之光電裝置之其他態樣中,另具 備第4儲存電容,上述第4儲存電容係由:與上述半導體 層由同一膜構成之上述第4電容電極;連接上述第4電容 電極的絕緣膜;及與上述第4電容電極介由上述絕緣膜呈 對向配置,遮蔽上述半導體層的第5電容電極構成。 依本發明該構成,利用與形成第3儲存電容之半導體 層由同一膜構成之第4電容電極,及遮光半導體層之遮光 膜形成第4儲存電容,故可於基板厚度方向疊層儲存電容 ,即使畫素間距微細化,亦可於非畫素開口區域內構築較 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) - 10 - 1301915 A7 B7 五、發明説明(8 ) (請先閱讀背面之注意事項再填寫本頁) 大儲存電容。又,第5電容電極,係由遮光膜構成,故可 藉較少層數積層構造構築儲存電容。另外,遮光膜,至少 由基板側看通道區域被覆蓋,故可有效防止基板側之回折 光射入通道區域,使薄膜電晶體特性變化。 (1 4)本發明第1之光電裝置之其他態樣中,上述 第5電容電極,係在畫素顯示區域周邊電連接上述第1電 容電極。 依本發明該構成,上述第1電容電極、第5電容電極 ,甚而第3電容電極可設爲共通電位,可形成穩定之儲存 電容。 (1 5 )本發明第1之光電裝置之其他態樣中,另具 備第5儲存電容,上述第5儲存電容係由:上述第1電容 電極;積層於上述第1電容電極的絕緣膜;及與上述第1 電容電極介由上述絕緣膜呈對向配置,構成上述畫素電極 的第6電容電極構成。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,利用形成第1儲存電容之第1電容 電極,及畫素電極形成第5儲存電容,故可於基板厚度方 向疊層儲存電容,即使畫素間距微細化,亦可於非畫素開 口區域內構築較大儲存電容。又,第6電容電極,係由畫 素電極構成,故可藉較少層數積層構造構築儲存電容。 (1 6 )本發明第1之光電裝置之其他態樣中,上述 第5儲存電容,係在一畫素之略全周範圍內形成。 依可利用一畫素之周邊區域增大儲存電容。 (1 7)本發朋第2光電裝置,其特徵爲具備:形成 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1301915 A7 _____ B7 五、發明説明(9 ) (請先閲讀背面之注意事項再填寫本頁) 於基板上的掃描線;形成於上述基板上的資料線;連接於 上述資料線的薄膜電晶體;連接於上述薄膜電晶體之汲極 區域的畫素電極;上述薄膜電晶體之通道區域,於上述通 道區域上介由聞極絕緣膜配置上述掃描線;及構成儲存電 容之電容電極的遮光性導電膜,上述導電膜係較上述掃描 線配置於更上方,覆蓋上述薄膜電晶體之至少通道區域。 依本發明該構成,基板上形成之通道區域上,依序積 層閘極絕緣膜、掃描線、導電膜。此種積層構造中,藉遮 光性導電膜可遮斷通道區域。又,導電膜,亦作爲儲存電 容之電容電極功能,因此可藉較少層數之積層構造充分進 行通道區域之遮光,且可構築儲存電容。 (1 8 )本發明第2之光電裝置之其他態樣中,上述 .導電膜,係覆蓋上述薄膜電晶體之通道區域、上述薄膜電 晶體之源極區域與上述通道區域間之接合區域、上述薄膜 電晶體之汲極區域與上述通道區域間之接合區域、及鄰接 上述各接合區域的源極區域及上述汲極區域中之至少之一 部分。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,不僅通道區域,包含源極/汲極區 域與通道區域之接合區域,及與該接合區域鄰接之源極/ 汲極區域之至少一部分被以導電膜覆蓋.,例如即使對 L D D構造之薄膜電晶體中之低濃度區域之射入光亦可充 分遮光,可減少薄膜電晶體之特性變化。 (1 9 )本發明第2之光電裝置之其他態樣中,上述 儲存電容,係由:構成上述儲存電容之一方電容電極的第 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " -12- 1301915 A7 __ B7 _ 五、發明説明(10 ) (請先閲讀背面之注意事項再填寫本頁) 1導電膜;及構成上述儲存電容之另一方電容電極的第2 導電膜;上述第2導電膜,係電連接成爲上述汲極區域之 半導體層與上述畫素電極。 依本發明該構成,成爲上述儲存電容之另一方電極之 第2導電膜,係作爲汲極區域及畫素電極之中繼導電膜之 功能,故可防止連接畫素電極與汲極區域之接觸孔開孔時 之蝕刻穿透。亦即,汲極區域,係介由汲極區域上形成之 接觸孔連接第2導電膜,畫素電極,係介由第2導電膜上 形成之接觸孔連接第2導電膜,需2個接觸孔,接觸孔爲 短距離,故蝕刻深度控制容易,可防止穿透。 (2 0 )本發明第2之光電裝置之其他態樣中,上述 第2導電膜,係覆蓋上述薄膜電晶體之通道區域、上述薄 .膜電晶體之源極區域與上述通道區域間之接合區域、上述 薄膜電晶體之汲極區域與上述通道區域間之接合區域、及 鄰接上述各接合區域的源極區域及上述汲極區域中之至少 之一部分。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,通道區域,係由其上方配置之掃描 線,及第1導電膜遮光,再度由掃描線與第1導電膜間配 置之第2導電膜進行遮光,可藉3重膜遮光,通道區域之 遮光效果更能提升。 (2 1 )本發明第2之光電裝置之其他態樣中,上述 通道區域,係由介由絕緣膜較上述第1導電膜配置於更上 方之上述資料線所覆蓋。 依本發明該構成,通道區域,係由其上方配置之掃描 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -13- 1301915 A7 B7 五、發明説明(11 ) (請先閲讀背面之注意事項再填寫本頁} 線,及第1導電膜遮光,又,除第2導電膜之外,再由其 上配置之資料線進行遮光,可藉4重膜進行遮光,通道區 域之遮光效果更能提升。而且,於第1導電膜上方配置資 料線,可抑制第1導電膜之光吸收引起之溫度上升。 (2 2 )本發明第2之光電裝置之其他態樣中,另具 有和上述掃描線以同一膜構成之第3導電膜,上述第3導 電膜,係介由層間絕緣膜與上述第2導電膜呈對向配置。 依本發明該構成,藉第1導電膜與第2導電膜之重疊 增加儲存電容之外,第2導電膜與第3導電膜介由層間絕 緣膜對向配置,故可於基板厚度方向疊層儲存電容,即使 畫素間距微細化,亦可於非畫素開口區域內構築較大儲存 電容。又,第3導電膜,係和掃描線由同一膜構成,故可 藉較少層數積層構造構築儲存電容。 (2 3 )本發明第2之光電裝置之其他態樣中,另具 有和上述汲極區域以同一膜構成之第4導電膜,上述第4 導電膜,係介由上述閘極絕緣膜與上述第3導電膜呈對向 配置。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,與第3導電膜介由閘極絕緣膜對向 配置和汲極區域由同一膜構成之第4導電膜,可於基板厚 度方向再度疊層儲存電容,亦即,第1導電膜與第2導電 膜之疊層之儲存電容,及第2導電膜與第3導電膜之疊層 之儲存電容,及第3導電膜與第4導電膜之疊層之儲存電 容,使於基板厚度方向疊層儲存電容,故即使畫素間距微 細化,亦可於非畫素開口區域內構築較大儲存電容。又, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ' -14 - 1301915 A7 B7 五、發明説明(12) 第4導電膜,係和汲極區域由同一膜構成,故可藉較少層 數積層構造構築儲存電容。 (請先閲讀背面之注意事項再填寫本頁) (2 4 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜與上述第3導電膜係互爲電連接。 依本發明該構成,可挾持第2導電膜形成2個儲存電 容。 (2 5 )本發明第2之光電裝置之其他態樣中,上述 第2導電膜與上述第4導電膜係互爲電連接。 依本發明該構成,可挾持第3導電膜形成2個儲存電 容。. (2 6 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜與上述第3導電膜係互爲電連接,上述第2導 電膜與上述第4導電膜係互爲電連接。 依本發明該構成,於基板厚度方向配列之第i導電膜 與第3導電膜,及第2導電膜與第4導電膜,係構築梳齒 狀咬合形狀之儲存電容。因此,於非畫素開口區域可構築 更大儲存電容。 經濟部智慧財產局員工消費合作社印製 (2 7 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜係被上述通道區域覆蓋,於上述通道區域及其 附近區域上,就平面看上述資料線係未露出於上述第1導 電膜般形成。. 依本發明該構成,第1導電膜覆蓋上述通道區域,故 即使對斜向射入光亦可防止其射入通道區域。而且,於通 道區域上,就平面看資料線形成不突出於第1導電膜。資 本&張尺度適财關家標準(CNS ) A4規格(21G X 297公釐)— -- -15- 1301915 A7 B7 五、發明説明(13) (請先閲讀背面之注意事項再填寫本頁) 料線與第1導電膜,位於更接近通道區域之第1導電膜形 成更寬,故可防止斜向射入光之射入通道區域,而且可防 止資料線之反射光射入通道區域。 (2 8 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜,係由反射率較上述資料線低之膜構成。 依本發明該構成,第1導電膜之反射率低於資料線之 反射率,故斜向回折光引起之射入通道區域之反射光或多 重反射光,如本發明般於第1導電膜下方面被反射之情況 ,和在資料線下方面被反射之情況比較,因反射率較低而 被衰減部分之光被射入,故可抑制反射光之影像。亦即, 本發明情況下,即使第1導電膜下方側引起之反射光或多 重反射光射入通道區域,該光之強度亦被衰減,故可抑制 薄膜電晶體之特性變化。又,對斜向射入光,亦可藉擴大 第1導電膜之寬,充分進行通道區域之遮光。 (2 9 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜及上述資料線,係由至少含有A 1之膜構成。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,使射入光由資料線及第1導電膜反 射,可防止光電裝置之溫度上升,又,第1導電膜可構成 低電阻。 (3 0 )本發明第2之光電裝置之其他態樣中,另具 有在上述基板上較上述半導體層配置於更下方之底層遮光 膜,上述底層遮光膜,由上述基板之相反側看時至少覆蓋 上述通道區域之同時,於上述通道區域及其附近區域上, 就平面看上述底層遮光膜係未露出於上述第1導電膜般形 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) -16- 1301915 A7 B7 _ 五、發明説明(14) 成。 (請先閲讀背面之注意事項再填寫本頁) 依本發明該構成,於通道區域上方形成掃描線,第1 導電膜,資料線,故可防止光由上方照射通道區域,又, 於通道區域下方配置底層遮光膜,通道區域可被上下遮光 。特別是,底層遮光膜覆蓋通道區域,因此藉底層遮光膜 可防止來自基板相反側之光(回折光)照射通道區域。又 ,於通道區域及其近接區域,就平面看底層遮光膜形成不 較第1導電膜突出,可防止射入光於底層遮光膜反射照射 於通道區域。又,即使因多重反射而存在照射通道區域之 斜向回折光時,其大部分被反射率低之第1導電膜反射而 射入通道區域,於通道區域被射入衰減過之光,可防止反 射率高之資料線反射之光被照射於通道區域。因此,即使 .發生多重反射,亦可極度抑制對通道區域之影響。 (3 1 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜與上述底層遮光膜中至少一方係由高熔點金屬 構成。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,第1導電膜或底層遮光膜,係由例 如包含非透明高熔點金屬之T i 、C r、W、T a、Μ 〇 、及Ρ b等之至少一種的金屬單體、合金、金屬矽化物等 構成。因此,藉高溫處理,第1導電膜或底層遮光膜不會 被破瓌、溶融。例如資料線材料一般使用A 1,其資料線 之反射率大於8 〇 %,但本發明中,構成第1導電膜之 T i、C r、W等之高熔點金屬之反射率較其顯著低,故 可充分發揮效果。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公楚) '~ -17- 1301915 A7 B7 五、發明説明(15) (請先閲讀背面之注意事項再填寫本頁) (3 2 )本發明第2之光電裝置之其他態樣中,於上 述資料線下方,上述第1導電膜與上述第2導電膜係略同 尺寸。 依本發明該構成,第1導電膜之尺寸與第2導電膜略 相同,因此藉第1導電膜之內面反射可防止光侵入通道層 ,而且第2導電膜與第1導電膜略同尺寸,第1導電膜之 面積可增大,儲存電容可增大。 (3 3 )本發明第2之光電裝置之其他態樣中,上述 第1導電膜,係由配置有上述畫素電極之影像顯示區域朝 其周圍延伸設置且於該周邊區域連接定電位源。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,第1導電膜,不僅作爲遮光膜功能 ,亦爲儲存電容之一方電極,且作爲電容線功能,故可用 較少層數之積層構造充分進行通道區域之遮光,且電容線 可構築具備連接定電位源之電容電極的儲存電容。此時, 可由第1導電膜構成電容電極,或由與第1導電膜不同之 導電膜構成電容電極或其他電容線(互爲冗長之電容線) 。而且,遮光區域(各畫素之非開口區域)可有效利用將 電容電極連接定電位源。又,該定電位源,若利用設於周 邊區域之資料線驅動電路、掃描線驅動電路等周邊電路用 定電位源,則不必設專用定電位源,較有效。 (3 4 )本發明第2之光電裝置之其他態樣中,上述 第3導電膜,係由沿上述掃描線由上述影像顯示區域朝其 周圍延伸設置且於該周邊區域連接定電位源的電容線構成 ,第1導電膜,係連接上述電容線。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) -18- 1301915 A7 B7 五、發明説明(16 ) (請先閱讀背面之注意事項再填寫本頁) 依本發明該構成,第1導電膜,係連接電容線,可介 由電容線將第1導電膜電位保持一定,即使第1導電膜配 置於通道區域附近,亦可預先防止因第1導電膜之電位變 動對薄膜電晶體之特性之不良影響。又,第1導電膜用作 爲電容電極時,第1導電膜之電位可由電容線固定,可作 爲電容電極之良好功能。 (3 5 )本發明第2之光電裝置之其他態樣中,上述 底層遮光膜,係由遮光性導電膜搆成,依每一畫素連接上 述電容線。 依本發明該構成,底層遮光膜,係依每一畫素連接電 容線,可介由電容線將底層遮光膜之電位保持一定,即使 底層遮光膜配置於通道區域附近,亦可預先防止因底層遮 光膜之電位變動對薄膜電晶體之特性之不良影響。又,底 層遮光膜用作爲電容電極時,底層遮光膜之電位可由電容 線固定,可作爲電容電極之良好功能。 經濟部智慧財產局員工消費合作社印製 (36)本發明第3光電裝置,其特徵爲具備:薄膜 電晶體;介由第1連接部電連接上述薄膜電晶體之半導體 層的資料線;與上述薄膜電晶體之半導體層重疊的掃描線 ;介由第2連接部電連接上述薄膜電晶體之半導體層的資 料線;及避開上述第1連接部及上述第2連接部而配置於 上述資料線及上述掃描線之區域的遮光膜。 依本發明該構成,藉遮光膜可遮蔽畫素電極周邊發生 之對比不良區域。 (3 7 )本發明第3之光電裝置之其他態樣中,上述 本^氏張尺度適用中國國家標準(CNS ) A4規格(21〇Χ297公釐) -19- 1301915 Α7 五、發明説明(17) Μ光膜,係與上述畫素電極之緣部重疊。 (請先閲讀背面之注意事項再填寫本頁) 依本發明該構成,藉遮光膜遮蔽資料線及掃描線之區 域,可界定非開口區域。 (3 8 )本發明第3之光電裝置之其他態樣中,另於 上述半導體層下方具有下部遮光膜,上述薄膜電晶體之至 少〜部分係被上述遮光膜及上述下部遮光膜挾持。 依本發明該構成,藉遮光膜及下部遮光膜防止光射入 薄膜電晶體,可抑制薄膜電晶體之特性變化。 (3 9 )本發明第3之光電裝置之其他態樣中,上述 下部遮光膜,係沿上述資料線及上述掃描線之至少一方延 伸設置。 依本發明該構成,僅以具薄膜電晶體之基板,可提升 非畫素開口區域之遮光性。 (4 0 )本發明第3之光電裝置之其他態樣中,上述 下部遮光膜之至少面對上述薄膜電晶體測之面,係以反射 防止膜形成。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,當射入光照射下部遮光膜時,藉反 射防止膜可防止光反射至薄膜電晶體之通道區域或通道鄰 接區域。 (4 1 )本發明第3之光電裝置之其他態樣中,另具 有構成上述半導體層與上述畫素電極間之電連接的導電性 中繼膜。 依本發明該構成,連接畫素電極與汲極區域之接觸孔 開孔引起之蝕刻串可被防止。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -20- 1301915 A7 B7 五、發明説明(18) (請先閱讀背面之注意事項再填寫本頁) (4 2 )本發明第3之光電裝置之其他態樣中,上述 中繼膜,係避開連接上述半導體層及上述資料線之上述第 1連接部,而配置於上述資料線及上述掃描線之區域。 依本發明該構成,可確保連接半導體層與資料線之第 1連接部之區域,可提升遮光性能。 (4 3 )本發明第3之光電裝置之其他態樣中,上述 中繼膜,係配置於避開上述遮光膜之連接上述半導體層與 上述畫素電極之上述第2連接部之區域。 依本發明該構成,對遮光膜無法遮光之半導體層與畫 素電極間之第2連接部之區域可施以遮光,故沿掃描線之 區域可完全被遮光。 (4 4 )本發明第3之光電裝置之其他態樣中,上述 資料線係以遮光性材料形成。 依本發明該構成,可更提升遮光性能。 (4 5 )本發明第3之光電裝置之其他態樣中,於上 述資料線與上述畫素電極間形成間隙,上述遮光膜係配置 於上述間隙之區域。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,資料線與畫素電極間之寄生電容可 減少,同時可以遮光膜遮蔽其間,可界定畫素開口區域。 (4 6 )本發明第3之光電裝置之其他態樣中,上述 資料線,係配置於避開上述遮光膜之連接上述半導體層與 上述資料線之上述第1連接部之區域。 依本發明該構成,對遮光膜無法遮光之半導體層與資 料線間之第1連接部之區域可施以遮光,故沿資料線之區 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -21 - 1301915 A7 B7 五、發明説明(19) 域可完全被遮光。 (請先閲讀背面之注意事項再填寫本頁) (4 7 )本發明第3之光電裝置之其他態樣中,非畫 素開口區域,係由上述遮光膜及上述下部遮光膜形成。 依本發明該構成,遮光膜與下部遮光膜間之距離越短 ,薄膜電晶體之遮光性能越能提升。 (4 8 )本發明第3之光電裝置之其他態樣中,上述 掃描線,係延伸於上述非畫素開口區域之略中心。 依本發明該構成,和掃描線以同一膜形成儲存電容茲 電容電極若不必形成,則掃描線可沿非畫素開口區域之略 中心延伸,薄膜電晶體之通道區域及其附近之遮光性能更 能提升。 (4 9 )本發明第3之光電裝置之其他態樣中,在包 含上述薄膜電晶體之通道區域之周邊,於上述遮光膜之內 側存在有上述中繼膜,於上述中繼膜之內側區域存在有上 述下部遮光膜。 經濟部智慧財產局員工消費合作社印製 依本發明該構成,由遮光膜側射入之光,不直接照射 下部遮光膜,因此可減低下部遮光膜反射之光之射入薄膜 電晶體。 (5 0 )本發明第3之光電裝置之其他態樣中,上述 半導體層,係位於上述資料線之內側區域。 依本發明該構成,半導體層形成於資料線區域內,可 減低光射入半導體層。伴隨此,半導體層不延伸於掃描線 ,因此非畫素開口區域可構成窄間距之同時,遮光性能可 提升。 本紙張尺度適用中.國國家標準(CNS ) A4規格(210X297公釐) -22- 1301915 A7 _____ B7 五、發明説明(20) (發明之實施形態) 以下依圖面說明本發明之實施形態。 (第1實施形態) 參照圖1 一圖1 1說明本發明光電裝置之一例之液晶 裝置之構成。圖1係構成液晶裝置之影像顯示區域之矩陣 狀形成之多數畫素中各種元件、配線等之等效電路圖。圖 2係形成有資料線、掃描線、畫素電極等之τ F T陣列基 板之鄰接之多數畫素群之平面圖。圖3係圖2之A — A,線 斷面圖。圖3中,各層或各構件以可於圖面上辨識之尺寸 描繪,故各層或各構件之縮尺不同。 於斷1,構成本實施形態之液晶裝置之影像顯示區域 的矩陣狀形成之多數畫素,係形成有畫素電極9 a極控制 畫素電極9 a之T F T 3 0,被供給有影像信號之資料線 6 a係電連接τ F T 3 0之源極。寫入資料線6 a之影像 號S 1、S 2 ........ s η係依線順序被供給亦可,對 鄰接之多數資料線6 a依每一群供給亦可·又,於 T F T 3 0之閘極電連接掃描線3 a,以特定時序,將掃 描信號G 1、G 2 ........G m依線順序施加。畫素電極 9 a係電連接τ F T 3 0之汲極,令開關元件之 T F T 3 0僅關閉一定期間,據以將由資料線6 a供給之 影像信號S 1、S 2 ........ S η以特定時序寫入。介由 畫素電極9 a寫入液晶之特定位準之影像信號S 1、S 2 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 零裝· 訂 經濟部智慧財產局員X消費合作社印製 1301915 A7 B7 五、發明説明(21 ) ........S η,係於對向基板(後述)上形成之對向電極 (請先閲讀背面之注意事項再填寫本頁) (後述)間被保持一定期間。液晶,係依施加之電壓位準 變化分子集合之配向或秩序,據以調變光,或顯示階層者 。常白模態情況下,射入光之透過光量隨施加之電壓減少 ,常黑模態情況下,射入光之透過光量隨施加之電壓增加 ,全體而言由液晶裝置射出響應於影像信號之對比。爲防 止保持之影像信號之漏電,和畫素電極9 a與對向電極間 形成之液晶電容並列地附加儲存電容7 0。儲存電容7 0 ,係在電連接畫素電極9 a之一方電容電極,與電連接被 供給定電位之電容線3 0 0之另一方電容電極間介由介電 體膜形成。藉該儲存電容7 0,例如畫素電極9 a之電壓 被保持較源極電壓施加時間長3位數之時間。依此則保持 特性更改善,可實現對比高之液晶裝置。 經濟部智慧財產局員工消費合作社印製 圖2中,於液晶裝置之T F T陣列基板上設矩陣狀多 數透明之畫素電極9 a (畫素電極端9 a’以虛線部表示) ,沿畫素電極9 a之縱橫境界設置資料線6 a、掃描線 3a。半導體層la之中與通道區域la’ (圖中右下斜 線區域)對向般配置掃描線3 a,掃描線3 a作爲閘極功 能。如上述分別於掃描線3 a與資料線6 a之交叉處,掃 描線3 a之一部分作爲閘極,設置與通道區域1 a ’對向 配置之T F T 3 0。畫素電極9 a,係以中間導電膜之中 繼膜8 0 a爲中繼,介由接觸孔8 a及8 b電連接半導體 層1 a之汲極。資料線63,介由接觸孔5電連接後述之 多晶矽膜構成之源極區域。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -24- 經濟部智慧財產局員工消費合作社印製 1301915 A7 B7__ 五、發明説明( 22) 又,介由由半導體層1 a延伸之電容電極1丨(第4 電容電極)及後述之閘極絕緣膜至少部分重疊般,設置和 掃描線3 a由同一膜構成之電容電極3 b (第3電容電極 )亦可。依此則可形成圖1之儲存電容7 〇之至少一部分 〇 又,於圖2之粗線所示區域,使沿掃描線3 a通過 TFT3 0之下側般設底層遮光膜1 1 a。更具體言之爲 ,底層遮光膜1 1 a,係設於由T F T陣列基板側看分別 至少覆蓋TFT之通道區域la’及該通道區域la’與 源極及汲極區域之接合區域之位置。又,沿掃描線3 a之 方向由畫素電極9 a被以矩陣狀形成之影像顯示區域向其 周圍延伸設置,於周邊區域連接定電位源亦可。如上述將 底層遮光膜1 1 a之電位固定於定電位,可防止 T F T 3 0之誤動作。定電位源有例如供至驅動該液晶裝 置之周邊電路,例如掃描線驅動電路、資料線驅動電路等 之負電源、正電源等之定電位源,接地電源,或供至對向 電極之定電位源等。電位位準較好設爲供至掃描線3 a之 掃描信號之〇 F F位準。依此則與掃描線3 a之間幾乎不 發生寄生電容,供至掃描線3 a之掃描信號幾乎不發生延 遲。 本實施形態中,特別在右上斜線區域形成遮光性導電 膜(第1電容電極)9 0 a。遮光性導電膜9 〇 a,形成 於掃描線3 a與資料線6 a間之層間,除接觸孔&及接觸 孔8 b之形成區誤以外,與資料線6 a或掃描線3 a等之 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---- (請先閲讀背面之注意事項再填寫本頁)
-25- A7 B7 1301915 五、發明説明(23 ) 配線及T F T 3 0或儲存電容之形成區域由平面看可重疊 ,因此可實現T F T陣列基板上之遮光。又,遮光性導電 月旲9 〇 a,係沿掃描線3 a方向由影像顯不區域向其周圍 延伸,於周邊區域可連接定電位源。因此遮光性導電膜 9 〇 a可作爲圖1之電容線3 0 0之功能。又,介由接觸 孔9 5連接和掃描線3 a以同一膜形成之電容電極3 b, 藉供給定電位,可容易於電容電極1 f間隙形成儲存電容 7 〇。定電位源有例如供至驅動該液晶裝置之周邊電路, 例如掃描線驅動電路、資料線驅動電路等之負電源、正電 源等之定電位源,接地電源,或供至對向電極之定電位源 等。 如圖3斷面圖所示,本實施形態之液晶裝置,係具備 :構成檄勹弓之一例的透明之T F T陣列基板1 0,及與 其對向配置之透明之對向基板2 0。T F T陣列基板1 0 ,由例如石英基板或玻璃基板或矽基板等構成,對向基板 2 0係由例如玻璃基板或石英基板構成。於T F T陣列基 板1 0,設I T〇等透明導電膜構成之畫素電極9 a,液 晶層5 0使用T N ( Twisted Nematic )液晶時,於畫素電 極9 a表面設施以摩擦處理等之特定配相處裡的配向膜 16。 另外,於對向基板2 0,於全面設I T〇等透明導電 膜構成之對向電極2 1,於對向電極2 1表面設施以摩擦 處理等之特定配相處裡的配向膜2 2。 於T F T 3 0對向位置,於T F T陣列基板1 0與 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1301915 A7 B7 五、發明説明(26) (請先閱讀背面之注意事項再填寫本頁) C V D ( Chemical Vapor Deposition )等形成亦可。於鬧極 絕緣膜2配置例如注入磷之低電阻多晶矽膜形成之掃描線 3 a,與半導體層1 a重疊之部分之掃描線3 a作爲閘極 功能。 經濟部智慧財產局員工消費合作社印製 半導體層1 a上形成之閘極絕緣膜2及掃描線3 a上 ,藉C V D等沈積層間絕緣膜8 1,於高濃度汲極區域 1 e之特定位置,對閘極絕緣膜2及層間絕緣膜8 1開設 接觸孔8 a。介由接觸孔8 a電連接高濃度汲極區域1 e 與導電性中繼膜8 0 a。於中繼膜8 0 a依序沈積層間絕 緣膜9 1、層間絕緣膜4、層間絕緣膜7,對該層間絕緣 膜於中繼膜8 0 a (第2電容電極)之特定位置開設接觸 孔8 b。介由接觸孔8 b電連接中繼膜8 0 a與畫素電極 9 a。中繼膜8 0 a作爲電連接半導體層1 a與畫素電極 9 a之中間導電膜功能。藉中繼膜8 0 a,針對由畫素電 極9 a至半導體層1 a止之長距離,不需開設接觸孔,因 此可防止例如約5 0 n m之極薄膜厚之半導體層1 a之穿 透。又,接觸孔可分別開設,具接觸孔8 a極接觸孔8 b 之直徑可分別縮小之優點。因此,接觸孔8 a及接觸孔 8 b知形成區域較小即可,可提升畫素開口率,實現高精 細化。中繼膜8 0 a之材質,和底層遮光膜1 1 a同樣, 可以包含非透明高熔點金屬之Ti 、Cr、W、Ta、 Μ ο、及P b等之至少一種的金屬單體、合金、金屬矽化 物等構成,如此則亦可作爲遮光膜。又,鈾刻之選擇比高 ,故即使中繼膜8 〇 a以例如約5 0 n m之膜厚形成,於 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -29- 1301915 A7 B7 五、發明説明(27) (請先閲讀背面之注意事項再填寫本頁) 接觸孔8 b開孔時亦不會穿透中繼膜8 0 a。掃描線3 a 與中繼膜8 0 a絕緣用之層間絕緣膜8 1不會影響 T F T 3 〇之開關動作般形成例如約5 〇 〇 ^ m以上之膜 厚,則中繼膜8 0 a就平面看可設成與T F T 3 0或掃描 線3 a重疊。依此則可於資料線6 a下方且於構成 T F 丁 3 0之半導體層1 a附近進行遮光,故不會有射入 光直接照射通道區域1 a ’或其接合區域之低濃度源極區 域1 b及低濃度汲極區域1 c,或因資料線6 a等反射之 光被照射之情況。因此,可大幅降低T F T 3 0之〇F F 時之漏電流,提升保持特性。 經濟部智慧財產局員工消費合作社印製 本實施形態中,如圖3所示,於中繼膜8 0 a介由層 間絕緣膜9 1形成遮光性導電膜9 0 a。遮光性導電膜 .9 0 a,如上述可遮蔽除接觸孔5及8 b之非畫素開口區 域。又,遮光性導電膜9 0 a可作爲斷1之電容線3 0 0 功能,故於遮光性導電膜9 0 a與中繼膜8 0 a間可以層 間絕緣膜9 1作爲介電體膜形成儲存電容7 0之至少一部 分。亦即,中繼膜8 0 a及遮光性導電膜9 0 a作爲形成 儲存電容7 0之電極功能。又,於構成T F T 3 0之半導 體層1 a之最接近處累中繼膜8 0 a及遮光性導電膜 9 0 a之2層遮光。依此則可大幅降低T F T 3 0之 〇F F時之漏電流,對投射型投影機等強光源下使用之液 晶裝置極有利。遮光性導電膜9 0 a之材質,和底層遮光 膜1 1 a或中繼膜8 0 a同樣,以包含非透明高熔點金屬 之Ti、Cr、W、Ta、Mo、及Pb等之至少一種的 本紙張尺度適用中國國家標準(cns ) A4規格(21 ox297公釐) -30- 1301915 A7 B7 五、發明説明(30) (請先閱讀背面之注意事項再填寫本頁) 緣膜9 1可用氧化膜或氮化膜等絕緣性及介電係數高之膜 。又,中繼膜8 0 a以多晶矽膜形成,遮光性導電膜 9 0 a,其下層以多晶矽膜,上層以含高熔點金屬之遮光 膜之多層構造構成,則層間絕緣膜9 1可以多晶矽膜之連 續工程形成,可形成較少缺陷、緻密之絕緣膜。依此則裝 置缺陷減少,層間絕緣膜9 1 a可形成1 〇 〇 n m以下之 膜厚,第1儲存電容C 1更增大。 經濟部智慧財產局員工消費合作社印製 圖6係中繼膜8 0 a與電容電極3 b間形成之第2儲 存電容C 2。介電體膜用層間絕緣膜8 1。交叉斜線區域 實際上係第2儲存電容C 2之形成區域。電容電極3 b, 係於電連接半導體層Γ a與中繼膜8 0 a之接觸孔8 a之 區域,依各畫素分斷,於接觸孔9 5電連接上方之遮光性 導電膜9 0 a。如圖6所示,電容電極3 b以T字形形成 ,則可有效形成第2儲存電容C 2。層間絕緣膜8 1可用 氧化膜或氮化膜等絕緣性及介電係數高之膜。但是,電容 電極3 b係和掃描線3 a以同一膜形成,故第2儲存電容 C 2之可形成區域小於六5之第1儲存電容C 1之形成區 域。又,以中繼膜80 a遮蔽通道區域la’及其鄰接區 域時,爲防止T F T 3 〇之誤動作層間絕緣膜8 1之膜厚 需500nm以上,故第2儲存電容C2無法如第1儲存 電容C 1般增大。 圖7係電容電極3 b與電容電極1 f間形成之第3儲 存電容C 3。介電體膜用閘極絕緣膜2。交叉斜線區域實 際上係第3儲存電容C 3之形成區域。閘極絕緣膜2,如 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -33- 1301915 A7 _____ B7 _ 五、發明説明(31 ) (請先閲讀背面之注意事項再填寫本頁) 上述般,於1 0 0 0度以上高溫形成,故可形成緻密、高 絕緣性之膜。因此,第3儲存電容C 3之可形成面積,雖 大致和圖6之第2儲存電容C2之形成區域相同,但第3 儲存電容C 3可形成較第2儲存電容C 2大。又,在電連 接電容電極3 b與上方之遮光性導電膜9 0 a之接觸孔9 5之形成區域下方亦可形成第3儲存電容C 3。 又,如圖8所示,於電容電極1f與底層遮光膜 1 1 a間可形成第4儲存電容C 4。介電體膜用底層絕緣 膜1 2。交叉斜線區域實際上係第4儲存電容C 4之形成 區域。底層絕緣膜1 2以5 0 0 n m以下膜厚形成,則因 通道區域1 a ’與底層遮光膜1 1 a間之距離更接近, TFT3 0將因底層遮光膜1 1 a之電位而誤動作。因此 .令電容電極1 f與底層遮光膜1 1 a就平面看成重疊之區 域之底層絕緣膜1 2選擇性薄膜化,而增大第4儲存電容 C 4亦可。亦即,令半導體層1 a對向之底層絕緣膜1 2 之區域以外部分薄膜化,可增大第4儲存電容C 4。 經濟部智慧財產局員工消費合作社印製 又,如圖9所示,於畫素電極9 a與遮光性導電膜 9 0 a間可形成第5儲存電容C 5。介電體膜用層間絕緣 膜4及層間絕緣膜7。交叉斜線區域實際上係第5儲存電 容C 5之形成區域。層間絕緣膜4及層間絕緣膜7,例如 由N S G、P S G、B S G、B P S G等高絕緣性玻璃, 或氧化矽膜、氮化矽膜構成。但是資料線6 a形成於層間 絕緣膜4上,畫素電極9 a與資料線6 a間產生之寄生電 容將使顯示影像劣北,故需增厚層間絕緣膜7,但實際上 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) ~ ' -34- 1301915 Α7 Β7 五、發明説明(32) 第5儲存電容c 5無法如第1儲存電容C 1般增大。 (請先閲讀背面之注意事項再填寫本頁) 如上述,本實施形態之液晶裝置,係令形成儲存電容 7 〇之電容電極介由介電體膜積層,可形成由第1儲存電 容C 1至第5儲存電容C 5之5層構成之疊層型儲存電容 7 〇。依此則即使儲存電容形成用迂欲小,亦可有效形成 較大儲存電容7 0。本實施形態之液晶裝置,至少形成第 1儲存電容C 1即可。今後,隨畫素之高開口率化或微細 化進展,例如即使未形成電容電極3 b,依本實施形態之 構造使第1儲存電容C 1之介電體膜之層間絕緣膜9 1薄 膜化,即可得足夠之儲存電容7 0。因此,依本實施形態 可依光電裝置之目的、規格,由第1儲存電容C 1至第5 儲存電容C 5之儲存電容中選擇使用,此爲極其有利者。 經濟部智慧財產局員工消費合作社印製 如圖3所不般,資料線6 a,形成於較遮光性導電膜 9 0 a上方之層間絕緣膜4。又,資料線6 a,係於閘極 絕緣膜2、層間絕緣膜8 1、層間絕緣膜9 1及層間絕緣 膜7之特定處開設接觸孔5,介由該接觸孔5電連接半導 體層1 a之高濃度汲極區域1 e。又,資料線6 a被供給 影像信號,可由A 1等低電阻、高遮光性能之金屬膜或金 屬砂化物構成。 本實施形態之液晶裝置,除資料線6 a以外,可藉遮 光性導電膜9 0 a等界定非畫素開口區域之遮光區域。具 體言之爲,如圖1 0所示,與畫素電極9 a重疊頒形成遮 光性導電膜9 0 a,使遮蔽包含通道區域1 a ’之大部分 區域。又,可藉遮光性導電膜9 0 a遮蔽沿資料線6 a區 1301915 A7 _____B7 . 五、發明説明(33) (請先閲讀背面之注意事項再填寫本頁) 域之大部分,故不必如習知般僅以資料線6 a界定遮光區 域,資料線6 a與畫素電極9 a可介由層間絕緣膜7盡量 不重疊般構成。依此則資料線6 a與畫素電極9 a間之寄 生電容可大幅減少,不會有畫素電極9 a之電位變動引起 之顯示品質降低。但因遮光性導電膜9 〇 a形成於較資料 線6 a下方,電連接資料線6 a與半導體層1 a之接觸孔 5之形成區域無法遮光,因此接觸孔5之形成區域可令資 料線6 a與畫素電極9 a之一部分重疊般形成寬幅。接觸 孔5之形成區域位於通道區域1 a ’之最接近時,無法以 遮光性導電膜9 0 a充分遮蔽通道區域1 a ’附近,此情 況下,令接觸孔5之形成區域煙資料線6 a向遠離通道區 域1 a ’方向移動亦可。本實施形態中,具備即使接觸孔 經濟部智慧財產局員工消費合作社印製 .5之形成區域移動,於中繼膜8 0 a與遮光性導電膜 9 0 a之間形成之第1儲存電容C 1亦不會變化之優點。 又,遮光性導電膜9 0 a,無法設於電連接中繼膜8 0 a 與畫素電極9 a之接觸孔8 b之形成區域,該區域只需以 中繼膜8 0 a遮光即可。中繼膜8 0 a以多晶矽膜等光透 過性膜形成時,以底層遮光膜1 1 a遮光亦可。此時,接 觸孔8 b之形成區域,較好遠離通道區域1 a ’ 。如圖 1 0所示,在鄰接資料線6 a中間設接觸孔8 b即可,即 使射入光照射底層遮光膜1 1 a,亦無法到達通道區域 la’ 。畫素構成相對於資料線6 a可爲線對稱,因此例 如T N液晶之扭轉方向不同之液晶裝置組合成之投影機等 ,亦不會導致色斑點等之顯示品質降低。 ^紙張尺度適用中國國家標準(CNS ) A4規格(210'〆297公釐 1 -36 - 1301915 A7 B7 五、發明説明(34) (請先閲讀背面之注意事項再填寫本頁) 如上述,本實施形態中,可於T F T陣列基板1 0界 定遮光區域,如圖3所示般,不必於對向基板20設遮光 膜。因此T F T陣列基板1 0與對向基板2 0以機械貼合 時,即使定位偏移因對向基板2 0上無遮光膜,光透過區 域(開口區域)不會變化,可得穩定之畫素開口率,大幅 減少裝置不良。 又,本實施形態之液晶裝置,對射入光之射入角度可 採用較習知強之構造。以下參照圖1 1說明。圖1 1 ( 1 )係圖2之B — B ’線斷面圖。圖1 1 ( 2 )係習知構造。 圖1 1 ( 1 )及(2 )以同一縮尺表示。 一般,光照射半導體層1 a之通道區域時,於 T F T 3 0之〇F F狀態時,因光激發產生漏電流,寫入 畫素電極9 a之電荷保持能力降低。本實施形態之構成, 如圖1 1 ( 1 )所示,相對於射入光L 1設置遮光性導電 經濟部智慧財產局員工消費合作社印製 膜9 0 a,相對於來自T F T陣列基板1 〇之反射光L 2 設置底層遮光膜1 1 a,依此則可防止光照射半導體層 1 a。又,相對於射入光L 1之光量,反射光L 2僅照射 1 / 1 0 0以下之光量,故於通道區域及其近接區域,遮 蔽射入光L 1之遮光性導電膜9 0 a之寬W1,較底層遮 光膜1 1 a之寬w 2長。亦即,於通道區域及其近接區域 ,底層遮光膜1 1 a形成不突出遮光性導電膜9 0 a。又 ,半導體層1 a之寬W 3,於通道區域及其近接區域,係 形成較底層遮光膜1 1 a之寬W 2短,亦即,於通道區域 及其近接區域,由T F T陣列基板1 0側看被底層遮光膜 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X297公釐) -37- 1301915 A7 B7 五、發明説明(35) 1 1 a覆蓋。藉此種構成,即使射入光以某一角度射入, (請先閲讀背面之注意事項再填寫本頁) 亦可減低光到達半導體層1 a之可能性。本實施形態中, 遮光性導電膜9 0 a可形成於資料線6 a與半導體層1 a 之層間,相較於圖1 1 ( 2 )所示習知例之以資料線6 a 遮光通道區域情況,在通道區域之最近處更能遮光。就本 實施形態及習知例之射入光L 1之射入角度之餘裕度考量 如下,一般之射入光L 1,因半導體層1 a之寬W 3爲例 如1 u m之較短者,無法直接照射半導體層1 a。假設照 射半導體層1 a下方設置之底層遮光膜1 1 a之光被反射 而照射於半導體層1 a,圖1 1 ( 1 )之本實施形態及( 2 )之習知例所示底層遮光膜1 1 a之寬同爲W 2。又, 遮蔽射入光L 1用之本實施形態之遮光性導電膜9 0 a之 寬,與習知例之資料線6 a之寬同爲W 1。本實施形態中 經濟部智慧財產局員工消費合作社印製 ,底層遮光膜1 1 a與遮光性導電膜9 0 a之層間距離設 爲D 1,習知例之底層遮光膜1 1 a與資料線6 a之層間 距離爲D 2。本實施形態之底層遮光膜1 1 a與資料線 6 a間之層間距離設爲D 2,則有D 1 > D 2之關係。因 此,射入光L 1以同一角度射入情況下,因至底層遮光膜 1 1 a之層間距離較短,本實施形態中射入光L 1之角度 之餘裕度大。亦即,假設本實施形態之射入光L 1之餘裕 度角度爲R 1,.習知例之射入光L 1之餘裕度角度爲R 2 ,則有R 1 > R 2之關係,結果,因本實施形態之液晶裝 置,其射入光之射入角度之餘裕度大,即使今後之光學系 之小型化而射入角度變更大時亦可有效對應。又,本實施 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -38 - 1301915 A7 B7 五、發明説明(36 ) 形態中,於半導體層1 a之側面部介由絕緣膜形成遮光膜 亦可,對射入角度之對應更能提升。 (請先閲讀背面之注意事項再填寫本頁) 本實施形態之液晶裝置,不必如習知般以資料線6 a 遮光,於通道區域及其近接區域,資料線6 a之寬w 4可 較遮光性導電膜9 0 a之寬W 1短。亦即,具W 1 > w 4 之關係,於通道區域及其近接區域,資料線6 a可形成不 突出遮光性導電膜9 0 a,因此可事先防止資料線6 a反 射之光成散光照射於半導體層1 a。特別是遮光性導電膜 9 0 a,可由反射率較形成資料線6 a之A 1低之含有高 熔點金屬之膜形成,資料線6 a引起之散光可由遮光性導 電膜Θ〇a吸收。 經濟部智慧財產局員工消費合作社印製 又,本實施形態之液晶裝置,可於遮光性導電膜 9〇a下方形成中繼膜8 0 a,藉中繼膜8 0 a可遮蔽半 導體層1 a,遮光性能更能提升。此情況下,中繼膜 8 0 a之寬若設爲略同遮光性導電膜9 0 a之寬W1,則 更能提升遮光性能。又,萬一反射光L 2由T F T陣列基 板1 0側射入,習知例係以反射率高之資料線6 a作爲遮 光膜使用,資料線6 a下方反射之散光有可能照射半導體 層1 a,但本實施形態中,中繼膜8 〇 a以多晶矽膜或含 低反射之高熔點金屬膜形成可吸收光。依此則可大幅減少 內面反射之散光,不必擔心T F T 3 0之漏電引起之顯示 品質劣化。又,中繼膜8 0 a以低反射率膜形成,則遮光 性導電膜9 0 a和資料線6 a同樣以至少含高反射率之 A 1之膜形成亦可。如上述液晶裝置之遮光區域例如於可 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -39- 經濟部智慧財產局員工消費合作社印製 1301915 A7 B7 五、發明説明(42) 電極等被形成之T F T陣列基板之鄰接多數畫素群之平面 圖。圖2 0係圖1 9之A — A ’線斷面圖。於圖2 0,各層 或各構件爲能於圖面上可辨識而將各層或各構件之縮尺設 爲互異。和第1實施形態相同之構件附加同一符號,並省 略詳細說明。 第4實施形態,如圖1 9所示,在非畫素開口區域之 略中心設掃描線3 a及資料線6 a。半導體層1 a ,與掃 描線3 a交叉般配置於資料線6 a下方。如圖2 0所示, 資料線6 a與半導體層1 a之高濃度源極區域1 d,係於 資料線6 a下方介由接觸孔5電連接。半導體層1 a之高 濃度汲極區域1 e與中繼膜8 0 a,於資料線6 a下方, 係介由接觸孔8 a電連接。如上述般將半導體層1 a配置 於遮光性能之資料線6 a下方,可防止由對向基板2 0側 射入之光直接照射半導體層1 a。又,令半導體層1 a及 接觸孔5及8 a,相對於掃描線3 a方向之非畫素開口區 域及資料線6 a方向之非畫素開口區域之中心線形成線對 稱,則段差形狀相對於資料線6 a可構成左右對稱,液晶 之旋轉方樣引起之漏光之差不存在,此點極有利。 於半導體層1 a下方,介由底層絕緣膜1 2形成底層 遮光膜1 1 a。底層遮光膜1 1 a,係沿資料線6 3方向 及掃描線3 a方向,形成矩陣狀。半導體層1 a配置於底 層遮光膜1 1 a內側,可防止來自τ F T陣列基板1 〇側 之回折光之直接照射半導體層1 a。 中繼膜8 0 a,係由多晶矽膜或含高熔點金屬等之導 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
45- 1301915 A7 B7 五、發明説明(43) (請先閱讀背面之注意事項再填寫本頁) 電膜構成,於半導體層1 a與畫素電極9 a之層間,沿掃 描線3 a及資料線6 a延伸成略τ字形,可作爲電連接半 導體層1 a與畫素電極9 a之緩衝層功能。具體言之爲, 半導體層1 a之高濃度汲極區域1 e與導電性中繼膜 8 0 a介由接觸孔8 a電連接,中繼膜8 0 a與畫素電極 9 a介由接觸孔8 b電連接。藉此構成,相對於層間絕緣 膜即使開設較深之接觸孔,亦可藉鈾刻選擇比大之中繼膜 8 〇 a之設置,迴避接觸孔開孔時穿透半導體層1 a之危 險。又,電連接資料線6 a與半導體層1 a之高濃度源極 區域1 d的接觸孔5亦同樣,和中繼膜8 0 a以同一膜構 成即可。 第4實施形態中,於中繼膜8 0 a積層層間絕緣膜 9 1,其上形成遮光性導電膜9 0 a。遮光性導電膜
經濟部智慧財產局員工消費合作社印製 9 0 a,係除接觸孔8 b以外覆蓋中繼膜8 0 a般於掃描 線3 a方向延伸至影像顯示區域外側,藉與供至掃描線驅 動電路或資料線驅動電路等之負電源,正電源等定電位源 ,接地電源,或供至對向電極之定電位源等之任一之電連 接而固定其電位。因此,可以中繼膜8 0 a爲一方電容電 極,以遮光性導電膜9 〇 a爲另一方電容電極形成圖4及 圖5所示第1儲存電容C 1。此時,層間絕緣膜9 1卩又 第1儲存電容C 1之介電體膜功能。層間絕緣膜9 1僅爲 形成第1儲存電容C 1而積層,故於中繼膜8 0 a與遮光 性導電膜9 0 a間不致有漏電般令層間絕緣膜9 1之膜厚 薄膜化,則可增大第1儲存電容C 1。又,第4實施形態 本紙張尺度適用中國國家標準(CNS )A4規格(210x297公釐) 46 1301915 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明(44) 中,藉形成膜厚之層間絕緣膜8 1,中繼膜8 0 a可延伸 至T F 丁 3 0或掃描線3 a上方,第1儲存電容C 1可有 效增加。又,第4實施形態中,未延伸半導體層1 a形成 電容電極。依此則和掃描線3 a以同一膜形成儲存電容用 之電容電極及電容線之形成不必要,如圖1 9所示,掃描 線3 a可配置於遮光性導電膜9 0 a或底層遮光膜1 1 a 界定之非畫素開口區域之略中心。又,多晶矽膜構成之半 導體層1 a不必要求膜之低電阻化,於電容電極形成部不 必注入雜質,工程可減少。 第4實施形態中,T F T 3 0之通道區域1 a ’,係 形成於掃描線3 a與資料線6 a之交叉部,可設於資料線 6 a方向與.掃描線3 a方向之非畫素開口區域之略中心。 依此則相對於來自對向基板2 0側之射入光或T F T陣列 基板1 0側之回折光,成爲光最難照射之位置,故光引起 之丁 F T 3 0之漏電流可大幅減少。 又,第4實施形態,如圖1 9所示,於通道區域1 a ’附近,依遮光性導電膜9 0 a、中繼膜8 0 a、底層遮 光膜1 1 a之順序形成窄寬之圖型,令射入光不直接照射 底層遮光膜1 1 a。又,於遮光性導電膜9 0 a與半導體 層1 a間存在多晶矽膜構成之中繼膜8 0 a,可吸收底層 遮光膜1 1 a表面之反射光或來自T F T陣列基板1 0側 之回折光,對耐光性有利。 又,第4實施形態中,可藉資料線6 a、遮光性導電 膜9 0 a、底層遮光膜1 1 a於T F T陣列基板1 0上形 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
1301915 A7 B7 五、發明説明(45) (請先閲讀背面之注意事項再填寫本頁) 成非畫素開口區域,故於對向基板2 0不設遮光膜亦可。 依此則T F T陣列基板1 〇與閘極絕緣膜2以機械貼何時 ,即使定位偏移,因對向基板2 0上未設遮光膜,光透過 之區域(開口區域)不會變化,可得穩定之畫素開口率, 大幅減少裝置不良。 (光電裝置之全體構成) 上述構成之各實施形態之液晶裝置之全體構成適於圖 2 1及圖2 2。圖2 2係T F T陣列基板1 〇由其上形成 之各構成要素及對向基板2 0側看之平面圖。圖2 2係圖 2 1之Η — Η ’線斷面圖。 經濟部智慧財產局員工消費合作社印製 輿圖2 1,於形成有元件或配線之T F Τ陣列基板 1 0上,封裝材5 2被沿對向基板2 0之邊緣設置,於其 內側並行設置界定影像顯示區域周邊之遮光性框緣5 3。 框緣5 3,如本實施形態般設於T F Τ陣列基板1 0側, 或設於對向基板2 0側均可。於封裝材5 2外側區域,對 資料線6 a以特定時序供給影像信號之資料線驅動電路 1 0 1及外部電路連接端子1 0 2被沿T F T陣列基板 1 0之一邊設置,對掃描線3 a以特定時序供給掃描信號 之掃描線驅動電路1 0 4,則沿鄰接該一邊之2邊設置。 供至掃描線3 a之掃描信號延遲不成問題時,掃描線驅動 電路1 0 4設於單邊亦可。資料線驅動電路1 0 1沿影像 顯示區域之邊以兩側配列亦可。於丁 F T陣列基板1 0之 另一邊,設置與設於影像顯示區域兩側之掃描線驅動電路 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -48- 1301915 A7 B7 五、發明説明(46) 1 0 4間供給共通信號的多數配線1 0 5。於對向基板 (請先閲讀背面之注意事項再填寫本頁) 2 0之角部之至少1處,設電導通T F T陣列基板1 〇與 對向基板2 0用之上下導通材1 0 6。亦即,由外部電路 連接端子1 0 2施加之對向電極電位,係介由T F T陣列 基板1 0設置之配線及上下導通材1 0 6,供至對向基板 2 0上設置之對向電極2 1。如圖2 2所示,對向基板 2 0以封裝材5 2固定於T F T陣列基板1 0。又,於 T F T陣列基板1 〇上,除資料線驅動電路1 〇 1、掃描 線驅動電路1 0 4拽,形成亦特定時序對多數資料線6 a 供給影像信號之取樣電路,對多數資料線6 a將特定電壓 位準之預充電信號先於影像信號供給之預充電電路,製造 途中或出廠時該液晶裝置貧品質、缺陷檢測之檢測電路等 亦可。如上述,本實施形態之液晶裝置,可以控制畫素電 極9 a之T F T 3 0之形成工程,將資料線驅動電路 1 0 1或外部電路連接端子1 〇 2等周邊電路形成於同一 T F T陣列基板1 〇上,可實現高精細、高密度之液晶裝 置。 經濟部智慧財產局員工消費合作社印製 又,取代資料線驅動電路1 〇 1及掃描線驅動電路 1〇4設於T F T陣列基板1 〇上,改於例如T A B ( Tape Automated Bonding)基板 上安裝之區動用L S I,介由設於T F T陣列基板1 0之 周邊部之異方性導電薄膜進行電氣及機械連接亦可。又, 於對向基板2 0之投射光射入側及T F Τ陣列基板1 0之 射出光之射出側,分別依例如Τ Ν模態、V A ( Vertically 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -49- 1301915 A7 B7 _ 五、發明説明(48) (請先閱讀背面之注意事項再填寫本頁} 外配置反射防止用之A R ( Anti Reflection )披膜之偏光板 ,或黏貼A R薄片,材料成本可減少,且不存在偏光板黏 貼時發生之刮傷等所導致良品率降低。又,具良好耐光性 ,使用明亮光源、藉偏光射束稜鏡進行偏光轉換,以提升 光利用效率時,亦不會因光之串訊導致畫質劣化。又,本 實施形態中,導電膜9 0 a以遮光性能形成,但對來自對 向基板側之射入光形成有其他遮光性膜時,導電膜9 0 a 不以遮光性形成亦可。即使導電膜9 0 a不具遮光性能, 依本實施形態之構成,亦可增大儲存電容。 又,設於各畫素之開關元件,係以正交錯型或共面型 多晶矽膜T F T做說明,但逆交錯型T F T或非晶質矽 T F T等其他形式T F T亦有效。 本發明之光電裝置並不限於上述各實施形態,在不脫 離本發明要旨下可做各種變更,該變更之光電裝置亦包含 於本發明之技術範圍。 (圖面之簡單說明) 經濟部智慧財產局員工消費合作社印製 圖1 :本發明第1實施形態之光電裝置中構成影像顯 示區域之矩陣狀多數畫素上設置之各種元件、配線等之等 效電路圖。 圖2 :第1實施形態中形成有資料線、掃描線、畫素 電極等之T F T陣列基板之鄰接之多數畫素群之平面圖。 圖3 :圖2之A — A ’線斷面圖。 圖4 :構成本發明實施形態之光電裝置之1畫素之等 本^張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 一" 〜 -51 - 經濟部智慧財產局員工消費合作社印製 1301915 A7 ---^___-_ B7 ___— 五、發明説明(49) 效電路圖。 圖5 :圖2中遮光性導電膜及中繼膜部分之平面圖。 圖6 ··圖2中中繼膜及電容電極部分之平面圖。 圖7:圖2中電容電極及半導體層部分之平面圖。 圖8 :圖2中半導體層及底層遮光膜部分之平面圖。 圖9 :圖2中遮光性導電膜及畫素電極部分之平面圖 圖1 Ο :圖2中底層遮光膜、遮光性導電膜、中繼膜 及資料線部分之平面圖。 圖1 1 ( 1 ):圖2之Β — Β ’線斷面圖。 圖1 1 (2 )習知構造之斷面圖。 圖1 2 :本發明第2實施形態之光電裝置中構成影像 顯示區域之矩陣狀多數畫素電極被供給之影像信號之極性 之模式圖。 圖1 3 :第2實施形態之光電裝置中形成有資料線、 掃描線、畫素電極等之T F Τ陣列基板之鄰接之多數畫素 群之平面圖。 圖1 4 :圖1 3之A — A ’線斷面圖。 圖15 :圖13之Β — B’線斷面圖。 圖1 6 :圖1 3之C — C ’線斷面圖。 圖1 7 :第3實施形態之光電裝置中形成有資料線、 掃描線、畫素電極等之T F T陣列基板之鄰接之多數畫素 群之平面圖。 圖1 8·圖17之A — A’線斷面圖。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X29?公釐) (請先閱讀背面之注意事項再填寫本頁)
-52 - 1301915 A7 B7 五、發明説明(50) (請先閲讀背面之注意事項再填寫本頁) 圖1 9 :第4實施形態之光電裝置中形成有資料線、 掃描線、畫素電極等之T F T陣列基板之鄰接之多數畫素 群之平面圖。 圖2 0 :圖1 8之A — A ’線斷面圖。 圖2 1 :各實施形態之液晶裝置中之T F T陣列基板 極其上形成之各構成要素由對向基板側看之平面圖。 圖2 2 :圖2 1之Η — Η ’線斷面圖。 (符號說明) 經濟部智慧財產局員工消費合作社印製 1 a、半導體層 1 a,、通道區域 1 b、低濃度源極區域 1 c、低濃度汲極區域 1 d、高濃度源極區域 1 e、高濃度汲極區域 1 f、電容電極 2、閘極絕緣膜 3 a、掃描線 3 b、電容電極 4、 層間絕緣膜 5、 接觸孔 6 a、資料線 7、層間絕緣膜 8 a、接觸孔 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) 1301915 經濟部智慧財產局員工消費合作社印製 殽 12.: B车月 m>, ujm, y :則 五、發明説明< r 5^1 衡.1.丨 8 b 接 觸孔 9 a 、畫素電極 1 0 T F T陣列基板 1 1 a 底層遮光膜 1 2 、 底 層絕緣膜 1 6 配 向膜 2 0 、 對 向基板 2 1 對 向電極 2 2 、 配 向膜 3 0 T FT 5 0 液 晶層 5 2 封 裝材 5 3 遮 光性框緣 7 0 Λ 儲 存電容 8 0 a 、 8 0 a ’、中繼膜 8 1 、 層 間絕緣膜 9 0 a 、 遮光性導電膜 9 1 、 層 間絕緣膜 9 5 接 觸孔 1 0 1 資料線驅動電路 1 0 2 外部電路連接端子 1 0 4 掃描線驅動電路 1 0 6 上下導通材 3 0 0 電容線 4 0 0 液晶之旋轉移位缺陷 %衣. 訂 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -54-

Claims (1)

1301915 A8 B8 C8 D8 月修(更)正本 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 附件 第90 1 05734號專利申請案 中文申請專利範圍修正本 民國97年1月16日修正 1· 一種光電裝置,其特徵爲具備: 形成於基板上的掃描線; 形成於上述基板上的資料線; 對應於上述掃描線與上述資料線之交叉而被配置,具 有半導體層及形成於上述半導體層上之閘極的薄膜電晶體 電連接於上述薄膜電晶體之汲極區域的畫素電極;及 於上述薄膜電晶體之閘極層之更上層,且於上述資料 線層之更下層被積層的第1儲存電容; 上述資料線,係形成於較上述薄膜電晶體之閘極更上 層; 上述第1儲存電容,係由以下構成: 第1電容電極; 連接上述第1電容電極的絕緣膜;及 與上述第1電容電極介由上述絕緣膜呈對向配置,構 成電連接上述薄膜電晶體之汲極區域與上述畫素電極的中 繼膜之第2電容電極。 2.—種光電裝置,其特徵爲具備: 形成於基板上的掃描線; 形成於上述基板上的資料線; 本紙張尺度適用中國國家操準(CNS ) A4規格(210X297公釐)-1 - -----------------訂------.·~ (請先聞·#背面之注意事項再填寫本頁) 1301915 A8 B8 C8 D8 六、申請專利範圍 對應於上述掃描線與上述資料線之交叉而被配置,具 有半導體層及形成於上述半導體層上之閘極的薄膜電晶體 (請先閲-*背面之注意事項再填寫本頁) 電連接於上述薄膜電晶體之汲極區域的畫素電極;及 於上述薄膜電晶體之閘極層之更上層,且於上述資料 線層之更下層被積層的第1儲存電容; 上述資料線,係形成於較上述薄膜電晶體之閘極更上 層; 上述第1儲存電容,係使上述薄膜電晶體之源極區域 與上述資料線之連接區域殘留,與上述薄膜電晶體之半導 體層及上述掃描線之各個區域重疊般形成。 3 ·如申請專利範圍第1項之光電裝置,其中 另具備第2儲存電容,上述第2儲存電容係由: 上述第2電容電極; 連接上述第2電容電極的絕緣膜;及 與上述第2電容電極介由絕緣膜呈對向配置,與上述 掃描線由同一膜構成的第3電容電極構成。 經濟部智慧財產局員工消費合作社印製 4·如申請專利範圍第3項之光電裝置,其中 上述第3第3電容電極,係使上述薄膜電晶體之汲極 區域與上述第2電容電極之連接區域殘留,與上述掃描線 並行地形成。 5·如申請專利範圍第3項之光電裝置,其中 上述第3電容電極,係與上述第1電容電極電連接。 6·如申請專利範圍第5項之光電裝置,其中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-2 - 1301915 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 上述第3電容電極與上述第1電容電極間之電連接部 ,係位於上述資料線之下層區域。 7 ·如申請專利範圍第3項之光電裝置,其中 上述第3電容電極,係由沿上述掃描線延伸之第1電 容線之一部分構成; 上述第1電容電極,係由沿上述掃描線延伸之第2電 容線之一部分構成; 上述第1電容線及上述第2電容線,係延伸設置在配 置有上述畫素電極之畫素顯示區域周邊而被電連接。 8. 如申請專利範圍第3項之光電裝置,其中 另具備第3儲存電容,上述第3儲存電容係由: 上述第3電容電極; 連接上述第3電容電極的絕緣膜;及 與上述第3電容電極介由上述絕緣膜呈對向配置,與 上述半導體層由同一膜構成的第4電容電極構成。 9. 如申請專利範圍第8項之光電裝置,其中 上述第4電容電極,係由上述薄膜電晶體之汲極區域 延伸形成。 10. 如申請專利範圍第8項之光電裝置,其中 上述第4電容電極,係與上述掃描線並行形成。 11·如申請專利範圍第8項之光電裝置,其中 上述第2儲存電容之電容量,係小於上述第1儲存電 容及上述第3儲存電容之各電容量。 12.如申請專利範圍第3項之光電裝置,其中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-3 - ---1 __i II Φ------IT------ (請先閲·«背面之注意事項再填寫本頁) 1301915 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 另具備第4儲存電容,上述第4儲存電容係由: 與上述半導體層由同一膜構成之上述第4電容電極; 連接上述第4電容電極的絕緣膜;及 與上述第4電容電極介由上述絕緣膜呈對向配置,遮 蔽上述半導體層的第5電容電極構成。 13. 如申請專利範圍第12項之光電裝置,其中 上述第5電容電極,係在畫素顯示區域周邊電連接上 述第1電容電極。 14. 如申請專利範圍第1項之光電裝置,其中 另具備第5儲存電容,上述第5儲存電容係由: 上述第1電容電極; 積層於上述第1電容電極的絕緣膜;及 與上述第1電容電極介由上述絕緣膜呈對向配置,構 成上述畫素電極的第6電容電極構成。 15. 如申請專利範圍第14項之光電裝置,其中 上述第5儲存電容,係在一畫素之略全周範圍內形成 〇 16·—種光電裝置,其特徵爲具備: 形成於基板上的掃描線; 形成於上述基板上的資料線; 對應於上述掃描線與上述資料線之交叉而被配置,且 有半導體層及形成於上述半導體層上之閘極的薄膜電晶體 電連接於上述薄膜電晶體之汲極區域的畫素電極;及 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-4 - ------^----------訂------1®— (請先閲脅背面之注意事項再填寫本頁) 1301915 A8 B8 C8 D8 六、申請專利範圍 被積層於上述薄膜電晶體之半導體層與上述資料線下 層之間的儲存電容; (請先閲#背面之注意事項存填寫本頁) 上述資料線,係形成於較上述薄膜電晶體之閘極更上 層; 上述儲存電容,係包含有遮光性導電膜,該遮光性導 電膜係形成於較上述薄膜電晶體之半導體層更上層,且構 成與上述薄膜電晶體之至少通道區域重疊之電容電極, 上述資料線係覆蓋上述薄膜電晶體之至少通道區域。 17.如申請專利範圍第16項之光電裝置,其中 上述導電膜,係覆蓋上述薄膜電晶體之通道區域、上 述薄膜電晶體之源極區域與上述通道區域間之接合區域、 上述薄膜電晶體之汲極區域與上述通道區域間之接合區域 、及鄰接上述各接合區域的源極區域及上述汲極區域中之 至少之一部分。 18·如申請專利範圍第17項之光電裝置,其中 上述儲存電容,係由: 經濟部智慧財產局員工消費合作社印製 構成上述儲存電容之一方電容電極的第1導電膜;及 構成上述儲存電容之另一方電容電極的第2導電膜; 上述第2導電膜,係電連接成爲上述汲極區域之半導 體層與上述畫素電極。 19.如申請專利範圍第18項之光電裝置,其中 上述第2導電膜,係覆蓋上述薄膜電晶體之通道區域 、上述薄膜電晶體之源極區域與上述通道區域間之接合區 域、上述薄膜電晶體之汲極區域與上述通道區域間之接合 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)· 5 - 1301915 A8 B8 C8 D8 六、申請專利範圍 區域、及鄰接上述各接合區域的源極區域及上述汲極區域 中之至少之一部分。 (請先聞·#背面之注意事項再填寫本頁) 20·如申請專利範圍第18項之光電裝置,其中 另具有和上述掃描線以同一膜構成之第3導電膜,上 述第3導電膜,係介由層間絕緣膜與上述第2導電膜呈對 向配置。 2 1 ·如申請專利範圍第20項之光電裝置,其中 另具有和上述汲極區域以同一膜構成之第4導電膜, 上述第4導電膜,係介由上述閘極絕緣膜與上述第3導電 膜呈對向配置。 22·如申請專利範圍第20項之光電裝置,其中 上述第1導電膜與上述第3導電膜係互爲電連接。 2 3 ·如申請專利範圍第2〗項之光電裝置,其中 上述第2導電膜與上述第4導電膜係互爲電連接。 24·如申請專利範圍第21項之光電裝置,其中 上述第1導電膜與上述第3導電膜係互爲電連接,上 述第2導電膜與上述第4導電膜係互爲電連接。 經濟部智慧財產局員工消費合作社印製 25·如申請專利範圍第16項之光電裝置,其中 上述資料線,係覆蓋上述薄膜電晶體之至少通道區域 〇 26·如申請專利範圍第18項之光電裝置,其中 i:述第1導電膜,係由反射率較上述資料線低之膜構 成。 2 7.如申請專利範圍第18項之光電裝置,其中 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)· 6 · 1301915 A8 B8 C8 D8 六、申請專利範圍 上述第1導電膜及上述資料線,係由含有A <之膜構 成。 (請先閲讀背面之注意事項再填寫本頁) 2 8.如申請專利範圍第26項之光電裝置,其中 另具有在上述基板上較上述半導體層配置於更下層之 底層遮光膜’上述底層遮光膜,由上述基板之相反側看時 至少覆蓋上述通道區域之同時,於上述通道區域及其附近 區域上’就平面看上述底層遮光膜係未露出於上述第丨導 電膜般形成。 2 9.如申請專利範圍第28項之光電裝置,其中 上述第1導電膜與上述底層遮光膜係由高熔點金屬構 成。 3 0.如申請專利範圍第26項之光電裝置,其中 於上述資料線下方,上述第1導電膜與上述第2導電 膜係略同尺寸。 3 1.如申請專利範圍第18項之光電裝置,其中 上述第1導電膜,係由配置有上述畫素電極之影像顯 示區域朝其周圍延伸設置且於該周邊區域連接定電位源。 經濟部智慧財產局員工消費合作社印製 32·如申請專利範圍第20項之光電裝置,其中 上述第3導電膜,係由沿上述掃描線由上述影像顯示 區域朝其周圍延伸設置且於該周邊區域連接定電位源的電 容線構成。 第1導電膜,係連接上述電容線。 33.如申請專利範圍第32項之光電裝置,其中 上述底層遮光膜,係由遮光性導電膜構成,依每一畫 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 ~" 1301915 A8 B8 C8 D8 六、申請專利範圍 素連接上述電容線。 34.—種光電裝置,其特徵爲具備: 薄膜電晶體,其具有:具源極區域及汲極區域之半_ 體層,及與上述半導體層呈對向之閘極; 資料線,其被形成於上述薄膜電晶體之閘極層之H上 層,且介由第1連接部電連接上述薄膜電晶體之半導體層 之源極區域; 掃描線,其與上述資料線呈交叉; 畫素電極,其介由第2連接部電連接上述薄膜電晶體 之半導體層之汲極區域;及 遮光膜,其被形成於上述薄膜電晶體之閘極層之更上 層,且形成於上述資料線之更下層,被配置於除去上述第1 連接部及上述第2連接部以外之包含上述資料線及上述掃 描線之區域, 具有構成上述半導體層與上述畫素電極間之電連接的 導電性中繼膜。 3 5·如申請專利範圍第34項之光電裝置,其中 上述遮光膜,係與上述畫素電極之緣部重疊。 3 6·如申請專利範圍第34項之光電裝置,其中 另於上述半導體層之下層具有下部遮光膜, 上述薄膜電晶體係被上述遮光膜及上述下部遮光膜挾 持。 3 7·如申請專利範圍36項之光電裝置,其中 上述下部遮光膜,係沿上述資料線及上述掃描線延伸 本紙張尺度適用中國國家襟準(CNS ) A4規格(210X297公釐)-8 - (請先閎讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 1301915 A8 B8 C8 D8 六、申請專利範圍 設置。 (請先聞-#背面之注意事項再填寫本頁) 3 8.如申請專利範圍第36項之光電裝置,其中 上述下部遮光膜之面對上述薄膜電晶體側之面,係以 反射防止膜形成。 3 9·如申請專利範圍第34項之光電裝置,其中 上述中繼膜,係避開連接上述半導體層及上述資料線 之上述第1連接部,而配置於上述資料線及上述掃描線之 區域。 40·如申請專利範圍第34項之光電裝置,其中 上述中繼膜,係配置於避開上述遮光膜之連接上述半 導體層與上述畫素電極之上述第2連接部之區域。 41.如申請專利範圍第34項之光電裝置,其中 上述資料線係以遮光性材料形成。 42 ·如申請專利範圍第4 1項之光電裝置,其中 於上述資料線與上述畫素電極間形成間隙, 上述遮光膜係配置於上述間隙之區域。 經濟部智慧財產局員工消費合作社印製 43·如申請專利範圍第41項之光電裝置,其中 上述資料線,係配置於避開上述遮光膜之連接上述半 導體層與上述資料線之上述第1連接部之區域。 44. 如申請專利範圍第36項之光電裝置,其中 非畫素開口區域,係由上述遮光膜及上述下部遮光膜 形成。 45. 如申請專利範圍第44項之光電裝置,其中 上述掃描線,係延伸於上述非畫素開口區域之略中心 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 9 - 一 1301915 A8 B8 C8 D8 六、申請專利範圍 〇 46·如申請專利範圍第34項之光電裝置,其中 在包含上述薄膜電晶體之通道區域之周邊,於上述遮 光膜之內側存在有上述中繼膜,於上述中繼膜之內側區域 存在有上述下部遮光膜。 47·如申請專利範圍第34項之光電裝置,其中 上述半導體層,係位於上述資料線之內側區域。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)-10 -
TW090105734A 2000-03-17 2001-03-12 TWI301915B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000077173 2000-03-17
JP2000077171 2000-03-17
JP2001007910A JP3501125B2 (ja) 2000-03-17 2001-01-16 電気光学装置

Publications (1)

Publication Number Publication Date
TWI301915B true TWI301915B (zh) 2008-10-11

Family

ID=27342722

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105734A TWI301915B (zh) 2000-03-17 2001-03-12

Country Status (4)

Country Link
US (2) US6610997B2 (zh)
KR (2) KR100450922B1 (zh)
CN (2) CN1287213C (zh)
TW (1) TWI301915B (zh)

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW478169B (en) * 1999-07-16 2002-03-01 Seiko Epson Corp Electro optical device and the projection display device using the same
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp
US6509616B2 (en) 2000-09-29 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
KR100620847B1 (ko) * 2001-06-05 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이기판 및 그의 제조방법
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
JP2003207794A (ja) * 2002-01-11 2003-07-25 Sanyo Electric Co Ltd アクティブマトリクス型表示装置
KR100860468B1 (ko) * 2002-04-17 2008-09-25 엘지디스플레이 주식회사 액정표시장치용 기판
JP4088190B2 (ja) * 2002-05-21 2008-05-21 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100859521B1 (ko) * 2002-07-30 2008-09-22 삼성전자주식회사 박막 트랜지스터 어레이 기판
JP3791517B2 (ja) * 2002-10-31 2006-06-28 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4095518B2 (ja) * 2002-10-31 2008-06-04 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004151546A (ja) * 2002-10-31 2004-05-27 Sharp Corp アクティブマトリクス基板および表示装置
JP3870941B2 (ja) * 2002-10-31 2007-01-24 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2004200034A (ja) * 2002-12-19 2004-07-15 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
US7133088B2 (en) * 2002-12-23 2006-11-07 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置
JP4016955B2 (ja) * 2003-05-02 2007-12-05 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
TWI225705B (en) * 2003-05-02 2004-12-21 Toppoly Optoelectronics Corp Electrostatic discharge protection device and manufacturing method thereof
TW594653B (en) * 2003-06-02 2004-06-21 Toppoly Optoelectronics Corp Low leakage thin film transistor circuit
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널
KR100686333B1 (ko) * 2003-07-04 2007-02-22 삼성에스디아이 주식회사 박막트랜지스터, 이를 구비하는 평판표시장치 및 그의 제조방법
US6885416B2 (en) * 2003-07-07 2005-04-26 Au Optronics Corp. Flat panel display with a non-matrix light shielding structure
JP4069906B2 (ja) * 2003-08-04 2008-04-02 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP4314926B2 (ja) * 2003-08-04 2009-08-19 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
KR101030056B1 (ko) * 2003-11-14 2011-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정표시장치 제조방법
KR101036723B1 (ko) * 2003-12-30 2011-05-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7397067B2 (en) * 2003-12-31 2008-07-08 Intel Corporation Microdisplay packaging system
JP4235576B2 (ja) * 2004-03-16 2009-03-11 シャープ株式会社 カラーフィルタ基板及びそれを用いた表示装置
CN100498480C (zh) * 2004-05-13 2009-06-10 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法
KR100761072B1 (ko) * 2004-05-28 2007-09-21 삼성에스디아이 주식회사 평판표시장치와 그 제조방법
US7586121B2 (en) * 2004-12-07 2009-09-08 Au Optronics Corp. Electroluminescence device having stacked capacitors
JP4484881B2 (ja) * 2004-12-16 2010-06-16 シャープ株式会社 アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置
JP4433405B2 (ja) * 2005-01-21 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
JP2006245031A (ja) * 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
JP5117667B2 (ja) * 2005-02-28 2013-01-16 カシオ計算機株式会社 薄膜トランジスタパネル
JP2006243579A (ja) * 2005-03-07 2006-09-14 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
KR101133767B1 (ko) 2005-03-09 2012-04-09 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
CN100381930C (zh) * 2005-08-05 2008-04-16 友达光电股份有限公司 液晶显示装置
JP4513777B2 (ja) * 2005-11-14 2010-07-28 セイコーエプソン株式会社 発光装置および電子機器
JP5144055B2 (ja) * 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
JP4674544B2 (ja) * 2005-12-27 2011-04-20 セイコーエプソン株式会社 電気光学装置の製造方法
JP4586732B2 (ja) * 2006-01-06 2010-11-24 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器
JP2007199188A (ja) * 2006-01-24 2007-08-09 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2007212499A (ja) * 2006-02-07 2007-08-23 Seiko Epson Corp 液晶装置及びプロジェクタ
US7629661B2 (en) * 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
WO2007111044A1 (ja) * 2006-03-24 2007-10-04 Sharp Kabushiki Kaisha 液晶表示装置
JP4321557B2 (ja) * 2006-07-06 2009-08-26 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の製造方法及び電子機器
JP4197016B2 (ja) * 2006-07-24 2008-12-17 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
JP4241777B2 (ja) * 2006-07-25 2009-03-18 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4396744B2 (ja) * 2006-09-15 2010-01-13 セイコーエプソン株式会社 電気光学装置及び電子機器
US7507998B2 (en) * 2006-09-29 2009-03-24 Tpo Displays Corp. System for displaying images and method for fabricating the same
TWI351764B (en) * 2007-04-03 2011-11-01 Au Optronics Corp Pixel structure and method for forming the same
CN100543993C (zh) * 2007-04-16 2009-09-23 友达光电股份有限公司 像素结构及其的形成方法
CN100452412C (zh) * 2007-05-31 2009-01-14 友达光电股份有限公司 像素结构与制造方法及含像素结构的光电装置与制造方法
TWI338806B (en) 2007-09-26 2011-03-11 Au Optronics Corp Liquid crystal display panel, pixel structure for liquid crystal display and liquid crystal display array substrate
CN100520548C (zh) * 2007-10-15 2009-07-29 友达光电股份有限公司 液晶显示面板、液晶显示像素结构、液晶显示阵列基板
IT1392793B1 (it) * 2008-12-30 2012-03-23 St Microelectronics Srl Condensatore integrato con piatto a spessore non-uniforme
JP5386994B2 (ja) * 2009-01-09 2014-01-15 ソニー株式会社 表示装置および電子機器
JP5391106B2 (ja) * 2010-02-25 2014-01-15 株式会社ジャパンディスプレイ 画素回路、液晶装置及び電子機器
JP5423548B2 (ja) * 2010-04-05 2014-02-19 セイコーエプソン株式会社 電気光学装置及び電子機器
JP5724531B2 (ja) * 2010-04-12 2015-05-27 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI417627B (zh) * 2010-12-24 2013-12-01 Au Optronics Corp 畫素結構
JP5919636B2 (ja) * 2011-04-01 2016-05-18 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法
WO2012161702A1 (en) * 2011-05-24 2012-11-29 Apple Inc. Pixel-to-pixel coupling in displays
JP2013057823A (ja) * 2011-09-08 2013-03-28 Sony Corp 空間光変調素子および投射型表示装置
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
JP5834705B2 (ja) * 2011-09-28 2015-12-24 セイコーエプソン株式会社 電気光学装置、及び電子機器
US9923101B2 (en) * 2012-09-13 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
TWI505476B (zh) * 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
KR20150006685A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10036724B2 (en) 2013-08-21 2018-07-31 Denso Corporation Gas sensor
CN103700669A (zh) * 2013-12-19 2014-04-02 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN103715207B (zh) * 2013-12-31 2017-11-10 合肥京东方光电科技有限公司 Tft阵列基板的电容及其制造方法和相关设备
CN104393018B (zh) * 2014-01-21 2019-03-22 苹果公司 具有底部屏蔽的有机发光二极管显示器
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
CN103941507B (zh) * 2014-04-02 2017-01-11 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102265751B1 (ko) * 2014-08-22 2021-06-17 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105870124B (zh) * 2015-01-21 2019-06-07 群创光电股份有限公司 显示装置
JP2016177230A (ja) * 2015-03-23 2016-10-06 セイコーエプソン株式会社 電気光学装置および電子機器
CN104698706B (zh) * 2015-03-31 2018-05-29 合肥京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
KR102500271B1 (ko) * 2015-08-19 2023-02-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
TWI663448B (zh) * 2015-10-06 2019-06-21 南韓商Lg化學股份有限公司 顯示裝置
JP2017072741A (ja) 2015-10-08 2017-04-13 セイコーエプソン株式会社 電気光学装置、電子機器、電気光学装置の製造方法
CN106449651B (zh) * 2016-09-12 2019-05-21 厦门天马微电子有限公司 像素结构及显示装置
EP3577512A1 (en) * 2017-02-06 2019-12-11 Chromera, Inc. Polymorphic electro-optic displays
CN106684103B (zh) * 2017-02-28 2020-04-03 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
CN106940506A (zh) * 2017-05-12 2017-07-11 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN107611181A (zh) * 2017-10-26 2018-01-19 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN108020971A (zh) * 2017-12-22 2018-05-11 武汉华星光电技术有限公司 阵列基板、液晶面板以及液晶显示装置
CN108257977B (zh) * 2018-01-10 2021-01-01 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
KR102576995B1 (ko) * 2018-07-02 2023-09-12 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
TWI680603B (zh) * 2018-11-12 2019-12-21 友達光電股份有限公司 畫素陣列基板
CN109541833A (zh) * 2018-12-13 2019-03-29 华为技术有限公司 显示组件、显示装置及其驱动方法
KR102772917B1 (ko) * 2019-02-28 2025-02-25 삼성디스플레이 주식회사 표시 장치
US12426367B2 (en) * 2019-11-08 2025-09-23 Samsung Display Co., Ltd. Display device and method of manufacturing display device
KR200496021Y1 (ko) 2020-07-29 2022-10-13 주식회사 한국가스기술공사 케리어 체인 정비용 디바이스
CN114203787A (zh) * 2021-12-10 2022-03-18 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02165125A (ja) 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JP2909266B2 (ja) 1990-07-23 1999-06-23 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
JPH04333828A (ja) * 1991-05-09 1992-11-20 Sony Corp 液晶表示装置
JPH06194687A (ja) 1992-10-30 1994-07-15 Nec Corp 透過型アクティブマトリクス型液晶素子
JP2800956B2 (ja) * 1992-03-10 1998-09-21 シャープ株式会社 アクティブマトリクス基板
US5459596A (en) 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
JPH0728093A (ja) * 1993-07-13 1995-01-31 Sony Corp 表示用アクティブマトリクス基板
JP3109967B2 (ja) * 1993-12-28 2000-11-20 キヤノン株式会社 アクティブマトリクス基板の製造方法
JP3307144B2 (ja) * 1995-02-28 2002-07-24 ソニー株式会社 表示装置
KR100188113B1 (ko) 1996-02-28 1999-06-01 김광호 액정 표시 장치
JP3433779B2 (ja) * 1996-06-19 2003-08-04 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP4307574B2 (ja) * 1996-09-03 2009-08-05 株式会社半導体エネルギー研究所 アクティブマトリクス表示装置
US6320204B1 (en) * 1997-12-25 2001-11-20 Seiko Epson Corporation Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
JP3736122B2 (ja) 1998-06-23 2006-01-18 セイコーエプソン株式会社 液晶装置及び電子機器
JP3503685B2 (ja) * 1999-08-30 2004-03-08 日本電気株式会社 液晶表示装置及びその製造方法
KR20010088329A (ko) * 2000-03-07 2001-09-26 가네꼬 히사시 액정표시장치 및 그 제조방법
TWI301915B (zh) * 2000-03-17 2008-10-11 Seiko Epson Corp

Also Published As

Publication number Publication date
CN1287213C (zh) 2006-11-29
CN1519634A (zh) 2004-08-11
CN1161647C (zh) 2004-08-11
US20010022365A1 (en) 2001-09-20
KR20040063089A (ko) 2004-07-12
KR20010092688A (ko) 2001-10-26
US6809338B2 (en) 2004-10-26
KR100450922B1 (ko) 2004-10-02
KR100484343B1 (ko) 2005-04-22
US6610997B2 (en) 2003-08-26
CN1314608A (zh) 2001-09-26
US20040004221A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
TWI301915B (zh)
KR100481593B1 (ko) 전기 광학 장치
TWI291588B (en) Electro-optical device, substrate for electro-optical device, and projecting type display device
KR100626910B1 (ko) 전기 광학 장치 및 전자기기
JP4088190B2 (ja) 電気光学装置及び電子機器
TWI291058B (en) Electro-optical device, electronic equipment substrate for electro-optical device, method of manufacturing substrate for electro-optical device, and light shielding film
JP4599655B2 (ja) 電気光学装置及びプロジェクタ
JP3743291B2 (ja) 電気光学装置及びプロジェクタ
CN101460890A (zh) 半透过型液晶显示装置
JP3931547B2 (ja) 電気光学装置及びその製造方法
JP4023522B2 (ja) 電気光学装置及びプロジェクタ
JP2002149089A (ja) 電気光学装置及び投射型表示装置
JP3501125B2 (ja) 電気光学装置
JP3849434B2 (ja) 電気光学装置及び投射型表示装置
JP4438312B2 (ja) 電気光学装置及び電子機器
JP4496600B2 (ja) 電気光学装置及びプロジェクタ
JP3979010B2 (ja) 電気光学装置及びプロジェクタ
JP3700679B2 (ja) 電気光学装置及び電子機器
JP3982183B2 (ja) 電気光学装置及び投射型表示装置
JP4147747B2 (ja) 電気光学装置及びプロジェクタ
JP3736330B2 (ja) 電気光学装置
JP4023107B2 (ja) 電気光学装置及びこれを具備する電子機器
JP2002107763A (ja) 電気光学装置、電気光学装置用基板及び投射型表示装置
JP4066607B2 (ja) 電気光学装置及びプロジェクタ
JP3731460B2 (ja) 電気光学装置およびプロジェクタ

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent