[go: up one dir, main page]

CN103904086B - 一种薄膜晶体管阵列基板 - Google Patents

一种薄膜晶体管阵列基板 Download PDF

Info

Publication number
CN103904086B
CN103904086B CN201210567631.2A CN201210567631A CN103904086B CN 103904086 B CN103904086 B CN 103904086B CN 201210567631 A CN201210567631 A CN 201210567631A CN 103904086 B CN103904086 B CN 103904086B
Authority
CN
China
Prior art keywords
electrode
film transistor
thin film
layer
storage capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210567631.2A
Other languages
English (en)
Other versions
CN103904086A (zh
Inventor
蔡韬
赵本刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201210567631.2A priority Critical patent/CN103904086B/zh
Priority to US14/137,861 priority patent/US9853067B2/en
Priority to EP13199549.0A priority patent/EP2747138B1/en
Publication of CN103904086A publication Critical patent/CN103904086A/zh
Application granted granted Critical
Publication of CN103904086B publication Critical patent/CN103904086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板，包括：基板；设置于所述基板上多个像素单元，每一所述像素单元包括薄膜晶体管以及与所述薄膜晶体管耦接的像素电极；设置于所述基板与所述薄膜晶体管之间并遮挡所述薄膜晶体管沟道的遮光电极；存储电容，所述存储电容包括相对设置的第一电极和第二电极。本发明的薄膜晶体管阵列基板是经过存储电容的改良设计后，可以在不影响开口率的情形下使存储电容大大提高，从而有效地改善显示面板的画面均一性等性能。

Description

一种薄膜晶体管阵列基板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种存储电容改良设计的薄膜晶体管阵列基板。
背景技术
在现有的平面显示器技术中，液晶显示器(以下简称LCD)可以说是最为成熟的技术之一，例如，日常生活中常见的手机、数码相机、摄影机、笔记本电脑、监视器等都是利用这项技术制造的商品。而在LCD技术中，薄膜晶体管液晶显示器(以下简称TFT LCD)具有功耗低、制造成本相对较低以及在透光率、开口率方面的卓越特点，因而目前在LCD市场占据了主导地位。
如图1和图2所示，现有技术的薄膜晶体管阵列(以下简称TFT)基板包括基板101，设置于基板101上的多个栅极线102和多个数据线103，多个栅极线102与多个数据线103交叉，相邻的栅极线和数据线限定一个像素单元，每一个像素单元包括一个薄膜晶体管(以下简称TFT)104及与TFT的漏极/源极电连接的像素电极105，所述TFT设置在栅极线102与数据线103的交叉处。每个TFT104包括栅极106,有源层107，源极108和漏极109。所述有源层107与基板101之间设置第一绝缘层118，所述有源层107与栅极106之间设置第二绝缘层110，所述栅极106与源极108和漏极109之间设置第三绝缘层111，所述源极108和漏极109分别通过过孔114和过孔115形成在第三绝缘层111上，所述源极108和漏极109之上设置钝化层112和平坦化层113。最后沉积像素电极105。所述栅极106与栅极线102一体成型，所述源极108、漏极109与数据线103一体成型，所述漏极109与像素电极105一般通过钝化层过孔118连接。当栅极线102中输入导通信号时，有源层107导电，数据线103的数据信号可从源极108经过有源层107的沟道到达漏极109，最终输入至像素电极105。像素电极105得到信号后与公共电极(其中，公共电极根据显示面板种类不同，可设置于阵列基板上或彩膜基板上，图上未显示)形成用于驱动液晶转动的电场。
存储电容包括与栅极106同层的电极116、和漏极109同层的电极117，所述存储电容形成于电极116与电极117之间。
存储电容是TFT LCD像素扫描信号结束后维持像素电极电位的主要手段，统一增大像素的存储电容，可以有效地改善画面的均一性。但现有技术中要提高像素的存储电容，必然会造成开口率的下降。
发明内容
本发明要解决的技术问题是提供一种存储电容改良设计的薄膜晶体管阵列基板，在不降低开口率的情况下增加存储电容，避免了现有技术的限制和缺点导致的一个或多个问题。
为实现上述目的，本发明提供一种薄膜晶体管阵列基板，包括：
基板；
设置于所述基板上多个像素单元，每一所述像素单元包括薄膜晶体管以及与薄膜晶体管的漏极/源极电连接的像素电极；
设置于所述基板与所述薄膜晶体管之间并遮挡所述薄膜晶体管沟道的遮光电极；
存储电容，所述存储电容包括相对设置的第一电极和第二电极，所述存储电容的第一电极与所述遮光电极位于同一层。
优选地，所述遮光电极包括层叠的透明导电层和非透明导电层，所述存储电容的第一电极与所述遮光电极的透明导电层位于同一层，且采用相同材料。
优选地，所述薄膜晶体管还包括覆盖所述遮光电极和所述存储电容第一电极的第一绝缘层；位于所述第一绝缘层上、所述遮光电极上方的有源层；覆盖所述有源层的第二绝缘层；位于所述第二绝缘层上并通过贯穿于所述第二绝缘层的过孔与所述有源层电连接的源极电极和漏极电极。
优选地，所述存储电容的第二电极与所述源极电极和漏极电极位于同一层，且采用相同的材料。
优选地，所述存储电容的第二电极与所述有源层位于同一层，且采用相同的材料。
优选地，所述存储电容的第二电极与所述像素电极位于同一层，且采用相同的材料。
优选地，所述薄膜晶体管还包括位于所述沟道上方的顶栅。
优选地，存储电容的第二电极与所述顶栅位于同一层，且采用相同的材料。
优选地，所述遮光电极为所述薄膜晶体管的底栅。
优选地，所述过孔处，所述有源层分别与所述源极电极、所述漏极电极通过一刻蚀阻挡层电连接。
优选地，所述第一电极的电位由外围驱动电路提供。
本发明还提供一种显示面板，所述显示面板包括本发明所提供的薄膜晶体管阵列基板。
与现有技术相比，本发明具有以下优点：
本发明提供的薄膜晶体管阵列基板，包括存储电容，所述存储电容包括相对设置的的第一电极和第二电极，所述第一电极与遮光电极位于同一层，这样可以在不增加掩模工艺的条件下增加存储电容。
附图说明
图1为现有技术薄膜晶体管阵列基板结构的俯视图。
图2为图1沿A-A截面示意图。
图3为本发明薄膜晶体管阵列基板结构示意图。
图4为本发明外围驱动电路结构示意图。
图5为本发明存储电容的第二电极与有源层同层的示意图。
图6为本发明存储电容的第二电极为像素电极的示意图。
图7为本发明底栅型薄膜晶体管阵列基板结构示意图。
图8-图19为本发明薄膜晶体管阵列基板的制造方法示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
图3所示为本发明实施例中薄膜晶体管阵列基板结构。如图3所示，301为基板，302为有源层，303为栅极，304位源极电极，305为漏极电极，306为像素电极，307为遮光电极的透明导电层，308为遮光电极的非透明导电层，309为存储电容的第一电极，310为存储电容的第二电极，311为第一绝缘层，312为第二绝缘层，313为第三绝缘层，314为钝化层，315为平坦化层。
本实施例优选的，所述基板301为透明基板，具体的，其材质可以是玻璃或者透明有机材料等。
所述遮光电极的透明导电层307、所述遮光电极的非透明导电层308和所述存储电容的第一电极309形成在基板301上，所述遮光电极的透明导电层307和所述遮光电极的非透明导电层308层叠设置。所述遮光层的透明导电层307的材质优选为铟锡氧化物。优选地，所述存储电容的第一电极309与所述遮光电极的透明导电层307同时形成，且材料相同。所述存储电容的第一电极309与所述遮光电极的透明导电层307彼此断开。
需要说明的是，遮光电极并不一定要采取图3所示的双层层叠结构，还可以是两层以上的层叠结构，存储电容的第一电极309与所述遮光电极的多层结构中任一层或多层的组合同时形成，通常材料也相同。但总体来说，存储电容的第一电极309与遮光电极位于同一层，通常材料也相同。遮光电极包含的各层之间的层叠顺序也可以根据实际需求进行设计。
另外，在本发明的其他实施例中，所述存储电容的第一电极309也可以不与遮光电极的透明导电层307同时形成，材料也可以不同，所述存储电容的第一电极309也可以为非透明导电材料。所述遮光电极的非透明导电层308的材质优选为可以包括钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)中至少一种。
所述第一绝缘层311形成在有源层302与遮光层之间，所述第一绝缘层311可以通过化学气相沉积或物理气相沉积来形成氧化硅或氮化硅单层或包括氧化硅和氮化硅中至少一层的多层。
所述有源层302形成在包含所述遮光电极的透明导电层307、遮光电极的非透明导电层308的基板上方，所述有源层302与所述遮光电极彼此绝缘。所述有源层302可以通过在第一绝缘层311上形成的非晶硅层结晶化来形成多晶硅层，然后对该多晶硅层进行图案化而形成。所述有源层包括源极区域302a、漏极区域302b和沟道302c,所述沟道302c与所述遮光电极的非透明导电层308重叠设置，即所述遮光电极的非透明导电层308的宽度大于或等于所述沟道302c的宽度，沟道被遮光电极的非透明导电层308遮挡。
所述第二绝缘层312位于所述有源层302与栅极303之间，所述第二绝缘层312可以包括正硅酸乙酯、氧化硅或氮化硅的至少一种绝缘材料。
所述栅极303位于所述第二绝缘层312上并且与所述有源层302彼此绝缘。所述栅极303可以包括钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)中至少一种。
所述第三绝缘层313形成于包含所述栅极303的基板上，所述第三绝缘层313可以包括正硅酸乙酯、氧化硅或氮化硅的至少一种绝缘材料。
所述源极电极304和所述漏极电极305形成在所述第三绝缘层313上，并且与所述栅极303彼此绝缘。
所述源极电极304与所述源极区域302a通过过孔K电连接，所述漏极电极305与所述漏极区域302b通过过孔L电连接。源极电极304和漏极电极305可以包括钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)中至少一种。优选地，在所述源极区域302a与源极电极304之间还可以包含一刻蚀停止层316a,在所述漏极区域302b与漏极电极305之间还可以包含一刻蚀停止层316b。所述刻蚀停止层316a和316b可以包括钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)中至少一种。
所述钝化层314形成于包含所述源极电极304和所述漏极电极305的基板上，所述钝化层可以包括氧化硅或氮化硅的至少一种绝缘材料。
所述平坦化层315形成于钝化层314的上方。本发明的其他实施例中，平坦化层315可以省去。
最后，所述像素电极306形成于平坦化层315的上方，所述像素电极306为透明导电层，可以为铟锡氧化物。所述像素电极306与所述漏极电极305通过过孔G电连接。
本实施例的薄膜晶体管阵列基板还包括存储电容的第二电极310，所述存储电容的第二电极310与源极电极304和漏极电极305位于同一层，且采用相同的材料。在优选的实施例中，所述存储电容的第二电极310与漏极电极305电连接。这样，就保证了存储电容的第二电极310的电位等于像素电极306电位。本发明的保护范围不限于此，在本发明的其他实施例中，所述存储电容的第二电极也可以与漏极电极不连接，所述存储电容的第二电极直接与像素电极电连接，只要保证所述存储电容的第二电极310的电位与像素电极306的电位相等即可。
在本发明的实施例中，还包含为存储电容的第一电极310提供电位的外围驱动电路。所述薄膜晶体管阵列基板包含显示区域和围绕所述显示区域的周边区域，所述薄膜晶体管和所述存储电容位于所述显示区域，所述外围驱动电路位于所述周边区域。如图4所示，所述外围驱动电路包括基板301，外围透明导电层401，第一绝缘层311，第二绝缘层312，与公共电极连接的第一连接金属402，第三绝缘层313，第二连接金属403，钝化层314，平坦化层315。
下面结合图3和图4来具体说明所述外围驱动电路的结构，所述外围透明导电层401与遮光电极的透明导电层307同时形成且材料相同，并且所述外围透明导电层401与存储电容的第一电极309电连接，所述外围透明导电层401与遮光电极的透明导电层彼此断开。这样，所述存储电容的第一电极309的电位与外围透明导电层的电位相同，并且存储电容的第一电极309的电位不会影响遮光电极的透明导电层的电位。
所述第一连接金属402与所述栅极303同时形成且材料相同，所述第一连接金属402与公共电极(图中未示出)连接。
所述第二连接金属403与所述源极电极304和漏极金属305同时形成且材料相同，所述第二连接金属403通过过孔P与第一连接金属402电连接，所述第二连接金属403通过过孔Q与外围透明导电层401电连接。所述过孔P和过孔Q与过孔K、过孔L同时通过刻蚀形成，过孔Q可以先通过干刻刻蚀至第二绝缘层312，再通过湿刻刻蚀至外围透明导电层401而形成，过孔Q也可以通过控制干刻的刻蚀气体浓度和速度而形成。
可见，所述外围透明导电层401的电位与第一连接金属402的电位相同，由于所述第一连接金属403与公共电极连接，因此，所述存储电容的第一电极309的电位由此外围驱动电路提供时，所述存储电容的第一电极309的电位与公共电极的电位相同。这只是本发明优选的实施例，在本发明的其他实施例中，所述存储电容的第一电极也可以以其他方式与公共电极电连接，例如，所述存储电容的第一电极与外围透明导电层连接，所述外围透明导电层直接与第一连接金属通过过孔电连接，或者所述存储电容的第一电极与公共电极直接电连接，都在本发明的保护范围内。
在本实施例中，存储电容形成于第一电极309和第二电极310之间，所述第二电极310与漏极电极305同层，并且材料相同。另外，在第一电极309和像素电极306之间也形成有存储电容。
因此，本实施例中存储电容的第一电极与遮光电极位于同一层，在充分利用现有空间的情况下增加了薄膜晶体管阵列基板的存储电容。
实施例二
如图5所示，实施例二与实施例一的不同之处在于，所述存储电容的第二电极501与有源层302同时形成，并且位于同一层且采用相同的材料。优选地，所述存储电容的第二电极501与漏极区域302b电连接。由于漏极区域302b与漏极电极305电连接，漏极电极305与像素电极306电连接，所以，所述存储电容的第二电极501的电位与像素电极306的电位相等。
同样，本发明实施例通过利用与遮光电极同层的透明电极作为存储电容的第一电极，有效利用现有的空间，在不降低开口率的同时增加了存储电容。
实施例三
如图6所示，实施例三与实施例1的不同之处在于，所述存储电容的第二电极为像素电极306。所述存储电容形成于存储电容的第一电极309与像素电极306之间。
在本发明的实施例中，存储电容主要形成在与遮光电极同层的存储电容的第一电极和存储电容的第二电极之间，本发明的保护范围不限于此，例如，所述存储电容可以包括第一电极，第二电极，第三电极，第四电极，所述第一电极与遮光电极同层，所述第二电极与有源层同层，所述第三电极与漏极电极同层，所述第四电极与像素电极同层，这样，所述存储电容可形成于第一电极与第二电极之间，第一电极与第三电极之间，第一电极与第四电极之间。同样，可以在不降低开口率的情况下使存储电容得到增加。
实施例四
如图7所示，实施例四提供了另一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板为底栅型结构，包括：
基板701，所述基板701包括透明绝缘材料。
遮光电极，所述遮光电极形成在基板701上。所述遮光电极包括透明导电层702a和非透明导电层702b。所述遮光电极的非透明导电层702b为薄膜晶体管阵列基板的栅极。
第一绝缘层703，所述第一绝缘层703形成在非透明导电层702b上。
有源层704，所述有源层704形成在第一绝缘层703上，所述有源层703可以为非晶硅层。
第二绝缘层705，所述第二绝缘层705形成在有源层704上。
源极电极706和漏极电极707，所述源极电极706和漏极电极707形成在第二绝缘层705上，所述源极电极706通过过孔713与有源层704连接，所述漏极电极717通过过孔714与有源层704连接。
钝化层708，所述钝化层708形成在包含所述源极电极706和漏极电极707的基板上。
平坦化层709，所述平坦化层709形成在钝化层708上。
像素电极710，所述像素电极710形成在平坦化层709上，所述漏极电极707通过过孔X与像素电极710电连接。
存储电容的第一电极711，所述存储电容的第一电极711与遮光电极的透明导电层702a同时形成，位于同一层且材料相同。所述存储电容的第一电极711与遮光电极的透明导电层702a彼此断开。但本发明保护的范围不限于此，在本发明的其他实施例中，所述存储电容的第一电极711也可以不与遮光电极的透明导电层702a同时形成，材料也可以不同，所述存储电容的第一电极711也可以为非透明导电材料。
存储电容的第二电极712，所述存储电容的第二电极712可以与漏极电极707同时形成，位于同一层，且材料相同。优选的，所述存储电容的第二电极712与漏极电极707电连接。但本发明保护的范围不限于此，在本发明的其他实施例中，所述存储电容的第二电极712也可以不与所述漏极电极707同时形成，材料也可以不同，所述存储电容的第二电极712可以直接与像素电极710电连接。在本发明的其他实施例中，所述存储电容的第二电极712可以为像素电极。
所述存储电容的第一电极711的电位由外围驱动电路提供，所述外围驱动电路的结构与本发明实施例一中的外围驱动电路相同，在此不再详细描述。
本发明还相应提供一种显示面板，所述显示面板包括本发明实施例提供的薄膜晶体管阵列基板。所述显示面板可以为液晶显示面板、LED显示面板、OLED显示面板等。
实施例五
实施例五提供一种薄膜晶体管阵列基板的制造方法。以下参照图8-图19具体表述本实施例的薄膜晶体管阵列基板的制造方法。
首先，提供基板801，所述基板801为透明基板，具体的，其材质可以是玻璃或者透明有机材料等。在所述基板801上溅射透明导电层802和非透明导电层803，所述透明导电层802的材料可以为铟锡氧化物，所述非透明导电层803的材料可以为钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)中至少一种。所述非透明导电层803和透明导电层802层叠设置，在所述非透明导电层803上涂布光刻胶，利用带有特定图案的掩模板对所述光刻胶进行曝光。干刻所述非透明导电层803和透明导电层802，形成三个部分，第一部分，第二部分和第三部分，所述第一部分位于所述基板的周边区域，所述第二部分和所述第三部分位于所述基板的显示区域。其中第一部分和第二部分断开，第三部分和第二部分断开，第一部分和第三部分连接(连接的部分在图上未示出)。剥离第一部分和第三部分的光刻胶。通过干刻去除第一部分和第三部分的非透明导电层。从而在第一部分形成外围透明导电层804和存储电容的第一电极805。剥离第二部分的光刻胶，从而形成遮光层的透明导电层806和遮光层的非透明导电层807。
接着，通过化学气相沉积或物理气相沉积形成第一绝缘层808，所述第一绝缘层808的材料选择与多晶硅具有高选择比的材料，可以为氧化硅或氮化硅单层或包括氧化硅和氮化硅中至少一层的多层。然后在第一绝缘层808上再沉积一层非晶硅层。经过激光诱导晶化(ELA)转变为多晶硅层。优选地，可以在多晶硅层上沉积一层刻蚀停止层810。然后利用特定图案的掩模板进行曝光，刻蚀。然后剥离源极区域和漏极区域以外的光刻胶。然后，干刻除去源极区域809a和漏极区域809b以外的刻蚀停止层810。剥离剩余的光刻胶。形成存储电容的第二电极809d。所述存储电容的第二电极809d与漏极区域809b位于同一层，且材料相同。优选地，所述存储电容的第二电极809d与漏极区域809b连接。然后对N-TFT和P-TFT进行沟道掺杂，形成沟道区域809c。沉积第二绝缘层811，所述第二绝缘层811可以包括正硅酸乙酯、氧化硅或氮化硅的至少一种绝缘材料。对所述第二绝缘层811上涂覆光刻胶，对所述光刻胶进行曝光、显影后，基板经过蚀刻、光刻胶剥离后得到第一连接金属812，栅极813。沉积第三绝缘层814，所述第二绝缘层814可以包括正硅酸乙酯、氧化硅或氮化硅的至少一种绝缘材料。
接着，结合干刻和湿刻形成过孔P、Q、K、L，其中所述过孔P与第一连接金属812连接，过孔Q与外围透明导电层804连接，过孔K与源极区域809a上的刻蚀停止层连接，过孔L与漏极区域809b上的刻蚀停止层电连接。所述过孔Q可以通过干刻刻蚀至第二绝缘层811，然后通过湿刻刻蚀至外围透明导电层804。然后在基板上通过曝光、显影、蚀刻、光刻胶剥离后得到第二连接金属815和源极电极816和漏极电极817。所述第二连接金属815、源极电极816和漏极电极817的材料可以为材料可以为钼(Mo)、铬(Cr)、铝(Al)、银(Ag)、钛(Ti)、钽(Ta)和钨(W)中至少一种。沉积钝化层818，涂覆平坦化层819，通过干刻得到过孔G，所述过孔G与漏极电极817电连接。作为一种优选的实施方式，本步骤中还可以同时形成与源极电极816和漏极电极817位于同一层、采用相同材料的电极，与该存储电容的第一电极805交叠，可以作为存储电容的第二电极。于此相对应的，前述步骤中与有源层位于同一层、采用相同材料的存储电容的第二电极809d，可以制备，也可以省去。
最后，沉积像素电极820，所述像素电极819的材料可以为铟锡氧化物，所述像素电极820与所述漏极电极817通过过孔G电连接。作为一种优选的实施方式，本步骤中还可以同时形成与像素电极819位于同一层、采用相同材料的电极，与该存储电容的第一电极805交叠，可以作为存储电容的第二电极。于此相对应的，前述步骤中与有源层位于同一层、采用相同材料的存储电容的第二电极809d和/或与薄膜晶体管的源极电极和漏极电极位于同一层、采用相同材料的存储电容第二电极，可以制备，也可以省去。
在本实施例中，存储电容形成于第一电极和第二电极之间，另外在第一电极和像素电极之间也形成有存储电容。在本实施例中，存储电容的第二电极与有源层同层，且材料相同，在本发明的其他实施例中，存储电容的第二电极可以与漏极电极同层，优选地，所述存储电容的第二电极与漏极电极材料相同。
综上可知，本发明的薄膜晶体管阵列基板经过存储电容的改良设计后，可以在不影响开口率的情形下使存储电容大大提高，从而有效地改善显示面板的画面均一性等性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种薄膜晶体管阵列基板，包括：
基板；
设置于所述基板上多个像素单元，每一所述像素单元包括薄膜晶体管以及与所述薄膜晶体管的漏极/源极电连接的像素电极，所述薄膜晶体管具有顶栅；
设置于所述基板与所述薄膜晶体管之间并遮挡所述薄膜晶体管沟道的遮光电极，所述遮光电极包括层叠的透明导电层和非透明导电层；
存储电容，所述存储电容包括相对设置的第一电极和第二电极，所述存储电容的第一电极与所述遮光电极的透明导电层位于同一层，且采用相同材料，所述存储电容的第二电极的电位等于所述像素电极的电位；
所述薄膜晶体管阵列基板还包括为所述存储电容的第一电极提供电位的外围驱动电路，所述外围驱动电路包括外围透明导电层、与公共电极连接的第一连接金属、以及第二连接金属，所述外围透明导电层与所述存储电容的第一电极电连接，所述第二连接金属通过过孔P与所述第一连接金属电连接，所述第二连接金属通过过孔Q与所述外围透明导电层电连接。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述遮光电极包括层叠的透明导电层和非透明导电层，所述存储电容的第一电极与所述遮光电极的透明导电层位于同一层，且采用相同材料。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管还包括覆盖所述遮光电极和所述存储电容第一电极的第一绝缘层；位于所述第一绝缘层上、所述遮光电极上方的有源层；覆盖所述有源层的第二绝缘层；位于所述第二绝缘层上并通过贯穿于所述第二绝缘层的过孔与所述有源层电连接的源极电极和漏极电极。
4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述存储电容的第二电极与所述源极电极和漏极电极位于同一层，且采用相同的材料。
5.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述存储电容的第二电极与所述有源层位于同一层，且采用相同的材料。
6.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述存储电容的第二电极与所述像素电极位于同一层，且采用相同的材料。
7.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，存储电容的第二电极与所述顶栅位于同一层，且采用相同的材料。
8.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述遮光电极为所述薄膜晶体管的底栅。
9.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述过孔处，所述有源层分别与所述源极电极、所述漏极电极通过一刻蚀阻挡层电连接。
10.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一电极的电位由外围驱动电路提供。
11.一种包括权利要求1-10任一项所述的薄膜晶体管阵列基板的显示面板。
CN201210567631.2A 2012-12-24 2012-12-24 一种薄膜晶体管阵列基板 Active CN103904086B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210567631.2A CN103904086B (zh) 2012-12-24 2012-12-24 一种薄膜晶体管阵列基板
US14/137,861 US9853067B2 (en) 2012-12-24 2013-12-20 Thin film transistor array substrate
EP13199549.0A EP2747138B1 (en) 2012-12-24 2013-12-24 Thin film transistor array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210567631.2A CN103904086B (zh) 2012-12-24 2012-12-24 一种薄膜晶体管阵列基板

Publications (2)

Publication Number Publication Date
CN103904086A CN103904086A (zh) 2014-07-02
CN103904086B true CN103904086B (zh) 2017-10-27

Family

ID=49998027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210567631.2A Active CN103904086B (zh) 2012-12-24 2012-12-24 一种薄膜晶体管阵列基板

Country Status (3)

Country Link
US (1) US9853067B2 (zh)
EP (1) EP2747138B1 (zh)
CN (1) CN103904086B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102304725B1 (ko) * 2014-10-16 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
KR102277988B1 (ko) * 2014-11-05 2021-07-15 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN104460157B (zh) * 2014-12-19 2019-09-10 深圳市华星光电技术有限公司 阵列基板及显示装置
CN104576656A (zh) * 2014-12-23 2015-04-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN104698709A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板和液晶显示面板
CN104900655A (zh) * 2015-04-14 2015-09-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN106158879B (zh) * 2015-04-15 2019-10-01 群创光电股份有限公司 显示面板
CN105097838B (zh) * 2015-07-16 2018-03-02 武汉华星光电技术有限公司 显示面板及薄膜晶体管阵列基板
KR102558900B1 (ko) * 2015-10-23 2023-07-25 엘지디스플레이 주식회사 표시장치와 이의 제조방법
KR102568632B1 (ko) * 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
DE102016117701B4 (de) * 2016-05-16 2018-05-30 Shanghai Tianma Micro-electronics Co., Ltd. Arraysubstrat, Anzeigefeld und Anzeigevorrichtung
CN105785679A (zh) 2016-05-16 2016-07-20 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN106154669A (zh) * 2016-09-14 2016-11-23 厦门天马微电子有限公司 阵列基板及其制备方法、液晶显示装置
CN106200182B (zh) * 2016-09-14 2019-09-17 武汉华星光电技术有限公司 一种液晶面板及其制备方法
CN106449658A (zh) * 2016-11-08 2017-02-22 武汉华星光电技术有限公司 Tft基板及其制作方法
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106898577A (zh) * 2017-03-23 2017-06-27 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN107092124A (zh) * 2017-05-11 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107302032B (zh) * 2017-06-19 2020-05-22 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示面板
CN107817636B (zh) * 2017-10-31 2020-09-29 武汉天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102690047B1 (ko) * 2017-11-29 2024-07-29 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그를 포함하는 유기발광표시장치
KR102440112B1 (ko) * 2017-12-07 2022-09-05 삼성디스플레이 주식회사 표시 장치
CN108039339A (zh) * 2017-12-21 2018-05-15 惠科股份有限公司 阵列基板的制作方法、阵列基板和液晶显示面板
CN108257977B (zh) 2018-01-10 2021-01-01 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
CN108461529A (zh) 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108682299B (zh) * 2018-07-24 2021-04-20 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US11195863B2 (en) * 2018-09-21 2021-12-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel having a storage capacitor, manufacturing method the same thereof and display module having the same
CN109659315B (zh) * 2018-11-21 2020-12-25 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
KR102621005B1 (ko) 2018-12-26 2024-01-05 삼성디스플레이 주식회사 유기 발광 표시 장치
JP7256647B2 (ja) * 2019-01-29 2023-04-12 株式会社ジャパンディスプレイ 表示装置
CN110071069B (zh) * 2019-04-19 2021-11-23 深圳市华星光电半导体显示技术有限公司 显示背板及其制作方法
CN115995470A (zh) * 2019-08-23 2023-04-21 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110707101A (zh) 2019-10-16 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN112750861B (zh) * 2019-10-29 2025-02-25 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN112750859B (zh) 2019-10-29 2022-07-29 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
KR102889639B1 (ko) 2020-07-01 2025-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112117311A (zh) * 2020-09-03 2020-12-22 深圳市华星光电半导体显示技术有限公司 Oled面板的制作方法、oled面板
CN112635534A (zh) * 2020-12-23 2021-04-09 深圳市华星光电半导体显示技术有限公司 显示面板、显示装置和显示面板的制作方法
KR20230022370A (ko) * 2021-08-06 2023-02-15 삼성디스플레이 주식회사 표시 장치
US12379630B2 (en) * 2022-01-29 2025-08-05 Boe Technology Group Co., Ltd. Liquid crystal handwriting board and manufacturing method therefor
GB2629531A (en) 2022-04-28 2024-10-30 Boe Technology Group Co Ltd Photoelectric detector and electronic device
CN118693107B (zh) * 2024-08-29 2024-12-24 武汉华星光电半导体显示技术有限公司 显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453616A (zh) * 2002-04-24 2003-11-05 三洋电机株式会社 显示装置
CN1453756A (zh) * 2002-04-24 2003-11-05 三洋电机株式会社 显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100462861B1 (ko) * 2002-04-15 2004-12-17 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그의 제조방법
JP4245915B2 (ja) * 2002-12-24 2009-04-02 シャープ株式会社 薄膜トランジスタの製造方法及び表示デバイスの製造方法
KR100686442B1 (ko) 2004-06-30 2007-02-23 네오폴리((주)) 부식 방지층을 이용한 금속유도측면결정화법에 의한 박막 트랜지스터의 제조방법
KR101107269B1 (ko) 2004-12-31 2012-01-19 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법과, 그를이용한 액정 패널 및 그 제조 방법
KR20060079040A (ko) * 2004-12-31 2006-07-05 엘지.필립스 엘시디 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
US20060214564A1 (en) 2005-03-24 2006-09-28 Hsi-Ming Chang Organic electroluminescent display and method for fabricating the same
JP4899856B2 (ja) * 2006-12-27 2012-03-21 セイコーエプソン株式会社 液晶装置及び電子機器
KR101113394B1 (ko) * 2009-12-17 2012-02-29 삼성모바일디스플레이주식회사 액정표시장치의 어레이 기판
KR101273239B1 (ko) 2010-09-20 2013-06-11 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
KR20120042029A (ko) 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 표시 장치 및 그 제조 방법
KR101912406B1 (ko) * 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453616A (zh) * 2002-04-24 2003-11-05 三洋电机株式会社 显示装置
CN1453756A (zh) * 2002-04-24 2003-11-05 三洋电机株式会社 显示装置

Also Published As

Publication number Publication date
EP2747138B1 (en) 2019-02-06
EP2747138A1 (en) 2014-06-25
US9853067B2 (en) 2017-12-26
US20140175445A1 (en) 2014-06-26
CN103904086A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103904086B (zh) 一种薄膜晶体管阵列基板
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
EP2919266B1 (en) Array substrate, preparation method therefor, and display device
CN103489826B (zh) 阵列基板、制备方法以及显示装置
TWI553837B (zh) 製作顯示面板之方法
CN104298040B (zh) 一种coa基板及其制作方法和显示装置
CN103354218B (zh) 阵列基板及其制作方法和显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
WO2015098183A1 (ja) アクティブマトリクス基板の製造方法および表示装置の製造方法ならびに表示装置
US20160148954A1 (en) Manufacturing method of array substrate, array substrate and display device
CN107871753B (zh) 阵列基板及其制备方法
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
KR102221845B1 (ko) 표시 기판 및 그의 제조방법
CN110071069A (zh) 显示背板及其制作方法
WO2015085719A1 (zh) 像素单元、阵列基板及其制造方法和显示装置
CN203688950U (zh) 一种阵列基板及显示装置
KR102227519B1 (ko) 표시 기판 및 그의 제조방법
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
CN103219341A (zh) 一种阵列基板及制备方法、显示装置
CN102854677A (zh) 阵列基板、阵列基板的制造方法及显示装置
WO2012017626A1 (ja) 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
CN106940507B (zh) 阵列基板及其制备方法、显示面板
CN103529605A (zh) 阵列基板及其制备方法、显示面板及显示装置
CN104637957B (zh) 一种阵列基板及其制作方法、显示面板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant