[go: up one dir, main page]

TW201911051A - 動態隨機存取記憶體及其操作方法 - Google Patents

動態隨機存取記憶體及其操作方法 Download PDF

Info

Publication number
TW201911051A
TW201911051A TW106143204A TW106143204A TW201911051A TW 201911051 A TW201911051 A TW 201911051A TW 106143204 A TW106143204 A TW 106143204A TW 106143204 A TW106143204 A TW 106143204A TW 201911051 A TW201911051 A TW 201911051A
Authority
TW
Taiwan
Prior art keywords
hot
condition
data
character line
word line
Prior art date
Application number
TW106143204A
Other languages
English (en)
Other versions
TWI652573B (zh
Inventor
李忠勳
劉獻文
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI652573B publication Critical patent/TWI652573B/zh
Publication of TW201911051A publication Critical patent/TW201911051A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0207—Addressing or allocation; Relocation with multidimensional access, e.g. row/column, matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2236—Copy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

本揭露提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)及其操作方法。該DRAM包括一普通區、一熱區、一控制元件。該普通區包括複數個記憶胞，並可受控於一普通字元線。該熱區包括複數個記憶胞，並可受控於一熱字元線。該控制元件在滿足一條件以前以及當該普通字元線已經被頻繁存取時，複製與該普通字元線有關的該等記憶胞儲存的一資料為一複製資料，並且將該複製資料儲存至與該熱字元線有關的該等記憶胞中；在滿足該條件以前，存取該普通字元線；以及只有在符合該條件時，不再存取該普通字元線。該條件包括該普通字元線的一存取頻率達到一臨界頻率。

Description

動態隨機存取記憶體及其操作方法
本揭露係關於一種動態隨機存取記憶體，尤其係指包括被頻繁存取的記憶胞的動態隨機存取記憶體，及其操作方法。
動態隨機存取記憶體（dynamic random access memory，DRAM）是一種隨機存取記憶體的型態。該種型態的隨機存取記憶體將每個位元的資料存儲在單獨的電容器中。最簡單的DRAM單元包括單個N型金屬氧化物半導體（n-type metal-oxide-semiconductor，NMOS）電晶體和單個電容器。如果電荷存儲在電容器中，則根據所使用的慣例，該單元被稱為存儲邏輯高。如果不存在電荷，則稱該單元存儲邏輯低。由於電容器中的電荷隨時間消耗，因此DRAM系統需要額外的更新電路來週期性地更新存儲在電容器中的電荷。由於電容器只能存儲非常有限的電荷量，為了快速區分邏輯1和邏輯0之間的差異，通常每個位元使用兩個位元線（bit line，BL），其中位元線對中的第一位被稱為位線真（bit line true，BLT），另一個是位元線補數（bit line complement，BLC）。單個NMOS電晶體的閘極由字元線（word line，WL）控制。 上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一普通區、一熱區、一控制元件。該普通區包括複數個記憶胞，可受控於一普通字元線。該熱區包括複數個記憶胞，可受控於一熱字元線。該控制元件，經配置以在滿足一條件以前以及當該普通字元線已經被頻繁存取時，複製與該普通字元線有關的該等記憶胞儲存的一資料為一複製資料，並且將該複製資料儲存至與該熱字元線有關的該等記憶胞中；在滿足該條件以前，該控制元件經配置以存取該普通字元線；以及只有在符合該條件時，該控制元件經配置以不再存取該普通字元線，其中該條件包括該普通字元線的一存取頻率達到一臨界頻率。 在本揭露之一些實施例中，該臨界頻率為一第二臨界頻率，以及其中該控制元件只有在滿足一第一條件時複製該資料，其中該第一條件指的是該普通字元線的該存取頻率達到一第一臨界頻率，其中該第一臨界頻率小於該第二臨界頻率。 在本揭露之一些實施例中，該控制元件只有在滿足該第一條件時建立一映射關係，該映射關係指的是與該資料有關的一邏輯位址與一熱區實體位址之間的關係。 在本揭露之一些實施例中，該控制元件只有在滿足該條件以及一映射關係存在時基於該熱字元線的一熱區實體位址存取該熱字元線，其中該映射關係指的是與該資料有關的一邏輯位址與該熱區實體位址之間的關係。 在本揭露之一些實施例中，該控制元件判斷該普通字元線的該存取頻率是否達到該第一臨界頻率及該第二臨界頻率的一者的方法包括：偵測該邏輯位址；以及計數該邏輯位址已經被偵測多少次。 本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)的操作方法。該操作方法包括：在滿足一條件以前，複製與一普通字元線有關的記憶胞儲存的資料為一複製資料，並將該複製資料儲存至與一熱字元線有關的記憶胞中，其中該普通字元線容易有一列錘子效應，以及其中該條件包括該普通字元線的一存取頻率達到一臨界頻率；在滿足該條件以前，基於一邏輯位址，存取該普通字元線；只有在滿足該條件時，基於該邏輯位址，存取該熱字元線；以及只有在滿足該條件時，不再從該字元線存取該資料。 在本揭露之一些實施例中，該臨界頻率為一第二臨界頻率，以及其中該在滿足該條件以前，複製與該普通字元線有關的記憶胞儲存的資料為該複製資料，並將該複製資料儲存至與該熱字元線有關的記憶胞中包括：只有在滿足一第一條件時，複製該資料，其中該第一條件指的是該普通字元線的該存取頻率達到一第一臨界頻率，其中該第一臨界頻率小於該第二臨界頻率。 在本揭露之一些實施例中，該操作方法更包括：只有在滿足該第一條件時，建立該邏輯位址及一熱區實體位址的一映射關係。 在本揭露之一些實施例中，該只有在滿足該條件時，基於該邏輯位址，存取該熱字元線包括：只有在滿足該條件以及一映射關係存在時，基於該熱字元線的一熱區實體位址存取該熱字元線，其中該映射關係指的是與該資料有關的該邏輯位址與該熱區實體位址之間的關係。 在本揭露之一些實施例中，該操作方法更包括：藉由偵測該邏輯位址以及計數該邏輯位址已經被偵測多少次，判斷該普通字元線的該存取頻率是否達到該第一臨界頻率及該第二臨界頻率的一者的方法。 在本揭露中，只有在普通字元線的存取頻率達到第一臨界頻率時，與該普通字元線相關聯的記憶胞的所有資料將從普通區被複製到熱區。只有在該普通字元線的存取頻率達到第二臨界頻率時，熱區中的熱字元線代替普通字元線被存取。只有在滿足第二條件時，不再存取容易有列錘子效應的普通字元線。結果，原本容易有列錘子效應的普通字元線，例如普通字元線，不再遭受列錘子效應。普通區中的列錘子效應被減輕或甚至消除，而不需增加普通字元線上的更新率或限制其存取次數。 此外，在熱字元線上執行的存取操作的一部分類似於前面提到的更新操作。如上所述，當頻繁地對熱區中的熱字元線執行更新操作時，熱字元線具有抵抗列錘子效應的相對較好的能力。由於熱區中的所有熱字元線的存取頻率相對較高，所以熱區中的所有熱字元線都具有抵抗列錘子效應的相對較好的能力。 在一些現有的操作方法中，可以通過限制給定週期內字元線的存取次數來減輕或消除列錘子效應。例如，在給定的週期內，字元線的存取次數被限制在小於30萬次。結果，字元線不容易有列錘子效應。然而，相對較少的存取次數可能伴隨著DRAM的相對較低的性能。 或者，可以通過增加DRAM的更新率來減輕或消除列錘子效應。更詳細地，為了更新記憶胞，在更新操作中，將從記憶胞讀取資料並隨後寫回到該記憶胞，以免丟失資料。更新率相對較高指的是，在給定的週期內執行更新操作相對較多次數，這確保了當前的資料與先前的資料相同。亦即，這確保了資料不容易被翻轉。結果，抵抗列錘子效應的能力相對較好。然而，當更新率相對較高時，DRAM將消耗更多的功率。 上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下的實施例可適當整合以下實施例以完成另一實施例。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。 為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了實施方式之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於實施方式的內容，而是由申請專利範圍定義。 圖1為一種比較性的動態隨機存取記憶體（dynamic random access memory，DRAM）10之示意圖。參照圖1，DRAM 10包括一控制元件12和包括多個字元線（或，稱為行）142、144、146、152、154和156的一儲存區域14。 控制元件12經配置以控制字元線142、144、146、152、154和156的存取，以，例如，讀取儲存在字元線142、144、146、152、154和156相關連的記憶胞中的資料，或將資料寫入至與字元線142、144、146、152、154和156相關連的記憶胞中。 字元線142、144、146、152、154和156中的每一者控制與其相關聯的記憶胞。字元線142緊鄰於字元線144，字元線144又與字元線146緊鄰。字元線146緊鄰字元線152，字元線152又緊鄰字元線154。字元線154緊鄰字元線156。 在操作中，當一字元線，諸如字元線142、144、146、152、154和156中的任一個，在給定週期內被存取超過例如約30萬次時，字元線容易有列錘子效應（row hammer effect），即可能發生列錘子效應。為了更好地理解列錘子效應，假設與字元線142相關聯的記憶胞存儲資料D1;與字元線144相關聯的記憶胞存儲資料D2；並且與字元線146相關聯的記憶胞存儲資料D3，如圖1所示。如上所述，字元線142和字元線146及144緊鄰。因此，如果字元線144在給定週期內被存取超過例如約30萬次，則在沒有存取字元線142和146的情況下資料D1及D3可能被翻轉（flipped）。例如，資料從邏輯高翻轉到邏輯低，反之亦然，這將參照圖2和圖3進行詳細描述。這種情況稱為列錘子效應。由於這樣的翻轉並不是想要的，這種翻轉可能導致DRAM 10異常工作或提供錯誤的資料。 圖2的示意圖圖式說明圖1的比較性的DRAM10的操作。參照圖2，控制元件12接收邏輯位址L_ADD2，基於邏輯位址L_ADD2得到實體地址P_ADD2，並且基於實體地址P_ADD2存取字元線144。控制元件12在給定週期內多次接收到邏輯位址L_ADD2，例如超過約30萬次。因此，判斷出控制元件12在給定週期內存取字元線144超過例如30萬次。結果，字元線144容易有列錘子效應RHE。 圖3的示意圖圖式說明發明於圖1的字元線144的列錘子效應。參照圖3，發生一列錘子效應。儲存在與字元線142相關聯的記憶胞中的資料從資料D1翻轉到資料，其中資料D1的電壓準位與資料相反。類似地，儲存在與字元線146相關聯的記憶胞中的資料從資料D3被翻轉到資料，其中資料D3的電壓準位與資料相反。需說明的是，從資料D1到資料的翻轉並不意味著與字元線142相關聯的所有位元都改變。在某些情況下，只有一些位元被改變。類似地，從資料D3到資料的翻轉並不意味著與字元線146相關聯的所有位元都改變。在某些情況下，只有一些位元被改變。 在一些現有的操作方法中，可以通過限制給定週期內字元線的存取次數來減輕或消除列錘子效應。例如，在給定的週期內，字元線144的存取次數被限制在小於30萬次。結果，字元線144不容易有列錘子效應。然而，相對較少的存取次數可能伴隨著DRAM 10的相對較低的性能。 或者，可以通過增加DRAM 10的更新率來減輕或消除列錘子效應。更詳細地，為了更新記憶胞，在更新操作中，將從記憶胞讀取資料並隨後寫回到該記憶胞，以免丟失資料。更新率相對較高指的是，在給定的週期內執行更新操作相對較多次數，這確保了當前的資料與先前的資料相同。亦即，這確保了資料不容易被翻轉。結果，抵抗列錘子效應的能力相對較好。然而，當更新率相對較高時，DRAM 10將消耗更多的功率。 圖4為根據本揭露之一實施例的一種包括一控制元件22的動態隨機存取記憶體（dynamic random access memory，DRAM）20之示意圖。參照圖4，DRAM 20包括一控制元件22和由控制元件22控制的一儲存區域24。 儲存區域24被配置成一普通區240和一熱區250。普通區240用於存儲資料。熱區250用於存儲從正常區域240複製而來的一複制資料，如下面詳細描述的。在一個實施例中，緊鄰普通區240的字元線的熱區250的字元線不用於存儲資料。在另一個實施例中，雖然普通區240被描繪為緊鄰熱區250，但是普通區240和熱區250彼此間隔一定距離，足以允許普通區240的字元線和熱區250的字元線不受彼此影響。熱區250的存取頻率大於普通區240的存取頻率。 普通區240包括複數個普通字元線242、244、246，以及複數個與普通字元線242、244、246相關連並且受其控制的記憶胞（未圖式）。記憶胞經配置以存儲資料。更詳細地，與普通字元線242相關聯的記憶胞存儲資料D1; 與普通字元線244相關聯的記憶胞存儲資料數據D3; 並且與普通字元線246相關聯的記憶胞存儲資料D3。 熱區250包括多個熱字元線252、254、256以及複數個與熱字元線252、254、256相關連並且受其控制的記憶胞（未圖式）。記憶胞經配置以存儲從普通區240複製而來的複制資料。 控制元件22經配置以檢測邏輯位址，並且基於邏輯位址來控制普通字元線242、244和246以及熱字元線252、254和256的存取，如下面詳細描述的。 在一個實施例中，控制元件22包括一組合邏輯。在一個實施例中，控制元件22用硬體，軟體或其組合來實現。儘管在本實施例中，控制元件22在DRAM 20內，但是本揭露不限於此。在一些實施例中，控制元件22包括位於DRAM 20外部的處理器。 圖5的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在一種情況下的操作；在該情況中，容易有列錘子效應的普通字元線244的存取頻率未達到一臨界頻率Fth。圖6的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在該種情況下的另一操作。圖7的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在另一種情況下的操作，在該另一種情況中，容易有列錘子效應的普通字元線244的存取頻率達到臨界頻率Fth。圖8的流程圖圖式說明根據本揭露之一實施例的一種DRAM的儲存區域24的操作方法30。參照圖8，同時參照圖5、6、7，操作方法30包括操作31、32、33和34。 操作方法30始於操作31。在操作31中，如圖5所示，容易有列錘子效應的普通字元線244的存取頻率未達到一臨界頻率Fth。在滿足一條件以前，控制元件22複製與普通字元線244有關的記憶胞所儲存的一資料為一複製資料，並且將該複製資料儲存至與熱字元線254有關的記憶胞，其中普通字元線244容易有列錘子效應；以及該條件指的是普通字元線244的存取頻率達到一臨界頻率Fth。 操作方法30繼續操作32。在操作32中，如圖6所示，普通字元線244的存取頻率未達到臨界頻率Fth。此外，控制元件22偵測到邏輯位址L_ADD2。又，控制元件22，基於邏輯位址L_ADD2，得到普通實體位址P_NADD2，並且在滿足該條件之前，基於從邏輯位址L_ADD2得到的普通實體位址P_NADD2存取普通字元線244。 操作方法30進行到操作33。在操作33中，如圖7所示，普通字元線244的存取頻率達到臨界頻率Fth。控制元件22基於邏輯位址L_ADD2得到熱區實體位址P_HADD2。此外，控制元件22只有在滿足該條件時，基於從邏輯位址L_ADD2得到的熱區實體位址P_HADD2，存取熱字元線254。 操作方法30進行到操作34。在操作34中，如圖7所示，普通字元線244的存取頻率達到臨界頻率Fth。只有在滿足該條件時，控制元件22才基於邏輯位址L_ADD2不再存取普通字元線244。 操作方法30可以應用於剩餘的普通字元線242和246中的任何一個。以普通字元線242為例，當普通字元線242是容易有列錘子效應的普通字元線時，控制元件22將資料D1複製到與例如熱字元線252相關聯的記憶胞。控制元件22只有在滿足該條件時才存取熱字元線252而不再存取普通字元線242。 在本揭露中，當普通字元線已經被頻繁地存取時，與該普通字元線相關聯的記憶胞的所有資料將從普通區240被複製到熱區250。只有在滿足該條件時，熱區250中的熱字元線取代容易有列錘子效應的普通字元線被存取。例如，當用戶需要資料時，只有滿足該條件時，控制元件22將存取熱區250中的熱字元線而不是普通區240中的普通字元線。此外，只有在滿足該條件時，不再存取容易有列錘子效應的普通字元線。結果，原本容易有列錘子效應的普通字元線，例如普通字元線244，不再遭受列錘子效應。普通區240中的列錘子效應被減輕或甚至消除，而不需增加普通字元線244上的更新率或限制其存取次數。 此外，在熱字元線上執行的存取操作的一部分類似於前面提到的更新操作。如上所述，當頻繁地對熱區250中的熱字元線執行更新操作時，熱字元線具有抵抗列錘子效應的相對較好的能力。由於熱區250中的所有熱字元線的存取頻率相對較高，所以熱區250中的所有熱字元線都具有抵抗列錘子效應的相對較好的能力。 圖9的流程圖圖式說明根據本揭露之一實施例的一種DRAM 20的儲存區域24的操作方法40。參照圖9，操作方法40類似於參照圖3描述和示出的操作方法30，除了，舉例來說，可以通過判斷存取頻率是否達到第一臨界頻率來評估例如普通字元線是否容易有列錘子效應。如果普通字元線的存取頻率達到第一臨界頻率，則該普通字元線將被判斷為是一個容易有列錘子效應的普通字元線。如果不是，則該普通字元線將被判斷為是一個不容易有列錘子效應的普通字元線。 參照圖9，同時參照圖5、6、7，操作方法40包括操作41、42、43、44。操作方法40始於操作41，參照圖5，於滿足一第一條件時且在滿足一第二條件以前，控制元件22複製儲存在與普通字元線244有關的記憶胞中的資料D2為一複製資料CD2，並將複製資料CD2儲存至與熱字元線254有關的記憶胞中，其中第一條件指的是：普通字元線244的存取頻率達到一第一臨界頻率；以及第二條件指的是：普通字元線244的存取頻率達到一第二臨界頻率，其中第二臨界頻率大於第一臨界頻率。 操作方法40進行到操作42，參照圖6，只有在滿足第一條件時以及滿足第二條件之前，控制元件22才基於邏輯位址L_ADD2存取普通字元線224。 操作方法40進行到操作43，參照圖7，只有在滿足第二條件時，控制元件22基於邏輯位址L_ADD2存取熱字元線254。 操作方法40進行到操作44，參照圖7，只有在滿足第二條件時，控制元件22不再基於邏輯位址L_ADD2存取普通字元線244。 在本揭露中，只有在普通字元線的存取頻率達到第一臨界頻率時，與該普通字元線相關聯的記憶胞的所有資料將從普通區240被複製到熱區250。只有在該普通字元線的存取頻率達到第二臨界頻率時，熱區250中的熱字元線代替普通字元線被存取。只有在滿足第二條件時，不再存取容易有列錘子效應的普通字元線。結果，原本容易有列錘子效應的普通字元線，例如普通字元線244，不再遭受列錘子效應。普通區240中的列錘子效應被減輕或甚至消除，而不需增加普通字元線244上的更新率或限制其存取次數。 此外，在熱字元線上執行的存取操作的一部分類似於前面提到的更新操作。如上所述，當頻繁地對熱區250中的熱字元線執行更新操作時，熱字元線具有抵抗列錘子效應的相對較好的能力。由於熱區250中的所有熱字元線的存取頻率相對較高，所以熱區250中的所有熱字元線都具有抵抗列錘子效應的相對較好的能力。 圖10的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在一種情況下的操作，在該情況中，不存在一映射關係以及普通字元線244的存取頻率未達到一第一臨界頻率Fth1。圖11的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在另一種情況下的操作，在該另一種情況中，不存在一映射關係以及普通字元線244的存取頻率達到第一臨界頻率Fth1。圖12的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在又另一種情況下的操作，在該又另一種情況中，存在一映射關係以及普通字元線244的存取頻率未達到一第二臨界頻率Fth2。圖13的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM 20在又更另一種情況下的操作，在該又更另一種情況中，存在一映射關係以及普通字元線244的存取頻率達到第二臨界頻率Fth2。圖14的流程圖圖式說明根據本揭露之一實施例的另一種圖4的DRAM 20的儲存區域24的操作方法50。 參照圖14，同時參照圖10、11、12、13，操作方法50包括操作500、502、504、506、508、510、512、514、516、518、520。 操作方法50始於操作500，參照圖10，儲存資料D2至與普通區240的普通字元線244相關聯的記憶胞。操作方法50進行到操作502，參照圖10，控制元件22偵測邏輯位址L_ADD2，並且計數在一給定週期內邏輯位址L_ADD2已經被偵測多少次（或，接收多少次邏輯位址L_ADD2）。 在一個實施例中，可以通過計數在一個給定週期內檢測到邏輯位址的次數來評估普通字元線是否容易有列錘子效應，以判斷出普通字元線的存取頻率。結果，可以基於計數來判斷出普通字元線244的存取頻率。 參照圖10，操作方法50進行到操作504，控制元件22判斷是否存在一映射關係，該映射關係指的是邏輯位址L_ADD2和熱區250的熱字元線的熱區實體位址之間的關係。如上所述，在圖10的實施例中，映射關係不存在。結果，操作方法50進行到操作506，控制元件22基於普通字元線244的普通實體位址P_NADD2存取普通字元線244。更詳細地，由於映射關係不存在，控制元件22基於邏輯位址L_ADD2與普通實體位址P_NADD2之間的映射關係得到普通實體位址P_NADD2。 在操作506之後，在操作508中，控制元件22基於邏輯位址L_ADD2判斷普通字元線244的存取頻率是否達到第一臨界頻率Fth1。如上所述，在圖10的實施例中，普通字元線244的存取頻率未達到第一臨界頻率Fth1。 結果，操作方法50進行到停止操作方法50的操作510。 參照圖11，操作500、502、504、506與圖10的實施例中描述的相同。因此，這裡省略詳細的描述。在操作508中，控制元件22基於邏輯位址L_ADD2判斷出普通字元線244的存取頻率達到第一臨界頻率Fth1。操作方法50進行到操作512，控制元件22將資料D2複製到與熱字元線254相關聯的記憶胞中。複製的資料被標記為CD2。在操作512之後，在操作514中，控制元件22建立邏輯位址L_ADD2和熱字元線254的熱區實體位址P_HADD2之間的映射關係。 參照圖12，操作500和502與圖10的實施例中描述的相同。因此，這裡省略詳細的描述。如上所述，在圖10的實施例中，存在邏輯位址L_ADD2與熱區實體位址P_HADD2之間的映射關係。例如，在圖12的實施例中描述的情況發生以前，普通字元線244的存取頻率已經達到第一臨界頻率Fth1。結果，邏輯位址L_ADD2和熱區實體位址P_HADD2之間的映射關係已被建立。這樣，在操作504中，控制元件22判斷出存在映射關係。操作方法50進行到操作516，控制元件22基於邏輯位址L_ADD2判斷出普通字元線244的存取頻率是否達到大於第一臨界頻率Fth1的第二臨界頻率Fth2。如上所述，在圖12的實施例中，普通字元線244的存取頻率未達到第二臨界頻率Fth2。結果，操作方法50進行到操作518，控制元件24基於普通實體位址P_NADD2仍然存取普通字元線244。 參考圖13，操作500、502、504與圖12的實施例中描述的相同。因此，這裡省略詳細的描述。在操作516中，控制元件22基於邏輯位址L_ADD2判斷普通字元線244的存取頻率是否達到第二臨界頻率Fth2。如上所述，在圖13的實施例中，普通字元線244的存取頻率達到第二臨界頻率Fth2。結果，操作方法50進行到操作520，控制元件22基於從邏輯位址L_ADD2和熱區實體位址P_HADD2之間的映射關係得到熱區實體位址P_HADD2存取熱字元線254，並且不再存取普通字元線244。也就是說，當普通字元線244的存取頻率達到第二臨界頻率Fth2時，控制元件22將忽略邏輯位址L_ADD2和普通實體位址P_NADD2之間的映射關係，以及基於邏輯位址L_ADD2與熱區實體位址P_HADD2之間的映射關係存取熱字元線254。 在本揭露中，只有在普通字元線的存取頻率達到第一臨界頻率時，與該普通字元線相關聯的記憶胞的所有資料將從普通區240被複製到熱區250。只有在該普通字元線的存取頻率達到第二臨界頻率時，熱區250中的熱字元線代替普通字元線被存取。只有在滿足第二條件時，不再存取容易有列錘子效應的普通字元線。結果，原本容易有列錘子效應的普通字元線，例如普通字元線244，不再遭受列錘子效應。普通區240中的列錘子效應被減輕或甚至消除，而不需增加普通字元線244上的更新率或限制其存取次數。 此外，在熱字元線上執行的存取操作的一部分類似於前面提到的更新操作。如上所述，當頻繁地對熱區250中的熱字元線執行更新操作時，熱字元線具有抵抗列錘子效應的相對較好的能力。由於熱區250中的所有熱字元線的存取頻率相對較高，所以熱區250中的所有熱字元線都具有抵抗列錘子效應的相對較好的能力。 在一些現有的操作方法中，可以通過限制給定週期內字元線的存取次數來減輕或消除列錘子效應。例如，在給定的週期內，字元線144的存取次數被限制在小於30萬次。結果，字元線144不容易有列錘子效應。然而，相對較少的存取次數可能伴隨著DRAM 10的相對較低的性能。 或者，可以通過增加DRAM 10的更新率來減輕或消除列錘子效應。更詳細地，為了更新記憶胞，在更新操作中，將從記憶胞讀取資料並隨後寫回到該記憶胞，以免丟失資料。更新率相對較高指的是，在給定的週期內執行更新操作相對較多次數，這確保了當前的資料與先前的資料相同。亦即，這確保了資料不容易被翻轉。結果，抵抗列錘子效應的能力相對較好。然而，當更新率相對較高時，DRAM 10將消耗更多的功率。 本揭露之一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)。該DRAM包括一普通區、一熱區、一控制元件。該普通區包括複數個記憶胞，可受控於一普通字元線。該熱區包括複數個記憶胞，可受控於一熱字元線。該控制元件，經配置以在滿足一條件以前以及當該普通字元線已經被頻繁存取時，複製與該普通字元線有關的該等記憶胞儲存的一資料為一複製資料，並且將該複製資料儲存至與該熱字元線有關的該等記憶胞中；在滿足該條件以前，該控制元件經配置以存取該普通字元線；以及只有在符合該條件時，該控制元件經配置以不再存取該普通字元線，其中該條件包括該普通字元線的一存取頻率達到一臨界頻率。 在本揭露之另一實施例中，提供一種動態隨機存取記憶體(dynamic random access memory，DRAM)的操作方法。該操作方法包括：在滿足一條件以前，複製與一普通字元線有關的記憶胞儲存的資料為一複製資料，並將該複製資料儲存至與一熱字元線有關的記憶胞中，其中該普通字元線容易有一列錘子效應，以及其中該條件包括該普通字元線的一存取頻率達到一臨界頻率；在滿足該條件以前，基於一邏輯位址，存取該普通字元線；只有在滿足該條件時，基於該邏輯位址，存取該熱字元線；以及只有在滿足該條件時，不再從該字元線存取該資料。 雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。 再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
12‧‧‧控制元件
14‧‧‧儲存區域
142‧‧‧字元線
144‧‧‧字元線
146‧‧‧字元線
152‧‧‧字元線
154‧‧‧字元線
156‧‧‧字元線
RHE‧‧‧列錘子效應
D1‧‧‧資料
D2‧‧‧資料
D3‧‧‧資料
L_ADD2‧‧‧邏輯位址
P_ADD2‧‧‧實體位址
22‧‧‧控制元件
24‧‧‧儲存區域
240‧‧‧普通區
242‧‧‧普通字元線
244‧‧‧普通字元線
246‧‧‧普通字元線
250‧‧‧熱區
252‧‧‧熱字元線
254‧‧‧熱字元線
256‧‧‧熱字元線
Fth‧‧‧臨界頻率
P_NADD2‧‧‧普通實體位址
CD2‧‧‧複製資料
30‧‧‧操作方法
31‧‧‧操作
32‧‧‧操作
33‧‧‧操作
34‧‧‧操作
40‧‧‧操作方法
41‧‧‧操作
42‧‧‧操作
43‧‧‧操作
44‧‧‧操作
Fth1‧‧‧第一臨界頻率
Fth2‧‧‧第二臨界頻率
P_HADD2‧‧‧熱區實體位址
50‧‧‧操作方法
500‧‧‧操作
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
508‧‧‧操作
510‧‧‧操作
512‧‧‧操作
514‧‧‧操作
516‧‧‧操作
518‧‧‧操作
520‧‧‧操作
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。 圖1為一種比較性的動態隨機存取記憶體（dynamic random access memory，DRAM）之示意圖。 圖2的示意圖圖式說明圖1的比較性的DRAM的操作。 圖3的示意圖圖式說明發明於圖1的字元線的列錘子效應。 圖4為根據本揭露之一實施例的一種包括一控制元件的DRAM之示意圖。 圖5的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在一種情況下的操作；在該情況中，容易有列錘子效應的一普通字元線的存取頻率未達到一臨界頻率。 圖6的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在該種情況下的另一操作。 圖7的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在一種情況下的操作，在該情況中，容易有列錘子效應的一普通字元線的存取頻率達到一臨界頻率。 圖8的流程圖圖式說明根據本揭露之一實施例的一種DRAM的儲存區域的操作方法。 圖9的流程圖圖式說明根據本揭露之一實施例的一種DRAM的儲存區域的操作方法。 圖10的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在一種情況下的操作，在該情況中，不存在一映射關係以及一普通字元線的存取頻率未達到一第一臨界頻率。 圖11的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在另一種情況下的操作，在該另一種情況中，不存在一映射關係以及一普通字元線的存取頻率達到一第一臨界頻率。 圖12的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在又另一種情況下的操作，在該又另一種情況中，存在一映射關係以及一普通字元線的存取頻率未達到一第二臨界頻率。 圖13的示意圖圖式說明根據本揭露之一實施例的圖4的DRAM在又更另一種情況下的操作，在該又更另一種情況中，存在一映射關係以及一普通字元線的存取頻率達到一第二臨界頻率。 圖14的流程圖圖式說明根據本揭露之一實施例的另一種DRAM的儲存區域的操作方法。

Claims (10)

  1. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)，包括: 一普通區，包括複數個記憶胞，可受控於一普通字元線； 一熱區，包括複數個記憶胞，可受控於一熱字元線；以及 一控制元件，經配置以在滿足一條件以前以及當該普通字元線已經被頻繁存取時，複製與該普通字元線有關的該等記憶胞儲存的一資料為一複製資料，並且將該複製資料儲存至與該熱字元線有關的該等記憶胞中；在滿足該條件以前，該控制元件經配置以存取該普通字元線；以及只有在符合該條件時，該控制元件經配置以不再存取該普通字元線， 其中該條件包括該普通字元線的一存取頻率達到一臨界頻率。
  2. 如請求項1所述之DRAM，其中該臨界頻率為一第二臨界頻率，以及 其中該控制元件只有在滿足一第一條件時複製該資料，其中該第一條件指的是該普通字元線的該存取頻率達到一第一臨界頻率，其中該第一臨界頻率小於該第二臨界頻率。
  3. 如請求項2所述之DRAM，其中該控制元件只有在滿足該第一條件時建立一映射關係，該映射關係指的是與該資料有關的一邏輯位址與一熱區實體位址之間的關係。
  4. 如請求項1所述之DRAM，其中該控制元件只有在滿足該條件以及一映射關係存在時基於該熱字元線的一熱區實體位址存取該熱字元線， 其中該映射關係指的是與該資料有關的一邏輯位址與該熱區實體位址之間的關係。
  5. 如請求項2所述之DRAM，其中該控制元件判斷該普通字元線的該存取頻率是否達到該第一臨界頻率及該第二臨界頻率的一者的方法包括： 偵測該邏輯位址；以及 計數該邏輯位址已經被偵測多少次。
  6. 一種動態隨機存取記憶體(dynamic random access memory，DRAM)的操作方法，包括： 在滿足一條件以前，複製與一普通字元線有關的記憶胞儲存的資料為一複製資料，並將該複製資料儲存至與一熱字元線有關的記憶胞中，其中該普通字元線容易有一列錘子效應，以及其中該條件包括該普通字元線的一存取頻率達到一臨界頻率； 在滿足該條件以前，基於一邏輯位址，存取該普通字元線； 只有在滿足該條件時，基於該邏輯位址，存取該熱字元線；以及 只有在滿足該條件時，不再從該字元線存取該資料。
  7. 如請求項6所述之操作方法，其中該臨界頻率為一第二臨界頻率，以及 其中該在滿足該條件以前，複製與該普通字元線有關的記憶胞儲存的資料為該複製資料，並將該複製資料儲存至與該熱字元線有關的記憶胞中包括： 只有在滿足一第一條件時，複製該資料，其中該第一條件指的是該普通字元線的該存取頻率達到一第一臨界頻率，其中該第一臨界頻率小於該第二臨界頻率。
  8. 如請求項7所述之操作方法，更包括： 只有在滿足該第一條件時，建立該邏輯位址及一熱區實體位址的一映射關係。
  9. 如請求項6所述之操作方法，其中該只有在滿足該條件時，基於該邏輯位址，存取該熱字元線包括： 只有在滿足該條件以及一映射關係存在時，基於該熱字元線的一熱區實體位址存取該熱字元線，其中該映射關係指的是與該資料有關的該邏輯位址與該熱區實體位址之間的關係。
  10. 如請求項9所述之操作方法，更包括： 藉由偵測該邏輯位址以及計數該邏輯位址已經被偵測多少次，判斷該普通字元線的該存取頻率是否達到該第一臨界頻率及該第二臨界頻率的一者的方法。
TW106143204A 2017-08-02 2017-12-08 動態隨機存取記憶體及其操作方法 TWI652573B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/667,202 US10019350B1 (en) 2017-08-02 2017-08-02 Dram and method for accessing a dram
US15/667,202 2017-08-02

Publications (2)

Publication Number Publication Date
TWI652573B TWI652573B (zh) 2019-03-01
TW201911051A true TW201911051A (zh) 2019-03-16

Family

ID=62749530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143204A TWI652573B (zh) 2017-08-02 2017-12-08 動態隨機存取記憶體及其操作方法

Country Status (3)

Country Link
US (1) US10019350B1 (zh)
CN (1) CN109390010B (zh)
TW (1) TWI652573B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102308778B1 (ko) * 2017-05-24 2021-10-05 삼성전자주식회사 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법
US11054995B2 (en) * 2018-09-07 2021-07-06 Micron Technology, Inc. Row hammer protection for a memory device
US11567880B2 (en) * 2020-08-12 2023-01-31 Microsoft Technology Licensing, Llc Prevention of RAM access pattern attacks via selective data movement
US12153821B2 (en) 2022-06-27 2024-11-26 International Business Machines Corporation Analog persistent circuit for storage access monitoring
US12175099B2 (en) 2022-07-25 2024-12-24 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same
US12236997B2 (en) * 2022-07-25 2025-02-25 Samsung Electronics Co., Ltd. Semiconductor memory device and memory system including the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443757B2 (en) * 2002-09-24 2008-10-28 Sandisk Corporation Non-volatile memory and method with reduced bit line crosstalk errors
KR20140002928A (ko) * 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9286964B2 (en) * 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
KR20160011483A (ko) * 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
US9741421B1 (en) * 2016-04-05 2017-08-22 Micron Technology, Inc. Refresh circuitry

Also Published As

Publication number Publication date
CN109390010B (zh) 2020-10-02
CN109390010A (zh) 2019-02-26
US10019350B1 (en) 2018-07-10
TWI652573B (zh) 2019-03-01

Similar Documents

Publication Publication Date Title
TWI652573B (zh) 動態隨機存取記憶體及其操作方法
US10446199B2 (en) Semiconductor device and semiconductor system
US10108357B2 (en) Detection of multiple accesses to a row address of a dynamic memory within a refresh period
TWI668692B (zh) 動態隨機存取記憶體
JP2017182854A (ja) 半導体装置
US9564205B2 (en) Memory apparatus and method for accessing memory
CN107102816A (zh) 存储系统及其操作方法
CN118215965A (zh) 执行刷新操作的半导体装置
TWI687929B (zh) 混合記憶體系統及其操作方法
TWI680457B (zh) 動態隨機存取記憶體及其操作方法
TWI668693B (zh) 動態隨機存取記憶體及其操作方法
CN1825477A (zh) 互补动态存储器单元及其实现读、写、刷新操作的方法
US10692558B2 (en) Memory device and refresh information coherence method thereof
TWI722278B (zh) 動態隨機存取記憶體及其操作方法
CN104795101B (zh) 半刷新机制的双端口静态随机存储器单元
TWI905334B (zh) 記憶體系統
TWI680372B (zh) 動態隨機存取記憶體及其操作方法
CN104318953A (zh) 静态随机存取存储器单元
TWI687809B (zh) 快閃記憶體儲存裝置與寫入管理方法
TWI837940B (zh) 可執行記憶體內運算之記憶體裝置
TW201913393A (zh) 動態隨機存取記憶體及其操作方法
TWI660270B (zh) 動態隨機存取記憶體及其操作方法
TW201916032A (zh) 動態隨機存取記憶體及其操作方法
TWI715992B (zh) 記憶體元件、記憶體系統及記憶體元件的讀取方法
CN103956182A (zh) 随机访问存储器单元结构、随机访问存储器及其操作方法