TW201916286A

TW201916286A - 整合扇出型封裝體

Info

Publication number: TW201916286A
Application number: TW106142778A
Authority: TW
Inventors: 吳逸文; 郭宏瑞; 何明哲
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2017-09-26
Filing date: 2017-12-06
Publication date: 2019-04-16
Also published as: US10930586B2; US12300598B2; CN109560061A; US20210175168A1; US20190279929A1; US20240379536A1; TWI700794B; CN109560061B; US10297544B2; US20190096802A1

Abstract

一種整合扇出型封裝體包括晶粒、絕緣包封體、重佈線路結構、導電端子以及阻障層。所述晶粒被所述絕緣包封體包封。所述重佈線路結構包括重佈線導電層。所述重佈線導電層設置在所述絕緣包封體中且從所述絕緣包封體的第一表面延伸到所述絕緣包封體的第二表面。所述導電端子設置在所述絕緣包封體的所述第二表面之上。所述阻障層夾置在所述重佈線導電層與所述導電端子之間。所述阻障層的材料不同於所述重佈線導電層的材料及所述導電端子的材料。本發明實施例還提供一種製造整合扇出型封裝體的方法。

Description

整合扇出型封裝體

本發明實施例涉及一種整合扇出型封裝體。

由於各種電子元件（即，電晶體、二極體、電阻器、電容器等）的整合密度的持續改進，半導體行業已經歷了快速成長。在大多數情況下，整合密度的此種改進來自於最小特徵尺寸（minimum feature size）的一再減小，以允許更多的較小的元件能夠整合在一定的面積中。與先前的封裝體相比，這些較小的電子元件也需要利用較小面積的較小的封裝體。半導體元件的一些較小類型的封裝體包括四面扁平封裝體（quad flat package，QFP）、針格陣列（pin grid array，PGA）封裝體、球格陣列（ball grid array，BGA）封裝體等等。

當前，整合扇出型封裝體因其密集性而趨於熱門。在整合扇出型封裝體中，重佈線路結構的形成在封裝體製程期間至關重要。

本發明實施例提供一種整合扇出型封裝體，所述整合扇出型封裝體包括晶粒、絕緣包封體、重佈線路結構、導電端子以及阻障層。所述晶粒被所述絕緣包封體包封。所述重佈線路結構包括重佈線導電層。所述重佈線導電層設置在所述絕緣包封體中且從所述絕緣包封體的第一表面延伸到所述絕緣包封體的第二表面。所述導電端子設置在所述絕緣包封體的所述第二表面之上。所述阻障層夾置在所述重佈線導電層與所述導電端子之間。所述阻障層的材料不同於所述重佈線導電層的材料及所述導電端子的材料。

以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。以下闡述元件及配置的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第二特徵形成於第一特徵「之上」或第一特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有附加特徵、從而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本公開內容可能在各種實例中重複使用參考標號及/或字母。這種重複是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

另外，為易於說明，本文中可能使用例如「在...之下（beneath）」、「在...下麵（below）」、「下部的（lower）」、「在...上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括裝置在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或其他取向），且本文中所用的空間相對性用語可同樣相應地進行解釋。

也可包括其他特徵及製程。舉例來說，可包括測試結構，有助於對三維（three dimensional，3D）封裝體或三維積體電路（three dimensional integrated circuit，3DIC）裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基底上形成的測試接墊（test pad），以允許對三維封裝體或三維積體電路進行測試、對探針及/或探針卡（probe card）進行使用等。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所公開的結構及方法與包括對已知良好晶粒進行中間驗證的測試方法結合使用，以提高良率並降低成本。

圖1至圖12示出根據一些實施例的製造整合扇出型封裝體的製造流程。

參照圖1，提供上面形成有剝離層（de-bonding layer）DB及介電層DI的載體C，其中剝離層DB形成在載體C與介電層DI之間。舉例來說，在一些實施例中，載體C是玻璃基底，剝離層DB是形成在所述玻璃基底上的光熱轉換（light-to-heat conversion，LTHC）離形層，且介電層DI是形成在剝離層DB上的感光性聚苯噁唑（polybenzoxazole，PBO）層或聚醯亞胺（PI）層。在替代實施例中，剝離層DB可為光固化離形膜（photo-curable release film）或熱固化離形膜（thermal curable release film），所述光固化離形膜的黏度（viscosity）會通過光固化（photo-curing）製程而減小，所述熱固化離形膜的黏度會通過熱固化（thermal-curing）製程而減小，且介電層DI可由其他感光性的或非感光性的介電材料製成。

在提供上面形成有剝離層DB及介電層DI的載體C之後，接著在上面形成有介電層DI的載體C上安裝晶粒（die）100，晶粒100包括主動表面100a及多個側壁100b。在一些實施例中，晶粒100更包括分佈在主動表面100a上的多個接墊102以及保護層104。換句話說，將晶粒100安裝在介電層DI上。如圖1所示，保護層104覆蓋晶粒100的主動表面100a，且保護層104部分地暴露出接墊102。舉例來說，在一些實施例中，接墊102是鋁接墊或其他金屬接墊，且保護層104是感光性聚苯噁唑（PBO）層或聚醯亞胺（PI）層。

在一些實施例中，通過晶粒貼合膜（die-attach film，DAF）110等將晶粒100與介電層DI黏合在一起。舉例來說，晶粒貼合膜110的材料包括酚醛系材料或環氧系材料。

參照圖2，在介電層DI上形成絕緣材料120以覆蓋晶粒100及晶粒貼合膜110。在一些實施例中，絕緣材料120是通過模塑製程形成的模塑化合物（molding compound）。晶粒100的接墊102及保護層104完全被絕緣材料120覆蓋。另外，晶粒100的側壁100b被絕緣材料120包封。絕緣材料120的最大厚度大於晶粒100的厚度，使得晶粒100的側壁100b、接墊102以及保護層104不會外露於絕緣材料120。換句話說，絕緣材料120的頂表面高於晶粒100的主動表面100a。舉例來說，絕緣材料120包括環氧樹脂或其他合適的樹脂。在一些替代實施例中，絕緣材料120包括光可圖案化模塑化合物（photo pattern-able molding compounds），例如酚醛樹脂、環氧樹脂或其組合。也就是說，絕緣材料120能夠通過微影法來進行圖案化。在一些實施例中，絕緣材料120可更包括可添加在其中的無機填料或無機化合物（例如，二氧化矽、黏土（clay）等等）以優化絕緣材料120的熱膨脹係數（coefficient of thermal expansion，CTE）。

如圖2所示，絕緣材料120的尺寸（例如，厚度及寬度）大於晶粒100的尺寸（例如，厚度及寬度）。絕緣材料120不僅覆蓋介電層DI，而且也包封晶粒100的主動表面100a及側壁100b。在一些實施例中，絕緣材料120可具有平坦的頂表面。

參照圖3，在形成絕緣材料120之後，對絕緣材料120進行圖案化以形成絕緣包封體120'。絕緣包封體120'部分地包封晶粒100的主動表面100a且完全包封晶粒100的側壁100b。絕緣包封體120'包括多個第一接觸窗開口122以及多個貫孔124，所述多個第一接觸窗開口122用於暴露出接墊102，且所述多個貫孔124用於暴露出介電層DI。在一些實施例中，絕緣包封體120'可包括第一包封部分120A以及連接到第一包封部分120A的第二包封部分120B，其中第一包封部分120A覆蓋晶粒100的主動表面100a，且第二包封部分120B覆蓋晶粒100的側壁100b並從第一包封部分120A以及晶粒100的側壁100b向外延伸。

如圖3所示，第一包封部分120A的厚度T_A 小於第二包封部分120B的厚度T_B 。第一接觸窗開口122形成且分佈在絕緣包封體120'的第一包封部分120A中，而貫孔124形成且分佈在絕緣包封體120'的第二包封部分120B中。

如圖2及圖3所示，當通過光可圖案化模塑化合物形成絕緣材料120時，可通過微影法來同時形成分佈在絕緣包封體120'中的第一接觸窗開口122及貫孔124。然而，絕緣材料120的圖案化方法並非僅限於此。在一些替代實施例中，由於第一接觸窗開口122及貫孔124的尺寸不同且具有不同的製程要求，因此可分別通過不同的製程形成第一接觸窗開口122及貫孔124。舉例來說，在形成絕緣材料120期間（例如，模塑製程期間），同時形成貫孔124，且接著在具有貫孔124的絕緣材料120中形成第一接觸窗開口122。舉例來說，其中分佈有貫孔124的絕緣材料120是通過模塑製程形成，且第一接觸窗開口122是通過微影法形成。

形成在第一包封部分120A中的第一接觸窗開口122的尺寸（例如，深度及寬度）小於形成在第二包封部分120B中的貫孔124的尺寸（例如，深度及寬度）。在一些實施例中，第一接觸窗開口122的排列間距（即，兩個相鄰的第一接觸窗開口122之間的距離）小於貫孔124的排列間距。

參照圖4至圖8，在形成絕緣包封體120'之後，在絕緣包封體120'上以及由貫孔124暴露出的部分介電層DI上形成重佈線路結構RDL（如圖8所示），重佈線路結構電連接到晶粒100的接墊102。重佈線路結構RDL（圖8所示）被製造成電連接到晶粒100的接墊102。將結合圖4至圖8詳細闡述重佈線路結構RDL（圖8所示）的製造流程。

參照圖4，例如在絕緣材料120'上、在由第一接觸窗開口122暴露出的接墊102上以及在由貫孔124暴露出的部分介電層DI上共形地濺鍍晶種層130。舉例來說，晶種層130是鈦/銅複合層（titanium/copper composited layer），其中經濺鍍的鈦薄膜接觸絕緣材料120'、由第一接觸窗開口122暴露出的接墊102以及由貫孔124暴露出的部分介電層DI。另外，在經濺鍍的鈦薄膜上形成經濺鍍的銅薄膜。在沉積晶種層130之後，在晶種層130上形成圖案化的光阻層PR。圖案化的光阻層PR包括與第一接觸窗開口122及貫孔124對應的開口，且晶種層130的一些部分被光阻層PR的開口暴露出。在一些實施例中，這種晶種層130是共形層（conformal layer）。也就是說，晶種層130具有實質上相等的厚度，以沿著上面形成有晶種層130的區延伸。

應注意，在一些實施例中，在形成晶種層130之前，不需要在絕緣包封體120'之上形成另外的介電材料。絕緣包封體120'為製造依序形成的重佈線路結構RDL（圖8所示）提供平坦的表面。

參照圖5，在晶種層130的一些部分上形成重佈線導電層140。在一些實施例中，通過鍍覆製程在晶種層130的被圖案化的光阻層PR的開口所暴露出的部分上形成重佈線導電層140。在一些實施例中，重佈線導電層140包括與第一接觸窗開口122對應的多個第一導電圖案140A以及與貫孔124對應的多個第二導電圖案140B。由於第一接觸窗開口122的尺寸（例如，深度及寬度）小於貫孔124的尺寸（例如，深度及寬度），因此第一導電圖案140A的填隙能力比第二導電圖案140B的填隙能力更顯著。因此，第一接觸窗開口可被第一導電圖案140A填充，且貫孔124可不被第二導電圖案140B填滿。如圖5所示，第二導電圖案140B在貫孔124附近共形地覆蓋絕緣包封體120'的表面，使得貫孔124被第二導電圖案140B部分地佔據。換句話說，貫孔124未被第二導電圖案140B完全佔據。在一些實施例中，貫孔124中的第二導電圖案140B成為杯狀結構。從圖5所示剖視圖可見，貫孔124中的第二導電圖案140B呈現U形狀。在一些替代實施例中，可通過對薄膜沉積參數（thin-film deposition recipe）進行恰當調整來改變第二導電圖案140B的輪廓及填隙能力。

參照圖6，在形成重佈線導電層140之後，剝除圖案化的光阻層PR，使得晶種層130的未被重佈線導電層140覆蓋的部分暴露出來。

如圖6所示，通過使用重佈線導電層140作為硬掩模，移除晶種層130的未被重佈線導電層140覆蓋的部分，以在重佈線導電層140下方形成圖案化晶種層130'。圖案化晶種層130'包括多個第一晶種圖案130A及多個第二晶種圖案130B。第一晶種圖案130A位於接墊102與第一導電圖案140A之間，且第二晶種圖案130B位於絕緣包封體120'與第二導電圖案140B之間。在一些實施例中，通過刻蝕圖案化晶種層130，以暴露出絕緣包封體120'。在重佈線導電層140下方形成圖案化晶種層130'之後，重佈線導電層140的第一導電圖案140A通過第一接觸窗開口122中的第一晶種圖案130A電連接到晶粒100的接墊102。

如圖6所示，第一導電圖案140A及第二導電圖案140B並非僅僅分佈在第一接觸窗開口122及貫孔124內。第一導電圖案140A還從絕緣包封體120'的第一接觸窗開口122延伸以部分地覆蓋絕緣包封體120'的第一表面S1，且第二導電圖案140B還從絕緣包封體120'的貫孔124延伸以部分地覆蓋絕緣包封體的第一表面S1。重佈線導電層140的第二導電圖案140B穿透過絕緣包封體120'，即，第二導電圖案140B從絕緣包封體的第一表面S1延伸到絕緣包封體的第二表面S2。換句話說，第二導電圖案140B在絕緣包封體120'的第一表面S1與第二表面S2處同時被暴露出。在一些實施例中，第二導電圖案140B是共形層，所述共形層具有實質上相等的厚度，以沿著上面形成有第二導電圖案140B的區延伸。在一些替代實施例中，第二導電圖案140B在貫孔124的底部處的厚度T1不同於第二導電圖案140B在絕緣包封體120'的第一表面S1之上的厚度T2。在一些示例性實施例中，第二導電圖案140B在貫孔124的底部處的厚度T1小於第二導電圖案140B在絕緣包封體120'的第一表面S1之上的厚度T2。第二導電圖案140B在貫孔124的底部處的厚度T1介於3 μm至10 μm的範圍內。第二導電圖案140B在絕緣包封體120'的第一表面S1之上的厚度T2介於4 μm至15 μm的範圍內。

如圖6所示，重佈線導電層140不僅對晶粒100的接墊102進行重新佈局，而且也用作絕緣包封體120'中的導電通孔。在一些實施例中，重佈線導電層140的第一導電圖案140A對晶粒100的接墊102進行重新佈局，且重佈線導電層140的第二導電圖案140B用作導電通孔。換句話說，第二導電圖案140B中的一者包括：導電通孔140B1，位於各個貫孔124中；以及導電層140B2，位於絕緣包封體120'的第一表面S1之上。電連接到位於絕緣包封體120'的第一表面S1及第二表面S2處的元件（例如，圖11所示導電球190及導電端子194）的導電通孔140B1以及對晶粒100的接墊102進行重新佈局的導電層140B2是通過鍍覆製程同時形成。換句話說，分佈在絕緣包封體120'中的導電通孔的製造製程被整合到重佈線路結構的最底部重佈線導電層140的製造製程中。應注意，出於一定的訊號傳輸目的，第一導電圖案140A的一些部分可電連接到第二導電圖案140B。

參照圖7，在絕緣包封體120'上形成重佈線導電層140之後，形成層間介電層150來覆蓋重佈線導電層140及絕緣包封體120'。層間介電層150包括具有延伸到貫孔124中的多個突出部150P的介電材料。層間介電層150的突出部150P接觸重佈線導電層140的第二導電圖案140B，使得第二導電圖案140B夾置在突出部150P與絕緣包封體120'之間且夾置在突出部150P與介電層DI之間，如圖7所示。換句話說，第二導電圖案140B與層間介電層150的突出部嚙合在一起。另外，層間介電層150可包括多個接觸窗開口152及154以分別暴露出第一導電圖案140A及第二導電圖案140B。

參照圖8，在一些實施例中，在形成重佈線導電層140及層間介電層150之後，可將圖4至圖7所示步驟重複至少一次以在晶粒100及絕緣包封體120'之上製造重佈線路結構RDL。重佈線路結構RDL包括交替堆疊的多個層間介電層（150及170）以及多個重佈線導電層（140、160及180）。在一些實施例中，重佈線路結構RDL的最頂部重佈線導電層180可包括多個球下金屬（under-ball metallurgy，UBM）圖案182以與導電球進行電連接，及/或包括至少一個連接接墊184以與至少一個被動電子元件進行電連接。

在形成重佈線路結構RDL之後，在球下金屬圖案182上放置多個導電球190，且在連接接墊184上安裝多個被動元件192。在一些實施例中，可通過植球製程（ball placement process）在球下金屬圖案182上放置導電球190，且可通過回焊製程（reflow process）在連接接墊184上安裝被動元件192。應注意，被動元件192以及與至少一個被動元件192電連接的連接接墊184在一些實施例中並不是必需的。

參照圖8及圖9，在形成導電球190及/或被動組件192之後，將介電層DI從剝離層DB剝離以使得介電層DI從剝離層DB及載體C分離或層離。在一些實施例中，可通過紫外雷射照射剝離層DB（例如，光熱轉換離形層）來使介電層DI從載體C脫落。

如圖9所示，接著將介電層DI圖案化，以形成多個第二接觸窗開口O來暴露出第二導電圖案140B的底表面的一些部分。在一些實施例中，在介電層DI中形成的第二接觸窗開口O的數量對應於第二導電圖案140B的數量。

參照圖10，在介電層DI中形成第二接觸窗開口O之後，在晶種層130B的由第二接觸窗開口O暴露出的底表面上形成多個阻障層193。在一些實施例中，阻障層193不延伸出第二接觸窗開口O且不覆蓋介電層DI的底表面。阻障層193是為了防止第二導電圖案140B的原子（例如，銅）擴散到導電端子194（圖11所示）中，從而可避免或減少第二導電圖案140B與導電端子194（圖11所示）的金屬間化合物（intermetallic compound，IMC）的形成。

在一些實施例中，通過無電鍍鍍覆方法（electroless plating method）來形成阻障層193。換句話說，反應溶液（圖中未示出）被配置成與第二導電圖案140B進行反應，以使得阻障層193鍍覆在第二導電圖案140B的底部之上。所述反應可為無電鍍鍍覆反應且具有選擇性，以使得阻障層193鍍覆在第二導電圖案140B的底部上且不覆蓋介電層DI。在一些實施例中，在無電鍍鍍覆反應期間，反應溶液中的金屬離子沉積在第二導電圖案140B的底部之上以形成阻障層193。也就是說，在進行無電鍍鍍覆反應之後，可避免或減少第二導電圖案140B的底部處的材料的消耗。

在一些實施例中，阻障層193的材料包括金屬，例如Ni、Au、Pd、Co、或其組合。應注意，阻障層193的材料不同於重佈線導電層140（即，第二導電圖案140B）的材料以及導電端子194（圖11所示）的材料。在一些示例性實施例中，重佈線導電層140可包括Cu、導電端子194可包括Sn或Sn-Ag合金，且阻障層193可包括無電鍍Ni（electroless Ni）。得益於阻障層193，在回焊製程之後，在重佈線導電層140與導電端子194之間可不形成包括Cu及Sn（或Sn-Ag合金）的金屬間化合物（IMC）。因此，能夠避免由包括Cu及Sn或Sn-Ag合金的金屬間化合物引起的裂紋（crack），且可提高整合扇出型封裝體的可靠度。

在一些實施例中，阻障層193的最小厚度至少大於0.5 μm，否則在重佈線導電層140與導電端子194之間可能出現金屬間化合物裂紋問題。也就是說，在重佈線導電層140與導電端子194之間形成的阻障層193能夠防止金屬間化合物的裂紋問題。在一些替代實施例中，阻障層193的厚度為大於0.5 μm至5 μm的範圍內。

在一些實施例中，由於阻障層193是通過無電鍍鍍覆形成，因此阻障層193以自對齊方式形成在第二接觸窗開口O的底部之上。也就是說，阻障層193僅設置在第二接觸窗開口O的底部處，而不延伸出第二接觸窗開口O，如圖10所示。在形成阻障層193之後，重佈線導電層140的第二導電圖案140B夾置在層間介電層150的突出部150P與阻障層193之間。

參照圖11，在第二接觸窗開口O中形成阻障層193之後，在由接觸窗開口O暴露出的阻障層193上放置多個導電端子194（例如，導電球）。另外，例如將導電端子194（例如，導電球）回焊至與阻障層193接合。換句話說，阻障層193電連接導電端子194及第二導電圖案140B。如圖11所示，在形成導電球190及導電端子194之後，具有雙側端子的晶粒100的整合扇出型封裝體便製造完成。

參照圖12，在一些實施例中，將阻障層193設置或夾置在第二導電圖案140B（或導電通孔140B1）與導電端子194之間。另外，將阻障層193設置或夾置在第二晶種圖案130B與導電端子194之間。在一些替代實施例中，阻障層193接觸第二晶種圖案130B。

重新參照圖10，在一些實施例中，阻障層193並未形成在貫孔124及第一接觸窗開口122中。在一些實施例中，位於第一接觸窗開口122的側壁處及位於絕緣包封體120'的頂部處的第一晶種層130A夾置在絕緣包封體120'與第一導電圖案140A之間且接觸絕緣包封體120'及第一導電圖案140A。另外，位於第一接觸窗開口122的底部處的第一晶種圖案130A夾置在接墊102與第一導電圖案140A之間且接觸接墊102及第一導電圖案140A。換句話說，位於第一接觸窗開口122的底部處的第一晶種圖案130A的底表面與接墊102的頂表面共面。

另一方面，位於貫孔124的側壁及絕緣包封體120'的頂部處的第二晶種圖案130B夾置在絕緣包封體120'與第二導電圖案140B之間且接觸絕緣包封體120'及第二導電圖案140B。另外，在一些實施例中，第二晶種圖案130B的位於貫孔124的底部處的寬度W1大於阻障層193的寬度W2。也就是說，第二晶種圖案130B在貫孔124的底部處夾置在阻障層193與第二導電圖案140B之間並接觸阻障層193及第二導電圖案140B，且夾置在介電層DI與第二導電圖案140B之間並接觸介電層DI及第二導電圖案140B。換句話說，位於貫孔124的底部處的第二晶種圖案130B的底表面與阻障層193的頂表面及介電層DI的頂表面共面。

參照圖12，接著提供另一個封裝體200。在一些實施例中，封裝體200是例如記憶體裝置。通過導電球194將封裝體200堆疊在圖10所示的整合扇出型封裝體之上並電連接到所述整合扇出型封裝體，以製造疊層式封裝體（package-on-package，POP）結構。

在上述實施例中，由於絕緣包封體中的導電通孔的製造製程被整合到重佈線路結構的最底部重佈線導電層的製造製程中，因此整合扇出型封裝體的製造成本可得到降低且整合扇出型封裝體的製造製程得到簡化。另外，導電端子與導電通孔之間的阻障層能夠減少包括導電端子及導電通孔的材料的金屬間化合物，從而在回焊製程之後減少裂紋風險。

根據本發明的一些實施例，提供一種整合扇出型封裝體，所述整合扇出型封裝體包括晶粒、絕緣包封體、重佈線路結構、導電端子、及阻障層。所述晶粒被所述絕緣包封體包封。所述重佈線路結構包括重佈線導電層。所述重佈線導電層設置在所述絕緣包封體中且從所述絕緣包封體的第一表面延伸到所述絕緣包封體的第二表面。所述導電端子設置在所述絕緣包封體的所述第二表面之上。所述阻障層夾置在所述重佈線導電層與所述導電端子之間。所述阻障層的材料不同於所述重佈線導電層的材料及所述導電端子的材料。

在一些實施例中，所述阻障層的所述材料包括金屬，所述金屬包括Ni、Au、Pd、Co、或其組合。

在一些實施例中，所述阻障層的最小厚度大於0.5 μm。

在一些實施例中，所述絕緣包封體包括光可圖案化模塑化合物。

在一些實施例中，所述絕緣包封體包括：第一包封體部分，覆蓋所述晶粒的主動表面且具有多個第一接觸窗開口，所述多個第一接觸窗開口暴露出所述晶粒的所述主動表面；以及第二包封體部分，覆蓋所述晶粒的側壁且具有多個貫孔，所述貫孔穿過所述第二包封體部分。

在一些實施例中，所述重佈線導電層包括：多個第一導電圖案，分別設置在所述第一接觸窗開口中以電連接到所述晶粒，其中所述第一導電圖案從所述絕緣包封體的所述第一接觸窗開口延伸以部分地覆蓋所述絕緣包封體的所述第一表面；以及多個第二導電圖案，分別設置在所述貫孔中，其中所述第二導電圖案從所述絕緣包封體的所述貫孔延伸，以部分地覆蓋所述絕緣包封體的所述第一表面。

在一些實施例中，所述第二導電圖案共形地覆蓋所述絕緣包封體的所述貫孔以形成杯狀結構。

在一些實施例中，所述重佈線路結構更包括：層間介電層，設置在所述重佈線導電層及所述絕緣包封體之上，其中所述層間介電層包括延伸到所述貫孔中的多個突出部，使得所述重佈線導電層的所述第二導電圖案夾置在所述突出部與所述絕緣包封體之間，且夾置在所述突出部與所述阻障層之間。

在一些實施例中，所述第二導電圖案在所述貫孔的底部處的厚度小於所述第二導電圖案在所述絕緣包封體的所述第一表面之上的厚度。

在一些實施例中，所述整合扇出型封裝體更包括介電層，覆蓋所述絕緣包封體的所述第二表面，其中所述介電層具有多個第二接觸窗開口，所述第二導電圖案被所述第二接觸窗開口暴露出，所述阻障層及所述導電端子設置在所述第二接觸窗開口中。

根據本發明的替代實施例，提供一種整合扇出型封裝體，所述整合扇出型封裝體包括晶粒、絕緣包封體、多個導電通孔、介電材料、多個導電端子、以及多個阻障層。所述晶粒被所述絕緣包封體包封。呈杯形狀的所述導電通孔分別設置在所述絕緣包封體中的多個貫孔中。介電材料設置在所述導電通孔及所述絕緣包封體之上且在所述貫孔中延伸。所述導電端子分別設置在所述導電通孔的底部之上。所述阻障層分別設置在所述導電通孔與所述導電端子之間。所述阻障層的材料不同於所述導電通孔的材料及所述導電端子的材料。

在一些實施例中，所述阻障層的所述材料包括無電鍍金屬，所述無電鍍金屬包括無電鍍Ni、無電鍍Au、無電鍍Pd、無電鍍Co、或其組合。

在一些實施例中，所述阻障層的最小厚度大於0.5 μm。

根據本發明的又一些替代實施例，提供一種製造整合扇出型封裝體的方法。所述方法包括以下步驟。將晶粒安裝在介電層之上。形成絕緣包封體以包封所述晶粒。在所述絕緣包封體之上形成重佈線路結構。所述重佈線路結構包括重佈線導電層。所述重佈線導電層分佈在所述絕緣包封體中且從所述絕緣包封體的第一表面延伸到所述絕緣包封體的第二表面。圖案化所述介電層，以在所述絕緣包封體的所述第二表面處暴露出所述重佈線導電層的一些部分。在被所述絕緣包封體的所述第二表面暴露出的所述重佈線導電層之上形成阻障層。在所述阻障層之上形成導電端子。所述阻障層的材料不同於所述重佈線導電層的材料及所述導電端子的材料。

在一些實施例中，形成所述阻障層的方法包括無電鍍法。

在一些實施例中，形成所述重佈線路結構的方法包括：通過微影法在所述絕緣包封體中形成多個第一接觸窗開口及多個貫孔，其中所述晶粒的主動表面被所述第一接觸窗開口暴露出且所述貫孔穿過所述絕緣包封體；將多個第一導電圖案填入所述第一接觸窗開口中；在所述貫孔中共形地形成多個第二導電圖案，使得所述第二導電圖案成為杯狀結構；以及在所述第一導電圖案及所述第二導電圖案之上形成層間介電層，其中所述層間介電層包括突出到所述貫孔中的多個突出部，使得所述第二導電圖案夾置在所述突出部與所述絕緣包封體之間，且夾置在所述突出部與所述阻障層之間。

在一些實施例中，在圖案化所述介電層之後，在所述介電層中形成多個第二接觸窗開口，所述第二接觸窗開口暴露出分別設置在所述貫孔中的所述第二導電圖案的一些部分，所述阻障層分別設置在所述第二接觸窗開口的底部處且不延伸出所述第二接觸窗開口。

在一些實施例中，所述第一導電圖案被形成且從所述第一接觸窗開口延伸以部分地覆蓋所述絕緣包封體的所述第一表面，而所述第二導電圖案被形成且從所述貫孔延伸以部分地覆蓋所述絕緣包封體的所述第一表面。

以上概述了若干實施例的特徵，以使所屬領域中的技術人員可更好地理解本發明的各個方面。所屬領域中的技術人員應知，他們可容易地使用本發明作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或實現與本文中所介紹的實施例相同的優點。所屬領域中的技術人員還應認識到，這些等效構造並不背離本發明的精神及範圍，而且他們可在不背離本發明的精神及範圍的條件下對其作出各種改變、代替及變更。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧晶粒

100a‧‧‧主動表面

100b‧‧‧側壁

102‧‧‧接墊

104‧‧‧保護層

110‧‧‧晶粒貼合膜

120‧‧‧絕緣材料

120'‧‧‧絕緣包封體

120A‧‧‧第一包封部分

120B‧‧‧第二包封部分

122‧‧‧第一接觸窗開口

124‧‧‧貫孔

130‧‧‧晶種層

130'‧‧‧圖案化晶種層

130A‧‧‧第一晶種圖案

130B‧‧‧第二晶種圖案

140、160‧‧‧重佈線導電層

140A‧‧‧第一導電圖案

140B‧‧‧第二導電圖案

140B1‧‧‧導電通孔

140B2‧‧‧導電層

150、170‧‧‧層間介電層

150P‧‧‧突出部

152、154‧‧‧接觸窗開口

180‧‧‧重佈線導電層

182‧‧‧球下金屬圖案

184‧‧‧連接接墊

190‧‧‧導電球

192‧‧‧被動組件

193‧‧‧阻障層

194‧‧‧導電端子

200‧‧‧封裝體

C‧‧‧載體

DB‧‧‧剝離層

DI‧‧‧介電層

O‧‧‧接觸窗開口

PR‧‧‧光阻層

RDL‧‧‧重佈線路結構

S1‧‧‧第一表面

S2‧‧‧第二表面

T1、T2、T_A、T_B‧‧‧厚度

W1、W2‧‧‧寬度

Claims

一種整合扇出型封裝體，包括：晶粒；絕緣包封體，包封所述晶粒；重佈線路結構，包括重佈線導電層，所述重佈線導電層設置在所述絕緣包封體中且從所述絕緣包封體的第一表面延伸到所述絕緣包封體的第二表面；導電端子，設置在所述絕緣包封體的所述第二表面之上；以及阻障層，夾置在所述重佈線導電層與所述導電端子之間，其中所述阻障層的材料不同於所述重佈線導電層的材料及所述導電端子的材料。