TWI623049B

TWI623049B - 封裝基板及其製作方法

Info

Publication number: TWI623049B
Application number: TW105136010A
Authority: TW
Inventors: Chu Chin Hu; 胡竹青; Shih Ping Hsu; 許詩濱
Original assignee: Phoenix & Corporation; 英屬開曼群島商鳳凰先驅股份有限公司
Priority date: 2016-11-04
Filing date: 2016-11-04
Publication date: 2018-05-01
Also published as: CN108022870B; US20180130745A1; CN108022870A; US10580739B2; TW201818484A

Abstract

本發明揭示一種封裝基板及其製作方法。該封裝基板包括：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設置於該鑄模化合物主體內，並具有複數個位於該第一電路元件上側面的第一連接端；複數個第一導電貫孔，形成於該鑄模化合物主體內並連接至該等第一連接端；一具有第二阻障層的第二電路元件，設置於該鑄模化合物主體內，並具有複數個位於該第二電路元件上側面的第二連接端；複數個第二導電貫孔，形成於該鑄模化合物主體內並連接至該等第二連接端；以及一重佈線層，形成於該鑄模化合物主體上，並包含至少一導電線路，其連接至該等第一導電貫孔及該等第二導電貫孔；其中，該等第一連接端位於該鑄模化合物主體內的一第一深度，該等第二連接端位於該鑄模化合物主體內的一第二深度，且該第一深度不同於該第二深度。

Description

封裝基板及其製作方法

本發明係關於一種晶圓級封裝基板以及其製作方法。

新一代電子產品不僅追求輕薄短小的高密度，更有朝向高功率發展的趨勢；因此，積體電路(Integrated Circuit，簡稱IC)技術及其後端的晶片封裝技術亦隨之進展，以符合此新一代電子產品的效能規格。

目前晶圓級封裝(Wafer-Level Package，簡稱WLP)的製作方式可參考第1圖來說明，先在承載板11形成黏接層18，如第1(a)圖所示；接著將半導體晶片13或電子元件15的接腳16朝下並藉由該黏接層18而黏貼於該承載板11，再以鑄模技術使鑄模化合物12包覆及封裝該半導體晶片13或電子元件15，如第1(b)圖所示；在去除該承載板11及該黏接層18之後，將該半導體晶片13、該電子元件15、及該鑄模化合物12的組合結構20上下翻轉，使得重佈線層(ReDistribution Layer，簡稱RDL)17可製作於該組合結構20的上表面21之上，如第1(c)圖所示。

倘若欲以一般習知的微影技術製作該重佈線層17於該組合結構20的上表面21上，則該上表面21必須能提供很高的平坦度。然而，為了達成上述對該上表面21平坦度的要求，該承載板11及該黏接層18必須採用較為昂貴者，且該半導體晶片13及該電子元件15必須以精準而慢速的方式黏貼於該黏接層18；這都將會提高封裝元件的製造成本。因此，該技術領域的製造商以不再使用上述微影技術來製作細線路(fine pitch)的重佈線層。此外，電子元件15下方必須預先設置電極墊，例如凸點下金屬化層(Under Bump Metallization，簡稱UBM)或凸塊，俾使電子元件15的接腳16可藉以電性連接於重佈線層17上；其中，UBM的材質可為Ti/Cu，可藉由濺鍍技術及微影技術來製作，凸塊則可藉由電鍍技術及微影技術來製作，但以積體電路晶圓製程來製作這樣帶有電極墊的電子元件，其製程繁瑣且成本高昂。此外，若先置放電子元件15，再來製作UMB和重佈線層17，則會因電子元件15、鑄模化合物12及重佈線層17之間的材料特性差異，例如熱膨脹係數之差異，導致電子元件15與重佈線層17的電性連接裂開或失效。因此，有必要發展新的封裝基板技術，以對治及改善上述的問題

為達成此目的，本發明提供一種封裝基板，其包含：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設置於該鑄模化合物主體內，並具有複數個位於該第一電路元件上側面的第一連接端；複數個第一導電貫孔，形成於該鑄模化合物主體內並連接至該等第一連接端；一具有第二阻障層的第二電路元件，設置於該鑄模化合物主體內，並具有複數個位於該第二電路元件上側面的第二連接端；複數個第二導電貫孔，形成於該鑄模化合物主體內並連接至該等第二連接端；以及一重佈線層，形成於該鑄模化合物主體上，並包含至少一導電線路，其連接至該等第一導電貫孔及該等第二導電貫孔；其中，該等第一連接端位於該鑄模化合物主體內的一第一深度，該等第二連接端位於該鑄模化合物主體內的一第二深度，且該第一深度不同於該第二深度。

根據本發明另一實施例提供一種封裝基板之製作方法，該封裝基板包含：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設置於該鑄模化合物主體內，並具有彼此相對的一第一表面及一第二表面，且該第一電路元件包含複數個位於該第一表面的第一連接端；複數個第一導電貫孔，形成於該鑄模化合物主體內並連接至該等第一連接端；一具有第二阻障層的第二電路元件，設置於該鑄模化合物主體內，並具有彼此相對的一第三表面及一第四表面，且該第二電路元件包含複數個位於該第三表面的第二連接端；複數個第二導電貫孔，形成於該鑄模化合物主體內並連接至該等第二連接端；以及一重佈線層，形成於該鑄模化合物主體上，並包含至少一導電線路，其連接至該等第一導電貫孔及該等第二導電貫孔；其步驟包含：提供一承載板；將該具有第一阻障層的第一電路元件的該第二表面以及該具有第二阻障層的第二電路元件的該第四表面黏貼於該承載板上，且該第一電路元件與該第二電路元件在垂直方向上不重疊，其中，該等第一連接端位於該承載板上的一第一高度，該等第二連接端位於該承載板上的一第二高度，且該第一高度不同於該第二高度；形成一鑄模化合物，使其包覆該第一電路元件及該第二電路元件；對該鑄模化合物進行開孔，使得複數個第一貫孔形成於該等第一連接端上，複數個第二貫孔形成於該等第二連接端上；填充一導電材料於該等第一貫孔及該等第二貫孔，藉以分別形成該等第一導電貫孔及該等第二導電貫孔；以及形成一重佈線層於該等第一導電貫孔及該等第二導電貫孔上。

100、200、300‧‧‧封裝基板

120‧‧‧鑄模化合物主體

130‧‧‧第一電路元件

131‧‧‧第一連接端

133‧‧‧第一表面

134‧‧‧第二表面

140‧‧‧第一導電貫孔

150‧‧‧第二電路元件

151‧‧‧第二連接端

152‧‧‧結合力增強層

153‧‧‧第三表面

154‧‧‧第四表面

160‧‧‧第二導電貫孔

170‧‧‧重佈線層

171、172‧‧‧導電線路

180‧‧‧黏接層

190‧‧‧導電柱層

191‧‧‧金屬柱狀物

173、193‧‧‧空間

D1、D2‧‧‧深度

第1圖為習知晶圓級封裝基板的製程步驟之對應剖面圖。

第2圖為根據本發明第一實施例的封裝基板之剖面示意圖。

第3圖為根據本發明第二實施例的封裝基板之剖面示意圖。

第4圖為根據本發明第三實施例的封裝基板之剖面示意圖。

第5圖為本發明封裝基板製程步驟之一的封裝基板剖面圖。

第6圖為本發明封裝基板製程步驟之一的封裝基板剖面圖。

第7圖為本發明封裝基板製程步驟之一的封裝基板剖面圖。

第8圖為本發明封裝基板製程步驟之一的封裝基板剖面圖。

為使對本發明之特徵、目的及功能有更進一步的認知與瞭解，茲配合圖式詳細說明本發明的實施例如後。在所有的說明書及圖示中，將採用相同的元件編號以指定相同或類似的元件。

在各個實施例的說明中，當一元素被描述是在另一元素之「上方/上」或「下方/下」，係指直接地或間接地在該另一元素之上或之下的情況，其可能包含設置於其間的其他元素；所謂的「直接地」係指其間並未設置其他中介元素。「上方/上」或「下方/下」等的描述係以圖式為基準進行說明，但亦包含其他可能的方向轉變。所謂的「第一」、「第二」、及「第三」係用以描述不同的元素，這些元素並不因為此類謂辭而受到限制。為了說明上的便利和明確，圖式中各元素的厚度或尺寸，係以誇張或省略或概略的方式表示，且各元素的尺寸並未完全為其實際的尺寸。

第2圖為根據本發明第一實施例的封裝基板100之剖面示意圖。該封裝基板100包含：一鑄模化合物主體120、一第一電路元件130、複數個第一導電貫孔140、一第二電路元件150、複數個第二導電貫孔160以及一重佈線層170；其中，該鑄模化合物主體120作為該封裝基板100的主要架構，其包覆並封裝該第一電路元件130及該第二電路元件150，並用以承載或支持該重佈線層170。如第2圖所示，該第一電路元件130具有複數個第一連接端131，其位於該第一電路元件130的上側面，該第二電路元件150亦具有複數個第二連接端151，其位於該第二電路元件150的上側面。在該封裝基板100的製作過程中，當該第一電路元件130與該第二電路元件150設置於該鑄模化合物主體120之內時，該第一電路元件130與該第二電路元件150的接腳(pin)或連接墊(pad)(也就是該等第一連接端131與該等第二連接端151)是朝上置放的。

以第2圖為例，該第一電路元件130與該第二電路元件150係藉由一黏接層180而黏貼於該鑄模化合物主體120的底面，且該第一電路元件130與該第二電路元件150在垂直方向上並不重疊。在本實施例中，該第一電路元件130與該第二電路元件150可以是半導體晶片(或晶粒)或電子元件(例如，積層陶瓷電容器)。倘若該第一電路元件130與該第二電路元件150具有不同的厚度，則該等第一連接端131與該鑄模化合物主體120頂面之間的距離(也就是如圖所標示的深度D1)，將不同於該等第二連接端151與該鑄模化合物主體120頂面之間的距離(也就是如圖所標示的深度D2)。因此，關於該等導電貫孔140及160的製作，我們可採用雷射鑽孔(laser ablation)、電漿蝕刻或其他開孔技術，在該等第一連接端131上方形成深度為D1的貫孔，而在該等第二連接端151上方形成深度為D2的貫孔，並於該等貫孔中填充導電材料，即可形成該等第一導電貫孔140及該等第二導電貫孔160。藉此，雖然該等第一連接端131與該等第二連接端151有水平高度上的差異，但可利用該等第一導電貫孔140及該等第二導電貫孔160的深度差異來補償，而使將欲於其上製作該重佈線層170的基底為平坦表面，則該重佈線層170只需利用一般習知的微影技術即可於同一水平高度的平面上製作導電佈線。

此外，在該等導電貫孔140及160的開孔之前，該第一電路元件130與該第二電路元件150可先以化學沉積無電電鍍技術製作阻障層，其材質可以是銅、銀、或是鋅/鎳/銅、鋅/鎳/銀等多層金屬，厚度約0.5~10μm，藉以增強該等第一連接端131、151與該等導電貫孔140、160之間的電性連接性，並防止雷射鑽孔擊穿電路元件晶片的電極墊。相較於習知的凸點下金屬化層(UBM)或凸塊技術，本發明之阻障層能節省製程工序，在成本上更具優勢。

該重佈線層(RDL)170又稱為增線層，係形成於該鑄模化合物主體120上的導電佈線，用以將該等第一連接端131與該等第二連接端151連接到其他的位置。也就是說，當電路元件(例如，該第一電路元件130及該第二電路元件150)設置於該鑄模化合物主體120內，其接腳或連接墊(例如，該等第一連接端131與該等第二連接端151)的位置在鑄模化合物硬化後亦同時被固定，必須藉由該重佈線層170的導電佈線而將這些接腳或連接墊重新連接到其他合適的位置。該重佈線層170包含多個導電線路171及172，其連接至該等第一導電貫孔140及該等第二導電貫孔160。如第2圖所示，該第一導電貫孔140用以將該第一連接端131連接至該等導電線路171，而該第二導電貫孔160用以將該第二連接端151 連接至該等導電線路172。

為了將該等導電線路171及172向外連接至其他電路，一導電柱層190可形成於該重佈線層170上；其中，該導電柱層190包含多個金屬柱狀物191，其分別對應該等導電線路171及172。關於該重佈線層170在該等導電線路171及172之外的空間173以及該導電柱層190在該金屬柱狀物191之外的空間193，可填充合適的介電材料使得該封裝基板100形成一完整的封裝元件。在本實施例中，該黏接層180為形成於該鑄模化合物主體120下方的絕緣層，用以保護該封裝基板100在受到外部撞擊時不致碎裂損傷。

在一第二實施例中，該黏接層180為形成於該鑄模化合物主體120下方的導熱層，使得一金屬板110可透過該導熱黏接層180而連接至該第一電路元件130及該第二電路元件150的背面，如第3圖所示。該金屬板110可以是該封裝基板100製作時所使用的金屬承載板，而保留於此以幫助該第一電路元件130及該第二電路元件150的散熱。

此外，在第2圖及第3圖的實施例中，為了在鑄模化合物上製作細線路的重佈線層，該鑄模化合物主體120的上半部可進一步包含一結合力增強層(adhesion primer)152，如第4圖所示之第三實施例，其材質主要是有機高分子材料，其具有可以和金屬層及鑄模化合物進行化學鏈結的官能基，並提供更大的粗糙面積及更強的結合力，以利於細線路重佈線層的製作。因此，當該等導電線路171及172形成於該鑄模化合物主體120上時，由於該結合力增強層152的材料特性，將可使得金屬層更易附著於該鑄模化合物主體120上，所製作的該等導電線路171及172也將具有較佳的品質。

以下說明本發明之封裝基板的製程。請參照第5~8圖及第2圖(以第一實施例的封裝基板100為例)，其分別對應上述第一實施例封裝基板100各個製程步驟的封裝基板之剖面圖。

首先，提供一承載板110，其為一導電材質的基板，例如，金屬基板或是表面鍍有金屬層的介電材質基板，用以承載或支持該封裝基板100的後續製程，例如，製作該封裝基板100的導電線路。上述基板的金屬成分包含鐵(Fe)、銅(Cu)、鎳(Ni)、錫(Sn)、鋁(Al)、鎳/金(Ni/Au)及其組合或合金，但本發明不以此為限。

接著，如第5圖所示，將一第一電路元件130與一第二電路元件150黏貼於該承載板110上。該第一電路元件130具有彼此相對的第一表面133及第二表面134，且該第一電路元件130包含複數個第一連接端131，其位於該第一表面133；同樣地，該第二電路元件150具有彼此相對的第三表面153及第四表面154，且該第二電路元件150包含複數個第二連接端151其位於該第三表面153。在本實施例中，我們可藉由一黏接層180，將該第一電路元件130的該第二表面134以及該第二電路元件150的該第四表面154分別黏貼於該承載板110上，且該第一電路元件130與該第二電路元件150在垂直方向上並不重疊。倘若該第一電路元件130與該第二電路元件150選用具有不同厚度的半導體晶片或電子元件，則該等第一連接端131與該等第二連接端151將會位於不同的水平高度(如圖所示，該等第一連接端131位於該承載板110上的高度為H1，該等第二連接端151位於該承載板110上的高度為H2，且H1≠H2)。

接著，如第6圖所示，藉由封裝膠體的鑄模技術，例如，壓縮鑄模技術(Compression molding)或薄膜型態的真空壓模技術，形成包覆該第一電路元件130及該第二電路元件150的鑄模化合物120，其組成材質可以是酚醛基樹脂(Novolac-based resin)、環氧基樹脂(Epoxy-based resin)、或矽基樹脂(Silicone-based resin)等絕緣材料。在該鑄模化合物120硬化並與該第一電路元件130及該第二電路元件150形成穩固的封裝結構之後，我們可採用例如研磨的方式，自上而下移除該鑄模化合物120的上半部，而使該鑄模化合物120的頂面121形成一平坦表面，以便於後續製程可利用一般習知的微影蝕刻技術來製作重佈線層的導電佈線。如圖所示，該等第一連接端131與該鑄模化合物120頂面121之間的距離(也就是如圖所標示的深度D1)，將不同於該等第二連接端151與該鑄模化合物120頂面121之間的距離(也就是如圖所標示的深度D2)。

接著，如第7圖所示，對該鑄模化合物120進行開孔，使得複數個第一貫孔140形成於該等第一連接端131上，複數個第二貫孔160形成於該等第二連接端151上。由於該等第一連接端131位於該鑄模化合物120內的深度D1不同於該等第二連接端151位於該鑄模化合物120的深度D2，因此可採用雷射鑽孔或其他開孔技術，使得該等第一貫孔140及該等第二貫孔160的深度分別為D1及D2。倘若使用脈衝式雷射來進行開孔，則貫孔深度將視該鑄模化合物120的光學性質、雷射光波長及脈衝長度而定。在本實施例中，形成該等第一貫孔140所需的雷射能量會大於形成該等第二貫孔160所需的雷射能量。該等第一貫孔140及該等第二貫孔160在被填充以導電材料之後，將會分別形成如第2圖之該等第一導電貫孔140與該等第二導電貫孔160。在本實施例中，該導電材料可以是銅、鋁、金等金屬。

接著，如第8圖所示，形成一重佈線層170於該等第一導電貫孔140及該等第二導電貫孔160上。該重佈線層170係形成於該鑄模化合物120上的導電佈線，用以將該第一電路元件130的該等第一連接端131與該第二電路元件150的該等第二連接端151連接到其他合適的接線位置。由於該等第一導電貫孔140及該等第二導電貫孔160的深度差異之補償效果，該重佈線層170只需利用一般習知的微影蝕刻技術即可於同一水平高度的平面(該鑄模化合物120的頂面121)上製作導電線路171及172，其分別透過該等導電貫孔140及160而連接該等第一連接端131及該等第二連接端151。

接著，如第3圖所示，形成一包含多個金屬柱狀物191的導電柱層190於該重佈線層170上，並在該重佈線層170的該等導電線路171及172以及該導電柱層190的該金屬柱狀物191之外的空間173及193填充合適的介電材料，使得整個封裝結構是完整的。由於該承載板110為金屬基板，且該黏接層180可以是導熱材質的組成，因此可用以幫助該第一電路元件130及該第二電路元件150的散熱。

在另一實施例中，該黏接層180亦可以是絕緣材質的組成，則該承載板110可被進一步移除，如第2圖所示，使得該黏接層180為形成於該鑄模化合物主體120下方的保護層，用以保護該封裝基板100在受到外部撞擊時不致碎裂損傷。

唯以上所述者，僅為本發明之較佳實施例，當不能以之限制本發明的範圍。即大凡依本發明申請專利範圍所做之均等變化及修飾，仍將不失本發明之要義所在，亦不脫離本發明之精神和範圍，故都應視為本發明的進一步實施狀況。

Claims

一種封裝基板，其包含：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設置於該鑄模化合物主體內，並具有複數個位於該第一電路元件上側面的第一連接端；複數個第一導電貫孔，形成於該鑄模化合物主體內並連接至該等第一連接端；一具有第二阻障層的第二電路元件，設置於該鑄模化合物主體內，並具有複數個位於該第二電路元件上側面的第二連接端；複數個第二導電貫孔，形成於該鑄模化合物主體內並連接至該等第二連接端；以及一重佈線層，形成於該鑄模化合物主體上，並包含至少一導電線路，其連接至該等第一導電貫孔及該等第二導電貫孔；其中，該等第一連接端位於該鑄模化合物主體內的一第一深度，該等第二連接端位於該鑄模化合物主體內的一第二深度，且該第一深度不同於該第二深度。
如申請專利範圍第1項所述之封裝基板，其中，該第一電路元件為半導體晶片或電子元件，且該第二電路元件為半導體晶片或電子元件。
如申請專利範圍第1項所述之封裝基板，其中，該等阻障層係以化學沉積無電電鍍方式形成於該第一電路元件與該第二電路元件上，其組成材質為銅、銀、鋅/鎳/銅之多層金屬、或鋅/鎳/銀之多層金屬。
如申請專利範圍第1項所述之封裝基板，進一步包含一金屬板，且該鑄模化合物主體藉由一導熱黏接層而黏貼於該金屬板上。
如申請專利範圍第1項所述之封裝基板，進一步包含一絕緣保護層，其形成於該鑄模化合物主體下方。
如申請專利範圍第1項所述之封裝基板，其中，該鑄模化合物主體的上半部包含一結合力增強層。
如申請專利範圍第1項所述之封裝基板，進一步包含一導電柱層，其包括多個金屬柱狀物並形成於該重佈線層上。
一種封裝基板之製作方法，該封裝基板包含：一鑄模化合物主體；一具有第一阻障層的第一電路元件，設置於該鑄模化合物主體內，並具有彼此相對的一第一表面及一第二表面，且該第一電路元件包含複數個位於該第一表面的第一連接端；複數個第一導電貫孔，形成於該鑄模化合物主體內並連接至該等第一連接端；一具有第二阻障層的第二電路元件，設置於該鑄模化合物主體內，並具有彼此相對的一第三表面及一第四表面，且該第二電路元件包含複數個位於該第三表面的第二連接端；複數個第二導電貫孔，形成於該鑄模化合物主體內並連接至該等第二連接端；以及一重佈線層，形成於該鑄模化合物主體上，並包含至少一導電線路，其連接至該等第一導電貫孔及該等第二導電貫孔；該方法包含下列步驟：(A)提供一承載板；(B)將該具有第一阻障層的第一電路元件的該第二表面以及該具有第二阻障層的第二電路元件的該第四表面黏貼於該承載板上，且該第一電路元件與該第二電路元件在垂直方向上不重疊，其中，該等第一連接端位於該承載板上的一第一高度，該等第二連接端位於該承載板上的一第二高度，且該第一高度不同於該第二高度；(C)形成一鑄模化合物，使其包覆該第一電路元件及該第二電路元件；(D)對該鑄模化合物進行開孔，使得複數個第一貫孔形成於該等第一連接端上，複數個第二貫孔形成於該等第二連接端上；(E)填充一導電材料於該等第一貫孔及該等第二貫孔，藉以分別形成該等第一導電貫孔及該等第二導電貫孔；以及(F)形成一重佈線層於該等第一導電貫孔及該等第二導電貫孔上。
如申請專利範圍第8項所述之製作方法，其中，步驟(D)係藉由雷射鑽孔方式。
如申請專利範圍第9項所述之製作方法，其中，步驟(D)所使用形成該等第一貫孔的雷射能量不同於形成該等第二貫孔的雷射能量。
如申請專利範圍第8項所述之製作方法，在步驟(C)之後，進一步包含：形成一結合力增強層於該鑄模化合物上。
如申請專利範圍第8項所述之製作方法，其中，步驟(B)係藉由一導熱黏接層。
如申請專利範圍第8項所述之製作方法，其中，步驟(B)係藉由一絕緣黏接層，且該方法進一步包含：移除該承載板。