JP2018018936A

JP2018018936A - 配線基板

Info

Publication number: JP2018018936A
Application number: JP2016147556A
Authority: JP
Inventors: 一坂本; Hajime Sakamoto; 清水　敬介; Keisuke Shimizu; 敬介清水
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 2016-07-27
Filing date: 2016-07-27
Publication date: 2018-02-01
Also published as: US20180033732A1; US10186486B2

Abstract

【課題】接続性の向上を図ることができる配線基板の提供を目的とする。【解決手段】本発明の配線基板１０は、複数の絶縁層１４，１８，２０と複数の導体層１１，１５，１９，２１とを交互に積層してなり、複数の絶縁層１４，１８，２０のうち芯材２９を含んでなる第１コア層１４及び第２のコア層２０との間に設けられている芯材を含まない中間絶縁層１８とが含まれていて、中間絶縁層１８には電子部品３０が埋め込まれ、第１コア層１４は、芯材２９を含んでなる樹脂層１２と、樹脂層１２上に積層され且つ芯材を含まない密着層１３とを含んでなる多層構造であり、密着層１３上に第２導体層１５が積層されている。【選択図】図１

Description

本発明は、複数の導体層と複数の絶縁層とを積層してなる配線基板に関する。

この種の配線基板として、芯材を含んでなる第１コア層及び第２コア層の間に、電子部品が内蔵された中間絶縁層が配置されたものが知られている（例えば、特許文献１参照）。

特許４８３５１２４（段落［００１９］、図１）

上述した配線基板においては、接続性の向上が求められていた。

本発明に係る配線基板は、複数の絶縁層と複数の導体層とを交互に積層してなり、前記複数の絶縁層には、芯材を含んでなる第１及び第２のコア層と、前記第１のコア層と前記第２のコア層との間に設けられている芯材を含まない中間絶縁層とが含まれていて、前記中間絶縁層に埋め込まれている電子部品を備える配線基板であって、前記第１及び第２のコア層の少なくとも一方が、前記芯材を含んでなる樹脂層と、前記樹脂層上に積層され且つ前記芯材を含まない密着層とを含んでなる多層構造であり、前記密着層上には前記導体層が積層されている。

本発明の第１実施形態に係る配線基板の側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の製造工程を示す側断面図配線基板の使用状態を示す側断面図

［第１実施形態］
以下、本発明の第１実施形態を図１〜図１２に基づいて説明する。図１に示すように、本実施形態の配線基板１０は、芯材２９を含んでなる第１コア層１４及び第２コア層２０と、第１コア層１４及び第２コア層２０の間に配された中間絶縁層１８とを有している。第１コア層１４における中間絶縁層１８から遠い側の面の上には第１導体層１１が形成され、第２コア層２０における中間絶縁層１８から遠い側の面の上には第２導体層２１が形成されている。第１コア層１４における中間絶縁層１８から近い側の面の上には第３導体層１５が形成され、第２コア層２０における中間絶縁層１８から近い側の面の上には第４導体層１９が形成されている。そして、第３導体層１５の上に中間絶縁層１８が積層され、中間絶縁層１８の上に第４導体層１９が積層されている。また、第２導体層２１の上にソルダーレジスト層２２が積層されている。

このように、配線基板１０は、その積層方向における一端側から順に、第１導体層１１、第１コア層１４、第３導体層１５、中間絶縁層１８、第４導体層１９、第２コア層２０、第２導体層２１、ソルダーレジスト層２２が積層されてなる。言い換えれば、本実施形態の配線基板１０は、本発明における「複数の絶縁層」に相当する第１コア層１４、中間絶縁層１８、第２コア層２０、ソルダーレジスト層２２と、本発明における「複数の導体層」に相当する第１導体層１１、第２導体層２１、第３導体層１５、第４導体層１９とが交互に積層されてなる。

第１コア層１４には、配線基板１０の厚み方向の外側に向けて開口する凹部１４Ａが設けられている。そして、凹部１４Ａの底面１４Ｍ上に第１導体層１１が形成されている。第１コア層１４には、第３導体層１５側から第１導体層１１側に向かって徐々に縮径するテーパー状のビアホール１４Ｈが複数形成されている。そして、ビアホール１４Ｈ内をめっきで充填してなるビア導体１４Ｄによって第１導体層１１と第３導体層１５とが接続されている。なお、第１導体層１１の厚みは、凹部１４Ａの深さよりも薄く構成されている。即ち、配線基板１０では、第１コア層１４の外面１４Ｇよりも、第１導体層１１の露出面が内側（第３導体層１５側）に配置されている。

中間絶縁層１８には、電子部品３０が埋め込まれている。電子部品３０のうち、端子３０Ａ，３０Ａを有するアクティブ面３０Ｃが第４導体層１９側を向いて配置され、端子３０Ａ，３０Ａを有さない非アクティブ面３０Ｄが第３導体層１５側を向いて配置されている。となっていて、中間絶縁層１８には、複数のビアホール１８Ｈと、ビアホール１８Ｈ内をめっきで充填してなるビア導体１８Ｄとが形成されている。そして、ビア導体１８Ｄによって電子部品の端子３０Ａと第４導体層１９とが接続されている。

また、中間絶縁層１８には、中間絶縁層１８を貫通する貫通孔１８Ａが形成されている。貫通孔１８Ａは、第４導体層１９側から第３導体層１５側に向かって徐々に縮径するテーパー状になっている。また、貫通孔１８Ａの一端は第３導体層１５で閉塞されている。

貫通孔１８Ａの内側には、第３導体層１５と第４導体層１９とを接続する接続導体２８が形成されている。接続導体２８は、貫通孔１８Ａの側壁及び第３導体層１５を覆うめっきで構成され、第３導体層１５側の端部が閉塞された筒状をなしている。そして、接続導体２８の内側に、第４導体層１９上に積層されている第２コア層２０の樹脂の一部が入り込んでいる。

第２コア層２０には、第２導体層２１側から第４導体層１９側に向かって徐々に縮径するテーパー状のビアホール２０Ｈが複数形成されている。そして、ビアホール２０Ｈ内をめっきで充填してなるビア導体２０Ｄによって、第４導体層１９と第２導体層２１とが接続されている。なお、配線基板１０の厚み方向から見たときに、ビアホール２０Ｈと、接続導体２８とが重ならない位置に配置されている。

ソルダーレジスト層２２には、複数のパッド用孔が形成され、第２導体層２１のうちパッド用孔から露出した部分がパッド２６になっている。なお、パッド２６には、ニッケル層、パラジウム層、金層からなる金属膜２７が形成されている。

さて、第１コア層１４、中間絶縁層１８、第２コア層２０はいずれも樹脂シート（例えば、プリプレグ、ビルドアップ基板用の絶縁性フィルムなど）から形成されている。ここで、本実施形態の配線基板１０では、第１コア層１４及び第２コア層２０は、例えばガラスクロス等からなる繊維状又は布状の芯材２９を含んでいる。これら第１コア層１４及び第２コア層２０の厚さはそれぞれ１００μｍ以下となっている。なお、中間絶縁層１８は、繊維状又は布状の芯材２９を含んでいない。

ここで、図１に示されるように、第１コア層１４は、樹脂層１２上に密着層１３が積層されてなる２層構造となっている。そして、第３導体層１５は、第１コア層１４の密着層１３上に積層されている。樹脂層１２は、絶縁樹脂に芯材２９を含んでなる。一方、密着層１３は、芯材２９を含んでいない樹脂層である。なお、密着層１３は無機フィラー等を含むものであってもよい。

また、中間絶縁層１８は、第１絶縁層１６上に第２絶縁層１７が積層されてなる２層構造となっている。第１絶縁層１６は、第１コア層１４側に配置され、密着層１３と同じ材質で構成されている。即ち、接続導体２８と接続する第３導体層１５は、密着層１３上に形成され、かつ、密着層１３と同じ材質である第１絶縁層１６に覆われている。また、電子部品３０は、第１絶縁層１６上に戴置され、その側面及び上面を第２絶縁層１７に覆われている。

次に、本実施形態の配線基板１０の製造方法について説明する。

（１）図２（Ａ）に示すように、支持基板５０の表側の面であるＦ面５０Ｆと裏側の面であるＢ面５０Ｂとに、銅製のキャリア３４，３４が積層されている支持部材５１が用意される。支持基板５０は、樹脂層５０Ａの表裏の両面に銅箔５０Ｄが積層されてなり、支持基板５０の銅箔５０Ｄとキャリア３４とは外周部同士が接着されている。

なお、支持基板５０のＦ面５０Ｆ側のキャリア３４上とＢ面５０Ｂ側のキャリア３４上とには同じ処理が施されるため、以降、Ｆ面５０Ｆ側のキャリア３４上を例にして説明する。

（２）図２（Ｂ）に示すように、支持部材５１のキャリア３４上に所定パターンのめっきレジスト３５が形成される。

（３）図２（Ｃ）に示すように、銅電解めっき処理が行われてキャリア３４上のうちめっきレジスト３５から露出している部分に銅めっき層３６が形成される。次いで、ニッケル電解めっき処理が行われて銅めっき層３６上にニッケルめっき層３７が形成される。次いで、銅電解めっき処理が行われてニッケルめっき層３７上に銅めっき層３８が形成される。

（４）めっきレジスト３５が剥離され、図３（Ａ）に示すように、残された銅めっき層３８より、第１導体層１１が形成される。

（５）図３（Ｂ）に示すように、第１導体層１１上に第１コア層１４として、芯材２９入りの樹脂層１２と、樹脂層１２に重ねられた密着層１３とが積層されて、加熱プレスされる。

（６）図４（Ａ）に示すように、第１コア層１４にＣＯ２レーザーが照射されて、ビアホール１４Ｈが形成される。ビアホール１４Ｈは、第１導体層１１上に配置される。

（７）次いで、無電解めっき処理が行われ、第１コア層１４上と、ビアホール１４Ｈ内とに無電解めっき膜（図示せず）が形成される。次いで、無電解めっき膜上に、所定パターンのめっきレジスト（図示せず）が形成される。次いで、電解めっき処理が行われ、めっきがビアホール１４Ｈ内に充填されてビア導体１４Ｄが形成され、さらには、第１コア層１４上の無電解めっき膜（図示せず）のうちめっきレジスト（図示せず）から露出している部分に電解めっき膜が形成される。

（８）めっきレジストが剥離されると共に、めっきレジストの下方の無電解めっき膜（図示せず）が除去され、図４（Ａ）に示すように、残された電解めっき膜及び無電解めっき膜により、第１コア層１４上に第３導体層１５が形成される。そして、第１導体層１１と第３導体層１５とがビア導体１４Ｄによって接続される。

（９）図４（Ｂ）に示すように、第３導体層１５上に、密着層１３と同じ材質で構成されている第１絶縁層１６が積層される。そして、隣り合う第３導体層１５同士の間の隙間に第１絶縁層１６を構成する樹脂が入り込む。

（１０）図５（Ａ）に示すように、第１絶縁層１６上に電子部品３０が戴置される。このとき、電子部品３０は、端子３０Ａ，３０Ａが上方を向くように配される。

（１１）図５（Ｂ）に示すように、第１絶縁層１６上に第２絶縁層１７が積層される。そして、熱硬化処理が行われて、電子部品３０が埋め込まれた第１絶縁層１６及び第２絶縁層１７を有する中間絶縁層１８が形成される。

なお、工程（１０）及び工程（１１）において、電子部品３０の戴置から第２絶縁層１７の積層までの処理は、支持基板５０のＦ面５０Ｆ側に配置される部分と、Ｂ面５０Ｂ側に配置される部分とで、別々に処理が行われる。具体的には、まず支持基板５０のうち上方を向いたＦ面５０Ｆ側に処理を施した後、支持基板５０を裏返す。そして、支持基板５０のＢ面５０Ｂ側に同様の処理を施す（図２（Ａ）参照）。

（１２）図６に示すように、中間絶縁層１８にＣＯ２レーザーが照射されて、ビアホール１８Ｈ及び貫通孔１８Ａが形成される。貫通孔１８Ａは第３導体層１５上に形成される。また、ビアホール１８Ｈは、電子部品３０の端子３０Ａ，３０Ａ上に形成される。なお、貫通孔１８Ａは、中間絶縁層１８を構成する第１絶縁層１６及び第２絶縁層１７の２層に亘って貫通形成され、ビアホール１８Ｈは、中間絶縁層１８のうち第２絶縁層１７にのみに形成される。

（１３）次いで、無電解めっき処理が行われ、中間絶縁層１８上と、ビアホール１８Ｈ内と、貫通孔１８Ａ内とに無電解めっき膜（図示せず）が形成される。次いで、無電解めっき膜上に、所定パターンのめっきレジスト（図示せず）が形成される。次いで、電解めっき処理が行われる。めっきがビアホール１８Ｈ内に充填されてビア導体１８Ｄが形成される。また、貫通孔１８Ａの側壁と第３導体層１５とがめっきで覆われて、接続導体２８が形成される。さらに、中間絶縁層１８上の無電解めっき膜（図示せず）のうちめっきレジスト（図示せず）から露出している部分に電解めっき膜が形成される。

（１４）次いで、めっきレジストが剥離されると共に、めっきレジストの下方の無電解めっき膜（図示せず）が除去され、図６に示すように、残された電解めっき膜及び無電解めっき膜により、中間絶縁層１８上に第４導体層１９が形成される。そして、第３導体層１５と第４導体層１９とが接続導体２８によって接続され、電子部品３０の端子３０Ａとがビア導体１８Ｄによって接続される。

（１５）次いで、図７に示すように、第４導体層１９上に第２コア層２０が積層されて加熱プレスされる。その際、第２コア層２０から染み出た熱硬化樹脂が一端有底の筒状をなした接続導体２８の内側に充填される。

（１６）次いで、図８に示すように、第２コア層２０にＣＯ２レーザーが照射されて、ビアホール２０Ｈが形成される。ビアホール２０Ｈは、第４導体層１９上に配置される。

（１７）次いで、無電解めっき処理が行われ、第２コア層２０上と、ビアホール２０Ｈ内とに無電解めっき膜（図示せず）が形成される。次いで、無電解めっき膜上に、所定パターンのめっきレジスト（図示せず）が形成される。次いで、電解めっき処理が行われ、めっきがビアホール２０Ｈ内に充填されてビア導体２０Ｄが形成され、さらには、第２コア層２０上の無電解めっき膜（図示せず）のうちめっきレジスト（図示せず）から露出している部分に電解めっき膜が形成される。

（１８）めっきレジストが剥離されると共に、めっきレジストの下方の無電解めっき膜（図示せず）が除去され、図８に示すように、残された電解めっき膜及び無電解めっき膜により、第２コア層２０上に第２導体層２１が形成される。そして、第４導体層１９と第２導体層２１とがビア導体２０Ｄによって接続される。

（１９）図９に示すように、第２導体層２１上にソルダーレジスト層２２が積層される。

（２２）図１０に示すように、ソルダーレジスト層２２の所定箇所にテーパー状のパッド用孔が形成され、第２導体層２１のうちパッド用孔から露出した部分がパッド２６になる。

（２３）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図１０に示した金属膜２７が形成される。なお、金属膜２７の代わりに、ＯＳＰ（プリフラックス）による表面処理をおこなっても良い。

（２４）図１１に示すように、支持基板５０から剥離される。

（２５）キャリア３４と銅めっき層３６とニッケルめっき層３７とがそれぞれエッチングにより除去される。以上で図１に示される配線基板１０が完成する。

本実施形態の配線基板１０の構造及び製造方法に関する説明は以上である。次に配線基板１０の使用例と作用効果とを説明する。本実施形態の配線基板１０は、例えば、図１２に示すように、第１導体層１１がマザーボード９０に接続される一方、第２導体層２１にＣＰＵ等の電子部品９５が接続される。具体的には、パッド２６上に半田バンプ３９が形成され、その半田バンプ３９を介して第２導体層２１と電子部品９５とが接続されている。また、第１導体層１１上に半田バンプ３８が形成され、その半田バンプ３８を介して第１導体層１１とマザーボード９０上とが接続されている。

本実施形態の配線基板１０では、第１コア層１４及び第２コア層２０が芯材２９入りの樹脂シートにより構成されているため、全ての絶縁樹脂層が芯材２９なしの樹脂シートにより構成されているものと比べて、強度を向上することができる。

また、配線基板１０に内蔵されている電子部品３０は発熱しやすい。そのため、電子部品３０の近傍の導体層１５が第１コア層１４から剥がれるリスクが高くなる。ここで、本願実施形態の配線基板１０では、第１コア層１４が、芯材２９入りの樹脂層１２と樹脂層１２上に積層されている密着層１３とで構成されている。そして、第１コア層１４のうち密着層１３上に導電層１５が形成されている。これにより、本実施形態の配線基板１０は、芯材２９入りの樹脂層１２上に直接導体層１５を積層するのと比べて、導電層１５が第１コア層１４から剥がれるリスクを抑制することができる。

さらに、本実施形態の配線基板１０では、中間絶縁層１８も２層構造となっている。そして、第１コア層１４側に配置される第１絶縁層１６が第１コア層１４のうち中間絶縁層側に配置される密着層１３と同じ材質で構成されている。即ち、密着層１３と第１絶縁層１６との熱膨張率が同一である。これにより、第１コア層１４の密着層１３と中間絶縁層１８の第１絶縁層１６との間での剥離が抑制されるためクラックが生じ難くなる。従って、接続性の向上を図ることができる。

また、第３導体層１５と第４導体層１９とを接続する接続導体２８は、中間絶縁層１８に形成された貫通孔１８Ａを覆うめっきで構成され、その内側部分に第２コア層２０の樹脂が入り込んでいる。これにより、貫通孔１８Ａをめっきで充填されてなるフィルドビアと比べて、第３導体１５にかかる負荷を軽減することができる。

また、本実施形態の配線基板１０では、第１導体層１１が第１コア層１４の凹部１４Ａの底面１４Ｍ上に形成されているので、第１導体層１１を第１コア層１４上に形成するものよりも配線基板１０全体の厚さを薄くすることができる。さらに、第１導体層１１の露出面が第１コア層１４の外面よりも内側（第３導体層１５側）に位置しているので、第１導体層１１と電子部品９５との不必要な接触を抑えることができる。

［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。

（１）上記実施形態では、第１コア層１４のみが樹脂層１２と密着層１３とを有する２層構造であったが、第２コア層２０のみが樹脂層１２と密着層１３とを有する２層構造であってもよいし、第１コア層１４及び第２コア層２０のどちらもが樹脂層１２と密着層１３とを有する２層構造であってもよい。

（２）中間絶縁層１８は、電子部品３０を収容するキャビティを有する構成であってもよい。例えば、中間絶縁層は２つの樹脂層を有する２層構造になっていて、一方の樹脂層に電子部品３０を収容するキャビティが設けられ、キャビティに収容された電子部品３０とキャビティの内壁との隙間が他方の樹脂層の樹脂に充填される。

（３）上記実施形態において、第１導体層１１にＣＰＵ等の電子部品９５が接続される一方、第２導体層２１側にマザーボード９０が接続されてもよい。

（４）上記実施形態では、キャリア３４上に銅めっき層３６及びニッケルめっき層３７が形成された後、第１導体層１１となる銅めっき層３８が形成される構成であったが、キャリア３４上に第１導体層１１となる銅めっき層３８直接形成される構成であってもよい。

（５）上記実施形態では、第１導体層１１が第１コア層１４に埋め込まれていたが、第１コア層１４上に積層される構成であってもよい。

（６）上記実施形態では、本発明の芯材の例としてガラスクロスが示されていたが、これに限られるものではなく、炭素繊維、ガラス不織布、アラミドクロス又はアラミド不織布等であってもよいし、これらを組み合わせたものであってもよい。

（７）接続導体２８は、貫通孔１８Ａをめっきで充填してなるビア導体であってもよい。

１０配線基板
１１第１導体層
１２樹脂層
１３密着層
１４第１コア層
１４Ａ凹部
１５第３導体層
１６第１絶縁層
１７第２絶縁層
１８中間絶縁層
１８Ａ貫通孔
１９第４導体層
２０第２コア層
２１第２導体層
２２ソルダーレジスト層
２８接続導体
２９補強材
３０電子部品

Claims

複数の絶縁層と複数の導体層とを交互に積層してなり、
前記複数の絶縁層に、芯材を含んでなる第１コア層及び第２コア層と、前記第１コア層と前記第２コア層との間に設けられ、且つ、芯材を含まない中間絶縁層と、が含まれ、
前記中間絶縁層に埋め込まれている電子部品を備える配線基板であって、
前記第１コア層及び前記第２コア層の少なくとも一方が、前記芯材を含んでなる樹脂層と、前記樹脂層上に積層され、且つ、芯材を含まない密着層とを含んでなる多層構造であり、
前記密着層上に前記導体層が積層されている。
請求項１に記載の配線基板であって、
前記密着層と前記中間絶縁層とは前記導体層を挟んで隣り合っている。
請求項１又は２に記載の配線基板であって、
前記第１コア層及び前記第２コア層は、前記配線基板の厚み方向における一端側から他端側に向かうに従って縮径するビア導体を有している。
請求項１乃至３の何れか１の請求項に記載の配線基板であって、
前記第１コア層のうち前記中間絶縁層から遠い側の面の上には、第１導体層が形成され、
前記第２コア層のうち前記中間絶縁層から遠い側の面の上には、第２導体層が形成され、
前記第１導体層及び前記第２導体層は、前記複数の導体層のうち前記配線基板の厚み方向で最も外側に配置される最外の導体層である。
請求項４に記載の配線基板であって、
前記第１コア層には、前記配線基板における厚み方向の外側に向けて開口する凹部が形成され、
前記第１導体層は、前記凹部の底面上に形成され、
前記第１導体層の厚みは、前記凹部の深さよりも薄い。
請求項１乃至５のうち何れか１の請求項に記載の配線基板であって、
前記電子部品は、ＩＣチップである。
請求項１乃至６の何れか１の請求項に記載の配線基板であって、
前記複数の導体層には、前記中間絶縁層のうち前記第１コア層側の面の上に形成されている第３導体層と、前記中間絶縁層のうち前記第２コア層側の面の上に形成されている第４導体層と、が含まれ、
前記中間絶縁層を貫通する貫通孔と、
前記貫通孔の内に形成され、前記第３導体層及び前記第４導体層を接続する接続導体とを備え、
前記接続導体は前記第３導体層側の端部又は前記第４導体層側の端部のうちどちらか一方の端部が閉塞された筒状をなし、
前記接続導体の内側には、前記第１コア層又は前記第２コア層を形成している樹脂の一部が入り込んでいる。
請求項７に記載の配線基板であって、
前記接続導体は前記第３導体層側の端部が閉塞された筒状をなし、
前記接続導体の内側には、前記第２コア層を形成している樹脂の一部が入り込んでいて、
前記第１コア層は前記樹脂層上に前記密着層が積層されてなり、
前記第３導体層は、前記第１コア層の密着層上に形成されている。
請求項１乃至８の何れか１の請求項に記載の配線基板であって、
前記中間絶縁層は、第１絶縁層と、前記第１絶縁層上に積層されている第２絶縁層とを含んでなる多層構造であり、
前記電子部品は、前記第１絶縁層上に戴置されている。
請求項９に記載の配線基板であって、
前記第１絶縁層は前記密着層上に積層され、前記密着層と同じ材質で構成されている。
請求項１乃至１０の何れか１の請求項に記載の配線基板であって、
前記第１コア層及び前記第２コア層の厚さがいずれも１００μｍ以下である。