[go: up one dir, main page]

TW201916256A - 半導體裝置的形成方法 - Google Patents

半導體裝置的形成方法 Download PDF

Info

Publication number
TW201916256A
TW201916256A TW107134091A TW107134091A TW201916256A TW 201916256 A TW201916256 A TW 201916256A TW 107134091 A TW107134091 A TW 107134091A TW 107134091 A TW107134091 A TW 107134091A TW 201916256 A TW201916256 A TW 201916256A
Authority
TW
Taiwan
Prior art keywords
layer
dielectric material
semiconductor
fin
forming
Prior art date
Application number
TW107134091A
Other languages
English (en)
Inventor
林翔偉
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916256A publication Critical patent/TW201916256A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10P14/665—
    • H10P14/6922—
    • H10P50/283—
    • H10P70/234—
    • H10W20/069—
    • H10W20/077—
    • H10W20/081—
    • H10W20/083—

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

半導體裝置包括：鰭狀物，自基板的上表面延伸；閘極堆疊，位於鰭狀物上；第一介電材料，位於閘極堆疊的側壁上；磊晶區，與閘極堆疊相鄰；第二介電材料，位於磊晶區上與第一介電材料的側壁上，其中磊晶區上的第二介電材料的第一部份之厚度，小於磊晶區上的第二介電材料的第二部份之厚度，其中第二部份比第一部份靠近基板；第三介電材料，位於第二介電材料上；以及導電結構，延伸穿過第三介電材料與第二介電材料以接觸磊晶區。

Description

半導體裝置的形成方法
本發明實施例關於半導體裝置，更特別關於降低金屬閘極接點與金屬源極/汲極接點之間的電容的半導體裝置。
積體電路材料與設計的技術進展，使每一代的積體電路比前一代的積體電路具有更小且更複雜的電路。在積體電路的演進中，功能密度(比如單位晶片面積中內連線裝置的數目)通常隨著幾何尺寸縮小而增加。尺寸縮小的製程有利於增加產能並降低相關成本。
尺寸縮小亦增加積體電路製程的複雜性。為實現這些進展，積體電路製程亦需類似發展。舉例來說，鰭狀場效電晶體已取代平面電晶體。目前已發展鰭狀場效電晶體的結構與其製作方法。
鰭狀場效電晶體的形成方法通常關於形成半導體鰭狀物、佈植半導體鰭狀物以形成井區、形成虛置閘極於半導體鰭狀物上、蝕刻半導體鰭狀物的末端部份、以及進行磊晶以再成長源極/汲極區。
本發明一實施例提供之半導體裝置的形成方法，包括：形成自基板凸起的半導體鰭狀物；形成閘極堆疊於半導體鰭狀物上；形成第一介電材料於閘極堆疊的側壁上；形成與閘極堆疊相鄰的多個源極與汲極區；形成第二介電材料於源極與汲極區之頂部與側壁上及第一介電材料上；進行蝕刻製程以形成多個開口於第二介電材料中，且該些開口露出該些源極與汲極區；以及形成第三介電材料於第二介電材料上，且第三介電材料不同於第二介電材料。
20‧‧‧基板
22‧‧‧墊氧化物
24、63‧‧‧遮罩
26‧‧‧溝槽
28、28A、28B、132、132A、132B‧‧‧半導體帶
54‧‧‧淺溝槽隔離區
56‧‧‧鰭狀物
58‧‧‧虛置閘極堆疊
60‧‧‧虛置閘極介電層
62‧‧‧虛置閘極
64‧‧‧間隔物層
66‧‧‧閘極間隔物
68‧‧‧鰭狀物間隔物
72‧‧‧磊晶區
76‧‧‧閘極介電層
77‧‧‧閘極
78‧‧‧置換閘極堆疊
81‧‧‧蝕刻停止層
82‧‧‧層間介電層
88‧‧‧源極/汲極接點
100‧‧‧晶圓
102‧‧‧蓋層
104A、104B、104C、104D、104E‧‧‧部份
106‧‧‧開口
110A‧‧‧n型金氧半區
110B‧‧‧p型金氧半區
130A、130B‧‧‧半導體基底
130A’、130B’‧‧‧上表面
圖1至3係一些實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。
圖4與5係一些實施例中，形成鰭狀場效地晶體的中間階段之透視圖。
圖6至11係一些實施例中，形成鰭狀場效電晶體的中間階段之剖視圖。
可以理解的是，下述內容提供的不同實施例或實例可實施本發明的不同結構。特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本揭露之多種例子中可重複標號，但這些重複僅用以簡化與清楚說明，不代表不同實施例及/或設置之間具有相同標號之單元之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
下述實施例說明的特定內容稱作鰭狀結構與其形成方法。在一些實施例中，鰭狀結構可用於形成鰭狀場效電晶體。此處所述的多種結構可改善鰭狀場效電晶體裝置的效能。在一些例子中，可改善鰭狀場效電晶體裝置的交流電效能而不犧牲其直流電效能。在一些例子中，此處所述的實施例可降低鰭狀場效電晶體裝置中，金屬閘極接點與金屬源極/汲極接點之間的電容。在一些例子中，可採用此處所述的技術改善裝置如環形振盪器的效能。舉例來說，以此種方式降低電容可允許較高頻率的操作，並可降低裝置如環形振盪器中訊號之間的寄生電容耦合。
鰭狀場效電晶體裝置的鰭狀物之圖案化方法可為任何合適方法。舉例來說，鰭狀物的圖案化方法可採用一或多道光微影製程，比如雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於單一的直接光微影製程所產生的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。採用自對準製程，以沿著圖案化的犧牲層之側部形成間隔物。接著移除犧牲層，再以保留的間隔物 或芯圖案化鰭狀物。此處所述的多種實施例之內容中，採用閘極後製製程。在其他實施例中，可採用閘極優先製程。此外，一些實施例可用於平面裝置如平面場效電晶體。
圖1顯示基板20的剖視圖，其為晶圓100的一部份。舉例來說，基板20可為基體基板或絕緣層上半導體基板。在本發明一些實施例中，基板20的組成為半導體材料，其可為而不限於矽鍺、碳化矽、鍺、或III-V族半導體材料(如磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、磷砷化鎵銦、或類似物)。基板20可輕摻雜p型或n型雜質。晶圓100包含n型金氧半區110A與p型金氧半區110B，而n型金氧半電晶體與p型金氧半電晶體分別形成其中。
墊氧化物22與遮罩24形成於半導體的基板20上。在本發明一些實施例中，墊氧化物22的組成為氧化矽，其形成幫法可為氧化半導體的基板20之表面層。在一些實施例中，遮罩24視作硬遮罩。遮罩24的組成可為氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、或類似物。在本發明一些實施例中，遮罩24的組成為氮化矽，其形成方法可採用低壓化學氣相沉積。在本發明其他實施例中，遮罩24的形成方法為熱氮化矽、電漿增強化學氣相沉積、或電漿陽極氮化。
接著如圖2所示，圖案化遮罩24、墊氧化物22、與基板20以形成溝槽26。上述步驟先圖案化遮罩24，接著以圖案化的遮罩24作為蝕刻遮罩，以圖案化下方的墊氧化物22與基板20。綜上所述，分別形成半導體帶28A與28B於n型金氧半區110A與p型金氧半區110B。溝槽26延伸至半導體的基板20中， 並使半導體帶28A與28B彼此分隔。在晶圓100的上視圖中，個別的溝槽26圍繞每一或一些半導體帶28A與28B。
在本發明一些實施例中，半導體帶28A與28B稱作冠狀半導體帶。半導體帶28A具有半導體基底130A，與半導體基底130A上的半導體帶132A。半導體帶28B具有半導體基底130B，與半導體基底130B上的半導體帶132B。雖然圖2顯示三個半導體帶132A(或132B)位於半導體基底130A(或130B)上，但每一個別半導體基底130A與130B上的半導體帶132A與132B的數目可為任何整數如1、2、3、4、5、或更多，端視鰭狀場效電晶體所需的驅動電流而定。半導體基底130A的上表面130A’與半導體基底130B的上表面130B’實質上平坦，或為弧狀如碟形。在一些實施例中，半導體帶28A與28B並不具有冠狀，且一些例子中不存在半導體基底130A與130B。在一些例子中，半導體帶132A與132B直接形成於基板20上。
在本發明一些實施例中，形成半導體帶28A與28B的方法包括蝕刻半導體的基板20以形成半導體帶132A與132B，形成犧牲間隔物層(未圖示)以覆蓋半導體帶132A與132B的側壁，並採用犧牲間隔物層與遮罩24的組合作為蝕刻遮罩以進一步蝕刻半導體的基板20。因此半導體帶132A與132B的材料可與基板20的材料相同，如前所述。相鄰的半導體帶132A彼此緊鄰，因此不向下蝕刻相鄰的半導體帶132A/132B之間的半導體的基板20。如此一來，形成半導體基底130A與130B。接著移除犧牲間隔物層。犧牲間隔物層的移除方法可採用一或多個合適的蝕刻製程，比如採用濕蝕刻製程及/或乾蝕刻製 程。在其他實施例中，先蝕刻半導體的基板20以形成半導體基底130A與130B，接著蝕刻半導體基底130A與130B以形成半導體帶132A與132B。
在後續製程步驟中，分別形成n型鰭狀場效電晶體與p型鰭狀場效電晶體於n型金氧半區110A與p型金氧半區110B中。後續圖式顯示一鰭狀場效電晶體的形成方法，其可表示n型鰭狀場效電晶體與p型鰭狀場效電晶體的形成方法。以圖3為例，當欲形成的個別鰭狀場效電晶體為n型鰭狀場效電晶體時，圖3所示的結構指的是n型金氧半區110A中的結構(見圖2)。綜上所述，半導體帶132指的是半導體帶132A，而冠狀的半導體帶28指的是半導體帶28A。當欲形成的個別鰭狀場效電晶體為p型鰭狀場效電晶體時，圖3所示的結構指的是p型金氧半區110B中的結構(見圖4)。綜上所述，半導體帶132指的是半導體帶132B，而冠狀的半導體帶28指的是半導體帶28B。應理解的是，n型與p型的鰭狀場效電晶體形成於相同晶圓100上及相同晶片中。
如圖3所示，形成介電材料並使介電材料凹陷以形成淺溝槽隔離區54，且介電材料可填入分開半導體帶132的溝槽。介電材料的組成可為氧化矽、碳化矽、氮化矽、類似物、或上述之多層。介電材料的形成方法可擇自可流動的化學氣相沉積、旋轉塗佈、化學氣相沉積、原子層沉積、高密度電漿化學氣相沉積、低壓化學氣相沉積、或類似方法。介電材料可不具n型摻質與p型摻質。在採用可流動的化學氣相沉積之一些實施例中，採用含矽前驅物如三矽烷基胺或二矽烷基胺，且形成 的介電材料為可流動的膠狀。在本發明另一實施例中，可流動的介電材料之形成方法採用烷基胺基矽烷為主的前驅物。在沉積時可開啟電漿，以活化用於形成可流動的氧化物之氣態前驅物。
在形成介電材料之後，可在晶圓100上進行退火步驟。若此時的介電材料為可流動，其將轉變為固體的介電材料。退火亦可改善介電材料的品質，比如增加介電材料的密度。在本發明一些實施例中，退火採用的方法擇自爐退火、腔室退火、管退火、或類似方法。以爐退火為例，退火溫度可介於約750℃至約1050℃之間，且退火時間可介於約10分鐘至約30分鐘之間。可在含氧(如氧氣、臭氧、或類似物)的環境中或不含氧的環境中進行退火。
接著可進行平坦化製程如化學機械研磨，以自半導體帶132上移除任何多餘的介電材料。平坦化製程亦可移除遮罩24與墊氧化物22(見圖2)。接著使介電材料凹陷，以形成淺溝槽隔離區54。凹陷步驟可採用等向蝕刻製程，其可為乾蝕刻製程或濕蝕刻製程。舉例來說，等向蝕刻製程可對介電材料與半導體帶132的材料具有選擇性。在一些實施例中，可採用濕蝕刻製程(比如採用稀氫氟酸)或另一蝕刻製程。淺溝槽隔離區54凹陷後，半導體帶132的頂部將凸起高於淺溝槽隔離區54的上表面。凸起的部份之後可稱作鰭狀物56。
圖4係本發明一些實施例中，形成虛置閘極堆疊58於半導體的鰭狀物56之通道區上的透視圖。虛置閘極堆疊58可包含虛置閘極介電層60，與虛置閘極介電層60上的虛置閘極 62。圖6亦顯示遮罩63形成於虛置閘極堆疊58上，且間隔物層64形成於虛置閘極堆疊58、遮罩63、半導體的鰭狀物56、與淺溝槽隔離區54上。舉例來說，虛置閘極介電層60可為氧化矽、氮化矽、上述之組合、或類似物，且其形成方法可為依據可接受技術的沉積(如化學氣相沉積、物理氣相沉積、上述之組合、或類似方法)或熱成長(如熱氧化或類似方法)。虛置閘極62形成於虛置閘極介電層60上。在一些實施例中，虛置閘極62可沉積於虛置閘極介電層60上，接著採用化學機械研磨等製程平坦化虛置閘極62。虛置閘極62可為導電材料如多晶矽、多晶矽鍺、金屬氮化物、金屬矽化物、金屬氧化物、金屬、或類似物。在一實施例中，沉積非晶矽，之後再結晶非晶矽以產生多晶矽。虛置閘極62的沉積方法可為物理氣相沉積、化學氣相沉積、濺鍍沉積、或本技術領域中具有通常知識者已知用於沉積材料的其他技術。在其他例子中，虛置閘極62的組成可為上述或其他材料，其與隔離區之間具有高蝕刻選擇性。
遮罩63可形成於虛置閘極62上。在一些實施例中，遮罩63可視作硬遮罩，且遮罩63可為一或多層的氧化矽、氮化矽、碳氮化矽、類似物、上述之組合、或其他材料。在一些實施例中，沉積虛置閘極介電層於晶圓100上，並形成虛置閘極層於虛置閘極介電層上。形成遮罩層於虛置閘極層上，接著採用可接受的光微影與蝕刻技術圖案化遮罩層以形成遮罩63。接著以可接受的蝕刻技術將遮罩63的圖案，轉移成虛置閘極介電層60與虛置閘極62，以形成虛置閘極堆疊58。在其他實施例中，可採用不同製程步驟、額外製程步驟、或其他技術形 成虛置閘極堆疊58。
接著形成間隔物層64於晶圓上，如圖4所示。在本發明一些實施例中，採用順應性的沉積方法如原子層沉積、化學氣相沉積、或類似方法形成間隔物層64，使間隔物層64的側壁部份具有合適厚度。間隔物層64的水平部份與垂直部份可具有實質上相同的厚度，比如垂直部份的垂直厚度與水平部份的水平厚度之間的差異小於水平厚度的20%。間隔物層64的形成製程可為化學氣相沉積、原子層沉積、高密度電漿化學氣相沉積、低壓化學氣相沉積、或另一製程。在一些實施例中，間隔物層為低介電常數材料。在一些實施例中，間隔物層64可包含一或多層的材料如氧化矽、碳氧化矽、碳氮氧化矽、氮化矽、氮氧化矽、金屬氧化物如氧化鋁、類似物、上述之組合、或另一材料。在一些實施例中，間隔物層64的材料組成含氫。在本發明一些實施例中，間隔物層64的組成為碳氮氧化矽，且可具有單層結構。在一些實施例中，間隔物層64的材料包含超過約20原子%的氮。在另一實施例中，間隔物層64具有多層的複合結構。舉例來說，間隔物層64可包含氧化矽層，以及氧化矽層上的氮化矽層。在一些實施例中，間隔物層64的厚度介於約10Å至約100Å之間。
如圖5所示，進行非等向蝕刻以移除間隔物層64的水平部份。舉例來說，可進行非等向乾蝕刻製程或非等向濕蝕刻製程。舉例來說，乾蝕刻製程可採用氟化甲烷、氧氣、甲烷、溴化氫、氦氣、其他氣體、或上述之組合作為蝕刻氣體。間隔物層64其保留的垂直部份，形成閘極間隔物66於虛置閘極堆疊 58的側壁上，並形成鰭狀物間隔物68於半導體的鰭狀物56的側壁上。圖6為圖5所示之部份結構的剖視圖，其剖面與圖5中標示「圖6」的垂直平面相同。後續圖7與圖8的剖面，亦與圖5中標示「圖6」的垂直平面相同。
接著如圖7所示，蝕刻製程使半導體的鰭狀物56之露出部份凹陷，並自保留的鰭狀物56或半導體帶132成長磊晶區72。蝕刻製程可包含合適的非等向乾蝕刻製程。在一些實施例中，虛置閘極堆疊58、鰭狀物間隔物68、或淺溝槽隔離區54可作為結合遮罩。非等向乾蝕刻製程可包含反應性離子蝕刻、中性束蝕刻、類似方法、或上述之組合。在一些實施例中，非等向蝕刻製程可採用製程氣體混合物，其包含氟化甲烷、甲烷、溴化氫、氧氣、氬氣、上述之組合、或類似物。圖7的剖面，與圖5中標示「圖6」的垂直平面相同。圖7顯示每一鰭狀物56之間的磊晶區72合併。但在其他實施例中，成長於鰭狀物56上的磊晶區72未合併而分開。未合併的磊晶區72之實施例如圖11所示，其將詳述於後。磊晶區72形成鰭狀場效電晶體的源極/汲極區。當個別的鰭狀場效電晶體為p型的鰭狀場效電晶體時，磊晶區72可包含摻雜硼的矽鍺。當個別的鰭狀場效電晶體為n型的鰭狀場效電晶體時，磊晶區72可包含磷化矽或碳磷化矽。在一些實施例中，整個磊晶區72中摻質的種類或摻雜濃度可不同。舉例來說，磊晶區72的摻雜濃度可自靠近鰭狀物56處的第一濃度，改變成遠離鰭狀物56處的第二濃度。磊晶區72的一部份之濃度可平緩地改變(如濃度漸變)，亦可以更不規則或更劇烈的方式改變(如陡峭的濃度輪廓)。磊晶區72的形成方法 可為一或多個分開的磊晶沉積步驟。
如圖8所示，形成蓋層102於磊晶區72上。蓋層102亦可形成於閘極間隔物66、鰭狀物間隔物68、淺溝槽隔離區54、半導體帶28、或鰭狀物56的露出部份上。在一些實施例中，蓋層102延伸至磊晶區72下，且蓋層102可延伸至淺溝槽隔離區54的上表面上。蓋層102的形成方法可採用製程如化學氣相沉積、原子層沉積、高密度電漿化學氣相沉積、低壓化學氣相沉積、或另一製程。在一些實施例中，蓋層102可為順應性的層狀物。蓋層102可包含一或多層的氧化矽、碳氧化矽、碳氮氧化矽、氮化矽、氮氧化矽、或另一材料。在一些實施例中，蓋層102可為多孔材料如多孔碳氮氧化矽、多孔氧化矽、多孔低介電常數材料、或其他種類的多孔材料。舉例來說，多孔材料如多孔氧化矽的形成方法，可為熱原子層沉積製程後於水蒸汽存在下進行退火製程，但亦可採用其他合適技術。在一些例子中，蓋層102可為多孔材料，其孔隙率介於約5%至約20%之間。在一些實施例中，蓋層102的材料與閘極間隔物66的材料相同。在一些實施例中，蓋層102為低介電常數材料。舉例來說，蓋層120的介電常數可介於約3.0至約4.5之間。蓋層102的材料之介電常數，可低於閘極間隔物66的材料之介電常數。在一些實施例中，蓋層102的材料具有小於約20原子%的氮。在一些實施例中，蓋層102的氮原子%小於間隔物層64(見圖4)的氮原子%。在一些實施例中，蓋層102的厚度介於約10Å至約50Å之間。
接著如圖9所示，在蓋層102上進行蝕刻製程。蝕刻製程可薄化或移除蓋層102的部份，因此之後可形成源極/汲 極接點88(見圖10)於磊晶區72上。在一些例子中，蝕刻製程可自蓋層102的一些區域移除全部材料，以形成一或多個露出磊晶區72的開口106於蓋層102中。在一些實施例中，開口106形成於蓋層102的上側部份中，比如蓋層102之上表面中。在後續步驟中，可形成源極/汲極接點88(見圖10)於開口106所露出之磊晶區72的區域上。在一些實施例中，蝕刻製程包括等向乾蝕刻製程。舉例來說，蝕刻製程可包含電漿蝕刻製程，其採用製程氣體如氟化甲烷、氧氣、甲烷、溴化氫、氦氣、其他氣體、或上述之組合。在一些實施例中，蝕刻製程包括非等向乾蝕刻製程。在一些實施例中，蝕刻製程除了蝕刻蓋層102的露出部份之外，還蝕刻閘極間隔物66的露出部份。在一些實施例中，蝕刻製程包括濕蝕刻製程。在一些例子中，在乾蝕刻製程之後進行濕蝕刻製程。濕蝕刻製程可包含濕蝕刻劑如氫氟酸、硫酸、其他濕蝕刻劑、或上述濕蝕刻劑之組合。在一些實施例中，濕蝕刻製程可為表面處理製程或表面清潔製程。圖11顯示在蓋層102上進行蝕刻製程之後的實施例，其磊晶區72未合併，且蓋層102分別覆蓋每一磊晶區72。一些實施例的磊晶區72未合併，而蓋層102可延伸越過相鄰的磊晶區72。
在一些實施例中，蝕刻製程蝕刻蓋層102的上側部份(比如靠近磊晶區72的頂部之部份)多於蝕刻蓋層102的下側部份(比如靠近磊晶區72之底部的部份)。在一些實施例中，控制蝕刻製程的蝕刻參數(比如蝕刻時間或其他參數)，即可控制蓋層102之不同部份的相對蝕刻量。在一些實施例中，蝕刻製程蝕刻蓋層102，使靠近磊晶區72之底部的蓋層102之部份，比 靠近磊晶區72之頂部的蓋層102之部份厚。以圖9為例，蓋層102保留於磊晶區72的上表面(比如離基板20最遠的表面，如靠近部份104A)上的部份104A，可比保留於磊晶區72的下表面(比如較靠近基板20的表面，如靠近部份104E)上的部份104E薄。在一些例子中，蝕刻製程蝕刻蓋層102之上側部份多於蝕刻蓋層102之下側部份，可導致保留的蓋層102之厚度自磊晶區72的上表面上的部份，朝磊晶區72的下表面上的部份逐漸增加。以圖9為例，保留的蓋層102其部份104A比部份104B薄，而部份104B比部份104C薄，部份104C比部份104D薄，而部份104D比部份104E薄。在一些例子中，保留於磊晶區72的下側表面上的蓋層102(比如部份104D或104E)，可比保留於磊晶區72的上表面上的蓋層102厚(比如部份104A、104B、或104C)。在一些實施例中，蓋層102的厚度小於、大於、或約等於閘極間隔物66的厚度或鰭狀物間隔物68的厚度。在一些實施例中，蓋層102的第一部份之厚度大於閘極間隔物66的厚度或鰭狀物間隔物68的厚度，而蓋層102的第二部份之厚度小於閘極間隔物66的厚度或鰭狀物間隔物68的厚度。
在一些實施例中，蓋層102的保留部份之厚度介於約10Å至約50Å之間。舉例來說，蓋層102保留的部份104A之厚度可介於約10Å至約30Å之間，蓋層102保留的部份104B之厚度可介於約15Å至約40Å之間，蓋層102保留的部份104C之厚度可介於約20Å至約40Å之間，蓋層102保留的部份104D之厚度可介於約20Å至約50Å之間，或者蓋層102保留的部份104E之厚度可介於約25Å至約50Å之間。在一些實施例中，蓋層102之部份 104B的厚度與部份104A的厚度之間的比例介於約1至約4之間，蓋層102之部份104C的厚度與部份104A的厚度之間的比例介於約1.2至約4.5之間，蓋層102之部份104D的厚度與部份104A的厚度之間的比例介於約1.4至約5之間，或者蓋層102之部份104E的厚度與部份104A的厚度之間的比例介於約1.6至約5之間。
圖10顯示對圖9(或圖11)所示之結構進行額外製程步驟之後的部份剖視圖。其剖面與圖9(或圖11)中標示「圖10」的垂直平面相同。蝕刻停止層81與層間介電層82沉積於虛置閘極堆疊58(如遮罩63)、磊晶區72、與蓋層102上。蝕刻停止層81可為介電材料如碳化矽、氮化矽、氮氧化矽、類似物、或上述之組合。蝕刻停止層81的沉積方法可為任何合適方法，比如化學氣相沉積、電漿增強化學氣相沉積、上述之組合、或類似方法。在一些實施例中，蝕刻停止層81的材料與蓋層102的材料不同。在一些實施例中，蝕刻停止層81的厚度介於約10Å至約100Å之間。在一些實施例中，層間介電層82為可流動膜，其形成方法可為可流動的化學氣相沉積。在一些實施例中，層間介電層82的組成為介電材料如磷矽酸鹽玻璃、硼矽酸鹽玻璃、摻雜硼的磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、氧化矽、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿增強化學氣相沉積、上述之組合、或類似方法。在一些實施例中，蝕刻停止層81作為圖案化層間介電層82以形成開口時的停止層，且開口可用於之後形成源極/汲極接點88，其將詳述於後。綜上所述，用於蝕刻停止層81的材料選擇，可讓蝕刻 停止層81的蝕刻速率低於層間介電層82之材料的蝕刻速率。
可進行平坦化製程如化學機械研磨，使層間介電層82的上表面與虛置閘極堆疊58的上表面齊平。在平坦化製程之後，可自層間介電層82露出虛置閘極62之上表面。在一些實施例中，化學機械研磨亦可移除虛置閘極62上的遮罩63或其部份。在一或多道蝕刻步驟中，可移除遮罩63、虛置閘極62、與虛置閘極介電層60的保留部份，以露出鰭狀物56的通道區。舉例來說，鰭狀物56的通道區可為一對相鄰的磊晶區72之間的鰭狀物56之部份。蝕刻步驟可包含一或多道的乾蝕刻製程或濕蝕刻製程。在一些實施例中，虛置閘極介電層60作為蝕刻虛置閘極62時的蝕刻停止層。在移除虛置閘極62之後，接著可移除虛置閘極介電層60。
將圖5所示的虛置閘極堆疊58取代為圖10所示之置換閘極堆疊78。置換閘極堆疊78包含閘極介電層76於個別的鰭狀物56之上表面與側壁上，以及閘極77於閘極介電層76上。閘極介電層76係順應性地沉積於鰭狀物56的上表面與側壁及層間介電層82的上表面上。在一些實施例中，閘極介電層76包含一或多層，其包含材料如氧化矽、氮化矽、或上述之組合。閘極介電層76的形成方法可為熱氧化，因此其可包含熱氧化矽。在一些實施例中，在形成閘極介電層76之前，可形成界面層(未圖示)於個別的鰭狀物56之露出表面上。界面層可包含氧化物層如氧化矽層，其形成幫法可為熱氧化個別的鰭狀物56、化學氧化製程、或沉積製程。在一些例子中，界面層可包含氮化矽層。在一些例子中，界面層可包含一或多層的氧化矽、氮 化矽、碳氮氧化矽、或另一材料。在其他實施例中，閘極介電層76包含高介電常數的介電材料。在這些實施例中，閘極介電層76的介電常數可大於約7.0，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或金屬矽酸鹽。閘極介電層76的形成方法可包含分子束沉積、原子層沉積、電漿增強化學氣相沉積、上述之組合、或類似方法。
接著形成閘極77於閘極介電層76上，且閘極77可為一或多個金屬層。閘極77的組成可為含金屬材料如氮化鈦、氮化鉭、碳化鉭、鈷、釕、鋁、銀、金、鎢、鎳、鈦、銅、上述之組合、或上述之多層。在形成閘極77之後，可進行平坦化製程如化學機械研磨。以移除層間介電層82之上表面上的閘極介電層76與閘極77的多餘部份。閘極77與閘極介電層76的材料之保留部份因此形成置換閘極堆疊78。置換閘極堆疊78的形成製程可包含形成額外層狀物如阻障層、功函數層、或其他層狀物，且額外層狀物未圖示於圖12以簡化圖式。用於n型裝置的功函數層可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。用於p型裝置的功函數層可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、氮化鎢、其他合適的p型功函數材料、或上述之組合。在一些實施例中，磊晶區72的部份與置換閘極堆疊78之間隔有閘極間隔物66。在一些實施例中，磊晶區72與置換閘極堆疊78之間相隔的距離約等於閘極間隔物66的厚度。
形成源極/汲極接點88，以電性連接至個別的磊晶 區72。在一些例子中，採用光微影與蝕刻製程圖案化層間介電層82，並露出蓋層的開口106中的磊晶區72之表面(見圖9與11)。導電材料形成於蓋層的開口106中以接觸磊晶區72，可形成源極/汲極接點88。一些實施例可在形成源極/汲極接點88之前，形成矽化物(未圖示)於磊晶區72上。矽化物的形成方法可為沉積金屬層至開口106中，並進行退火使金屬層與磊晶區72的露出表面部份反應形成矽化物。在一些實施例中，移除金屬層的未反應部份。在一些例子中，層間介電層82無任何部份位於閘極間隔物66上的蓋層102的部份與源極/汲極接點88之間。在不同實施例中，可在形成置換閘極堆疊78之前或之後形成源極/汲極接點88，且源極/汲極接點88的形成方法各自採用分開的光微影或蝕刻製程。在一些實施例中，源極/汲極接點88與置換閘極堆疊78之間隔有閘極間隔物66、蝕刻停止層81、與蓋層102。在一些實施例中，源極/汲極接點88與閘極77之間的距離介於約10nm至約50nm之間。
在一些例子中，形成蓋層102於閘極77與源極/汲極接點88之間，可降低閘極77與源極/汲極接點88之間的電容。在一些例子中，此電容可為寄生電容或其他不想要的電容，而降低此電容可改善裝置的高速或交流電效能。如上所述，蓋層102可包含低介電常數的材料，以進一步降低閘極77與源極/汲極接點88之間的電容。在此方式中，可降低閘極77與源極/汲極接點88之間的電容，而不增加閘極間隔物66的厚度或減少磊晶區72的尺寸。在形成磊晶區72之後形成蓋層102，可讓磊晶區72更靠近半導體的鰭狀物56之通道區，而不會增加電容。在 一些例子中，減少磊晶區的尺寸或增加磊晶區與裝置通道之間的距離，會降低裝置的直流電效能(比如減少開啟電流)。採用蝕刻製程(如等向乾蝕刻製程)形成開口於蓋層中以用於源極/汲極接點，亦可薄化蓋層以減少源極/汲極接點與閘極之間的距離。在一些例子中，蝕刻製程蝕刻蓋層，使蓋層的上側部份比下側部份薄。在此方式中，蓋層的下側部份較厚可額外保護下方結構，而蓋層的上側部份較薄可減少源極/汲極接點與閘極之間的距離。在一實施例中，採用上述蓋層102可改善裝置的交流電效能，而不會降低裝置的直流電效能。舉例來說，減少閘極與接點之間的電容，可增加裝置速度或裝置的高頻響應。在一些例子中，此方式可改善裝置如鰭狀場效電晶體或環形振盪器的效能。
在一實施例中，半導體裝置的形成方法包括：形成自基板凸起的半導體鰭狀物；形成閘極堆疊於半導體鰭狀物上；形成第一介電材料於閘極堆疊的側壁上；形成與閘極堆疊相鄰的多個源極與汲極區；形成第二介電材料於源極與汲極區之頂部與側壁上及第一介電材料上；進行蝕刻製程以形成多個開口於第二介電材料中，且開口露出源極與汲極區；以及形成第三介電材料於第二介電材料上，且第三介電材料不同於第二介電材料。在一實施例中，第二介電材料包括低介電常數的介電材料。在一實施例中，蝕刻製程包括等向乾蝕刻。在一實施例中，蝕刻製程更包括濕蝕刻。在一實施例中，在蝕刻製程之後，源極與汲極區上的第二介電材料之第一部份比源極與汲極區上的第二介電材料之第二部份厚，其中第二部份比第一部份 遠離基板。在一實施例中，蝕刻製程之後的源極與汲極區上的第二介電材料之保留部份厚度介於約10Å至約50Å之間。在一實施例中，第二介電材料包括孔洞材料。在一實施例中，第二介電材料包括碳氮氧化矽。在一實施例中，第三介電材料為蝕刻停止層。在一實施例中，方法更包括形成層間介電材料於第三介電材料上。
在一實施例中，方法包括圖案化基板以形成半導體帶；形成虛置閘極堆疊於半導體帶的通道區上；形成閘極間隔物於虛置閘極堆疊的側壁上；磊晶成長與通道區相鄰的源極/汲極區；形成順應性的蓋層於閘極間隔物與源極/汲極區上；在蓋層上進行蝕刻製程，以形成開口於源極/汲極區上的蓋層中；以及在進行蝕刻製程之後，形成層間介電層於蓋層上。在一實施例中，蝕刻製程包括等向乾蝕刻。在一實施例中，蝕刻製程更包括採用濕蝕刻的表面清潔製程。在一實施例中，蝕刻製程對源極/汲極區的側壁上的蓋層之第一部份的蝕刻程度，大於對源極/汲極區的側壁上的蓋層之第二部份的蝕刻程度，且第一部份高於第二部份。
在一實施例中，半導體裝置包括：鰭狀物，自基板的上表面延伸；閘極堆疊，位於鰭狀物上；第一介電材料，位於閘極堆疊的側壁上；磊晶區，與閘極堆疊相鄰；第二介電材料，位於磊晶區上與第一介電材料的側壁上，其中磊晶區上的第二介電材料的第一部份之第一厚度，小於磊晶區上的第二介電材料的第二部份之第二厚度，其中第二部份比第一部份靠近基板；第三介電材料，位於第二介電材料上；以及導電結構， 延伸穿過第三介電材料與第二介電材料以接觸磊晶區。在一實施例中，第二厚度與第一厚度之間的比例介於1：1至5：1之間。在一實施例中，第二介電材料的介電常數小於第一介電材料的介電常數。在一實施例中，第二介電材料的氮濃度小於第一介電材料的氮濃度。在一實施例中，第一介電材料的厚度大於第二介電材料。在一實施例中，第二介電材料的厚度介於約10Å至約50Å之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本揭露。本技術領域中具有通常知識者應理解可採用本揭露作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本揭露精神與範疇，並可在未脫離本揭露之精神與範疇的前提下進行改變、替換、或更動。

Claims (1)

  1. 一種半導體裝置的形成方法，包括：形成自一基板凸起的一半導體鰭狀物；形成一閘極堆疊於該半導體鰭狀物上；形成一第一介電材料於該閘極堆疊的側壁上；形成與該閘極堆疊相鄰的多個源極與汲極區；形成一第二介電材料於該些源極與汲極區之頂部與側壁上及該第一介電材料上；進行一蝕刻製程以形成多個開口於該第二介電材料中，且該些開口露出該些源極與汲極區；以及形成一第三介電材料於該第二介電材料上，且該第三介電材料不同於該第二介電材料。
TW107134091A 2017-09-29 2018-09-27 半導體裝置的形成方法 TW201916256A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762566055P 2017-09-29 2017-09-29
US62/566,055 2017-09-29
US16/129,178 US10720507B2 (en) 2017-09-29 2018-09-12 FinFET device and method of manufacture
US16/129,178 2018-09-12

Publications (1)

Publication Number Publication Date
TW201916256A true TW201916256A (zh) 2019-04-16

Family

ID=65896833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134091A TW201916256A (zh) 2017-09-29 2018-09-27 半導體裝置的形成方法

Country Status (3)

Country Link
US (2) US10720507B2 (zh)
CN (1) CN109585296A (zh)
TW (1) TW201916256A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749971B (zh) * 2020-02-11 2021-12-11 南亞科技股份有限公司 具有多孔介電結構的半導體元件

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510874B2 (en) * 2017-11-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US10957604B2 (en) * 2018-10-31 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN111863963A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
KR102814849B1 (ko) * 2019-06-13 2025-05-29 삼성전자주식회사 반도체 소자
US20210202472A1 (en) * 2019-12-27 2021-07-01 Intel Corporation Integrated circuit structures including backside vias
US11705940B2 (en) 2020-08-28 2023-07-18 Isco International, Llc Method and system for polarization adjusting of orthogonally-polarized element pairs
US12324230B2 (en) * 2021-01-13 2025-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US20220344508A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11476574B1 (en) 2022-03-31 2022-10-18 Isco International, Llc Method and system for driving polarization shifting to mitigate interference
US11502404B1 (en) 2022-03-31 2022-11-15 Isco International, Llc Method and system for detecting interference and controlling polarization shifting to mitigate the interference
US11476585B1 (en) 2022-03-31 2022-10-18 Isco International, Llc Polarization shifting devices and systems for interference mitigation
US11509071B1 (en) 2022-05-26 2022-11-22 Isco International, Llc Multi-band polarization rotation for interference mitigation
US11515652B1 (en) 2022-05-26 2022-11-29 Isco International, Llc Dual shifter devices and systems for polarization rotation to mitigate interference
US11509072B1 (en) 2022-05-26 2022-11-22 Isco International, Llc Radio frequency (RF) polarization rotation devices and systems for interference mitigation
US11949489B1 (en) 2022-10-17 2024-04-02 Isco International, Llc Method and system for improving multiple-input-multiple-output (MIMO) beam isolation via alternating polarization
US11956058B1 (en) 2022-10-17 2024-04-09 Isco International, Llc Method and system for mobile device signal to interference plus noise ratio (SINR) improvement via polarization adjusting/optimization
US11985692B2 (en) 2022-10-17 2024-05-14 Isco International, Llc Method and system for antenna integrated radio (AIR) downlink and uplink beam polarization adaptation
US11990976B2 (en) 2022-10-17 2024-05-21 Isco International, Llc Method and system for polarization adaptation to reduce propagation loss for a multiple-input-multiple-output (MIMO) antenna
US12301298B1 (en) 2023-12-29 2025-05-13 Isco International, Llc Methods and systems for locating interference sources via angle of arrival (AoA)
US12301315B1 (en) 2023-12-29 2025-05-13 Isco International, Llc Methods and systems for detecting, measuring, and/or locating passive intermodulation sources via downlink (DL) signal injection
US12219522B1 (en) 2023-12-29 2025-02-04 Isco International, Llc Methods and systems for estimating the shape of an object generating passive intermodulation (PIM) interference
US12348285B1 (en) 2023-12-29 2025-07-01 Isco International, Llc Methods and systems for detecting, measuring, and/or locating passive intermodulation (PIM) sources via beamforming

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443769B2 (en) * 2014-04-21 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap-around contact

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI749971B (zh) * 2020-02-11 2021-12-11 南亞科技股份有限公司 具有多孔介電結構的半導體元件
US11217664B2 (en) 2020-02-11 2022-01-04 Nanya Technology Corporation Semiconductor device with porous dielectric structure

Also Published As

Publication number Publication date
US10720507B2 (en) 2020-07-21
US10879369B2 (en) 2020-12-29
CN109585296A (zh) 2019-04-05
US20190103309A1 (en) 2019-04-04
US20200350417A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
TW201916256A (zh) 半導體裝置的形成方法
US12211750B2 (en) Mechanisms for forming FinFET device
TWI828806B (zh) 半導體裝置與其形成方法
TWI719615B (zh) 半導體裝置的形成方法
CN107871787B (zh) 一种制造沟槽mosfet的方法
TW202143485A (zh) 半導體電晶體裝置及其形成方法
CN101154665B (zh) 半导体器件的制造方法
TW202209449A (zh) 半導體電晶體裝置及形成半導體電晶體裝置的方法
TW202013519A (zh) 半導體裝置與其形成方法
CN106952874B (zh) 多阈值电压鳍式晶体管的形成方法
TW202339185A (zh) 積體電路及其形成方法
TW202207368A (zh) 形成半導體裝置的方法
TW202011518A (zh) 半導體裝置的形成方法
TW201839816A (zh) 半導體裝置的形成方法
CN218498075U (zh) 半导体装置
CN114334821A (zh) 半导体结构的形成方法
TW202347511A (zh) 半導體裝置及其製造方法
TW202011487A (zh) 半導體裝置的形成方法
TW201919115A (zh) 半導體結構的形成方法
US20240321966A1 (en) Device with epitaxial source/drain region
TW202229160A (zh) 積體電路及其形成方法
TW202131519A (zh) 半導體裝置
TWI867426B (zh) 積體電路結構與其形成方法
TWI822111B (zh) 半導體裝置與其形成方法
TWI831246B (zh) 多閘極裝置與其形成方法