[go: up one dir, main page]

TW202131519A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202131519A
TW202131519A TW109143131A TW109143131A TW202131519A TW 202131519 A TW202131519 A TW 202131519A TW 109143131 A TW109143131 A TW 109143131A TW 109143131 A TW109143131 A TW 109143131A TW 202131519 A TW202131519 A TW 202131519A
Authority
TW
Taiwan
Prior art keywords
semiconductor
layer
region
gate
channel region
Prior art date
Application number
TW109143131A
Other languages
English (en)
Inventor
王培宇
王培勳
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202131519A publication Critical patent/TW202131519A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/292—Non-planar channels of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H10P14/24—
    • H10P14/3411—
    • H10P50/242—
    • H10P50/642—
    • H10W10/014—
    • H10W10/17—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/797—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in source or drain regions, e.g. SiGe source or drain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10P95/062—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)

Abstract

裝置包括第一半導體帶，自基板凸起；第二半導體帶，自基板凸起；隔離材料，圍繞第一半導體帶與第二半導體帶；奈米片結構，位於第一半導體帶上，其中奈米片結構與第一半導體帶隔有含閘極材料的第一閘極結構，其中第一閘極結構部分地圍繞奈米片結構；以及第一半導體通道區與第二半導體通道區，位於第二半導體帶上，其中第一半導體通道區與第二半導體通道區隔有含閘極材料的第二閘極結構，其中第二閘極結構延伸於第二半導體帶的上表面上。

Description

半導體裝置
本發明實施例關於半導體裝置，更特別關於全繞式閘極場效電晶體形成於第一區中，鰭狀場效電晶體形成於第二區中，且鰭狀場效電晶體各自包含兩個通道區(雙通道區)的半導體裝置。
半導體裝置用於多種電子應用，比如個人電腦、手機、數位相機、與其他電子設備。半導體裝置的製作方法一般為依序沉積絕緣或介電層、導電層、與半導體層的材料於半導體基板上，並採用微影與蝕刻技術圖案化多種材料層，以形成電路構件與單元於半導體基板上。
半導體產業持續縮小最小結構尺寸，以持續改善多種電子構件(如電晶體、二極體、電阻、電容器、或類似物)的積體密度，以讓更多構件整合至給定面積中。然而隨著最小結構尺寸縮小，將產生需解決的額外問題。
在一實施例中，半導體裝置包括：多個半導體帶，自基板凸起，其中半導體帶包括多個第一半導體帶於基板的第一區中，以及多個第二半導體帶於基板的第二區中；多個奈米結構，位於第一區的第一半導體帶上並對準第一半導體帶；多個第一源極/汲極區位於奈米結構的兩端；第一閘極結構，部分地圍繞奈米結構；多個雙通道區，位於第二區的第二半導體帶上，其中雙通道區的每一者包括第一通道區對準第二半導體帶的一者之第一側，以及第二通道區對準第二半導體的一者之第二側，其中第一通道區與第二通道區分開；多個第二源極/汲極區，位於雙通道區的兩端；以及第二閘極結構，位於雙通道區上，其中第二閘極結構分開雙通道區的每一第一通道區與對應的第二通道區。
在一實施例中，半導體裝置包括第一半導體帶，自基板凸起；第二半導體帶，自基板凸起；隔離材料，圍繞第一半導體帶與第二半導體帶；奈米片結構，位於第一半導體帶上，其中奈米片結構與第一半導體帶隔有含閘極材料的第一閘極結構，其中第一閘極結構部分地圍繞奈米片結構；以及第一半導體通道區與第二半導體通道區，位於第二半導體帶上，其中第一半導體通道區與第二半導體通道區隔有含閘極材料的第二閘極結構，其中第二閘極結構延伸於第二半導體帶的上表面上。
在一實施例中，半導體裝置的形成方法，包括形成磊晶結構於半導體基板上，其中磊晶結構包括交錯的矽層與矽鍺層；使磊晶結構的一部分凹陷以形成溝槽；將矽鍺填入溝槽；圖案化溝槽中的矽鍺以形成芯；磊晶成長矽於芯的側壁上以形成通道區；移除芯；以及形成閘極結構於通道區上，且閘極結構延伸於通道區之間。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或例子可實施本發明實施例的不同結構。特定構件與排列的實施例係用以簡化本揭露而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明之多種實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。除非特別說明，不同圖式中的相同或類似標號指的是相同或類似構件，其可採用相同或類似製程所形成的相同或類似材料。
此外，空間性的相對用語如「下方」、「其下」、「下側」、「上方」、「上側」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
在一些實施例中，半導體裝置包括全繞式閘極場效電晶體形成於第一區中，以及鰭狀場效電晶體形成於第二區中。鰭狀場效電晶體各自包含兩個通道區(雙通道區)。形成每一鰭狀場效電晶體所用的多個通道，可增加操作電流。雙通道區的形成方法為形成矽鍺的芯，接著磊晶成長通道區的半導體材料於芯的側壁上。採用矽鍺形成芯，可改善製程一致性並減少缺陷。
圖1至15D係一些實施例中，含有全繞式閘極場效電晶體裝置的區域100與鰭狀場效電晶體的區域200之混合通道裝置的形成方法其中間階段的剖視圖。全繞式閘極場效電晶體的區域100與鰭狀場效電晶體的區域200可為相同結構的不同區域。在圖1至15D中，形成全繞式閘極場效電晶體的區域標示為區域100，而形成鰭狀場效電晶體的區域標示為區域200。為了清楚說明，以分開圖式顯示區域100與區域200，但應理解此處所述的區域100與區域200可為相同結構的區域。
如圖1所示，提供基板101。基板101可為半導體基板，比如基體半導體(如基體矽)、絕緣層上半導體基板、或類似物，其可摻雜(比如摻雜p型摻質或n型摻質)或未摻雜。基板101可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板為半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。提供絕緣層於基板上，通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板101的半導體材料可包含矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
在圖1的一些實施例中，磊晶材料堆疊104'形成於基板101上。磊晶材料堆疊104'包括交錯的第一半導體層103與第二半導體層105。第一半導體層103的組成為第一半導體材料，而第二半導體層105的組成為不同的第二半導體材料。在所述實施例中，第一半導體材料為矽鍺(Six Ge1-x ，其中x可為0至1)。在一些實施例中，第一半導體材料為矽鍺，其包含約20%的鍺至約45%的鍺(x為約0.8至約0.55)。在所述實施例中，第二半導體材料為矽。其他半導體材料或半導體材料的組合亦屬可能。在一些實施例中，第一半導體層103的厚度介於約4 nm至約10 nm之間。在一些實施例中，第二半導體層105的厚度介於約6 nm至約15 nm之間。其他厚度亦屬可能。磊晶材料堆疊104’可包含任何數目的層狀物。磊晶材料堆疊104’的最頂層可包含第一半導體材料、第二半導體材料、或另一材料。在後續製程中，可圖案化磊晶材料堆疊104’以形成區域100之全繞式閘極場效電晶體的通道區。具體而言，接著圖案化磊晶材料堆疊104’以形成奈米結構(如奈米線、奈米片、或類似物)，而最終的區域100之全繞式閘極場效電晶體的通道區可包含多個奈米結構。
磊晶材料堆疊104'的形成方法可為在成長腔室中進行的磊晶成長製程。在磊晶成長製程時，成長腔室循環地暴露至成長第一半導體層103所用的第一組前驅物，接著暴露至成長第二半導體層105所用的第二組前驅物。第一組前驅物包括第一半導體材料(如矽鍺)所用的前驅物，而第二組前驅物包括第二半導體材料(如矽)所用的前驅物。磊晶材料堆疊104'可摻雜或不摻雜，端視全繞式閘極場效電晶體的區域100的設計而定。在一些實施例中，磊晶材料堆疊104'的總厚度介於約40 nm至約70 nm之間。
在一些實施例中，第一組前驅物包括矽前驅物(如矽烷)與鍺前驅物(如鍺烷)，而第二組前驅物包括矽前驅物但省略鍺前驅物。因此磊晶成長製程可包含連續地使矽前驅物流入成長腔室，接著進行下述循環：(1)在成長第一半導體103時，使鍺前驅物流入成長腔室；以及(2)在成長第二半導體層105時，不使鍺前驅物流入成長腔室。可重複上述循環，直到形成目標數目的層狀物。在完成成長循環之後，可進行平坦化製程使磊晶材料堆疊104'的上表面齊平。平坦化製程可包含化學機械研磨、研磨製程、回蝕刻製程、上述之組合、或類似製程。
如圖2所示，蝕刻區域200中的磊晶材料堆疊104'以形成凹陷201。在一些實施例中，形成硬遮罩層107於磊晶材料堆疊104'上，並圖案化硬遮罩層107以露出區域200中的磊晶材料堆疊104'。硬遮罩層107可包含子層，比如墊氧化物層與視情況形成的上方墊氮化物層。舉例來說，墊氧化物層可為含氧化矽的薄膜，其形成方法可採用熱氧化製程。墊氧化物層可作為磊晶材料堆疊104'與上方的墊氮化物層之間的黏著層。在一些實施例中，墊氮化物層的組成可為氮化矽、氮氧化矽、碳氮化矽、類似物、或上述之組合，且其形成方法可採用低壓化學氣相沉積或電漿輔助化學氣相沉積。在一些實施例中，硬遮罩層107的厚度介於約10 nm至約30 nm之間，但其他厚度亦屬可能。
硬遮罩107的圖案化方法可採用光微影與蝕刻技術。接著採用圖案化的硬遮罩層107作為蝕刻遮罩，用於圖案化基板101及/或磊晶材料堆疊104'的蝕刻製程，以形成凹陷201於區域200中。圖案化的硬遮罩層107在蝕刻製程時，可保護區域100中的磊晶材料堆疊104'。蝕刻製程可包含一或多道合適的乾蝕刻製程及/或濕蝕刻製程。在一些實施例中，蝕刻製程包括時控蝕刻。在一些實施例中，凹陷201自磊晶材料堆疊104'的頂部延伸的深度可介於約50 nm至約100 nm之間。凹陷201可延伸至基板101中。
在圖3的一些實施例中，芯材203'形成於凹陷201中。可形成芯材203'以填入凹陷201。舉例來說，芯材203'的厚度可大於或等於凹陷201的深度。芯材203'的部分可延伸於硬遮罩107上，如圖3所示。芯材203'的形成方法可為在成長腔室中進行的磊晶成長製程。在磊晶成長製程時，成長腔室可暴露至一組前驅物(比如矽烷與鍺烷)以成長芯材203'。在一些實施例中，芯材203’為矽鍺(Six Ge1-x ，其中x可為0至1)。在一些實施例中，芯材203’為矽鍺，其包含約20%的鍺至約45%的鍺(比如x為約0.8至約0.55)。形成芯材203'所採用的技術或一組前驅物，可與形成第一半導體層103的第一半導體材料所採用的技術或一組前驅物類似。舉例來說，一些實施例的第一半導體層103與芯材203'可均為矽鍺，其可具有相同或不同的組成(比如具有相同或不同的x值)。芯材203'可摻雜或未摻雜。
可選擇硬遮罩層107的材料及/或芯材203'的材料，使芯材203'選擇性地成長於凹陷201的表面上而非硬遮罩層107的表面上。舉例來說，硬遮罩層107的組成可為氮化矽或碳氮化矽，而芯材203'的組成可為矽鍺，以抑制磊晶成長芯材203'於硬遮罩層107上。在一些例子中，採用矽鍺作為芯材203'的選擇性磊晶成長效果，大於採用其他材料如矽作為芯材203'的選擇性磊晶成長效果。在此方式中，採用矽鍺作為芯材，其抑制成長芯材203'於硬遮罩層107上的效果大於抑制成長芯材203'於芯材203'所用的其他材料(如矽)上的效果。採用矽鍺作為芯材203'所形成的芯材203'，可比採用其他材料如矽所形成的芯材203'具有更少缺陷。矽鍺的芯材203'可減少成長於硬遮罩層107上的芯材203'，可磊晶成長更厚的芯材203'，並改善芯材203'填入凹陷201的效果。
在圖4的一些實施例中，進行平坦化製程如化學機械研磨製程或類似製程，以移除硬遮罩層107與多餘的芯203。在平坦化製程之後，磊晶材料堆疊104'與芯材203'的上表面可共平面。在一些實施例中，可採用蝕刻製程如乾蝕刻製程或濕蝕刻製程移除硬遮罩層107。
在圖5A及5B的一些實施例中，圖案化區域100以形成半導體鰭狀物102，並圖案化區域200以形成芯結構202’。圖5A顯示區域100的一部分，其可為圖1至4所示的區域100之一部分。圖5B顯示區域200的一部分，其可為圖1至4所示的區域200的一部分。換言之，圖5A所示的區域100與圖5B所示的區域200可形成於相同基板101上。
未形成半導體鰭狀物102於區域100中，可採用光微影與蝕刻技術圖案化磊晶材料堆疊104'與基板101。舉例來說，可形成硬遮罩(未圖示)於區域100中的磊晶材料堆疊104'上，並形成光阻材料於硬遮罩上。可採用合適的光微影技術圖案化光阻材料，接著採用圖案化的光阻圖案化硬遮罩。接著採用圖案化的硬遮罩圖案化基板101與磊晶材料堆疊104'以形成溝槽，進而定義半導體鰭狀物102於相鄰的溝槽之間。在所述實施例中，每一半導體鰭狀物102包括半導體帶106，與半導體帶106上的圖案化的磊晶材料堆疊104。半導體帶106為基板101的圖案化部分，且可凸起高於凹陷的基板101。圖案化的磊晶材料堆疊104為磊晶材料堆疊104’的圖案化部分，且可用於在後續製程中形成奈米結構，因此亦可視作全繞式閘極結構。可自半導體鰭狀物102移除硬遮罩與光阻材料，如圖5A所示。在一些實施例中，半導體鰭狀物102的寬度W1可介於約10 nm至約100 nm之間。半導體鰭狀物102之後亦可視作鰭狀物。
為了形成芯結構202'於區域200中，可採用光微影與蝕刻技術圖案化芯材203'與基板101。舉例來說，可形成硬遮罩(未圖示)於區域200中的芯材203'上，並形成光阻材料於硬遮罩上。在形成上述用於形成半導體鰭狀物102的硬遮罩時，可一起形成硬遮罩。可採用合適的光微影技術圖案化光阻材料，接著採用圖案化的光阻以圖案化硬遮罩。接著採用圖案化的硬遮罩圖案化基板101與芯材203'以形成溝槽，進而定義芯結構202'於相鄰溝槽之間。在所述實施例中，每一芯結構202'包括半導體帶206，與半導體帶206上的芯203。半導體帶206為基板101的圖案化部分，並高於凹陷的基板101。在後續製程中，自圖案化的芯材203'所形成的芯203可用於形成區域200的鰭狀場效電晶體的通道區207。在後續步驟中可移除芯203，因此其可視作虛置結構或犧牲結構。在一些實施例中，芯203的寬度W2介於約5 nm至約10 nm之間。在一些實施例中，芯203的間距可介於約25 nm至約50 nm之間。
在一些實施例中，半導體鰭狀物102與芯結構202’的形成方法可採用一些或全部相同的光微影或蝕刻步驟。舉例來說，可在形成半導體鰭狀物102所用的上述硬遮罩時，形成及/或圖案化用於形成芯結構202’的硬遮罩。在一些實施例中，半導體鰭狀物102與芯結構202’的形成方法可採用不同的光微影步驟，且可在形成半導體鰭狀物102之前形成芯結構202’ (或在形成芯結構202’之前形成半導體鰭狀物102)。可由任何合適方法圖案化半導體鰭狀物102及/或芯結構202’。舉例來說，可採用一或多道光微影製程圖案化半導體鰭狀物102及/或芯結構202'，包括雙重圖案化或多重圖案化製程。一般而言，雙重圖案化或多重圖案化製程結合光微影與自對準製程，其產生的圖案間距可小於採用單一的直接光微影製程所得的圖案間距。舉例來說，一實施例形成犧牲層於基板上，並採用光微影製程圖案化犧牲層。可採用自對準製程沿著犧牲層的側部形成間隔物。接著移除犧牲層，而保留的間隔物之後可用於圖案化鰭狀物102及/或芯203。
如圖5A及5B所示，形成絕緣材料於區域100與區域200中，以形成隔離區。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中陳基化學氣相沉積為主的材料，之後硬化材料使其轉為另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他絕緣材料及/或其他形成製程。在所述實施例中，絕緣材料為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。平坦化製程如化學機械研磨可自半導體鰭狀物102或芯結構202'的上表面，移除任何多餘的絕緣材料。
接著可使隔離區凹陷以形成淺溝槽隔離區111。由於淺溝槽隔離區111凹陷，半導體鰭狀物102與芯結構202’的上側部分自相鄰的淺溝槽隔離區111凸起。淺溝槽隔離區111的上表面可具有平坦表面(如圖所示)、凸起表面、凹陷表面(如碟化)、或上述之組合。可由合適蝕刻使淺溝槽隔離區111的上表面平坦、凸起、及/或凹陷。可採用可接受的蝕刻製程如對淺溝槽隔離區111的材料具有選擇性的蝕刻製程，使淺溝槽隔離區111凹陷。舉例來說，可進行乾蝕刻或採用稀氫氟酸的濕蝕刻，使淺溝槽隔離區111凹陷。在圖5A及5B中，淺溝槽隔離區111的上表面與半導體帶106及206的上表面齊平。在其他實施例中，淺溝槽隔離區111的上表面低於半導體帶106或206的上表面，比如較靠近基板101。在一些實施例中，半導體鰭狀物102延伸高於淺溝槽隔離區111的距離介於約40 nm至約70 nm之間。在一些實施例中，芯203延伸高於淺溝槽隔離區111的距離介於約40 nm至約70 nm之間。
在圖6A及6B的一些實施例中，磊晶成長通道區207於芯203上。在形成通道區207之前，可形成硬遮罩層108於區域100與區域200上。可採用合適的光微影與蝕刻技術圖案化硬遮罩層108，以自芯203的側壁移除硬遮罩層108的材料。如圖6B所示，圖案化之後可保留硬遮罩層108的部分於芯結構202'上，以保護芯203並阻擋通道區207的材料磊晶成長於芯203的上表面上。硬遮罩層108可包含介電材料如氮化矽或類似物，且其形成方法可採用合適的沉積法如化學氣相沉積或類似方法。硬遮罩層108的厚度可介於約3 nm至約5 nm之間。
在形成硬遮罩層108於區域100上之後，可磊晶成長通道區207於芯203上以形成通道結構202。每一通道結構202包括半導體帶206、半導體帶206上的芯203、與兩個通道區207，其中通道區207在芯203的每一側壁上。通道區207作為區域200的鰭狀場效電晶體的通道區。以此方式形成通道區207，可形成兩個通道區207而非一個通道區以用於每一半導體帶206，因此可增加鰭狀場效電晶體裝置(比如具有鰭狀場效電晶體的輸入/輸出裝置)所用的通道區數目。以此方式增加通道區的數目，可增加鰭狀場效電晶體裝置的電流。舉例來說，由於形成兩個而非一個通道區，鰭狀場效電晶體裝置的最大電流幾乎加倍。藉由增加操作電流，可改善鰭狀場效電晶體裝置的效能。
可自磊晶成長於芯203的露出材料上的半導體材料形成通道區207。舉例來說，一些實施例的通道區207包括矽，其磊晶成長於含矽鍺的芯203上。通道區207可摻雜或未摻雜。通道區207的形成方法可為在成長腔室中進行的磊晶成長製程。在磊晶成長製程時，成長腔室暴露至成長通道區207所用的一或多種前驅物(如矽烷)。磊晶成長製程可包含使前驅物持續流入成長腔室。在一些實施例中，通道區207的厚度W3介於約5 nm至約10 nm之間。在一些例子中，通道區207的可行厚度W3取決於芯結構202’之間的分隔距離(如間距)。在一些例子中，磊晶成長通道區207以具有較小的厚度W3，可減少形成於通道區207中的缺陷量。在形成通道區207之後，可移除硬遮罩層108，以形成圖7A及7B所示的結構。可採用一或多種合適的乾蝕刻或濕蝕刻製程移除硬遮罩層108。
在圖8A至8G中，形成虛置閘極結構122於半導體鰭狀物102上，並形成虛置閘極結構222於通道結構202上。圖8A、8C、及8E顯示區域100中的結構之多種剖視圖，而圖8B、8D、8F、及8G顯示區域200中的結構之多種剖視圖。圖8A及8C顯示區域100的剖視圖，其平行於虛置閘極結構122。圖8B及8D顯示區域的剖視圖，其平行於虛置閘極結構222。圖8E顯示區域100的剖視圖，其垂直於圖8A及8C所示的區域100的圖式。圖8F及8G顯示區域200的剖視圖，其垂直於圖8B及8D所示的區域200的圖式。圖8A至8F的每一剖視圖將對應標示於其他圖式中。舉例來說，圖8E為圖8A及8C所示的剖面E-E之剖視圖。其他圖式具有類似的標示剖面。
如圖8A至8G所示，形成虛置閘極結構122於半導體鰭狀物102上，並形成虛置閘極結構222於通道結構202上。在一些實施例中，每一虛置閘極結構122及222包括閘極介電層121與閘極123。虛置閘極結構122及222的形成方法可採用一些或全部相同的製程步驟。為形成虛置閘極結構122及222，可沉積介電層於區域100及200中的結構上，以形成閘極介電層121。舉例來說，介電層可為氧化矽、氮化矽、上述之多層、或類似物，且其形成方法可為沉積或熱成長。接著形成閘極層於閘極介電層121上，以形成閘極123。舉例來說，閘極層可包含多晶矽，鉭亦可採用其他材料。可沉積閘極層於介電層上，接著以化學機械研磨製程等方法平坦化閘極層。
接著可沉積遮罩層於閘極層上。舉例來說，遮罩層的組成可為氧化矽、氮化矽、上述之組合、或類似物。採用可接受的光微影與蝕刻技術，可圖案化遮罩層以形成遮罩126，如圖8A至8G所示。在一些實施例中，遮罩126包含第一遮罩126A (如氧化矽或類似物)與第二遮罩126B (如氮化矽、碳氮化矽、或類似物)。接著由可接受的蝕刻技術將遮罩126的圖案轉移至閘極層與介電層，以形成閘極介電層121與閘極123。閘極123的長度方向實質上垂直於半導體鰭狀物102或通道結構202的長度方向。
如圖8A至8G所示，形成閘極間隔物層129'於區域100及200的閘極123與閘極介電層121上。可順應性地沉積閘極間隔物層129'。閘極間隔物層129'可包含一或多層的氮化矽、碳氮化矽、碳氧化矽、碳氮氧化矽、上述之組合、或類似物。在一些實施例中，閘極間隔物層129'包含多個子層，比如第一子層129A'、第二子層129B'、與第三子層129C'。更多或更少的子層亦屬可能。舉例來說，第一子層129A' (有時視作閘極密封間隔物層)的形成方法可為熱氧化或沉積，而第二子層129B' (有時視作主要閘極間隔物層)可順應性地沉積於第一子層129A'上。在一些實施例中，閘極間隔物層129'的形成方法可採用化學氣相沉積、物理氣相沉積、原子層沉積、類似方法、或上述之組合。
如圖9A至9G所示，蝕刻閘極間隔物層129’以形成閘極間隔物129，並移除全繞式閘極結構如圖案化的磊晶材料堆疊104與通道結構202的部分(即之後形成源極/汲極區133的區域，見圖13A至13G)。圖9A至9G所示的剖視圖的剖面，與圖8A至8G所示的個別剖視圖的剖面相同。閘極間隔物129的形成方法為非等向蝕刻閘極間隔物層129’。非等向蝕刻可移除閘極間隔物層129’的水平部分，並保留閘極間隔物層129’的垂直部分(比如沿著閘極123的側壁與閘極介電層121的側壁)，以形成閘極間隔物129。在此處說明的內容中，閘極間隔物129可視作虛置閘極結構122及222的部分。
接著進行非等向蝕刻製程，以移除全繞式閘極結構如圖案化的磊晶材料堆疊104 (如第一半導體層103與第二半導體層105)的部分與通道結構202的部分。可採用虛置閘極結構122及222作為蝕刻遮罩，並進行非等向蝕刻製程。在一些實施例中，非等向蝕刻製程包括一或多道乾蝕刻製程。蝕刻製程露出區域100及200中的下方的半導體帶106及206，且可形成凹陷於半導體帶106及206中。接著形成源極/汲極區133於半導體帶106及206的露出區域上。
接著在圖10A及10B中，進行橫向蝕刻製程使第一半導體層103與芯203的露出部分凹陷。圖10A顯示圖9E所示的區域100的剖視圖，且圖10B顯示圖9F所示的區域200的剖視圖。在一些實施例中，橫向蝕刻製程可為非等向蝕刻製程，其對第一半導體材料的選擇性高於對其他材料的選擇性。對第一半導體層103與芯203具有選擇性的橫向蝕刻製程，可使第一半導體層103與芯203自第二半導體層105與半導體帶106及206凹陷。舉例來說，橫向蝕刻製程包含的蝕刻劑對矽鍺的選擇性可高於對矽的選擇性，其可為含氫氟酸、氟氣、或類似物的乾式製程，或含臭氧、氫氧化銨、或類似物的濕式製程。
接著如圖11A至11G所示，形成介電材料以填入第一半導體層103與芯203凹陷後留下的空間。圖11A至11G所示的剖視圖的剖面，分別與圖8A至8G所示的剖視圖的剖面相同。介電材料131可為低介電常數的介電材料，比如氧化矽、氮化矽、碳氮化矽、碳氮氧化矽、或類似物，且其形成方法可為合適的沉積法如化學氣相沉積、原子層沉積、或類似方法。介電材料131可包含多層或單層。舉例來說，介電材料131可包含第一層131A與第二層131B，第一層131A可含金屬氧化物或上述的低介電常數的介電材料，而第二層131B可含不同於第一層131A的低介電常數的介電材料。在一些實施例中，介電材料的厚度可介於約4 nm至約7 nm之間。在一些實施例中，介電材料131包含單層的上述低介電常數的介電材料。
如圖12A至12G所示，在沉積介電材料131之後，可進行非等向蝕刻製程以修整介電材料131。圖12A至12G所示的剖視圖之剖面，可與圖8A至8G所示的剖視圖之剖面相同。蝕刻製程移除沉積的介電材料131，使沉積的介電材料131之部分保留於移除第一半導體層103與芯203所形成的凹陷中。在蝕刻製程之後，沉積的介電材料131之保留部分可形成內側間隔物如介電材料131，如圖12A至12G所示。內側間隔物如介電材料131用於隔離金屬閘極與後續製程中所形成的源極/汲極區。
接著如圖13A至13G所示，形成源極/汲極區133於區域100與區域200中的半導體帶106上。圖13A至13G所示的剖視圖的剖面，分別與圖8A至8G所示的剖視圖的剖面相同。在一些實施例中，區域100的子區與區域200的子區可設計為用於n型裝置或p型裝置，且可由分開步驟形成n型裝置的源極/汲極區133與p型裝置的源極/汲極區133。可由分開步驟形成區域100的源極/汲極區133與區域200的源極/汲極區133。源極/汲極區133的形成方法可為磊晶成長材料於半導體帶106上，其可採用合適方法如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。磊晶的源極/汲極區133可具有隆起表面且可具有晶面。在一些例子中，此處所述的製程可減少相鄰的源極/汲極區133產生不想要的合併。可依據欲形成的裝置型態，調整源極/汲極區133的材料。在一些實施例中，最終裝置為n型裝置，而源極/汲極區133包括碳化矽、磷化矽、摻雜磷的碳化矽、或類似物。在一些實施例中，最終裝置為p型裝置，而源極/汲極區133包括矽鍺與p型雜質如硼或銦。
佈植摻質至磊晶的源極/汲極區133之後，可進行退火製程。佈植製程可包含形成與圖案化遮罩如光阻，以覆蓋並保護不需佈植的區域100及200的子區。源極/汲極區133的雜質(如摻質)濃度可為約1E19 cm-3 至約1E21 cm-3 。可佈植p型雜質如硼或銦於p型電晶體的源極/汲極區133中。可佈值n型雜質如磷或砷至n型電晶體的源極/汲極區133中。在一些實施例中，可在成長時原位摻雜磊晶的源極/汲極區。
圖14A至14E顯示一些實施例中，形成置換閘極143的多種製程階段之區域100的剖視圖。圖14A至14E所示的剖視圖之剖面，可與圖13A所示的剖視圖之剖面相同。在圖14A中，形成接點蝕刻停止層135於圖13A所示的結構上，並形成層間介電層137於接點蝕刻停止層135上。接點蝕刻停止層135可作為後續蝕刻製程中的蝕刻停止層，且可包含合適材料如氧化矽、氮化矽、氮氧化矽、上述之組合、或類似物，且其形成方法可為合適方法如化學氣相沉積、物理氣相沉積、上述之組合、或類似方法。層間介電層137形成於接點蝕刻停止層135之上與虛置閘極結構122周圍。在一些實施例中，層間介電層137的組成為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。
在圖14B中，可進行平坦化製程如化學機械研磨製程以移除閘極123上的接點蝕刻停止層135的部分。如圖14B所示，平坦化製程後的層間介電層137之上表面可與閘極123的上表面齊平。之後在圖14C中，以一或多道蝕刻步驟移除虛置閘極結構的閘極123與閘極介電層121，以形成凹陷128於閘極間隔物129之間。
在圖14D中，移除第一半導體層103以露出第二半導體層105，使第二半導體層105的中心部分(比如內側間隔物如介電材料131之間的部分與凹陷128之下的部分)懸空。在移除第一半導體層103之後，第二半導體層105可形成多個奈米結構110。換言之，第二半導體層105在後續製程中可視作奈米結構110。可由選擇性蝕刻製程移除第一半導體層103，比如對第一半導體材料(如矽鍺)的選擇性高於對第二半導體材料(如矽)的選擇性之乾蝕刻或濕蝕刻。舉例來說，可採用對矽鍺具有選擇性的濕蝕刻，比如氫氧化銨與過氧化氫與水的混合物、硫酸與過氧化氫的混合物、或類似物。可採用其他合適的製程及/或材料。值得注意的是，奈米結構110的中心部分懸空，其具有空間134於相鄰的奈米結構110之間。上述選擇性蝕刻製程並未露出奈米結構110的其他部分(如閘極間隔物129之下的部分與閘極間隔物129之邊界之外的部分，其可視作末端部分)。相反地，內側間隔物如介電材料131可圍繞奈米結構110的這些部分。
接著如圖14E所示，形成界面層142於奈米結構110的表面上。界面層142為介電層如氧化物，且其形成方法可為熱氧化製程或沉積製程。在一些實施例中，進行熱氧化製程以將奈米結構的外部部分轉換成氧化物，以形成界面層142。
在形成界面層142之後，形成閘極介電層141於奈米結構110周圍。閘極介電層141亦形成於淺溝槽隔離區111的上表面上。在一些實施例中，閘極介電層141包括高介電常數(比如介電常數大於約7.0)的介電材料，且可包含鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。舉例來說，閘極介電層141可包含氧化鉿、氧化鋯、鋁酸鉿、矽酸鉿、氧化鋁、或上述之組合。閘極介電層141的形成方法可包含分子束沉積、原子層沉積、化學氣相沉積、電漿輔助化學氣相沉積、或類似方法。
接著形成導電材料(亦可視作填充金屬)於凹陷128中，以形成閘極143。閘極143的組成可為含金屬材料如銅、鋁、鎢、釕、類似物、上述之組合、或上述之多層，且其形成方法可為電鍍、無電鍍、化學氣相沉積、物理氣相沉積、或其他合適方法。在形成閘極143之後，可進行平坦化製程如化學機械研磨，以平坦化閘極143的上表面。閘極143至少部分圍繞奈米結構110以形成區域100中的全繞式閘極場效電晶體裝置。
雖然未圖示，在形成導電材料之前，可形成阻障層與功函數層於閘極介電層141之上與奈米結構110周圍。阻障層可包含導電材料如氮化鈦，但亦可改用其他材料如氮化鉭、鈦、鉭、或類似物。阻障層的形成方法可採用化學氣相沉積製程，比如電漿輔助化學氣相沉積。然而可改用其他製程如濺鍍、有機金屬化學氣相沉積、或原子層沉積。一些實施例在形成阻障層之後，可形成一或多個功函數層(未圖示)於阻障層上。在一些實施例中，可形成n型功函數層於阻障層之上與奈米結構110周圍以用於n型裝置，並可形成p型功函數層於阻障層之上與奈米結構110周圍以用於p型裝置。n型裝置所用的閘極結構中包含的例示性n型功函數金屬，可包含鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。p型裝置所用的閘極結構中包含的例示性p型功函數金屬，可包含氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。功函數層的沉積方法可採用化學氣相沉積、物理氣相沉積、原子層沉積、及/或另一合適製程。
圖15A至15D係一些實施例中，形成置換的閘極143的多種製程階段中的區域200之剖視圖。圖15A至15D所示的剖視圖之剖面，與圖13B所示的剖視圖之剖面相同。圖15A至15D中一些或全部的製程步驟，可與圖14A至14E所示的類似步驟之進行方式相同。在圖15A中，以一或多道蝕刻步驟移除虛置閘極結構222的閘極123與閘極介電層121。
在圖15B中，移除芯203以露出通道區207，並使每一通道區207分開。在此方式中，可形成兩個通道區207於每一半導體帶206上。可由選擇性蝕刻製程移除芯203，比如對芯203 (如矽鍺)的選擇性高於對第二半導體材料(如矽)的選擇性之乾蝕刻或濕蝕刻。選擇性蝕刻製程可與前述的選擇性蝕刻製程類似。如圖15C所示，形成界面層142於通道區207的表面上。界面層142為介電層如氧化物，其形成方法可為熱氧化製程或沉積製程。在一些實施例中，進行熱氧化製程以將通道區的外部部分轉換成氧化物，以形成界面層142。
在形成界面層142之後，可形成閘極介電層141於通道區207周圍。閘極介電層141亦形成於淺溝槽隔離區111的上表面上。在一些實施例中，閘極介電層141包括高介電常數(比如介電常數大於約7.0)的介電材料，其可與圖14E所述的前述材料類似。閘極介電層141的形成方法可採用前述製程。接著形成導電材料於通道區207上以形成閘極143。閘極143的組成可為上述的含金屬材料，且其形成方法可採用上述製程。在形成閘極143之後，可進行平坦化製程如化學機械研磨以平坦化閘極143的上表面。在此方式中，可形成雙通道鰭狀場效電晶體裝置於區域200中。
雖然未圖示，在形成導電材料之前可形成阻障層與功函數層於閘極介電層141之上與通道區207周圍。阻障層可與前述的阻障層類似，且可由類似方式形成。一些實施例在形成阻障層之後，可形成功函數層(未圖示)於阻障層上。功函數層可與前述的功函數層類似，且可由類似方法形成。
實施例可達一些優點。此處揭露的製程可形成奈米結構的場效電晶體與鰭狀場效電晶體於相同基板上。如此一來，此處所述的製程可形成混合通道的場效電晶體裝置。採用矽鍺形成芯，可磊晶成長每一鰭狀場效電晶體所用的兩個通道區。在此方式中，鰭狀場效電晶體裝置可具有兩倍的通道區，並增加鰭狀場效電晶體的電流容量。此外，採用矽鍺可改善製程一致性，並在形成時減少缺陷的機率。
在一實施例中，半導體裝置包括：多個半導體帶，自基板凸起，其中半導體帶包括多個第一半導體帶於基板的第一區中，以及多個第二半導體帶於基板的第二區中；多個奈米結構，位於第一區的第一半導體帶上並對準第一半導體帶；多個第一源極/汲極區位於奈米結構的兩端；第一閘極結構，部分地圍繞奈米結構；多個雙通道區，位於第二區的第二半導體帶上，其中雙通道區的每一者包括第一通道區對準第二半導體帶的一者之第一側，以及第二通道區對準第二半導體的一者之第二側，其中第一通道區與第二通道區分開；多個第二源極/汲極區，位於雙通道區的兩端；以及第二閘極結構，位於雙通道區上，其中第二閘極結構分開雙通道區的每一第一通道區與對應的第二通道區。在一實施例中，奈米結構包括多個半導體奈米線。在一實施例中，每一雙通道區的第一通道區與對應的第二通道區分隔的距離為5 nm至10 nm。在一實施例中，雙通道區的第一通道區與對應的第二通道區之相對的側壁平坦。在一實施例中，第二閘極結構接觸雙通道區的每一第一通道區與對應的第二通道區之間的第二半導體帶的上表面。在一實施例中，雙通道區為矽。在一實施例中，第一通道區與第二通道區的寬度為5 nm至10 nm。在一實施例中，基板的第一區與第二區相鄰。
在一實施例中，半導體裝置包括第一半導體帶，自基板凸起；第二半導體帶，自基板凸起；隔離材料，圍繞第一半導體帶與第二半導體帶；奈米片結構，位於第一半導體帶上，其中奈米片結構與第一半導體帶隔有含閘極材料的第一閘極結構，其中第一閘極結構部分地圍繞奈米片結構；以及第一半導體通道區與第二半導體通道區，位於第二半導體帶上，其中第一半導體通道區與第二半導體通道區隔有含閘極材料的第二閘極結構，其中第二閘極結構延伸於第二半導體帶的上表面上。在一實施例中，第一半導體通道區與第二半導體通道區自第二半導體帶垂直延伸的距離介於40 nm至約70 nm之間。在一實施例中，第一半導體通道區與第二半導體通道區包括半導體矽。在一實施例中，第一半導體通道的第一部分比第二部分更靠近隔離材料，其中第一部分的寬度小於第二部分的寬度。在一實施例中，第一通道區延伸於隔離材料上。在一實施例中，第一半導體通道區與第二半導體通道區的背向表面之間的距離大於第二半導體帶的寬度。在一實施例中，第二閘極結構延伸於第一半導體通道區與第二半導體通道區的背向表面上。
在一實施例中，半導體裝置的形成方法，包括形成磊晶結構於半導體基板上，其中磊晶結構包括交錯的矽層與矽鍺層；使磊晶結構的一部分凹陷以形成溝槽；將矽鍺填入溝槽；圖案化溝槽中的矽鍺以形成芯；磊晶成長矽於芯的側壁上以形成通道區；移除芯；以及形成閘極結構於通道區上，且閘極結構延伸於通道區之間。在一實施例中，移除芯所採用的蝕刻製程對矽鍺的蝕刻選擇性大於對矽的蝕刻選擇性。在一實施例中，將矽鍺填入溝槽的步驟可將矽鍺填滿溝槽。在一實施例中，上述方法更包括形成奈米結構，包括圖案化磊晶結構以形成鰭狀物；移除鰭狀物的矽鍺層；以及形成閘極於鰭狀物之保留的矽層周圍。在一實施例中，通道區相隔的距離介於5 nm至約10 nm之間。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
W1,W2:寬度 W3:厚度 100,200:區域 101:基板 102:半導體鰭狀物 103:第一半導體層 104:圖案化的磊晶材料堆疊 104’:磊晶材料堆疊 105:第二半導體層 106,206:半導體帶 107,108:硬遮罩層 110:奈米結構 111:淺溝槽隔離區 121:閘極介電層 122,222:虛置閘極結構 123:閘極 126:遮罩 126A:第一遮罩 126B:第二遮罩 128,201:凹陷 129:閘極間隔物 129’:閘極間隔物層 129A’:第一子層 129B':第二子層 129C':第三子層 131:介電材料 131A:第一層 131B:第二層 133:源極/汲極區 134:空間 135:接點蝕刻停止層 137:層間介電層 141:閘極介電層 142:界面層 143:閘極 202:通道結構 202’:芯結構 203:芯 203’:芯材 207:通道區
圖1-4、5A及5B、6A及6B、7A及7B、8A至8G、9A至9G、10A及10B、11A至11G、12A至12G、13A至13G係一些實施例中，含有全繞式閘極場效電晶體裝置與雙通道鰭狀場效電晶體的混合通道裝置之形成方法的中間階段之剖視圖。 圖14A至14E係一些實施例中，混合通道裝置中的全繞式閘極場效電晶體裝置之形成方法的中間階段之剖視圖。 圖15A至15D係一些實施例中，混合通道裝置中的雙通道鰭狀場效電晶體之形成方法的中間階段之剖視圖。
101:基板
111:淺溝槽隔離區
141:閘極介電層
142:界面層
143:閘極
200:區域
202:通道結構
207:通道區

Claims (1)

  1. 一種半導體裝置，包括： 多個半導體帶，自一基板凸起，其中該些半導體帶包括多個第一半導體帶於該基板的一第一區中，以及多個第二半導體帶於該基板的一第二區中； 多個奈米結構，位於該第一區的該些第一半導體帶上並對準該些第一半導體帶； 多個第一源極/汲極區位於該些奈米結構的兩端； 一第一閘極結構，部分地圍繞該些奈米結構； 多個雙通道區，位於該第二區的該些第二半導體帶上，其中該些雙通道區的每一者包括一第一通道區對準該些第二半導體帶的一者之第一側，以及一第二通道區對準該些第二半導體的一者之第二側，其中該第一通道區與該第二通道區分開； 多個第二源極/汲極區，位於該些雙通道區的兩端；以及 一第二閘極結構，位於該些雙通道區上，其中該第二閘極結構分開該些雙通道區的每一該第一通道區與對應的該第二通道區。
TW109143131A 2020-02-11 2020-12-08 半導體裝置 TW202131519A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/787,306 2020-02-11
US16/787,306 US11335776B2 (en) 2020-02-11 2020-02-11 Hybrid channel semiconductor device and method

Publications (1)

Publication Number Publication Date
TW202131519A true TW202131519A (zh) 2021-08-16

Family

ID=76878787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143131A TW202131519A (zh) 2020-02-11 2020-12-08 半導體裝置

Country Status (3)

Country Link
US (3) US11335776B2 (zh)
CN (1) CN113161353A (zh)
TW (1) TW202131519A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130623A (zh) * 2020-02-27 2021-07-16 台湾积体电路制造股份有限公司 半导体装置
US11777033B2 (en) * 2020-02-27 2023-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Transistors having vertical nanostructures

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US10276380B2 (en) * 2014-10-17 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor device fabrication
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9601626B2 (en) * 2015-01-23 2017-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structure with two channel layers and manufacturing method thereof
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
KR102338363B1 (ko) * 2015-04-15 2021-12-09 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9871099B2 (en) * 2015-11-09 2018-01-16 International Business Machines Corporation Nanosheet isolation for bulk CMOS non-planar devices
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US10439039B2 (en) * 2016-03-25 2019-10-08 Qualcomm Incorporated Integrated circuits including a FinFET and a nanostructure FET
US9941118B2 (en) * 2016-08-22 2018-04-10 International Business Machines Corporation Dense vertical nanosheet
US10083986B2 (en) * 2017-02-10 2018-09-25 International Business Machines Corporation CMOS with middle of line processing of III-V material on mandrel
US10396184B2 (en) * 2017-11-15 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device fins
US10332803B1 (en) * 2018-05-08 2019-06-25 Globalfoundaries Inc. Hybrid gate-all-around (GAA) field effect transistor (FET) structure and method of forming

Also Published As

Publication number Publication date
US20220278200A1 (en) 2022-09-01
US11335776B2 (en) 2022-05-17
US12211900B2 (en) 2025-01-28
US11742387B2 (en) 2023-08-29
CN113161353A (zh) 2021-07-23
US20230352534A1 (en) 2023-11-02
US20210249509A1 (en) 2021-08-12

Similar Documents

Publication Publication Date Title
US11791421B2 (en) Nanosheet field-effect transistor device and method of forming
TWI828806B (zh) 半導體裝置與其形成方法
TWI828962B (zh) 半導體裝置及其形成方法
TW202118058A (zh) 半導體裝置
CN111261521B (zh) 半导体器件及其形成方法
TWI785589B (zh) 半導體裝置及其形成方法
TW202232582A (zh) 半導體裝置及其製造方法
TWI756416B (zh) 半導體裝置與其形成方法
TW202129765A (zh) 半導體裝置的形成方法
TW202008433A (zh) 半導體裝置的形成方法
TWI854640B (zh) 奈米結構場效電晶體及其製造方法
TW202221844A (zh) 半導體裝置
US12388021B2 (en) Semiconductor device and method
TW202234525A (zh) 半導體裝置的形成方法
TWI847249B (zh) 半導體裝置與其形成方法
CN114334821A (zh) 半导体结构的形成方法
US20210335787A1 (en) Semiconductor device and method
TWI807706B (zh) 半導體裝置及其製造方法
TWI792904B (zh) 電晶體元件中之閘極結構之形成方法
TWI886411B (zh) 半導體結構的形成方法
TW202131519A (zh) 半導體裝置
US20250194202A1 (en) Semiconductor Device Including Multiple Inner Spacers with Different Etch Rates and Method of Making
TWI821698B (zh) 半導體元件及其製造方法
TWI883832B (zh) 半導體裝置及其製造方法
TWI892222B (zh) 半導體裝置結構與其形成方法