[go: up one dir, main page]

TWI749971B - 具有多孔介電結構的半導體元件 - Google Patents

具有多孔介電結構的半導體元件 Download PDF

Info

Publication number
TWI749971B
TWI749971B TW109146681A TW109146681A TWI749971B TW I749971 B TWI749971 B TW I749971B TW 109146681 A TW109146681 A TW 109146681A TW 109146681 A TW109146681 A TW 109146681A TW I749971 B TWI749971 B TW I749971B
Authority
TW
Taiwan
Prior art keywords
layer
gate
semiconductor device
porous
gate structure
Prior art date
Application number
TW109146681A
Other languages
English (en)
Other versions
TW202131450A (zh
Inventor
吳智琮
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202131450A publication Critical patent/TW202131450A/zh
Application granted granted Critical
Publication of TWI749971B publication Critical patent/TWI749971B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本揭露提供一種半導體元件，係具有一多孔介電結構以降低導電特徵之間的電容耦合。該半導體元件具有一基底、一閘極結構、二源極/汲極區、二多孔間隙子、一多孔蓋層以及一隔離層；該閘極結構位在該基底上；該二源極/汲極區位在鄰近該閘極結構的兩側處；該二多孔間隙子位在該源極/汲極區與該閘極結構之間，其中該二多孔間隙子的孔隙率介於大約25%到大約100%之間；該多孔蓋層位在該閘極結構上，並位在該二多孔間隙子之間，其中該多孔蓋層的一孔隙率係介於大約25%到大約100之間；該隔離層設置在該二多孔間隙子與該多孔蓋層上。

Description

具有多孔介電結構的半導體元件
本申請案主張2020年2月11日申請之美國正式申請案第16/788,101號的優先權及益處，該美國正式申請案之內容以全文引用之方式併入本文中。
本揭露係關於一種半導體元件。特別是有關於一種具有一多孔介電結構的半導體元件，以降低導電特徵之間的電容耦合。
半導體元件係使用在不同的電子應用，例如個人電腦、手機、數位相機，或其他電子設備。半導體元件的尺寸係逐漸地變小，以符合計算能力所逐漸增加的需求。然而，在尺寸變小的製程期間，係增加不同的問題，且此等問題係在數量及複雜度方面持續增加。因此，仍然持續著在達到改善品質、良率以及可靠度方面的挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種半導體元件，包括一基底；一 閘極結構，位在該基底上；二源極/汲極區，位在鄰近該閘極結構的兩側處；二多孔間隙子，位在該等源極/汲極區與該閘極結構之間，其中該二多孔間隙子的一孔隙率介於大約25%到大約100%之間；一多孔蓋層，位在該閘極結構上，並位在該二多孔間隙子之間，其中該多孔蓋層的一孔隙率介於大約25%到大約100%之間；以及一隔離層，設置在該二多孔間隙子與該多孔蓋層上。
在本揭露的一些實施例中，該半導體元件還包括二下蝕刻終止層，位在該二多孔間隙子下方。
在本揭露的一些實施例中，該半導體元件還包括一鰭件，位在該閘極結構與該基底之間。
在本揭露的一些實施例中，該鰭件包括一突出部以及二凹陷部，該二凹陷部位在鄰近該突出部的兩側處，其中該突出部的一上表面位在一垂直高度，係高於該等凹陷部之上表面的一垂直高度，該閘極結構係位在該突出部上，且該二源極/汲極區位在該等凹陷部上。
在本揭露的一些實施例中，該半導體元件還包括一第一終止層，位在該鰭件與該基底之間。
在本揭露的一些實施例中，該第一終止層具有一厚度，係介於1nm到50nm之間。
在本揭露的一些實施例中，該半導體元件還包括複數個覆蓋層，位在該二源極/汲極區上，其中該複數個覆蓋層係由金屬矽化物(metal silicide)所製。
在本揭露的一些實施例中，該閘極結構包括一閘極隔離層、一閘極導電層以及一閘極填充層，該閘極隔離層位在該突出部上，該 閘極導電層位在該閘極隔離層上，該閘極填充層位在該閘極導電層上。
在本揭露的一些實施例中，該半導體元件還包括複數個接觸點，係位在該複數個覆蓋層上，其中該複數個接觸點係由鎢、銅、鈷(cobalt)、釕(ruthenium)或鉬(molybdenum)所製。
在本揭露的一些實施例中，該半導體元件還包括複數個接觸點襯墊，係位在該複數個接觸點與該複數個覆蓋層之間，其中該複數個接觸點襯墊係由金屬氮化物所製。
本揭露之另一實施例提供一種半導體元件，包括：一基底；一閘極結構，位在該基底上；二源極/汲極區，位在鄰近該閘極結構的兩側處；一多孔介電結構，包括二間隙子部以及一蓋部，其中該二間隙子部位在該等源極/汲極區與該閘極結構之間，而該蓋部位在該閘極結構上，並位在該二間隙子部之間；以及一隔離層，設置在該二多孔間隙子與該多孔蓋層上。
在本揭露的一些實施例中，該半導體元件還包括二下蝕刻終止層，位在該二多孔間隙子下方。
在本揭露的一些實施例中，該多孔介電結構具有一孔隙率，介於大約25%到大約100%。
在本揭露的一些實施例中，該半導體元件還包括一鰭件，位在該閘極結構與該基底之間。
在本揭露的一些實施例中，該鰭件包括一突出部以及二凹陷部，該二凹陷部位在鄰近該突出部的兩側處，其中該突出部的一上表面位在一垂直高度，係高於該等凹陷部之上表面的一垂直高度，該閘極結構係位在該突出部上，且該二源極/汲極區位在該等凹陷部上。
在本揭露的一些實施例中，該半導體元件還包括一第一終止層，位在該鰭件與該基底之間。
在本揭露的一些實施例中，該半導體元件還包括複數個覆蓋層，位在該二源極/汲極區上，其中該複數個覆蓋層係由金屬矽化物(metal silicide)所製。
在本揭露的一些實施例中，該閘極結構包括一閘極隔離層、一閘極導電層以及一閘極填充層，該閘極隔離層位在該突出部上，該閘極導電層位在該閘極隔離層上，該閘極填充層位在該閘極導電層上。
在本揭露的一些實施例中，該半導體元件還包括複數個接觸點，係位在該複數個覆蓋層上，其中該複數個接觸點係由鎢、銅、鈷(cobalt)、釕(ruthenium)或鉬(molybdenum)所製。
在本揭露的一些實施例中，該半導體元件還包括複數個接觸點襯墊，係位在該複數個接觸點與該複數個覆蓋層之間，其中該複數個接觸點襯墊係由金屬氮化物所製。
由於本揭露該半導體元件的設計，可以降低在閘極結構與該等源極/汲極區域之間的耦合電容(coupling capacitance)；以便降低半導體元件的一電阻-電容延遲(RC delay)。此外，由於覆蓋層的存在，係可降低半導體元件的一操作電流消耗(operating current consumption)。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域 中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
100A:半導體元件
100B:半導體元件
100C:半導體元件
100D:半導體元件
100E:半導體元件
100F:半導體元件
100G:半導體元件
101:基底
103:第一終止層
105:絕緣層
107:鰭件
107C:鰭件
107F:鰭件
107P:突出部
107R:凹陷部
201:閘極結構
203:閘極隔離層
205:閘極導電層
207:閘極填充層
209:多孔蓋層
211:下蝕刻終止層
213:多孔間隙子
213B:多孔間隙子
301:源極/汲極區
301C:源極/汲極區
301F:源極/汲極區
301G:源極/汲極區
303:覆蓋層
303G:覆蓋層
305:接觸點
307:接觸點襯墊
401:第一隔離層
403:第二隔離層
501:虛擬閘極結構
503:虛擬閘極下層
505:虛擬閘極遮罩層
507:第一虛擬間隙子
507R:凹陷部
509:第二虛擬間隙子
601:第一虛擬間隙子材料
603:第二虛擬間隙子材料
605:下蝕刻終止層材料
607:能量可移除材料
701:第一溝槽
703:第二溝層
X:第一方向
Y:第二方向
Z:方向
10:製備方法
20:能量處理
S11:步驟
S13:步驟
S15:步驟
S17:步驟
S19:步驟
S21:步驟
S23:步驟
S25:步驟
S27:步驟
S29:步驟
S31:步驟
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為依據本揭露一些實施例中一種半導體元件的頂視示意圖。
圖2為沿圖1中沿剖線A-A’的剖視示意圖。
圖3為沿圖1中沿剖線B-B’的剖視示意圖。
圖4到圖8為依據本揭露一些實施例中各個半導體元件類似於圖2的剖視示意圖。
圖9為依據本揭露一些實施例中一種半導體元件的頂視示意圖。
圖10為沿圖9中沿剖線A-A’的剖視示意圖。
圖11為依據本揭露一些實施例中一種半導體元件之製備方法的流程示意圖。
圖12為依據本揭露一實施例中一中間半導體元件的頂視示意圖。
圖13為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖12之剖線A-A’的剖視示意圖。
圖14為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖12之剖線B-B’的剖視示意圖。
圖15為依據本揭露一實施例中一中間半導體元件的頂視示意圖。
圖16為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖15之剖線A-A’的剖視示意圖。
圖17為依據本揭露一實施例中繪示對於製備該半導體元件之一流程 的一部分並沿圖15之剖線B-B’的剖視示意圖。
圖18到圖25為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖15之剖線A-A’的剖視示意圖。
圖26為依據本揭露一實施例中一中間半導體元件的頂視示意圖。
圖27為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖26之剖線A-A’的剖視示意圖。
圖28為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖26之剖線B-B’的剖視示意圖。
圖29為依據本揭露一實施例中一中間半導體元件的頂視示意圖。
圖30到圖35為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖29之剖線A-A’的剖視示意圖。
以下描述了組件和配置的具體範例，以簡化本揭露之實施例。當然，這些實施例僅用以例示，並非意圖限制本揭露之範圍。舉例而言，在敘述中第一部件形成於第二部件之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件形成於第一和第二部件之間，使得第一和第二部件不會直接接觸的實施例。另外，本揭露之實施例可能在許多範例中重複參照標號及/或字母。這些重複的目的是為了簡化和清楚，除非內文中特別說明，其本身並非代表各種實施例及/或所討論的配置之間有特定的關係。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一 (其他)元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
理應理解，當形成一個部件在另一個部件之上(on)、與另一個部件相連(connected to)、及/或與另一個部件耦合(coupled to)，其可能包含形成這些部件直接接觸的實施例，並且也可能包含形成額外的部件介於這些部件之間，使得這些部件不會直接接觸的實施例。
應當理解，儘管這裡可以使用術語第一，第二，第三等來描述各種元件、部件、區域、層或區段(sections)，但是這些元件、部件、區域、層或區段不受這些術語的限制。相反，這些術語僅用於將一個元件、組件、區域、層或區段與另一個區域、層或區段所區分開。因此，在不脫離本發明進部性構思的教導的情況下，下列所討論的第一元件、組件、區域、層或區段可以被稱為第二元件、組件、區域、層或區段。
除非內容中另有所指，否則當代表定向(orientation)、布局(layout)、位置(location)、形狀(shapes)、尺寸(sizes)、數量(amounts)，或其他量測(measures)時，則如在本文中所使用的例如「同樣的(same)」、「相等的(equal)」、「平坦的(planar)」，或是「共面的(coplanar)」等術語(terms)並非必要意指一精確地完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，但其意指在可接受的差異內，係包含差不多完全相同的定向、布局、位置、形狀、尺寸、數量，或其他量測，而舉例來說，所述可接受的差異係可因為製造流程(manufacturing processes)而發生。術語「大致地(substantially)」係可被 使用在本文中，以表現出此意思。舉例來說，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，係為精確地相同的、相等的，或是平坦的，或者是其係可為在可接受的差異內的相同的、相等的，或是平坦的，而舉例來說，所述可接受的差異係可因為製造流程而發生。
在本揭露中，一半導體元件通常意指可藉由利用半導體特性(semiconductor characteristics)運行的一元件，而一光電元件(electro-optic device)、一發光顯示元件(light-emitting display device)、一半導體線路(semiconductor circuit)以及一電子元件(electronic device)，係均包括在半導體元件的範疇中。
應當理解，在本揭露的描述中，上方(above)(或之上(up))係對應Z方向箭頭的該方向，而下方(below)(或之下(down))係對應Z方向箭頭的相對方向。
圖1為依據本揭露一些實施例中一種半導體元件100A的頂視示意圖。圖2為沿圖1中沿剖線A-A’的剖視示意圖。圖3為沿圖1中沿剖線B-B’的剖視示意圖。為了簡潔起見，半導體元件100A的一些元件並未顯示在圖1中。
請參考圖1到圖3，在所述的實施例中，半導體元件100A可包括一基底101、一第一終止層103、一絕緣層105、複數個鰭件107、複數個閘極結構201、複數個下蝕刻終止層211、複數個多孔間隙子213、複數個源極/汲極區301、複數個覆蓋層303、複數個接觸點305、一第一隔離層401以及一第二隔離層403。
請參考圖1到圖3，在所述的實施例中，舉例來說，基底 101可由下列材料所製：矽、碳化矽(silicon carbide)、鍺矽鍺(germanium silicon germanium)、砷化鎵(gallium arsenic)、砷化銦(indium arsenide)、銦(indium)或其他包含III族、IV族或V族元素的半導體材料。基底101可包括一絕緣體上矽(silicon-on-insulator)結構。舉例來說，基底101可包括一埋入氧化物層，埋入氧化物層係藉由使用一製程所形成，而該製程係例如氧離子佈植分離(separation by implanted oxygen)。
請參考圖1到圖3，在所述的實施例中，第一終止層103可設置在基底101上。第一終止層103可具有一厚度，係介於大約1nm到大約50nm之間。舉例來說，第一終止層103可由下列材料所製：矽鍺(silicon germanium)、氧化矽、氧化矽鍺、磷化矽(silicon phosphide)或矽磷酸鹽(silicophosphates)。
請參考圖1到圖3，在所述的實施例中，複數個鰭件107可設置在第一終止層103上。複數個鰭件107可提供多個主動區給半導體元件100A，多個通道(channels)係依據施加到複數個閘極結構201的電壓而形成在該等主動區中。每一鰭件107可沿著一第一方向X延伸。複數個鰭件107可沿著一第二方向Y而相互間隔設置，而第二方向Y係與第一方向X交叉。每一鰭件107在方向Z上可從第一終止層103突伸，而方向Z係垂直於第一方向X以及第二方向Y。每一鰭件107可具有一突出部107P以及二凹陷部107R。突出部107P可設置在第一終止層103上，並沿著第一方向X延伸。二凹陷部107R可分別對應設置在鄰近突出部107P的兩側處。突出部107P的一上表面可位在一垂直高度(vertical level)，係高於該等凹陷部107R之上表面的一垂直高度。舉例來說，複數個鰭件107可由下列材料所製：矽、碳化矽、鍺矽鍺、砷化鎵、砷化銦、銦或其他包含III族、IV族 或V族元素的半導體材料。
應當理解，複數個鰭件107包括三個鰭件，但並未限制鰭件的數量。舉例來說，鰭件107的數量可小於三個或大於三個。
或者是，在其他實施例中，半導體元件可包括複數個奈米線(nanowires)取代複數個鰭件107，以提供多個主動區。
請參考圖1到圖3，在所述的實施例中，絕緣層105可設置在第一終止層103上，並位在複數個鰭件107之間。絕緣層105的上表面可與該等凹陷部107R位在一相同垂直高度。絕緣層105可使複數個鰭件107相互隔絕，以避免在相鄰半導體部件(components)之間的漏電(electrical leakage)。舉例來說，絕緣層105可由下列材料所製：氮化矽、氧化矽、氮氧化矽或氧化氮化矽。
應當理解，在本揭露中，氮氧化矽係表示一物質(substance)，其係包含矽、氮(nitrogen)以及氧(oxygen)，其中氧的比例係大於氮的比例。氧化氮化矽係表示一物質，其係包含矽、氧以及氮，其中氮的比例係大於氧的比例。
請參考圖1到圖3，在所述的實施例中，複數個閘極結構201可設置在複數個鰭件107與絕緣層105上。每一閘極結構201可沿著第二方向Y延伸。換言之，從頂視圖來看，複數個閘極結構201可與複數個鰭件107交錯。複數個閘極結構201沿著第一方向X係相互間隔設置。每一閘極結構201可具有一閘極隔離層203、一閘極導電層205以及一閘極填充層207。
請參考圖1到圖3，在所述的實施例中，閘極隔離層203可具有一U形剖面輪廓。閘極隔離層203可設置在突出部107P的一上表面 上。閘極隔離層203可具有一厚度，係介於大約0.5nm到大約5.0nm之間。在一些實施例中，閘極隔離層203的厚度可介於大約0.5m到大約2.5nm之間。舉例來說，閘極隔離層203可由一高介電常數(high-k)的介電材料所製，例如金屬氧化物、金屬氮化物、金屬矽酸鹽(metal silicate)、過渡金屬氧化物(transition metal-oxide)、過渡金屬氮化物、過渡金屬矽酸鹽、金屬氮氧化物、金屬鋁酸鹽(metal aluminate)、矽酸鋯(zirconium silicate)、鋁酸鋯(zirconium aluminate)或其組合。尤其是，閘極隔離層203可由下列材料所製：氧化鉿(hafnium oxide)、氧化矽鉿(hafnium silicon oxide)、氮氧化矽鉿(hafnium silicon oxynitride)、氧化鉭鉿(hafnium tantalum oxide)、氧化鈦鉿(hafnium titanium oxide)、氧化鋯鉿(hafnium zirconium oxide)、氧化鑭鉿(hafnium lanthanum oxide)、氧化鑭(lanthanum oxide)、氧化鋯(zirconium oxide)、氧化鈦(titanium oxide)、氧化鉭(tantalum oxide)、氧化釔(yttrium oxide)、鈦酸鍶(strontium titanium oxide)、鈦酸鋇(barium titanium oxide)、氧化鋇鋯(barium zirconium oxide)、氧化矽鑭(lanthanum silicon oxide)、氧化矽鋁(aluminum silicon oxide)、氧化鋁(aluminum oxide)、氮化矽(silicon nitride)、氮氧化矽、氧化氮化矽或其組合。在其他實施例中，舉例來說，閘極隔離層203可為一多層結構，其係包括一層的氧化矽以及其他層的高介電常數(high-k)之介電材料。
請參考圖1到圖3，在所述的實施例中，閘極導電層205可具有一U形剖面輪廓。閘極導電層205可設置在閘極隔離層203上。閘極導電層205可具有一厚度，係介於大約10Å到大約200Å之間。閘極導電層205的上表面可位在與閘極隔離層203相同的一垂直高度處。舉例來說， 閘極導電層205可由一導電材料所製，例如多晶矽(polycrystalline silicon)、多晶矽鍺(polycrystalline silicon germanium)、金屬氮化物、金屬矽化物、金屬氧化物、金屬或其組合。舉例來說，金屬氮化物可為氮化鎢(tungsten nitride)、氮化鉬(molybdenum nitride)、氮化鈦(titanium nitride)或氮化鉭(tantalum nitride)。舉例來說，金屬矽化物可為矽化鎢(tungsten silicide)、矽化鈦(titanium silicide)、矽化鈷(cobalt silicide)、矽化鎳(nickel silicide)、矽化鉑(platinum silicide)或矽化鉺(erbium silicide)。舉例來說，金屬氧化物可為氧化釕(ruthenium oxide)或氧化銦錫(indium tin oxide)。舉例來說，金屬可為鎢、鈦、鋁、銅、鉬、鎳或鉑。閘極導電層205可用於調整閘極結構201的一功函數(work function)。
請參考圖1到圖3，在所述的實施例中，閘極填充層207可設置在閘極導電層205中。閘極填充層207的一上表面可與閘極導電層205的上表面位在相同的一垂直高度處。舉例來說，閘極填充層207可由鎢或鋁所製。閘極填充層207可用於填滿由閘極導電層205所形成之空間。
請參考圖1到圖3，在所述的實施例中，對於每一個閘極結構201而言，二下蝕刻終止層211可設置在突出部107P的上表面上。二下蝕刻終止層211可分別對應設置在鄰近閘極結構201之兩側的下部處。尤其是，二下蝕刻終止層211可設置在鄰近閘極隔離層203之側壁的下部處。閘極隔離層203的側壁可相對閘極導電層205設置。二下蝕刻終止層211的上表面可位在一垂直高度，係低於閘極隔離層203之上表面的一垂直高度。應當理解，二下蝕刻終止層211可沿著第二方向Y延伸(為了簡潔起見，此實施例並未表示在圖1中的頂視圖中)。舉例來說，二下蝕刻終止層211可由下列材料所製：摻碳氧化物(carbon-doped oxide)、吸收碳的氧 化物(carbon incorporated silicon oxide)、鳥胺酸去羧化酶(ornithine decarboxylase)或摻雜氮的碳化矽(nitrogen-doped silicon carbide)。
請參考圖1到圖3，在所述的實施例中，複數個多孔間隙子213可設置在鄰近複數個閘極結構201的側邊處。從頂視圖來看，複數個多孔間隙子213可沿著第二方向Y延伸。對於每一個閘極結構201而言，二個多孔間隙子213可設置在鄰近閘極結構201的兩側處。二個多孔間隙子213可分別對應設置在二下蝕刻終止層211上。二多孔間隙子213的上表面可位在與閘極隔離層203之上表面相同的一垂直高度處。二個多孔間隙子213可由一能量可移除材料所製，將於後詳述。對於每一個多孔間隙子213而言，多孔間隙子213可包括一骨架(skeleton)以及複數個空的空間，而複數個空的空間係設置在骨架之間。複數個空的空間可相互連接，並可充填有空氣。舉例來說，骨架可包括氧化矽或甲基矽酸鹽(methylsilsesquioxane)。二多孔間隙子213可具有一孔隙率(porosity)，係介於25%到100%之間。應當理解，當孔隙率為100%時，其意味著多孔間隙子213僅包括一個空的空間且多孔間隙子可當作是一氣隙。在一些實施例中，二多孔間隙子213的孔隙率可介於45%到95%之間。複數個多孔間隙子213可用於電性絕緣複數個閘極結構201與其他導電特徵，而其他導電特徵係例如複數個源極/汲極區301。此外，多孔間隙子213之複數個空的空間可充填有空氣。因此，舉例來說，多孔間隙子213的一介電常數可大大地低於由氧化矽所製的一間隙子。因此，多孔間隙子213可大大地降低閘極結構201與鄰近導電特徵之間的寄生電容(parasitic capacitance)，而該等導電特徵係例如複數個源極/汲極區301。意即，多孔間隙子213可大大地減輕由閘極結構所產生的電子訊號與施加到閘極結構的電子訊號之 間的一干擾(interference)。
能量可移除材料可包含一材料，例如一熱可分解材料(thermal decomposable material)、一光可分解材料(photonic decomposable material)、一電子束可分解材料(e-beam decomposable material)或其組合。舉例來說，能量可分解材料可包括一基礎材料(base material)以及一可分解成孔劑材料(decomposable porogen material)，而該可分解成孔劑材料係在暴露在一能量源時而被犧牲地移除。
從如圖1的頂視圖來看，複數個源極/汲極區301可分別對應設置在鄰近複數個閘極結構201的側邊處，而該複數個閘極結構201係具有複數個多孔間隙子213插置在其間。從如圖2的剖視圖來看，該等源極/汲極區301可設置在該等凹陷部107R的上表面上。該等源極/汲極區301的上表面可位在一垂直高度，係低於二多孔間隙子213之上表面的垂直高度。該等源極/汲極區301之上表面的垂直高度係可高於二下蝕刻終止層211之上表面的垂直高度。從如圖3的其他剖視圖來看，該等源極/汲極區301具有一五邊形形狀。該等源極/汲極區301的底部可具有與該等凹陷部107R相同的一寬度。舉例來說，複數個源極/汲極區301可由矽鍺或碳化矽所製。矽鍺的一晶格常數(lattice constant)係大於矽的晶格常數。碳化矽的一晶格常數係小於矽的晶格常數。由矽鍺或碳化矽所製的複數個源極/汲極區301係可施加一壓縮力(compressive stress)或伸展力(tensile stress)到複數個鰭件107，並改善在該等通道中之載子的移動率(mobility)。
請參考圖1到圖3，在所述的實施例中，複數個覆蓋層303可分別對應設置在複數個源極/汲極區301上。複數個覆蓋層303的上表面 可位在一垂直高度，係介於二多孔間隙子213之上表面的垂直高度與二下蝕刻終止層211之上表面的垂直高度之間。從圖3中的剖視圖來看，排除源極/汲極區301之底部，覆蓋層303可設置在源極/汲極區301之外表面上。舉例來說，複數個覆蓋層303可由下列材料所製：矽化鈦、矽化鎳、矽化鎳鉑(nickel platinum silicide)、矽化鉭或矽化鈷。複數個覆蓋層303可用於降低複數個源極/汲極區301與複數個接觸點305之間的接觸電阻(contact resistance)，將於後詳述。此外，相較於複數個源極/汲極區301，複數個覆蓋層303可具有較低電阻。因此，在半導體元件100A的一操作中，大部分的電流可流經覆蓋層303而到達鰭件107，且僅一小部分的電流可流經源極/汲極區301而到達鰭件107。因此，半導體元件100A的操作電流消耗可以是低的。
請參考圖1到圖3，在所述的實施例中，第一隔離層401可設置在複數個覆蓋層303與絕緣層105上。第一隔離層401可包圍複數個覆蓋層303以及複數個多孔間隙子213之側壁的上部。舉例來說，第一隔離層401可由以下材料所製：氮氧化矽、氧化氮化矽、矽碳(silicon carbon)、氧化矽或氮化矽。或者是，在其他實施例中，舉例來說，第一隔離層401可由低介電常數(low-k)的介電材料所製，而該低介電常數的介電材料具有以下原子：矽、碳(C)、氧、硼(B)、磷(P)、氮(N)或氫(H)。舉例來說，低介電常數之介電材料的介電常數係介於大約2.4到大約3.5之間，其係取決於前述原子的莫耳分率(mole fraction)。第一隔離層401可具有一機械強度(mechanical strength)，其係足以支撐複數個多孔間隙子213或足以避免複數個多孔間隙子213崩塌(collapsing)。
請參考圖1到圖3，在所述的實施例中，第二隔離層403可 設置在第一隔離層401與複數個閘極結構201上。第二隔離層403可由與第一隔離層401相同的一材料所製，但並不以此為限。
請參考圖1到圖3，在所述的實施例中，複數個接觸點305可設置來穿經第二隔離層403與第一隔離層401，並分別對應設置在複數個覆蓋層303上。舉例來說，複數個接觸點305可由以下材料所製：鎢、銅、鈷、釕或鉬所製。
圖4到圖8為依據本揭露一些實施例中各個半導體元件100B、100C、100D、100E、100F類似於圖2的剖視示意圖。圖9為依據本揭露一些實施例中一種半導體元件100G的頂視示意圖。圖10為沿圖9中沿剖線A-A’的剖視示意圖。
請參考圖4，在半導體元件100B中，二多孔間隙子213B可設置在突出部107P的一上表面上。請參考圖5，在半導體元件100C中，每一鰭件107C可不具有任何凹陷部。該等源極/汲極區301C的底部可位在一垂直高度，係與閘極隔離層203之一底部的一垂直高度相同。
請參考圖6，半導體元件100D可包括一多孔蓋層209。多孔蓋層209可設置在閘極隔離層203之上表面上、閘極導電層205的上表面上以及閘極填充層207的上表面上。多孔蓋層209可設置在二多孔間隙子213之間，並設置在第二隔離層403下方。多孔蓋層209可具有一孔隙率，係介於25%到100%之間。在一些實施例中，多孔蓋層209的孔隙率可介於45%到95%之間。多孔蓋層209可具有與該等多孔間隙子213相同的結構特徵，並可大大地降低閘極結構201與設置在閘極結構201上的導電特徵之間的寄生電容。在一些實施例中，二多孔間隙子213與多孔蓋層209一體成形為一多孔介電結構。
請參考圖7，半導體元件100E可包括複數個接觸點襯墊307。複數個接觸點襯墊307可分別對應設置在複數個接觸點305與複數個覆蓋層303之間。接觸點襯墊307可當作是在接觸點305的形成期間，用於其下層結構(意即覆蓋層303與源極/汲極區301)的一保護層。接觸點襯墊307亦可當作是在接觸點305與覆蓋層303之間或是接觸點305與源極/汲極區301之間的一黏著層。
請參考圖8，在半導體元件100F中，每一鰭件107F可不具任何凹陷部。該等源極/汲極區301F可設置在鰭件107F中，並分別對應鄰近二多孔間隙子213設置。該等源極/汲極區301F可包含摻雜有多個摻雜物的矽，或是摻雜有多個摻雜物的矽鍺。該等摻雜物可為磷、砷、銻(antimony)、硼或銦(indium)。
請參考圖9及圖10，在半導體元件100G中，源極/汲極區301G可具有一正方形形狀。覆蓋層303G可設置在源極/汲極區301之一底部、源極/汲極區301的側壁以及源極/汲極區301之一上表面的一部份上。或者是，在其他實施例中，源極/汲極區301可具有一矩形形狀、一鑽石形狀、一圓形形狀或具有大於五個側邊的形狀。
應當理解，術語「正在形成(forming)」、「已經形成(formed)」或「形成(form)」可意味著並包括產生(creating)、建立(building)、圖案化(patterning)、植入(implanting)或沉積(depositing)一零件(element)、一摻雜物(dopant)或一材料的任何方法。製備方法(forming methods)的例子可包括原子層沉積(atomic layer deposition)、化學氣相沉積(chemical vapor deposition)、物理氣相沉積(physical vapor deposition)、噴濺(sputtering)、共噴濺(co-sputtering)、旋轉塗佈(spin coating)、擴散(diffusing)、沉積(depositing)、生長(growing)、植入(implantation)、微影(photolithography)、乾蝕刻(dry etching)與濕蝕刻(wet etching)，但並不以此為限。
圖11為依據本揭露一些實施例中一種半導體元件100A之製備方法10的流程示意圖。圖12為依據本揭露一實施例中一中間半導體元件的頂視示意圖。圖13為依據本揭露一實施例中繪示對於製備該半導體元件100A之一流程的一部分並沿圖12之剖線A-A’的剖視示意圖。圖14為依據本揭露一實施例中繪示對於製備該半導體元件100A之一流程的一部分並沿圖12之剖線B-B’的剖視示意圖。
請參考圖11到圖14，在步驟S11，在所述的實施例中，可提供一基底101，且一第一終止層103、一絕緣層105以及複數個鰭件107可形成在基底101上。第一終止層103可形成在基底101上。一半導體層(圖未示)可形成在第一終止層103上，並可蝕刻直到第一終止層103的一上表面暴露以形成複數個鰭件107為止。因為蝕刻製程停止在第一終止層103的上表面處，所以複數個鰭件107的一高度係可接近等於半導體層的一厚度，以使半導體層的厚度可被有效地控制。因此，複數個鰭件107的高度以及因此半導體元件100A的通道寬度可依據電路設計的需要而被有效地控制，藉此獲得良好的元件效能。
舉例來說，半導體層可為一矽層，並可磊晶地生長在第一終止層103上。在一些實施例中，光阻材料(圖未示)的一層係可沉積在半導體層上，並可圖案化與顯影以移除光阻材料的一部份。餘留的光阻材料可在接下來的半導體製程期間保護下層材料，而半導體製程係例如一蝕刻製程。應當理解，例如一氧化矽遮罩或一氮化矽遮罩的其他遮罩亦可使用 在蝕刻製程中。
請參考圖14，可沉積一隔離材料以充填在複數個鰭件107之間的溝槽，並形成絕緣層105，而隔離材料係例如氮化矽、氧化矽、氮氧化矽或氧化氮化矽。可凹陷絕緣層105的上部以暴露複數個鰭件107的上部。一凹陷製程可包括一選擇性蝕刻(selective etching)製程。
圖15為依據本揭露一實施例中一中間半導體元件的頂視示意圖。圖16為依據本揭露一實施例中繪示對於製備該半導體元件100A之一流程的一部分並沿圖15之剖線A-A’的剖視示意圖。圖17為依據本揭露一實施例中繪示對於製備該半導體元件100A之一流程的一部分並沿圖15之剖線B-B’的剖視示意圖。圖18到圖25為依據本揭露一實施例中繪示對於製備該半導體元件100A之一流程的一部分並沿圖15之剖線A-A’的剖視示意圖。
請參考圖11以及圖15到圖17，在步驟S13，在所述的實施例中，複數個虛擬(dummy)閘極結構501可形成在絕緣層105與複數個鰭件107上。每一虛擬閘極結構501可包括一虛擬閘極下層503以及一虛擬閘極遮罩層505。虛擬閘極下層503可形成在絕緣層105與複數個鰭件107上。舉例來說，虛擬閘極下層503可由多晶矽所製。虛擬閘極遮罩層505可形成在虛擬閘極下層503上。舉例來說，虛擬閘極遮罩層505可由以下材料所製：氮化矽、氮氧化矽、氧化氮化矽、氧化鋁或氧化鋯。
請參考圖11、圖18以及圖19，在步驟S15，在所述的實施例中，多個第一虛擬間隙子507以及多個第二虛擬間隙子509可形成在鄰近虛擬閘極結構501處。請參考圖18，形成一第一虛擬間隙子材料601的一層以覆蓋鰭件107、虛擬閘極下層503的側壁、虛擬閘極遮罩層505的側 壁以及虛擬閘極遮罩層505的一上表面。舉例來說，第一虛擬間隙子材料601可為以下材料所製：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氧化鋁或氧化鋯。可形成一第二虛擬間隙子材料603的一層以覆蓋第一虛擬間隙子材料601的該層。舉例來說，第二虛擬間隙子材料602可為以下材料所製：氧化矽、氮化矽、氮氧化矽、氧化氮化矽、氧化鋁或氧化鋯。第一虛擬間隙子材料601可不同於第二虛擬間隙子材料602。
請參考圖19，可執行一第一蝕刻製程以移除第二虛擬間隙子材料603的一些部分，並形成二第二虛擬間隙子509以鄰近虛擬閘極結構501的側邊處。第一蝕刻製程對於第二虛擬間隙子材料603可具有一蝕刻選擇性。一蝕刻製程的選擇性一般可表示成蝕刻率的比率。舉例來說，若是蝕刻一材料快於其他材料25倍的話，則蝕刻製程可描述成具有25：1的選擇性或簡單表示成25。在這方面，較高的比率或數值係表示較有選擇性的蝕刻製程。在第一蝕刻製程中，對於第二虛擬間隙子材料603的一蝕刻率係可大於第一虛擬間隙子材料601的一蝕刻率、虛擬閘極遮罩層505的一蝕刻率以及鰭件107的一蝕刻率。第一蝕刻製程的選擇性可大於或等於大約10、大於或等於大約12、大於或等於大約15、大於或等於大約20，或者是大於或等於大約25。
請參考圖19，可執行一第二蝕刻製程以移除第一虛擬間隙子材料601的一些部分，並形成二第一虛擬間隙子507以鄰近虛擬閘極結構501的側邊處。第二蝕刻製程對於第一虛擬間隙子材料601可具有一蝕刻選擇性。在第二蝕刻製程中，對於第一虛擬間隙子材料601的一蝕刻率可大於第二虛擬間隙子材料603的一蝕刻率、虛擬閘極遮罩層505的一蝕刻率以及鰭件107的一蝕刻率。第二蝕刻製程的選擇性可大於或等於10、 大於或等於大約12、大於或等於大約15、大於或等於大約20，或者是大於或等於大約25。
請參考圖11以及圖20到圖22，在步驟S17，在所述的實施例中，二下蝕刻終止層211可分別對應形成在二第一虛擬間隙子507下方。請參考圖20，二第二虛擬間隙子509可當作是一蝕刻遮罩。可執行一側向凹陷(lateral recess)製程以移除二第一虛擬間隙子507的一些部分，並同時形成該等第一虛擬間隙子507的凹陷部507R。舉例來說，側向凹陷製程可為一等向性(isotropic)濕蝕刻製程。
請參考圖21，一下蝕刻終止層材料605的一層係可沉積在該等第一虛擬間隙子507的凹陷部507R中，並形成在二第一虛擬間隙子507、二第二虛擬間隙子509以及虛擬閘極遮罩層505上。舉例來說，下蝕刻終止層材料605可由以下材料所製：摻碳氧化物、吸收碳的氧化物、鳥胺酸去羧化酶或摻雜氮的碳化矽。舉例來說，下蝕刻終止層材料605之該層的沉積係可使用化學氣相沉積、電漿加強化學氣相沉積、原子層沉積、物理氣相沉積或旋塗(spin-on)沉積來執行。請參考圖22，可執行一回蝕製程(etch-back process)以移除下蝕刻終止層材料605之該層的一些部分，並同時形成二下蝕刻終止層211。回蝕製程可為一非等向性蝕刻製程，例如反應式離子蝕刻(reactive ion etching)或濕蝕刻。回蝕製程一般可能難於控制精確度。然而，二第二虛擬間隙子509可在回蝕製程期間保護二第一虛擬間隙子507，以便可以精確控制這些特徵的長度並進行一致的生產。
請參考圖11、圖23以及圖24，在步驟S19，在所述的實施例中，可移除二第二虛擬間隙子509，並凹陷複數個鰭件107。請參考圖23，可藉由一第一蝕刻製程以移除二第二虛擬間隙子509。在第一蝕刻製 程中，對於二第二虛擬間隙子509的一蝕刻率可大於二第一虛擬間隙子507的一蝕刻率、虛擬閘極遮罩層505的一蝕刻率、二下蝕刻終止層211的一蝕刻率以及鰭件107的一蝕刻率。請參考圖24，可執行一第二蝕刻製程在鰭件107鄰近閘極結構201的側邊處的該等凹陷部。在第二蝕刻製程之後，鰭件107可具有一突出部107P以及多個凹陷部107R，該等凹陷部107R係鄰近突出部107P設置。在第二蝕刻製程中，對於鰭件107的一蝕刻率係可大於二第一虛擬間隙子507的一蝕刻率、虛擬閘極遮罩層505的一蝕刻率以及二下蝕刻終止層211的一蝕刻率。
請參考圖11以及圖25，在步驟S21，在所述的實施例中，複數個源極/汲極區301可分別對應形成在該等凹陷部107R上，並鄰近複數個虛擬閘極結構501。複數個源極/汲極區301可藉由一磊晶生長(epitaxial growth)製程所形成。複數個源極/汲極區301可在磊晶生長製程期間原位(in situ)摻雜或者是在磊晶生長製程之後使用一植入製程進行摻雜。複數個源極/汲極區301可包含矽與多個摻雜物，而摻雜物係例如磷、砷、銻(antimony)、硼或銦(indium)。複數個源極/汲極區301可具有一摻雜濃度，係介於大約1E19atoms/cm3到5E21atoms/cm3之間。可執行一退火(annealing)製程以激活(activate)複數個源極/汲極區301。退火製程可具有一製程溫度，係介於大約800℃到1250℃之間。退火製程可具有一製程時間，係介於大約1ms到大約500ms之間。舉例來說，退火製程可為一快速熱退火(rapid thermal anneal)、一雷射尖峰退火(laser spike anneal)或是一閃光燈退火(flash lamp anneal)。
圖26為依據本揭露一實施例中一中間半導體元件的頂視示意圖。圖27為依據本揭露一實施例中繪示對於製備該半導體元件100A之 一流程的一部分並沿圖26之剖線A-A’的剖視示意圖。圖28為依據本揭露一實施例中繪示對於製備該半導體元件100A之一流程的一部分並沿圖26之剖線B-B’的剖視示意圖。
請參考圖11、圖27以及圖28，在步驟S23，在所述的實施例中，複數個覆蓋層303可分別對應形成在複數個源極/汲極區301上，且一第一隔離層401可形成在複數個覆蓋層303與絕緣層105上。對於複數個覆蓋層303的形成而言，一金屬層可沉積在複數個源極/汲極區301上，並可執行一熱處理(thermal treatment)。舉例來說，金屬層可包含鈦、鎳、鉑、鉭或鈷。在熱處理期間，金屬層的金屬原子可與複數個源極/汲極區301的矽原子進行化學反應，以形成複數個覆蓋層303。複數個覆蓋層303可包含矽化鈦(titanium silicide)、矽化鎳(nickel silicide)、矽化鎳鉑(nickel platinum silicide)、矽化鉭(tantalum silicide)或矽化鈷(cobalt silicide)。熱處理可為一動態表面退火(dynamic surface annealing)製程，並可造成源極/汲極區301的一淺深度區(shallow-depth region)，以達到一矽化溫度(silicidation temperature)。在熱處理之後，可執行一清洗製程(cleaning process)，以移除未反應的金屬層。清洗製程可使用蝕刻劑(etchant)，例如過氧化氫(hydrogen peroxide)以及一標準清洗-1(SC-1，Standard Clean 1)溶液。
請參考圖27及圖28，一隔離材料層可沉積在複數個覆蓋層303、絕緣層105、複數個虛擬閘極結構501以及該等第一虛擬間隙子507上。沉積製程可為一化學氣相沉積、一電漿加強化學氣相沉積或一噴濺沉積。隔離材料可具有一介電常數，係介於大約2.4到大約3.5之間。為了移除多餘材料、提供一大致平坦表面給接下來的處理步驟以及共形地形成第 一隔離層401，可執行一平坦化製程，直到虛擬閘極遮罩層505暴露為止，而平坦化製程係例如化學機械研磨。
圖29為依據本揭露一實施例中一中間半導體元件的頂視示意圖。圖30到圖35為依據本揭露一實施例中繪示對於製備該半導體元件之一流程的一部分並沿圖29之剖線A-A’的剖視示意圖。
請參考圖11以及圖29到圖31，在步驟S25，在所述的實施例中，移除複數個虛擬閘極結構501，並可在原位形成複數個閘極結構201。請參考圖29及圖30，虛擬閘極遮罩層505與虛擬閘極下層503係可藉由一多步驟蝕刻製程而移除。在虛擬閘極結構501移除之後，可在原位形成一第一溝槽701；換言之，第一溝槽701可形成在先前被虛擬閘極結構501所佔用的位置處。請參考圖31，閘極結構201可形成在第一溝槽701中。閘極結構201可包括一閘極隔離層203、一閘極導電層205以及一閘極填充層207。閘極隔離層203可藉由一沉積製程而形成在第一溝槽701中，沉積製程係例如化學氣相沉積、物理氣相沉積、原子層沉積、熱處理、臭氧氧化法(ozone oxidation)或其組合。
請參考圖31，閘極導電層205可藉由其他沉積製程而形成在閘極隔離層203上，該其他沉積製程係適於沉積導電材料，例如化學氣相沉積或噴濺沉積。閘極填充層207可藉由其他沉積製程而形成在閘極導電層205上，該其他沉積製程係類似於閘極導電層205的沉積。可執行一平坦化製程，以提供一大致平坦表面給接下來的處理步驟，而平坦化製程係例如化學機械研磨。
請參考圖11以及圖32，在步驟S27，在所述的實施例中，可移除二第一虛擬間隙子507，並在原位形成多個第二溝槽703。二第一 虛擬間隙子507可藉由一蝕刻製程而移除。在蝕刻製程之前，一閘極遮罩層(圖未示)可形成在閘極結構201上，以保護閘極結構201。在蝕刻製程中，二第一虛擬間隙子507的一蝕刻率係可大於第一隔離層401的一蝕刻率、閘極遮罩層的一蝕刻率以及二下蝕刻終止層211的一蝕刻率。
請參考圖11、圖33以及圖34，在步驟S29，在所述的實施例中，一能量可移除材料607可沉積在該等第二溝槽703中，並可執行一能量處理20，以形成二多孔間隙子213在該等第二溝槽703中。請參考圖33，一能量可移除材料607可沉積在該等第二溝槽703中。能量可移除材料607可包含一材料，例如一熱可分解(thermal decomposable)材料、一光可分解(photonic decomposable)材料、一電子束可分解(e-beam decomposable)材料或其組合。舉例來說，能量可移除材料607可包括一基礎材料(base material)以及一可分解成孔劑材料(decomposable porogen material)，而可分解成孔劑材料係在暴露在一能量源時而被犧牲地移除。基礎材料可包含以甲基矽酸鹽(methylsilsesquioxane)為主的材料。可分解多孔劑材料可包含一多孔劑有機化合物，其係提供孔隙率給能量可移除材料的基礎材料。能量處理20可藉由應用能量源在圖33中的中間半導體元件(intermediate semiconductor device)來執行。能量源可包括熱、光或其組合。當使用熱當作能量源時，能量處理的一溫度可介於大約800℃到大約900℃之間。當使用光當作能量源時，係可應用一紫外光(ultraviolet light)。能量處理20可從能量可移除材料而移除可分解多孔劑材料，以產生空的空間(多個孔洞(pores))，並保留基礎材料。
或者是，在其他實施例中，基礎材料可為氧化矽。可分解多孔劑材料可包含化合物，而化合物係包括多個不飽和鍵(unsaturated bonds)，例如雙鍵或三鍵。在能量處理20期間，可分解多孔劑材料的不飽和鍵係可交聯(cross-link)基礎材料的氧化矽。因此，可分解多孔劑材料可縮小並產生多個空的空間，並保留基礎材料。該等空的空間係可填滿空氣，以使該等空的空間之一介電常數可為非常的低。
在一些實施例中，能量可移除材料可包括相對高濃度的可分解多孔劑材料以及相對低濃度的基礎材料，但並不以此為限。舉例來說，能量可移除材料607可包含大約75%或更高的可分解多孔劑材料以及大約25%或更低的基礎材料。在其他例子中，能量可移除材料607可包含大約95%或更高的可分解多孔劑材料以及大約5%或更低的基礎材料。在其他的例子中，能量可移除材料607可包含100%的可分解多孔劑材料，而不使用基礎材料。在其他的例子中，能量可移除材料607可包含大約45%或更高的可分解多孔劑材料以及大約55%或更低的基礎材料。
請參考圖34，在能量處理20之後，在該等第二溝槽703中的能量可移除材料607係轉變成二多孔間隙子213。基礎材料可轉變成二多孔間隙子213的一骨架(skeleton)，而該等空的空間係可分佈在二多孔間隙子213的骨架之間。依據能量可移除材料607的組成成分，二多孔間隙子213可具有45%、75%、95%或100%的一孔隙率。在能量處理20之後，可執行一平坦化製程，以提供一大致平坦表面給接下來的處理步驟，而平坦化製程係例如化學機械研磨。
請參考圖11以及圖35，在步驟S31，在所述的實施例中，一第二隔離層403可形成在第一隔離層401上，且複數個接觸點305可分別對應形成在複數個覆蓋層303上。第二隔離層403可藉由類似於形成第一隔離層401的一程序所形成。可執行一微影製程以界定出複數個接觸點 305的位置。在微影製程之後，可執行一蝕刻製程，例如一非等向性乾蝕刻製程，以形成複數個接觸點開孔，該等接觸點開孔係穿經第二隔離層403與第一隔離層401。一導電材料可藉由一沉積製程而沉積進入複數個導電開孔，該導電材料係例如鎢、銅、鈷、釕或鉬。在沉積製程之後，可執行一平坦化製程，以移除多餘材料、提供一大致平坦表面給接下來的處理步驟以及共形地形成複數個接觸點305，而平坦化製程係例如化學機械研磨。
本揭露之一實施例提供一種半導體元件，包括一基底；一閘極結構，位在該基底上；二源極/汲極區，位在鄰近該閘極結構的兩側處；二多孔間隙子，位在該等源極/汲極區與該閘極結構之間，其中該二多孔間隙子的一孔隙率介於大約25%到大約100%之間；一多孔蓋層，位在該閘極結構上，並位在該二多孔間隙子之間，其中該多孔蓋層的一孔隙率介於大約25%到大約100%之間；以及一隔離層，設置在該二多孔間隙子與該多孔蓋層上。
本揭露之另一實施例提供一種半導體元件，包括：一基底；一閘極結構，位在該基底上；二源極/汲極區，位在鄰近該閘極結構的兩側處；一多孔介電結構，包括二間隙子部以及一蓋部，其中該二間隙子部位在該等源極/汲極區與該閘極結構之間，而該蓋部位在該閘極結構上，並位在該二間隙子部之間；以及一隔離層，設置在該二多孔間隙子與該多孔蓋層上。
由於本揭露該半導體元件的設計，可以降低在閘極結構與該等源極/汲極區域之間的耦合電容；以便降低半導體元件的一電阻-電容延遲。此外，由於覆蓋層的存在，亦可降低半導體元件的一操作電流消 耗。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
100A:半導體元件 101:基底 103:第一終止層 107:鰭件 107P:突出部 107R:凹陷部 201:閘極結構 203:閘極隔離層 205:閘極導電層 207:閘極填充層 211:下蝕刻終止層 213:多孔間隙子 301:源極/汲極區 303:覆蓋層 305:接觸點 401:第一隔離層 403:第二隔離層 Z:方向

Claims (19)

  1. 一種半導體元件，包括：一基底；一閘極結構，位在該基底上；二源極/汲極區，位在鄰近該閘極結構的兩側處；二多孔間隙子，位在該等源極/汲極區與該閘極結構之間，其中該二多孔間隙子的一孔隙率介於大約25%到大約100%之間；一多孔蓋層，位在該閘極結構上，並位在該二多孔間隙子之間，其中該多孔蓋層的一孔隙率介於大約25%到大約100%之間；以及一隔離層，設置在該二多孔間隙子與該多孔蓋層上。
  2. 如請求項1所述之半導體元件，還包括二下蝕刻終止層，位在該二多孔間隙子下方。
  3. 如請求項1所述之半導體元件，還包括一鰭件，位在該閘極結構與該基底之間。
  4. 如請求項3所述之半導體元件，其中該鰭件包括一突出部以及二凹陷部，該二凹陷部位在鄰近該突出部的兩側處，其中該突出部的一上表面位在一垂直高度，係高於該等凹陷部之上表面的一垂直高度，該閘極結構位在該突出部上，且該二源極/汲極區位在該等凹陷部上。
  5. 如請求項3所述之半導體元件，還包括一第一終止層，位在該鰭件與該基底之間。
  6. 如請求項5所述之半導體元件，其中該第一終止層具有一厚度，係介於1nm到50nm之間。
  7. 如請求項6所述之半導體元件，還包括複數個覆蓋層，位在該二源極/汲極區上，其中該複數個覆蓋層係由金屬矽化物所製。
  8. 如請求項7所述之半導體元件，其中該閘極結構包括一閘極隔離層、一閘極導電層以及一閘極填充層，該閘極隔離層位在該突出部上，該閘極導電層位在該閘極隔離層上，該閘極填充層位在該閘極導電層上。
  9. 如請求項8所述之半導體元件，還包括複數個接觸點，位在該複數個覆蓋層上，其中該複數個接觸點係由鎢、銅、鈷、釕或鉬所製。
  10. 如請求項9所述之半導體元件，還包括複數個接觸點襯墊，位在該複數個接觸點與該複數個覆蓋層之間，其中該複數個接觸點襯墊係由金屬氮化物所製。
  11. 一種半導體元件，包括：一基底；一閘極結構，位在該基底上； 二源極/汲極區，位在鄰近該閘極結構的兩側處；一多孔介電結構，包括二間隙子部以及一蓋部，其中該二間隙子部位在該等源極/汲極區與該閘極結構之間，而該蓋部位在該閘極結構上，並位在該二間隙子部之間；一隔離層，設置在該二多孔間隙子與該多孔蓋層上；以及二下蝕刻終止層，位在該二多孔間隙子下方。
  12. 如請求項11所述之半導體元件，其中該多孔結構具有一孔隙率，介於大約25%到大約100%之間。
  13. 如請求項11所述之半導體元件，還包括一鰭件，位在該閘極結構與該基底之間。
  14. 如請求項13所述之半導體元件，其中該鰭件包括一突出部以及二凹陷部，該二凹陷部位在鄰近該突出部的兩側處，其中該突出部的一上表面位在一垂直高度，係高於該等凹陷部之上表面的一垂直高度，該閘極結構位在該突出部上，且該二源極/汲極區位在該等凹陷部上。
  15. 如請求項14所述之半導體元件，還包括一第一終止層，位在該鰭件與該基底之間。
  16. 如請求項15所述之半導體元件，還包括複數個覆蓋層，位在該二源極/汲極區上，其中該複數個覆蓋層係由金屬矽化物所製。
  17. 如請求項16所述之半導體元件，其中該閘極結構包括一閘極隔離層、一閘極導電層以及一閘極填充層，該閘極隔離層位在該突出部上，該閘極導電層位在該閘極隔離層上，該閘極填充層位在該閘極導電層上。
  18. 如請求項17所述之半導體元件，還包括複數個接觸點，位在該複數個覆蓋層上，其中該複數個接觸點係由鎢、銅、鈷、釕或鉬所製。
  19. 如請求項18所述之半導體元件的製備方法，還包括複數個接觸點襯墊，位在該複數個接觸點與該複數個覆蓋層之間，其中該複數個接觸點襯墊係由金屬氮化物所製。
TW109146681A 2020-02-11 2020-12-29 具有多孔介電結構的半導體元件 TWI749971B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/788,101 US11217664B2 (en) 2020-02-11 2020-02-11 Semiconductor device with porous dielectric structure
US16/788,101 2020-02-11

Publications (2)

Publication Number Publication Date
TW202131450A TW202131450A (zh) 2021-08-16
TWI749971B true TWI749971B (zh) 2021-12-11

Family

ID=77176943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109146681A TWI749971B (zh) 2020-02-11 2020-12-29 具有多孔介電結構的半導體元件

Country Status (3)

Country Link
US (1) US11217664B2 (zh)
CN (1) CN113257812A (zh)
TW (1) TWI749971B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201644053A (zh) * 2015-06-15 2016-12-16 台灣積體電路製造股份有限公司 包括具有間隙或空隙的閘極間隔物的器件及其形成方法
WO2017014725A1 (en) * 2015-07-17 2017-01-26 Intel Corporation Transistor with airgap spacer
TW201735167A (zh) * 2016-01-07 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置結構及其製造方法
US20170323824A1 (en) * 2016-05-05 2017-11-09 United Microelectronics Corp. Semiconductor device and method for fabricating the same
TW201916256A (zh) * 2017-09-29 2019-04-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100508296B1 (ko) * 2002-02-01 2005-08-17 세이코 엡슨 가부시키가이샤 회로 기판, 전기 광학 장치 및 전자 기기
KR100553703B1 (ko) * 2003-10-01 2006-02-24 삼성전자주식회사 반도체 소자 및 그 형성 방법
KR20120130315A (ko) * 2011-05-20 2012-11-30 브로드콤 코포레이션 결합 기판 하이-ｋ 금속 게이트 디바이스 및 산화물-폴리실리콘 게이트 디바이스, 및 이를 제조하는 공정
KR102317651B1 (ko) * 2015-04-14 2021-10-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102354473B1 (ko) * 2015-06-15 2022-01-24 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN107293588A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10134866B2 (en) * 2017-03-15 2018-11-20 International Business Machines Corporation Field effect transistor air-gap spacers with an etch-stop layer
CN109427653B (zh) * 2017-08-31 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109509721B (zh) * 2017-09-14 2021-05-25 联华电子股份有限公司 半导体元件及其制作方法
US11011617B2 (en) * 2018-03-23 2021-05-18 International Business Machines Corporation Formation of a partial air-gap spacer
CN110400751B (zh) * 2018-04-25 2024-04-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US10833165B2 (en) * 2018-04-30 2020-11-10 International Business Machines Corporation Asymmetric air spacer gate-controlled device with reduced parasitic capacitance
US10910488B2 (en) * 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
US10692773B2 (en) * 2018-06-29 2020-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Forming nitrogen-containing low-K gate spacer
US11276694B2 (en) * 2018-09-24 2022-03-15 Intel Corporation Transistor structure with indium phosphide channel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201644053A (zh) * 2015-06-15 2016-12-16 台灣積體電路製造股份有限公司 包括具有間隙或空隙的閘極間隔物的器件及其形成方法
WO2017014725A1 (en) * 2015-07-17 2017-01-26 Intel Corporation Transistor with airgap spacer
TW201735167A (zh) * 2016-01-07 2017-10-01 台灣積體電路製造股份有限公司 半導體裝置結構及其製造方法
US20170323824A1 (en) * 2016-05-05 2017-11-09 United Microelectronics Corp. Semiconductor device and method for fabricating the same
TW201916256A (zh) * 2017-09-29 2019-04-16 台灣積體電路製造股份有限公司 半導體裝置的形成方法

Also Published As

Publication number Publication date
US20210249507A1 (en) 2021-08-12
TW202131450A (zh) 2021-08-16
US11217664B2 (en) 2022-01-04
CN113257812A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN203733804U (zh) 晶体管
KR101374461B1 (ko) 반도체 소자의 접촉 구조
TW202141736A (zh) 具有降低電容耦合之氣隙的半導體記憶體元件及其製備方法
TW202118058A (zh) 半導體裝置
TWI779616B (zh) 具有石墨烯系元素的半導體元件及其製備方法
CN102760669A (zh) 具有埋入式位线及垂直晶体管的存储装置以及其制作方法
CN102779756A (zh) 半导体功率装置的制作方法
TW202143442A (zh) 具有多孔介電結構的半導體元件及其製備方法
TWI886411B (zh) 半導體結構的形成方法
TWI749971B (zh) 具有多孔介電結構的半導體元件
TWI763227B (zh) 具有遞變多孔介電結構的半導體元件
TWI793452B (zh) 具有多尺寸閘極結構的半導體元件及其製備方法
TWI793520B (zh) 半導體元件及其製備方法
TWI756833B (zh) 具有多孔介電結構的半導體元件及其製備方法
US20230352588A1 (en) Semiconductor device and method for fabricating the same
US20260040607A1 (en) Semiconductor device and method for fabricating the same
TW202228250A (zh) 具有可程式化單元的半導體元件及其製備方法
CN110942993A (zh) 垂直式环绕栅极场效应晶体管的制备方法
WO2023102965A1 (zh) 垂直mosfet器件及其制备方法