[go: up one dir, main page]

TW201810433A - 雙閘極石墨烯場效電晶體及其製造方法 - Google Patents

雙閘極石墨烯場效電晶體及其製造方法 Download PDF

Info

Publication number
TW201810433A
TW201810433A TW105124688A TW105124688A TW201810433A TW 201810433 A TW201810433 A TW 201810433A TW 105124688 A TW105124688 A TW 105124688A TW 105124688 A TW105124688 A TW 105124688A TW 201810433 A TW201810433 A TW 201810433A
Authority
TW
Taiwan
Prior art keywords
gate
dielectric
graphene
semiconductor substrate
effect transistor
Prior art date
Application number
TW105124688A
Other languages
English (en)
Other versions
TWI591729B (zh
Inventor
肖德元
汝京 張
Original Assignee
上海新昇半導體科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海新昇半導體科技有限公司 filed Critical 上海新昇半導體科技有限公司
Application granted granted Critical
Publication of TWI591729B publication Critical patent/TWI591729B/zh
Publication of TW201810433A publication Critical patent/TW201810433A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/023—Manufacture or treatment of FETs having insulated gates [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H10P14/3602—

Landscapes

  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

一種雙閘極石墨烯場效電晶體的製造方法，包括：提供一半導體基板；形成一光阻層於該半導體基板之上；進行碳離子植入以便於該半導體基板形成兩個碳離子的摻雜區；除去該光阻層；分別於該兩個摻雜區之上選擇性生長至少一層石墨烯層；氧化該半導體基板以形成一介電層；以及分別於該兩個摻雜區之上的石墨烯層之間以及石墨烯層之上形成數個高介電係數材料區，而該高介電係數材料區的材料的介電係數的範圍為2.0~30。

Description

雙閘極石墨烯場效電晶體及其製造方法
本發明有關於一種半導體元件及其製造方法，尤指一種雙閘極石墨烯場效電晶體及其製造方法。
由於石墨烯具有高遷移率的特性，許多業界已經將石墨烯應用於半導體元件的製作。目前石墨烯電晶體的製作方式一般是採用液相塗膜或轉移的方法將石墨烯薄膜形成於玻璃基板之上。然而，此方法的缺點在於，石墨烯薄膜與玻璃基板之間的介面經常會發生污染，從而嚴重影響石墨烯電晶體的性能。此外，目前石墨烯電晶體的製作方法也由於操作繁復、成本較高、產率也較低，因此難以滿足大規模應用的需求。有鑑於此，目前有需要發展一種改良的石墨烯電晶體的製造方法。
本發明提供一種雙閘極石墨烯場效電晶體及其製造方法，可使得石墨烯奈米帶的能隙大於300mev，且具有雙閘極。
本發明的一實施例提供一種雙閘極石墨烯場效電晶體的製造方法，包括：提供一半導體基板；形成一光阻層於該半導體基板之上；進行碳離子植入以便於該半導體基板形成兩個摻雜區；除去該光阻層；分別於該兩個摻雜區之上選擇性生長至少一層石墨烯層；於一純氧環境下，通過該些石墨烯層對該半導體基板進行氧化以於該些石墨烯層之下方形成一介電層；以及分別於該介電層之上以及石墨烯層之上形成三個高介電係數材料結構，而該些高介電係數材料結構的的介電係數的範圍為2.0~30。
本發明的一實施例提供一種雙閘極石墨烯場效電晶體，包括： 一半導體基板；一介電層，該介電層設於該半導體基板之上；兩個石墨烯層，該兩個石墨烯層設於該介電層之上；一第一高介電係數材料結構及一第二高介電係數材料結構，其分別設於該兩個石墨烯層之上：以及一第三高介電係數材料結構，其設於該介電層之上以及該兩個石墨烯層之間；以及一第一閘極及一第二閘極，該第一閘極與該第二閘極分別設於第一高介電係數材料結構以及該第二高介電係數材料結構之上。
100‧‧‧半導體基板
102‧‧‧光阻層
104‧‧‧第一碳離子摻雜區
106‧‧‧第二碳離子摻雜區
108‧‧‧第一石墨烯層
110‧‧‧第二石墨烯層
112‧‧‧二氧化矽介電層
114‧‧‧第一高介電係數材料結構
116‧‧‧第二高介電係數材料結構
118‧‧‧第三高介電係數材料結構
120‧‧‧第一閘極
122‧‧‧第一源極
124‧‧‧第一汲極
126‧‧‧第二閘極
128‧‧‧第二源極
130‧‧‧第二汲極
第1圖為繪示本發明提供的雙閘極石墨烯場效電晶體的製造方法的流程圖。
第2A圖-第2H圖為繪示製造雙閘極石墨烯場效電晶體的部分步驟的剖視圖。
下面結合說明書附圖和優選實施例對本發明作進一步的描述，但本發明的實施方式不限於此。
參閱第1圖，提供一實施例的雙閘極石墨烯場效電晶體的製造方法，包括下列步驟：
S101：提供一半導體基板。在本實施例中，半導體基板為矽基板。
S102：以臭氧或鎳鈷化矽(SiCoNi)原位清洗半導體基板。
S103：形成一光阻層於半導體基板之上
S104：進行碳離子植入，於半導體基板未設有光阻層的部分形成兩個碳離子摻雜區。在本實施例中，佈值碳離子的加速電壓介於1keV至100keV，而摻雜劑量介於1015(碳離子個數/cm2)至1018(碳離子個數/cm2)。
S105：去除半導體基板表面的光阻層。
S106：對半導體基板進行高速熱退火(rapid thermal anneal)，首先加熱半導體基板1秒~1000秒，使得半導體基板升溫至攝氏400度~1200度，接著快速冷卻半導體基板。
S107：分別於半導體基板的碳離子摻雜區之上選擇性生長 (selective grow)至少一層石墨烯層。在本實施例中，每一碳離子摻雜區之上形成一層石墨烯層。
S108：在一純氧環境下，通過石墨烯層對半導體基板進行氧化，以於石墨烯層之下方形成一介電層，而介電層的一部分與碳離子摻雜區重疊。
S109：分別於介電層之上以及石墨烯層之上形成複數個高介電係數材料結構，而該高介電係數材料結構的介電係數的範圍為2.0~30。高介電係數材料可包含氮化矽、氮氧化矽、氧化鋁、氧化鋯、或二氧化鉿。 至於形成高介電係數材料結構的方式包含有化學氣相沉積法(Chemical Vapor Deposition)、原子沉積法(Atomic Layer Deposition)、或金屬有機化學氣相沉積外延法(Metal-Organic Chemical Vapor Deposition Epitaxy)。
為了更具體地闡述第1圖的雙閘極石墨烯場效電晶體的製造方法，請參照第2A圖至第2H圖，為提供本發明一實施例所提供的石墨烯場效電晶體的部分步驟的剖視圖。
參照第2A圖，製備一半導體基板100，該半導體基板100為矽基板。
參照第2B圖，形成一光阻層102於半導體基板100之上。
參照第2C圖，進行碳離子佈值，於半導體基板100未設有光阻層102的部分分別形成第一碳離子摻雜區104以及第二碳離子摻雜區106。
參照第2D圖，將先前設置於半導體基板100之上的光阻層102除去。
參照第2E圖，分別於半導體基板100的第一碳離子摻雜區104以及第二碳離子摻雜區106選擇性生長(selective grow)第一石墨烯層108以及第二石墨烯層110。
參照第2F圖，在一純氧環境下，通過第一石墨烯層108以及第二石墨烯層110對半導體基板100進行氧化，以於第一石墨烯層108以及第二石墨烯層110之下方以及其它未被石墨烯層覆蓋的區域形成一二氧化矽介電層112，而二氧化矽介電層112的形成會消耗掉部分或全部第一碳 離子摻雜區104以及第二碳離子摻雜區106。
參照第2G圖，分別於第一石墨烯層108與第二石墨烯層110之上沉積一第一高介電係數材料結構114以及一第二高介電係數材料結構116，以及於二氧化矽介電層之上以及第一石墨烯層108與第二石墨烯層110之間沉積一第三高介電係數材料結構118。
參照第2H圖，於第一高介電係數材料結構114之頂部形成一第一閘極120，於第一高介電係數材料結構114之兩側以及第一石墨烯層108之上分別形成一第一源極122以及一第一汲極124。於第二高介電係數材料結構116之頂部形成一第二閘極126，於第二高介電係數材料結構116之兩側以及第二石墨烯層110之上分別形成一第二源極128以及一第二汲極130。
本發明所提供的雙閘極石墨烯場效電晶體及其製造方法，透過原位清洗矽基板以及圖形化地生長出石墨烯層，可使得石墨烯奈米帶的能隙大於300mev，且具有雙閘極。此外，相較於目前石墨烯電晶體的製作方法，本發明所提供的方法，操作較為簡易、成本較低、產率也較高，因此可以滿足大規模應用的需求。
由以上所揭露的僅為本發明的優選實施例而已，當然不能以此來限定本發明之權利範圍，因此依本發明申請專利範圍所作的等同變化，仍屬本發明所涵蓋的範圍。

Claims (13)

  1. 一種雙閘極石墨烯場效電晶體的製造方法，包括：提供一半導體基板；形成一光阻層於該半導體基板之上；進行碳離子植入以便於該半導體基板形成兩個摻雜區；除去該光阻層；分別於該兩個摻雜區之上選擇性生長至少一層石墨烯層；於一純氧環境下，通過該些石墨烯層對該半導體基板進行氧化以於該些石墨烯層之下方形成一介電層；以及分別於該介電層之上以及石墨烯層之上形成高介電係數材料結構，介電係數的範圍為2.0~30。
  2. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，更包括在形成該光阻層之前，採用臭氧或鎳鈷化矽原位清洗該半導體基板。
  3. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，更包括在除去該光阻層之後以及選擇性生長該至少一層石墨烯層之前，對該半導體基板進行快速熱退火(rapid thermal anneal)。
  4. 如請求項3所述的雙閘極石墨烯場效電晶體的製造方法，其中該快速熱退火之步驟包含先加熱該半導體基板至攝氏400度~1200度，接著冷卻該兩半導體基板。
  5. 如請求項4所述的雙閘極石墨烯場效電晶體的製造方法，其中加熱該半導體基板的時間為1秒~1000秒。
  6. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，其中該介電層的一部分與該兩個摻雜區相互重疊。
  7. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，其中該些高介電係數材料結構的材料包含有氮化矽、氮氧化矽、氧化鋁、氧化鋯、或二氧化鉿。
  8. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，其中形成該些高介電係數材料結構採用化學氣相沉積法(Chemical Vapor Deposition)、原子沉積法(Atomic Layer Deposition)、或金屬有機化學氣相沉積外延法(Metal-Organic Chemical Vapor Deposition Epitaxy)。
  9. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，其中進行碳離子時的加速電壓介於1keV至100keV以及摻雜劑量介於1015(碳離子個數/cm2)至1018(碳離子個數/cm2)。
  10. 如請求項1所述的雙閘極石墨烯場效電晶體的製造方法，更包括形成該些高介電係數材料結構之後，於其中二個高介電係數材料接夠之上分別形成一第一閘極以及一第二閘極。
  11. .一種雙閘極石墨烯場效電晶體，包括：一半導體基板；一介電層，該介電層設於該半導體基板之上；兩個石墨烯層，該兩個石墨烯層設於該介電層之上；一第一高介電係數材料結構及一第二高介電係數材料結構，其分別設於該兩個石墨烯層之上：以及一第三高介電係數材料結構，其設於該介電層之上以及該兩個石墨烯層之間；以及一第一閘極及一第二閘極，該第一閘極與該第二閘極分別設於第一高介電係數材料結構以及該第二高介電係數材料結構之上。
  12. 如請求項11所述的雙閘極石墨烯場效電晶體，其中該半導體基板更設有兩個碳離子摻雜區，該介電層的一部分與該兩個碳離子摻雜區重疊。
  13. 如請求項1所述的雙閘極石墨烯場效電晶體，其中該些高介電係數材料結構的材料包含有氮化矽、氮氧化矽、氧化鋁、氧化鋯、或二氧化鉿。
TW105124688A 2016-03-24 2016-08-03 雙閘極石墨烯場效電晶體及其製造方法 TWI591729B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201610173661.3A CN107230632B (zh) 2016-03-24 2016-03-24 双栅极石墨烯场效应晶体管及其制造方法
CN201610173661.3 2016-03-24

Publications (2)

Publication Number Publication Date
TWI591729B TWI591729B (zh) 2017-07-11
TW201810433A true TW201810433A (zh) 2018-03-16

Family

ID=59932362

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105124688A TWI591729B (zh) 2016-03-24 2016-08-03 雙閘極石墨烯場效電晶體及其製造方法

Country Status (2)

Country Link
CN (1) CN107230632B (zh)
TW (1) TWI591729B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304967B1 (en) * 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
CN108956742B (zh) * 2018-07-24 2020-06-30 中国电子科技集团公司第四十九研究所 一种石墨烯场效应晶体管阵列生物传感器及其制备方法和检测方法
CN111200020B (zh) * 2019-04-15 2021-01-08 合肥晶合集成电路股份有限公司 高耐压半导体元件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009277803A (ja) * 2008-05-13 2009-11-26 Fujitsu Ltd 半導体装置、半導体装置の製造方法およびトランジスタ
US20110006837A1 (en) * 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
CN102479819A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 场效应晶体管及其制备方法
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates

Also Published As

Publication number Publication date
TWI591729B (zh) 2017-07-11
CN107230632A (zh) 2017-10-03
CN107230632B (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US20200411656A1 (en) Horizontal gate all around device nanowire air gap spacer formation
TWI584478B (zh) 半導體裝置及其製造方法
US9818603B2 (en) Semiconductor devices and methods of manufacture thereof
TWI566303B (zh) 半導體裝置及非平面電路裝置之製造方法
TWI453823B (zh) 雙閘極氧化物裝置整合
CN107026084B (zh) 半导体装置及其制造方法
JP2012516036A5 (zh)
WO2016045377A1 (zh) 一种制备纳米尺度场效应晶体管的方法
CN105938800A (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN101393894A (zh) 半导体器件及其制造方法
US9633912B2 (en) Complementary heterogeneous MOSFET using global SiGe substrate and hard-mask memorized germanium dilution for nFET
JP4627272B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW201810433A (zh) 雙閘極石墨烯場效電晶體及其製造方法
CN100378965C (zh) 形成差别应变主动区的方法及其应变主动区
US12471322B2 (en) Horizontal GAA nano-wire and nano-slab transistors
CN104299910A (zh) 由杂质离子植入调整的通道半导体合金层成长
CN107644906A (zh) 一种黑磷场效应晶体管及其制造方法
CN104392960B (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法
JP2024532269A (ja) ゲートオールアラウンドトランジスタにおけるソースドレイン形成
US9437494B2 (en) Semiconductor arrangement and formation thereof
CN108172546B (zh) 一种cmos纳米线及其制造方法
CN107369648B (zh) 一种双栅氧化层制造方法
TWI608116B (zh) 石墨烯場效電晶體及其製造方法
KR100666933B1 (ko) 반도체 장치의 제조방법
CN117295342A (zh) 晶体管和电子设备