[go: up one dir, main page]

TW201817005A - 釋放採用可熱成膜之諧振器 - Google Patents

釋放採用可熱成膜之諧振器 Download PDF

Info

Publication number
TW201817005A
TW201817005A TW106127647A TW106127647A TW201817005A TW 201817005 A TW201817005 A TW 201817005A TW 106127647 A TW106127647 A TW 106127647A TW 106127647 A TW106127647 A TW 106127647A TW 201817005 A TW201817005 A TW 201817005A
Authority
TW
Taiwan
Prior art keywords
layer
resonator
intermediate layer
thermoformable
substrate
Prior art date
Application number
TW106127647A
Other languages
English (en)
Inventor
布魯斯 布拉克
馬可 拉多撒福傑維克
山薩塔克 達斯古塔
漢威 陳
保羅 費雪
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201817005A publication Critical patent/TW201817005A/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic elements; Electromechanical resonators
    • H03H9/15Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H03H9/171Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator implemented with thin-film techniques, i.e. of the film bulk acoustic resonator [FBAR] type
    • H03H9/172Means for mounting on a substrate, i.e. means constituting the material interface confining the waves to a volume
    • H03H9/173Air-gaps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H03H2003/021Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks the resonators or networks being of the air-gap type

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

揭露了用於釋放採用可熱成型層的諧振器裝置的技術。在一些情況下,諧振器裝置形成於可被加熱的可熱成型層之上或上面,以降低該層的體積,並且在該諧振器裝置下方形成氣腔。可熱成型層可以包含響應於升高的溫度而降低體積的任何合適的材料。例如,在一些範例情況下,可熱成型層可以包含熱塑性材料、多孔材料、具有負熱膨脹係數(CTE)的材料和/或當對其施加熱時會縮小或收縮(或以其它方式降低體積)的任何其它材料。雖然寬泛範圍的腔體尺寸可被提供,使用本文描述的技術所形成的諧振器裝置可以僅需要具有僅2nm的最大垂直尺寸的氣腔以有效地諧振。

Description

釋放採用可熱成膜之諧振器
本發明係關於一種釋放採用可熱成膜之諧振器。
射頻(RF)濾波器是現代通訊系統中的重要部件。隨著越來越多的通訊頻段和模式,在行動裝置前端的RF濾波器的數量可以快速增長。諧振器(諸如薄膜體聲學諧振器(FBAR),有時被稱為薄FBAR(TFBAR))是用於製造RF濾波器的部件。通常,諧振器被配置以在某些頻率處具有增加的振盪,這被稱為它們的諧振頻率。FBAR或TFBAR是由位於兩個電極之間的壓電材料組成的裝置,其中該裝置係與周圍媒體聲學隔離以允許該裝置振盪/振動/諧振。
100‧‧‧方法
200‧‧‧基板
210‧‧‧隔離層
211‧‧‧溝槽
212‧‧‧黏合性增加層
214‧‧‧黏合性降低層
220‧‧‧可熱成型層
232‧‧‧底部電極
233‧‧‧互連
234‧‧‧壓電層
236‧‧‧頂部電極
240‧‧‧層間介電(ILD)層
250‧‧‧氣腔
260‧‧‧存取溝槽
220’‧‧‧可熱成型層
234’‧‧‧壓電層
250’‧‧‧氣腔
1000‧‧‧計算系統
1002‧‧‧主機板
1004‧‧‧處理器
1006‧‧‧通訊晶片
圖1顯示根據本發明的一些實施例的形成採用 可熱成型層的諧振器的方法。
圖2A-E顯示根據本發明的一些實施例的當實現圖1的方法時形成的範例積體電路結構(IC)。
圖2B’和圖2C’根據一些實施例分別顯示圖2B和2C的放大部分,以說明可採用的範例任選的黏合性增加/降低技術。
圖2E’根據一些實施例顯示圖2E的範例結構,包含在IC結構中可能發生的範例變異,並且還顯示如果傳統蝕刻底切技術被代替用於釋放諧振器將會存在的存取溝槽的假想位置。
圖3顯示根據本發明的一些實施例的利用使用本文所揭露技術形成的積體電路結構和/或諧振器裝置實現的計算系統。
藉由閱讀以下的詳細描述,結合本文所描述的附圖,將更容易理解現有實施例的這些和其它特徵。在附圖中,各圖中顯示的每個相同或幾乎相同的部件可以由相同的數字表示。為了清楚起見,並非每個部件都可以標註在每個附圖中。此外,如將理解的,附圖不一定按比例繪製或意於將所描述的實施例限制於所示的具體組態。例如,雖然一些附圖通常指示直線、直角和光滑表面,所揭露技術的實際實現可以具有不完美的直線和直角,並且鑑於製造程序的現實世界限制,一些特徵可能具有表面形貌或不平滑。更進一步地,在附圖中的一些特徵可以包含圖案化和/或陰影填充,這主要是提供來幫助在視覺上區分 不同的特徵。簡而言之,附圖只是為了顯示範例結構。
【發明內容】及【實施方式】
當製造用於射頻(RF)濾波器的諧振器(例如,FBAR)時,需要在每個諧振器裝置之下形成的氣腔體以釋放該裝置,並將其與周圍媒體隔離,從而使諧振器有效地振盪/振動/諧振。換句話說,諧振器裝置需要在氣腔之間浮動以允許垂直方向上的物理振動。允許其振盪或諧振的諧振器下的空腔通常是使用蝕刻底切技術來形成。這種蝕刻底切技術包含首先在基板上方形成諧振器裝置,其具有諧振器和基板之間的居間犧牲層(例如,隔離氧化物)。在諧振器裝置已形成之後,溝槽被形成在諧振器附近以提供對於底層犧牲層的存取。假設經由附近的溝槽存取底層犧牲層,蝕刻程序可被用於(例如,濕式蝕刻程序)從諧振器裝置之下的犧牲層側向地將材料移除,其可稱為將釋放蝕刻。然而,這樣的釋放蝕刻技術可以使諧振器裝置崩潰。此外,用於致使釋放蝕刻之執行的存取溝槽增加了形成該諧振器裝置所需要的總面積,因而降低了在給定的空間中可以形成的諧振器總量。進一步加劇此問題的是必須有大量諧振器裝置用於諸如RF前端應用的各種RF應用(例如,大於100個諧振器)。
因此,並且根據本發明的一或多個實施例,提供了用於釋放採用可熱成型層的諧振器裝置的技術。在一些實施例中,諧振器裝置形成於可被加熱或以其它方式 熱處理的可熱成型層之上或上面,以降低該層的體積,並且在該諧振器裝置下方形成氣腔。在一些這樣的實施例中,可熱成型層可以包含響應於升高的溫度而降低體積的任何合適的材料。例如,在一些實施例中,可熱成型層可以包含熱塑性材料(例如,聚丙烯、聚酯纖維、聚乙烯)、多孔材料(例如,多孔介電材料)、具有負熱膨脹係數(CTE)的材料(例如,立方鎢酸鋯、鉬酸鉿),和/或將因本發明顯而易見的當對其施加熱時會縮小或收縮(或以其它方式降低體積)的任何其它材料。在一些實施例中,使用本文描述的技術所形成的諧振器裝置可以僅需要例如具有5、4、3或2nm的最大閾值垂直尺寸的氣腔,以有效地振動/振盪/諧振。因此,在一些這樣的範例實施例中,可以選擇用於可熱成型層的配置和條件,以確保適當的氣腔被形成。例如,在一些實施例中,將因本發明顯而易見的,可熱成型層的材料、可熱成型層的垂直厚度和/或施加到可熱成型層的溫度可以被調整,以確保合適的氣腔形成於諧振器裝置下方,從而使得該裝置有效地操作。
在一些實施例中,可能希望可熱成型層在加熱時縮小/收縮,使得形成的氣腔(由於所述縮小/收縮)位於可熱成型層和諧振器裝置之間(例如,相對於可熱成型層和基板之間)。因此,在一些這樣的實施例中,所述技術可以包含降低可熱成型層和上覆材料(例如,諧振器裝置的底部電極的材料)之間的黏合性和/或增加可熱成 型層與該層的其它側上的材料(諸如底層材料(例如,基板材料)和相鄰材料(例如,在可熱成型層的任一側上的隔離材料))之間的黏合性。例如,在一些實施例中,如將在本文更詳細地描述的,藉由包含中間層、採用表面處理和/或修改可熱成型膜的性質/結構,可熱成型膜和鄰近特徵之間的黏合性可以被增加和/或降低。在一些實施例中,所述技術可以包含增加和/或降低的溫度的特定位置式應用以提高該可熱成型膜以希望的方式縮小/收縮的可能性。例如,在一些這樣的實施例中,升高的溫度(例如,熱)可以被施加到IC結構的頂部(或最接近於諧振器裝置的一側)以及可選地,降低的溫度(例如,降低的熱或冷)可以被施加到IC結構的底部(或最靠近基板的一側),以幫助相對在該可熱成型層和該諧振器裝置之間形成氣腔(而不是相對於可熱成型層的其它位置)。
所述技術可以提供將因本發明顯而易見的許多益處。例如,使用本文描述的技術降低了給定的諧振器的佔用面積(例如,相對於使用先前描述的蝕刻底切技術形成的類似諧振器),從而對於給定的面積增加了這種諧振器的可實現密度,並允許使用更小的射頻裝置外形尺寸。此外,本文描述之在諧振器之下形成氣腔的技術,相對於蝕刻底切技術,可以避免諧振器的崩潰(無論是製造或使用期間),因為不像本文所提供各種熱處理的一些實施例,在蝕刻底切技術中使用的存取溝槽移除了相鄰於諧振器的材料(從而影響裝置的結構完整性),並在蝕刻底 切技術中使用的釋放蝕刻通常在諧振器之下形成大的氣腔(例如,具有高達100nm以上的垂直尺寸的氣腔)。此外,本文所述的使用可熱成型層來釋放諧振器之技術與傳統技術(例如,蝕刻底切技術)所需的空間相比也可以節省垂直空間,這可能是在例如採用堆疊IC裝置或以其它方式顧及IC裝置的垂直佔地面積的方案中的重要考量。更進一步地,本文所述的使用可熱成型層來釋放諧振器之技術可以減少關於製造諧振器裝置的程序(例如,相對於包含在蝕刻底切技術中的程序),從而例如節省了處理時間和成本。在一些實施例中,施加到IC結構以使可熱成型層縮小/收縮的最高溫度可以基於在後端或後段(BEOL)處理期間施加的熱來限制,其中熱餘裕可以例如低於500、450或400攝氏度。因此,在一些實施例中,可熱成型膜的材料和/或厚度可基於那些BEOL限制和/或可能存在的任何其它的最高溫度限制來調整。
使用本文提供的技術和結構可使用諸如下列工具來檢測:電子顯微鏡,包含掃描/透射電子顯微鏡(SEM/TEM)、掃描透射電子顯微鏡(STEM)、奈米束電子繞射(NBD或NBED)和反射電子顯微鏡(REM);組成映射;X射線晶體學或繞射(XRD);能量分散X射線光譜(EDS);二次離子質譜(SIMS);飛行時間SIMS(ToF-SIMS);原子探針成像或斷層掃描;局部電極原子探針(LEAP)技術;3D斷層掃描;或高解析度物理或化學分析,以列舉一些合適的範例分析工具。特別 地,在一些實施例中,這樣的工具可以指示包含如本文所述的諧振器和基板之間的各種可熱成型膜或層的積體電路。此外,在一些這樣的實施例中,氣腔可位於可熱成型層和諧振器之間,以允許諧振器振動/振盪/諧振進入所述氣腔空間。更進一步地,在一些實施例中,可熱成型層可以基於例如其為與相鄰的隔離材料不同的材料而被檢測。在一些實施例中,如將因本發明顯而易見的,藉由將可熱成型層熱處理形成的氣腔可以具有獨特的形狀和/或尺寸(例如,相較於使用傳統技術形成的氣腔)。在一些實施例中,所述技術可基於缺乏存取溝槽(例如,用於促進傳統蝕刻底切技術釋放蝕刻),其否則將鄰近每個諧振器裝置和將在結構可見而被檢測。在一些實施例中,使用本文中所描述的技術和IC結構可以基於從它們的使用所帶來的益處而被檢測,諸如受益於採用可熱成型層(例如,相對於採用蝕刻底切技術)之降低的IC所占面積/增加的密度,僅舉一些範例益處。許多配置和變異將因本發明顯而易見。
方法與架構
圖1顯示根據本發明的一些實施例的形成採用可熱成型層的諧振器的方法100。圖2A-E顯示根據本發明的一些實施例的當實現圖1的方法100時形成的範例積體電路結構(IC)。圖2B’和圖2C’根據一些實施例分別顯示圖2B和2C的放大部分,以說明可採用的範例任選的黏合性 增加/降低技術。圖2E’根據一些實施例顯示圖2E的範例結構,包含在IC結構中可能發生的範例變異,並且還顯示如果傳統蝕刻底切技術被代替用於釋放諧振器將會存在的存取溝槽的假想位置。請注意,圖2A-E是意於顯示所形成的層和特徵的所有橫截面IC視圖。回想一下,在一些實施例中,如可以基於本發明理解的,諧振器係形成在可熱成型層上方,並且熱處理被施加到IC結構(並且因此,可熱成型層),以降低可熱成型層的體積,以便形成諧振器可以振動/振盪/諧振(或以其它方式移動)到的氣腔,以致使諧振器的有效操作。如可以基於本發明理解的,本文中所描述的技術可以被用於形成包含多種幾何形狀和配置的諧振器。在一些實施例中,使用本文描述的技術所形成的諧振器可以被包含在RF裝置中,諸如RF濾波器,以及該RF裝置可以用於各種應用中,諸如,例如,用於射頻前端應用中。在一些實施例中,該技術可被用於利於不同規模的裝置,諸如具有在奈米(nm)範圍和/或在微米(um)範圍內的臨界尺寸的IC裝置(例如,形成在22、14、10、7、5或3nm或之外的製程節點)。
根據實施例,圖1的方法100包含在基板上形成102隔離層,並且在該隔離層中將溝槽圖案化。在此範例實施例中,基板200和圖案化的隔離層210被顯示在圖2A的範例所得IC結構中。在一些實施例中,基板200可以包含:本體基板,其包含IV族半導體材料,如矽(Si)、鍺(Ge)、矽鍺(SiGe),或碳化矽(SiC)和/或至少一種 III-V族半導體材料和/或藍寶石和/或將因本發明顯而易見的任何其它合適的材料;絕緣體上X(XOI)結構,其中X是上述材料之一(例如,IV族和/或III-V族和/或藍寶石),而絕緣體材料是氧化物材料或介電材料或一些其它電絕緣材料;或頂層包含上述材料之一(例如,IV族和/或III-V族和/或藍寶石)的一些其它合適的多層結構。本文所用的「IV族半導體材料」(或「IV族材料」,或通常「IV」)包含至少一種IV族元素(例如,矽、鍺、碳、錫、鉛),諸如Si、Ge、SiGe或SiC等。本文所用的「III-V族半導體材料」(或「III-V族材料」,或通常「III-V」)包含至少一種III族元素(例如,鋁、鎵、銦、硼、鉈)和至少一種V族元素(例如氮、磷、砷、銻、鉍),諸如砷化鎵(GaAs)、銦鎵砷(InGaAs)、磷化鎵(GaP)、銻化鎵(GaSb)和磷化銦(InP)等。請注意,例如,III族也可以稱為硼族或IUPAC族13,IV族也可以被稱為碳族或IUPAC族14,並且V族也可以稱為氮族或IUPAC族15。
在一些實施例中,如將因本發明顯而易見的,基板200可以包含由<100>、<110>或<111>的米勒指數描述的表面結晶定向。雖然基板200顯示為具有相對類似於隔離層的厚度,在某些情況下,基板200可以具有明顯較大的相對厚度(在Y軸方向的尺寸),如在50至950微米範圍內的厚度,例如,或將因本發明顯而易見的任何其它合適的厚度。在基板200不是IC正在形成的基底層的實 施例中(例如,如果它是用於輔助諧振器製造的偽基板),其可具有比它形成於其上的基底晶粒/晶圓相對較小的厚度,其中該晶粒/晶圓可具有如前面的句子描述的厚度(例如,50至950微米)。例如,在基板200是形成在基底本體晶圓(例如,基底本體矽基底本體)上的頂層的情況下,這樣的基板層可以具有例如50nm至2微米範圍內的厚度,或將因本發明顯而易見的任何其它合適的厚度。在一些實施例中,基板200可以用於一或多個其它IC裝置,如各種二極體(例如,發光二極體(LED)或雷射二極體)、各種電晶體(例如,MOSFET或TFET)、各種電容器(例如,MOSCAP)、各種微機電系統(MEMS)、各種奈米機電系統(NEMS)、各種感測器,各種RF裝置,及/或任何其它合適的半導體或IC裝置,其取決於最終用途或目標應用。因此,在一些實施例中,如將因本發明顯而易見的,本文描述的結構可以被包含在系統單晶片(SoC)應用中。
在一些實施例中,隔離層210可以使用任何合適的技術來形成。例如,隔離層210的材料可能已使用任何合適的程序被沉積,其可以包含金屬有機化學氣相沉積(MOCVD)、分子束磊晶(MBE)、化學氣相沉積(CVD)、原子層沉積(ALD)、物理氣相沉積(PVD)和/或將因本發明顯而易見的任何其它合適的程序。接著可以使用任何合適的微影和蝕刻處理來對隔離層210進行圖案化,例如在隔離層中形成溝槽211。在一些實施例 中,例如,隔離層210可以包含任何合適的材料,諸如介電質、氧化物(例如,二氧化矽)、氮化物(例如,氮化矽)和/或電絕緣材料。在一些實施例中,隔離層210可包含任何合適的厚度(在Y軸方向的尺寸),如在10nm至2微米範圍的厚度(例如,20至200奈米)或將因本發明顯而易見的一些其它合適的厚度。如可以基於本發明理解的,隔離層210的厚度可以被選擇,使得例如隨後沉積的可熱成型層的希望厚度可以形成在溝槽211中。雖然隔離層溝槽211完全延伸穿過隔離層210,並且向下到基板200,在不需要那種情況的其它實施例中,使得例如隔離層210的至少一部分可保留在溝槽211的底部。此外,在一些實施例中,如圖2A所示,隔離層210可以被形成在第一實例中,使得不需要進行圖案化程序(例如,使用溝槽211所在之處的硬掩模來形成,接著移除該硬掩模)。更進一步地,在一些實施例中,隔離層210可以不被圖案化,從而形成隨後的處理在隔離層210上被形成。又進一步地,在一些實施例中,隔離層210不需要存在。然而,在隔離層210存在的實施例中,例如,其可以存在以輔助將隨後形成的諧振器裝置與相鄰IC裝置隔離。
根據實施例,圖1的方法100繼續於在隔離層溝槽211中形成104可熱成型層220,由此形成圖2B的範例所得IC結構。在一些實施例中,可熱成型層220可以使用任何合適的技術來形成,如在溝槽211中沉積可熱成型層220的材料(例如,藉由MOCVD、MBE、CVD、ALD、 PVD),並且選擇性地進行平面化/研磨處理以形成例如圖2B的範例結構。在一些實施例中,可熱成型層220的材料可以僅或主要地在基板200上生長,使得其不形成在隔離層210的材料上或者最小程度地在隔離層210上形成,或以低品質的方式形成,使得例如它可以容易地被移除(例如,藉由清潔/研磨)。回想一下,在一些實施例中,不需要存在隔離層210。在一些這樣的實施例中,取決於層220的材料,可熱成型層220還可以用作隔離層。此外,在一些這樣的實施例中,熱處理可以針對諧振器的位置,使得當加熱時,可熱成型層僅(或主要)在諧振器下面的體積降低,以形成該諧振器的氣腔,但可熱成型層在其它位置的體積沒有降低(或體積最低限度地降低),使得例如其仍然可以對於諧振器裝置提供支援。
在一些實施例中,例如,當向材料施加升高的溫度(熱)時,可熱成型層220可以包含任何合適的材料,諸如縮小或收縮(或以其它方式降低體積)的材料。在一些實施例中,可熱成型層220可以包含熱塑性材料,其通常包含在特定的溫度以上變得可塑且在冷卻到特定溫度以下返回到固體狀態的聚合物(相對於熱固性材料)。舉例來說,範例熱塑性材料包含但不限於,聚丙烯(PP)、聚酯纖維、聚乙烯(PE),聚(甲基丙烯酸甲酯)(PMMA)(例如,丙烯酸)、丙烯腈-丁二烯-苯乙烯(ABS)、聚醯胺(例如,尼龍)、聚乳酸(PLA)、聚碳酸酯(PC)、聚醚碸(PES)、聚醚醚酮 (PEEK)、聚醚醯亞胺(PEI)、聚苯醚(PPO)、聚苯硫醚(PPS)、聚苯乙烯(PS)、聚氯乙烯(PVC)和聚四氟乙烯(PTFE),以提供一些範例。在一些實施例中,可熱成型層220可以包含多孔材料,諸如多孔介電材料(例如,多孔氧化物或氮化物),其具有在5%至90%(例如,10%至50%)範圍內的量或將因本發明顯而易見的一些其它合適量的孔隙率(或空隙比)。在一些這樣的實施例中,可以使用任何合適的技術引入或以其它方式形成可熱成型層220材料中的孔的存在可以有助於使可熱成型層220響應於應用升高的溫度(熱)而降低體積。此外,在一些這樣的實施例中,孔隙率可以僅被引入或者可以在可熱成型層220的一部分中以更高的百分比存在,如在靠近諧振器的部分(例如,在該層的頂部或上部)以例如幫助確保在該位置形成的隨後形成氣腔。因此,例如,在一些採用多孔材料的這種實施例中,用於可熱成型層220的材料的空隙率可以包含整個材料的空隙的漸層百分比。
在一些實施例中,可熱成型層220可包含具有負熱膨脹係數(CTE)的材料,其是使材料響應於增加的溫度(熱)收縮,而不是擴張(其對於材料更常見)的物理化學性質。在一些這樣的實施例中,例如,負CTE可以包含小於0ppm/℃(例如,在約20℃,其中約20℃包含從20℃加或減5℃或15-25℃)的線性CTE值。舉例來說,範例負CTE材料包含但不限於,鎢化鉿、鉬酸鉿、鎢酸鋯 (或立方鎢酸鋯)、鉬酸鋯、和釩酸鋯,僅舉一些範例。在負CTE材料包含在可熱成型層220的實施例中,整個IC結構可以在低溫度環境中被製造(例如,相對於平均室溫和/或諧振器裝置的操作溫度),使得當該IC結構接著被帶至室溫(例如,約21攝氏度)和/或諧振器裝置的操作溫度時,則負CTE的材料將縮小/收縮(或以其它方式降低體積),以形成諧振器之下的氣腔,如可以基於本發明理解的。因此,在一些這樣的實施例中,例如,溫度處理(本文參照圖1的方塊110描述的)可以包含在比通常環境更冷的環境中製造該裝置。請注意,在一些實施例中,例如,可熱成型層220可以包含上述材料/特性中的一或多種,諸如包含多孔熱塑性材料或多孔負CTE材料。通常,根據實施例,可熱成型層220可包含可被熱處理以降低材料的體積的任何合適材料。在一些實施例中,例如,可熱成型層220可以具有包含至少兩個材料層的多層結構。例如,在一些這樣的實施例中,例如,可熱成型層220可包含比下材料子層以更高的速率或量降低體積的上材料子層(響應於熱處理),以協助在層220和上覆諧振器之間形成氣腔。在一些實施例中,例如,可熱成型層220可以包含在層的至少一部分各處中至少一種材料的漸層(例如,增加和/或降低)濃度。例如,在一些這樣的實施例中,一或多種材料可以在整個可熱成型層220中漸層,以降低層220與上覆諧振器之間的黏合性和/或增加其它地方的黏合性,例如有助於形成在層220與上覆諧振器之間的氣 腔。
在一些實施例中,可熱成型層220可包含任何合適的厚度(在Y軸方向的尺寸),如在10nm至2微米的範圍內(例如,20至200nm)的厚度,或者將因本發明顯而易見的任何其它合適厚度。在一些實施例中,例如,可熱成型層220的厚度可以基於包含在可熱成型層220中的材料、要形成的氣腔的希望高度/尺寸、用於形成氣腔的溫度處理、使用的任何黏合性增加/降低技術,和/或當施加溫度處理時展現的包含在可熱成型層220中的材料的體積百分比下降來選擇。例如,如果希望具有在可熱成型層220和覆蓋諧振器之間的至少10nm尺寸的氣腔,並用於可熱成型層的材料在400攝氏度的溫度時降低10%的體積,接著可熱成型層220的厚度可被選擇為至少100nm,以滿足所需的10nm。然而,在這種範例的情況下,可以選擇厚度為相對較厚的以解決可能由於例如在可熱成型層220和諧振器之間發生的不完全體積降低、由於熱餘裕限制而無法獲得400攝氏度的溫度,和/或任何其它合適的理由而致使的相關誤差。在一些實施例中,如基於本發明可以理解的,基於可形成熱層220的配置(例如,諸如其厚度和/或材料)、溫度處理和/或用於該技術的其它條件,可熱成型層220可以能夠以特定百分比來降低體積(例如,縮小或收縮)(如在1%至25%的範圍內的百分比),例如,或一些其它合適的百分比體積降低。
根據實施例,圖1的方法100選擇性地繼續於 執行106關於可熱成型層220的黏合性增加和/或降低技術。在一些實施例中,可以執行黏合性增加/降低技術106以幫助在諧振器和基板之間形成氣腔,和/或例如幫助在所需位置形成氣腔。例如,在一些實施例中,可能希望在可熱成型層220和上覆諧振器之間形成氣腔。在一些這樣的實施例中,可以藉由降低可熱成型層220和諧振器的底部電極之間的黏合性和/或藉由增加其它地方的黏合性(例如,在可熱成型層220與基板200和隔離層210中的一或兩者之間)而達成。如可以基於本發明理解的,藉由降低可熱成型層220和上覆諧振器之間的黏合性(例如,上覆底部電極),由於可熱成型層220降低將在可熱成型層220和底部電極232之間形成的體積(響應於本文所述的熱處理),會增加氣腔形成的可能性。換句話說,在一些實施例中,可以採用技術來降低在可熱成型層220與上覆底部電極之間的介面處的黏合性。如還可以理解的是,藉由增加可熱成型層220與層220的不是(或將不是)接近該底部電極(在此範例實施例中,例如,左側和右側,其是接近或最接近隔離層210,以及底側,其是接近或靠近基板200)的一或多個側部之間的黏合性,由於可熱成型層220降低將在那些位置形成的體積(響應於本文所述的熱處理),會降低氣腔形成的可能性,並且因此增加在可熱成型層-底部電極介面處將形成氣腔的可能性。換句話說,在一些實施例中,技術可以被採用以增加在可熱成型層220與基板200和隔離層210的相鄰部分中的一或多個之間 的介面處的黏合性。例如,如將在下面更詳細地描述的,黏合性的增加/降低可以使用任何合適的技術來完成,如藉由表面處理、中間層、配置選擇和/或材料選擇。
在黏合性係在可熱成型層220和基板200之間和/或在可熱成型層220和相鄰隔離層210的一或兩個部分之間增加的實施例中(例如,如圖2B中所示,隔離層210的部分到可熱成型層220的左側和右側),這種增加的黏合性可以使用各種合適的技術來實現。例如,在一些實施例中,在形成可熱成型層220之前,表面處理可被應用到圖2A的結構中的基板200和/或隔離層210,其中這樣的表面處理相對於不執行表面處理,增加了在這些位置中的一或多個的黏合性。此外,在一些實施例中,可熱成型層220和基板200的材料和/或可熱成型層220和隔離層210的材料可以被選擇成使得材料組中的一或兩者彼此具有相對高的黏合性程度。更進一步地,在一些實施例中,在可熱成型層220和基板200和隔離層210中的一或兩者之間的介面的表面積可以增加,以增加在這些介面中的一或多個的黏合性。例如,在一些這種實施例中,圖2A中的基板200的上/暴露表面可包含當其形成在基板200上,增加基板200和可熱成型層220之間的表面積的紋理(例如,凹陷、曲線、凹槽)。如可基於本發明理解的,在表面積的這種相對增加能增加在該介面處打破鍵結所需要的能量,從而增加了在該介面處的黏合性。在一些實施例中,一或多個黏合性增加層可被形成在可熱成型層220和基板200之間和 /或可熱成型層220與隔離層210的一或兩個部分之間。例如,圖2B’是圖2B的放大部分,如圖所示,顯示包含形成在可熱成型層220與基板200和隔離層210的右部兩者之間的黏合性增加層212的替代結構。在一些實施例中,這樣的黏合性增加層212可以包含任何合適的材料,例如,如任何合適的黏合劑、環氧樹脂、黏接或膠。
在可熱成型層220和上覆諧振器之間的黏合性降低的實施例中(例如,圖2C中顯示的上覆底部電極層232),這種降低的黏合性可以用各種合適的方式來實現。例如,在一些實施例中,在形成上覆底部電極232之前,表面處理可以被應用到可熱成型層220,其中這樣的表面處理在相對於不執行表面處理的位置降低黏合性。此外,在一些實施例中,可熱成型層220和底部電極232的材料可以被選擇成使得材料組中的一或兩者具有彼此相對低的黏合性程度。例如,在一些實施例中,底部電極可以包含穩固材料(例如,具有相對高的拉伸強度、熔點和/或硬度),諸如鎢(W)或石墨烯,僅提供幾個範例。更進一步地,在一些實施例中,可以降低在可熱成型層220和底部電極232之間的介面處的表面積(例如,相對於所有可能的表面積),例如,如藉由不在可熱成型層的整體上形成底部電極232(如在圖2C所示的情況下)。在一些實施例中,一或多個黏合性降低的層可以形成在可熱成型層220和底部電極232之間。例如,圖2C’是圖2C的放大部分,如圖所示,顯示包含形成在可熱成型層220和底部電 極232之間的黏合性降低層214的替代結構。在一些實施例中,這樣的黏合性降低層214可包含任何合適的材料,例如,如藉由ALD處理形成的材料(例如,用以增加該層的表面粗糙度)或包含缺陷的材料(或以其它方式更容易地可斷裂鍵結)。回想一下,在一些實施例中,不需要進行在本文中描述的各種執行106黏合性增加和/或降低技術。然而,在一些情況下,如可以基於本發明理解的,用於形成圖2C的結構的技術可以本質上包含黏合性增加/降低的效果,如由於用於不同特徵的材料。
根據實施例,圖1的方法100繼續於在可熱成型層220上形成諧振器層,以形成圖2C的範例所得IC結構。如圖2C所示,在此範例實施例中,諧振器層包含底部電極層232、壓電層234和頂部電極層236。也如圖所示,底部電極232延伸過層的諧振器堆疊(在此範例的情況下,向左或負X軸方向),使得可以完成到該底部電極232的接觸,其使用互連233完成。在一些實施例中,底部電極232、壓電層234和頂部電極236可以使用任何合適的技術來形成,如在使用任何前述的程序來沉積該些層(例如,MOCVD、MBE、CVD、ALD、PVD),和/或將因本發明顯而易見的任何其它合適的程序。在一些實施例中,層間介電(ILD)層240可以在形成諧振器堆疊的層232、234、236之前或之後形成,其中這樣的ILD層240包含任何合適的材料,例如,如介電質、氧化物、氮化物和/或電絕緣材料。請注意,ILD層240被顯示為圖2C中的一個連 續特徵;然而,ILD 240的特徵可以包含利用諧振器堆疊的不同層分組的多層結構。舉例來說,根據範例實施例,右ILD240部分可以實際上是三個不同的層,並且這三個層可以在形成諧振器堆疊的層之前或之後形成,如形成第一ILD層240、將其圖案化,並形成底部電極層232、形成第二ILD層240、將其圖案化,並形成壓電層234以及互連233的相鄰部分,接著形成第三ILD層240、將其圖案化,並形成頂部電極層236,以及互連233的相鄰部分。然而,在其它實施例中,根據另一範例實施例,諧振器堆疊的層232、234、236可能已被毯式沉積在底層的可熱成型層220(和隔離層210)上,接著圖案化以形成所示的堆疊,隨後沉積ILD材料240並且形成IC結構233。用於形成諧振器層的多種不同的處理方案將因本發明顯而易見。
在一些實施例中,底部電極232和頂部電極236可以包含將因本發明顯而易見的任何合適的材料。例如,在一些實施例中,電極232、236中的一或兩者可包含金屬或金屬合金材料(或一些其它合適的導電材料),如鎢(W)、鉬(Mo)或鉭(Ta),僅提供幾個範例。在一些實施例中,電極232、236中的一或兩者可具有包含至少兩個材料層的多層結構。例如,在一些實施例中,電極232、236中的一或兩者可包含多層交替金屬(或金屬合金)材料和絕緣材料,如以金屬/絕緣體/金屬(MIM)配置或以金屬/絕緣體/金屬/絕緣體/金屬(MIMIM)配置,僅提供一些範例。例如,這樣的多層MIM或MIMIM電極配 置結構可用於充當用於聲波的反射器。在電極232、236中的一或兩者包含多層結構的其它實施例中,該多層結構可以包含III-V族半導體材料的異質結面以建立二維電子氣體(2DEG)配置。例如,這樣的配置可以包含具有上覆極化電荷感應層(或多層結構)的氮化鎵(GaN)的基底層,其包含相較於GaN具有較大帶隙的材料,例如,諸如氮化鋁(AlN)、氮化銦鋁(InAlN)、氮化鋁鎵(AlGaN)材料和/或氮化銦鋁鎵(InAlGaN)。在一些實施例中,例如,電極232、236中的一或兩者可包含在特徵的至少一部分各處的至少一種材料的漸層濃度(例如,增加和/或降低)。在一些實施例中,底部電極232和頂部電極236可以具有任何合適的厚度(在Y軸方向的尺寸),如在0.01至2微米的範圍內的厚度(例如,0.05至1微米),或將因本發明顯而易見的任何其它合適的厚度。在一些實施例中,互連233可包含任何合適的材料,如任何合適的導電材料,如銅(Cu)、鈦(Ti)、金(Au)或鎢(W),僅提供幾個範例。
在一些實施例中,壓電層234可以包含將因本發明顯而易見的任何合適的材料。例如,在一些實施例中,壓電層可以包含任何合適的壓電材料,例如,諸如氮化鋁(AlN)、氧化鋅(ZnO)、氮化鎵(GaN)和/或氮化銦(InN)。通常,具有非中心對稱的任何半導體晶體可被包含在壓電材料中,諸如III-V族和II-VI族半導體材料。但是,其它合適的壓電材料可包含石英(SiO2)、磷 鋁礦(AlPO4)、正磷酸鎵(GaPO4)、鋇鈦酸(BaTiO3)、鉛鈦酸(PbTiO3)、鉛鋯鈦酸鹽(PZT)、鈮酸鋰(LiNbO3)、鉭酸鋰(LiTaO3)、鈮酸鉀(KNbO3)、鎢酸鈉(Na2WO3)和聚偏二氟乙烯(PVDF),僅提供額外的範例。請注意,「III-V族半導體材料」(或「III-V族材料」或通常,「III-V」)的使用在本文中包含至少一種III族元素(例如,鋁、鎵、銦、硼、鉈)和至少一種V族元素(例如,氮、磷、砷、銻、鉍),諸如砷化鎵(GaAs)、砷化銦鎵(InGaAs)、磷化鎵(GaP)、銻化鎵(GaSb)和磷化銦(InP)等。還要注意的是,「II-VI族半導體材料」(或「II-VI族材料」或通常,「II-VI」)的使用在本文中包含至少一種II族元素(例如,鋅、鎘)和至少一種VI族元素(例如,氧、硫、硒),如硫化鎘(CdS)、氧化鋅(ZnO)和硫化鋅(ZnS)等。請注意,例如,II族也可以被稱為鋅族或IUPAC第12族,III族也可以被稱為硼族或IUPAC第13族,V族也可以被稱為氮族或IUPAC第15族,而VI族也可以被稱為氧族(或硫族元素)或IUPAC第16族。在一些實施例中,例如,壓電層234可具有包含至少兩個材料層的多層結構。在一些實施例中,例如,壓電層234可以包含該層中的至少一部分各處的至少一種材料的漸層(例如,增加和/或降低)濃度。在一些實施例中,壓電層234可以包含任何合適的厚度(在Y軸方向的尺寸),這樣的厚度在0.05至4微米的範圍(例如,0.1至2微米),或將因本發 明顯而易見的任何其它合適的厚度。
根據實施例,如圖2D所示,圖1的方法100繼續於施加110溫度處理,以降低可熱成型層220的體積,由此形成包含氣腔250的圖2E的範例所得IC結構。如圖2D所示,在此範例實施例中,溫度處理110被表示為△T以指示溫度的變化被施加到圖2C的結構。在一些實施例中,溫度(熱)的增加被施加到IC的結構,具體地增加可熱成型層220的溫度。在一些這樣的實施例中,溫度(熱)的增加可以使用任何合適的技術來施加,如經由一或多個退火程序,僅提供範例。在施加增加的溫度的實施例中,增加可以是至少增加了50、100、200、300、400或500攝氏度,或將因本發明顯而易見的一些其它合適的最小閾值的增加。在一些實施例中,被施加到IC結構,以使可熱成型層220降低體積的溫度可以是在20至600攝氏度的範圍內,或將因本發明顯而易見的任何其它合適的溫度。例如,回想一下,在可熱成型層220包含負CTE材料的實施例中,圖2C的IC結構(或至少可熱成型層220)可以在低溫條件下形成(例如,小於10攝氏度),使得當IC結構暴露於較高的溫度(例如,從室溫到操作溫度的溫度範圍)時,負CTE材料可以降低體積以形成氣腔250。然而,在一些實施例中,例如,如可熱成型層220包含熱塑性材料的實施例,單一的熱處理(例如,在100至600攝氏度的範圍內的熱應用)可能會致使可熱成型層220以永久的方式降低體積,使得例如當IC結構存在於任何溫度時,氣腔250仍然 存在。
在一些實施例中,可以在方法100的程序110期間施加的最高溫度可以用某種方式來限制。例如,在一些實施例中,溫度處理110可以在被認為是後端或後段(BEOL)處理的階段期間被施加,其中所允許的熱餘裕有限(例如,由互連233的材料的熔化溫度所限制)。在一些這樣的實施例中,溫度處理110將由熱餘裕所限制(例如,為了不影響IC結構的其它特徵),其可以允許例如500、450、400、350或者300攝氏度的最大溫度。因此,在一些實施例中,這樣的熱餘裕可有助於確定可熱成型層220的材料、厚度和其它特性,使得所希望的氣腔250可以在溫度處理程序110期間有效地形成。請注意,在一些實施例中,溫度處理110可以由包含在IC製造程序流程中的一或多種其它傳統的程序進行。例如,在一些這樣的實施例中,在圖2C的IC結構已形成之後進行的退火,如形成氣體退火(其可被用於固定包含在IC上的電晶體的閘極介電質)也可幫助溫度處理程序的目的以降低可熱成型層220的體積,並形成氣腔250,使得例如目標只是形成氣腔250的溫度處理程序不需要被執行。
在一些實施例中,溫度處理110的施加的位置可以被選擇,以強化程序和/或增加氣腔250如所希望的形成的可能性。例如,相對於層220的其它側上,這樣的定位可能會增加氣腔250形成在可熱成型層220和底部電極232之間的可能性。請注意,根據一些實施例,儘管這種 氣腔250的位置在一些實施例中可能是所希望的(即,在特徵220和232之間),如果由於可熱成型層220的體積降低,而氣腔被形成在別處(例如,諸如如果氣腔250形成在層220之下),則諧振器裝置仍然可以操作。然而,在一些實施例中,可以將熱施加到具體地顯示於圖2D的IC結構,使得熱被施加到IC結構的頂部(而不是底部),並且在瞄準使用雷射退火程序的可熱成型層220的位置,例如,試圖增加氣腔250將形成在特徵220和232之間的可能性。在一些實施例中,其它技術可以包含對於IC結構的底部施加相對較低的溫度(例如,藉由冷處理)以降低例如可熱成型層220將降低在該層的底側附近的體積的可能性(即,在與基板200的介面附近)。
在一些實施例中,例如,可熱成型層220可降低1%至50%的範圍內的百分比的體積(例如,5%至20%),或將因本發明顯而易見的一些其它合適的百分比以形成氣腔250。如可以基於本發明理解的,用於傳統蝕刻底切技術的隔離材料(其將位於在圖2D中顯示的可熱成型層220)將不會與將響應於溫度處理110的可熱成型層220的材料以相同的方式有效地降低體積,因為這樣的傳統隔離材料可例如包含二氧化矽或氮化矽。如還可以基於本發明理解的,這些傳統的隔離材料可被包含在隔離層210中。無論如何,在一些實施例中,隔離層210和可熱成型層220包含不同的材料,使得可熱成型層220能夠更容易地被檢測(例如,由於層210和220之間的材料斷裂)。在 一些實施例中,氣腔可致使可熱成型層220和底部電極232之間如圖2E中所示尺寸D的最大分離。在一些這樣的實施例中,最大分離尺寸D可以是至少2、3、4、5、6、7、8、9或10nm,或使諧振器有效地操作的一些其它合適的閾值量。請注意,雖然在圖2E的結構中的氣腔被顯示為僅在可熱成型層220和底部電極232之間,在一些實施例中,例如,可熱成型層220可以用任何合適的方式降低體積,以使一或多個氣腔可以圍繞可熱成型層220的其它地方形成。此外,回想一下,根據一些實施例,氣腔甚至無需形成在可熱成型層220和底部電極232之間以供諧振器有效地操作。
根據一些實施例,圖2E’顯示具有多個變異的圖2E的範例IC結構。一種這樣的變異是在諧振器堆疊中的層的形狀和尺寸,具體地,底部電極232’在正X軸方向上並不如同在圖2E的結構中延伸得遠(例如,可熱成型層220與底部電極232延伸得不一樣多)。如圖所示,對於諧振器堆疊的另一變異是壓電層234’延伸穿過底部電極232’(在正X軸方向)和在底部電極232’上,以使它被局部地形成在可熱成型層220’和隔離層210上。在圖2E’中顯示的另一個變異是相較於圖2E中的氣腔250之氣腔250’的形狀。如圖所示,氣腔250’具有大致為彎曲的凹形,而不是氣腔250的矩形和扁平形狀。換句話說,在圖2E的結構中,可熱成型層220以基本上同質的方式從上而下降低體積,而在圖2E’的結構中,可熱成型層220’以異質方式降 低體積,其在層220’的中間比在外側收縮更多。這樣的形狀可能是例如由可熱成型層220和隔離層210之間相對較大的黏合性導致。然而,在此範例實施例中,諧振器仍然可以振動/振盪/諧振到氣腔250’,並由此有效地操作。如可以基於本發明理解的,所形成的氣腔可包含各種不同的形狀和/或尺寸,並仍然允許上覆諧振器有效地操作。
例如,圖2E’還包含顯示如果使用傳統蝕刻底切處理來形成氣腔250’,則將存在的存取溝槽260的假想位置的虛線。如圖所示,假想存取溝槽260包含當考慮到諧振器裝置的整體尺寸時,將需要考慮的寬度W(在X軸方向的尺寸),因為如果採用傳統的蝕刻底切技術,形成的每個諧振器裝置將需要這樣的存取溝槽來執行用於形成諧振器之下的氣腔的釋放蝕刻。然而,可熱成型層220的使用將對於這種存取溝槽260的這種需求移除,因為底層氣腔250/250’可以沒有實體地存取層的諧振器堆疊之下的區域(例如,底部電極232/232’之下)而被形成。因此,如可以基於本發明理解的,這些技術使得氣腔250被完全地封閉(相較於採用存取溝槽的傳統蝕刻底切技術)。這樣的封閉系統可以提供優點,例如,如降低了在形成和/或使用期間的諧振器裝置崩潰的可能性。
根據實施例,如需要的話,圖1的方法100繼續於完成112 IC處理。這種用以完成IC的額外處理可以包含後端或後段(BEOL)處理,以例如形成一或多個金屬化層和/或將形成諧振器裝置互連。可以執行將因本發明 顯而易見的任何其它適當的處理,例如,如在諧振器裝置的上方形成氣腔。請注意,為了便於說明,方法100的程序102-112在圖1中以特定的順序顯示。然而,程序102-112中的一或多個可以用不同的順序執行,或者可以根本不被執行。例如,在一些實施例中,方塊106是不需要執行的可選程序,但是當它被執行時,它可例如在方塊104之前和/或之後執行。在一些情況下,在圖2A-E中顯示的IC結構的特徵可以用不同於本文主要使用的命名法(為了便於參考,其已被選擇)的方式來說明。舉例來說,在一些情況下,頂部電極232和底部電極236可以替代地被以任何順序視為第一和第二電極。此外,在一些情況下,壓電層234可被視為在頂部和底部電極232、236之間的中間層,其中該中間層包含壓電材料。更進一步地,在某些情況下,可熱成型層220也可以被視為在諧振器堆疊(或其包含的層232、234、236中的一個)和基板200之間的中間層,其中該中間層包含響應於溫度的增加而降低體積的材料。此外,在一些情況下,各種包含的特徵可以用任何其它合適的方式來描述,如基於它們的材料、特性、尺寸、形狀、在IC結構中相對於其它特徵的位置(例如,上方、下方、上、之上、相鄰、之間、接近、靠近、最接近,以及相對於一或多個特徵),或將因本發明顯而易見的任何其它合適的描述方式。許多變異和配置將因本發明顯而易見的。
範例系統
圖3顯示根據本發明的一些實施例的利用使用本文所揭露技術形成的積體電路結構和/或諧振器裝置實現的計算系統1000。如圖所示,計算系統1000容納主機板1002。主機板1002可包括多個部件,包括但不限於處理器1004和至少一個通訊晶片1006。處理器1004和至少一個通訊晶片1006可以被實體地和電性地耦接到主機板1002,或以其它方式整合於其中。如將理解的,主機板1002可以是,例如,任何印刷電路板,無論是主板、安裝在主板上的子板,或系統1000的唯一板等。
取決於其應用,計算系統1000可以包括可以或可以不被實體地和電性地耦接到主機板1002的一或多個其他部件。這些其他部件可以包括但不限於揮發性記憶體(例如,DRAM)、非揮發性記憶體(例如,ROM)、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機和大容量儲存裝置(如硬碟、光碟(CD)、數位多功能、光碟(DVD)等)。包含在計算系統1000的任何元件可以包含根據範例實施例使用所揭露的技術形成的一或多個積體電路結構或裝置。在一些實施例中,多種功能可被整合到一或多個晶片(例如,舉例而言,請注意通訊晶片1006可以是處理器1004的部分或以其它方式整合到處理器 1004)。
通訊晶片1006可以致使用於資料傳送往來於計算系統1000的無線通訊。用語“無線”及其衍生詞可以用於描述電路、裝置、系統、方法、技術、通訊頻道等,其可藉由非固態媒體、藉由使用調變的電磁輻射來傳送資料。該用語不暗示相關的裝置不包含任何導線,儘管在一些實施例中它們可能沒有。通訊晶片1006可以實現任何數目的無線標準或協議,其包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽,其衍生物以及那些被指定為3G、4G、5G和之後的任何其它無線協定。計算系統1000可以包括複數個通訊晶片1006。例如,第一通訊晶片1006可專用於短範圍無線通訊,例如Wi-Fi和藍芽,並且第二通訊晶片1006可專用於長範圍無線通訊如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其他。
計算系統1000的處理器1004包含封裝在處理器1004內的積體電路晶粒。在一些實施例中,處理器的積體電路晶粒包含利用使用如本文所描述的各種揭露的技術形成的一或多個積體電路結構或裝置來實現的板載電路。用語“處理器”可以指處理,例如,來自暫存器和/或記憶體的電子資料,以將該電子資料轉換成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的部分。
通訊晶片1006也可以包括封裝在通訊晶片1006內的積體電路晶粒。根據一些這樣的範例實施例,通訊晶片的積體電路晶粒包含使用如本文以各種方式所描述的揭露技術形成的一或多個積體電路結構或裝置。如將因本發明而理解的,請注意,多標準無線能力可以被直接整合到處理器1004(例如,其中任何晶片1006的功能被整合到處理器1004,而不是具有單獨的通訊晶片)。進一步注意到,處理器1004可以是具有這樣的無線能力的晶片組。總之,可以使用任何數目的處理器1004和/或通訊晶片1006。同樣地,任何一個晶片或晶片組可以具有整合在其中的多種功能。在一些實施例中,例如,通訊晶片1006可以包含使用本文描述的技術形成的一或多個諧振器裝置,其中這種諧振器裝置可以被包含在RF濾波器中,而該RF濾波器可被包含在通訊晶片的RF前端部中。
在各種實現中,計算系統1000可以是膝上型電腦、小筆電、筆記型電腦、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位錄影機或者處理資料或採用使用如本文所描述的各種揭露的技術形成的一或多個積體電路結構或裝置的任何其它電子裝置。請注意,參照計算系統係意於包含配置成用於計算或處理資訊的計算裝置、設備和其它結構。
進一步的範例實施例
下面的範例關於進一步的實施例,其中無數的排列和配置將是顯而易見的。
範例1是一種積體電路(IC),包含:基板;諧振器,包含第一電極,其在該基板上方、第二電極,其在該第一電極與該基板之間,以及第一中間層,其在該第一和第二電極之間,該第一中間層包含壓電材料;以及第二中間層,其在該第二電極與該基板之間,其中該第二中間層包含響應於溫度的增加與超過給定溫度中的至少一者而降低體積的材料。
範例2包含範例1的標的物,進一步包含隔離層,該第二中間層在該隔離層的部分之間,其中該隔離層包含與該第二中間層不同的材料。
範例3包含範例1或範例2的標的物,其中該第一和第二電極中的至少一者包含金屬和金屬合金中之一者。
範例4包含範例1至3中任一者的標的物,其中該第一和第二電極中的至少一者包含III-V族半導體材料。
範例5包含範例1至4中任一者的標的物,其中該壓電材料包含III-V族半導體材料和II-VI族半導體材料中的至少一者。
範例6包含範例1至5中任一者的標的物,其中該壓電材料包含氮化鋁(AlN)和氧化鋅(ZnO)中的至少一者。
範例7包含範例1至6中任一者的標的物,其中該第二中間層包含至少一種熱塑性材料。
範例8包含範例1至6中任一者的標的物,其中該第二中間層包含至少一種具有負熱膨脹係數的材料。
範例9包含範例1至8中任一者的標的物,其中該給定溫度係小於攝氏500度。
範例10包含範例1至9中任一者的標的物,進一步包含在該第二中間層和該第二電極之間的氣腔。
範例11包含範例10的標的物,其中該氣腔在該第二中間層和該第二電極之間具有至少5奈米的最大尺寸。
範例12包含範例10至11中任一者的標的物,其中該氣腔被完全封閉。
範例13是一種射頻(RF)濾波裝置,其包含範例1至12中任一者的標的物。
範例14是一種計算系統,其包含範例1至13中任一者的標的物。
範例15是一種積體電路(IC),包含:基板;諧振器,包含第一電極,其在該基板上方、第二電極,其在該第一電極與該基板之間,以及第一中間層,其在該第一和第二電極之間,該第一中間層包含壓電材料;第二中間層,其在該第二電極與該基板之間;以及氣腔,其在該第二中間層與該第二電極之間,其中該氣腔被完全封閉。
範例16包含範例15的標的物,其中該第二中間層包含響應於溫度的增加與超過給定溫度中的至少一者而降低體積的材料。
範例17包含範例15或16的標的物,其進一步包含隔離層,該第二中間層在該隔離層的部分之間,其中該隔離層包含與該第二中間層不同的材料。
範例18包含範例15至17中任一者的標的物,其中該第一和第二電極中的至少一者包含金屬和金屬合金中之一者。
範例19包含範例15至18中任一者的標的物,其中該第一和第二電極中的至少一者包含III-V族半導體材料。
範例20包含範例15至19中任一者的標的物,其中該壓電材料包含III-V族半導體材料和II-VI族半導體材料中的至少一者。
範例21包含範例15至20中任一者的標的物,其中該壓電材料包含氮化鋁(AlN)和氧化鋅(ZnO)中的至少一者。
範例22包含範例15至21中任一者的標的物,其中該第二中間層包含至少一種熱塑性材料。
範例23包含範例15至21中任一者的標的物,其中該第二中間層包含至少一種具有負熱膨脹係數的材料。
範例24包含範例15至23中任一者的標的物, 其中該第二中間層包含多孔材料。
範例25包含範例15至24中任一者的標的物,其中該給定溫度係大於攝氏300度。
範例26包含範例15至25中任一者的標的物,其中該給定溫度係小於攝氏400度。
範例27包含範例26的標的物,其中該氣腔在該第二中間層和該第二電極之間具有至少5奈米的最大尺寸。
範例28是一種射頻(RF)濾波裝置,其包含範例15至27中任一者的標的物。
範例29是一種計算系統,其包含範例15至28中任一者的標的物。
範例30是一種形成積體電路(IC)的方法,該方法包含:在第一層上形成諧振器,該諧振器包含兩個電極之間的中間層,其中該中間層包含壓電材料;以及施加熱以降低該第一層的體積並且形成該第一層與該諧振器之間的氣腔。
範例31包含範例30的標的物,其進一步包含相鄰於該第一層的至少一側形成第二層。
範例32包含範例31的標的物,其中該第二層包含相對於該第一層不同的材料。
範例33包含範例30至32中任一者的標的物,其中施加熱包含執行退火程序,其包含至少為攝氏200度的溫度。
範例34包含範例30至33中任一者的標的物,其中施加熱包含執行退火程序,其包含低於攝氏500度的溫度。
範例35包含範例30至34中任一者的標的物,其中施加熱包含使用雷射退火程序來指向該諧振器。
範例36包含範例30至35中任一者的標的物,其中該第一層在體積上至少降低10%。
範例37包含範例30至36中任一者的標的物,其中該第一層在體積上至少降低20%。
範例38包含範例30至37中任一者的標的物,其中該氣腔被完全封閉。
範例39包含範例30至38中任一者的標的物,其進一步包含在低於攝氏20度的溫度下在第一層之上形成該諧振器。
範例40包含範例30至39中任一者的標的物,其中該中間層係使用原子層沉積(ALD)程序來形成。
範例41包含範例30至40中任一者的標的物,其中該第一層包含至少一種熱塑性材料。
範例42包含範例30至41中任一者的標的物,其中該第一層包含至少一種具有負熱膨脹係數的材料。
範例43包含範例30至42中任一者的標的物,其進一步包含在該第一層的至少一側上形成黏接。
前面敘述的範例實施例已經出於說明和敘述的目的而呈現。其並不意於窮盡或將本發明限制於所揭露 的精確形式。根據本發明,許多修改和變化是可能的。其意圖是本發明的範圍不受詳細敘述的限制,而是由所附的申請專利範圍限制。將來提交之主張本申請優先權的申請案可以用不同的方式請求所揭露的請求標的,並且通常可以包括如本文各種揭露或另有表明的任何一組的一或多個限制。

Claims (25)

  1. 一種積體電路(IC),包含:基板;諧振器,包含第一電極,其在該基板上方,第二電極,其在該第一電極與該基板之間,以及第一中間層,其在該第一和第二電極之間,該第一中間層包含壓電材料;以及第二中間層,其在該第二電極與該基板之間,其中該第二中間層包含響應於溫度的增加與超過給定溫度中的至少一者而降低體積的材料。
  2. 如申請專利範圍第1項的IC,其進一步包含隔離層,該第二中間層在該隔離層的部分之間,其中該隔離層包含與該第二中間層不同的材料。
  3. 如申請專利範圍第1項的IC,其中該第一和第二電極中的至少一者包含金屬和金屬合金中之一者。
  4. 如申請專利範圍第1項的IC,其中該第一和第二電極中的至少一者包含III-V族半導體材料。
  5. 如申請專利範圍第1項的IC,其中該壓電材料包含III-V族半導體材料和II-VI族半導體材料中的至少一者。
  6. 如申請專利範圍第1項的IC,其中該壓電材料包含氮化鋁(AlN)和氧化鋅(ZnO)中的至少一者。
  7. 如申請專利範圍第1項的IC,其中該第二中間層包含至少一種熱塑性材料。
  8. 如申請專利範圍第1項的IC,其中該第二中間層包含至少一種具有負熱膨脹係數的材料。
  9. 如申請專利範圍第1項的IC,其中該給定溫度係小於攝氏500度。
  10. 如申請專利範圍第1項的IC,其進一步包含在該第二中間層和該第二電極之間的氣腔。
  11. 如申請專利範圍第10項的IC,其中該氣腔在該第二中間層和該第二電極之間具有至少5奈米的最大尺寸。
  12. 如申請專利範圍第10項的IC,其中該氣腔被完全封閉。
  13. 一種射頻(RF)濾波裝置,其包含如申請專利範圍第1至12項中任一項的IC。
  14. 一種計算系統,其包含如申請專利範圍第1至12項中任一項的IC。
  15. 一種積體電路(IC),包含:基板;諧振器,包含第一電極,其在該基板上方,第二電極,其在該第一電極與該基板之間,以及第一中間層,其在該第一和第二電極之間,該第一中間層包含壓電材料;第二中間層,其在該第二電極與該基板之間;以及氣腔,其在該第二中間層與該第二電極之間,其中該氣腔被完全封閉。
  16. 如申請專利範圍第15項的IC,其中該第二中間層包含響應於溫度的增加與超過給定溫度中的至少一者而降低體積的材料。
  17. 如申請專利範圍第15項的IC,其進一步包含隔離層,該第二中間層在該隔離層的部分之間,其中該隔離層包含與該第二中間層不同的材料。
  18. 如申請專利範圍第15至17項中任一項的IC,其中該給定溫度係大於攝氏300度。
  19. 如申請專利範圍第15至17項中任一項的IC,其中該給定溫度係小於攝氏400度。
  20. 一種形成積體電路(IC)的方法,該方法包含:在第一層上形成諧振器,該諧振器包含兩個電極之間的中間層,其中該中間層包含壓電材料;以及施加熱以降低該第一層的體積並且形成該第一層與該諧振器之間的氣腔。
  21. 如申請專利範圍第20項的方法,其進一步包含相鄰於該第一層的至少一側形成第二層。
  22. 如申請專利範圍第21項的方法,其中該第二層包含相對於該第一層不同的材料。
  23. 如申請專利範圍第20至22項中任一項的方法,其中施加熱包含執行退火程序,其包含至少為攝氏200度的溫度。
  24. 如申請專利範圍第20至22項中任一項的方法,其中施加熱包含執行退火程序,其包含低於攝氏500度的溫度。
  25. 如申請專利範圍第20至22項中任一項的方法,其中該第一層在體積上至少降低10%。
TW106127647A 2016-09-30 2017-08-15 釋放採用可熱成膜之諧振器 TW201817005A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
??PCT/US16/54725 2016-09-30
PCT/US2016/054725 WO2018063311A1 (en) 2016-09-30 2016-09-30 Releasing a resonator employing a thermally formable film

Publications (1)

Publication Number Publication Date
TW201817005A true TW201817005A (zh) 2018-05-01

Family

ID=61760134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106127647A TW201817005A (zh) 2016-09-30 2017-08-15 釋放採用可熱成膜之諧振器

Country Status (2)

Country Link
TW (1) TW201817005A (zh)
WO (1) WO2018063311A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111883667B (zh) * 2020-08-28 2022-06-10 电子科技大学 一种基于负热膨胀效应的柔性光电探测器及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
US7759843B2 (en) * 2006-07-20 2010-07-20 Epson Toyocom Corporation Highly stable piezoelectric oscillator, manufacturing method thereof, piezoelectric resonator storage case, and heat source unit
KR101918282B1 (ko) * 2012-03-23 2018-11-13 삼성전자주식회사 체적 음향 공진기를 이용한 rf 필터 및 rf 트랜시버
US9450167B2 (en) * 2013-03-28 2016-09-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Temperature compensated acoustic resonator device having an interlayer
US9401691B2 (en) * 2014-04-30 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator device with air-ring and temperature compensating layer

Also Published As

Publication number Publication date
WO2018063311A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
US11323092B2 (en) Film bulk acoustic resonator (FBAR) devices for high frequency RF filters
US11616488B2 (en) FBAR devices having multiple epitaxial layers stacked on a same substrate
US10979012B2 (en) Single-flipped resonator devices with 2DEG bottom electrode
TWI724050B (zh) 可調電容器裝置、可調射頻濾波器裝置、計算系統以及形成可調電容器裝置之方法
TWI723079B (zh) 積體射頻(rf)前端結構
US11218133B2 (en) Film bulk acoustic resonator (FBAR) devices for high frequency RF filters
US11043627B2 (en) Techniques for monolithic co-integration of thin-film bulk acoustic resonator devices and III-N semiconductor transistor devices
US10673405B2 (en) Film bulk acoustic resonator (FBAR) devices with 2DEG bottom electrode
TW201731025A (zh) 堆疊電晶體
US11671075B2 (en) Film bulk acoustic resonator (FBAR) devices for high frequency RF filters
TW201826702A (zh) 具有磊晶層的薄膜體聲波共振器(fbar)射頻(rf)濾波器
CN106575669A (zh) 多栅极高电子迁移率晶体管及其制造方法
TW201810671A (zh) 包括縮進的凸起源極/汲極以減少寄生電容之電晶體
CN106415846B (zh) 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
TW201817005A (zh) 釋放採用可熱成膜之諧振器
TW202341470A (zh) 用於奈米帶架構的半導體結構
TW201810613A (zh) 用於積體電路的基板
TW201801192A (zh) 用以抑制摻雜原子擴散的源極/汲極摻雜擴散屏障
CN113228282A (zh) 用于增大半导体器件中的多晶硅晶粒尺寸的阶梯式退火工艺
CN110571272A (zh) 针对gan rf晶体管中的改进性能的触点形状工程