TW201810613A

TW201810613A - 用於積體電路的基板

Info

Publication number: TW201810613A
Application number: TW106117440A
Authority: TW
Inventors: 山薩塔克達斯古塔; 彼得托欽斯基; 漢威陳; 馬可拉多撒福傑維克
Original assignee: 英特爾股份有限公司
Priority date: 2016-07-01
Filing date: 2017-05-25
Publication date: 2018-03-16
Also published as: WO2018004693A1

Abstract

此處的實施方式敘述用於使用絕緣覆矽(SOI)技術製造系統單晶片(SoC)裝置的技術。基板包含第一定向(例如，111)的Si的第一層，及與第一定向不同的第二定向(例如，100)的Si的第二層，由分離層分開。RF裝置可於Si的第一層上方且與其接觸；而邏輯裝置可於Si的第二層上方且與其接觸；由邏輯裝置及RF裝置之間的禁區分開。另一基板包含Si(100)的層、Si(111)的層，由AIN的層分開，其中RF裝置在AIN的層上方且與其接觸，且邏輯裝置在Si(111)的層上方且與其接觸。

Description

用於積體電路的基板

本發明的實施方式係一般關於積體電路領域，且特別是，關於用以整合異質裝置於相同積體電路上的有不相似的材料的基板。

系統單晶片(SoC)為積體電路(IC)，其整合電腦或其它電子系統的複數組件於單IC中。唯，整合異質裝置於有不相似的材料的基板上方及致能邏輯裝置、類比裝置、高壓裝置及射頻(RF)裝置於相同晶片或晶粒上的共同存在一直係有挑戰性。

103‧‧‧Si的第一層

105‧‧‧分離層

107‧‧‧Si的第二層

120‧‧‧基板

130‧‧‧基板

140‧‧‧基板

202‧‧‧第一區

203‧‧‧Si的第一層

204‧‧‧RF裝置

205‧‧‧分離層

206‧‧‧第二區

207‧‧‧Si的第二層

208‧‧‧邏輯裝置

209‧‧‧禁區

210‧‧‧SoC

220‧‧‧SoC

230‧‧‧SoC

300‧‧‧製程

301、303、305、307、308、309‧‧‧方塊

310‧‧‧製程

311、313、315、317、319、321、323、325‧‧‧方塊

320‧‧‧SoC裝置

321‧‧‧溝槽

331‧‧‧圖案化區

400‧‧‧電腦裝置

402‧‧‧主機板

404‧‧‧處理器

406‧‧‧通訊晶片

408‧‧‧外殼

1051‧‧‧埋入氧化物層

1053‧‧‧藍寶石層

2021‧‧‧AlN層

2023‧‧‧過渡層

2025‧‧‧GaN層

2027‧‧‧AlInN層或AlGaN層

2041‧‧‧基板

2042‧‧‧通道

2043‧‧‧閘極

2044‧‧‧閘極接觸物

2045‧‧‧間隔物

2046‧‧‧源極、汲極

2047‧‧‧源極接觸物、汲極接觸物

2050‧‧‧二維電子氣

2081‧‧‧基板

2082‧‧‧氧化物層

2083‧‧‧鰭部

2084‧‧‧源極/汲極

2085‧‧‧閘極

2087‧‧‧高介電常數介電質層

2088‧‧‧金屬層

由以下的詳細敘述及伴隨的圖式，實施方式可輕易地被理解。為了幫助敘述，相似的參考標號指定於相似的結構元件。實施方式以範例的方式描述且非以限縮於伴隨的圖式中的圖的方式。

圖1A至1C示意地描述用於系統單晶片 (SoC)裝置的基板的截面側視圖，如於此所述的，根據一些實施方式。

圖2A至2C示意地描述建構於基板上的SoC裝置的截面側視圖，如於此所述的，而圖2D示意地描述邏輯裝置及RF裝置的截面側視圖及邏輯裝置的三維圖，根據一些實施方式。

圖3A及3C示意地描述用於製造如於此所述的SoC裝置的製程的流程圖，而圖3B係描述按圖3A所示的製程所製造的SoC裝置，根據一些實施方式。

圖4示意地描述可包含SoC裝置的範例系統，如於此所述，根據一些實施方式。

【發明內容及實施方式】

系統單晶片(SoC)為積體電路(IC)，其整合電腦或其它電子系統的複數組件於單IC中。例如，SoC裝置可含有數位或邏輯裝置、類比裝置、高壓裝置及/或射頻(RF)裝置-全部於單晶片基板上。多年來，SoC裝置已成為廣泛被接受，且用於嵌入系統、行動裝置，例如智慧手機及平板等。詞語SoC、SoC晶片及SoC裝置可於此交互使用。

絕緣覆矽(SOI)技術表示於半導體製造中使用層狀的矽-絕緣物-矽基板取代傳統矽基板，特別是微電子，以減少寄生裝置電容，因而增進表現。基於SOI的裝置與傳統的矽建構的裝置不同在於，矽接面於電絕緣物之上。用於SOI的絕緣層及矽層可隨應用有廣泛多樣的變化。

矽技術的演進持續革新微/奈米電子。唯，矽技術有它自己的限制，且基於其它材料的裝置或系統對不同的應用會是有利的。於許多應用中III-V半導體可為有吸引力的矽技術的替代物，例如微機電系統的應用。III-V半導體可由III族元素(例如，鋁(Al)、鎵(Ga)及銦(In))與V族元素(例如，氮(N)、磷(P)、砷(As)及銻(Sb))的組合得到。所有這些III-V組合結晶為類似(Si)或鍺(Ge)結構的鑽石晶格，或為六方晶格。

唯，使用SOI製造技術整合這些不相似的材料，例如矽及III-V材料，且致能邏輯裝置、類比裝置、高壓裝置及/或RF裝置於相同晶片或晶粒上的共同存在一直係有挑戰性。本發明的實施方式敘述用於材料及基板的技術，其整合不相似的材料以致能邏輯裝置、類比裝置、高壓裝置及/或RF裝置於相同晶片或晶粒上的共同存在。

於多樣的實施方式，層狀的SOI基板可包含第一定向的Si的第一層，與第一定向不同的第二定向的Si的第二層，及於Si的第一層與Si的第二層之間的分離層。換而言之，基板可包含有不同的結晶面且由分離層接在一起的Si的二層。Si的第一層可幫助用於RF裝置的基於III-N材料的更佳實施例，這係因為Si的第一層展現比Si的第二層降低得多的晶格不匹配。此外，Si的第一層可具有高電阻，例如，大於500ohm-cm的電阻，以改進Si的第一層上方的RF裝置與Si的第二層上方的邏輯裝置之間的噪訊絕緣。

於多樣的實施方式，RF裝置可位於第一區內，其中RF裝置可於第一層上方且與第一層接觸；且邏輯裝置可位於第二區內，其中邏輯裝置可於第二層上方且與第二層接觸。於一些實施方式，高壓裝置亦可位於與第二區內的邏輯裝置分開的第一區內。此外，禁區可位於第一區及第二區之間，其中於第一區內的RF裝置可由禁區從第二區內的邏輯裝置分開。於一些實施方式，禁區可為包含介電質材料的淺溝槽隔離(STI)。於一些實施方式，第一區可包含III-N材料，其中第二區可形成於包含Si、Ge、SiGe或III-V材料的邏輯層內。

於多樣的實施方式，於第一層及第二層之間的分離層可包含埋入氧化物層、藍寶石層、AIN層或鑽石層。於一些實施方式，分離層可包含埋入氧化物層及藍寶石層。

於多樣的實施方式，系統可包含記憶體裝置、耦合至記憶體裝置的顯示器、及耦合至顯示器及記憶體的系統單晶片(SoC)裝置。更詳細地，SoC裝置可包含基板，基板具有第一定向(例如，100)的Si的第一層，與第一定向不同的第二定向(例如，111)Si的第二層，及於第一層及第二層之間的分離層(例如，AIN)。於實施方式，RF裝置可在分離層(例如，AIN)上且與其接觸，且邏輯裝置在Si的第二層(111)上且與其接觸。

本發明的實施方式敘述用於材料及基板的製程，其整合III-V材料，以致能邏輯裝置、類比裝置、高壓裝置及/或RF裝置於相同晶片或晶粒上的共同存在。於多樣的實施方式，揭示了用於形成SoC裝置的製程，製程包含：提供第一定向的Si的第一層；形成邏輯層在Si的第一層上方，其中邏輯層可包含Si、Ge、SiGe或III-V材料；形成分離層在邏輯層上方；形成與第一定向不同的第二定向的Si的第二層在分離層上方；形成III-N材料的層在Si的第二層上方；形成RF裝置在III-N材料的層內；形成邏輯裝置在邏輯層內；及形成經由分離層、Si的第二層、及III-N材料的層的禁區，其中在III-N材料的層內的RF裝置可由禁區從邏輯層內的邏輯裝置分開。

於之後的詳細的敘述，參照伴隨圖式作出，其形成它的部分，其中通篇相似的編號指定予相似的部件，且其以說明的實施方式的方式被顯示，其中本發明的標的可被實現。可以理解的是可利用其它實施方式且可作出結構上或邏輯上的改變而不離開本發明的範圍。因此，之後的詳細的敘述不作為限制的方式，且實施方式的範圍由所附的申請專利範圍及其均等所定義。

對於本發明，詞語「A及/或B」意指(A)、(B)或(A及B)。對於本發明，詞語「A、B及/或C」意指(A)、(B)、(C)、(A及B)、(A及C)、(B及C)或(A、B及C)。

敘述可使用基於面向的敘述，例如頂/底、側、上方/下方等。此敘述僅用以幫助討論而非為了限制此處所述的實施方式的應用至任意特定的定向。

敘述可使用詞語「於一實施方式」或「於實施方式」，其可各表示相同或不同的一或更多的實施方式。此外，詞語「包含」、「包括」、「具有」等，如分別用於本發明的實施方式，為同義字。

詞語「耦合」及其衍生詞可用於此。詞語「耦合」可意指以下的一或多者。「耦合」可意指二或更多元件直接實體及/或電接觸。唯，「耦合」亦可意指二或更多元件彼此非直接接觸，但仍共同運作或彼此互動，且可意指一或更多其它元件耦合或連接於彼此耦合的元件之間。詞語「直接耦合」可意指二或更多元件直接接觸。

於多樣的實施方式，詞語「形成、沉積或是設置第一特徵在第二特徵上」可意指形成、沉積或是設置第一特徵在第二特徵上方，且第一特徵的至少部分與第二特徵的至少部分可直接接觸(例如，直接實體及/或電接觸)或非直接接觸(例如，具有一或更多其它特徵於第一特徵及第二特徵之間)。

如此處所用的，詞語「電路」可表示為以下的組件、為以下的組件的部分或是包含以下的組件：特定應用積體電路(ASIC)、電子電路、處理器(共享、專用或群組)及/或記憶體(共享、專用或群組)，其執行一或更多軟體或韌體程式、組合邏輯電路、及/或其它適合的組件，其提供所述的功能。

圖1A至1C示意地描述用於系統單晶片(SoC)裝置的基板的截面側視圖，如於此所述的，根據一些實施方式。

晶圓，亦稱為切片或基板，例如，SOI的矽-絕緣體-矽基板，可為半導體材料(例如結晶矽(Si))的薄切片，用於積體電路的製造的電子元件中。矽或SOI晶圓可為多樣的直徑，例如，從25.4mm(1吋)至300mm(11.8吋)。半導體製造廠可由晶圓的直徑來稱呼，它們被加工以製造。直徑可漸漸地增加以增進產量及降低成本，現在的製程水準使用300mm，且可以適用450mm。用於不同晶元尺寸的製造的技術可不同。此處所述的實施方式可用於使用300mm的製造。此外，或是替代地，此處所述的實施方式可用於其它晶圓尺寸，包含未來的晶圓。

晶圓可從具有規律結晶結構的結晶生長，規律結晶結構有具有鑽石立方結構晶格的矽。當切成晶圓，表面可對齊於許多相關的方向，被認為是結晶定向。矽定向可由米勒指數定義，例如有(100)、(111)或(110)的定向的矽基板。

圖1A示意地描述包含矽的不同層的基板120的截面側視圖，例如，Si的第一層103及Si的第二層107，根據一些實施方式。Si的第一層103可具有第一定向；而Si的第二層107可具有與第一定向不同的第二定向。於實施方式，第一定向可為111且第二定向可為100。唯，其它定向亦是可能的。例如，第二定向可為110。此外且替代地，第一定向可為100且第二定向可為111。

於實施方式，Si的第一層103及Si的第二層107可由Si的第一層103及Si的第二層107之間的分離層105分開。於實施方式，分離層105可包含埋入氧化物層、藍寶石層或鑽石層。於一些其它實施方式，分離層105可包含AlN，其為非常有效率的熱導體且對於用於從RF電路中有效率的取出熱而言及對於製造於III-N材料上的高電壓電路而言是非常好的選擇。如於圖1A所示，Si的第一層103可於分離層105之下，其可更在Si的第二層107之下。

圖1B描述包含矽的不同層的替代基板130的截面側視圖，例如，Si的第一層103及Si的第二層107，根據一些實施方式。於實施方式，Si的第二層107可於分離層105之下，其可更於Si的第一層103之下。Si的第一層103、Si的第二層107及分離層105的細節可與於上對於圖1A所述的基板120中的對應層類似。

圖1C描述包含矽的不同層的替代基板140的截面側視圖，例如，Si的第一層103及Si的第二層107，根據一些實施方式。於實施方式，分離層105可包含複數層，例如埋入氧化物層1051及藍寶石層1053。於實施方式，Si的第一層103可於包含複數的層的分離層 105之下，其可更於Si的第二層107之下。此外或是替代地的，未圖示，Si的第一層103可於包含複數的層的分離層105之上，其可更於Si的第二層107之上。Si的第一層103、Si的第二層107及分離層105的細節可與於上對於圖1A所述的基板120中的對應層類似。

圖2A描述建構於基板上的SoC裝置210的截面側視圖，如於此所述的，基板包含Si的第一層203及Si的第二層207，其由分離層205分開，其可為與如圖1A所示的基板120相同。例如，Si的第一層203可具有第一定向；而Si的第二層207可具有與第一定向不同的第二定向。於實施方式，第一定向可為111且第二定向可為100。此外且替代地，實施方式可包含圖1B-1C所示的基板130及/或140。

SoC裝置210可包含第一區202及第二區206，其中第一區202及第二區206穿越SoC裝置210的所有層，且彼此分開。如RF裝置204及邏輯裝置208的裝置可分別形成於第一區202及第二區206內。

於一些實施方式，RF裝置204可位於第一區202內，其中RF裝置204可於Si的第一層203上方且與其接觸。於一些實施方式，高壓裝置亦可位於第一區202 內。相似地，邏輯裝置208可位於第二區206內，其中邏輯裝置208可位於Si的第二層207上方且與其接觸。於實施方式，RF裝置204可包含III-N材料，而邏輯裝置208可形成於包含Si、Ge、SiGe或III-V材料的層內。於實施方式，RF裝置204可為RF功率放大器或RF濾波器。另一方面，邏輯裝置208可為邏輯電路、處理器、記憶體電路或執行數位功能且被稱為數位電路的電路，其通常由CMOS技術製造。

於實施方式，第一區202可包含裝置層堆疊，其包含AlN層(2021)、過渡層(2023)、GaN層(2025)及AlInN層或AlGaN層(2027)。此外，於實施方式，過渡層2023可包含AlGaN、AlN及/或GaN的一或多者。

於實施方式，禁區209可於第一區202及第二區206之間，其中於第一區202內的RF裝置204可由禁區209從第二區206內的邏輯裝置208分開。此外，Si的第一層203的電阻可高於500ohm-cm，以增進RF噪訊隔離。於實施方式，禁區209可為包含介電質材料的淺溝槽隔離(STI)。

於實施方式，分離層205可於Si的第一層203之上，且Si的第二層207可於分離層205之上。於實施方式，RF裝置204可隔著Si的第二層207及分離層205於Si的第一層203上方，且邏輯裝置208可於由分離層205從Si的第一層203分開的Si的第二層207上方。

圖2B示意地描述包含Si的第一層203及Si的第二層207的SoC裝置220的截面側視圖，與圖2A的對應層相似。例如，Si的第一層203可具有第一定向；而Si的第二層207可具有與第一定向不同的第二定向。於實施方式，第一定向可為111且第二定向可為100。

SoC裝置220可包含第一區202及第二區206，其中第一區202及第二區206穿越SoC裝置220的所有層，且彼此分開。類似RF裝置204及邏輯裝置208的裝置可分別形成於第一區202及第二區206內。

於實施方式，RF裝置204可位於第一區202內，且可在Si的第一層203上方且與其接觸，而RF裝置204可包含與圖2A的RF裝置204相同或相似的材料。另一方面，邏輯裝置208可位於第二區206內，且可於Si的第二層207上方且與其接觸。此外，禁區209可於第一區202及第二區206之間，其中於第一區202內的RF裝置204可由禁區209從第二區206內的邏輯裝置208分開。

於實施方式，分離層205可於Si的第二層207之上，且Si的第一層203可於分離層205之上。於實施方式，RF裝置204可於由分離層205從Si的第二層207分開的Si的第一層203上方，且邏輯裝置208可於由分離層205從Si的第一層203分開的第二層207上方。

於實施方式，分離層205可為藍寶石層且可設置於Si的第二層207之上，Si的第一層203可於藍寶石層205之上，RF裝置204可設置於由藍寶石層205從Si的第二層207分開的Si的第一層203上方，且邏輯裝置208可設置於由藍寶石層205從Si的第一層203分開的Si的第二層207上方。於實施方式，分離層205可包含如圖1C所示的複數層。

圖2C示意地描述系統單晶片(SoC)裝置230的截面側視圖，根據一些實施方式。於實施方式，SoC裝置230可包含具有Si的第一層203、分離層205及Si的第二層207的基板。Si的第一層203可具有第一定向，例如，100，Si的第二層207可具有與第一定向不同的第二定向，例如，111，且分離層205可包含AIN。Si的第一層203可於分離層205之下，其可進一步於Si的第二層207之下。

SoC裝置230可包含第一區202及第二區206，其中第一區202及第二區206穿越SoC裝置220的所有層，且彼此分開。類似RF裝置204及邏輯裝置208的裝置可分別形成於第一區202及第二區206內。

於實施方式，RF裝置204可設置於在與分離層205上且與其接觸的第一區202內，邏輯裝置208可設置於第二區206內且與Si的第二層207接觸；及於第一區202及第二區206之間的禁區209，其中於第一區202內的RF裝置204可由禁區209從第二區206內的邏輯裝置208分開。禁區209可為包含介電質材料的淺溝槽隔離(STI)。

邏輯裝置208可使用III-V材料或Ge形成為奈米線。RF裝置204可包含III-N材料，與圖2A的III-N材料相似。於實施方式，第一區202可指定用於RF裝置且第二區206可指定用於邏輯裝置。第一區202亦可指定用於RF裝置及高壓裝置，且第二區206可指定用於邏輯裝置。

圖2D示意地描述RF裝置的截面側視圖，例如圖2A至2C的RF裝置204，邏輯裝置的截面側視圖，例如，圖2A至2C的邏輯裝置208，及邏輯裝置的三維圖，例如，圖2A至2C的邏輯裝置208，根據一些實施方式。

於實施方式，如於圖2D(i)所示，RF裝置204可包括：包含GaN的基板2041、包含AlGaN的通道2042、包含金屬的閘極2043、及包含InGaN的源極2046及汲極2046。此外，RF裝置204可包括：源極接觸物2047及汲極接觸物2047，閘極接觸物2044，其可包含厚金屬以降低閘極電阻及增加RF操作頻率，間隔物2045，薄層2048包含AIN以增加通道移動率。此外，RF裝置204可包含二維電子氣2050。圖2D(i)所示的實施方式可為RF裝置204的一例子。RF裝置204可有複數其它結構及組態，其未顯示。

於實施方式，邏輯裝置208可包含基板2081、氧化物層2082、鰭部2083、源極/汲極2084及閘極2085，如圖2D(iii)所示，作為三維電晶體。此外，如圖2D(ii)所示，金屬層2088可沉積為相鄰於閘極2085，且高介電常數(hi-k)介電質層2087可於閘極2085及鰭部2083之間。圖2D(i)及2D(iii)中所示的實施方式可為邏輯裝置208的一例子。邏輯裝置208可有複數其它結構及組態，其未顯示。

圖3A及3C示意地描述用於製造如於此所述的SoC裝置的製程的流程圖，而圖3B係描述按圖3A顯示的製程所製造的SoC裝置，根據一些實施方式。按圖3A及3C製程所製造的SoC裝置可為圖2A至2C所示的SoC裝置。

圖3A描述用以製造SoC裝置的製程300，例如圖2A所示的SoC裝置。

於方塊301，製程300可包含提供基板，其中基板包含第一定向的Si的第一層，例如圖2A的定向111的Si的第一層203，與第一定向不同的第二定向的Si的第二層，例如圖2A的定向100的Si的第二層207，及Si的第一層及Si的第二層之間的分離層，例如圖2A的分離層205。

於多樣的實施方式，分離層可包含埋入氧化物層、藍寶石層、或鑽石層的一或多者。於一些實施方式，分離層可包含埋入氧化物層及藍寶石層。

於方塊303，製程300可包含形成邏輯層在基板上方，其中邏輯層可包含用於製作邏輯裝置的Si、Ge、SiGe或III-V材料。於多樣的實施方式，方塊303亦可包含形成邏輯裝置(例如，圖2A的邏輯裝置208)於邏輯層的第一區(例如，第一區206)內，其形成在Si的第二層上方且與其接觸。

方塊303的更多細節可於圖3B顯示。SoC裝置320可包含基板，基板包含Si的第一層203及Si的第二層207，其由分離層205分開，其可為與圖1A及圖2A所示的基板120相同。

形成於基板上方的邏輯層可為包含Si、Ge、SiGe或III-V材料的層，其中第一區206可包含邏輯層。此外，邏輯裝置208可形成於第一區206內，其中邏輯裝置可包含邏輯電路、處理器、記憶體電路、或執行數位功能且被稱為數位電路的電路。於實施方式，邏輯裝置208可於Si的第二層207上方且與其接觸。

於方塊305，製程300可包含開通溝槽，經過邏輯層、Si的第二層、分離層，到達Si的第一層。

方塊305的更多細節可顯示於圖3B。SoC裝置320可包含溝槽321，其中溝槽321經過邏輯層、Si的第二層207及分離層205。於一些實施方式，藉由於後所示的方塊307至309的操作，RF裝置204可形成於溝槽321中。

於方塊307，製程300可包含在溝槽內部形成第一III-N材料的層。於實施方式，第一III-N材料的層可沉積為在溝槽內部的覆層(3071)，或生長超出Si的第一層上的圖案化區(3073)。

方塊307的更多細節可顯示於圖3B。SoC裝置320可包含溝槽321。第一III-N材料的層，例如，層2021可形成於溝槽內，由生長超出Si的第一層203的圖案化區331。第一III-N材料的層可為形成RF裝置於Si的第一層203上方且與其接觸的製程的部分。

於方塊308，製程300可包含於溝槽內部形成第二III-N材料的第二層在第一III-N材料的第一層上方，例如圖2A所示的過渡層2023。

於方塊309，製程300可包含形成一或更多RF裝置，例如，圖2A所示的RF裝置204，在第一III-N材料的第一層(例如，2021)內及第二III-N材料的第二層(例如，2023)內的溝槽內部。於實施方式，RF裝置(例如，204)及邏輯裝置(例如，208)可由第一區及溝槽之間的禁區分開。於一些實施方式，高壓裝置亦可位於第一區202內。

圖3C描述另一製程310，其可用於製造SoC裝置，例如圖2A至2B所示的SoC裝置。

於方塊311，製程310可包含提供第一定向(例如，111)的Si的第一層，例如，Si的第一層203。

於方塊313，製程310可包含形成邏輯層在第一層上方，其中邏輯層可包含Si、Ge、SiGe或III-V材料，例如，圖2A至2B的區206。

於方塊315，製程310可包含形成分離層，例如，分離層205，於邏輯層上方。於實施方式，分離層可包含埋入氧化物層、藍寶石層或鑽石層。於一些實施方式，分離層可包含埋入氧化物層及藍寶石層。

於方塊317，製程310可包含形成與第一定向不同的第二定向的Si的第二層，在分離層上方，例如，第二定向(例如，100)的Si的第二層207。

於方塊319，製程310可包含形成III-N材料的層在Si的第二層上方，例如，區202的層。於實施方式，III-N材料的層可包含AlN層、過渡層、GaN層、及AlInN層或AlGaN層，其中過渡層可包含選自由AlGaN、AlN及GaN組成的群組的材料。

於方塊321，製程310可包含形成RF裝置於III-N材料的層內，例如，RF裝置204。於實施方式，RF裝置可包含RF功率放大器或RF濾波器。

於方塊323，製程310可包含形成邏輯裝置於第二層內，例如，邏輯裝置208。於實施方式，邏輯裝置可包含邏輯電路、處理器或記憶體電路。

於方塊325，製程310可包含形成禁區，例如，禁區209，經過分離層、Si的第二層、及III-N材料的層，其中III-N材料的層內的RF裝置可由禁區從第二層內的邏輯裝置分開。

圖4示意地描述可包含SoC裝置(例如，SoC 210、SoC 220、SoC 230及/或使用製程300及310製造的SoC)的範例系統(例如，電腦裝置400)，如於此所述，根據一些實施方式。電腦裝置400的組件可裝載於包體中(例如，外殼408)。主機板402可包含多個組件，包含但不限於，處理器404以及至少一通訊晶片406。處理器404可實體及電耦合至主機板402。於一些實施例中，至少一通訊晶片406亦可實體及電耦合至主機板402。於其它實施例中，通訊晶片406可為處理器404的部分。

依照其應用，電腦裝置400可包含可以或沒有實體及電耦合至主機板402的其它組件。這些其它的組件，可包含但不限於，揮發性記憶體(例如，動態隨機存取記憶體(DRAM))、非揮發性記憶體(例如，唯讀記憶體(ROM))、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音訊編解碼器、影片編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋革計數器、加速度計、陀螺儀、喇叭、照相機、及大量儲存裝置(例如硬碟、光碟(CD)、數位多用碟片(DVD)等)。

通訊晶片406可致能用從且至電腦裝置400的資料的傳輸的無線通訊。詞語「無線」及其所衍生的可用於形容電路、裝置、系統、方法、技術、通訊頻道等，可由經由非固態介質的調變的電磁輻射的使用而通訊資料。此詞語並非暗示相關的裝置未包含任何線，雖然於一些實施方式它們可能沒有線。通訊晶片406可實現任意許多無線標準或協定，包含但不限於，電機電子工程師學會 (IEEE)標準，包含Wi-Fi(IEEE 802.11家族)、IEEE 802.16標準(例如，IEEE 802.16-2005修正)、長期演進(LTE)計畫，伴隨任意的修正、更新及/或修改(例如先進LTE計畫、超行動寬頻(UMB)計畫(亦稱為「3GPP2」)等)。與IEEE 802.16相容的寬頻無線存取(BWA)網路，一般稱為WiMAX網路，代表全球互通微波存取的縮寫，其係對於通過IEEE 802.16標準的一致且互通測試的產品的認證標示。通訊晶片406可根據以下運作：全球行動通訊系統(GSM)、通用封包無線電服務(GPRS)、通用移動電信系統(UMTS)、高速封包接取(HSPA)、演進HSPA(E-HSPA)或LTE網路。通訊晶片406可根據以下運作：GSM增強資料演進(EDGE)、GSM EDGE無線電存取網路(GERAN)、通用地上無線電存取網路(UTRAN)或演進UTRAN(E-UTRAN)。通訊晶片406可根據以下運作：分碼多重存取(CDMA)、分時多重存取(TDMA)、數位增強無線電信(DECT)、演進資料最佳化(EV-DO)、其衍生物，以及任意指定用於3G、4G、5G以及更多的其它無線協定。通訊晶片406可根據於其它實施方式的其它無線協定運作。

電腦裝置400可包含複數通訊晶片406。例如，第一通訊晶片406可用於較短範圍的無線通訊，例如Wi-Fi及Bluetooth，且第二通訊晶片406可用於較長的範圍的無線通訊，例如GPS、EDGE、GPRS、CDMA、 WiMAX、LTE、Ev-DO及其它。

電腦裝置400的處理器404可包含SoC裝置(例如，SoC 210、SoC 220、SoC 230及/或使用製程300及310製造的SoC)及/或作為SoC裝置的部分，如於此所述的。電腦裝置400的多個方塊可於SoC中封裝在一起，例如處理器404、通訊晶片406、圖形處理器(GPU)等。例如，圖2A及2B的SoC裝置210及220可被設置於位於例如主機板402的電路板上的封裝組件中。詞語「處理器」可表示處理從暫存器及/或記憶體的電子資料以將電子資料轉換成可儲存於暫存器及/或記憶體中的其它電子資料的任意裝置或裝置的部分。

通訊晶片406亦可包含SoC(例如，SoC 210、SoC 220、SoC 230及/或使用製程300及310製造的SoC)及/或作為SoC的部分，如於此所述的。於其它實施例，裝載於電腦裝置400中的其它組件(例如，記憶體裝置或其它積體電路裝置)可包含SoC裝置(例如，SoC 210、SoC 220、SoC 230及/或使用製程300及310製造的SoC)及/或作為SoC裝置的部分，如於此所述的。

於多樣的實施例中，電腦裝置400可為行動電腦裝置、膝上電腦、小筆電、筆記型電腦、超極筆電、智慧手機、平板電腦、個人數位助理(PDA)、超極移動個人電腦(PC)、行動電話、桌上電腦、伺服器、印表機、掃描器、螢幕、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器或數位影片錄影機。於其它實施方式，電腦裝置400可為處理資料的任意其它電子裝置。

以下提供一些非限制性的範例

範例1可包含一種系統單晶片(SoC)設備，包含：第一定向的Si的第一層；與該第一定向不同的第二定向的Si的第二層；位於第一區內的RF裝置，其中該RF裝置於該第一層上方且與該第一層接觸；位於第二區內的邏輯裝置，其中該邏輯裝置於該第二層上方且與該第二層接觸；於該第一層及該第二層之間的分離層；及於該第一區及該第二區之間的禁區。

範例2可包含如範例1及/或此處的一些其它範例的設備，其中該禁區為包含介電質材料的淺溝槽隔離(STI)。

範例3可包含如範例1、2的其中之任一者及/或此處的一些其它範例的設備，其中該第一定向為111且該第二定向為100。

範例4可包含如範例1及/或此處的一些其它範例的設備，其中該分離層包含埋入氧化物層、藍寶石層、或鑽石層。

範例5可包含如範例1及/或此處的一些其它範例的設備，其中該分離層包含埋入氧化物層及藍寶石層。

範例6可包含如範例1及/或此處的一些其它範例的設備，更包含：位於該第一區內的高壓裝置。

範例7可包含如範例1至6的其中之任一者及/或此處的一些其它範例的設備，其中該分離層在該第一層之上，該第二層在該分離層之上，隔著該第二層及該分離層該第一區在該第一層上方，且該第二區在由該分離層從該第一層分開的該第二層上方。

範例8可包含如範例1至6的其中之任一者及/或此處的一些其它範例的設備，其中該分離層在該第二層之上，該第一層在該分離層之上，該第一區在由該分離層從該第二層分開的該第一層上方，且該第二區在由該分離層從該第一層分開的該第二層上方。

範例9可包含如範例1及/或此處的一些其它範例的設備，其中該分離層為藍寶石層且設置於該第二層之上，該第一層在該藍寶石層之上，該RF裝置設置在由該藍寶石層從該第二層分開的該第一層上方，且該邏輯裝置設置在由該藍寶石層從該第一層分開的該第二層上方。

範例10可包含如範例1及/或此處的一些其它範例的設備，其中該第一層的電阻高於500ohm-cm。

範例11可包含如範例1及/或此處的一些其它範例的設備，其中該第一區包含III-N材料。

範例12可包含如範例1及/或此處的一些其它範例的設備，其中該第二區形成於包含Si、Ge、SiGe或III-V材料的層內。

範例13可包含如範例1及/或此處的一些其它範例的設備，其中該RF裝置包含RF功率放大器或RF濾波器。

範例14可包含如範例1及/或此處的一些其它範例的設備，其中該邏輯裝置包含邏輯電路、處理器或記憶體電路。

範例15可包含如範例1及/或此處的一些其它範例的設備，其中該RF裝置形成於裝置層堆疊內，該裝置層堆疊包含AlN層、過渡層、GaN層、及AlInN層或AlGaN層。

範例16可包含如範例15及/或此處的一些其它範例的設備，其中該過渡層包含選自由AlGaN、AlN、及GaN組成的群組中的材料。

範例17可包含一種電子系統，包含：記憶體裝置；顯示器，耦合至該記憶體裝置；及系統單晶片(SoC)，耦合至該顯示器及該記憶體，包含：第一定向的Si的第一層；在該第一層上方的AlN的層；RF裝置，於該AlN的層上方的第一區內該RF裝置與該AlN的層接觸；與該第一定向不同的第二定向的Si的第二層，於該AlN的層上方第二區內該Si的第二層與該AlN的層接觸；邏輯裝置，設置於該第二區內且與該Si的第二層接觸；及於該第一區及該第二區之間的禁區。

範例18可包含如範例17及/或此處的一些其它範例的系統，其中該第一定向為100且該第二定向為111。

範例19可包含如範例17或18的其中之任一者及/或此處的一些其它範例的系統，其中該邏輯裝置形成為使用III-V材料或Ge的奈米線。

範例20可包含如範例17或18的其中之任一者及/或此處的一些其它範例的系統，其中該RF裝置包含III-N材料。

範例21可包含如範例17及/或此處的一些其它範例的系統，其中該第一區指定用於RF裝置且該第二區指定用於邏輯裝置。

範例22可包含如範例17及/或此處的一些其它範例的系統，其中該第一區指定用於RF裝置及高壓裝置且該第二區指定用於邏輯裝置。

範例23可包含如範例17及/或此處的一些其它範例的系統，其中該禁區為包含介電質材料的淺溝槽隔離(STI)。

範例24可包含一種形成系統單晶片(SoC)的方法，該方法包含：提供第一定向的Si的第一層；形成邏輯層在該第一層上方，其中該邏輯層包含Si、Ge、SiGe或III-V材料；形成分離層在該邏輯層上方；形成與該第一定向不同的第二定向的Si的第二層在該分離層上方；形成III-N材料的層在該Si的第二層上方；形成RF裝置在該III-N材料的層內；形成邏輯裝置在該邏輯層內；及經由該分離層、該Si的第二層、及該III-N材料的層形成禁區，其中在該III-N材料的層內的該RF裝置由該禁區從該邏輯層內的該邏輯裝置分開。

範例25可包含如範例24及/或此處的一些其它範例的方法，其中該第一定向為100且該第二定向為111。

範例26可包含如範例24及/或此處的一些其它範例的方法，其中該分離層包含埋入氧化物層、藍寶石層或鑽石層。

範例27可包含如範例24及/或此處的一些其它範例的方法，其中該分離層包含埋入氧化物層及藍寶石層。

範例28可包含如範例24至27中之任一者及/ 或此處的一些其它範例的方法，更包含：形成高壓裝置於該III-N材料的層內。

範例29可包含如範例24至27中之任一者及/或此處的一些其它範例的方法，其中該邏輯裝置包含邏輯電路、處理器或記憶體電路。

範例30可包含如範例24至27中之任一者及/或此處的一些其它範例的方法，其中該RF裝置包含RF功率放大器或RF濾波器。

範例31可包含如範例24及/或此處的一些其它範例的方法，其中該III-N材料的層更包含AlN層、過渡層、GaN層、及AlInN層或AlGaN層。

範例32可包含如範例31及/或此處的一些其它範例的方法，其中該過渡層包含選自由AlGaN、AlN、及GaN組成的群組中的材料。

範例33可包含一種形成系統單晶片(SoC)的方法，該方法包含：提供基板，其中該基板包含第一定向的Si的第一層、與該第一定向不同的第二定向的Si的第二層、及在該Si的第一層與該Si的第二層之間的分離層；形成邏輯層在該基板上方，該邏輯層包含Si、Ge、SiGe或III-V材料；形成邏輯裝置在該邏輯層的第一區內；開通經過該邏輯層、該Si的第二層、該分離層至到達該Si的第一層的溝槽；在該溝槽內部形成第一III-N材料的第一層；在該溝槽內部形成第二III-N材料的第二層在該第一III-N材料的該第一層上方；及在該第一III-N材料的該第一層及該第二III-N材料的該第二層內的該溝槽內部形成RF裝置，其中該RF裝置及該邏輯裝置由在該第一區及該溝槽之間的禁區分開。

範例34可包含如範例33及/或此處的一些其它範例的方法，其中該第一III-N材料的該第一層包含AlN，且該第二III-N材料的該第二層包含過渡層。

範例35可包含如範例33及34的任一者及/或此處的一些其它範例的方法，更包含：形成GaN層、及AlInN層或AlGaN層在該溝槽內部。

範例36可包含如範例34及/或此處的一些其它範例的方法，其中該過渡層包含選自由AlGaN、AlN、及GaN組成的群組中的材料。

範例37可包含如範例33及/或此處的一些其它範例的方法，其中該第一III-N材料的該第一層由覆層沉積該第一III-N材料的該第一層形成，或由生長該第一III-N材料的該第一層在該Si的第一層上形成。

範例38可包含如範例33及/或此處的一些其它範例的方法，其中該第一定向為100且該第二定向為111。

範例39可包含如範例33及/或此處的一些其它範例的方法，其中該分離層包含埋入氧化物層、藍寶石層或鑽石層。

範例40可包含如範例33及/或此處的一些其它範例的方法，其中該分離層包含埋入氧化物層及藍寶石層。

範例41可包含如範例33及/或此處的一些其它範例的方法，其中該邏輯裝置包含邏輯電路、處理器或記憶體電路。

範例42可包含如範例33及/或此處的一些其它範例的方法，其中該RF裝置包含RF功率放大器或RF濾波器。

多樣的實施方式可包含上述的實施方式的任意適合的組合，包含上述以連結型式(及)敘述的實施方式的替代(或)的實施方式(例如，「及」可為「及/或」)。此外，一些實施方式可包含具有儲存於其上的指令的一或更多製造的物件(例如，非暫態電腦可讀媒體)，此指令當被執行時，造成任意上述的實施方式的動作。此外，一些實施方式可包含具有用於實現上述實施方式的多樣的操作的任意適合的手段的設備或系統。

以上的敘述說明實施例，包含於摘要中的敘述，無意窮盡或限制本發明的實施方式至所揭示的精確的形式。雖然於此為了說明的目地敘述了特定的實施例及範例，只要所屬技術領域中具有通常知識者可認定，於本發明的範疇中的多樣的等效修改是可能的。

鑒於上述的詳細說明的這些修改可對本發明的實施方式作出。於之後的申請專利範圍中所用的詞語不應被解釋為限制本發明的多樣的實施方式至說明書及申請專利範圍所揭示的特定的實施例。而是，範疇應以之後的申請專利範圍完整地決定，其應依據申請專利範圍詮釋的既定原則來解釋。

Claims

一種系統單晶片(SoC)設備，包含：第一定向的Si的第一層；與該第一定向不同的第二定向的Si的第二層；位於第一區內的RF裝置，其中該RF裝置於該第一層上方且與該第一層接觸；位於第二區內的邏輯裝置，其中該邏輯裝置於該第二層上方且與該第二層接觸；於該第一層及該第二層之間的分離層；及於該第一區及該第二區之間的禁區。
如請求項第1項的設備，其中該禁區為包含介電質材料的淺溝槽隔離(STI)。
如請求項第1項的設備，其中該第一定向為111且該第二定向為100。
如請求項第1項的設備，其中該分離層包含埋入氧化物層、藍寶石層、或鑽石層。
如請求項第1項的設備，其中該分離層在該第一層之上，該第二層在該分離層之上，隔著該第二層及該分離層該第一區在該第一層上方，且該第二區在由該分離層從該第一層分開的該第二層上方。
如請求項第1項的設備，其中該分離層在該第二層之上，該第一層在該分離層之上，該第一區在由該分離層從該第二層分開的該第一層上方，且該第二區在由該分離層從該第一層分開的該第二層上方。
如請求項第1項的設備，其中該分離層為藍寶石層且設置於該第二層之上，該第一層在該藍寶石層之上，該RF裝置設置在由該藍寶石層從該第二層分開的該第一層上方，且該邏輯裝置設置在由該藍寶石層從該第一層分開的該第二層上方。
如請求項第1項的設備，其中該第一層的電阻高於500ohm-cm。
如請求項第1項的設備，其中該第一區包含III-N材料。
如請求項第1項的設備，其中該邏輯裝置形成於包含Si、Ge、SiGe或III-V材料的層內。
如請求項第1項的設備，其中該RF裝置包含RF功率放大器或RF濾波器。
如請求項第1項的設備，其中該RF裝置形成於裝置層堆疊內，該裝置層堆疊包含AlN層、過渡層、GaN層、及AlInN層或AlGaN層。
如請求項第12項的設備，其中該過渡層包含選自由AlGaN、AlN、及GaN組成的群組中的材料。
一種電子系統，包含：記憶體裝置；顯示器，耦合至該記憶體裝置；及系統單晶片(SoC)，耦合至該顯示器及該記憶體，包含：第一定向的Si的第一層；在該第一層上方的AlN的層；RF裝置，於該AlN的層上方的第一區內該RF裝置與該AlN的層接觸；與該第一定向不同的第二定向的Si的第二層，於該AlN的層上方第二區內該Si的第二層與該AlN的層接觸；邏輯裝置，設置於該第二區內且與該Si的第二層接觸；及於該第一區及該第二區之間的禁區。
如請求項第14項的系統，其中該第一定向為100且該第二定向為111。
如請求項第14項的系統，其中該邏輯裝置形成為使用III-V材料或Ge的奈米線。
如請求項第14項的系統，其中該RF裝置包含III-N材料。
如請求項第14項的系統，其中該第一區指定用於RF裝置且該第二區指定用於邏輯裝置。
如請求項第14項的系統，其中該禁區為包含介電質材料的淺溝槽隔離(STI)。
一種形成系統單晶片(SoC)的方法，該方法包含：提供第一定向的Si的第一層；形成邏輯層在該第一層上方，其中該邏輯層包含Si、Ge、SiGe或III-V材料；形成分離層在該邏輯層上方；形成與該第一定向不同的第二定向的Si的第二層在該分離層上方；形成III-N材料的層在該Si的第二層上方；形成RF裝置在該III-N材料的層內；形成邏輯裝置在該邏輯層內；及經由該分離層、該Si的第二層、及該III-N材料的層形成禁區，其中在該III-N材料的層內的該RF裝置由該禁區從該邏輯層內的該邏輯裝置分開。
如請求項第20項的方法，其中該第一定向為100且該第二定向為111。
如請求項第20項的方法，其中該分離層包含埋入氧化物層、藍寶石層或鑽石層。
如請求項第20項的方法，其中該III-N材料的層更包含AlN層、過渡層、GaN層、及AlInN層或AlGaN層。
一種形成系統單晶片(SoC)的方法，該方法包含：提供基板，其中該基板包含第一定向的Si的第一層、與該第一定向不同的第二定向的Si的第二層、及在該Si的第一層與該Si的第二層之間的分離層；形成邏輯層在該基板上方，該邏輯層包含Si、Ge、SiGe或III-V材料；形成邏輯裝置在該邏輯層的第一區內；開通經過該邏輯層、該Si的第二層、該分離層至到達該Si的第一層的溝槽；在該溝槽內部形成第一III-N材料的第一層；在該溝槽內部形成第二III-N材料的第二層在該第一III-N材料的該第一層上方；及在該第一III-N材料的該第一層及該第二III-N材料的該第二層內的該溝槽內部形成RF裝置，其中該RF裝置及該邏輯裝置由在該第一區及該溝槽之間的禁區分開。
如請求項第24項的方法，其中該第一III-N材料的該第一層包含AlN，且該第二III-N材料的該第二層包含過渡層。