[go: up one dir, main page]

TW201816975A - 靜電放電防護電路及積體電路 - Google Patents

靜電放電防護電路及積體電路 Download PDF

Info

Publication number
TW201816975A
TW201816975A TW105133764A TW105133764A TW201816975A TW 201816975 A TW201816975 A TW 201816975A TW 105133764 A TW105133764 A TW 105133764A TW 105133764 A TW105133764 A TW 105133764A TW 201816975 A TW201816975 A TW 201816975A
Authority
TW
Taiwan
Prior art keywords
signal transmission
diodes
resistor
power rail
transmission pad
Prior art date
Application number
TW105133764A
Other languages
English (en)
Other versions
TWI595628B (zh
Inventor
林群祐
陳俊宇
Original Assignee
國立臺灣師範大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立臺灣師範大學 filed Critical 國立臺灣師範大學
Priority to TW105133764A priority Critical patent/TWI595628B/zh
Priority to US15/430,835 priority patent/US10305276B2/en
Application granted granted Critical
Publication of TWI595628B publication Critical patent/TWI595628B/zh
Publication of TW201816975A publication Critical patent/TW201816975A/zh

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種靜電放電防護電路，可提供一訊號傳輸墊與一第一電源軌線或一第二電源軌線之間的靜電放電路徑。靜電放電防護電路包括一第一靜電防護模組及一第二靜電防護模組。第一靜電防護模組耦接於訊號傳輸墊及第一電源軌線之間，並包括至少二個第一二極體及一第一電阻。上述第一二極體彼此疊接，第一電阻與其中一個第一二極體並聯。第二靜電防護模組耦接於訊號傳輸墊及第二電源軌線之間，並包括至少二個第二二極體及一第二電阻。上述第二二極體彼此疊接，第二電阻與其中一個第二二極體並聯。訊號傳輸墊耦接於上述疊接的第一二極體及第二二極體之間。

Description

靜電放電防護電路及積體電路
本發明是關於一種靜電放電防護電路及積體電路，特別是關於一種應用於高速電路的靜電放電防護電路及積體電路。
靜電放電(electrostatic discharge,ESD)是影響電子元件可靠度的主要因素，因此需要設計出適當的靜電放電防護電路，以避免電子元件被損壞。
在一般輸入/輸出電路中，二極體常用來實現ESD防護電路。舉例來說，積體電路中常採用兩個二極體做為靜電放電元件，其中一個二極體連接在訊號傳輸墊及高電位端(VDD)之間，另一個二極體連接在訊號傳輸墊和低電位端(VSS)之間。當靜電脈衝發生時，二極體將被觸發而導通，以排放靜電放電電流。因此二極體可保護積體電路的內部電路不受到靜電脈衝的損害。
雖然二極體有不錯的靜電放電防護能力，但由於其結構為P-N接面，故其內部將產生寄生電容。寄生電容會嚴重干擾訊號傳遞，因而影響積體電路效能。
因此，如何提供一種具有高靜電放電耐受度的防護電路，且不影響電路中的訊號傳遞，實為當前重要的課題之一。
本發明之一目的為提供一種靜電放電防護電路及積體電路，可有效降低二極體的寄生電容效應，以維持較低的訊號耗損。
為達上述目的，本發明提供一種靜電放電防護電路，用於提供一訊號傳輸墊與一第一電源軌線或一第二電源軌線之間的靜電放電路徑。靜電放電防護電路包括一第一靜電防護模組以及一第二靜電防護模組。第一靜電防護模組耦接於訊號傳輸墊及第一電源軌線之間，並包括至 少二個第一二極體及一第一電阻。上述第一二極體彼此依序疊接，第一電阻與其中一個第一二極體並聯。第二靜電防護模組耦接於訊號傳輸墊及第二電源軌線之間，並包括至少二個第二二極體及一第二電阻。上述第二二極體彼此依序疊接，第二電阻與其中一個第二二極體並聯。訊號傳輸墊耦接於上述疊接的第一二極體以及上述疊接的第二二極體之間。
在一實施例中，第一電阻的一端耦接於其中一個第一二極體的P端以及另一個第一二極體的N端，第二電阻的一端耦接於其中一個第二二極體的P端以及另一個第二二極體的N端。
在一實施例中，在第一靜電防護模組中，至少其中一個第一二極體未與第一電阻並聯；在第二靜電防護模組中，至少其中一個第二二極體未與第二電阻並聯。
在一實施例中，第一電阻耦接於第一電源軌線及非並聯的第一二極體之間；第二電阻耦接訊號傳輸墊及非並聯的第二二極體之間。
在一實施例中，第一電阻耦接於非並聯的第一二極體與訊號傳輸墊之間；第二電阻耦接於非並聯的第二二極體與第二電源軌線之間。
在一實施例中，第一電源軌線為高電位端，第二電源軌線為低電位端，第一二極體及第二二極體配置為反接。
在一實施例中，訊號傳輸墊為一高速訊號傳輸墊。
在一實施例中，訊號傳輸墊為一輸出/輸入墊、一輸出墊、或一輸入墊。
在一實施例中，靜電放電防護電路能夠運作在：一第一靜電放電模式，當一正ESD電壓出現在訊號傳輸墊對第二電源軌線放電時，疊接的第一二極體以及第一電阻係導通，使得訊號傳輸墊、第一靜電防護模組、第一電源軌線、一箝制電路以及第二電源軌線形成一靜電放電路徑；一第二靜電放電模式，當一負ESD電壓出現在訊號傳輸墊對第二電源軌線放電時，疊接的第二二極體以及第二電阻係導通，使得訊號傳輸墊、第二靜電防護模組、以及第二電源軌線形成一靜電放電路徑；一第三靜電放電模式，當一正ESD電壓出現在訊號傳輸墊對第一電源軌線放電時，疊接的第一二極體以及第一電阻係導通，使得訊號傳輸墊、第一靜電防護模組、 第一電源軌線形成一靜電放電路徑；一第四靜電放電模式，當一負ESD電壓出現在訊號傳輸墊對第一電源軌線放電時，疊接的第二二極體以及第二電阻係導通，使得訊號傳輸墊、第二靜電防護模組、第二電源軌線、箝制電路以及第一電源軌線形成一靜電放電路徑。
為達上述目的，本發明提供一種積體電路，包括一訊號傳輸墊、一前述的靜電放電防護電路以及一內部電路。靜電放電防護電路耦接訊號傳輸墊，內部電路耦接靜電放電防護電路及訊號傳輸墊。
承上所述，在靜電放電防護電路及積體電路中，一個靜電防護模組具有至少二個疊接的二極體，並且其中一個二極體與一個非寄生的電阻並聯，因此，不需增加過多的元件面積便能有效降低靜電放電防護電路整體的寄生電容值，且於高頻操作下又能維持良好的靜電放電能力，故可達成提升靜電放電耐受度及提升訊號傳導效率的功效。
1、1a‧‧‧積體電路
11‧‧‧內部電路
12‧‧‧箝制電路
2、2a‧‧‧靜電放電防護電路
21‧‧‧第一靜電防護模組
211、212‧‧‧第一二極體
213‧‧‧第一電阻
22‧‧‧第二靜電防護模組
221、222‧‧‧第二二極體
223‧‧‧第二電阻
3‧‧‧訊號傳輸墊
IESD‧‧‧靜電放電電流
VDD‧‧‧第一電源軌線
VSS‧‧‧第二電源軌線
圖1與圖2為依據本發明一實施例靜電防護電路及積體電路的示意圖。
圖3為圖1中靜電防護電路在第一靜電放電模式的示意圖。
圖4為圖1中靜電防護電路在第二靜電放電模式的示意圖。
圖5為圖1中靜電防護電路在第三靜電放電模式的示意圖。
圖6為圖1中靜電防護電路在第四靜電放電模式的示意圖。
圖7為不同靜電防護電路的訊號耗損比較圖。
以下將參照相關圖式，說明依據本發明具體實施例的靜電放電防護電路及積體電路，其中相同的元件將以相同的元件符號加以說明，所附圖式僅為說明用途，並非用於侷限本發明。
圖1與圖2為依據本發明一實施例靜電防護電路及積體電路的示意圖。請參閱圖1所示，一積體電路1包括一訊號傳輸墊3、一靜電放電防護電路2以及一內部電路11。靜電放電防護電路2耦接訊號傳輸墊3，內部電路11耦接靜電放電防護電路2以及訊號傳輸墊3。靜電放電防護電路2提供訊號傳輸墊3與一第一電源軌線VDD或一第二電源軌線VSS之 間的靜電放電路徑。舉例來說，第一電源軌線VDD為高電位端，第二電源軌線VSS為低電位端。
訊號傳輸墊3可以是具有輸入以及輸出的墊、或是僅有輸入墊、或是僅有輸出墊，其提供內部電路11對外部的訊號傳輸。另外，訊號傳輸墊3可為一高速訊號傳輸墊，靜電放電防護電路可採用CMOS製程技術，故可廣泛應用於市售的積體電路產品中，可以不需要特殊製程來製作。
靜電放電防護電路2包括一第一靜電防護模組21以及一第二靜電防護模組22。第一靜電防護模組21耦接於訊號傳輸墊3及第一電源軌線VDD之間，並包括至少二個第一二極體211、212(以下稱為二極體211、212)及一第一電阻213。第二靜電防護模組22耦接於訊號傳輸墊3及第二電源軌線VSS之間，並包括至少二第二二極體221、222(以下稱為二極體221、222)及一第二電阻223。訊號傳輸墊3耦接於二極體211、212以及二極體221、222之間，二極體211、212及二極體221、222配置為反接，在一般常態運作情況下這些二極體會被第一電源軌線VDD及第二電源軌線VSS施以反向偏壓因而不會導通，內部電路11係常態運作並與訊號傳輸墊3進行訊號傳輸。
在第一靜電防護模組21中，二極體211、212彼此係依序疊接而串聯，第一電阻213與其中一個二極體211、212並聯，例如第一電阻213並聯於二極體211。二極體211、212中至少其中一個未與第一電阻213並聯，例如二極體212未與第一電阻213並聯，第一電阻213耦接於第一電源軌線VDD及非並聯的二極體212之間。
在第二靜電防護模組22中，二極體221、222彼此係依序疊接而串聯，第二電阻223與其中一個二極體221、222並聯，例如第二電阻223並聯於二極體221。二極體221、222中至少其中一個未與第二電阻223並聯，例如二極體222未與第二電阻223並聯，第二電阻223耦接訊號傳輸墊3及非並聯的二極體222之間。
另外，疊接的第一二極體及疊接的第二二極體亦可分別由兩個以上的二極體串聯而成，本實施例是以兩個二極體串聯為例進行說 明，本發明並未對二極體串聯的數量加以限制。
另外，如圖2所示，第一電阻213亦可改並聯於二極體212，而第二電阻223則改並聯於二極體222。
在第一靜電防護模組21中，二極體211、212彼此係依序疊接而串聯，第一電阻213與其中一個二極體211、212並聯，例如第一電阻213並聯於二極體212。二極體211、212中至少其中一個未與第一電阻213並聯，例如二極體211未與第一電阻213並聯，第一電阻213耦接於非並聯的二極體211與訊號傳輸墊3之間。
在第二靜電防護模組22中，二極體221、222彼此係依序疊接而串聯，第二電阻223與其中一個二極體221、222並聯，例如第二電阻223並聯於二極體222。二極體221、222中至少其中一個未與第二電阻223並聯，例如二極體221未與第二電阻223並聯，第二電阻223耦接於非並聯的二極體221與第二電源軌線VSS之間。
在圖1及圖2中，一個靜電防護模組中所疊接的二極體是由兩個二極體串聯而成，獨立的非寄生電阻與其中一個二極體並聯，電阻與並聯的二極體再一起串聯至未並聯的二極體。如果疊接的二極體有三個以上時，獨立的非寄生電阻與至少其中一個二極體並聯，電阻與並聯的二極體再一起串聯至未並聯的二極體，至少有一個二極體未與獨立的非寄生電阻並聯。舉例來說，疊接的二極體有三個，電阻與一個二極體並聯，電阻與並聯的二極體再一起串聯至未並聯的二個二極體；或是電阻與二個二極體並聯，電阻與並聯的二極體再一起串聯至未並聯的一個二極體。
在一個靜電防護模組中，電阻的一端耦接於其中一個疊接的二極體的P端以及另一個二極體的N端，電阻的另一端耦接於訊號傳輸墊或電源軌線。在圖1及圖2中，第一電阻213的一端耦接於其中一個第一二極體的P端以及另一個第一二極體的N端，第一電阻213的另一端耦接於訊號傳輸墊3或第一電源軌線VDD。第二電阻223的一端耦接於其中一個第二二極體的P端以及另一個第二二極體的N端，第二電阻223的另一端耦接於訊號傳輸墊3或第二電源軌線VSS。舉例來說，在圖1中，第一電阻213的一端耦接於二極體211的P端以及二極體212的N端，第一電 阻213的另一端耦接於第一電源軌線VDD，第二電阻223的一端耦接於二極體221的P端以及二極體222的N端，第二電阻223的另一端耦接於訊號傳輸墊3。在圖2中，第一電阻213的一端耦接於二極體211的P端以及二極體212的N端，第一電阻213的另一端耦接於訊號傳輸墊3，第二電阻223的一端耦接於二極體221的P端以及二極體222的N端，第二電阻223的另一端耦接於第二電源軌線VSS。當訊號操作頻率逐漸提升，疊接式二極體的寄生電容效應會對訊號傳遞造成不良影響。藉由並聯的獨立的非寄生電阻，其可降低疊接式二極體電路的等效寄生電容值，藉以加速二極體電流導通、降低寄生效應，進而降低訊號耗損。
另外，在圖1及圖2中，積體電路(1、1a)可包括一電源軌線間的靜電放電箝制電路(以下稱為箝制電路12)。因應靜電發生的類型，箝制電路12以及靜電放電防護電路(2、2a)可提供訊號傳輸墊3與第一電源軌線VDD之間的靜電放電路徑、或訊號傳輸墊3與第二電源軌線VSS之間的靜電放電路徑。靜電放電防護電路(2、2a)能夠運作在一第一靜電放電模式、一第二靜電放電模式、一第三靜電放電模式以及一第四靜電放電模式，並依靜電發生當下的情況而運作在這四種靜電放電模式的其中一種。這些靜電放電模式例如是正對VSS模式(PS-mode，Positive-to-VSS mode)、正對VDD模式(PD-mode，Positive-to-VDD mode)、負對VSS模式(NS-mode，Negative-to-VSS mode)、及負對VDD模式(ND-mode，Negative-to-VDD mode)。
圖3至圖6將以圖1的電路為例，分別說明第一靜電放電模式、第二靜電放電模式、第三靜電放電模式以及第四靜電放電模式，其中IESD為靜電放電電流。
圖3為圖1中靜電防護電路在第一靜電放電模式的示意圖。請參閱圖1及圖3所示，於第一靜電放電模式(PS-mode)下，當一正的ESD電壓出現於訊號傳輸墊3並對第二電源軌線VSS放電且VSS的腳位接地時，二極體211、212及第一電阻213被導通，以排解靜電放電電流，此時訊號傳輸墊3、第一靜電防護模組21、第一電源軌線VDD、箝制電路12及第二電源軌線VSS形成一靜電放電路徑。
圖4為圖1中靜電防護電路在第二靜電放電模式的示意圖。請參閱圖1及圖4所示，於第二靜電放電模式(NS-mode)下，當一負的ESD電壓出現於訊號傳輸墊3並對第二電源軌線VSS放電且VSS的腳位接地時，二極體221、222及第二電阻223被導通，以排解靜電放電電流，此時訊號傳輸墊3、第二靜電防護模組22及第二電源軌線VSS形成一靜電放電路徑。
圖5為圖1中靜電防護電路在第三靜電放電模式的示意圖。請參閱圖1及圖5所示，於第三靜電放電模式(PD-mode)下，當一正的ESD電壓產生於訊號傳輸墊3並對第一電源軌線VDD放電且VDD的腳位接地時，二極體211、212及第一電阻213被導通，以排解靜電放電電流，此時訊號傳輸墊3、第一靜電防護模組21及第一電源軌線VDD形成一靜電放電路徑。
圖6為圖1中靜電防護電路在第四靜電放電模式的示意圖。請參閱圖1及圖6所示，於第四靜電放電模式(ND-mode)下，一負的ESD電壓出現於訊號傳輸墊3並對第一電源軌線VDD放電且VDD的腳位接地時，二極體221、222及第二電阻223被導通，以排解靜電放電電流，此時訊號傳輸墊3、第二靜電防護模組22、第二電源軌線VSS、箝制電路12及第一電源軌線VDD形成一靜電放電路徑。
圖7為不同靜電防護電路的訊號耗損比較圖。Type I是一般僅包括二個二極體的靜電防護電路。Type II是有二組疊接二極體的靜電防護電路，其中各組疊接二極體具有二個疊接的二極體。Type III是有二組疊接二極體及電阻的靜電防護電路，其中各組疊接二極體及電阻具有二個二極體以及一電阻，電阻串聯於這二個二極體之間，即疊接的型態是：二極體-電阻-二極體。Type IV是前述圖1的靜電防護電路。如圖7所示，於高頻操作下，Type IV利用二極體疊接輔以並聯電阻的電路設計方式，不需過多的元件便能有效降低以往靜電防護電路中二極體所產生的寄生效應，因而具有比其他電路設計方式更低的訊號耗損，使訊號傳導效率大幅提升。
綜上所述，本發明的靜電放電防護電路及積體電路中，一個靜電防護模組具有至少二個疊接的二極體，並且其中一個二極體與一個 非寄生的電阻並聯，因此，不需增加過多的元件面積便能有效降低靜電放電防護電路整體的寄生電容值，且於高頻操作下又能維持良好的靜電放電能力，故可達成提升靜電放電耐受度及提升訊號傳導效率的功效。
上述實施例並非用以限定本發明，任何熟悉此技藝者，在未脫離本發明之精神與範疇內，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

Claims (10)

  1. 一種靜電放電防護電路，用於提供一訊號傳輸墊與一第一電源軌線或一第二電源軌線之間的靜電放電路徑，該靜電放電防護電路包括：一第一靜電防護模組，耦接於該訊號傳輸墊及該第一電源軌線之間，包括：至少二個第一二極體，彼此係依序疊接；及一第一電阻，與其中一個該第一二極體並聯；以及一第二靜電防護模組，耦接於該訊號傳輸墊及該第二電源軌線之間，包括：至少二個第二二極體，彼此係依序疊接；及一第二電阻，與其中一個該第二二極體並聯；其中該訊號傳輸墊耦接於該等第一二極體以及該等第二二極體之間。
  2. 如申請專利範圍第1項所述的靜電放電防護電路，其中，該第一電阻的一端耦接於其中一個該第一二極體的P端以及另一個該第一二極體的N端，該第二電阻的一端耦接於其中一個該第二二極體的P端以及另一個該第二二極體的N端。
  3. 如申請專利範圍第2項所述的靜電放電防護電路，其中，在該第一靜電防護模組中，至少其中一個該第一二極體未與該第一電阻並聯；在該第二靜電防護模組中，至少其中一個該第二二極體未與該第二電阻並聯。
  4. 如申請專利範圍第3項所述的靜電放電防護電路，其中，該第一電阻耦接於該第一電源軌線及非並聯的該第一二極體之間；該第二電阻耦接該訊號傳輸墊及非並聯的該第二二極體之間。
  5. 如申請專利範圍第3項所述的靜電放電防護電路，其中，該第一電阻耦接於非並聯的該第一二極體與該訊號傳輸墊之間；該第二電阻耦接於非並聯的該第二二極體與該第二電源軌線之間。
  6. 如申請專利範圍第1項所述的靜電放電防護電路，其中該第一電源軌線為高電位端，該第二電源軌線為低電位端，該等第一二極體及該等第二 二極體配置為反接。
  7. 如申請專利範圍第1項所述的靜電放電防護電路，其中該訊號傳輸墊為一高速訊號傳輸墊。
  8. 如申請專利範圍第1項所述的靜電放電防護電路，其中該訊號傳輸墊為一輸出/輸入墊、一輸出墊、或一輸入墊。
  9. 如申請專利範圍第1項所述的靜電放電防護電路，其能夠運作在：一第一靜電放電模式，當一正ESD電壓出現在該訊號傳輸墊對該第二電源軌線放電時，該等第一二極體以及該第一電阻係導通，使得該訊號傳輸墊、該第一靜電防護模組、該第一電源軌線、一箝制電路以及該第二電源軌線形成一靜電放電路徑；一第二靜電放電模式，當一負ESD電壓出現在該訊號傳輸墊對該第二電源軌線放電時，該等第二二極體以及該第二電阻係導通，使得該訊號傳輸墊、該第二靜電防護模組、以及該第二電源軌線形成一靜電放電路徑；一第三靜電放電模式，當一正ESD電壓出現在該訊號傳輸墊對該第一電源軌線放電時，該等第一二極體以及該第一電阻係導通，使得該訊號傳輸墊、該第一靜電防護模組、該第一電源軌線形成一靜電放電路徑；以及一第四靜電放電模式，當一負ESD電壓出現在該訊號傳輸墊對該第一電源軌線放電時，該等第二二極體以及該第二電阻係導通，使得該訊號傳輸墊、該第二靜電防護模組、該第二電源軌線、該箝制電路以及該第一電源軌線形成一靜電放電路徑。
  10. 一種積體電路，包括：一訊號傳輸墊；一如申請專利範圍第1項至第9項其中一項所述的靜電放電防護電路，耦接該訊號傳輸墊；以及一內部電路，耦接該靜電放電防護電路以及該訊號傳輸墊。
TW105133764A 2016-10-19 2016-10-19 靜電放電防護電路及積體電路 TWI595628B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105133764A TWI595628B (zh) 2016-10-19 2016-10-19 靜電放電防護電路及積體電路
US15/430,835 US10305276B2 (en) 2016-10-19 2017-02-13 ESD protection circuit and integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105133764A TWI595628B (zh) 2016-10-19 2016-10-19 靜電放電防護電路及積體電路

Publications (2)

Publication Number Publication Date
TWI595628B TWI595628B (zh) 2017-08-11
TW201816975A true TW201816975A (zh) 2018-05-01

Family

ID=60189224

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133764A TWI595628B (zh) 2016-10-19 2016-10-19 靜電放電防護電路及積體電路

Country Status (2)

Country Link
US (1) US10305276B2 (zh)
TW (1) TWI595628B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201466B2 (en) * 2018-07-12 2021-12-14 Globalfoundries U.S. Inc. Electrostatic discharge clamp structures
TWI686031B (zh) * 2019-08-12 2020-02-21 創意電子股份有限公司 靜電放電防護裝置與方法
US12034000B2 (en) * 2022-03-23 2024-07-09 Nxp B.V. Double IO pad cell including electrostatic discharge protection scheme with reduced latch-up risk
CN120237605A (zh) * 2025-04-01 2025-07-01 深圳市晶扬电子有限公司 一种抗干扰型双向静电保护电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589944B2 (en) * 2001-03-16 2009-09-15 Sofics Bvba Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies
US7405445B2 (en) * 2004-06-18 2008-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method for ESD protection
US7958489B2 (en) * 2007-04-12 2011-06-07 Microsoft Corporation Out of band data augmentation
JP5577082B2 (ja) * 2009-12-08 2014-08-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6022804B2 (ja) * 2011-07-25 2016-11-09 ルネサスエレクトロニクス株式会社 半導体集積回路
US8792218B2 (en) * 2011-12-20 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection circuit and method for radio frequency semiconductor device
TWI549258B (zh) * 2014-05-12 2016-09-11 國立臺灣師範大學 靜電防護電路及積體電路
US10454268B2 (en) * 2016-08-22 2019-10-22 Silicon Laboratories Inc. System and method of high speed, high voltage swing electrostatic discharge protection

Also Published As

Publication number Publication date
TWI595628B (zh) 2017-08-11
US10305276B2 (en) 2019-05-28
US20180109105A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
US12119640B2 (en) ESD protection circuit
CN103247621B (zh) 静电放电保护电路
TWI520458B (zh) 靜電放電箝制電路與靜電放電箝制方法
TWI608587B (zh) 靜電放電防護裝置及其操作方法
TWI595628B (zh) 靜電放電防護電路及積體電路
US11876089B2 (en) Electrostatic discharge (ESD) protection for CMOS circuits
JP2015211463A (ja) 静電放電保護回路
TWI765956B (zh) 半導體裝置
TWI745595B (zh) 靜電放電防護元件
US20100309593A1 (en) Semiconductor device and electrostatic discharge protection method for the semiconductor device
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
US10833064B2 (en) ESD protection circuit and integrated circuit for broadband circuit
TWI487087B (zh) 靜電放電保護裝置
CN114400993A (zh) 一种具有双向过压保护的模拟开关电路
CN106357261A (zh) 具自身静电防护功能的输出缓冲电路
CN102544066A (zh) 一种基于npn型三极管辅助触发的双向可控硅器件
US9245988B2 (en) Electrostatic discharge protection device and electronic apparatus thereof
CN114123147B (zh) 一种用于芯片的静电放电保护模块及其装置
CN105047664B (zh) 静电保护电路及3d芯片用静电保护电路
TWI573242B (zh) 具自身靜電防護功能的輸出緩衝電路
TWI493688B (zh) 積體電路裝置
CN102544067A (zh) 一种基于nmos管辅助触发的双向可控硅器件
CN207353249U (zh) 一种堆叠式静电放电保护电路
CN102569295A (zh) 一种基于电容辅助触发的双向可控硅器件
CN117767718A (zh) 一种适用于交流-直流转换器的全芯片静电浪涌防护电路