TWI520458B - 靜電放電箝制電路與靜電放電箝制方法 - Google Patents

Description

靜電放電箝制電路與靜電放電箝制方法

本揭露是有關於一種不同電源靜電放電箝制電路與方法。

隨著可攜式電子產品不斷追求輕薄短小與多功能整合的趨勢，現階段發展之二維積體電路(Two-Dimensional Integrated Circuit,2-D IC)系統晶片整合技術已無法完全滿足，因此逐漸朝向以晶片垂直堆疊方式之三維積體電路(Three-Dimensional Integrated Circuit,3-D IC)技術發展，利用“穿透矽通孔”(Through Silicon Via,TSV)具有縮短晶片間訊號傳輸距離、微縮晶片所佔據的面積與整合異質晶片等優點，將可實現高度系統整合之應用目標。但隨著三維積體電路應用面之擴大及多功能晶片之整合需求，三維堆疊晶片應用上未來可能存在多種不同的電源組合。目前應用在多電源組環境的全晶片靜電放電防護架構鮮少提及電源軌線間靜電放電箝制電路的電路架構在這樣的多電源組環境下，是否可提供不同的偵測方法以增進箝制電路的導通行為。

本揭露的靜電放電箝制電路的一實施例中，包含偵測模組、控制模組以及箝制模組。所述偵測模組耦接於第一電源之第一軌線與第一電源之第二軌線之間，偵測模組之第三端點耦接至第二電源之第一軌線。控制模組耦接於第一電源之第一軌線與第一電源之第二軌線之間，控制模組之第三端點耦接至偵測模組之分壓點。箝制模組耦接於第一電源之第一軌線與第一電源之第二軌線之間，箝制模組之第三端點耦接至所述控制模組之第四端點。其中，所述分壓點根據第一電源之第一軌線之靜電放電事件，提供電壓給控制模組，控制箝制模組，使第一電源之第一軌線與第一電源之第二軌線導通。

於另一個實施範例中，揭露了一種靜電放電電路之方法。首先，根據發生於第一電源之第一軌線之一靜電放電事件，產生偵測模組之分壓點之電壓。接著，提供所述分壓點之電壓於控制模組，經由控制模組處理電壓後，用以控制箝制模組。其中，偵測模組之第三端點與第二電源之第一軌線耦接，所述電壓驅動控制模組以使箝制模組呈現導通狀態，使第一電源之第一軌線與第一電源之第二軌線導通。

以上之關於本揭露內容之說明及以下之實施方式之說明係用以示範與解釋本揭露之精神與原理，並且提供本揭露之專利申請範圍更進一步之解釋。為了對本揭露之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

1‧‧‧靜電放電箝制電路

10‧‧‧偵測模組

12‧‧‧控制模組

26、46、66‧‧‧偵測模組

28、48、68‧‧‧控制模組

30、50、70‧‧‧箝制模組

32、52、72‧‧‧電源隔離單元

Mpd1、Mpd2、Mp1~Mp4、Mnd1、Mnd2、Mn1~Mn4、M_ESDL‧‧‧電晶體

Rp1、Rp2、Rd1、Rd2、Rn1、Rn2‧‧‧電阻

Cp1、Cp2、Cu1、Cn2‧‧‧電容

Dd1、Dd2‧‧‧二極體

A‧‧‧分壓點

V_DDL‧‧‧第一電源的第一軌線

V_SSL‧‧‧第一電源的第二軌線

V_DDH‧‧‧第二電源的第一軌線

V_SSH‧‧‧第二電源的第二軌線

第1圖係繪示依據本揭露一示範實施例之靜電放電箝制電路的功能方塊圖。

第2圖係繪示了依據本揭露一示範實施例之靜電放電箝制電路的電路圖。

第3圖係繪示了依據本揭露另一示範實施例之靜電放電箝制電路的電路圖。

第4圖係繪示了依據本揭露再一示範實施例之靜電放電箝制電路的電路圖。

第5圖係繪示了依據本揭露一示範實施例之靜電放電箝制電路實施靜電放電箝制的流程圖。

以下在實施方式中詳細敘述本揭露之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本揭露之技術內容並據以實施，且依據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本揭露相關之目的及優點。以下之實施例係進一步詳細說明本揭露之觀點，但非以任何觀點限制本揭露之範疇。

請參見第1圖，第1圖係繪示了依據本揭露一示範實施例之靜電放電箝制電路的方塊圖。如第1圖所示，靜電放電箝制電路1具有偵測模組10、控制模組12以及箝制模組14。控 制模組12耦接於偵測模組10以及箝制模組14之間。另外，偵測模組10分別耦接第一電源的第一軌線V_DDL、第一電源的第二軌線V_SSL與第二電源的第一軌線V_DDH。進一步來說，偵測模組10的第三端點耦接於第二電源的第一軌線V_DDH。控制模組12與箝制模組14均分別耦接第一電源的第一軌線V_DDL與第一電源的第二軌線V_SSL。於實務上，在多電源組之應用情境中，靜電放電箝制電路1可用來偵測發生於第一電源的第一軌線V_DDL上之靜電放電事件，並且提供適當的放電路徑，以避免靜電放電轟擊其他的內部元件。

在本揭露之一實施範例中，偵測模組10具有一分壓點A，此分壓點A的電壓位準係根據發生於該第一電源之第一軌線V_DDL之一靜電放電事件，提供一電壓給控制模組12。控制模組12根據此電壓控制箝制模組14，使該第一電源之第一軌線V_DDL與第一電源之第二軌線V_SSL導通。於實務上，第一電源的第一軌線V_DDL與第二電源的第一軌線V_DDH上係可承載不同電壓位準的電壓。例如，第二電源的第一軌線V_DDH可承載有較高的電壓，而第一電源的第一軌線V_DDL可承載有較低的電壓，本實施例在此不加以限制，只要第一電源的第一軌線V_DDL上的電壓有別於第二電源的第一軌線V_DDH上的電壓，即屬於本實施例所揭露的範疇。

值得注意的是，前述的例子示範了第一電源的第一 軌線V_DDL上的電壓與第二電源的第一軌線V_DDH上的電壓不同，但不以此為限。於另一個例子中，為了隔絕雜訊與動態電壓操作之目的，在此操作情境下，第一電源的第一軌線V_DDL與第二電源的第一軌線V_DDH是可以具有相同的電壓位準。另外，第一電源的第二軌線V_SSL與第二電源的第二軌線V_SSH亦可依應用的需求，選擇使用電源隔離單元(例如：反向並聯二極體)加以隔絕，例如降低雜訊相互干擾的應用；或者選擇將第一電源的第二軌線V_SSL與第二電源的第二軌線V_SSH直接連結呈現短路。

於實務上，分壓點A耦接控制模組12的第三端點，而控制模組12受控於分壓點A的電壓位準以對應產生控制信號。於一個實施例子中，所述分壓點A係為電路1上的一個節點，只要所述節點上的電壓位準能用以控制控制模組12，所述節點可對應至偵測模組10中的任一點，本實施例在此不加以限制。

箝制模組14依據控制信號，決定第一電源的第一軌線V_DDL是否導通至第一電源的第二軌線V_SSL。於實務上，當偵測模組10偵測有靜電放電事件發生時，控制模組12會受偵測模組10驅動，快速地控制箝制模組14提供靜電放電路徑(即第一電源的第一軌線V_DDL導通至第一電源的第二軌線V_SSL)，以避免靜電放電轟擊其他的內部元件。

值得一提的是，本實施例係示範了靜電放電事件從第一電源的第一軌線V_DDL進入為例，於所屬技術領域具有通常知 識者在不脫離本揭露範圍的情況下，可替換或變更其他功能與原理近似的電路設計。

為了使本揭露更清楚明白，本揭露更示範了幾種可以實現的電路設計，但並非用以限制本揭露內容。請參見第2圖，第2圖係繪示了依據本揭露一示範實施例之靜電放電箝制電路的電路圖。有別於第1圖中的靜電放電箝制電路1，靜電放電箝制電路2，是將第1圖中的靜電放電箝制電路分別實現在第一電源(左側)與第二電源(右側)的架構下，更凸顯了靜電放電箝制電路²利用了不同電源組之情境來實現偵測靜電放電事件，並且分別提供適當的放電路徑的特點。

如第2圖所示，靜電放電箝制電路2可以是一種電阻分壓式的靜電放電箝制電路，靜電放電箝制電路2具有第一電源側的偵測模組20、控制模組22、箝制模組24，以及第二電源側的偵測模組26、控制模組28、箝制模組30。且由於實務上第一電源的第二軌線V_SSL以及第二電源的第二軌線V_SSH為了達到隔絕雜訊的目的，不一定是直接短路連結在一起，然而，在靜電放電事件發生時又需提供一低阻抗路徑來釋放電流，因此在靜電放電箝制電路2更可以具有電源隔離單元32以連結第一電源的第二軌線V_SSL以及第二電源的第二軌線V_SSH。由於第一電源側的偵測模組20、控制模組22、箝制模組24於功能上大致與第二電源側的偵測模組26、控制模組28、箝制模組30相類似，為了便於說明，本實施例著重於說明第一電源側的偵測模組20、控制模組 22、箝制模組24。

在本揭露之一實施範例中，偵測模組20可以具有一個電晶體Mpd1、電阻Rp1以及電阻Rd1。所述電晶體Mpd1係以P型場效電晶體為例，本實施例在此不加以限制，本實施例也可以使用N型場效電晶體或者雙極性電晶體(BJT)。於所屬技術領域具有通常知識者應可輕易將本實施例的電路做修改，替換成適於N型場效電晶體或者雙極性電晶體的電路。在此，電晶體Mpd1的控制端(即第三端點)經過電阻Rp1耦接第二電源的第一軌線V_DDH，電晶體Mpd1的第一端點耦接第一電源的第一軌線V_DDL，電晶體Mpd1的第二端點經過電阻Rd1耦接第一電源的第二軌線V_SSL。於實務上，電晶體Mpd1與電阻Rd1用以進行電阻分壓。

相似地，偵測模組26具有一個電晶體Mpd2、電阻Rp2以及電阻Rd2。電晶體Mpd2的控制端(即第三端點)經過電阻Rp2耦接第一電源的第一軌線V_DDL，電晶體Mpd2的第一端點經過串接的二極體Dd1與Dd2耦接第二電源的第一軌線V_DDH，電晶體Mpd2的第二端點經過電阻Rd2耦接第二電源的第二軌線V_SSH。在此，由於正常工作時，第二電源的第一軌線V_DDH的電壓位準會高於第一電源的第一軌線V_DDL時，為了避免電晶體Mpd2導通，故電晶體Mpd2的第一端點串接一個或多個二極體以降低電晶體Mpd2第一端點與第三端點的電壓差。電阻Rp1與電阻Rp2可用以避免靜電放電發生時，電流流竄而造成電晶體Mpd1與 Mpd2損壞。

控制模組22具有兩個串接的反相器，第一個反相器係由一相反極性之電晶體對，即電晶體Mp1與電晶體Mn1組成，而第二個反相器係由另一相反極性之電晶體對，即電晶體Mp2與電晶體Mn2組成。第一個反相器的輸入端係耦接電晶體Mpd1的第二端點，本實施例在此係以電晶體Mpd1第二端點的節點作為分壓點A。此外，第二個反相器的輸出端係耦接到箝制模組24的第三端點。

進一步地說，箝制模組24為一個電晶體M_ESDL，第二個反相器的輸出端耦接電晶體M_ESDL的第三端點，且電晶體M_ESDL的第二端點與第一端點分別耦接第一電源的第一軌線V_DDL與第一電源的第二軌線V_SSL。

以實際操作的例子來說，當靜電放電事件發生時，靜電放電電流從第一電源的第一軌線V_DDL進入靜電放電箝制電路2後，偵測模組20中的電晶體Mpd1因第一端點與第三端點的電壓差大於導通電壓，因此電晶體Mpd1會導通，使得分壓點A位於一個高電壓位準。接著，控制模組22中的電晶體Mn1導通，而將第一個反相器的輸出端拉至低電壓位準(即接近第一電源的第二軌線V_SSL上的電壓)。從而，控制模組22中的電晶體Mp2導通，而將第二個反相器的輸出端拉至高電壓位準(即接近第一電源的第一軌線V_DDL上的電壓)。

值得注意的是，所述第二個反相器的輸出端的電壓 升高至高電壓位準，此電壓即為所述用以控制箝制模組24的控制信號。因此，當第二個反相器的輸出端的電壓升高至高電壓位準時，電晶體M_ESDL導通，從而提供了從第一電源的第一軌線V_DDL至第一電源的第二軌線V_SSL的靜電放電路徑。同樣的操作原理可實現於第二電源側的電路上，於所屬技術領域具有通常知識者應可以清楚明白靜電放電箝制電路2於第二電源側的工作方式，本實施例在此不予贅述。

於另一個實施範例子中，請參見第3圖，第3圖係繪示了依據本揭露另一示範實施例之靜電放電箝制電路的電路圖。如第3圖所示，靜電放電箝制電路4可以是一種電容分壓式的靜電放電箝制電路，靜電放電箝制電路4具有第一電源側的偵測模組40、控制模組42、箝制模組44，以及第二電源側的偵測模組46、控制模組48、箝制模組50。同第2圖的例子，靜電放電箝制電路4可以更具有電源隔離單元52以連結第一電源的第二軌線V_SSL以及第二電源的第二軌線V_SSH。同樣地，本實施例著重於說明第一電源側的偵測模組40、控制模組42與箝制模組44。

在本揭露之一實施範例中，偵測模組40可以具有一個電晶體Mpd1、電阻Rd1、電容Cp1以及電容Cu1。所述電晶體Mpd1同樣以P型場效電晶體為例，電晶體Mpd1的控制端(即第三端點)經過電阻Rd1耦接第一電源的第二軌線V_SSL，電晶體Mpd1的第一端點耦接第二電源的第一軌線V_DDH，電晶體Mpd1的第二端點耦接在分壓點A。電容Cp1耦接於分壓點A與第一電 源的第一軌線V_DDL之間，電容Cn1耦接於分壓點A與第一電源的第二軌線V_SSL之間。其中電容Cp1以及電容Cu1可以是由電晶體的源極端和汲極端相耦接而得到具電容特性的等效元件，於所屬技術領域具有通常知識者也可以自行將電容Cp1以及電容Cn1替換成其他類似元件。於實務上，電阻Rd1可用以避免靜電放電事件發生時，電流流竄而造成電晶體Mpd1損壞。

控制模組42具有一個反相器，所述反相器係由一相反極性電晶體對，即電晶體Mp1與電晶體Mn1組成。在此，所述反相器的輸入端係耦接電晶體Mpd1的第二端點，本實施例在此係以電晶體Mpd1第二端點的節點作為分壓點A。值得注意的是，控制模組48中的電晶體Mp2的第一端點經過串接的二極體Dd1與Dd2耦接第二電源的第一軌線V_DDH，係由於正常工作時，第二電源的第一軌線V_DDH的電壓位準較第一電源的第一軌線V_DDL高時，為了避免電晶體Mp2隨時導通，故電晶體Mp2的第一端點可額外串接一個或多個二極體以降低電晶體Mp2第一端點與第三端點的電壓差。

此外，控制模組42中的反相器的輸出端係耦接到箝制模組44的控制端。進一步地說，箝制模組44為一個電晶體M_ESDL，前述反相器的輸出端耦接電晶體M_ESDL的第三端點(或稱控制端)，且電晶體M_ESDL的第二端點與第一端點分別耦接第一電源的第一軌線V_DDL與第一電源的第二軌線V_SSL。

以實際操作的例子來說，當靜電放電事件發生時， 靜電放電電流從第一電源的第一軌線V_DDL進入靜電放電箝制電路4後，偵測模組40中的電晶體Mpd1因第一端點與第三端點的電壓大致相同(等同浮接)，因此電晶體Mpd1不會導通，使得分壓點A的電壓位準取決於第一電源的第一軌線V_DDL與第一電源的第二軌線V_SSL之間的分壓。因設計上，將Cp1電容值設計可較Cn1電容值來得小，故偵測模組40之所述分壓點A位於較低的電壓位準。

從而，控制模組42中的電晶體Mp1因第一端點與第三端點的電壓差大於導通電壓而導通，故會將反相器的輸出端拉至高電壓位準。因此，箝制模組44中的電晶體M_ESDL導通，提供了從第一電源的第一軌線V_DDL至第一電源的第二軌線V_SSL的靜電放電路徑。同樣的操作原理可實現於第二電源側的電路上，於所屬技術領域具有通常知識者應可以清楚明白靜電放電箝制電路4於第二電源側的工作方式，本實施例在此不予贅述。

於再一個實施範例子中，請參見第4圖，第4圖係繪示了依據本揭露再一示範實施例之靜電放電箝制電路的電路圖。如第4圖所示，靜電放電箝制電路6可以是另一種電容分壓式的靜電放電箝制電路，靜電放電箝制電路6具有第一電源側的偵測模組60、控制模組62、箝制模組64，以及第二電源側的偵測模組66、控制模組68、箝制模組70。同第3圖的例子，靜電放電箝制電路6可以更具有電源隔離單元72以連結第一電源的第二軌線V_SSL以及第二電源的第二軌線V_SSH。同樣地，本實施例著 重於說明第一電源側的偵測模組60、控制模組62與箝制模組64。

偵測模組60可以具有一個電晶體Mud1、電阻Rn1、電容Cp1以及電容Cn1。有別於第3圖的例子，這裡的電晶體Mnd1是以N型場效電晶體為例。電晶體Mnd1的第三端點經過電阻Rn1耦接第二電源的第一軌線V_DDH，電晶體Mnd1的第一端點耦接第一電源的第二軌線V_SSL，電晶體Mnd1的第二端點耦接在分壓點A。與第3圖相同的是，電容Cp1耦接於分壓點A與第一電源的第一軌線V_DDL之間，電容Cn1耦接於分壓點A與第一電源的第二軌線V_SSL之間。類似的元件特性與第3圖相同的例子相同，本實施例在此不予贅述。

在本揭露之一實施範例中，控制模組62具有兩個串接的反相器，第一個反相器係由一相反極性之電晶體對，即電晶體Mp1與電晶體Mn1組成，而第二個反相器係由另一相反極性之電晶體對，即電晶體Mp2與電晶體Mn2組成。第一個反相器的輸入端係耦接電晶體Mnd1的第二端點，本實施例在此係以電晶體Mnd1第二端點的節點作為分壓點A。此外，第二個反相器的輸出端係耦接到箝制模組64的第三端點。進一步地說，箝制模組64為一個電晶體M_ESDL，前述第二個反相器的輸出端耦接電晶體M_ESDL的第三端點(或稱控制端)，且電晶體M_ESDL的第二端點與第一端點分別耦接第一電源的第一軌線V_DDL與第一電源的第二軌線V_SSL。

以實際操作的例子來說，當靜電放電事件發生時， 靜電放電電流從第一電源的第一軌線V_DDL進入靜電放電箝制電路6後，偵測模組60中的電晶體Mnd1因第三端點與第一端點的電壓大致相同(等同浮接)，因此電晶體Mnd1不會導通，使得分壓點A的電壓位準取決於第一電源的第一軌線V_DDL與第一電源的第二軌線V_SSL之間的分壓。因設計上，Cp1電容值可設計較Cn1電容值來得大，故偵測模組60之所述分壓點A位於較高的電壓位準。

當分壓點A具有高電壓位準時，控制模組62中的電晶體Mn1因第三端點與第一端點的電壓差大於導通電壓而導通，故會將第一個反相器的輸出端的電壓拉至低電壓位準。接著，第二個反相器的電晶體Mp2因第一端點與第三端點的電壓差大於導通電壓而導通，故會將第二個反相器的輸出端的電壓拉至高電壓位準。因此，箝制模組64中的電晶體M_ESDL導通，提供了從第一電源的第一軌線V_DDL至第一電源的第二軌線V_SSL的靜電放電路徑。同樣的操作原理可實現於第二電源側的電路上，於所屬技術領域具有通常知識者應可以清楚明白靜電放電箝制電路6於第二電源側的工作方式，本實施例在此不予贅述。

於再一個實施範例子中，請參見第5圖，第5圖係繪示了依據本揭露一示範實施例之靜電放電箝制電路實施靜電放電箝制的流程圖。於步驟S800中，根據發生於第一電源之第一軌線之一靜電放電事件，先產生一偵測模組之分壓點之一電壓。於步驟S802中，提供所述電壓於一控制模組，使此控制模組根 據所述電壓，控制一箝制模組。此偵測模組之第三端點與一第二電源之第一軌線耦接。此電壓使控制模組控制此箝制模組呈現開啟狀態，導通的箝制模組使此第一電源之第一軌線與此第一電源之第二軌線間導通，提供靜電放電路徑。此分壓點可由電阻或電容模組形成，此處之偵測模組、控制模組與箝制模組請參考第一~四圖。

本揭露主要是為了達成降低佈局面積而提出不需電阻電容時間常數的靜電放電偵測模組，藉由不同電源組的環境特性而善加利用不同電壓源之間的操作模式，可設計出電阻分壓式與電容分壓式兩種靜電放電箝制電路。電路的組成主要有一箝制模組、一偵測模組與一控制模組所組成。此揭露完全與電阻電容時間常數無關，但依然可以進行靜電放電的偵測行為並進而使箝制模組導通。

雖然本揭露以前述之實施例揭露如上，然其並非用以限定本揭露。在不脫離本揭露之精神和範圍內，所為之更動與潤飾，均屬本揭露之專利保護範圍。關於本揭露所界定之保護範圍請參考所附之申請專利範圍。

1‧‧‧靜電放電箝制電路方塊圖

10‧‧‧偵測模組

12‧‧‧控制模組

14‧‧‧箝制模組

A‧‧‧分壓點

V_DDL‧‧‧第一電源的第一軌線

V_SSL‧‧‧第一電源的第二軌線

V_DDH‧‧‧第二電源的第一軌線

Claims (20)

1. 一種靜電放電箝制電路，包括：一偵測模組，該偵測模組耦接於一第一電源之第一軌線與該第一電源之第二軌線之間，該偵測模組之第三端點耦接至一第二電源之第一軌線；一控制模組，該控制模組耦接於該第一電源之第一軌線與該第一電源之第二軌線之間，該控制模組之第三端點耦接至該偵測模組之一分壓點；以及一箝制模組，該箝制模組耦接於該第一電源之第一軌線與該第一電源之第二軌線之間，該箝制模組之第三端點耦接至該控制模組之第四端點；其中，該分壓點根據發生於該第一電源之第一軌線之一靜電放電事件提供一電壓給該控制模組，控制該箝制模組，使該第一電源之第一軌線與該第一電源之第二軌線導通；該偵測模組之第一端點耦接至一第一電晶體之第一端點，該第一電晶體之第三端點耦接於一第一電阻之一第一端點，該第一電阻之第二端點耦接於該第二電源之第一軌線，該第一電晶體之第二端點耦接於該分壓點。
2. 如申請專利範圍第1項所述之電路，其中該偵測模組係為電阻、電容、電晶體或二極體任意。
3. 如申請專利範圍第2項所述之電路，其中該電晶體係為雙極接面電晶體或場效電晶體。
4. 如申請專利範圍第1項所述之電路，其中該分壓點與一第二電阻之第一端點相連，該第二電阻之第二端點耦接於該第一電源之第二軌線。
5. 如申請專利範圍第1項所述之電路，其中該控制模組為至少二反向器，耦接於該第一電源之第一軌線與該第一電源之第二軌線之間。
6. 如申請專利範圍第5項所述之電路，其中該至少二反向器分別由一第一相反極性之電晶體對與一第二相反極性之電晶體對所組成，該第一相反極性之電晶體對之第三端點耦接於該分壓點，該第一相反極性之電晶體對之第二端點耦接於該第二相反極性之電晶體對之第三端點，該第二相反極性之電晶體對之第二端點耦接於該箝制模組之第三端點。
7. 如申請專利範圍第1項所述之電路，其中該箝制模組係為一第二電晶體，耦接於該第一電源之第一軌線與該第一電源之第二軌線之間，該第二電晶體之第三端點耦接於該控制模組之第四端點，接受該控制模組之控制。
8. 如申請專利範圍第7項所述之電路，其中當靜電放電事件發生時，該第一電晶體呈現導通狀態，與該第二電阻進行一電阻分壓，經由該控制模組作用後，該第二電晶體呈現導通狀態，使該第一電源之第一軌線與該第一電源之第二軌線導通。
9. 如申請專利範圍第1項所述之電路，更包含至少一二極體，該至少一二極體串聯於該第一電源之第一軌線與該偵測模組 中第一電晶體第一端點間，以降低該第一電晶體第一端點與第三端點之一跨壓。
10. 一種靜電放電箝制電路，包括：一偵測模組，該偵測模組耦接於一第一電源之第一軌線與該第一電源之第二軌線之間，該偵測模組之第三端點耦接至一第二電源之第一軌線；一控制模組，該控制模組耦接於該第一電源之第一軌線與該第一電源之第二軌線之間，該控制模組之第三端點耦接至該偵測模組之一分壓點；以及一箝制模組，該箝制模組耦接於該第一電源之第一軌線與該第一電源之第二軌線之間，該箝制模組之第三端點耦接至該控制模組之第四端點；其中，該分壓點根據發生於該第一電源之第一軌線之一靜電放電事件提供一電壓給該控制模組，控制該箝制模組，使該第一電源之第一軌線與該第一電源之第二軌線導通；其中該偵測模組包括一第一電容與一第二電容，該第一電容之第一端點耦接於該第一電源之第一軌線，該第二電容之第二端點耦接於該第一電源之第二軌線，該第二電容之第一端點耦接於該第一電容之第二端點，此即該分壓點。
11. 如申請專利範圍第10項所述之電路，其中該第一電容與該第二電容分別以一第三電晶體與一第四電晶體所組成，該第三電晶體與該第四電晶體極性相反；該第三電晶體之第三端點 耦接於該第四電晶體之第三端點，此為該分壓點；該第三電晶體之第一與第二端點耦接於該第一電源之第一軌線，該第四電晶體之第一與第二端點耦接於該第一電源之第二軌線。
12. 如申請專利範圍第10項所述之電路，其中該分壓點耦接於一第五電晶體之第二端點，該第五電晶體之第一端點耦接於該第二電源之第一軌線，該第五電晶體之第三端點耦接於一第三電阻之一端點，該第三電阻之另一端點耦接於該第一電源之第二軌線。
13. 如申請專利範圍第12項所述之電路，其中該控制模組為至少一反向器。
14. 如申請專利範圍第13項所述之電路，其中該反向器由一第三相反極性之電晶體對所組成，該第三相反極性之電晶體對之第二端點耦接於該箝制模組之第三端點，該第三相反極性之電晶體對之第三端點耦接於該分壓點。
15. 如申請專利範圍第12項所述之電路，其中當靜電放電事件發生時，該第五電晶體呈現關閉狀態，藉由該第一電容與第二電容作分壓，經該控制模組作用後，該第二電晶體呈現導通狀態，使該第一電源之第一軌線與該第一電源之第二軌線導通。
16. 如申請專利範圍第10項所述之電路，其中該分壓點耦接於一第六電晶體之第二端點，該第六電晶體之第三端點耦接於一第四電阻之一端點，該第四電阻之另一端點耦接於該第二電 源之第一軌線；該第六電晶體之第一端點耦接於該第一電源之第二軌線。
17. 如申請專利範圍第16項所述之電路，其中當靜電放電事件發生時，該第六電晶體呈現關閉狀態，藉由該第一電容與第二電容作分壓，經由該控制模組作用後，該第二電晶體呈現導通狀態，使該第一電源之第一軌線與該第一電源之第二軌線導通。
18. 如申請專利範圍第10項所述之電路，其中該控制模組與該第一電源之第一軌線之間更串聯至少一二極體，以降低該控制模組接收自該第一電源的電壓。
19. 一種靜電放電箝制之方法，包括：根據發生於一第一電源之第一軌線之一靜電放電事件，產生一偵測模組之分壓點之一電壓；以及提供該電壓於一控制模組，該控制模組依據該電壓以控制一箝制模組；其中，該偵測模組之第三端點與一第二電源之第一軌線耦接，該電壓驅動該控制模組以使該箝制模組呈現導通狀態，使該第一電源之第一軌線與該第一電源之第二軌線導通；其中該偵測模組之第一端點耦接至一第一電晶體之第一端點，該第一電晶體之第三端點耦接於一第一電阻之一第一端點，該第一電阻之第二端點耦接於該第二電源之第一軌線，該第一電晶體之第二端點耦接於該分壓點。
20. 一種靜電放電箝制之方法，包括：根據發生於一第一電源之第一軌線之一靜電放電事件，產生一偵測模組之分壓點之一電壓；以及提供該電壓於一控制模組，該控制模組依據該電壓以控制一箝制模組；其中，該偵測模組之第三端點與一第二電源之第一軌線耦接，該電壓驅動該控制模組以使該箝制模組呈現導通狀態，使該第一電源之第一軌線與該第一電源之第二軌線導通；其中該偵測模組包括一第一電容與一第二電容，該第一電容之第一端點耦接於該第一電源之第一軌線，該第二電容之第二端點耦接於該第一電源之第二軌線，該第二電容之第一端點耦接於該第一電容之第二端點，此即該分壓點。