TW201814837A

TW201814837A - 電阻性元件的結構及製作方法

Info

Publication number: TW201814837A
Application number: TW105132602A
Authority: TW
Inventors: 黃志仁
Original assignee: Ｔａｒｇｐｓ科技公司
Priority date: 2016-10-07
Filing date: 2016-10-07
Publication date: 2018-04-16
Also published as: TWI608567B

Abstract

一種電阻性元件結構，連接於一第一導體與一第二導體之間，該電阻性元件結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，接觸於該第一障壁層並填滿該第一穿透洞；一第二障壁層，位於該第一穿透洞上方，接觸於該第一導電插塞與該第一障壁層；一第三導體，覆蓋於該第二障壁層；一第三障壁層，覆蓋於該第三導體；一第四障壁層，覆蓋於該第三障壁層；一可變電阻層，覆蓋於該第四障壁層；一第五障壁層，覆蓋於該可變電阻層；一第二穿透洞，位於該第五障壁層上方；一第六障壁層，接觸於該第二穿透洞內表面以及該第五障壁層；以及一第二導電插塞，接觸於該第六障壁層並填滿該第二穿透洞；其中，該第二導體位於該第二穿透洞上方，電性連接於該第二導電插塞。

Description

電阻性元件的結構及製作方法

本發明是有關於一種半導元件及製造方法，且特別是有關於一種電阻性元件的結構及製作方法。

所周知，非揮發記憶體(non-volatile memory)能夠在電源關閉時持續保存其內部的儲存資料。舉例來說，電阻性隨機存取記憶體(Resistive Random Access Memory，RRAM)是屬於一種電阻性非揮發記憶體。

在電阻性非揮發記憶體中具有一電阻性元件(resistive element)，該電阻性元件為可變的以及可回復的電阻性元件(variable and reversible resistive element)。而控制電阻性元件的電阻值即可控制電阻性非揮發記憶體的儲存狀態。

請參照第1圖其所繪示為習知電阻性元件結構示意圖。該電阻性元件結構揭露於美國專利US 8,553,444，標題為可變電阻的非揮發性儲存元件及形成記憶胞的方法(variable resistance nonvolatile storage device and method of forming memory cell)。

記憶胞300包括電晶體(transistor)317與電阻性元件。電晶體317製作於半導體基板301上，包括：N型擴散區(N-type diffusion layer region)302a與302b、閘極絕緣層(gate insulation film)303a與閘極303b。

再者，N型擴散區302b與第三連線層(third wiring layer)311之間的內連接(interconnection)即為電阻性元件。

電阻性元件結構包括：第一穿透洞(first via)304、第一連線層(first wiring layer)305、第二穿透洞306、第二連線層307、第三穿透洞308、可變電阻元件(variable resistance element)309、第四穿透洞310以及第三連線層311。

再者，可變電阻元件309連接於第三穿透洞308與第四穿透洞310之間。可變電阻元件309包括上電極層(upper electrode)309c、可變電阻層(variable resistance layer)309b與下電極層(lower electrode)309a。另外，可變電阻層309b更包括第一氧原子缺陷氧化鉭層(first oxygen-deficient tantalum oxide layer)309b-1與第二氧原子缺陷氧化鉭層309b-2。

本發明的目的在於提出一種全新架構的電阻性元件的結構及製作方法，其可簡化電阻性非揮發記憶體的製程，並提高電阻性非揮發記憶體的良率。

本發明係為一種電阻性元件結構，連接於一第一導體與一第二導體之間，該電阻性元件結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，接觸於該第一障壁層並填滿該第一穿透洞；一第二障壁層，位於該第一穿透洞上方，接觸於該第一導電插塞與該第一障壁層；一第三導體，覆蓋於該第二障壁層；一第三障壁層，覆蓋於該第三導體；一第四障壁層，覆蓋於該第三障壁層；一可變電阻層，覆蓋於該第四障壁層；一第五障壁層，覆蓋於該可變電阻層；一第二穿透洞，位於該第五障壁層上方；一第六障壁層，接觸於該第二穿透洞內表面以及該第五障壁層；以及一第二導電插塞，接觸於該第六障壁層並填滿該第二穿透洞；其中，該第二導體位於該第二穿透洞上方，電性連接於該第二導電插塞。

本發明係為一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體，並且接觸於該第二穿透洞內表面以及該第二導體；形成一第一導電插塞與一第二導電插塞，該第一導電插塞接觸於該第一障壁層並填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層並填滿該第二穿透洞；於該第一介電層、該第一穿透洞與該第二穿透洞上形成堆疊的一第二障壁層、一第二導電層、一第三障壁層、一第四障壁層、一可變電阻層與一第五障壁層；形成一第一罩幕層，暴露出該第二穿透洞上方附近的該第五障壁層；蝕刻暴露的該第五障壁層及其下方的該可變電阻層，使得該第二穿透洞上方附近的該第四障壁層被暴露出來；移除該第一罩幕層；形成一第二罩幕層，覆蓋該第一穿透洞上方附近的該第五障壁層，並覆蓋該第二穿透洞上方附近的該第四障壁層；蝕刻未被該第二罩幕層所覆蓋的該第五障壁層、該可變電阻層、該第四障壁層、該第三障壁層、該第二導電層與該第二障壁層後，於該第一穿透洞上方形成堆疊的該第二障壁層、一第三導體、該第三障壁層、該第四障壁層、該可變電阻層與該第五障壁層，於該第二穿透洞上方形成堆疊的該二障壁層、一第四導體、該第三障壁層與該第四障壁層；移除該第二罩幕層；形成一第二介電層覆蓋於該第一介電層、該第五障壁層與該第四障壁層，並於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中該第三穿透洞位於該第五障壁層上方且該第四穿透洞位於該第四障壁層上方；形成一第六障壁層，接觸於該第三穿透洞內表面以及該第五障壁層，並且接觸於該第四穿透洞內表面以及該第四障壁層；形成一第三導電插塞與一第四導電插塞，該第三導電插塞接觸於該第六障壁層並填滿該第三穿透洞，該第四導電插塞接觸於該第六障壁層並填滿該第四穿透洞；以及形成一第五導體與一第六導體，該第五導體電性連接於該第三導電插塞，該第六導體電性連接於該第四導電插塞。

本發明係為一種電阻性元件結構，連接於一第一導體與一第二導體之間，該電阻性元件結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，接觸於該第一障壁層並填滿該第一穿透洞；一第二障壁層，位於該第一穿透洞上方，接觸於該第一導電插塞與該第一障壁層；一可變電阻層，覆蓋於該第二障壁層；一第三障壁層，覆蓋於該可變電阻層；一第四障壁層，覆蓋於該第三障壁層；一第三導體，覆蓋於該第四障壁層；一第五障壁層，覆蓋於該第三導體；一第二穿透洞，位於該第五障壁層上方；一第六障壁層，接觸於該第二穿透洞內表面以及該五障壁層；以及一第二導電插塞，接觸於該第六障壁層並填滿該第二穿透洞；其中，該第二導體位於該第二穿透洞上方，且電性連接於該第二導電插塞。

本發明係為一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體，並且接觸於該第二穿透洞內表面以及該第二導體；形成一第一導電插塞與一第二導電插塞，該第一導電插塞接觸於該第一障壁層並填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層並填滿該第二穿透洞；於該第一介電層、該第一穿透洞與該第二穿透洞上形成堆疊的一第二障壁層、一可變電阻層與一第三障壁層；形成一第一罩幕層，暴露出該第二穿透洞上方附近的該第三障壁層；蝕刻暴露的該第三障壁層及其下方的該可變電阻層，使得該第二穿透洞上方附近的該第二障壁層被暴露出來；移除該第一罩幕層；形成一第四障壁層覆蓋於該第三障壁層與暴露的該第二障壁層；形成一第二導電層，覆蓋該第四障壁層；形成一第五障壁層，覆蓋該第二導電層；形成一第二罩幕層，覆蓋該第一穿透洞上方附近的該第五障壁層，並覆蓋該第二穿透洞上方附近的該第五障壁層；蝕刻未被該第二罩幕層所覆蓋的該第五障壁層、該第二導電層、該第四障壁層、該第三障壁層、該可變電阻層、該第二障壁層後，於該第一穿透洞上方形成堆疊的該第二障壁層、該可變電阻層、該第三障壁層、該第四障壁層、一第三導體與該第五障壁層，於該第二穿透洞上方形成堆疊的該第二障壁層、該第四障壁層、一第四導體與該第五障壁層；移除該第二罩幕層；形成一第二介電層覆蓋於該第一介電層、該第五障壁層，並於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中該第三穿透洞位於該第一穿透洞上方並暴露出該第五障壁層，且該第四穿透洞位於該第二穿透洞上方並暴露出該第五障壁層；形成一第六障壁層，接觸於該第三穿透洞內表面以及該第五障壁層，並且接觸於該第四穿透洞內表面以及該第五障壁層；形成一第三導電插塞與一第四導電插塞，該第三導電插塞接觸於該第六障壁層並填滿該第三穿透洞，該第六導電插塞接觸於該第六障壁層並填滿該第四穿透洞；以及形成一第五導體與一第六導體，該第五導體電性連接於該第三導電插塞，該第六導體電性連接於該第四導電插塞。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：

300‧‧‧記憶胞

302a、302b‧‧‧N型擴散區

303a‧‧‧閘極絕緣層

303b‧‧‧閘極

304、306、308、310‧‧‧穿透洞

305、307、311‧‧‧連線層

309‧‧‧可變電阻元件

309a、309c‧‧‧電極層

309b‧‧‧可變電阻層

309b-1、309b-2‧‧‧氧原子缺陷氧化鉭層

317‧‧‧電晶體

601、602、605、606、701、702、705、706‧‧‧穿透洞

603、604、703、704‧‧‧罩幕層

610a、610b、616a、616b、638a、638b‧‧‧導體

710a、710b、716a、716b、738a、738b‧‧‧導體

612、615、615a、615b、617、617a、617b‧‧‧障壁層

618、632、634、637、712、715、715a、715b‧‧‧障壁層

717、717a、717b、718、732、734、737‧‧‧障壁層

614、636、714、736‧‧‧導電插塞

620、720‧‧‧電阻元件

622、722‧‧‧過渡層

624、724‧‧‧氧原子捕獲層

630、630a、630b、630c、730、730a、730b、730c‧‧‧介電層

第1圖其所繪示為習知電阻性元件結構示意圖。

第2圖所繪示為本發明電阻性非揮發記憶體結構的第一實施例。

第3A圖至第3H圖所繪示為本發明第一實施例電阻性非揮發記憶體結構的製作流程示意圖。

第4圖所繪示為本發明電阻性非揮發記憶體結構的第二實施例。

第5A圖至第5H圖所繪示為本發明第二實施例電阻性非揮發記憶體結構的製作流程示意圖。

本發明係揭露一種電阻性元件的結構與製作方法，可運用於電阻性非揮發記憶體的製程。根據需求，可以於二導體之間製作具有可變電阻層的內連接(interconnection)或者連線的內連接。

請參照第2圖，其所繪示為本發明電阻性元件結構第一實施例。第一導電層上具有導體610a、610b，第二導電層上具有導體638a、638b。其中，導體610a與導體638a之間的內連接中具有一可變電阻層620，此即為本發明之電阻性元件結構第一實施例；導體610b與導體636b之間為連線的內連接。另外，二內連接係製作於介電層630內，介電層630為可為金屬間介電層(inter-metal dielectric，簡稱IMD)，其材質可為二氧化矽(SiO₂)。另外，導體610a、610b、638a、638b可為金屬導線，且導體610a、610b可為相互連接的金屬導線或者未相互連接的金屬導線。

再者，於導體610a、610b上方各形成一穿透洞。再者，於二個穿透洞內表面以及導體610a、610b上形成障壁層612，使得障壁層612分別接觸於導體610a、610b。再者，導電插塞(conductive plug)614接觸於障壁層612並填滿二穿透洞。其中，導電插塞614為一金屬插塞。

再者，障壁層615a、615b分別接觸於二導電插塞614。另外，於障壁層615a上依序形成堆疊的導體616a、障壁層617a、障壁層618、可變電阻層620、障壁層632；而於障壁層615b 上依序形成堆疊的導體616b、障壁層617b、障壁層618。另外，導體616b也可視為另一條金屬導線，連接於導體610b。再者，可變電阻層620包括過渡層622與氧原子捕獲層624，且過渡層622與氧原子捕獲層624的位置可以互換。

根據本發明的第一實施例，障壁層615a、導體616a、障壁層617a、障壁層618、可變電阻層620、障壁層632具有相同的尺寸(size)且相互對齊(align)。再者，障壁層618、632並不限由單一材料層所組成，障壁層618、632可由多個子障壁層堆疊而成。

另外，在障壁層632與障壁層618上方各有一穿透洞。其中，一個穿透洞內表面以及障壁層632上形成障壁層634，另一穿透洞內表面以及障壁層618上形成障壁層634。再者，導電插塞636接觸於二穿透洞內的障壁層634並填滿二穿透洞。

另外，於二導電插塞636上亦有二穿透洞，二穿透洞內表面以及導電插塞636上形成障壁層637，而的導體638a、638b則分別接觸於二穿透洞內的障壁層637並填滿二穿透洞。使得導體638a、638b分別與導電插塞636形成電性連接。

根據本發明的第一實施例，導體610a、610b、638a與638b的材料可為金屬材料、合金材料、半導體、金屬矽化物(silicide layer)。其中，金屬材料可為鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)。合金材料可為上述金屬材料的組合。

過渡層622可為鉿(Hf)、鉭(Ta)、鈦(Ti)、鋁(Al)、鈮(Nb)、鑭(La)、鋯(Zr)的氧化物層。

氧原子捕獲層624可為鎂(Mg)、鋅(Zn)、鈦(Ti)、鉿(Hf)、鑭(La)、鉭(Ta)、鋯(Zr)、銅(Cu)等金屬層，或者上述金屬的氧化物層。

障壁層612、615a、615b、617a、617b、618、632、634與子障壁層可為銥(Ir)、鉑(Pt)、釕(Ru)、鎢(W)、鈦(Ti)、鉭(Ta)等金屬層，或者上述金屬的氮化物層，其具備導電的特性。

請參照第3A圖至第3H圖，其所繪示為本發明電阻性元件結構第一實施例的製作流程示意圖。

如第3A圖所示，在導體610a、610b上方先形成一介電層630a，並於導體610a、610b上的介電層630a中形成二穿透洞601、602。

接著，如第3B圖所示於穿透洞601、602內表面以及導體610a、610b上形成障壁層612，並且導電插塞614填滿二穿透洞601、602。其中，導體610a、610b為鋁銅合金(Al/Cu)，介電層630a為二氧化矽(SiO₂)、障壁層612為氮化鈦(TiN)，導電插塞614為鎢(W)。

如第3C圖所示，於介電層630a上依序形成堆疊的障壁層615、導電層616、障壁層617、障壁層618、過渡層622、氧原子捕獲層624以及障壁層632。之後，於障壁層632上形成一第一罩幕層(mask layer)603，且第一罩幕層603僅暴露出穿透洞602上方附近的區域。接著，對未被第一罩幕層603所覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層632、氧原子捕獲層624、過渡層622，進而暴露出障壁層618。

如第3D圖所示，於移除第一罩幕層603後，再形成一第二罩幕層604覆蓋於穿透洞601與602上方附近的區域。接著，對未被第二罩幕層603所覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層632、氧原子捕獲層624、過渡層622、障壁層618、障壁層617、導電層616、障壁層615，直到暴露出介電層630a的表面為止。

蝕刻步驟完成並移除第二罩幕層604後，即如第3E圖所示。原來的障壁層615被分離為二障壁層615a、615b，分別接觸於接觸於二導電插塞614；原來的導電層616被分離為二導體616a、616b，分別接觸於接觸於二障壁層615a、615b；原來的障壁層617被分離為二障壁層617a、617b，分別接觸於接觸於二導體616a、616b。再者，於障壁層617a上方則形成堆疊的障壁層618、過渡層622、氧原子捕獲層624、障壁層632；而於障壁層617b上方僅形成障壁層618。其中，導體616a、616b為鋁銅合金(Al/Cu)，障壁層615a、615b、617a、617b、618、632為氮化鈦(TiN)，過渡層622為氧化鉿(HfOx)，以及氧原子捕獲層624為鈦(Ti)。

接著，於第3E圖的結構中再覆蓋一介電層630b。接著，如第3F圖所示，於介電層630b中形成穿透洞605、606，穿透洞605的下方暴露出障壁層632，穿透洞606的下方暴露出導障壁層618。其中，介電層630b為二氧化矽(SiO₂)。

接著，如第3G圖所示於穿透洞605內表面以及障壁層632上形成障壁層634，並且於穿透洞606內表面以及障壁層618上形成障壁層634。接著，形成導電插塞636填滿二穿透洞605、606。其中，障壁層634為氮化鈦(TiN)，導電插塞636為鎢(W)。

於第3G圖的結構中再覆蓋一介電層630c，並於介電層630c中形成二穿透洞，且二穿透洞的下方暴露出導電插塞636。接著，於二穿透洞的內表面以及二導電插塞636上形成障壁層637。之後，如第3H圖所示，於二穿透洞中填滿導體638a與638b接觸於障壁層637。因此，導體610a與導體638a之間形成具有一可變電阻層的內連接，此即為本發明之電阻性元件結構第一實施例。導體610b與導體638b之間形成連線的內連接。其中，導體638a、638b為鋁銅合金(Al/Cu)，障壁層637為氮化鈦(TiN)。

由以上的說明可知，由本發明的第一實施例可知，本案係利用蝕刻步驟來形成相同尺寸且相互對齊的障壁層615a、導體616a、障壁層617a、障壁層618、可變電阻層620以及障壁層632。

請參照第4圖，其所繪示為本發明電阻性元件結構第二實施例。第一導電層上具有導體710a、710b，第二導電層上具有導體738a、738b。其中，導體710a與導體738a之間的內連接中具有一可變電阻層720，此即為本發明之電阻性元件結構第二實施例；導體710b與導體738b之間為連線的內連接。另外，二內連接係製作於介電層730內，介電層730為可為IMD，其材質可為二氧化矽(SiO₂)。另外，導體710a、710b、738a、738b可為金屬導線，且導體710a、710b可為相互連接的金屬導線或者未相互連接的金屬導線。

再者，於導體710a、710b上方各形成一穿透洞。再者，於二個穿透洞內表面以及導體710a、710b上形成障壁層712，使得障壁層712分別接觸於導體710a、710b。再者，導電插塞714接觸於障壁層712並填滿二穿透洞。其中，導電插塞714為一金屬插塞。

再者，二障壁層718分別接觸於接觸於二導電插塞714。於其中一個障壁層718上方形成堆疊的可變電阻層720、障壁層732、障壁層715a、導體716a、障壁層717a；而於另一個障壁層718上方形成障壁層715b、導體716b、障壁層717b。另外，導體716b也可視為另一條金屬導線，連接於導體710b。再者，可變電阻層720包括過渡層722與氧原子捕獲層724，且過渡層722與氧原子捕獲層724的位置可以互換。

根據本發明的第二實施例，障壁層718、可變電阻層720、障壁層732、障壁層715a、導體716a、障壁層717a具有相同的尺寸且互相對齊。再者，障壁層718、732並不限由單一材料層所組成，障壁層718、732可由多個子障壁層堆疊而成。

另外，在障壁層717a、717b上方各有一穿透洞。其中，一個穿透洞內表面以及障壁層717a上形成障壁層734，另一穿透洞內表面以及障壁層717b上形成障壁層734。再者，導電插塞736接觸於二穿透洞內的障壁層734並填滿二穿透洞。

另外，於二導電插塞736上亦有二穿透洞，二穿透洞內表面以及導電插塞736上形成障壁層737，而導體738a、738b 則分別接觸於二穿透洞內的障壁層737並填滿二穿透洞。使得導體738a、738b分別與導電插塞736形成電性連接。

根據本發明的第二實施例，導體710a、710b、738a與738b的材料可為金屬材料、合金材料、半導體、金屬矽化物(silicide layer)。其中，金屬材料可為鋁(Al)、銅(Cu)、鎢(W)、鈦(Ti)、鉭(Ta)。合金材料可為上述金屬材料的組合。

過渡層722可為鉿(Hf)、鉭(Ta)、鈦(Ti)、鋁(Al)、鈮(Nb)、鑭(La)、鋯(Zr)的氧化物層。

氧原子捕獲層724可為鎂(Mg)、鋅(Zn)、鈦(Ti)、鉿(Hf)、鑭(La)、鉭(Ta)、鋯(Zr)、銅(Cu)等金屬層，或者上述金屬的氧化物層。

障壁層712、715a、715b、717a、717b、718、732、734與子障壁層可為銥(Ir)、鉑(Pt)、釕(Ru)、鎢(W)、鈦(Ti)、鉭(Ta)等金屬層，或者上述金屬的氮化物層，其具備導電的特性。

請參照第5A圖至第5H圖，其所繪示為本發明電阻性元件結構第二實施例的製作流程示意圖。

如第5A圖所示，在導體710a、710b上方先形成一介電層730a，並於導體610a、610b上方的介電層730a中形成二穿透洞701、702。

接著，如第5B圖所示於穿透洞701、702內表面以及導體710a、710b上形成障壁層712，並且導電插塞714填滿二穿透洞701、702。其中，導體710a、710b為鋁銅合金(Al/Cu)，介電層730a為二氧化矽(SiO₂)、障壁層712為氮化鈦(TiN)，導電插塞714為鎢(W)。

接著，先於介電層730a上依序形成堆疊的障壁層718、過渡層722、氧原子捕獲層724以及障壁層732。之後，於障壁層632上形成一第一罩幕層(mask layer)703，且第一罩幕層703僅暴露出穿透洞702上方附近的區域。接著，如第5C圖所示，對未被第一罩幕層703所覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層732、氧原子捕獲層724、過渡層722，進而暴露出障壁層718。

移除第一罩幕層703後，如第5D圖所示，依序覆蓋障壁層715、導電層716、障壁層717。接著，於導電層716上再形成一第二罩幕層704覆蓋於穿透洞701與702上方附近的區域。

接著，對未被第二罩幕層704所覆蓋的區域進行蝕刻步驟，蝕刻未被覆蓋的障壁層717、導電層716、障壁層715、障壁層732、氧原子捕獲層724、過渡層722、障壁層718，直到暴露出介電層730a表面。於蝕刻步驟完成並移除第二罩幕層704後，即如第5E圖所示。原來的障壁層715被分離為二障壁層715a、715b，分別接觸於接觸於障壁層732、718；原來的導電層716被分離為二導體716a、716b，分別接觸於接觸於障壁層715a、715b；原來的障壁層717被分離為二障壁層717a、717b，分別接觸於接觸於二導體716a、716b。再者，於障壁層715a下方為堆疊的障壁層718、過渡層722、氧原子捕獲層724、障壁層732；而於障壁層715b下方僅有障壁層718。其中，導體716a、716b為鋁銅合金(Al/Cu)，障壁層715a、715b、717a、717b、718、732為氮化鈦(TiN)，過渡層722為氧化鉿(HfOx)，以及氧原子捕獲層724為鈦(Ti)。

接著，先於第5E圖的結構中再覆蓋一介電層730b。接著，如第5F圖所示，於介電層730b中形成二個穿透洞705、706，穿透洞705、706的下方分別暴露出障壁層717a、717b。其中，介電層730b為二氧化矽(SiO₂)。

接著，如第5G圖所示於穿透洞705內表面以及障壁層717a上形成障壁層734，並且於穿透洞706內表面以及障壁層717b上形成障壁層734。接著，形成導電插塞736填滿二穿透洞705、706。其中，障壁層734為氮化鈦(TiN)，導電插塞736為鎢(W)。

於第5G圖的結構中再覆蓋一介電層730c，並於介電層730c中形成二穿透洞，且二穿透洞的下方暴露出導電插塞736。接著，於二穿透洞的內表面以及二導電插塞736上形成障壁層737。之後，如第5H圖所示，於二穿透洞中填滿導體738a與738b接觸於障壁層737。因此，導體710a與導體738a之間形成具有一可變電阻層的內連接，此即為本發明之電阻性元件結構第二實施例。導體710b與導體738b之間形成連線的內連接。其中，導體738a、738b為鋁銅合金(Al/Cu)，障壁層737為氮化鈦(TiN)。

由以上的說明可知，由本發明的第二實施例可知，本案係利用蝕刻步驟來形成相同尺寸且相互對齊的障壁層718、可變電阻層720、障壁層732、障壁層715a、導電層716以及障壁層717a。

由以上的說明可知，本發明提出一種電阻性非揮發記憶體的結構，其優點在於可變電阻層620、720與上下二障壁層之間的接觸面積可以精確地控制，因此可以穩定地操控可變電阻層620、720的電阻值，並提高電阻性非揮發記憶體的良率和可微縮性。

綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims

一種電阻性元件結構，連接於一第一導體與一第二導體之間，該電阻性元件結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，接觸於該第一障壁層並填滿該第一穿透洞；一第二障壁層，位於該第一穿透洞上方，接觸於該第一導電插塞與該第一障壁層；一第三導體，覆蓋於該第二障壁層；一第三障壁層，覆蓋於該第三導體；一第四障壁層，覆蓋於該第三障壁層；一可變電阻層，覆蓋於該第四障壁層；一第五障壁層，覆蓋於該可變電阻層；一第二穿透洞，位於該第五障壁層上方；一第六障壁層，接觸於該第二穿透洞內表面以及該第五障壁層；以及一第二導電插塞，接觸於該第六障壁層並填滿該第二穿透洞；其中，該第二導體位於該第二穿透洞上方，電性連接於該第二導電插塞。
如申請專利範圍第1項所述之電阻性元件結構，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第四障壁層與該第五障壁層其中之一接觸於該過渡層，該第四障壁層與該第五障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第1項所述之電阻性元件結構，其中該第四障壁層或者該第五障壁層包括堆疊的複數個子障壁層。
如申請專利範圍第1項所述之電阻性元件結構，其中該第二障壁層、該第三導體該第三障壁層、該第四障壁層、該可變電阻層與該第五障壁層具有相同的尺寸且相互對齊。
一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體，並且接觸於該第二穿透洞內表面以及該第二導體；形成一第一導電插塞與一第二導電插塞，該第一導電插塞接觸於該第一障壁層並填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層並填滿該第二穿透洞；於該第一介電層、該第一穿透洞與該第二穿透洞上形成堆疊的一第二障壁層、一第二導電層、一第三障壁層、一第四障壁層、一可變電阻層與一第五障壁層；形成一第一罩幕層，暴露出該第二穿透洞上方附近的該第五障壁層；蝕刻暴露的該第五障壁層及其下方的該可變電阻層，使得該第二穿透洞上方附近的該第四障壁層被暴露出來；移除該第一罩幕層；形成一第二罩幕層，覆蓋該第一穿透洞上方附近的該第五障壁層，並覆蓋該第二穿透洞上方附近的該第四障壁層；蝕刻未被該第二罩幕層所覆蓋的該第五障壁層、該可變電阻層、該第四障壁層、該第三障壁層、該第二導電層與該第二障壁層後，於該第一穿透洞上方形成堆疊的該第二障壁層、一第三導體、該第三障壁層、該第四障壁層、該可變電阻層與該第五障壁層，於該第二穿透洞上方形成堆疊的該二障壁層、一第四導體、該第三障壁層與該第四障壁層；移除該第二罩幕層；形成一第二介電層覆蓋於該第一介電層、該第五障壁層與該第四障壁層，並於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中該第三穿透洞位於該第五障壁層上方且該第四穿透洞位於該第四障壁層上方；形成一第六障壁層，接觸於該第三穿透洞內表面以及該第五障壁層，並且接觸於該第四穿透洞內表面以及該第四障壁層；形成一第三導電插塞與一第四導電插塞，該第三導電插塞接觸於該第六障壁層並填滿該第三穿透洞，該第四導電插塞接觸於該第六障壁層並填滿該第四穿透洞；以及形成一第五導體與一第六導體，該第五導體電性連接於該第三導電插塞，該第六導體電性連接於該第四導電插塞。
如申請專利範圍第5項所述之電阻性元件的製作方法，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第四障壁層與該第五障壁層其中之一接觸於該過渡層，該第四障壁層與該第五障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第5項所述之電阻性元件的製作方法，其中該第四障壁層或者該第五障壁層包括堆疊的複數個子障壁層。
一種電阻性元件結構，連接於一第一導體與一第二導體之間，該電阻性元件結構包括：一第一穿透洞，位於該第一導體上方；一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體；一第一導電插塞，接觸於該第一障壁層並填滿該第一穿透洞；一第二障壁層，位於該第一穿透洞上方，接觸於該第一導電插塞與該第一障壁層；一可變電阻層，覆蓋於該第二障壁層；一第三障壁層，覆蓋於該可變電阻層；一第四障壁層，覆蓋於該第三障壁層；一第三導體，覆蓋於該第四障壁層；一第五障壁層，覆蓋於該第三導體；一第二穿透洞，位於該第五障壁層上方；一第六障壁層，接觸於該第二穿透洞內表面以及該五障壁層；以及一第二導電插塞，接觸於該第六障壁層並填滿該第二穿透洞；其中，該第二導體位於該第二穿透洞上方，且電性連接於該第二導電插塞。
如申請專利範圍第8項所述之電阻性元件結構，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第二障壁層與該第三障壁層其中之一接觸於該過渡層，該第二障壁層與該第三障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第8項所述之電阻性元件結構，其中該第二障壁層或者該第三障壁層包括堆疊的複數個子障壁層。
如申請專利範圍第8項所述之電阻性元件結構，其中該第二障壁層、該可變電阻層、該第三障壁層、該第四障壁層、該第三導體與該第五障壁層具有相同的尺寸且互相對齊。
一種電阻性元件的製作方法，包括下列步驟：於一第一導電層上形成一第一介電層，並於該第一介電層中形成一第一穿透洞與一第二穿透洞，其中該第一導電層上包括一第一導體與一第二導體，該第一穿透洞位於該第一導體上方且該第二穿透洞位於該第二導體上方；形成一第一障壁層，接觸於該第一穿透洞內表面以及該第一導體，並且接觸於該第二穿透洞內表面以及該第二導體；形成一第一導電插塞與一第二導電插塞，該第一導電插塞接觸於該第一障壁層並填滿該第一穿透洞，該第二導電插塞接觸於該第一障壁層並填滿該第二穿透洞；於該第一介電層、該第一穿透洞與該第二穿透洞上形成堆疊的一第二障壁層、一可變電阻層與一第三障壁層；形成一第一罩幕層，暴露出該第二穿透洞上方附近的該第三障壁層；蝕刻暴露的該第三障壁層及其下方的該可變電阻層，使得該第二穿透洞上方附近的該第二障壁層被暴露出來；移除該第一罩幕層；形成一第四障壁層覆蓋於該第三障壁層與暴露的該第二障壁層；形成一第二導電層，覆蓋該第四障壁層；形成一第五障壁層，覆蓋該第二導電層；形成一第二罩幕層，覆蓋該第一穿透洞上方附近的該第五障壁層，並覆蓋該第二穿透洞上方附近的該第五障壁層；蝕刻未被該第二罩幕層所覆蓋的該第五障壁層、該第二導電層、該第四障壁層、該第三障壁層、該可變電阻層、該第二障壁層後，於該第一穿透洞上方形成堆疊的該第二障壁層、該可變電阻層、該第三障壁層、該第四障壁層、一第三導體與該第五障壁層，於該第二穿透洞上方形成堆疊的該第二障壁層、該第四障壁層、一第四導體與該第五障壁層；移除該第二罩幕層；形成一第二介電層覆蓋於該第一介電層、該第五障壁層，並於該第二介電層中形成一第三穿透洞與一第四穿透洞，其中該第三穿透洞位於該第一穿透洞上方並暴露出該第五障壁層，且該第四穿透洞位於該第二穿透洞上方並暴露出該第五障壁層；形成一第六障壁層，接觸於該第三穿透洞內表面以及該第五障壁層，並且接觸於該第四穿透洞內表面以及該第五障壁層；形成一第三導電插塞與一第四導電插塞，該第三導電插塞接觸於該第六障壁層並填滿該第三穿透洞，該第六導電插塞接觸於該第六障壁層並填滿該第四穿透洞；以及形成一第五導體與一第六導體，該第五導體電性連接於該第三導電插塞，該第六導體電性連接於該第四導電插塞。
如申請專利範圍第12項所述之電阻性元件的製作方法，其中該可變電阻層包括：一過渡層；以及一氧原子捕獲層，接觸於該過渡層；其中，該第二障壁層與該第三障壁層其中之一接觸於該過渡層，該第二障壁層與該第三障壁層其中另一接觸於該氧原子捕獲層。
如申請專利範圍第12項所述之電阻性元件的製作方法，其中該第二障壁層或者該第三障壁層包括堆疊的複數個子障壁層。