[go: up one dir, main page]

TW201703122A - 鰭式場效電晶體元件結構與其形成方法 - Google Patents

鰭式場效電晶體元件結構與其形成方法 Download PDF

Info

Publication number
TW201703122A
TW201703122A TW105102314A TW105102314A TW201703122A TW 201703122 A TW201703122 A TW 201703122A TW 105102314 A TW105102314 A TW 105102314A TW 105102314 A TW105102314 A TW 105102314A TW 201703122 A TW201703122 A TW 201703122A
Authority
TW
Taiwan
Prior art keywords
width
fin
gate
lower portion
field effect
Prior art date
Application number
TW105102314A
Other languages
English (en)
Other versions
TWI647748B (zh
Inventor
陳建穎
張家瑋
廖家陽
楊柏峰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201703122A publication Critical patent/TW201703122A/zh
Application granted granted Critical
Publication of TWI647748B publication Critical patent/TWI647748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10P50/73—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6217—Fin field-effect transistors [FinFET] having non-uniform gate electrodes, e.g. gate conductors having varying doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H10D30/795—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions being in lateral device isolation regions, e.g. STI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D64/013—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H10P50/268—
    • H10P50/283—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

本揭露提供一種鰭式場效電晶體元件結構(FinFET device structure)，包括：一鰭式結構，形成於一基板之上；以及一閘極結構，橫跨於該鰭式結構之上，其中該閘極結構包括一閘極電極層，其中該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。

Description

鰭式場效電晶體元件結構與其形成方法
本揭露係有關於一種半導體結構，且特別有關於一種鰭式場效電晶體元件結構與其形成方法。
半導體裝置使用於各種電子應用中，舉例而言，諸如個人電腦、手機、數位相機以及其他電子設備。半導體裝置的製造通常是藉由在半導體基板上依序沉積絕緣層或介電層材料、導電層材料以及半導體層材料，接著使用微影製程圖案化所形成的各種材料層，藉以在此半導體基板之上形成電路零件及組件。通常在單一個半導體晶圓上製造許多積體電路，並且藉由沿著切割線在積體電路之間進行切割，以切割位在晶圓上的各個晶粒。舉例而言，接著將個別的晶粒分別封裝在多晶片模組中或其它類型的封裝結構中。
隨著半導體工業進展到奈米技術製程節點，以追求高裝置密度、高性能與低成本。因為製造與設計方面的問題所帶來的挑戰，因此三維設計開始發展，例如鰭式場效電晶體(FinFET)。鰭式場效電晶體(FinFET)具有從基板延伸出來的薄的垂直”鰭”。鰭式場效電晶體的通道形成於垂直鰭之中。閘極位於鰭之上。鰭式場效電晶體之優點可包括降低短通道效應與高電流流通。
雖然現有的鰭式場效電晶體元件及其製造方法已普遍足以達成預期的目標，然而卻無法完全滿足所有需求。
本揭露提供一種鰭式場效電晶體元件結構(FinFET device structure)，包括：一鰭式結構，形成於一基板之上；以及一閘極結構，橫跨於該鰭式結構之上，其中該閘極結構包括一閘極電極層，其中該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
本揭露亦提供一種鰭式場效電晶體元件結構，包括：一鰭式結構，形成於一基板之上；一隔離結構，形成在該基板之上，其中該鰭式結構之一部份埋設於該隔離結構之中；以及一第一閘極結構橫越於該鰭式結構之上，其中該第一閘極結構之一部份形成於該隔離結構之上，其中該第一閘極結構包括一第一閘極電極層，該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有垂直側壁，該下部份具有傾斜側壁。
本揭露又提供一種鰭式場效電晶體元件結構之形成方法，包括：形成一鰭式結構於一基板之上；形成一隔離結構於該基板之上，其中該鰭式結構之一部份埋設於該隔離結構之中；以及形成一閘極結構於該鰭式結構與該隔離結構之上，其中該閘極結構包括一閘極電極層，該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有 一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
100‧‧‧鰭式場效電晶體元件結構
102‧‧‧基板
104‧‧‧鰭式結構
107‧‧‧介電材料
108‧‧‧隔離結構
110‧‧‧虛設閘極電極層
110a‧‧‧上部份
110b‧‧‧下部份
110’‧‧‧蝕刻後的虛設閘極電極層
111‧‧‧間隙壁
114‧‧‧通道區域
112‧‧‧源極區域
116‧‧‧汲極區域
121‧‧‧蝕刻製程
126‧‧‧源極/汲極(S/D)結構
136‧‧‧層間介電層結構
138‧‧‧溝槽
142‧‧‧閘極介電層
144‧‧‧閘極電極層
144a‧‧‧上部份
144b‧‧‧下部份
146‧‧‧閘極結構
204‧‧‧介電層
206‧‧‧硬罩幕層
208‧‧‧光阻層
212a‧‧‧第一硬罩幕層
212b‧‧‧第二硬罩幕層
214‧‧‧光阻層
300a‧‧‧第一閘極電晶體
300b‧‧‧第二閘極電晶體
300c‧‧‧第三閘極電晶體
300d‧‧‧第四閘極電晶體
352‧‧‧溝槽
354‧‧‧第一溝槽
356‧‧‧第二溝槽
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
H1‧‧‧第一高度
H2‧‧‧第二高度
根據以下的詳細說明並配合所附圖式做完整揭露。應注意的是，根據本產業的一般作業，圖示並未必按照比例繪製。事實上，可能任意的放大或縮小元件的尺寸，以做清楚的說明。
第1圖顯示依據本揭露之一些實施例之鰭式場效電晶體結構(FinFET device structure)100之透視圖。
第2A-2M圖顯示依據本揭露之一些實施例之形成鰭式場效電晶體結構(FinFET device structure)100之各個製程階段之剖面圖。
第3圖顯示依據本揭露之一些實施例之鰭式場效電晶體結構(FinFET device structure)100之上視圖。
第4A-4F、4D’圖顯示依據本揭露之一些實施例之形成鰭式場效電晶體結構(FinFET device structure)100之各個製程階段之剖面圖。
第5A-5C圖顯示依據本揭露之一些實施例之形成鰭式場效電晶體結構(FinFET device structure)100之各個製程階段之剖面圖。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用 以限定。例如，若是本揭露書敘述了一第一特徵形成於一第二特徵之上或上方，即表示其可能包含上述第一特徵與上述第二特徵是直接接觸的實施例，亦可能包含了有附加特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與第二特徵可能未直接接觸的實施例。另外，以下揭露書不同範例可能重複使用相同的參考符號及/或標記。這些重複係為了簡化與清晰的目的，並非用以限定所討論的不同實施例及/或結構之間有特定的關係。
下文描述實施例的各種變化。藉由各種視圖與所繪示之實施例，類似的元件標號用於標示類似的元件。應可理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，可以取代或省略部分的操作步驟。
本揭露提供形成鰭式場效電晶體(FinFET)元件結構之實施例。第1圖顯示依據本揭露之一些實施例之鰭式場效電晶體結構(FinFET device structure)100之透視圖。
請參見第1A圖，提供基板102。基板102可以由矽或其他半導體材料所組成。另外且額外的，基板102可包括其他元素半導體，例如，鍺。在一些實施例中，基板102由化合物半導體所組成，例如，碳化矽(silicon carbide,SiC)、砷化鎵(gallium arsenic,GaAs)、砷化銦(indium arsenide,InAs)或磷化銦(indium phosphide,InP)。在一些實施例中，基板102由合金半導體所組成，例如矽鍺(Silicon germanium,SiGe)、矽碳化鍺(silicon germanium carbide,SiGeC)、砷磷化鎵(gallium arsenic phosphide,GaAsP)或磷化鎵銦(gallium indium phosphide,GaInP)。在一些實施例中，基板102包括磊晶層。舉例而言，基板102是磊晶層位於塊狀半導體之上。
鰭式場效電晶體結構(FinFET device structure)100包括一或多個鰭式結構104(例如矽鰭)從基板102延伸向上。鰭式結構104可選擇性地包括鍺。藉由使用合適的製程，例如微影製程與蝕刻製程，以形成鰭式結構104。在一些實施例中，藉由乾式蝕刻或濕式蝕刻製程蝕刻基板102而獲得鰭式結構104。
形成隔離結構108，例如淺溝隔離結構(STI)，圍繞鰭式結構104。在一些實施例中，隔離結構108圍繞鰭式結構104之下部份，鰭式結構104之上部份延伸突出於隔離結構108，如第1圖所示。另言之，鰭式結構104之一部份埋設於隔離結構108之中。隔離結構108用於避免電子干擾或串音(crosstalk)。
鰭式場效電晶體結構(FinFET device structure)100尚包括閘極堆疊結構，閘極堆疊結構包括閘極電極層144與閘極介電層142。閘極堆疊結構形成於鰭式結構104之中心部份之上。在一些實施例中，多個閘極堆疊結構形成於鰭式結構104之上。其他數層也可存在於閘極結構之中，例如蓋層、界面層、間隙元件及/或其他合適的結構。
閘極介電層142可包括介電材料，例如氧化矽、氮化矽、氮氧化矽、高介電常數(high-k)介電材料或上述之組合。高介電常數材料可以包括氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-氧化鋁 合金(hafnium dioxide-alumina alloy)、氧化鉿矽(hafnium silicon oxide)、氮氧化鉿矽(hafnium silicon oxynitride)、氧化鉿鉭(hafnium tantalum oxide)、氧化鉿鈦(hafnium titanium oxide)、氧化鉿鋯(hafnium zirconium oxide)、類似的材料或上述之組合。
閘極電極層144可包括多晶矽或金屬。金屬包括氮化鉭(tantalum nitride,TaN)、矽化鎳(nickel silicon,NiSi)、矽化鈷(cobalt silicon,CoSi)、鉬(molybdenum,Mo)、銅(copper,Cu)、鎢(tungsten,W)、鋁(aluminum,Al)、鈷(cobalt,Co)、鋯(zirconium,Zr)、鉑(platinum,Pt)或其他合適的材料。閘極電極層144可由閘極後製程(或閘極取代製程)所形成。在一些實施例中，閘極堆疊結構包括其他層，例如介面層、蓋層、擴散/阻障層或其他合適的層。
鰭式結構104包括通道區域114，閘極電極層144與閘極介電層142圍繞或包圍通道區域114。可摻雜鰭式結構104，以提供合適的通道作為n型鰭式場效電晶體結構(NMOS)或p型鰭式場效電晶體結構(PMOS)。可藉由合適的製程，例如離子佈植製程、擴散製程、退火製程、其他合適的製程或上述之組合摻雜鰭式結構104。鰭式結構104包括通道區域114介於源極區域112與汲極區域116之間。鰭式場效電晶體結構(FinFET device structure)100可以是元件，元件被包括於微處理器、記憶胞器(例如靜態隨機存取記憶體(Static Random-Access Memory,SRAM)及/或其他積體電路之中。
第2A-2M圖顯示依據本揭露之一些實施例之形成 鰭式場效電晶體結構(FinFET device structure)100之各個製程階段之剖面圖。
請參見第2A圖，介電層204與硬罩幕層206形成於基板102之上，且光阻層208形成於硬罩幕層206之上。藉由圖案化製程圖案化光阻層208。圖案化製程包括微影製程與蝕刻製程。微影製程包括光阻塗佈(photoresist coating)(例如旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure)、光阻顯影(developing photoresist)、潤洗(rising)、乾燥(例如硬烘烤(hard baking))。蝕刻製程包括乾式蝕刻製程、濕式蝕刻製程或上述之組合。
介電層204是介於基板102與硬罩幕層206之間的緩衝層。另外，當去除硬罩幕層206時，介電層204用作停止層。介電層204可以由氧化矽所形成。硬罩幕層206可以由氧化矽、氮化矽、氮氧化矽或其他合適的材料所形成。在一些其他實施例中，大於一個硬罩幕層206形成於介電層104之上。
藉由沉積製程以形成介電層204和硬罩幕層206，例如化學氣相沉積(chemical vapor deposition,CVD)製程、高密度電漿化學氣相沉積(high-density plasma chemical vapor deposition,HDPCVD)製程、旋塗製程、濺鍍(sputtering)製程或其他合適的製程。
根據一些實施例，如第2B圖所示，在圖案化光阻層208之後，藉由將圖案化的光阻層208作為罩幕，以圖案化介電層204和硬罩幕層206。結果得到圖案化的介電層204和圖案化的硬罩幕層206。然後，去除圖案化的光阻層208。
藉由將圖案化的介電層204和圖案化的硬罩幕層206用作罩幕，對基板102進行蝕刻製程，以形成鰭式結構104。蝕刻製程可以是乾式蝕刻製程或濕式蝕刻製程。蝕刻製程可以是時間控制的製程，並且蝕刻製程持續到鰭式結構104達到預定的高度。
需注意的是，可以根據實際應用來調節鰭式結構104的數量，並且不限於一個鰭式結構104。在一些其他實施例中，鰭式結構104具有從上部至下部逐漸增大的寬度。
然後，根據一些實施例，如第2C圖所示，介電材料107形成在於鰭式結構104之上。在一些實施例中，介電材料107由氧化矽、氮化矽、氮氧化矽、摻雜氟化物的矽酸鹽玻璃(fluoride-doped silicate glass,FSG)或其他低介電常數介電材料(low-k dielectric material)所形成。可以藉由化學氣相沉積(CVD)製程、旋塗玻璃製程(spin-on-glass process)或其他合適的製程，以沉積介電材料107。
然後，如第2D圖所示，根據一些實施例，薄化或平坦化介電材料107，以形成隔離結構108。在一些實施例中，藉由化學機械研磨(chemical mechanical polishing,CMP)製程薄化介電材料107。如此一來，暴露鰭式結構104之上部份且移除介電層204和硬罩幕層206。隔離結構108之頂表面與鰭式結構104之頂表面等高。
然後，如第2E圖所示，根據一些實施例，移除隔離結構108之上部份。因此，鰭式結構104延伸突出於隔離結構108。另言之，鰭式結構104之上部份高於隔離結構108。藉由 濕式蝕刻製程或乾式蝕刻製程移除隔離結構108之上部份。剩餘的隔離結構108作為淺溝隔離結構(STI)。
然後，如第2F圖所示，根據一些實施例，虛設閘極電極層110形成於鰭式結構104與隔離結構108之上。
在一些實施例中，虛設閘極電極層110由導電或非導電材料所組成。在一些實施例中，虛設閘極電極層110由多晶矽所組成。藉由沉積製程形成虛設閘極電極層110，例如化學氣相沉積製程(CVD)、物理氣相沉積製程(PVD)、原子層沉積製程(ALD)、高密度電漿化學氣相沉積製程(HDPCVD)、金屬氧化物化學氣相沉積製程(MOCVD)或電漿增強化學氣相沉積製程(PECVD)。
形成虛設閘極電極層110之後，如第2G圖所示，根據一些實施例，第一硬罩幕層212a與第二硬罩幕層212b形成於虛設閘極電極層110之上。光阻層214形成於第二硬罩幕層212b之上。之後，圖案化光阻層214，以形成圖案化後的光阻層214。圖案化後的光阻層214用於保護其下方各層免受後續製程之蝕刻。
然後，如第2H圖所示，根據一些實施例，圖案化第一硬罩幕層212a與第二硬罩幕層212b，且移除一部份之虛設閘極電極層110，以形成蝕刻後的虛設閘極電極層110’。藉由蝕刻製程121，例如濕式蝕刻製程或乾式蝕刻製程，移除一部份之虛設閘極電極層110。
蝕刻後的虛設閘極電極層110’包括上部份110a與下部份110b，上部份110a高於鰭式結構104之頂表面，下部份 110b低於鰭式結構104之頂表面。上部份110a具有垂直側壁，且下部分110b具有傾斜側壁。下部分110b具有梯形(trapezoidal)形狀(顯示於第4D’圖中)。
上部份110a具有頂表面，頂表面具有第一寬度W1且下部分110b具有底表面，底表面具有第二寬度W2。下部分110b具有漸尖寬度，漸尖寬度從下部份之底表面逐漸漸尖至下部份之頂表面。
虛擬介面介於上部份110a與下部份110b之間，且該虛擬介面具有第三寬度W3。在一些實施例中，第一寬度W1大於第二寬度W2。在一些實施例中，第三寬度W3小於或等於第二寬度W2。在一些實施例中，第二寬度W2與第三寬度W3之差值(△W=W2-W3)介於約0奈米至約15奈米。如果差值大於15奈米，閘極電極層144(顯示於第2M圖中)可能難以填入溝槽138(顯示於第2L圖)，藉由移除虛設閘極電極層110而形成溝槽138。如果差值小於0奈米，可能會很難形成源極/汲極(S/D)結構116(顯示於第2J圖)。
虛擬介面用於定義兩個部份但實際上並未有真實的介面介於上部份110a與下部份110b之間。此介面可視為上部份110a之底表面。此外，該介面可視為下部份110b之頂表面。在一些實施例中，此虛擬介面大致上與鰭式結構104之頂表面。
如果蝕刻後的虛設閘極電極層110’之上部份在水平方向具有延伸部份，閘極結構可能會突出，當閘極結構取代蝕刻後的虛設閘極電極層110’時。突出的閘極結構可能會與接觸結構接觸，此接觸結構之形成位置相鄰於突出的閘極結構。 如此一來，可能發生電性短路問題。更特定而言，閘極電極層144的突出問題可能會降低鰭式場效電晶體結構(FinFET device structure)100之性能表現。
基板102是晶圓的一部份。在一些實施例中，晶圓包括中心區域與邊緣區域，而突出問題在晶圓的邊緣區域會變得比中心區域嚴重。因此，應該好好控制在邊緣區域之蝕刻氣體。
為了降低突出問題，如第2H圖所示，蝕刻後的虛設閘極電極層110’具有垂直上部份110a與低於鰭式結構104之凹陷的下部份110b。另言之，蝕刻後的虛設閘極電極層110’之凹陷的下部份110b具有凹陷的側壁部份。
上部份110a具有第一高度H1，且下部份110b具有第二高度H2。在一些實施例中，第一高度H1高於第二高度H2。
形成蝕刻後的虛設閘極電極層110’之後，如第2I圖所示，根據一些實施例，間隙壁111形成於蝕刻後的虛設閘極電極層110’之相對兩側之側壁上。在一些實施例中，間隙壁111由氮化矽、碳化矽、氮氧化矽、氧化矽、其他合適的材料或上述之組合所組成。
之後，如第2J圖所示，根據一些實施例，移除鰭式結構104之上部份，以形成凹口(未顯示)，且源極/汲極(S/D)結構126形成於凹口之中。
在一些實施例中，源極/汲極(S/D)結構126是應力源極/汲極(S/D)結構。在一些實施例中，藉由磊晶製程，成長應力材料於鰭式結構104之凹口中，以形成源極/汲極(S/D)結構 126。此外，應力材料之晶格常數不同於基板102之晶格常數。
在一些實施例中，源極/汲極(S/D)結構126包括鍺germanium(Ge)、矽鍺(silicon germanium(SiGe)、砷化銦(indium arsenide,InAs)、砷化銦鍺(indium germanium arsenide,InGaAs)、銻化銦(indium antimonide,InSb)、砷化鎵(germanium arsenide,GaAs)、銻化鍺(germanium antimonide,GaSb)、磷化銦鋁(indium aluminum phosphide,InAlP)、磷化銦(indium phosphide,InP)或上述之組合。磊晶製程包括選擇性磊晶成長製程(selective epitaxial growth,SEG)、化學氣相沉積製程(例如氣相磊晶(vapor-phase epitaxy,VPE)及/或超高真空化學氣相沉積(ultra-high vacuum CVD(UHV-CVD))、分子束磊晶(molecular beam epitaxy)、其他合適的磊晶製程。
在一些實施例中，在形成源極/汲極(S/D)結構126之後，接觸蝕刻停止層(CESL)形成於源極/汲極(S/D)結構126與蝕刻後之虛設閘極結構110’之上。在一些實施例中，接觸蝕刻停止層包括氮化矽、氮氧化矽及/或其他合適的材料。可藉由電漿增強化學氣相沉積製程(PECVD)、低壓化學氣相沉積製程(LPCVD)、原子層沉積製程(ALD)或其他合適的製程形成接觸蝕刻停止層。
之後，如第2K圖所示，根據一些實施例，層間介電層材料形成於鰭式結構104之上與基板102之上。在一些實施例中，層間介電層材料形成於隔離結構108之上，且之後藉由平坦化，以形成層間介電層結構136。
形成層間介電層結構136之後，如第2L圖所示，根 據一些實施例，移除蝕刻後之虛設閘極結構110’，以形成溝槽138於層間介電層結構136之中。藉由進行蝕刻製程，以移除蝕刻後之虛設閘極結構110’。需注意的是，並未移除鰭式結構104，因此，由於溝槽138而暴露鰭式結構104之中間部份。
形成溝槽138之後，如第2M圖所示，根據一些實施例，閘極介電層142與閘極電極層144依序形成於溝槽138之中。因而得到具有閘極介電層142與閘極電極層144之閘極結構146。
閘極介電層142具有上部份與下部份，上部份高於鰭式結構104之頂表面且下部份低於鰭式結構104之頂表面。
在一些實施例中，閘極介電層142由高介電常數(high-k)材料所組成。高介電常數材料可以包括氧化鉿(hafnium oxide)、氧化鋯(zirconium oxide)、氧化鋁(aluminum oxide)、二氧化鉿-氧化鋁合金(hafnium dioxide-alumina alloy)、氧化鉿矽(hafnium silicon oxide)、氮氧化鉿矽(hafnium silicon oxynitride)、氧化鉿鉭(hafnium tantalum oxide)、氧化鉿鈦(hafnium titanium oxide)、氧化鉿鋯(hafnium zirconium oxide)、或類似的材料。
閘極電極層144具有上部份144a高於鰭式結構104之頂表面與下部份144b低於鰭式結構104之頂表面。閘極電極層144之上部份具有一致的寬度，且閘極電極層144之下部份具有變化的寬度。
在一些實施例中，閘極電極層144由金屬材料所組成。金屬材料可以包括N型功函金屬或P型功函金屬。N型功函 金屬包括鎢(W)、銅(Cu)、鈦(Ti)、銀(Ag)、鋁(Al)、鈦鋁合金(TiAl)、氮化鈦鋁(TiAlN)、碳化鉭(TaC)、碳氮化鉭(TaCN)、氮化鉭矽(TaSiN)、錳(Mn)、鋯(Zr)或上述之組合。P功函金屬包括氮化鈦(TiN)、氮化鎢(WN)、氮化鉭(TaN)、釕(Ru)或上述之組合。
如第2M圖所示，閘極電極層144具有上部份144a與下部份144b。上部份144a具有垂直側壁，且下部份144b具有傾斜側壁。下部份144b具有漸尖寬度，漸尖寬度從下部份144b之底表面逐漸漸尖至下部份144b之頂表面。需注意的是，閘極電極層144之上部份144a具有垂直側壁，用以避免突出問題。因此能改善鰭式場效電晶體元件結構100之性能表現。
閘極電極層144之上部份144a具有第一高度，且閘極電極層144之下部份144b具有第二高度。第一高度大於第二高度，以填充更多的更多的金屬材料高於鰭式結構104。
上部份144a具有頂表面，頂表面具有第一寬度，且下部份144b具有底表面，底表面具有第二寬度。第一寬度大於第二寬度。需注意的是，當第一寬度等於第二寬度時，能避免源極引發能障衰退(drain-induced barrier lowering,DIBL)。此外，當第一寬度大於第二寬度時，能避免崩潰電壓(breakdown voltage,Vbd)的拖尾問題(tailing problem)(將崩潰電壓Vbd分佈於較寬的電壓值範圍)。
第3圖顯示依據本揭露之一些實施例之鰭式場效電晶體結構(FinFET device structure)100之上視圖。鰭式場效電晶體結構100包括多個鰭式結構104與多個閘極結構110。閘 極結構110橫跨於鰭式結構104之上。隔離結構108圍繞鰭式場效電晶體結構100。
如第3圖所示，鰭式結構104大致上彼此平行。閘極結構110也可彼此平行且大致上垂直於鰭式結構104。在一些實施例中，當從上視圖觀察時，閘極結構110也可稱為閘極電極線。
第一閘極電晶體300a與第二閘極電晶體300b形成於第一鰭式結構104a之上。第三閘極電晶體300c與第四閘極電晶體300d形成第二鰭式結構104b之上。
第4A-4F圖顯示依據本揭露之一些實施例之形成鰭式場效電晶體結構(FinFET device structure)100之各個製程階段之剖面圖。第4A-4F圖係沿著第3圖之AA’剖線得到的剖面圖。
請參見第4A圖，閘極電極層110形成於第一鰭式結構104a、第二鰭式結構104b與隔離結構108之上。隔離結構108之頂表面低於鰭式結構104之頂表面。之後，第一硬罩幕層212a與第二硬罩幕層212b形成於閘極電極層110之上。
形成第二硬罩幕層212b之後，如第4B圖所示，根據一些實施例，光阻層214形成於第二硬罩幕層212b之上。之後，圖案化光阻層214。
圖案化光阻層214之後，如第4C圖所示，根據一些實施例，圖案化一部份之第一硬罩幕層212a與第二硬罩幕層212b，以形成溝槽352。
形成溝槽352之後，如第4D圖所示，根據一些實施 例，藉由第一硬罩幕層212a與第二硬罩幕層212b作為光罩，以圖案化一部份之閘極電極層110。因此，第一溝槽354形成高於鰭式結構104與位於閘極電極層110之中。第二溝槽356形成高於隔離結構108與位於閘極電極層110之中。
藉由蝕刻製程121移除部份的閘極電極層110。在一些實施例中，蝕刻製程是電漿製程。電漿製程包括使用蝕刻氣體，例如溴化氫(HBr)。在一些實施例中，電漿製程中也可使用氦氣與氧氣。蝕刻氣體在蝕刻製程中的流速範圍為約700sccm至約1000sccm。如果流速小於700sccm，蝕刻選擇比會變差。如果流速大於1000sccm，會難以控制蝕刻速度。
在一些實施例中，於功率範圍為約350瓦(Watt)至約1500瓦(Watt)之間進行蝕刻製程。如果功率小於350瓦，蝕刻選擇比會變差。如果功率大於1500瓦，會難以控制蝕刻速度。在一些實施例中，於壓力範圍為約10托耳(torr)至約100托耳(torr)之間進行蝕刻製程。如果壓力小於10托耳(torr)，蝕刻選擇比會變差。如果壓力大於100托耳(torr)，會難以控制蝕刻速度。
須注意的是，基板102是晶圓的一部份，且晶圓包括中心區域與邊緣區域。在晶圓的邊緣區域的第二寬度W2的尺寸會比在晶圓的中心區域難控制。為了讓第二寬度W2大於或等於第三寬度W3，在一些實施例中，蝕刻氣體在邊緣區域之數量比上蝕刻氣體在全部區域之數量之比率範圍為約10體積%至約50體積%。如果蝕刻氣體的比率小於10體積%或大於50體積%，可能會增加中心區域與邊緣區域之間的承載效應(loading effect)，且因此會難以控制第一寬度W1之尺寸或第二寬度W2之尺寸。
第4D’圖顯示依據本揭露之一些實施例之第4D圖之區域A的放大圖。如第4D’圖所示，閘極電極層110包括上部份110a與下部份110b。上部份110a位於高於鰭式結構104a,104b之頂表面。下部份110b位於低於鰭式結構104a,104b之頂表面。閘極電極層110之上部份110a具有垂直側壁且閘極電極層110之下部份110b具有傾斜側壁。
介面層介於上部份110a與下部份110b之間。介面層並非真正的界面，且此介面僅是用於定義閘極電極層110之形狀。介面層可視為上部份110a之底表面。此外，介面層可視為下部份110b之頂表面。
上部份110a具有均勻的寬度，且下部份110b具有變化的寬度。上部份110a具有第一寬度W1，介面具有第三寬度W3。下部份110b之底表面具有第二寬度W2。在一些實施例中，第一寬度W1大於第二寬度W2，且第二寬度W2大於第三寬度W3。在一些實施例中，第二寬度W2與第三寬度W3之差值(△W=W2-W3)介於約0奈米至約15奈米。如果差值大於15奈米，閘極電極層144可能難以填入溝槽138中(顯示於第2L圖)，溝槽138藉由移除虛設閘極電極層110而形成。如果差值小於0奈米，可能會很難形成源極/汲極(S/D)結構116(顯示於第2J圖)。
之後，移除第一硬罩幕層212a與第二硬罩幕層212b，且間隙壁111形成於虛設閘極結構110之相對側壁上。之後，如第4E圖所示，根據一些實施例，介電材料填入溝槽354、 356之中與閘極電極層110之上。
填充介電材料之後，藉由平坦化製程，例如化學機械研磨製程(CMP)，移除一部份位於溝槽354、356之外的介電材料。因此，得到層間介電層結構136。層間介電層結構136位於兩個相鄰的閘極結構146之間，且層間介電層結構136包括上部份與下部份，下部份寬於上部份。
之後，移除閘極電極層110，以形成溝槽(圖中未顯示)，且如第4F圖所示，根據一些實施例，閘極介電層142與閘極電極層144依序填入溝槽之中。在一些實施例中，閘極介電層142是高介電常數(high-k)介電層，且閘極電極層144是金屬閘極電極。另言之，形成高介電常數(high-k)介電層/金屬閘極電極堆疊結構(HK/MG stack structure)於鰭式結構104之上。
如第4F圖所示，閘極介電層142與閘極電極層144分成四個部份，且分別形成第一閘極電晶體300a、第二閘極電晶體300b、第三閘極電晶體300c與第四閘極電晶體300d。每一個第一閘極電晶體300a、第二閘極電晶體300b、第三閘極電晶體300c與第四閘極電晶體300d都是由閘極介電層142與閘極電極層144所組成。層間介電層結構136位於第一閘極電晶體300a與第二閘極電晶體300b之間。此外，層間介電層結構136位於第三閘極電晶體300c與第四閘極電晶體300d之間。
第5A-5C圖顯示依據本揭露之一些實施例之形成鰭式場效電晶體結構(FinFET device structure)100之各個製程階段之剖面圖。第5A-5C圖係沿著第3圖之BB’剖線得到的剖面圖。
請參見第5A圖，第一硬罩幕層212a與第二硬罩幕層212b形成於閘極電極層110之上。
之後，如第5B圖所示，根據一些實施例，圖案化第一硬罩幕層212a與第二硬罩幕層212b，以形成圖案化之第一硬罩幕層212a與圖案化之第二硬罩幕層212b。
之後，如第5C圖所示，根據一些實施例，使用圖案化後之第一硬罩幕層212a與圖案化後之第二硬罩幕層212b作為光罩，以蝕刻閘極電極層110，形成上部份110a與下部份110b。上部份110a高於鰭式結構104之頂表面，且下部份110b位於低於鰭式結構104之頂表面。閘極電極層110之上部份110a具有垂直側壁以避免突出問題。
上部份110a具有頂表面，頂表面具有第一寬度，下部份110b具有底表面，底表面具有第二寬度。第一寬度大於第二寬度。須注意的是，當第一寬度等於第二寬度時，能避免源極引發能障衰退(drain-induced barrier lowering,DIBL)。此外，當第一寬度大於第二寬度時，能避免崩潰電壓(breakdown voltage,Vbd)的拖尾問題(tailing problem)(將崩潰電壓Vbd分佈於較寬的電壓值範圍)。
之後，如果閘極電極層110由多晶矽所組成的話，將可移除閘極電極層110且用金屬電極層取代閘極電極層110。
本揭露提供鰭式場效應電晶體(FinFET)元件結構與其製法的實施例。鰭式場效應電晶體元件結構包括鰭式結構形成於基板之上且閘極結構形成於鰭式結構之上。閘極結構包括上部份與下部份。上部份具有頂表面，且下部份具有底表 面。頂表面寬於底表面。上部份具有垂直側壁，以避免突出問題。因此，能改善鰭式場效應電晶體元件結構之可靠度與性能表現。
在一些實施例中，本揭露提供一種鰭式場效電晶體元件結構(FinFET device structure)包括：一鰭式結構，形成於一基板之上；以及一閘極結構，橫跨於該鰭式結構之上，其中該閘極結構包括一閘極電極層，其中該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
在一些實施例中，本揭露提供一種鰭式場效電晶體元件結構，包括：一鰭式結構，形成於一基板之上；一隔離結構，形成在該基板之上，其中該鰭式結構之一部份埋設於該隔離結構之中；以及一第一閘極結構橫越於該鰭式結構之上，其中該第一閘極結構之一部份形成於該隔離結構之上，其中該第一閘極結構包括一第一閘極電極層，該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有垂直側壁，該下部份具有傾斜側壁。
本揭露又提供一種鰭式場效電晶體元件結構之形成方法，包括：形成一鰭式結構於一基板之上；形成一隔離結構於該基板之上，其中該鰭式結構之一部份埋設於該隔離結構之中；以及形成一閘極結構於該鰭式結構與該隔離結構之上，其中該閘極結構包括一閘極電極層，該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有 一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧鰭式場效電晶體元件結構
102‧‧‧基板
104‧‧‧鰭式結構
108‧‧‧隔離結構
111‧‧‧間隙壁
126‧‧‧源極/汲極(S/D)結構
136‧‧‧層間介電層結構
142‧‧‧閘極介電層
144‧‧‧閘極電極層
144a‧‧‧上部份
144b‧‧‧下部份
146‧‧‧閘極結構
W1‧‧‧第一寬度
W2‧‧‧第二寬度
W3‧‧‧第三寬度
H1‧‧‧第一高度
H2‧‧‧第二高度

Claims (16)

  1. 一種鰭式場效電晶體元件結構(FinFET device structure)，包括：一鰭式結構，形成於一基板之上；以及一閘極結構，橫跨於該鰭式結構之上，其中該閘極結構包括一閘極電極層，其中該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
  2. 如申請專利範圍第1項所述之鰭式場效電晶體元件結構，其中一虛擬介面介於該上部份與該下部份之間，且該虛擬介面具有一第三寬度，該第三寬度小於或等於該第二寬度。
  3. 如申請專利範圍第1項所述之鰭式場效電晶體元件結構，其中該虛擬介面大致上與該鰭式結構之一頂表面等高。
  4. 如申請專利範圍第1項所述之鰭式場效電晶體元件結構，其中該閘極電極層之該下部份具有一梯形(trapezoidal)形狀。
  5. 如申請專利範圍第1項所述之鰭式場效電晶體元件結構，其中該閘極電極層之該上部份具有一第一高度，且該閘極電極層之該下部份具有一第二高度，且該第一高度大於該第二高度。
  6. 如申請專利範圍第1項所述之鰭式場效電晶體元件結構，其中該下部份具有一漸尖寬度，該漸尖寬度從該下部份之該底表面逐漸漸尖至該下部份之一頂表面。
  7. 一種鰭式場效電晶體元件結構，包括：一鰭式結構，形成於一基板之上；一隔離結構，形成在該基板之上，其中該鰭式結構之一部份埋設於該隔離結構之中；以及一第一閘極結構橫越於該鰭式結構之上，其中該第一閘極結構之一部份形成於該隔離結構之上，其中該第一閘極結構包括一第一閘極電極層，該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有垂直側壁，該下部份具有傾斜側壁。
  8. 如申請專利範圍第7項所述之鰭式場效電晶體元件結構，其中該第一閘極結構之該上部份具有一第一高度，且該第一閘極結構之該下部份具有一第二高度，且該第一高度高於該第二高度。
  9. 如申請專利範圍第7項所述之鰭式場效電晶體元件結構，其中該上部份具有一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
  10. 如申請專利範圍第9項所述之鰭式場效電晶體元件結構，其中一虛擬介面介於該上部份與該下部份之間，且該虛擬介面具有一第三寬度，該第三寬度小於或等於該第二寬度。
  11. 如申請專利範圍第7項所述之鰭式場效電晶體元件結構，尚包括：一第二閘極結構，橫越該鰭式結構之上，其中該第一閘極結構之一部份形成於該隔離結構之上；以及 一層間介電層(ILD)，形成於該第一閘極結構與該第二閘極結構之間，其中該層間介電層(ILD)包括一上部份與一下部份，該下部份寬於該上部份。
  12. 如申請專利範圍第11項所述之鰭式場效電晶體元件結構，其中該層間介電層(ILD)之該上部份具有一固定寬度，該層間介電層(ILD)之該下部份具有一變化的寬度。
  13. 如申請專利範圍第12項所述之鰭式場效電晶體元件結構，其中該層間介電層(ILD)之該下部份具有傾斜側壁，該傾斜側壁從該下部份之一頂表面逐漸漸尖到該下部份之一底表面。
  14. 一種鰭式場效應電晶體(FinFET)元件結構之形成方法，包括：形成一鰭式結構於一基板之上；形成一隔離結構於該基板之上，其中該鰭式結構之一部份埋設於該隔離結構之中；以及形成一閘極結構於該鰭式結構與該隔離結構之上，其中該閘極結構包括一閘極電極層，該閘極電極層包括一上部份高於該鰭式結構與一下部份低於該鰭式結構，該上部份具有一頂表面，該下部份具有一底表面，該頂表面具有一第一寬度，該底表面具有一第二寬度，且該第一寬度大於該第二寬度。
  15. 如申請專利範圍第14項所述之鰭式場效電晶體元件結構之形成方法，其中形成該閘極結構於該鰭式結構與該隔離結構之上包括： 形成一閘極材料於該鰭式結構與該隔離結構之上；形成一硬罩幕層於該閘極材料之上；圖案化該硬罩幕層；以及藉由該硬罩幕層作為一光罩，蝕刻該閘極材料，以形成該閘極結構。
  16. 如申請專利範圍第14項所述之鰭式場效電晶體元件結構之形成方法，尚包括：形成一層間介電層結構於該基板之上與相鄰於該閘極結構；移除該閘極結構，以於層間介電層結構中形成一溝槽；以及填充一閘極介電層與一閘極電極層於該溝槽之中。
TW105102314A 2015-07-02 2016-01-26 鰭式場效電晶體元件結構與其形成方法 TWI647748B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562188028P 2015-07-02 2015-07-02
US62/188,028 2015-07-02
US14/942,580 2015-11-16
US14/942,580 US10262870B2 (en) 2015-07-02 2015-11-16 Fin field effect transistor (FinFET) device structure and method for forming the same

Publications (2)

Publication Number Publication Date
TW201703122A true TW201703122A (zh) 2017-01-16
TWI647748B TWI647748B (zh) 2019-01-11

Family

ID=57582588

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105102314A TWI647748B (zh) 2015-07-02 2016-01-26 鰭式場效電晶體元件結構與其形成方法

Country Status (5)

Country Link
US (4) US10262870B2 (zh)
KR (2) KR20170004828A (zh)
CN (1) CN106328692B (zh)
DE (1) DE102016100033B4 (zh)
TW (1) TWI647748B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297602B2 (en) 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
TWI739071B (zh) * 2018-05-29 2021-09-11 台灣積體電路製造股份有限公司 半導體結構及半導體製程方法
TWI871117B (zh) * 2023-07-11 2025-01-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US12525535B2 (en) 2021-08-10 2026-01-13 Samsung Electronics Co., Ltd. Semiconductor device

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262870B2 (en) 2015-07-02 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
KR102551349B1 (ko) * 2016-01-22 2023-07-04 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10290654B2 (en) 2016-05-20 2019-05-14 Globalfoundries Inc. Circuit structures with vertically spaced transistors and fabrication methods
US10147802B2 (en) * 2016-05-20 2018-12-04 Globalfoundries Inc. FINFET circuit structures with vertically spaced transistors and fabrication methods
CN108630752B (zh) * 2017-03-22 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10354997B2 (en) * 2017-04-28 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing semiconductor device with replacement gates
US10510743B2 (en) 2017-07-18 2019-12-17 Hong Kong Applied Science and Technology Research Institute Company, Limited Step fin field-effect-transistor (FinFET) with slim top of fin and thick bottom of fin for electro-static-discharge (ESD) or electrical over-stress (EOS) protection
KR102303300B1 (ko) * 2017-08-04 2021-09-16 삼성전자주식회사 반도체 장치
US10325811B2 (en) * 2017-10-26 2019-06-18 Globalfoundries Inc. Field-effect transistors with fins having independently-dimensioned sections
US10749007B2 (en) * 2018-03-14 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with desired profile for semiconductor devices
KR102546305B1 (ko) * 2018-04-20 2023-06-21 삼성전자주식회사 집적회로 소자
US11393674B2 (en) 2018-05-18 2022-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Forming low-stress silicon nitride layer through hydrogen treatment
US10840153B2 (en) * 2018-06-27 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Notched gate structure fabrication
US11315933B2 (en) 2018-06-29 2022-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM structure and method for forming the same
US11011636B2 (en) * 2018-09-27 2021-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure with hard mask layer over gate structure and method for forming the same
CN111312817B (zh) * 2018-12-12 2023-03-24 联华电子股份有限公司 具有特殊栅极外型的鳍式场效晶体管结构
CN112117190B (zh) * 2019-06-19 2024-08-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11309403B2 (en) 2019-10-31 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11489064B2 (en) 2019-12-13 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Forming 3D transistors using 2D van per waals materials
US11574846B2 (en) 2019-12-15 2023-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate formation of semiconductor devices
DE102020128407A1 (de) 2019-12-15 2021-06-17 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-bildung von halbleitervorrichtungen
KR102433143B1 (ko) * 2020-02-26 2022-08-16 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 저차원 물질 디바이스 및 방법
US11244866B2 (en) 2020-02-26 2022-02-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low dimensional material device and method
DE102021109147A1 (de) * 2020-05-15 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungsstruktur mit ungleichmässigem gateprofil
US11631745B2 (en) * 2020-05-15 2023-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with uneven gate profile
US11430893B2 (en) * 2020-07-10 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
KR102892931B1 (ko) 2020-11-24 2025-12-01 삼성전자주식회사 반도체 소자
US11824103B2 (en) * 2021-04-23 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device and a semiconductor device
US12495579B2 (en) * 2021-06-24 2025-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with leakage current suppression and method of forming the same
KR20230016441A (ko) * 2021-07-26 2023-02-02 에스케이하이닉스 주식회사 불순물 영역을 가진 게이트 전극을 포함하는 핀 트랜지스터 및 그 형성 방법
KR102902230B1 (ko) 2021-09-16 2025-12-18 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN114093946B (zh) * 2021-09-18 2024-08-06 上海华力集成电路制造有限公司 提升FinFET的交流性能的结构和方法
US20240047581A1 (en) * 2022-08-02 2024-02-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
US20240413244A1 (en) * 2023-06-09 2024-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric features for parasitic capacitance reduction

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010009785A1 (en) 1999-12-30 2001-07-26 Mohamed Arafa Method of fabricating a supply decoupling capacitor
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
JP2003077900A (ja) 2001-09-06 2003-03-14 Hitachi Ltd 半導体装置の製造方法
US6649489B1 (en) * 2003-02-13 2003-11-18 Taiwan Semiconductor Manufacturing Company Poly etching solution to improve silicon trench for low STI profile
JPWO2006132172A1 (ja) 2005-06-07 2009-01-08 日本電気株式会社 フィン型電界効果型トランジスタ、半導体装置及びその製造方法
US7473593B2 (en) 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates
US8264048B2 (en) 2008-02-15 2012-09-11 Intel Corporation Multi-gate device having a T-shaped gate structure
US20110241118A1 (en) * 2010-03-30 2011-10-06 Globalfoundries Inc Metal gate fill by optimizing etch in sacrificial gate profile
BRPI1005000A2 (pt) * 2010-11-26 2013-03-26 Mineracao Curimbaba Ltda processo para obtenÇço de biodiesel a partir de àleos e/ou gorduras vegetais e/ou gorduras animais, virgens ou usados e biodiesel assim obtido
US8629007B2 (en) * 2011-07-14 2014-01-14 International Business Machines Corporation Method of improving replacement metal gate fill
US8541296B2 (en) 2011-09-01 2013-09-24 The Institute of Microelectronics Chinese Academy of Science Method of manufacturing dummy gates in gate last process
CN102969232B (zh) 2011-09-01 2015-01-14 中国科学院微电子研究所 后栅工艺中假栅的制造方法
US8629512B2 (en) * 2012-03-28 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Gate stack of fin field effect transistor with slanted sidewalls
US8652932B2 (en) 2012-04-17 2014-02-18 International Business Machines Corporation Semiconductor devices having fin structures, and methods of forming semiconductor devices having fin structures
US9041115B2 (en) 2012-05-03 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for FinFETs
KR101909091B1 (ko) * 2012-05-11 2018-10-17 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8803241B2 (en) * 2012-06-29 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate electrode of semiconductor device
JP2014120661A (ja) * 2012-12-18 2014-06-30 Tokyo Electron Ltd ダミーゲートを形成する方法
US9991285B2 (en) 2013-10-30 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming FinFET device
KR102125749B1 (ko) 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9209304B2 (en) * 2014-02-13 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. N/P MOS FinFET performance enhancement by specific orientation surface
US9620621B2 (en) 2014-02-14 2017-04-11 Taiwan Semiconductor Manufacturing Company Ltd. Gate structure of field effect transistor with footing
KR101393741B1 (ko) * 2014-02-26 2014-05-13 건양대학교산학협력단 건설구조물의 동적응답 획득을 위한 달팽이관 원리 기반의 무선 계측 시스템
US20160018139A1 (en) * 2014-07-21 2016-01-21 Phononic Devices, Inc. Integration of thermosiphon tubing into accept heat exchanger
CN105336624B (zh) 2014-08-11 2018-07-10 中国科学院微电子研究所 鳍式场效应晶体管及其假栅的制造方法
US9064943B1 (en) 2014-09-30 2015-06-23 International Business Machines Corporation Gate-all-around field effect transistor structures and methods
US9620417B2 (en) 2014-09-30 2017-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method of manufacturing fin-FET devices
KR20160044976A (ko) * 2014-10-16 2016-04-26 삼성전자주식회사 핀형 전계 효과 트랜지스터를 구비한 반도체 소자
KR102224386B1 (ko) * 2014-12-18 2021-03-08 삼성전자주식회사 집적 회로 장치의 제조 방법
US11205707B2 (en) * 2014-12-22 2021-12-21 Intel Corporation Optimizing gate profile for performance and gate fill
US10269651B2 (en) 2015-07-02 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10262870B2 (en) 2015-07-02 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10529862B2 (en) * 2016-11-28 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming semiconductor fin thereof
US11094826B2 (en) * 2018-09-27 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297602B2 (en) 2017-05-18 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
TWI685023B (zh) * 2017-05-18 2020-02-11 台灣積體電路製造股份有限公司 形成源極／汲極區域的佈植於不同電晶體的方法
US10685967B2 (en) 2017-05-18 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US11527540B2 (en) 2017-05-18 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US11895819B2 (en) 2017-05-18 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
US12414281B2 (en) 2017-05-18 2025-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Implantations for forming source/drain regions of different transistors
TWI739071B (zh) * 2018-05-29 2021-09-11 台灣積體電路製造股份有限公司 半導體結構及半導體製程方法
US12525535B2 (en) 2021-08-10 2026-01-13 Samsung Electronics Co., Ltd. Semiconductor device
TWI871117B (zh) * 2023-07-11 2025-01-21 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US11309189B2 (en) 2022-04-19
KR101833184B1 (ko) 2018-02-27
DE102016100033B4 (de) 2022-02-17
CN106328692B (zh) 2020-04-17
KR20170130327A (ko) 2017-11-28
US10741408B2 (en) 2020-08-11
US10262870B2 (en) 2019-04-16
US20190244830A1 (en) 2019-08-08
KR20170004828A (ko) 2017-01-11
US20170005165A1 (en) 2017-01-05
US20200357655A1 (en) 2020-11-12
TWI647748B (zh) 2019-01-11
CN106328692A (zh) 2017-01-11
US11854825B2 (en) 2023-12-26
US20220246441A1 (en) 2022-08-04
DE102016100033A1 (de) 2017-01-05

Similar Documents

Publication Publication Date Title
US11854825B2 (en) Gate structure of semiconductor device and method for forming the same
TWI578529B (zh) 鰭式場效電晶體元件結構與其形成方法
US20240355896A1 (en) Methods of forming gate-all-around (gaa) devices
US11682582B2 (en) Field effect transistor devices with self-aligned source/drain contacts and gate contacts positioned over active transistors
KR101735204B1 (ko) 채널 영역의 이동성을 개선시키기 위한 apt(anti-punch through) 주입 영역 위의 장벽층을 포함하는 핀 전계 효과 트랜지스터(finfet) 디바이스 구조물 및 그 형성 방법
CN105789278B (zh) 鳍式场效应晶体管（finfet）器件结构的鳍上的保护层
US9401415B2 (en) Fin field effect transistor (FinFET) device and method for forming the same
TW201620135A (zh) 鰭式場效電晶體裝置結構及其形成方法
US10679856B2 (en) Fin field effect transistor (FinFET) device structure with insulating structure over fin isolation structure and method for forming the same
US20230369333A1 (en) Semiconductor device and manufacturing method thereof for selectively etching dummy fins
US20240387626A1 (en) Semiconductor device structure and method for forming the same