TW201438160A - 引線框架及半導體裝置 - Google Patents
引線框架及半導體裝置 Download PDFInfo
- Publication number
- TW201438160A TW201438160A TW103110946A TW103110946A TW201438160A TW 201438160 A TW201438160 A TW 201438160A TW 103110946 A TW103110946 A TW 103110946A TW 103110946 A TW103110946 A TW 103110946A TW 201438160 A TW201438160 A TW 201438160A
- Authority
- TW
- Taiwan
- Prior art keywords
- plating layer
- lead
- frame
- outer lead
- joint portion
- Prior art date
Links
Classifications
-
- H10W70/421—
-
- H10W70/048—
-
- H10W70/457—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H10W70/417—
-
- H10W70/427—
-
- H10W70/438—
-
- H10W72/325—
-
- H10W72/352—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/5522—
-
- H10W72/5524—
-
- H10W72/5525—
-
- H10W72/884—
-
- H10W90/736—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本發明提供引線框架及半導體裝置,其包含具有良好的接合性的外引線。引線框架(10)的外引線(18)包含鍍層(23),該鍍層(23)覆蓋框架基材(11)的下表面(11a)及兩個側面(11b,11c)。框架基材(11)的上表面(11d)沒有被鍍層(23)覆蓋。
Description
本發明涉及引線框架及半導體裝置。
通常,引線框架用於將半導體元件安裝到基板上。半導體裝置通過在已將半導體元件安裝到引線框架的焊墊部上的狀態下用樹脂材料密封半導體元件和引線框架而製造。例如,用於表面安裝型半導體裝置的引線框架包含:焊墊部,其安裝有半導體元件;以及外引線,其作為半導體裝置的外部連接端子而發揮功能。外引線焊接在被形成在基板等上的墊片(安裝物件)上(例如,日本特開2003-78097號公報、日本特開平10-74879號公報)。
本發明的目的為,提供引線框架及半導體裝置,其包含具有良好的接合性的外引線。
本發明的一個方面為引線框架。引線框架,其中,具備:框架基材,其包含多個連接引線、和將所述多個連接引線相互連接的框架堤壩,各個連接引線包含比所述框架堤壩靠內側的內引線、和比所述框架堤壩靠外側的外引線;以及鍍層,其覆蓋各個外引線的上表面及下表面中的
任意一方、和各個外引線的兩個側面,所述框架基材在各個外引線的所述上表面及下表面中的另一方上從所述鍍層露出。
本發明的另一個方面為半導體裝置。半導體裝置,其中,具備:半導體元件;密封樹脂,其對所述半導體元件進行密封;以及多個連接引線,其從所述密封樹脂向外匯出,各個連接引線包含頂端部,該頂端部作為連接到連線物件上的接合部而發揮功能,並且各個接合部的下表面及兩個側面被鍍層覆蓋,各個接合部的上表面從所述鍍層露出以框架基材露出。
本發明的另一個方面為引線框架。引線框架,其中,具備:外引線,其包含以與接合物件接合的方式構成的下表面、處在所述下表面的相反側的上表面、和所述下表面和上表面之間的側面;以及鍍層,其覆蓋除了所述外引線的所述上表面以外的、所述外引線的所述下表面及所述側面,所述鍍層包含與所述外引線的所述上表面齊平的上端面。
根據本發明,可以得到包含具有良好的接合性的外引線的引線框架及半導體裝置。
10‧‧‧引線框架
11‧‧‧框架基材
11a‧‧‧下表面
11d‧‧‧上表面
11b,11c‧‧‧側面
11e‧‧‧頂端面
12‧‧‧焊墊
13‧‧‧導軌部
14‧‧‧支撐條
15‧‧‧框架堤壩
16‧‧‧連接引線
17‧‧‧內引線
17a‧‧‧頂端
18‧‧‧外引線
18a‧‧‧第1屈曲部
18b‧‧‧第2屈曲部
19‧‧‧內框架
21,23‧‧‧鍍層
22‧‧‧內部端子
24‧‧‧第1鍍層
25‧‧‧第2鍍層
26‧‧‧第3鍍層
30,30a‧‧‧半導體裝置
31‧‧‧半導體元件
31a‧‧‧墊部
33‧‧‧金屬線
34‧‧‧密封樹脂
41,41a‧‧‧抗蝕膜
42,43‧‧‧保護膜
42a‧‧‧開口部
52‧‧‧接合部
53‧‧‧腳部
61‧‧‧墊片
62‧‧‧焊錫
71,81‧‧‧引線
72,82‧‧‧基材
73,83‧‧‧鍍層
圖1A是引線框架的局部俯視圖。
圖1B是圖1A的引線框架的局部放大剖視圖。
圖1C是圖1A的引線框架的局部放大剖視圖。
圖2A是半導體裝置的概要剖視圖。
圖2B是用於說明圖2A的半導體裝置的外引線的示意圖。
圖2C是用於說明圖2A的半導體裝置的外引線的示意圖。
圖3A是用於說明引線框架的製造方法的剖視圖。
圖3B是用於說明引線框架的製造方法的剖視圖。
圖3C是用於說明引線框架的製造方法的剖視圖。
圖3D是用於說明引線框架的製造方法的剖視圖。
圖3E是用於說明引線框架的製造方法的剖視圖。
圖4A是用於說明實施方式的外引線被連接在焊墊上時的焊錫形狀的示意圖。
圖4B是用於說明實施方式的外引線被連接在焊墊上時的焊錫形狀的示意圖。
圖5A是用於說明比較例的外引線被連接在焊墊上時的焊錫形狀的示意圖。
圖5B是用於說明比較例的外引線被連接在焊墊上時的焊錫形狀的示意圖。
圖6是其他例子的半導體裝置的概要剖視圖。
以下,對實施方式進行說明。附圖可能有將成為特徵的部分擴大示出的情況,以便易於理解其特徵。構成元件的尺寸比可能有與實際的電子部件、或與其他設計圖中的電子部件不同的情況。在剖視圖中,可能有省略了一部分的構成元件的剖面線的情況,以便易於理解構成元件的截面結構。
如圖1A所示,實施方式的引線框架10包含框架基材11,該框架基材11作為QFP(Quad Flat Package:四側引腳扁平封裝)的基板被使用。框架基材11例如可以是銅(Cu)部件、Cu合金部件、鐵-鎳(Fe-Ni)二元合金部件、或Fe-Ni多元合金部件等。框架基材11可以通過對金屬板或合金板進行例如沖壓加工或浸蝕加工來獲得。
框架基材11包含焊墊12,在該焊墊12上安裝有半導體元件31。焊墊12例如可以是矩形平板。焊墊12被支撐條14支承,支撐條14被連接在向框架基材11的長度方向延伸的一對導軌部13上。在焊墊12的周圍上設置有多個框架堤壩(也可以稱為連接杆)15及多個連接引線16。多個連接引線16通過框架堤壩15相互連接。各個連接引線16包含:內引線17,其以從對應的框架堤壩15向焊墊12的方式向內延伸;以及外引線18,其從該對應的框架堤壩15向外延伸。各個外引線18的頂端被連接在導軌部13上、或跨在一對導軌部13上的內框架19上。在圖示出的例子中,一對內框架19向與導軌部13的長度方向正交的方向延伸以連接一對導軌部13,並且在一對內框架19之間配置有焊墊12。焊墊12、支撐條14、框架堤壩15、及連接引線16(內引線17,外引線18)由被形成在框架基材11上的開口部劃定。在圖1A中,圍繞內引線17的頂端的矩形的點劃線表示通過密封樹脂34(參照圖2)而被樹脂密封的樹脂密封區域。焊墊12及內引線17埋設於密封樹脂34內,而外引線18從密封樹脂34露出。
圖1B所示,焊墊12包含覆蓋框架基材11的一面(例如上表面)的鍍層21。鍍層21例如可以是鎳(Ni)鍍層、或銀(Ag)鍍層。在鍍層21上安裝有半導體元件31。在圖1B中,引線框架10的上表面為安裝半導
體元件31的安裝側的一例。引線框架10的下表面為處在安裝側的相反側的非安裝側的一例。
在引線框架10的安裝側上的內引線17的頂端17a上形成有內部端子22。內部端子22作為引線焊接部而發揮功能,並通過例如金屬線(焊線)33而連接在焊墊12上的半導體元件31的墊部31a上。內部端子22例如可以是鍍層。
如圖1B及圖1C所示,外引線18包含鍍層23。鍍層23覆蓋外引線18的下表面11a及兩個側面11b,11c。外引線18的上表面11d沒有被鍍層23覆蓋。在外引線18的上表面上露出了框架基材11(例如銅或銅合金)的上表面。在圖1C示出的例子中,外引線18的截面上的鍍層23的上端面可以與外引線18的上表面11d(或框架基材11的上表面)齊平。
鍍層23為3層結構的鍍層。外引線18的下表面及側面被第1鍍層24覆蓋,第1鍍層24被第2鍍層25覆蓋,第2鍍層25被第3鍍層26覆蓋。在本實施方式中,第1鍍層24為鎳(Ni)鍍層,第2鍍層25為鈀(pd)鍍層,第3鍍層26為金(Au)鍍層。外引線18的上表面11d沒有被第1-第3鍍層24-26中的任意一層覆蓋。另外,第1鍍層24也可以使用鎳合金鍍層。第2鍍層25也可以使用鈀合金鍍層。第3鍍層26也可以使用金合金。
在圖示出的例子中,內部端子22為與外引線18的鍍層23同樣的、包含第1-第3鍍層24-26的3層結構的鍍層。內部端子22可以是2層結構的鍍層、或包含銀(Ag)鍍層的4層以上的鍍層。鍍層21可以是與外引線18的鍍層23同樣的3層結構的鍍層(鎳鍍層,鈀鍍層,金鍍層)。鍍層21可以是2層結構的鍍層、或4層以上的鍍層。
以下,對圖1A中示出的引線框架10的製造工序的概要進行說明。
首先,對銅或銅合金等的金屬板進行壓印或浸蝕而成形(框架成形)框架基材11。
接著,將液體抗蝕劑塗布至整個框架基材11上,並進行預烘烤來形成抗蝕膜(抗蝕塗敷)。該液體抗蝕劑具有通過規定的光線(例如紫外線)的照射而被固化的性質。
通過光掩膜來曝光液體抗蝕劑。顯影抗蝕膜,並且除去沒有被規定波長的光線照射的規定部分的抗蝕膜。由此,選擇性地露出框架基材11的表面中的、形成鍍層的規定部分。
在該露出的規定部分上形成鍍層23。例如,在露出的框架基材11的規定部分上形成鎳(Ni)鍍層。鍍層例如由電鍍、無電鍍、陰極濺鍍等來形成鍍層。
接著,在鎳鍍層上形成鈀(Pd)鍍層。在鈀鍍層上施加金(Au)鍍層。之後,通過剝離上述抗蝕膜而使除了形成了鍍層23的規定部分以外的框架基材11的表面露出。
通過這樣的工序來完成局部電鍍的引線框架10。被電鍍的部分包含成為外引線18的框架基材11的下表面11a及側面11b,11c。
以下,按照圖3A-圖3E對在外引線18上形成鍍層23的工序進行說明。
首先,如圖3A所示,在框架基材11上塗敷液體抗蝕劑,從而在整個框架基材11上形成抗蝕膜41。
接著,如圖3B所示,使用保護膜42,43並用規定波長的光線將對應於保護膜42的開口部42a的、框架基材11的上表面11d上的抗蝕膜41a進行選擇性地曝光。通過該曝光來固化上表面11d上的抗蝕膜41a。
如圖3C所示,通過顯影除去未固化的抗蝕膜。由此,露出框架基材11的下表面11a及側面11b,11c。
接著,如圖3D所示,在框架基材11的下表面11a及側面11b,11c上形成鍍層23。該鍍層23包含如上所述的鎳鍍膜、鈀鍍膜、及金鍍膜(參照圖1C)。
如圖3E所示,除去框架基材11的上表面11d上的抗蝕膜41a。例如使用剝離液來剝離抗蝕膜41a。在另外的例子中,可通過完全燃燒等的處理來除去抗蝕膜41a。由此,形成框架基材11的下表面11a及側面11b,11c被鍍層23覆蓋,並且上表面11d沒有被鍍層23覆蓋的外引線18。
以下,對包含引線框架10的半導體裝置進行說明。
如圖2A所示,樹脂密封型半導體裝置30具備引線框架10、以及半導體元件31。半導體裝置30的元件結構例如為QFP(Quad Flat Package)。在焊墊12的上表面上通過粘合劑粘合有半導體元件31。粘合劑例如為銀(Ag)焊膏。
半導體元件31的墊部31a通過金屬線(焊線)33而連接在內引線17的內部端子22上。金屬線33例如為金、銅、鋁(Al)等的細線。包含半導體元件31、金屬線33、焊墊12、以及內引線17的頂端部的一部分由密封樹脂34密封。在該半導體裝置30中,包含內引線17的基端部和外引線18的連接引線16露出於密封樹脂34的外部。
半導體元件31雖未被限定,但是例如可為LSI(Large-Scale Integration:大規模集成)晶片。在圖示的例中,雖然1個半導體元件31被安裝於焊墊12上,但也可以按照需要安裝兩個或其以上的半導體元件。也可以代替半導體元件31、或與半導體元件31組合,而在焊墊12上安裝任意的有源元件或無源元件。金屬線33雖未被限定,但可以是例如Cu線、Au線、和鋁(Al)線等。密封樹脂34雖未被限定,但可以是例如環氧樹脂、聚醯亞胺樹脂、酚醛樹脂、和丙烯酸樹脂等。
如圖2B所示,外引線18可以包含:第1屈曲部18a,其被形成在內引線17近側;以及第2屈曲部18b,其被形成在比第1屈曲部18a更靠外側。外引線18由第1及第2屈曲部18a,18b形成為所謂的鷗翼狀。第1屈曲部18a被設定在例如可以是框架堤壩15(參照圖1A)位置的、規定的位置上。
如圖2A所示,有時會把從密封樹脂24橫向匯出的連接引線16的部分稱為肩部51。有時會把從第2屈曲部18b到外引線19的頂端的部分稱為接合部52。該接合部52的安裝面(下表面)通過焊錫而被安裝在印刷電路板等的安裝用基板的墊部上。有時會把肩部51和接合部52之間的連接引線16的部分稱為腳部53。腳部53被構成為,將密封樹脂34支承在離為安裝對象的基板規定的高度的位置上。
如圖2B所示,在腳部53上以從接合部52的下表面連續的方式形成有鍍層23。如圖2C所示,至少在接合部52上的、框架基材11的下表面11a及兩個側面11b,11c被鍍層23覆蓋。為外引線18的基材的框架基材11露出於接合部52的上表面。該露出的框架基材11的表面在經過了樹脂密封等的熱處理時被氧化。由此,在外引線18上的、框架基材11的上表面11d上
形成有氧化銅膜等的氧化膜。
以下,對引線框架10及半導體裝置30的作用進行說明。
如圖4A所示,外引線18通過焊錫62而與如未予圖示的基板等的墊片61的安裝對象接合。在該外引線18上的、框架基材11的下表面11a及側面11b,11c上形成有鍍層23。因此,焊錫對於外引線18的下表面及側面顯示良好的潤濕性。
鍍層23覆蓋至外引線18側面的上端。焊錫62即使在焊錫62量較少的情況下,也易於向上延伸至外引線18的側面的上端。其結果,焊錫62易於形成適宜的焊接圓角。這樣的焊錫62提高外引線18和安裝物件的連接信賴性。
外引線18的上表面(即、框架基材11的上表面11d)沒有被鍍層23覆蓋。框架基材11的上表面11d在經過了樹脂密封等的熱處理時被氧化。其結果,氧化膜(氧化銅膜)被形成在上表面11d上。由於這樣的氧化膜和焊錫的潤濕性較差,所以上表面11d的氧化膜可以防止或降低焊錫向上延伸到外引線18的上表面。
在圖4B中示出的例子中,鍍層23被形成在外引線18的第2屈曲部18b和第1屈曲部18a之間的、框架基材11的傾斜下表面上。焊錫62通過該鍍層23沿框架基材11的傾斜下表面而向上延伸,從而形成適宜的焊接圓角。
在圖4B的例子中,在外引線18上的框架基材11的頂端面11e上沒有形成鍍層23。引線框架10在形成了密封樹脂34後並對半導體裝置30進行單片化時在外引線18的頂端被切斷。所以,該頂端面11e與框架基材11
的上表面11d相比受到熱處理的影響的機會較少。因此,只在框架基材11的頂端面11e上幾乎或完全沒有形成氧化膜、或形成僅覆蓋頂端面11e的一部分的局部氧化膜、或形成薄的氧化膜,以不至於降低焊錫的潤濕性。在這樣的情況下,在焊接工序中沿框架基材11的頂端面11e而向上延伸焊錫62,從而適宜的焊接圓角。
以下,對比較例進行說明。在圖5A中示出的第1比較例的引線71中,只在基材72的下表面(安裝面)上形成有鍍層73。在第1比較例中,鍍膜沒有被形成在引線71(基材72)的側面上。這樣的露出了的基材72的側面被在經過了由樹脂密封等的熱處理時形成的氧化膜(例如氧化銅)覆蓋。因為氧化膜,焊錫62幾乎或完全沒有向上延伸到引線71(基材72)的側面。在第1比較例中,沒有形成焊接圓角。因此,第1比較例的引線71和墊片61的連接信賴性較低。
在圖5B中示出的第2比較例的引線81中,鍍層83被形成在基材82的下表面、側面及上表面上。在第2比較例中,焊錫62以覆蓋引線81的上表面的方式向上延伸到引線81的上表面。所以,可能會有引線81的下表面和墊片61之間、和/或引線81側面的焊錫量不足,而不能形成適宜的焊接圓角的情況。因此,第2比較例的引線81和墊片61的連接信賴性比較低。
覆蓋引線81(基材82)的整個表面的鍍層83雖為例如3層結構的鍍層(鎳鍍層(基礎層)、鈀鍍層、金鍍層),但是這會使對於通過該引線81傳播的信號的高頻成分的電阻值增加。因此,覆蓋引線81(基材82)的整個表面的鍍層83有降低引線81的信號品質的情況。
相對於此,在實施方式的連接引線16中,在接合部52的框架
基材11的下表面11a及側面11b,11c包含被鍍層23覆蓋的外引線18、和頂端上表面被內部端子22(鍍層)覆蓋的內引線17(參照圖2A-圖2C)。因此,對於高頻成分的實施方式的連接引線16的電阻值低於被鍍層83覆蓋整個表面的引線81(參照圖5B)的電阻值。在實施方式的連接引線16中,因鍍層23的信號品質的降低較少。這樣,可以相容高品質的信號傳播和連接信賴性的改善。
根據實施方式可以獲得以下效果。
(1)引線框架10的外引線18包含鍍層23,該鍍層23覆蓋框架基材11的下表面11a及兩個側面11b,11c。在外引線框18的上表面沒有被鍍層23覆蓋。因此,在安裝半導體裝置30時,焊錫62通過鍍層23而向上延伸到外引線18的側面,從而形成良好的焊接圓角。所以,可以在安裝半導體裝置30時得到很高的連接信賴性。
在圖示的例子中,在引線框架10的框架基材11上形成有被框架堤壩15相互連接的多個連接引線16。連接引線16具有:從框架堤壩15向內延伸的內引線17、和從框架堤壩15向外延伸的外引線18。外引線18包含鍍層23,該鍍層23覆蓋框架基材11的下表面11a及兩個側面11b,11c。由於框架基材11的上表面11d沒有被鍍層23覆蓋,因而露出了為外引線18的基材的銅或銅合金。在該例子中,外引線18的一部分作為用於將使用引線框架10製造的半導體裝置30安裝至安裝物件上的接合部52而發揮功能。在該接合部52上的框架基材11的下表面11a及兩個側面11b,11c被鍍層23覆蓋。因此,在安裝半導體裝置30時,焊錫通過鍍層而在接合部52的側面向上延伸,從而形成良好的焊接圓角。所以,在安裝半導體裝置30時可以得到高連接
信賴性。
(2)接合部52上的框架基材11的上表面11d沒有被鍍層23覆蓋。該上表面11d被在經過了樹脂密封等的熱處理時形成的氧化膜覆蓋。該氧化膜的焊錫62的潤濕性較低。因此,焊錫62不會向上延伸到接合部52的上表面,所以用於接合的焊錫不會不足,並能夠形成適宜的焊接圓角。
對於本領域的技術人員顯而易見的是,在不偏離本發明的精神和範疇的情況下,可以以許多其他特定形式實施本發明。尤其應理解,可以以下面的形式實施本發明。
也可以適宜地變更鍍層23(參照圖1C)的形成方法。例如,也可以用只在框架基材11的必要部分設置開口部的保護膜夾框架基材11,而只對框架基材11的必要部分施加電鍍。例如,如圖1A所示,外引線18在通過被形成在框架基材11上的開口部而被劃定的情況下,可通過用覆蓋框架基材11的上表面的保護膜、和具有與劃定外引線18的開口部相對應的開口部的保護膜夾框架基材11而不用對框架基材11的上表面施加電鍍,從而對框架基材11的下表面11a及側面11b,11c施加電鍍。雖不做限定,但優選地使用針對鍍層23所包含的第1-第3鍍層24-26而準備的保護膜。
包含鍍層23的連接引線16,也可以適用於沒有焊墊的引線框架和/或半導體裝置上。
半導體裝置30的構成也可以適當地變更。在圖6中示出的例子中,半導體裝置30a包含被連接在焊墊12的下表面上的半導體元件31。內部端子被形成在內引線17的頂端下表面上。外引線18包含鍍層23,該鍍層23覆蓋與形成有內部端子的內引線17的頂端下表面相同側的框架基材11的
面(下表面)、和框架基材11的側面。即使在這樣的半導體裝置30a上,也可以形成與實施方式同樣地良好的焊接圓角,並可以抑制連接信賴性的下降。由於只在必要的部分上形成鍍層23,所以抑制連接引線16上的電阻值的增加,從而可以抑制信號品質的下降,而且可以實現高品質的信號傳播。
也可以適當地變更局部覆蓋外引線18的鍍層23的層數和材質。
在上述實施方式中,外引線18的頂端也可以不被連接在導軌部13或內框架19上。
本文所記載的所有例子和條件語言意欲教導,為了有助於讀者理解發明人使技術深化所提出的本發明的原理和構思,應當理解為本發明不受此處特別羅列的例子和條件的限制,並且說明書中這些例子的組織與展示本發明的優勢和劣勢無關。雖然已經詳細描述了本發明的實施例,應當理解的是,在不偏離本發明的精神和範疇的情況下,可以對其進行各種改變、置換和替換。
11‧‧‧框架基材
11a‧‧‧下表面
11b,11c‧‧‧側面
11d‧‧‧上表面
18‧‧‧外引線
23‧‧‧鍍層
24‧‧‧第1鍍層
25‧‧‧第2鍍層
26‧‧‧第3鍍層
Claims (13)
- 一種引線框架,其中,具備:框架基材,其包含多個連接引線、和將所述多個連接引線相互連接的框架堤壩,各個連接引線包含比所述框架堤壩靠內側的內引線、和比所述框架堤壩靠外側的外引線;以及鍍層,其覆蓋各個外引線的上表面及下表面中的任意一方、和各個外引線的兩個側面,所述框架基材在各個外引線的所述上表面及下表面中的另一方上從所述鍍層露出。
- 根據請求項1所述的引線框架,其中,所述框架基材為銅或銅合金,在從所述鍍層露出的所述框架基材的表面上形成有氧化膜。
- 根據請求項1所述的引線框架,其中,所述鍍層對應於為了將半導體裝置安裝至安裝物件上而被形成在各個外引線的一部分上的、通過焊錫接合在所述安裝物件上的接合部形成。
- 根據請求項1所述的引線框架,其中,進一步具備內部端子,該內部端子在各個內引線的頂端形成在所述內引線的上表面及下表面的任意一方上,並被連接在半導體元件上,所述鍍層被形成在與形成有所述內部端子的、所述內引線的表面相反的一側的所述外引線的表面、和所述外引線的兩個側面上。
- 根據請求項1所述的引線框架,其中,進一步具備內部端子,該內部端子在各個內引線的頂端形成在所述內引線的上表面及下表面的任意一 方上,並被連接在半導體元件上,所述鍍層被形成在與形成有所述內部端子的、所述內引線的表面相同的一側的所述外引線的表面、和所述外引線的兩個側面上。
- 根據請求項1-5任意一項中所述的引線框架,其中,所述鍍層具有由第1鍍層、第2鍍層和第3鍍層構成的3層結構,第1鍍層被形成在所述框架基材上,由Ni或Ni合金形成,第2鍍層被形成在所述第1鍍層上,由Pd或Pd合金形成,第3鍍層被形成在所述第2鍍層上,由Au或Au合金形成。
- 一種半導體裝置,其中,具備:半導體元件;密封樹脂,其對所述半導體元件進行密封;以及多個連接引線,其從所述密封樹脂向外匯出,各個連接引線包含頂端部,該頂端部作為連接到連線物件上的接合部而發揮功能,並且各個接合部的下表面及兩個側面被鍍層覆蓋,各個接合部的上表面從所述鍍層露出以使框架基材露出。
- 根據請求項7所述的半導體裝置,所述框架基材為銅或銅合金,在從所述鍍層露出的所述框架基材的表面上形成有氧化膜。
- 根據請求項7或8所述的引線框架,其中,各個連接引線包含所述密封樹脂的附近的外引線基端部、和所述接合部與該外引線的基端部之間的腳部,所述鍍層從所述接合部的所述下表面連續地覆蓋所述腳部。
- 一種引線框架,其中,具備:外引線,其包含以與接合物件接合的方式構成的下表面、處在所述下表面的相反側的上表面、和所述下表面和上表面之間的側面;以及鍍層,其覆蓋除了所述外引線的所述上表面以外的、所述外引線的所述下表面及所述側面,所述鍍層包含與所述外引線的所述上表面齊平的上端面。
- 根據請求項10所述的引線框架,其中,所述外引線的所述上表面、所述下表面、及所述側面分別包含所述外引線的頂端接合部的上表面、下表面及側面,所述鍍層覆蓋除了所述頂端接合部的所述上表面以外的、所述頂端接合部的所述下表面及所述側面,所述鍍層包含與所述頂端接合部的所述上表面齊平的上端面。
- 根據請求項10所述的引線框架,其中,沒有被所述鍍層覆蓋的所述外引線的所述上表面被氧化膜覆蓋。
- 根據請求項10所述的引線框架,其中,所述鍍層從所述外引線的頂端部向所述外引線的基端部連續地延伸。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-064341 | 2013-03-26 | ||
| JP2013064341A JP2014192222A (ja) | 2013-03-26 | 2013-03-26 | リードフレーム及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201438160A true TW201438160A (zh) | 2014-10-01 |
| TWI624009B TWI624009B (zh) | 2018-05-11 |
Family
ID=51599618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW103110946A TWI624009B (zh) | 2013-03-26 | 2014-03-25 | 引線框架及半導體裝置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9466556B2 (zh) |
| JP (1) | JP2014192222A (zh) |
| CN (1) | CN104078437B (zh) |
| TW (1) | TWI624009B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI700789B (zh) * | 2016-01-18 | 2020-08-01 | 日商新光電氣工業股份有限公司 | 引線框架、半導體裝置及引線框架的製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6238121B2 (ja) * | 2013-10-01 | 2017-11-29 | ローム株式会社 | 半導体装置 |
| US11362023B2 (en) * | 2019-07-12 | 2022-06-14 | Infineon Technologies Ag | Package lead design with grooves for improved dambar separation |
| US12417965B2 (en) | 2021-11-29 | 2025-09-16 | Texas Instruments Incorporated | Interconnect for IC package |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01102946A (ja) | 1987-10-15 | 1989-04-20 | Mitsubishi Electric Corp | リフロー半田付けによる電子部品の実装方法 |
| US5041901A (en) * | 1989-05-10 | 1991-08-20 | Hitachi, Ltd. | Lead frame and semiconductor device using the same |
| DE69119952T2 (de) * | 1990-03-23 | 1997-01-02 | Motorola Inc | Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen |
| JPH0494563A (ja) * | 1990-08-10 | 1992-03-26 | Nec Corp | 表面実装型半導体装置およびその製造方法 |
| JPH06196603A (ja) * | 1992-12-23 | 1994-07-15 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
| JPH1074879A (ja) * | 1996-08-30 | 1998-03-17 | Mitsui High Tec Inc | 半導体装置用リードフレーム |
| JP2000003988A (ja) * | 1998-06-15 | 2000-01-07 | Sony Corp | リードフレームおよび半導体装置 |
| WO2000062341A1 (en) * | 1999-04-08 | 2000-10-19 | Shinko Electric Industries Co., Ltd. | Lead frame for semiconductor device |
| JP2002134360A (ja) * | 2000-10-24 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 固体電解コンデンサおよびその製造方法 |
| JP4852802B2 (ja) | 2001-06-19 | 2012-01-11 | 住友金属鉱山株式会社 | リードフレーム |
| JP3841768B2 (ja) * | 2003-05-22 | 2006-11-01 | 新光電気工業株式会社 | パッケージ部品及び半導体パッケージ |
-
2013
- 2013-03-26 JP JP2013064341A patent/JP2014192222A/ja active Pending
-
2014
- 2014-03-21 US US14/221,796 patent/US9466556B2/en active Active
- 2014-03-24 CN CN201410111955.4A patent/CN104078437B/zh active Active
- 2014-03-25 TW TW103110946A patent/TWI624009B/zh active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI700789B (zh) * | 2016-01-18 | 2020-08-01 | 日商新光電氣工業股份有限公司 | 引線框架、半導體裝置及引線框架的製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140291827A1 (en) | 2014-10-02 |
| CN104078437A (zh) | 2014-10-01 |
| JP2014192222A (ja) | 2014-10-06 |
| CN104078437B (zh) | 2018-08-07 |
| US9466556B2 (en) | 2016-10-11 |
| TWI624009B (zh) | 2018-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414382B1 (en) | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument | |
| TWI549204B (zh) | Manufacturing method of semiconductor device | |
| JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
| TWI595620B (zh) | 引線框及其製造方法 | |
| TWI624009B (zh) | 引線框架及半導體裝置 | |
| CN110943064B (zh) | 引线框架及其制造方法 | |
| JP7614260B2 (ja) | 電子装置 | |
| JP2022103594A (ja) | リードフレーム、リードフレームの製造方法及び半導体装置 | |
| JP4932744B2 (ja) | 配線基板及びその製造方法並びに電子部品装置及びその製造方法 | |
| JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| KR20120018756A (ko) | Ic 패키지용 리드프레임 및 제조방법 | |
| JPH06177315A (ja) | 多層リードフレーム | |
| JP4736762B2 (ja) | Bga型半導体装置及びその製造方法 | |
| JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2017079215A (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP2015138899A (ja) | 半導体装置および電子装置 | |
| JP4026018B2 (ja) | 半導体装置およびその製造方法、回路基板並びに電子機器 | |
| JP3285017B2 (ja) | 半導体装置 | |
| JPH04199668A (ja) | リードフレーム、このリードフレームを用いた半導体装置およびこの半導体装置の組立方法 | |
| CN103165558A (zh) | 封装结构及其制造方法 | |
| KR20100127925A (ko) | 리드 프레임 및 이를 이용한 반도체 칩 패키지의 제조 방법 | |
| JP2008210835A (ja) | 電子部品搭載用基材とその製造方法 | |
| JPH09307052A (ja) | 複合リードフレーム | |
| JP2015138898A (ja) | リードフレームおよび半導体装置並びに電子装置 |