[go: up one dir, main page]

CN103165558A - 封装结构及其制造方法 - Google Patents

封装结构及其制造方法 Download PDF

Info

Publication number
CN103165558A
CN103165558A CN2012105357711A CN201210535771A CN103165558A CN 103165558 A CN103165558 A CN 103165558A CN 2012105357711 A CN2012105357711 A CN 2012105357711A CN 201210535771 A CN201210535771 A CN 201210535771A CN 103165558 A CN103165558 A CN 103165558A
Authority
CN
China
Prior art keywords
metal material
electrode
conductive component
encapsulating structure
exposing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105357711A
Other languages
English (en)
Other versions
CN103165558B (zh
Inventor
陈大容
廖玟雄
胡竣富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cyntec Co Ltd
Original Assignee
Cyntec Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cyntec Co Ltd filed Critical Cyntec Co Ltd
Publication of CN103165558A publication Critical patent/CN103165558A/zh
Application granted granted Critical
Publication of CN103165558B publication Critical patent/CN103165558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W70/60—
    • H10W72/01215—
    • H10W72/01315—
    • H10W72/072—
    • H10W72/07236—
    • H10W72/07255—
    • H10W72/07331—
    • H10W72/07336—
    • H10W72/07355—
    • H10W72/251—
    • H10W72/252—
    • H10W72/2528—
    • H10W72/29—
    • H10W72/341—
    • H10W72/344—
    • H10W72/347—
    • H10W72/351—
    • H10W72/352—
    • H10W72/3528—
    • H10W72/59—
    • H10W72/941—
    • H10W72/944—
    • H10W72/952—
    • H10W74/00—
    • H10W74/114—
    • H10W90/726—
    • H10W90/734—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明揭示了一种封装结构及其制造方法，其具有一覆盖于焊接材料的覆盖金属材料。一基板包含在其上的一第一焊接垫和一第二焊接垫。一在基板上的导电组件包含在其上的第一电极和第二电极。一焊接材料分别电性连接该第一焊接垫和该第二焊接垫至该第一电极和该第二电极。一覆盖金属材料覆盖该焊接材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极露出的复数个区域，其中该露出的复数个区域包含熔点比该覆盖金属材料低的金属材料。

Description

封装结构及其制造方法
技术领域
本发明涉及一种封装结构，特别指一种封装结构，其具有一覆盖于焊接材料的覆盖金属材料。
背景技术
普遍地，模块封装(例如四方平面无引脚封装(QFN；Quad Flat No leads)、四方平面封装(QFP；Quad Flat Package)、双列直插式封装(DIP；Dual In LinePackage)、球门阵列封装(BGA；Ball Grid Array)以及平面闸格数组封装(LGA；Land Grid Array))所使用的焊接材料主要包含锡(Sn)，例如SA,SAC以及Sn-Zn。然而，请参考图1A(锡电极2、焊接材料：锡3、焊接垫4、印刷电路板(PCB,printedcircuit board)5)，在第二次回焊制程中，模块封装中用来连接内部组件1至印刷电路板(PCB,printed circuit board)5的焊接材料(锡)3易重熔产生两相邻电极产生锡桥接，而导致产品失效。为了进一步详细描述锡桥接6，请参考图1B。在塑封压模制程中，封胶材料8通常为环氧塑封材料(EMC,Epoxy MoldingCompound)、树脂或是其它适合的材料。然而，封胶材料8无法有效填充组件1底部的空隙，而使得组件1下方有孔洞9形成。在第二次回焊制程中，焊接材料(锡)3会进入孔洞9而产生锡桥接6的现象。
因此，为了增加产品质量，需要一方案解决在回焊制程中在封装结构内部的锡桥接问题。
发明内容
本发明的一目的提供一种封装结构及其制造方法，解决在回焊制程中在封装结构内部的锡桥接问题。
为实现上述目的，本发明采用的技术方案是：
一种封装结构，其特征在于，包含：
一基板，包含在其上的一第一焊接垫和一第二焊接垫；
一导电组件，配置在该基板上，其中该导电组件具有一上表面、一下表面、一第一侧表面和一第二侧表面，其中该导电组件包含一第一电极和一第二电极，其中该第一电极配置在从一第一部分的该下表面，经由一部分的该第一侧表面，到一第一部分的该上表面；该第二电极配置在从一第二部分的该下表面，经由一部分的该第二侧表面，到一第二部分的该上表面；
一第一金属材料，分别电性连接该第一焊接垫和该第二焊接垫至该第一电极和该第二电极；以及
一第二金属材料，覆盖该第一金属材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极露出的复数个区域，其中该露出的复数个区域包含熔点比该第二金属材料低的金属材料。
所述的封装结构，其中：该第二金属材料和该露出的复数个区域中每一个区域在该第二金属材料和该露出的复数个区域中每一个区域之间的界面结合而形成一合金相。
所述的封装结构，其中：该露出的复数个区域包含该第一金属材料、该第一电极和该第二电极中每一个露出的区域。
所述的封装结构，其中：该露出的复数个区域包含该第一金属材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极中每一个露出的区域。
所述的封装结构，其中：该第二金属材料和该每一个露出的区域在该第二金属材料和该每一个露出的区域之间的界面结合而形成一合金相。
所述的封装结构，其中：进一步包含：
一封胶材料，覆盖于该导电组件、该第一金属材料和该第二金属材料。
所述的封装结构，其中：该第一金属材料由锡制成，以及该第二金属材料由铜制成。
所述的封装结构，其中：该第一焊接垫、该第二焊接垫、该第一电极和该第二电极由锡制成。
所述的封装结构，其中：该合金相包含Cu3Sn。
所述的封装结构，其中：该基板为一印刷电路板。
所述的封装结构，其中：该导电组件包含金属氧化层场效晶体管、绝缘阐双极晶体管、二极管、电阻、扼流线圈或电容其中至少一个。
所述的封装结构，其中：进一步包含一位于该导电组件下方的空隙，其中该空隙由该封胶材料填满。
所述的封装结构，其中：该第一金属材料由锡制成，该第二金属材料由铜制成，以及该合金相包含Cu3Sn。
为实现上述目的，本发明采用的技术方案是：
一种封装结构的制造方法，其特征在于，该方法包含了下列步骤：
a.提供一基板，该基板包含在其上的一第一焊接垫和一第二焊接垫；
b.配置一导电组件在该基板上，其中该导电组件具有一上表面、一下表面、一第一侧表面和一第二侧表面，其中该导电组件包含一第一电极和一第二电极，其中该第一电极配置在从一第一部分的该下表面，经由一部分的该第一侧表面，到一第一部分的该上表面；该第二电极配置在从一第二部分的该下表面，经由一部分的该第二侧表面，到一第二部分的该上表面；
c.使用第一金属材料，用来分别电性连接该第一焊接垫和该第二焊接垫至该第一电极和该第二电极；以及
d.使用第二金属材料，用来覆盖该第一金属材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极露出的复数个区域，其中该露出的复数个区域包含熔点比该第二金属材料低的金属材料。
所述的方法，其中：该第二金属材料和该露出的复数个区域中每一个区域在该第二金属材料和该露出的复数个区域中每一个区域之间的界面结合而形成一合金相。
所述的方法，其中：该第二金属材料覆盖该露出的复数个区域中每一个区域凭借化学镀完成。
所述的方法，其中：该合金相在一回焊制程中形成，以及该回焊制程的操作温度在该第一金属材料的熔点和该第二金属材料的熔点之间。
所述的方法，其中：该方法进一步包含下列步骤：
e.使用一封胶材料覆盖该导电组件、该第一金属材料和该第二金属材料。
所述的方法，其中：步骤d进一步包含在该导电组件下方形成一空隙，以及步骤e进一步包含该空隙由该封胶材料填满。
所述的方法，其中：该第一金属材料由锡制成，以及该第二金属材料由铜制成。
与现有技术相比较，本发明具有的有益效果是：焊接材料完全覆盖第一焊接垫、第二焊接垫、第一电极以及第二电极。在使用焊接材料将导电组件焊接于基板后，覆盖金属材料(例如铜)覆盖于焊接材料(例如锡)。接着，在第二次回焊制程中，一合金相形成在焊接材料和覆盖金属材料之间的界面。合金相的熔点大于焊接材料的熔点。在第二次回焊制程中，焊接材料不会流过覆盖金属材料，以可避免在电极间锡桥接的问题。
附图说明
图1A为描述锡桥接问题的一个说明图示；
图1B为描述锡桥接问题的另一个说明图示；
图2描述具有一强化层的半导体封装结构；
图3描述本发明封装结构的剖面示意图；
图4A为进一步描述导电组件和电极的一个说明图示；
图4B为进一步描述导电组件和电极的另一个说明图示；
图5描述封装结构在封胶后的剖面示意图；
图6为封装结构的制造流程图。
附图标记说明：1-内部组件；2-锡电极；3-焊接材料；4-焊接垫；5-印刷电路板；6-锡桥接；8-封胶材料；9-孔洞；10集成电路芯片；11接合垫；13凸块；14强化层；20导线架；21引脚；50半导体封装结构；100封装结构；101基板；102焊接垫；103导电组件；104焊接材料；105覆盖金属材料；111第一侧表面；112第二侧表面；113第一区域；114第二区域；115第一电极；116第二电极；117导电组件上表面；118空缝；119导电组件下表面；120封胶材料；201-步骤；202-步骤；203-步骤；204-步骤。
具体实施方式
本发明的详细说明于随后描述，这里所描述的较佳实施例是作为说明和描述的用途，并非用来限定本发明的范围。
此处说明一个典型的封装结构。请参考图2，图2说明具有一强化层14的半导体封装结构50。强化层用来增强集成电路(IC)芯片和导线架之间的凸块机械强度，以避免凸块在高温回焊制程中倒塌。半导体封装结构50包含一导线架20、一集成电路(IC)芯片10、复数个凸块13和一强化层14。导线架20具有复数个引脚21，且复数个接合垫11配置在集成电路(IC)芯片10的表面。凸块13连接集成电路(IC)芯片10表面的接合垫11至导线架20的引脚21，其中凸块13的组成成分包含锡、铜、铅或银。强化层14覆盖于引脚21及凸块13。强化层14可以由金属制成，较佳来说，更可以是一连续的金属层，例如铜。强化层14的熔点大于凸块13的熔点。而强化层14可由电镀方式形成。
为了解决锡桥接问题，本发明揭示了一种封装结构，其具有一覆盖于焊接材料的覆盖金属材料。一焊接材料连接一导电组件至一基板，以及一覆盖金属材料主要覆盖于焊接材料的表面。导电组件可为金属氧化层场效晶体管、绝缘阐双极晶体管(IGBT)、二极管、电阻、扼流线圈(choke)或电容。导电组件的电极在此实施例可配置成：每个电极从一部分的导电组件下表面，经由一部分的导电组件侧表面，延伸至一部分的导电组件上表面，其中焊接材料覆盖于该部分的导电组件上表面、该部分的导电组件下表面和该部分的导电组件侧表面。基板具有复数个焊接垫，较佳来说，基板为一印刷电路板(PCB,printed circuitboard)。然而，基板并不局限于印刷电路板(PCB,printed circuit board)。
图3说明了本发明封装结构100的剖面示意图。结构100包含了一印刷电路板(PCB,printed circuit board)101、复数个焊接垫102、一导电组件103、一焊接材料104和一覆盖金属材料105。
印刷电路板(PCB,printed circuit board)101具有的复数个焊接垫102在其上。焊接垫102可由任何适当的金属材料制成，例如锡、铅、锌、银或其结合。导电组件103凭借回焊制程的焊接配置在印刷电路板(PCB,printed circuit board)101上。导电组件103可为金属氧化层场效晶体管、绝缘阐双极晶体管(IGBT)、二极管、电阻、扼流线圈(choke)或电容。导电组件103具有至少两个电极。
图4A进一步说明了导电组件103和电极115、116的透视图。在一个实施例中，导电组件103具有至少两个电极：一第一电极115，包含一第一侧表面111和一邻近第一侧表面111的第一区域113；一第二电极116，包含一第二侧表面112和一邻近第二侧表面112的第二区域114。
第一电极115可配置在导电组件103的一部分第一侧表面111和一部分第一区域113，以及第二电极116可配置在导电组件103的一部分第二侧表面112和一部分第二区域114。图4B进一步说明了导电组件103和电极115、116的另一个透视图。在一个实施例中，导电组件103具有两个电极：一第一电极115，包含一部分的第一侧表面111和一部分邻近第一侧表面111的第一区域113；一第二电极116，包含一部分的第二侧表面112和一部分邻近第二侧表面112的第二区域114。
请再次参考图4A和图4B，一部分的第一电极115和一部分的第二电极116配置在导电组件103相对的侧表面上。换句话说，第一电极配置在从一第一部分的下表面，经由一部分的第一侧表面，到一第一部分的上表面；以及第二电极配置在从一第二部分的下表面，经由一部分的第二侧表面，到一第二部分的上表面。在一个实施例中，电极115、116使用的材料为锡。
请返回参考图3，一焊接材料104电性连接电极115、116至焊接垫102。在一个较佳实施例中，焊接材料104完全覆盖电极115、116和焊接垫102。焊接材料104覆盖一部分的第一侧表面111、第一区域113、一部分的第二侧表面112以及第二区域114。换句话说，焊接材料104进一步覆盖一部分导电组件103上表面117和一部分导电组件103下表面119。焊接材料104可为任何适当的金属材料，例如锡、铅、锌、银或其结合。较佳来说，焊接材料104为锡。
焊接材料104可以不完全覆盖电极115、116和焊接垫102。在一个较佳实施例中，覆盖金属材料105可覆盖电极115、116和焊接材料104露出的复数个区域，其中该露出的复数个区域包含熔点比覆盖金属材料105低的金属材料。覆盖金属材料105和被覆盖复数个部分104、115、116中每一个在其之间的界面结合而形成一合金相。合金相为一保护层，在回焊制程中，合金相可避免被覆盖复数个部分104、115、116中每一个流过覆盖金属材料105。此合金相的熔点高于被覆盖复数个部分104、115、116中每一个的熔点。
在一个实施例中，覆盖金属材料105可覆盖于电极115、116，焊接垫102和焊接材料104露出的复数个区域，其中该露出的复数个区域包含熔点比覆盖金属材料105低的金属材料。覆盖金属材料105和被覆盖复数个部分102、104、115、116中每一个在其之间的界面结合而形成一合金相。合金相为一保护层，在回焊制程中，合金相可避免被覆盖复数个部分102、104、115、116中每一个流过覆盖金属材料105。此合金相的熔点高于被覆盖复数个部分102、104、115、116中每一个的熔点。
在一个实施例中，焊接材料104由锡制成，以及覆盖金属材料105由铜制成。在一个实施例中，焊接材料104由锡制成；以及覆盖金属材料105由铜制成；第一焊接垫102、第二焊接垫102、第一电极115、和第二电极116也由锡制成。
在一个较佳实施例中，焊接材料104完全覆盖电极115、116和焊接垫102，以及覆盖金属材料105完全覆盖焊接材料104的表面。覆盖金属材料105的熔点高于焊接材料104的熔点，以及焊接材料104和覆盖金属材料105在其之间的界面结合(共晶eutectic)而形成一合金相。在一个较佳实施例中，焊接材料104由锡制成，覆盖金属材料105由铜制成，以及合金相为铜合金，例如Cu3Sn。合金相的熔点高于焊接材料104的熔点。在一个实施例中，初始合金相Cu6Sn5先出现；接着，在更多的铜扩散至初始合金相Cu6Sn5后，最后合金相Cu3Sn出现。合金相为一保护层，在第二次回焊制程中，合金相可避免焊接材料(锡)104流过覆盖金属材料(铜)105，其中第二次回焊制程的操作温度在焊接材料(锡)104的熔点和覆盖金属材料(铜)105熔点之间，以避免在电极115、116之间发生焊接材料(锡)104桥接的问题。
图5说明了本发明封装结构100在封胶(molding)后的剖面示意图。在封胶的前，一薄空缝118(见图3)存在于封装结构100的内部且位于导电组件103的下方。空缝118填满了封胶材料120,例如树脂(resin)。封胶材料120也覆盖导电组件103、焊接材料104和覆盖金属材料105。
图6为封装结构100的制造流程图。
在步骤201中，提供一基板101，基板包含在其上的一第一焊接垫102和一第二焊接垫102。较佳来说，基板101为一印刷电路板(PCB,printed circuit board)。
在步骤202中，配置一导电组件103在基板101上，其中导电组件包含一第一电极115和一第二电极116。第一电极115和第二电极116的配置已在图4A和图4B描述。
在步骤203中，使用一焊接材料104用来分别电性连接第一
焊接垫102和第二焊接垫102至第一电极115和第二电极116。步骤203在第一次回焊制程中执行。
在步骤204中，使用一覆盖金属材料105用来覆盖焊接材料104、第一焊接垫102、第二焊接垫102、第一电极115和第二电极116露出的复数个区域，其中该露出的复数个区域包含包含熔点比覆盖金属材料105低的金属材料。覆盖金属材料105和被覆盖复数个部分102、104、115、116中每一个在其之间的界面结合而形成一合金相。合金相为一保护层，在回焊制程中，合金相可避免被覆盖复数个部分102、104、115、116中每一个流过覆盖金属材料105。
在一个较佳实施例中，焊接材料104完全覆盖电极115、116和焊接垫102，以及覆盖金属材料105完全覆盖焊接材料104的表面。焊接材料104和覆盖金属材料105在其之间的界面结合而形成一合金相。合金相为一保护层，可避免焊接材料104流过覆盖金属材料105。
步骤204可由已知的技术达成，例如电镀或化学镀(无电极电镀)，较佳为化学镀(无电极镀)。因为化学镀所使用的溶液易流进封装结构100内部的薄空缝118中，因此反应均匀度易于控制。在一个实施例中，在化学镀的前，可先移除焊接材料104、第一焊接垫102、第二焊接垫102、第一电极115和第二电极116露出的复数个区域上的氧化层，如此可增进化学镀(无电极电镀)的效果，例如覆盖金属材料105和露出的复数个区域之间具有较强的附着力、避免在覆盖金属材料105和露出的复数个区域之间的界面产生孔洞等等。接着，利用一封胶材料120覆盖导电组件103、焊接材料104和覆盖金属材料105。在第二次回焊制程中，焊接材料104和覆盖金属材料105在其之间结合(共晶eutectic)而形成一合金相。在一个实施例中，第二次回焊制程的操作温度介于焊接材料104的熔点和覆盖金属材料105的熔点之间。因为覆盖金属材料105的熔点高于焊接材料104的熔点，因此该合金相的熔点比焊接材料104高。
在一个较佳实施例中，焊接材料104由锡制成，覆盖金属材料105由铜制成，以及合金相为铜合金，例如Cu3Sn。在一个实施例中，初始合金相Cu6Sn5先出现；接着，在更多的铜扩散至初始合金相Cu6Sn5后，最后合金相Cu3Sn出现。合金相为一保护层，在第二次回焊制程中，合金相可避免焊接材料(锡)104流过覆盖金属材料(铜)105(回焊温度小于300oC)。因此，可避免焊接材料(锡)104桥接的问题。
从上述实施例描述而知本发明的结构和制造方法可以提供一个方案避免锡桥接问题，而可以确保产品的质量。
虽然本发明以前述的较佳实施例揭示如上，然其并非用来限定本发明，任何熟习相像技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的申请专利范围所界定者为准。

Claims (20)

1.一种封装结构，其特征在于，包含：
一基板，包含在其上的一第一焊接垫和一第二焊接垫；
一导电组件，配置在该基板上，其中该导电组件具有一上表面、一下表面、一第一侧表面和一第二侧表面，其中该导电组件包含一第一电极和一第二电极，其中该第一电极配置在从一第一部分的该下表面，经由一部分的该第一侧表面，到一第一部分的该上表面；该第二电极配置在从一第二部分的该下表面，经由一部分的该第二侧表面，到一第二部分的该上表面；
一第一金属材料，分别电性连接该第一焊接垫和该第二焊接垫至该第一电极和该第二电极；以及
一第二金属材料，覆盖该第一金属材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极露出的复数个区域，其中该露出的复数个区域包含熔点比该第二金属材料低的金属材料。
2.根据权利要求1所述的封装结构，其特征在于：该第二金属材料和该露出的复数个区域中每一个区域在该第二金属材料和该露出的复数个区域中每一个区域之间的界面结合而形成一合金相。
3.根据权利要求1所述的封装结构，其特征在于：该露出的复数个区域包含该第一金属材料、该第一电极和该第二电极中每一个露出的区域。
4.根据权利要求1所述的封装结构，其特征在于：该露出的复数个区域包含该第一金属材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极中每一个露出的区域。
5.根据权利要求3所述的封装结构，其特征在于：该第二金属材料和该每一个露出的区域在该第二金属材料和该每一个露出的区域之间的界面结合而形成一合金相。
6.根据权利要求1所述的封装结构，其特征在于，进一步包含：
一封胶材料，覆盖于该导电组件、该第一金属材料和该第二金属材料。
7.根据权利要求2所述的封装结构，其特征在于：该第一金属材料由锡制成，以及该第二金属材料由铜制成。
8.根据权利要求7所述的封装结构，其特征在于：该第一焊接垫、该第二焊接垫、该第一电极和该第二电极由锡制成。
9.根据权利要求8所述的封装结构，其特征在于：该合金相包含Cu3Sn。
10.根据权利要求1所述的封装结构，其特征在于：该基板为一印刷电路板。
11.根据权利要求1所述的封装结构，其特征在于：该导电组件包含金属氧化层场效晶体管、绝缘阐双极晶体管、二极管、电阻、扼流线圈或电容其中至少一个。
12.根据权利要求6所述的封装结构，其特征在于：进一步包含一位于该导电组件下方的空隙，其中该空隙由该封胶材料填满。
13.根据权利要求10所述的封装结构，其特征在于：该第一金属材料由锡制成，该第二金属材料由铜制成，以及该合金相包含Cu3Sn。
14.一种封装结构的制造方法，其特征在于，该方法包含了下列步骤：
a.提供一基板，该基板包含在其上的一第一焊接垫和一第二焊接垫；
b.配置一导电组件在该基板上，其中该导电组件具有一上表面、一下表面、一第一侧表面和一第二侧表面，其中该导电组件包含一第一电极和一第二电极，其中该第一电极配置在从一第一部分的该下表面，经由一部分的该第一侧表面，到一第一部分的该上表面；该第二电极配置在从一第二部分的该下表面，经由一部分的该第二侧表面，到一第二部分的该上表面；
c.使用第一金属材料，用来分别电性连接该第一焊接垫和该第二焊接垫至该第一电极和该第二电极；以及
d.使用第二金属材料，用来覆盖该第一金属材料、该第一焊接垫、该第二焊接垫、该第一电极和该第二电极露出的复数个区域，其中该露出的复数个区域包含熔点比该第二金属材料低的金属材料。
15.根据权利要求14所述的方法，其特征在于：该第二金属材料和该露出的复数个区域中每一个区域在该第二金属材料和该露出的复数个区域中每一个区域之间的界面结合而形成一合金相。
16.根据权利要求14所述的方法，其特征在于：该第二金属材料覆盖该露出的复数个区域中每一个区域凭借化学镀完成。
17.根据权利要求15所述的方法，其特征在于：该合金相在一回焊制程中形成，以及该回焊制程的操作温度在该第一金属材料的熔点和该第二金属材料的熔点之间。
18.根据权利要求14所述的方法，其特征在于，该方法进一步包含下列步骤：
e.使用一封胶材料覆盖该导电组件、该第一金属材料和该第二金属材料。
19.根据权利要求18所述的方法，其特征在于：步骤d进一步包含在该导电组件下方形成一空隙，以及步骤e进一步包含该空隙由该封胶材料填满。
20.根据权利要求14所述的方法，其特征在于：该第一金属材料由锡制成，以及该第二金属材料由铜制成。
CN201210535771.1A 2011-12-13 2012-12-12 封装结构及其制造方法 Active CN103165558B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/323,843 US9171818B2 (en) 2011-12-13 2011-12-13 Package structure and the method to manufacture thereof
US13/323,843 2011-12-13

Publications (2)

Publication Number Publication Date
CN103165558A true CN103165558A (zh) 2013-06-19
CN103165558B CN103165558B (zh) 2016-02-03

Family

ID=48570947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210535771.1A Active CN103165558B (zh) 2011-12-13 2012-12-12 封装结构及其制造方法

Country Status (3)

Country Link
US (1) US9171818B2 (zh)
CN (1) CN103165558B (zh)
TW (1) TWI508243B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733423A (zh) * 2013-12-20 2015-06-24 乾坤科技股份有限公司 基板、包含该基板的三维空间封装结构及制造基板的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US6521997B1 (en) * 2001-12-06 2003-02-18 Siliconware Precision Industries Co., Ltd. Chip carrier for accommodating passive component
US20070216003A1 (en) * 2006-03-15 2007-09-20 Advanced Semiconductor Engineering. Inc. Semiconductor package with enhancing layer and method for manufacturing the same
US20080102561A1 (en) * 2006-10-26 2008-05-01 Schlumberger Technology Corporation Methods of manufacturing printed circuit board assembly
US7965169B2 (en) * 2008-02-22 2011-06-21 Joseph Szwarc Surface mounted chip resistor with flexible leads

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381081A (en) * 1965-04-16 1968-04-30 Cts Corp Electrical connection and method of making the same
US7084488B2 (en) * 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
US6903920B1 (en) * 2004-08-06 2005-06-07 Kemet Electronics Clip-on leadframe for large ceramic SMD
US7312403B2 (en) * 2004-09-24 2007-12-25 Matsushita Electric Industrial Co., Ltd. Circuit component mounting device
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
JP4484831B2 (ja) * 2006-03-02 2010-06-16 パナソニック株式会社 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法
JP5153574B2 (ja) * 2007-11-05 2013-02-27 パナソニック株式会社 実装構造体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574629A (en) * 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US6521997B1 (en) * 2001-12-06 2003-02-18 Siliconware Precision Industries Co., Ltd. Chip carrier for accommodating passive component
US20070216003A1 (en) * 2006-03-15 2007-09-20 Advanced Semiconductor Engineering. Inc. Semiconductor package with enhancing layer and method for manufacturing the same
US20080102561A1 (en) * 2006-10-26 2008-05-01 Schlumberger Technology Corporation Methods of manufacturing printed circuit board assembly
US7965169B2 (en) * 2008-02-22 2011-06-21 Joseph Szwarc Surface mounted chip resistor with flexible leads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104733423A (zh) * 2013-12-20 2015-06-24 乾坤科技股份有限公司 基板、包含该基板的三维空间封装结构及制造基板的方法
CN104733423B (zh) * 2013-12-20 2019-08-27 乾坤科技股份有限公司 基板、包含该基板的三维空间封装结构及制造基板的方法

Also Published As

Publication number Publication date
US9171818B2 (en) 2015-10-27
CN103165558B (zh) 2016-02-03
US20130146341A1 (en) 2013-06-13
TWI508243B (zh) 2015-11-11
TW201324709A (zh) 2013-06-16

Similar Documents

Publication Publication Date Title
TW586201B (en) Semiconductor device and the manufacturing method thereof
JP5068990B2 (ja) 電子部品内蔵基板
US8039307B2 (en) Mounted body and method for manufacturing the same
KR20080083533A (ko) 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
CN101179068A (zh) 多堆叠封装及其制造方法
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN102412241B (zh) 半导体芯片封装件及其制造方法
KR100723497B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20140045461A (ko) 집적회로 패키지
KR20070076084A (ko) 스택 패키지와 그 제조 방법
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7554197B2 (en) High frequency IC package and method for fabricating the same
CN101399246A (zh) 封装基板结构及其制法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
CN103165558B (zh) 封装结构及其制造方法
JP2005101132A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP4561969B2 (ja) 半導体装置
KR100761863B1 (ko) 솔더볼 랜드에 두 종류 이상의 표면처리부를 갖는인쇄회로기판 및 이를 포함하는 반도체 패키지
KR20140045248A (ko) 집적회로 패키지 제조방법
JP4591715B2 (ja) 半導体装置の製造方法
US20070158843A1 (en) Semiconductor package having improved solder joint reliability and method of fabricating the same
KR20240040041A (ko) 전자 장치 및 전자 장치 제조 방법
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant