JPH06196603A - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH06196603A JPH06196603A JP4357014A JP35701492A JPH06196603A JP H06196603 A JPH06196603 A JP H06196603A JP 4357014 A JP4357014 A JP 4357014A JP 35701492 A JP35701492 A JP 35701492A JP H06196603 A JPH06196603 A JP H06196603A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electrodeposition
- resist
- connecting piece
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H10W70/04—
-
- H10W70/421—
-
- H10W70/424—
-
- H10W70/451—
-
- H10W70/457—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H10W74/00—
-
- H10W90/756—
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 エレクトロフォーミングにより電着パターン
を変形させることなくリードフレームを形成できる。 【構成】 母型１０上にレジストにより所定のパターン
を形成し、レジストパターン１２間の間隙内にめっきに
より電着部を盛り上げ、該電着パターン１３を母型１０
上から剥離して形成するリードフレームの製造方法にお
いて、母型１０上に形成するレジストのパターンを、複
数本のインナーリード形成用空隙１６先端を連絡する空
隙部１７を含むように形成し、空隙部１７内にも電着部
を盛り上げて、電着パターン１３を、インナーリード２
２先端が連結片２１によりつながった形状に形成し、イ
ンナーリード２２先端が連結片２１によりつながった形
状のまま電着パターン１３を母型１０上から剥離する。
を変形させることなくリードフレームを形成できる。 【構成】 母型１０上にレジストにより所定のパターン
を形成し、レジストパターン１２間の間隙内にめっきに
より電着部を盛り上げ、該電着パターン１３を母型１０
上から剥離して形成するリードフレームの製造方法にお
いて、母型１０上に形成するレジストのパターンを、複
数本のインナーリード形成用空隙１６先端を連絡する空
隙部１７を含むように形成し、空隙部１７内にも電着部
を盛り上げて、電着パターン１３を、インナーリード２
２先端が連結片２１によりつながった形状に形成し、イ
ンナーリード２２先端が連結片２１によりつながった形
状のまま電着パターン１３を母型１０上から剥離する。
Description
【０００１】
【産業上の利用分野】本発明はリードフレームの製造方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体装置用のリードフレームは一般的
には金属材をプレス加工あるいはエッチング加工して形
成される。しかしながらプレス加工、エッチング加工い
ずれも抜き幅は材厚程度で加工限界があり、一定材厚で
ファインなパターンの形成には限界がある。一方エレク
トロフォーミング（電鋳）によりリードフレームを製造
することが知られている（特公昭48-39867号）。このエ
レクトロフォーミングは図７に示すように、導電性材料
（ステンレススチールなど）からなる母型１０にレジス
ト１１を塗布あるいは貼着し（同図ａ）、パターン焼き
付けをし（同図ｂ）、現像してレジストパターン１２を
形成し（同図ｃ）、このレジストパターン１２をマスク
として母型１０上にめっきによる電着パターン１３を形
成し（同図ｄ）、レジストパターン１２を除去し、さら
に電着パターン１３を母型１０から剥離するものである
（同図ｅ）。次いで必要なめっきが施されてリードフレ
ームが製造される。このエレクトロフォーミングによる
と、断面が矩形で、かつ極めて微細なパターンを有する
リードフレームを精度よく製造できる。
には金属材をプレス加工あるいはエッチング加工して形
成される。しかしながらプレス加工、エッチング加工い
ずれも抜き幅は材厚程度で加工限界があり、一定材厚で
ファインなパターンの形成には限界がある。一方エレク
トロフォーミング（電鋳）によりリードフレームを製造
することが知られている（特公昭48-39867号）。このエ
レクトロフォーミングは図７に示すように、導電性材料
（ステンレススチールなど）からなる母型１０にレジス
ト１１を塗布あるいは貼着し（同図ａ）、パターン焼き
付けをし（同図ｂ）、現像してレジストパターン１２を
形成し（同図ｃ）、このレジストパターン１２をマスク
として母型１０上にめっきによる電着パターン１３を形
成し（同図ｄ）、レジストパターン１２を除去し、さら
に電着パターン１３を母型１０から剥離するものである
（同図ｅ）。次いで必要なめっきが施されてリードフレ
ームが製造される。このエレクトロフォーミングによる
と、断面が矩形で、かつ極めて微細なパターンを有する
リードフレームを精度よく製造できる。
【０００３】
【発明が解決しようとする課題】上記リードフレームの
製造にて問題となるのは、エレクトロフォーミングにお
ける電着パターン１３を母型１０から剥離する際の電着
パターン１３の変形の問題であり、まためっき工程等、
以後の工程での変形の問題である。この変形はパターン
が微細になる程顕著になる。
製造にて問題となるのは、エレクトロフォーミングにお
ける電着パターン１３を母型１０から剥離する際の電着
パターン１３の変形の問題であり、まためっき工程等、
以後の工程での変形の問題である。この変形はパターン
が微細になる程顕著になる。
【０００４】本発明は上記問題点を解決すべくなされた
ものであり、その目的とするところは、エレクトロフォ
ーミングおよびめっき工程等の以後の工程において電着
パターンを変形させることのないリードフレームの製造
方法を提供するにある。
ものであり、その目的とするところは、エレクトロフォ
ーミングおよびめっき工程等の以後の工程において電着
パターンを変形させることのないリードフレームの製造
方法を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、母型上にレジス
トにより所定のパターンを形成し、該レジストパターン
間の間隙内にめっきにより電着部を盛り上げ、該電着パ
ターンを母型上から剥離して形成するリードフレームの
製造方法において、前記母型上に形成する前記レジスト
のパターンを、複数本のインナーリード形成用空隙先端
を連絡する空隙部を含むように形成し、該空隙部内にも
電着部を盛り上げて、前記電着パターンを、インナーリ
ード先端が連結片によりつながった形状に形成し、イン
ナーリード先端が連結片によりつながった形状のまま電
着パターンを母型上から剥離することを特徴としてい
る。電着パターン剥離後、インナーリード先端が連結片
によりつながった形状のままめっき工程を含む必要な工
程を行い、しかる後連結片を除去、分離するようにする
と好適である。
するため次の構成を備える。すなわち、母型上にレジス
トにより所定のパターンを形成し、該レジストパターン
間の間隙内にめっきにより電着部を盛り上げ、該電着パ
ターンを母型上から剥離して形成するリードフレームの
製造方法において、前記母型上に形成する前記レジスト
のパターンを、複数本のインナーリード形成用空隙先端
を連絡する空隙部を含むように形成し、該空隙部内にも
電着部を盛り上げて、前記電着パターンを、インナーリ
ード先端が連結片によりつながった形状に形成し、イン
ナーリード先端が連結片によりつながった形状のまま電
着パターンを母型上から剥離することを特徴としてい
る。電着パターン剥離後、インナーリード先端が連結片
によりつながった形状のままめっき工程を含む必要な工
程を行い、しかる後連結片を除去、分離するようにする
と好適である。
【０００６】
【作用】請求項１、２によれば、電着パターンをインナ
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は第１の実施例を示す。図
１（ａ）、（ｂ）、（ｃ）、（ｄ）の電着工程は図６の
従来の電着工程と同じであるので、説明は省略する。電
着パターン１３は厚さを均一化するために適宜研磨され
る。また電着パターン１３は同図（ｈ）に示すように、
インナーリード２２の先端が連結片２１によりつながっ
た状態のパターンに形成する。この連結片２１を形成す
るには、レジストパターン１２において複数本のインナ
ーリード形成用空隙先端を連絡する空隙部を形成し、該
空隙部内にも電着部を盛り上げて連結片２１に形成する
のである。本実施例では次に、レジストパターン１２を
残したまま電着パターン１３上に銀等の必要なめっきを
施し、めっき層１４を形成する（同図ｅ）。次いでレジ
ストパターン１２を除去し（同図ｆ）、最後に電着パタ
ーン１３を母型１０から剥離してリードフレームに完成
される（同図ｇ）。その後、ステージをインナーリード
面よりも低い位置にするために、ステージサポートバー
に段差をつける、デプレス加工をし、さらにインナーリ
ード２２をばらけ防止等のためテープ片（図示せず）等
で固定した後、連結片２１が切断、除去される。上記の
デプレス加工、テープ片の固定、連結片２１の切断、除
去はこの順でなくともよく、リードフレームの形状等に
応じて変更できる。
づいて詳細に説明する。図１は第１の実施例を示す。図
１（ａ）、（ｂ）、（ｃ）、（ｄ）の電着工程は図６の
従来の電着工程と同じであるので、説明は省略する。電
着パターン１３は厚さを均一化するために適宜研磨され
る。また電着パターン１３は同図（ｈ）に示すように、
インナーリード２２の先端が連結片２１によりつながっ
た状態のパターンに形成する。この連結片２１を形成す
るには、レジストパターン１２において複数本のインナ
ーリード形成用空隙先端を連絡する空隙部を形成し、該
空隙部内にも電着部を盛り上げて連結片２１に形成する
のである。本実施例では次に、レジストパターン１２を
残したまま電着パターン１３上に銀等の必要なめっきを
施し、めっき層１４を形成する（同図ｅ）。次いでレジ
ストパターン１２を除去し（同図ｆ）、最後に電着パタ
ーン１３を母型１０から剥離してリードフレームに完成
される（同図ｇ）。その後、ステージをインナーリード
面よりも低い位置にするために、ステージサポートバー
に段差をつける、デプレス加工をし、さらにインナーリ
ード２２をばらけ防止等のためテープ片（図示せず）等
で固定した後、連結片２１が切断、除去される。上記の
デプレス加工、テープ片の固定、連結片２１の切断、除
去はこの順でなくともよく、リードフレームの形状等に
応じて変更できる。
【０００８】本実施例では、電着パターン１３を、イン
ナーリード２２先端が連結片２１でつながった状態に形
成するので、電着パターン１３を母型１０から剥離する
際、あるいはその後の取扱い時においてインナーリード
２２の変形を極力防止できる。また本実施例では、めっ
きをレジストパターン１２を残したまま施すから、電着
パターン１３の変形を防止できると共に、得られるリー
ドフレームも電着パターン１３（リード）の側面にめっ
き層が形成されないので、リード間のマイグレーション
やめっき皮膜の剥離によるリード間のショートを防止で
きる利点がある。なおレジストパターン１２を除去して
から適宜電着パターン１３の厚さを均一にするための研
磨を行い、その後電着パターン１３にめっきを施しても
よい。この場合にも母型１０に支持された状態でめっき
されるから電着パターン１３の変形が防止できる。さら
には、めっきは電着パターン１３を母型１０から剥離し
た後に施してもよい。この場合にもインナーリード２２
先端は連結片２１に連結されているので、インナーリー
ド２２の変形を極力防止できる。またこのようにする
と、エレクトロフォーミングの終了後にめっき工程に移
行するので、通常のリードフレームのめっき工程をその
まま行うことができ、設備の変更等を要しない利点があ
る、また、電着パターン１３の剥離後にめっきを行うの
で、母型１０と密着していた平坦な面をワイヤボンディ
ング面に設定できるメリットもある。なおめっきを一切
必要としないリードフレームの場合には当然めっき工程
は省略される。
ナーリード２２先端が連結片２１でつながった状態に形
成するので、電着パターン１３を母型１０から剥離する
際、あるいはその後の取扱い時においてインナーリード
２２の変形を極力防止できる。また本実施例では、めっ
きをレジストパターン１２を残したまま施すから、電着
パターン１３の変形を防止できると共に、得られるリー
ドフレームも電着パターン１３（リード）の側面にめっ
き層が形成されないので、リード間のマイグレーション
やめっき皮膜の剥離によるリード間のショートを防止で
きる利点がある。なおレジストパターン１２を除去して
から適宜電着パターン１３の厚さを均一にするための研
磨を行い、その後電着パターン１３にめっきを施しても
よい。この場合にも母型１０に支持された状態でめっき
されるから電着パターン１３の変形が防止できる。さら
には、めっきは電着パターン１３を母型１０から剥離し
た後に施してもよい。この場合にもインナーリード２２
先端は連結片２１に連結されているので、インナーリー
ド２２の変形を極力防止できる。またこのようにする
と、エレクトロフォーミングの終了後にめっき工程に移
行するので、通常のリードフレームのめっき工程をその
まま行うことができ、設備の変更等を要しない利点があ
る、また、電着パターン１３の剥離後にめっきを行うの
で、母型１０と密着していた平坦な面をワイヤボンディ
ング面に設定できるメリットもある。なおめっきを一切
必要としないリードフレームの場合には当然めっき工程
は省略される。
【０００９】図２は第２の実施例を示す。本実施例で
は、レジストパターン１２において、インナーリード形
成用空隙１６先端と連結片形成用空隙部１７との境界部
に他のレジストの部位より高さの低いレジスト部１８を
残すようレジストパターン１２を形成し、めっきを行う
のである。これにより図３のごとく、高さの低いレジス
ト部１８を跨いでインナーリード形成用空隙１６側と連
結片形成用空隙部１７側から電着部がブリッジして接続
され、インナーリード２２先端の連結片２１への連結基
部に薄肉部２３が形成される。このように薄肉部２３が
形成されることにより、インナーリード２２にテープ片
を固着後連結片２１を除去する際、連結片２１の除去が
容易に行える。レジストパターン１２に上記のように高
さの低いレジスト部１８を形成するには次のようにする
とよい。まず図４(a) に示すように、レジストにより高
さの低いレジスト部１８を所定の位置に形成してしま
う。そして図４(b) に示すようにすでに形成されている
高さの低いレジスト部１８を覆ってレジストを塗布し、
パターン焼き付けをし、現像処理をすればよい。
は、レジストパターン１２において、インナーリード形
成用空隙１６先端と連結片形成用空隙部１７との境界部
に他のレジストの部位より高さの低いレジスト部１８を
残すようレジストパターン１２を形成し、めっきを行う
のである。これにより図３のごとく、高さの低いレジス
ト部１８を跨いでインナーリード形成用空隙１６側と連
結片形成用空隙部１７側から電着部がブリッジして接続
され、インナーリード２２先端の連結片２１への連結基
部に薄肉部２３が形成される。このように薄肉部２３が
形成されることにより、インナーリード２２にテープ片
を固着後連結片２１を除去する際、連結片２１の除去が
容易に行える。レジストパターン１２に上記のように高
さの低いレジスト部１８を形成するには次のようにする
とよい。まず図４(a) に示すように、レジストにより高
さの低いレジスト部１８を所定の位置に形成してしま
う。そして図４(b) に示すようにすでに形成されている
高さの低いレジスト部１８を覆ってレジストを塗布し、
パターン焼き付けをし、現像処理をすればよい。
【００１０】図５はさらに他の実施例を示す。本実施例
ではレジストパターン１２において、インナーリード形
成用空隙１６の断面形状が図示のように母型１０側が幅
広となるよう断面台形状に形成している。これにより該
インナーリード形成用空隙１６内に成長するインナーリ
ード２２の断面形状が台形状となって、前記したように
母型１０側に密着する側をボンディング面にすると広い
ボンディングエリアを確保できる。インナーリード形成
用空隙１６を上記のように断面が台形状となるようにす
るには次のようにするとよい。すなわちネガ型レジスト
の感光の際、通常よりも弱めの光により感光させること
により、図示のように内部が表面よりも弱く感光される
ことによって、感光の程度に傾斜ができ、現像すると上
記のようにテーパ面とすることができる。１５はマスク
である。インナーリード形成用空隙１６の断面形状を断
面が逆台形状となるようにするには、上記とは逆に強め
に感光処理をするようにするとよい。この場合には、電
着パターン１３の研磨面側をボンディング面にすること
で広いボンディングエリアを確保できる。なお、インナ
ーリード２２の連結片２１への接続基部を幅狭になるよ
うに形成して連結片２１を容易に除去できるようにする
こともできる。
ではレジストパターン１２において、インナーリード形
成用空隙１６の断面形状が図示のように母型１０側が幅
広となるよう断面台形状に形成している。これにより該
インナーリード形成用空隙１６内に成長するインナーリ
ード２２の断面形状が台形状となって、前記したように
母型１０側に密着する側をボンディング面にすると広い
ボンディングエリアを確保できる。インナーリード形成
用空隙１６を上記のように断面が台形状となるようにす
るには次のようにするとよい。すなわちネガ型レジスト
の感光の際、通常よりも弱めの光により感光させること
により、図示のように内部が表面よりも弱く感光される
ことによって、感光の程度に傾斜ができ、現像すると上
記のようにテーパ面とすることができる。１５はマスク
である。インナーリード形成用空隙１６の断面形状を断
面が逆台形状となるようにするには、上記とは逆に強め
に感光処理をするようにするとよい。この場合には、電
着パターン１３の研磨面側をボンディング面にすること
で広いボンディングエリアを確保できる。なお、インナ
ーリード２２の連結片２１への接続基部を幅狭になるよ
うに形成して連結片２１を容易に除去できるようにする
こともできる。
【００１１】上記各実施例において、連結片２１を形成
することは、母型１０上に電着する電着パターン１３の
厚さを均一にする作用も呈する。すなわちインナーリー
ド２２はステージ等に比して幅狭であることから、電着
パターン１３を形成するめっきの際、電流密度が高くな
ってめっき皮膜が他の部位よりも厚く付きやすいのであ
るが、連結片２１を形成するようにすることで、連結片
２１の部位が捨てランド的に作用してインナーリード２
２先端への電流密度の集中を回避し、もって電着パター
ン１３の厚さの均一化が行え、めっきにより発生する応
力を低減させることができ、インナーリード２２のばら
けが防止できる。
することは、母型１０上に電着する電着パターン１３の
厚さを均一にする作用も呈する。すなわちインナーリー
ド２２はステージ等に比して幅狭であることから、電着
パターン１３を形成するめっきの際、電流密度が高くな
ってめっき皮膜が他の部位よりも厚く付きやすいのであ
るが、連結片２１を形成するようにすることで、連結片
２１の部位が捨てランド的に作用してインナーリード２
２先端への電流密度の集中を回避し、もって電着パター
ン１３の厚さの均一化が行え、めっきにより発生する応
力を低減させることができ、インナーリード２２のばら
けが防止できる。
【００１２】図６はさらに他の実施例を示す。本実施例
では、ステージを有するリードフレームの製造例を示す
もので、電着パターン１３のインナーリード２２先端が
ステージ２４を含む面積の広い連結片２５に連結するよ
うに、電着を行うようにするのである。上記のようにイ
ンナーリード２２先端を連結片２５につなげた状態に
て、上記と同様にして、電着パターン１３を母型から剥
離する工程、めっき工程、インナーリード２２をテープ
片で固定する工程、プレス加工によりインナーリード２
２先端、ステージサポートバーおよびステージ２４を形
成する工程を行ってリードフレームに完成される。本実
施例でも、インナーリード２２は連結片２５に連結され
た状態にて、母型１０からの剥離工程、めっき工程等を
経るので、インナーリード２２の変形を防止できる。
では、ステージを有するリードフレームの製造例を示す
もので、電着パターン１３のインナーリード２２先端が
ステージ２４を含む面積の広い連結片２５に連結するよ
うに、電着を行うようにするのである。上記のようにイ
ンナーリード２２先端を連結片２５につなげた状態に
て、上記と同様にして、電着パターン１３を母型から剥
離する工程、めっき工程、インナーリード２２をテープ
片で固定する工程、プレス加工によりインナーリード２
２先端、ステージサポートバーおよびステージ２４を形
成する工程を行ってリードフレームに完成される。本実
施例でも、インナーリード２２は連結片２５に連結され
た状態にて、母型１０からの剥離工程、めっき工程等を
経るので、インナーリード２２の変形を防止できる。
【００１３】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１４】
【発明の効果】本発明によれば、電着パターンをインナ
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。
【図１】第１の実施例を示した工程図である。
【図２】レジストパターンの他の実施例を示す説明図で
ある。
ある。
【図３】インナーリードと連結片の接続基部に薄肉部を
形成した例の説明図である。
形成した例の説明図である。
【図４】図２のレジストパターンを形成する一例を示す
説明図である。
説明図である。
【図５】インナーリード形成用空隙部の一断面例を示す
説明図である。
説明図である。
【図６】連結片の他の実施例を示す断面図である。
【図７】従来例を示す工程図である。
１０ 母型 １１ レジスト １２ レジストパターン １３ 電着パターン １４ めっき層 １５ マスク １６ インナーリード形成用空隙 １７ 連結片形成用空隙部 １８ レジスト部 ２１ 連結片 ２２ インナーリード ２３ 薄肉部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年５月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 リードフレームの製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレームの製造方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体装置用のリードフレームは一般的
には金属材をプレス加工あるいはエッチング加工して形
成される。しかしながらプレス加工、エッチング加工い
ずれも抜き幅は材厚程度で加工限界があり、一定材厚で
ファインなパターンの形成には限界がある。一方エレク
トロフォーミング（電鋳）によりリードフレームを製造
することが知られている（特公昭48-39867号）。このエ
レクトロフォーミング工程は図７に示すように、導電性
材料（ステンレススチールなど）からなる母型１０にレ
ジスト１１を塗布あるいは貼着し（同図ａ）、パターン
焼き付けをし（同図ｂ）、現像してレジストパターン１
２を形成し（同図ｃ）、このレジストパターン１２をマ
スクとして母型１０上にめっきによる電着パターン１３
を形成し（同図ｄ）、レジストパターン１２を除去し、
さらに電着パターン１３を母型１０から剥離するもので
ある（同図ｅ）。次いで必要なめっきが施されてリード
フレームが製造される。なお母型１０上のレジストパタ
ーン１２を除去した後、電着パターン１３の厚さを均一
にするために表面研磨を行う場合もある。このエレクト
ロフォーミング工程によると、断面が矩形で、かつ極め
て微細なパターンを有するリードフレームを精度よく製
造できる。
には金属材をプレス加工あるいはエッチング加工して形
成される。しかしながらプレス加工、エッチング加工い
ずれも抜き幅は材厚程度で加工限界があり、一定材厚で
ファインなパターンの形成には限界がある。一方エレク
トロフォーミング（電鋳）によりリードフレームを製造
することが知られている（特公昭48-39867号）。このエ
レクトロフォーミング工程は図７に示すように、導電性
材料（ステンレススチールなど）からなる母型１０にレ
ジスト１１を塗布あるいは貼着し（同図ａ）、パターン
焼き付けをし（同図ｂ）、現像してレジストパターン１
２を形成し（同図ｃ）、このレジストパターン１２をマ
スクとして母型１０上にめっきによる電着パターン１３
を形成し（同図ｄ）、レジストパターン１２を除去し、
さらに電着パターン１３を母型１０から剥離するもので
ある（同図ｅ）。次いで必要なめっきが施されてリード
フレームが製造される。なお母型１０上のレジストパタ
ーン１２を除去した後、電着パターン１３の厚さを均一
にするために表面研磨を行う場合もある。このエレクト
ロフォーミング工程によると、断面が矩形で、かつ極め
て微細なパターンを有するリードフレームを精度よく製
造できる。
【０００３】
【発明が解決しようとする課題】上記リードフレームの
製造にて問題となるのは、エレクトロフォーミング工程
における電着パターン１３を母型１０から剥離する際の
電着パターン１３の変形の問題であり、まためっき工程
等、エレクトロフォーミング以後の工程での変形の問題
である。さらに電着パターン１３の研磨を行う場合に
は、この研磨工程時に電着パターン１３が変形しやすい
という問題もある。これらの変形はパターンが微細にな
る程顕著になる。
製造にて問題となるのは、エレクトロフォーミング工程
における電着パターン１３を母型１０から剥離する際の
電着パターン１３の変形の問題であり、まためっき工程
等、エレクトロフォーミング以後の工程での変形の問題
である。さらに電着パターン１３の研磨を行う場合に
は、この研磨工程時に電着パターン１３が変形しやすい
という問題もある。これらの変形はパターンが微細にな
る程顕著になる。
【０００４】本発明は上記問題点を解決すべくなされた
ものであり、その目的とするところは、エレクトロフォ
ーミング工程およびめっき工程等のエレクトロフォーミ
ング以後の工程において電着パターンを変形させること
のないリードフレームの製造方法を提供するにある。
ものであり、その目的とするところは、エレクトロフォ
ーミング工程およびめっき工程等のエレクトロフォーミ
ング以後の工程において電着パターンを変形させること
のないリードフレームの製造方法を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、母型上にレジス
トにより所定のパターンを形成し、該レジストパターン
間の間隙内にめっきにより電着部を盛り上げ、該電着パ
ターンを母型上から剥離して形成するリードフレームの
製造方法において、前記母型上に形成する前記レジスト
のパターンを、複数本のインナーリード形成用空隙先端
を連絡する空隙部を含むように形成し、該空隙部内にも
電着部を盛り上げて、前記電着パターンを、インナーリ
ード先端が連結片によりつながった形状に形成し、イン
ナーリード先端が連結片によりつながった形状のまま電
着パターンを母型上から剥離することを特徴としてい
る。電着パターン剥離後、インナーリード先端が連結片
によりつながった形状のままめっき工程を含む必要な工
程を行い、しかる後連結片を除去、分離するようにする
と好適である。
するため次の構成を備える。すなわち、母型上にレジス
トにより所定のパターンを形成し、該レジストパターン
間の間隙内にめっきにより電着部を盛り上げ、該電着パ
ターンを母型上から剥離して形成するリードフレームの
製造方法において、前記母型上に形成する前記レジスト
のパターンを、複数本のインナーリード形成用空隙先端
を連絡する空隙部を含むように形成し、該空隙部内にも
電着部を盛り上げて、前記電着パターンを、インナーリ
ード先端が連結片によりつながった形状に形成し、イン
ナーリード先端が連結片によりつながった形状のまま電
着パターンを母型上から剥離することを特徴としてい
る。電着パターン剥離後、インナーリード先端が連結片
によりつながった形状のままめっき工程を含む必要な工
程を行い、しかる後連結片を除去、分離するようにする
と好適である。
【０００６】
【作用】請求項１、２によれば、電着パターンをインナ
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。また
エレクトロフォーミング工程で電着パターンの研磨を行
う場合にあっても、インナーリードの先端が連結片でつ
ながっているので変形を極力防止できる。
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。また
エレクトロフォーミング工程で電着パターンの研磨を行
う場合にあっても、インナーリードの先端が連結片でつ
ながっているので変形を極力防止できる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は第１の実施例を示す。図
１（ａ）、（ｂ）、（ｃ）、（ｄ）の電着工程は図７の
従来の電着工程と同じであるので、説明は省略する。電
着パターン１３は厚さを均一化するために適宜研磨され
る。また電着パターン１３は同図（ｈ）に示すように、
インナーリード２２の先端が連結片２１によりつながっ
た状態のパターンに形成する。この連結片２１を形成す
るには、レジストパターン１２において複数本のインナ
ーリード形成用空隙先端を連絡する空隙部を形成し、該
空隙部内にも電着部を盛り上げて連結片２１に形成する
のである。本実施例では次に、レジストパターン１２を
残したまま電着パターン１３上に銀等の必要なめっきを
施し、めっき層１４を形成する（同図ｅ）。次いでレジ
ストパターン１２を除去し（同図ｆ）、最後に電着パタ
ーン１３を母型１０から剥離してリードフレームに完成
される（同図ｇ）。その後、ステージをインナーリード
面よりも低い位置にするために、ステージサポートバー
に段差をつける、デプレス加工をし、さらにインナーリ
ード２２をばらけ防止等のためテープ片（図示せず）等
で固定した後、連結片２１が切断、除去される。上記の
デプレス加工、テープ片の固定、連結片２１の切断、除
去はこの順でなくともよく、リードフレームの形状等に
応じて変更できる。
づいて詳細に説明する。図１は第１の実施例を示す。図
１（ａ）、（ｂ）、（ｃ）、（ｄ）の電着工程は図７の
従来の電着工程と同じであるので、説明は省略する。電
着パターン１３は厚さを均一化するために適宜研磨され
る。また電着パターン１３は同図（ｈ）に示すように、
インナーリード２２の先端が連結片２１によりつながっ
た状態のパターンに形成する。この連結片２１を形成す
るには、レジストパターン１２において複数本のインナ
ーリード形成用空隙先端を連絡する空隙部を形成し、該
空隙部内にも電着部を盛り上げて連結片２１に形成する
のである。本実施例では次に、レジストパターン１２を
残したまま電着パターン１３上に銀等の必要なめっきを
施し、めっき層１４を形成する（同図ｅ）。次いでレジ
ストパターン１２を除去し（同図ｆ）、最後に電着パタ
ーン１３を母型１０から剥離してリードフレームに完成
される（同図ｇ）。その後、ステージをインナーリード
面よりも低い位置にするために、ステージサポートバー
に段差をつける、デプレス加工をし、さらにインナーリ
ード２２をばらけ防止等のためテープ片（図示せず）等
で固定した後、連結片２１が切断、除去される。上記の
デプレス加工、テープ片の固定、連結片２１の切断、除
去はこの順でなくともよく、リードフレームの形状等に
応じて変更できる。
【０００８】本実施例では、電着パターン１３を、イン
ナーリード２２先端が連結片２１でつながった状態に形
成するので、電着パターン１３の表面研磨を行う場合こ
の研磨工程の際、電着パターン１３を母型１０から剥離
する際、あるいはその後の取扱い時においてインナーリ
ード２２の変形を極力防止できる。また本実施例では、
めっきをレジストパターン１２を残したまま施すから、
電着パターン１３の変形を防止できると共に、得られる
リードフレームも電着パターン１３（リード）の側面に
めっき層が形成されないので、リード間のマイグレーシ
ョンやめっき皮膜の剥離によるリード間のショートを防
止できる利点がある。なおレジストパターン１２を除去
してから適宜電着パターン１３の厚さを均一にするため
の研磨を行い、その後電着パターン１３にめっきを施し
てもよい。この場合にも母型１０に支持された状態でめ
っきされるから電着パターン１３の変形が防止できる。
さらには、めっきは電着パターン１３を母型１０から剥
離した後に施してもよい。この場合にもインナーリード
２２先端は連結片２１に連結されているので、インナー
リード２２の変形を極力防止できる。またこのようにす
ると、エレクトロフォーミングの終了後にめっき工程に
移行するので、通常のリードフレームのめっき工程をそ
のまま行うことができ、設備の変更等を要しない利点が
ある、また、電着パターン１３の剥離後にめっきを行う
ので、母型１０と密着していた平坦な面をワイヤボンデ
ィング面に設定できるメリットもある。なおめっきを一
切必要としないリードフレームの場合には当然めっき工
程は省略される。
ナーリード２２先端が連結片２１でつながった状態に形
成するので、電着パターン１３の表面研磨を行う場合こ
の研磨工程の際、電着パターン１３を母型１０から剥離
する際、あるいはその後の取扱い時においてインナーリ
ード２２の変形を極力防止できる。また本実施例では、
めっきをレジストパターン１２を残したまま施すから、
電着パターン１３の変形を防止できると共に、得られる
リードフレームも電着パターン１３（リード）の側面に
めっき層が形成されないので、リード間のマイグレーシ
ョンやめっき皮膜の剥離によるリード間のショートを防
止できる利点がある。なおレジストパターン１２を除去
してから適宜電着パターン１３の厚さを均一にするため
の研磨を行い、その後電着パターン１３にめっきを施し
てもよい。この場合にも母型１０に支持された状態でめ
っきされるから電着パターン１３の変形が防止できる。
さらには、めっきは電着パターン１３を母型１０から剥
離した後に施してもよい。この場合にもインナーリード
２２先端は連結片２１に連結されているので、インナー
リード２２の変形を極力防止できる。またこのようにす
ると、エレクトロフォーミングの終了後にめっき工程に
移行するので、通常のリードフレームのめっき工程をそ
のまま行うことができ、設備の変更等を要しない利点が
ある、また、電着パターン１３の剥離後にめっきを行う
ので、母型１０と密着していた平坦な面をワイヤボンデ
ィング面に設定できるメリットもある。なおめっきを一
切必要としないリードフレームの場合には当然めっき工
程は省略される。
【０００９】図２は第２の実施例を示す。本実施例で
は、レジストパターン１２において、インナーリード形
成用空隙１６先端と連結片形成用空隙部１７との境界部
に他のレジストの部位より高さの低いレジスト部１８を
残すようレジストパターン１２を形成し、めっきを行う
のである。これにより図３のごとく、高さの低いレジス
ト部１８を跨いでインナーリード形成用空隙１６側と連
結片形成用空隙部１７側から電着部がブリッジして接続
され、インナーリード２２先端の連結片２１への連結基
部に薄肉部２３が形成される。このように薄肉部２３が
形成されることにより、インナーリード２２にテープ片
を固着後連結片２１を除去する際、連結片２１の除去が
容易に行える。レジストパターン１２に上記のように高
さの低いレジスト部１８を形成するには次のようにする
とよい。まず図４(a) に示すように、レジストにより高
さの低いレジスト部１８を所定の位置に形成してしま
う。そして図４(b) に示すようにすでに形成されている
高さの低いレジスト部１８を覆ってレジストを塗布し、
パターン焼き付けをし、現像処理をすればよい。
は、レジストパターン１２において、インナーリード形
成用空隙１６先端と連結片形成用空隙部１７との境界部
に他のレジストの部位より高さの低いレジスト部１８を
残すようレジストパターン１２を形成し、めっきを行う
のである。これにより図３のごとく、高さの低いレジス
ト部１８を跨いでインナーリード形成用空隙１６側と連
結片形成用空隙部１７側から電着部がブリッジして接続
され、インナーリード２２先端の連結片２１への連結基
部に薄肉部２３が形成される。このように薄肉部２３が
形成されることにより、インナーリード２２にテープ片
を固着後連結片２１を除去する際、連結片２１の除去が
容易に行える。レジストパターン１２に上記のように高
さの低いレジスト部１８を形成するには次のようにする
とよい。まず図４(a) に示すように、レジストにより高
さの低いレジスト部１８を所定の位置に形成してしま
う。そして図４(b) に示すようにすでに形成されている
高さの低いレジスト部１８を覆ってレジストを塗布し、
パターン焼き付けをし、現像処理をすればよい。
【００１０】図５はさらに他の実施例を示す。本実施例
ではレジストパターン１２において、インナーリード形
成用空隙１６の断面形状が図示のように母型１０側が幅
広となるよう断面台形状に形成している。これにより該
インナーリード形成用空隙１６内に成長するインナーリ
ード２２の断面形状が台形状となって、前記したように
母型１０側に密着する側をボンディング面にすると広い
ボンディングエリアを確保できる。インナーリード形成
用空隙１６を上記のように断面が台形状となるようにす
るには次のようにするとよい。すなわちネガ型レジスト
の感光の際、通常よりも弱めの光により感光させること
により、図示のように内部が表面よりも弱く感光される
ことによって、感光の程度に傾斜ができ、現像すると上
記のようにテーパ面とすることができる。１５はマスク
である。インナーリード形成用空隙１６の断面形状を断
面が逆台形状となるようにするには、上記とは逆に強め
に感光処理をするようにするとよい。この場合には、電
着パターン１３の研磨面側をボンディング面にすること
で広いボンディングエリアを確保できる。なお、インナ
ーリード２２の連結片２１への接続基部を幅狭になるよ
うに形成して連結片２１を容易に除去できるようにする
こともできる。
ではレジストパターン１２において、インナーリード形
成用空隙１６の断面形状が図示のように母型１０側が幅
広となるよう断面台形状に形成している。これにより該
インナーリード形成用空隙１６内に成長するインナーリ
ード２２の断面形状が台形状となって、前記したように
母型１０側に密着する側をボンディング面にすると広い
ボンディングエリアを確保できる。インナーリード形成
用空隙１６を上記のように断面が台形状となるようにす
るには次のようにするとよい。すなわちネガ型レジスト
の感光の際、通常よりも弱めの光により感光させること
により、図示のように内部が表面よりも弱く感光される
ことによって、感光の程度に傾斜ができ、現像すると上
記のようにテーパ面とすることができる。１５はマスク
である。インナーリード形成用空隙１６の断面形状を断
面が逆台形状となるようにするには、上記とは逆に強め
に感光処理をするようにするとよい。この場合には、電
着パターン１３の研磨面側をボンディング面にすること
で広いボンディングエリアを確保できる。なお、インナ
ーリード２２の連結片２１への接続基部を幅狭になるよ
うに形成して連結片２１を容易に除去できるようにする
こともできる。
【００１１】上記各実施例において、連結片２１を形成
することは、母型１０上に電着する電着パターン１３の
厚さを均一にする作用も呈する。すなわちインナーリー
ド２２はステージ等に比して幅狭であることから、電着
パターン１３を形成するめっきの際、電流密度が高くな
ってめっき皮膜が他の部位よりも厚く付きやすいのであ
るが、連結片２１を形成するようにすることで、連結片
２１の部位が捨てランド的に作用してインナーリード２
２先端への電流密度の集中を回避し、もって電着パター
ン１３の厚さの均一化が行え、めっきにより発生する応
力を低減させることができ、インナーリード２２のばら
けが防止できる。
することは、母型１０上に電着する電着パターン１３の
厚さを均一にする作用も呈する。すなわちインナーリー
ド２２はステージ等に比して幅狭であることから、電着
パターン１３を形成するめっきの際、電流密度が高くな
ってめっき皮膜が他の部位よりも厚く付きやすいのであ
るが、連結片２１を形成するようにすることで、連結片
２１の部位が捨てランド的に作用してインナーリード２
２先端への電流密度の集中を回避し、もって電着パター
ン１３の厚さの均一化が行え、めっきにより発生する応
力を低減させることができ、インナーリード２２のばら
けが防止できる。
【００１２】図６はさらに他の実施例を示す。本実施例
では、ステージを有するリードフレームの製造例を示す
もので、電着パターン１３のインナーリード２２先端が
ステージ２４を含む面積の広い連結片２５に連結するよ
うに、電着を行うようにするのである。上記のようにイ
ンナーリード２２先端を連結片２５につなげた状態に
て、上記と同様にして、電着パターン１３を母型から剥
離する工程、めっき工程、インナーリード２２をテープ
片で固定する工程、プレス加工によりインナーリード２
２先端、ステージサポートバーおよびステージ２４を形
成する工程を行ってリードフレームに完成される。本実
施例でも、インナーリード２２は連結片２５に連結され
た状態にて、母型１０からの剥離工程、めっき工程等を
経るので、インナーリード２２の変形を防止できる。
では、ステージを有するリードフレームの製造例を示す
もので、電着パターン１３のインナーリード２２先端が
ステージ２４を含む面積の広い連結片２５に連結するよ
うに、電着を行うようにするのである。上記のようにイ
ンナーリード２２先端を連結片２５につなげた状態に
て、上記と同様にして、電着パターン１３を母型から剥
離する工程、めっき工程、インナーリード２２をテープ
片で固定する工程、プレス加工によりインナーリード２
２先端、ステージサポートバーおよびステージ２４を形
成する工程を行ってリードフレームに完成される。本実
施例でも、インナーリード２２は連結片２５に連結され
た状態にて、母型１０からの剥離工程、めっき工程等を
経るので、インナーリード２２の変形を防止できる。
【００１３】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１４】
【発明の効果】本発明によれば、電着パターンをインナ
ーリード先端が連結片に連結するよう形成するので、エ
レクトロフォーミング工程時やその後のめっき工程等で
のインナーリードの変形を防止できる。
ーリード先端が連結片に連結するよう形成するので、エ
レクトロフォーミング工程時やその後のめっき工程等で
のインナーリードの変形を防止できる。
【図面の簡単な説明】
【図１】第１の実施例を示した工程図である。
【図２】レジストパターンの他の実施例を示す説明図で
ある。
ある。
【図３】インナーリードと連結片の接続基部に薄肉部を
形成した例の説明図である。
形成した例の説明図である。
【図４】図２のレジストパターンを形成する一例を示す
説明図である。
説明図である。
【図５】インナーリード形成用空隙部の一断面例を示す
説明図である。
説明図である。
【図６】連結片の他の実施例を示す断面図である。
【図７】従来例を示す工程図である。
【符号の説明】 １０ 母型 １１ レジスト １２ レジストパターン １３ 電着パターン １４ めっき層 １５ マスク １６ インナーリード形成用空隙 １７ 連結片形成用空隙部 １８ レジスト部 ２１ 連結片 ２２ インナーリード ２３ 薄肉部
【手続補正書】
【提出日】平成５年１２月６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 リードフレームの製造方法
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレームの製造方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体装置用のリードフレームは一般的
には金属材をプレス加工あるいはエッチング加工して形
成される。しかしながらプレス加工、エッチング加工い
ずれも抜き幅は材厚程度で加工限界があり、一定材厚で
ファインなパターンの形成には限界がある。一方エレク
トロフォーミング（電鋳）によりリードフレームを製造
することが知られている（特公昭48-39867号）。このエ
レクトロフォーミング工程は図７に示すように、導電性
材料（ステンレススチールなど）からなる母型１０にレ
ジスト１１を塗布あるいは貼着し（同図ａ）、パターン
焼き付けをし（同図ｂ）、現像してレジストパターン１
２を形成し（同図ｃ）、このレジストパターン１２をマ
スクとして母型１０上にめっきによる電着パターン１３
を形成し（同図ｄ）、レジストパターン１２を除去し、
さらに電着パターン１３を母型１０から剥離するもので
ある（同図ｅ）。次いで必要なめっきが施されてリード
フレームが製造される。なお母型１０上のレジストパタ
ーン１２を除去した後、電着パターン１３の厚さを均一
にするために表面研磨を行う場合もある。このエレクト
ロフォーミング工程によると、断面が矩形で、かつ極め
て微細なパターンを有するリードフレームを精度よく製
造できる。
には金属材をプレス加工あるいはエッチング加工して形
成される。しかしながらプレス加工、エッチング加工い
ずれも抜き幅は材厚程度で加工限界があり、一定材厚で
ファインなパターンの形成には限界がある。一方エレク
トロフォーミング（電鋳）によりリードフレームを製造
することが知られている（特公昭48-39867号）。このエ
レクトロフォーミング工程は図７に示すように、導電性
材料（ステンレススチールなど）からなる母型１０にレ
ジスト１１を塗布あるいは貼着し（同図ａ）、パターン
焼き付けをし（同図ｂ）、現像してレジストパターン１
２を形成し（同図ｃ）、このレジストパターン１２をマ
スクとして母型１０上にめっきによる電着パターン１３
を形成し（同図ｄ）、レジストパターン１２を除去し、
さらに電着パターン１３を母型１０から剥離するもので
ある（同図ｅ）。次いで必要なめっきが施されてリード
フレームが製造される。なお母型１０上のレジストパタ
ーン１２を除去した後、電着パターン１３の厚さを均一
にするために表面研磨を行う場合もある。このエレクト
ロフォーミング工程によると、断面が矩形で、かつ極め
て微細なパターンを有するリードフレームを精度よく製
造できる。
【０００３】
【発明が解決しようとする課題】上記リードフレームの
製造にて問題となるのは、エレクトロフォーミング工程
における電着パターン１３を母型１０から剥離する際の
電着パターン１３の変形の問題である。まためっき工程
等、エレクトロフォーミング以後の工程での変形の問題
である。さらに電着パターン１３の研磨を行う場合に
は、この研磨工程時に電着パターン１３が変形しやすい
という問題もある。これらの変形はパターンが微細にな
る程顕著になる。またインナーリードのパターンがファ
インになればなる程、前記マスクとしてのレジストパタ
ーン１２もファインになり、このレジストパターン１２
の幅狭な空隙内にめっきにより電着部を盛り上げていく
ことになる。ところでエレクトロフォーミングの際には
陰極反応によって水素が発生する。上記のようにレジス
トパターン１２が幅狭であると、めっき液の流れが悪い
こともあって、上記発生した水素が小泡状となってレジ
ストパターン１２内壁に付着し、このためめっき皮膜が
形成されず、電着パターン１３にピット（小孔）が生じ
たりしてめっき厚にばらつきが生じる問題点がある。
製造にて問題となるのは、エレクトロフォーミング工程
における電着パターン１３を母型１０から剥離する際の
電着パターン１３の変形の問題である。まためっき工程
等、エレクトロフォーミング以後の工程での変形の問題
である。さらに電着パターン１３の研磨を行う場合に
は、この研磨工程時に電着パターン１３が変形しやすい
という問題もある。これらの変形はパターンが微細にな
る程顕著になる。またインナーリードのパターンがファ
インになればなる程、前記マスクとしてのレジストパタ
ーン１２もファインになり、このレジストパターン１２
の幅狭な空隙内にめっきにより電着部を盛り上げていく
ことになる。ところでエレクトロフォーミングの際には
陰極反応によって水素が発生する。上記のようにレジス
トパターン１２が幅狭であると、めっき液の流れが悪い
こともあって、上記発生した水素が小泡状となってレジ
ストパターン１２内壁に付着し、このためめっき皮膜が
形成されず、電着パターン１３にピット（小孔）が生じ
たりしてめっき厚にばらつきが生じる問題点がある。
【０００４】本発明は上記問題点を解決すべくなされた
ものであり、その目的とするところは、エレクトロフォ
ーミング工程およびめっき工程等のエレクトロフォーミ
ング以後の工程において電着パターンを変形させること
がなく、さらにはめっきの電着性に優れるリードフレー
ムの製造方法を提供するにある。
ものであり、その目的とするところは、エレクトロフォ
ーミング工程およびめっき工程等のエレクトロフォーミ
ング以後の工程において電着パターンを変形させること
がなく、さらにはめっきの電着性に優れるリードフレー
ムの製造方法を提供するにある。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、母型上にレジス
トにより所定のパターンを形成し、該レジストパターン
間の間隙内にめっきにより電着部を盛り上げ、該電着パ
ターンを母型上から剥離して形成するリードフレームの
製造方法において、前記母型上に形成する前記レジスト
のパターンを、複数本のインナーリード形成用空隙先端
を連絡する空隙部を含むように形成し、該空隙部内にも
電着部を盛り上げて、前記電着パターンを、インナーリ
ード先端が連結片によりつながった形状に形成し、イン
ナーリード先端が連結片によりつながった形状のまま電
着パターンを母型上から剥離することを特徴としてい
る。電着パターン剥離後、インナーリード先端が連結片
によりつながった形状のままめっき工程を含む必要な工
程を行い、しかる後連結片を除去、分離するようにする
と好適である。
するため次の構成を備える。すなわち、母型上にレジス
トにより所定のパターンを形成し、該レジストパターン
間の間隙内にめっきにより電着部を盛り上げ、該電着パ
ターンを母型上から剥離して形成するリードフレームの
製造方法において、前記母型上に形成する前記レジスト
のパターンを、複数本のインナーリード形成用空隙先端
を連絡する空隙部を含むように形成し、該空隙部内にも
電着部を盛り上げて、前記電着パターンを、インナーリ
ード先端が連結片によりつながった形状に形成し、イン
ナーリード先端が連結片によりつながった形状のまま電
着パターンを母型上から剥離することを特徴としてい
る。電着パターン剥離後、インナーリード先端が連結片
によりつながった形状のままめっき工程を含む必要な工
程を行い、しかる後連結片を除去、分離するようにする
と好適である。
【０００６】
【作用】請求項１、２によれば、電着パターンをインナ
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。また
エレクトロフォーミング工程で電着パターンの研磨を行
う場合にあっても、インナーリードの先端が連結片でつ
ながっているので変形を極力防止できる。またレジスト
パターンを、複数本のインナーリード形成用空隙先端を
連絡する空隙部を含むように形成したので、めっき液の
流れが可及的にスムーズになり、これにより陰極反応で
発生した水素がレジストパターン内壁に付着せず、電着
パターンのピットの発生を防止できる。
ーリード先端が連結片に連結するよう形成するので、電
着パターンを母型から剥離する際、およびその後のめっ
き工程等でのインナーリードの変形を防止できる。また
エレクトロフォーミング工程で電着パターンの研磨を行
う場合にあっても、インナーリードの先端が連結片でつ
ながっているので変形を極力防止できる。またレジスト
パターンを、複数本のインナーリード形成用空隙先端を
連絡する空隙部を含むように形成したので、めっき液の
流れが可及的にスムーズになり、これにより陰極反応で
発生した水素がレジストパターン内壁に付着せず、電着
パターンのピットの発生を防止できる。
【０００７】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図１は第１の実施例を示す。図
１（ａ）、（ｂ）、（ｃ）、（ｄ）の電着工程は図７の
従来の電着工程と同じであるので、説明は省略する。電
着パターン１３は厚さを均一化するために適宜研磨され
る。また電着パターン１３は同図（ｈ）に示すように、
インナーリード２２の先端が連結片２１によりつながっ
た状態のパターンに形成する。この連結片２１を形成す
るには、レジストパターン１２において複数本のインナ
ーリード形成用空隙先端を連絡する空隙部を形成し、該
空隙部内にも電着部を盛り上げて連結片２１に形成する
のである。本実施例では次に、レジストパターン１２を
残したまま電着パターン１３上に銀等の必要なめっきを
施し、めっき層１４を形成する（同図ｅ）。次いでレジ
ストパターン１２を除去し（同図ｆ）、最後に電着パタ
ーン１３を母型１０から剥離してリードフレームに完成
される（同図ｇ）。その後、ステージをインナーリード
面よりも低い位置にするために、ステージサポートバー
に段差をつける、デプレス加工をし、さらにインナーリ
ード２２をばらけ防止等のためテープ片（図示せず）等
で固定した後、連結片２１が切断、除去される。上記の
デプレス加工、テープ片の固定、連結片２１の切断、除
去はこの順でなくともよく、リードフレームの形状等に
応じて変更できる。
づいて詳細に説明する。図１は第１の実施例を示す。図
１（ａ）、（ｂ）、（ｃ）、（ｄ）の電着工程は図７の
従来の電着工程と同じであるので、説明は省略する。電
着パターン１３は厚さを均一化するために適宜研磨され
る。また電着パターン１３は同図（ｈ）に示すように、
インナーリード２２の先端が連結片２１によりつながっ
た状態のパターンに形成する。この連結片２１を形成す
るには、レジストパターン１２において複数本のインナ
ーリード形成用空隙先端を連絡する空隙部を形成し、該
空隙部内にも電着部を盛り上げて連結片２１に形成する
のである。本実施例では次に、レジストパターン１２を
残したまま電着パターン１３上に銀等の必要なめっきを
施し、めっき層１４を形成する（同図ｅ）。次いでレジ
ストパターン１２を除去し（同図ｆ）、最後に電着パタ
ーン１３を母型１０から剥離してリードフレームに完成
される（同図ｇ）。その後、ステージをインナーリード
面よりも低い位置にするために、ステージサポートバー
に段差をつける、デプレス加工をし、さらにインナーリ
ード２２をばらけ防止等のためテープ片（図示せず）等
で固定した後、連結片２１が切断、除去される。上記の
デプレス加工、テープ片の固定、連結片２１の切断、除
去はこの順でなくともよく、リードフレームの形状等に
応じて変更できる。
【０００８】本実施例では、電着パターン１３を、イン
ナーリード２２先端が連結片２１でつながった状態に形
成するので、電着パターン１３の表面研磨を行う場合こ
の研磨工程の際、電着パターン１３を母型１０から剥離
する際、あるいはその後の取扱い時においてインナーリ
ード２２の変形を極力防止できる。また本実施例では、
めっきをレジストパターン１２を残したまま施すから、
電着パターン１３の変形を防止できると共に、得られる
リードフレームも電着パターン１３（リード）の側面に
めっき層が形成されないので、リード間のマイグレーシ
ョンやめっき皮膜の剥離によるリード間のショートを防
止できる利点がある。なおレジストパターン１２を除去
してから適宜電着パターン１３の厚さを均一にするため
の研磨を行い、その後電着パターン１３にめっきを施し
てもよい。この場合にも母型１０に支持された状態でめ
っきされるから電着パターン１３の変形が防止できる。
さらには、めっきは電着パターン１３を母型１０から剥
離した後に施してもよい。この場合にもインナーリード
２２先端は連結片２１に連結されているので、インナー
リード２２の変形を極力防止できる。またこのようにす
ると、エレクトロフォーミングの終了後にめっき工程に
移行するので、通常のリードフレームのめっき工程をそ
のまま行うことができ、設備の変更等を要しない利点が
ある、また、電着パターン１３の剥離後にめっきを行う
ので、母型１０と密着していた平坦な面をワイヤボンデ
ィング面に設定できるメリットもある。なおめっきを一
切必要としないリードフレームの場合には当然めっき工
程は省略される。
ナーリード２２先端が連結片２１でつながった状態に形
成するので、電着パターン１３の表面研磨を行う場合こ
の研磨工程の際、電着パターン１３を母型１０から剥離
する際、あるいはその後の取扱い時においてインナーリ
ード２２の変形を極力防止できる。また本実施例では、
めっきをレジストパターン１２を残したまま施すから、
電着パターン１３の変形を防止できると共に、得られる
リードフレームも電着パターン１３（リード）の側面に
めっき層が形成されないので、リード間のマイグレーシ
ョンやめっき皮膜の剥離によるリード間のショートを防
止できる利点がある。なおレジストパターン１２を除去
してから適宜電着パターン１３の厚さを均一にするため
の研磨を行い、その後電着パターン１３にめっきを施し
てもよい。この場合にも母型１０に支持された状態でめ
っきされるから電着パターン１３の変形が防止できる。
さらには、めっきは電着パターン１３を母型１０から剥
離した後に施してもよい。この場合にもインナーリード
２２先端は連結片２１に連結されているので、インナー
リード２２の変形を極力防止できる。またこのようにす
ると、エレクトロフォーミングの終了後にめっき工程に
移行するので、通常のリードフレームのめっき工程をそ
のまま行うことができ、設備の変更等を要しない利点が
ある、また、電着パターン１３の剥離後にめっきを行う
ので、母型１０と密着していた平坦な面をワイヤボンデ
ィング面に設定できるメリットもある。なおめっきを一
切必要としないリードフレームの場合には当然めっき工
程は省略される。
【０００９】図２は第２の実施例を示す。本実施例で
は、レジストパターン１２において、インナーリード形
成用空隙１６先端と連結片形成用空隙部１７との境界部
に他のレジストの部位より高さの低いレジスト部１８を
残すようレジストパターン１２を形成し、めっきを行う
のである。これにより図３のごとく、高さの低いレジス
ト部１８を跨いでインナーリード形成用空隙１６側と連
結片形成用空隙部１７側から電着部がブリッジして接続
され、インナーリード２２先端の連結片２１への連結基
部に薄肉部２３が形成される。このように薄肉部２３が
形成されることにより、インナーリード２２にテープ片
を固着後連結片２１を除去する際、連結片２１の除去が
容易に行える。レジストパターン１２に上記のように高
さの低いレジスト部１８を形成するには次のようにする
とよい。まず図４(a) に示すように、レジストにより高
さの低いレジスト部１８を所定の位置に形成してしま
う。そして図４(b) に示すようにすでに形成されている
高さの低いレジスト部１８を覆ってレジストを塗布し、
パターン焼き付けをし、現像処理をすればよい。
は、レジストパターン１２において、インナーリード形
成用空隙１６先端と連結片形成用空隙部１７との境界部
に他のレジストの部位より高さの低いレジスト部１８を
残すようレジストパターン１２を形成し、めっきを行う
のである。これにより図３のごとく、高さの低いレジス
ト部１８を跨いでインナーリード形成用空隙１６側と連
結片形成用空隙部１７側から電着部がブリッジして接続
され、インナーリード２２先端の連結片２１への連結基
部に薄肉部２３が形成される。このように薄肉部２３が
形成されることにより、インナーリード２２にテープ片
を固着後連結片２１を除去する際、連結片２１の除去が
容易に行える。レジストパターン１２に上記のように高
さの低いレジスト部１８を形成するには次のようにする
とよい。まず図４(a) に示すように、レジストにより高
さの低いレジスト部１８を所定の位置に形成してしま
う。そして図４(b) に示すようにすでに形成されている
高さの低いレジスト部１８を覆ってレジストを塗布し、
パターン焼き付けをし、現像処理をすればよい。
【００１０】図５はさらに他の実施例を示す。本実施例
ではレジストパターン１２において、インナーリード形
成用空隙１６の断面形状が図示のように母型１０側が幅
広となるよう断面台形状に形成している。これにより該
インナーリード形成用空隙１６内に成長するインナーリ
ード２２の断面形状が台形状となって、前記したように
母型１０側に密着する側をボンディング面にすると広い
ボンディングエリアを確保できる。インナーリード形成
用空隙１６を上記のように断面が台形状となるようにす
るには次のようにするとよい。すなわちネガ型レジスト
の感光の際、通常よりも弱めの光により感光させること
により、図示のように内部が表面よりも弱く感光される
ことによって、感光の程度に傾斜ができ、現像すると上
記のようにテーパ面とすることができる。１５はマスク
である。インナーリード形成用空隙１６の断面形状を断
面が逆台形状となるようにするには、上記とは逆に強め
に感光処理をするようにするとよい。この場合には、電
着パターン１３の研磨面側をボンディング面にすること
で広いボンディングエリアを確保できる。なお、インナ
ーリード２２の連結片２１への接続基部を幅狭になるよ
うに形成して連結片２１を容易に除去できるようにする
こともできる。
ではレジストパターン１２において、インナーリード形
成用空隙１６の断面形状が図示のように母型１０側が幅
広となるよう断面台形状に形成している。これにより該
インナーリード形成用空隙１６内に成長するインナーリ
ード２２の断面形状が台形状となって、前記したように
母型１０側に密着する側をボンディング面にすると広い
ボンディングエリアを確保できる。インナーリード形成
用空隙１６を上記のように断面が台形状となるようにす
るには次のようにするとよい。すなわちネガ型レジスト
の感光の際、通常よりも弱めの光により感光させること
により、図示のように内部が表面よりも弱く感光される
ことによって、感光の程度に傾斜ができ、現像すると上
記のようにテーパ面とすることができる。１５はマスク
である。インナーリード形成用空隙１６の断面形状を断
面が逆台形状となるようにするには、上記とは逆に強め
に感光処理をするようにするとよい。この場合には、電
着パターン１３の研磨面側をボンディング面にすること
で広いボンディングエリアを確保できる。なお、インナ
ーリード２２の連結片２１への接続基部を幅狭になるよ
うに形成して連結片２１を容易に除去できるようにする
こともできる。
【００１１】図６はさらに他の実施例を示す。本実施例
では、ステージを有するリードフレームの製造例を示す
もので、電着パターン１３のインナーリード２２先端が
ステージ２４を含む面積の広い連結片２５に連結するよ
うに、電着を行うようにするのである。上記のようにイ
ンナーリード２２先端を連結片２５につなげた状態に
て、上記と同様にして、電着パターン１３を母型から剥
離する工程、めっき工程、インナーリード２２をテープ
片で固定する工程、プレス加工によりインナーリード２
２先端、ステージサポートバーおよびステージ２４を形
成する工程を行ってリードフレームに完成される。本実
施例でも、インナーリード２２は連結片２５に連結され
た状態にて、母型１０からの剥離工程、めっき工程等を
経るので、インナーリード２２の変形を防止できる。
では、ステージを有するリードフレームの製造例を示す
もので、電着パターン１３のインナーリード２２先端が
ステージ２４を含む面積の広い連結片２５に連結するよ
うに、電着を行うようにするのである。上記のようにイ
ンナーリード２２先端を連結片２５につなげた状態に
て、上記と同様にして、電着パターン１３を母型から剥
離する工程、めっき工程、インナーリード２２をテープ
片で固定する工程、プレス加工によりインナーリード２
２先端、ステージサポートバーおよびステージ２４を形
成する工程を行ってリードフレームに完成される。本実
施例でも、インナーリード２２は連結片２５に連結され
た状態にて、母型１０からの剥離工程、めっき工程等を
経るので、インナーリード２２の変形を防止できる。
【００１２】上記各実施例において、連結片２１、２５
を形成することは、母型１０上に電着する電着パターン
１３の厚さを均一にする作用も呈する。すなわちインナ
ーリード２２はステージ等に比して幅狭であることか
ら、電着パターン１３を形成するめっきの際、電流密度
が高くなってめっき皮膜が他の部位よりも厚く付きやす
いのであるが、連結片２１、２５を形成するようにする
ことで、連結片２１、２５の部位が捨てランド的に作用
してインナーリード２２先端への電流密度の集中を回避
し、もって電着パターン１３の厚さの均一化が行え、め
っきにより発生する応力を低減させることができ、イン
ナーリード２２のばらけが防止できる。また上記各実施
例においてレジストパターンを、複数本のインナーリー
ド形成用空隙先端を連絡する空隙部を含むように形成し
たので、めっき液の流れが可及的にスムーズになり、こ
れにより陰極反応で発生した水素がレジストパターン内
壁に付着せず、電着パターンのピットの発生を防止でき
る。
を形成することは、母型１０上に電着する電着パターン
１３の厚さを均一にする作用も呈する。すなわちインナ
ーリード２２はステージ等に比して幅狭であることか
ら、電着パターン１３を形成するめっきの際、電流密度
が高くなってめっき皮膜が他の部位よりも厚く付きやす
いのであるが、連結片２１、２５を形成するようにする
ことで、連結片２１、２５の部位が捨てランド的に作用
してインナーリード２２先端への電流密度の集中を回避
し、もって電着パターン１３の厚さの均一化が行え、め
っきにより発生する応力を低減させることができ、イン
ナーリード２２のばらけが防止できる。また上記各実施
例においてレジストパターンを、複数本のインナーリー
ド形成用空隙先端を連絡する空隙部を含むように形成し
たので、めっき液の流れが可及的にスムーズになり、こ
れにより陰極反応で発生した水素がレジストパターン内
壁に付着せず、電着パターンのピットの発生を防止でき
る。
【００１３】以上本発明につき好適な実施例を挙げて種
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
々説明したが、本発明はこの実施例に限定されるもので
はなく、発明の精神を逸脱しない範囲内で多くの改変を
施し得るのはもちろんである。
【００１４】
【発明の効果】本発明によれば、電着パターンをインナ
ーリード先端が連結片に連結するよう形成するので、エ
レクトロフォーミング工程時やその後のめっき工程等で
のインナーリードの変形を防止できる。またレジストパ
ターンを、複数本のインナーリード形成用空隙先端を連
絡する空隙部を含むように形成したので、めっき液の流
れが可及的にスムーズになり、これにより陰極反応で発
生した水素がレジストパターン内壁に付着せず、電着パ
ターンのピットの発生を防止できる。
ーリード先端が連結片に連結するよう形成するので、エ
レクトロフォーミング工程時やその後のめっき工程等で
のインナーリードの変形を防止できる。またレジストパ
ターンを、複数本のインナーリード形成用空隙先端を連
絡する空隙部を含むように形成したので、めっき液の流
れが可及的にスムーズになり、これにより陰極反応で発
生した水素がレジストパターン内壁に付着せず、電着パ
ターンのピットの発生を防止できる。
【図面の簡単な説明】
【図１】第１の実施例を示した工程図である。
【図２】レジストパターンの他の実施例を示す説明図で
ある。
ある。
【図３】インナーリードと連結片の接続基部に薄肉部を
形成した例の説明図である。
形成した例の説明図である。
【図４】図２のレジストパターンを形成する一例を示す
説明図である。
説明図である。
【図５】インナーリード形成用空隙部の一断面例を示す
説明図である。
説明図である。
【図６】連結片の他の実施例を示す断面図である。
【図７】従来例を示す工程図である。
【符号の説明】 １０ 母型 １１ レジスト １２ レジストパターン １３ 電着パターン １４ めっき層 １５ マスク １６ インナーリード形成用空隙 １７ 連結片形成用空隙部 １８ レジスト部 ２１ 連結片 ２２ インナーリード ２３ 薄肉部 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１２月７日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
フロントページの続き (72)発明者 若林 信一 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内
Claims (2)
- 【請求項１】 母型上にレジストにより所定のパターン
を形成し、該レジストパターン間の間隙内にめっきによ
り電着部を盛り上げ、該電着パターンを母型上から剥離
して形成するリードフレームの製造方法において、 前記母型上に形成する前記レジストのパターンを、複数
本のインナーリード形成用空隙先端を連絡する空隙部を
含むように形成し、 該空隙部内にも電着部を盛り上げて、前記電着パターン
を、インナーリード先端が連結片によりつながった形状
に形成し、 インナーリード先端が連結片によりつながった形状のま
ま電着パターンを母型上から剥離することを特徴とする
リードフレームの製造方法。 - 【請求項２】 電着パターン剥離後、インナーリード先
端が連結片によりつながった形状のままめっき工程を含
む必要な工程を行い、しかる後連結片を除去、分離する
ことを特徴とする請求項１記載のリードフレームの製造
方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357014A JPH06196603A (ja) | 1992-12-23 | 1992-12-23 | リードフレームの製造方法 |
| EP93310404A EP0604205B1 (en) | 1992-12-23 | 1993-12-22 | Method of manufacturing a lead frame |
| DE69323978T DE69323978T2 (de) | 1992-12-23 | 1993-12-22 | Herstellungsverfahren eines Leiterrahmens |
| EP97102060A EP0778618A3 (en) | 1992-12-23 | 1993-12-22 | Lead frame and method for manufacturing it |
| KR1019930029206A KR970007130B1 (ko) | 1992-12-23 | 1993-12-23 | 리드프레임의 제조방법 |
| US08/172,286 US5643433A (en) | 1992-12-23 | 1993-12-23 | Lead frame and method for manufacturing same |
| US08/463,961 US5656855A (en) | 1992-12-23 | 1995-06-05 | Lead frame and method for manufacturing same |
| US08/761,360 US5909053A (en) | 1992-12-23 | 1996-12-09 | Lead frame and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357014A JPH06196603A (ja) | 1992-12-23 | 1992-12-23 | リードフレームの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196603A true JPH06196603A (ja) | 1994-07-15 |
Family
ID=18451935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4357014A Pending JPH06196603A (ja) | 1992-12-23 | 1992-12-23 | リードフレームの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US5643433A (ja) |
| EP (2) | EP0778618A3 (ja) |
| JP (1) | JPH06196603A (ja) |
| KR (1) | KR970007130B1 (ja) |
| DE (1) | DE69323978T2 (ja) |
Families Citing this family (108)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995024732A1 (en) * | 1994-03-09 | 1995-09-14 | National Semiconductor Corporation | A molded lead frame and method of making same |
| JP3027954B2 (ja) * | 1997-04-17 | 2000-04-04 | 日本電気株式会社 | 集積回路装置、その製造方法 |
| US6143396A (en) * | 1997-05-01 | 2000-11-07 | Texas Instruments Incorporated | System and method for reinforcing a bond pad |
| JP3085278B2 (ja) * | 1998-05-01 | 2000-09-04 | 日本電気株式会社 | 半導体装置の製造方法および半導体製造装置 |
| US7112474B1 (en) | 1998-06-24 | 2006-09-26 | Amkor Technology, Inc. | Method of making an integrated circuit package |
| US7030474B1 (en) | 1998-06-24 | 2006-04-18 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6893900B1 (en) | 1998-06-24 | 2005-05-17 | Amkor Technology, Inc. | Method of making an integrated circuit package |
| US7005326B1 (en) | 1998-06-24 | 2006-02-28 | Amkor Technology, Inc. | Method of making an integrated circuit package |
| US7332375B1 (en) | 1998-06-24 | 2008-02-19 | Amkor Technology, Inc. | Method of making an integrated circuit package |
| US7071541B1 (en) | 1998-06-24 | 2006-07-04 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6075283A (en) * | 1998-07-06 | 2000-06-13 | Micron Technology, Inc. | Downset lead frame for semiconductor packages |
| JP2000164788A (ja) | 1998-11-20 | 2000-06-16 | Anam Semiconductor Inc | 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法 |
| JP3461332B2 (ja) * | 1999-09-10 | 2003-10-27 | 松下電器産業株式会社 | リードフレーム及びそれを用いた樹脂パッケージと光電子装置 |
| KR20010036142A (ko) * | 1999-10-06 | 2001-05-07 | 윤종용 | 다층 리드를 갖는 반도체 칩 패키지 |
| KR20010037247A (ko) | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100403142B1 (ko) | 1999-10-15 | 2003-10-30 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
| US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
| KR100583494B1 (ko) | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| JP2002016181A (ja) * | 2000-04-25 | 2002-01-18 | Torex Semiconductor Ltd | 半導体装置、その製造方法、及び電着フレーム |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| KR20020058209A (ko) | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
| US6967395B1 (en) | 2001-03-20 | 2005-11-22 | Amkor Technology, Inc. | Mounting for a package containing a chip |
| KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US7045883B1 (en) | 2001-04-04 | 2006-05-16 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
| US7064009B1 (en) | 2001-04-04 | 2006-06-20 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package and method of making same |
| JP2003017645A (ja) * | 2001-07-03 | 2003-01-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| DE10134979A1 (de) * | 2001-07-24 | 2002-10-17 | Infineon Technologies Ag | Elektronisches Bauteil mit wenigstens einem Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US6720786B2 (en) | 2001-07-25 | 2004-04-13 | Integrated Device Technology, Inc. | Lead formation, assembly strip test, and singulation system |
| MY130826A (en) * | 2001-07-25 | 2007-07-31 | Integrated Device Tech | Lead formation, assembly strip test, and singulation method and system |
| US7485952B1 (en) | 2001-09-19 | 2009-02-03 | Amkor Technology, Inc. | Drop resistant bumpers for fully molded memory cards |
| US6900527B1 (en) | 2001-09-19 | 2005-05-31 | Amkor Technology, Inc. | Lead-frame method and assembly for interconnecting circuits within a circuit module |
| US6630726B1 (en) | 2001-11-07 | 2003-10-07 | Amkor Technology, Inc. | Power semiconductor package with strap |
| KR20030070657A (ko) * | 2002-02-26 | 2003-09-02 | 주식회사 하이닉스반도체 | 리드프레임 및 이를 이용한 반도체 패키지의 제조 방법 |
| US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
| US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US7361533B1 (en) | 2002-11-08 | 2008-04-22 | Amkor Technology, Inc. | Stacked embedded leadframe |
| US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
| US7190062B1 (en) | 2004-06-15 | 2007-03-13 | Amkor Technology, Inc. | Embedded leadframe semiconductor package |
| US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
| US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
| US7001799B1 (en) | 2003-03-13 | 2006-02-21 | Amkor Technology, Inc. | Method of making a leadframe for semiconductor devices |
| US7245007B1 (en) | 2003-09-18 | 2007-07-17 | Amkor Technology, Inc. | Exposed lead interposer leadframe package |
| US6921967B2 (en) | 2003-09-24 | 2005-07-26 | Amkor Technology, Inc. | Reinforced die pad support structure |
| US7138707B1 (en) | 2003-10-21 | 2006-11-21 | Amkor Technology, Inc. | Semiconductor package including leads and conductive posts for providing increased functionality |
| US7144517B1 (en) | 2003-11-07 | 2006-12-05 | Amkor Technology, Inc. | Manufacturing method for leadframe and for semiconductor package using the leadframe |
| US7211879B1 (en) | 2003-11-12 | 2007-05-01 | Amkor Technology, Inc. | Semiconductor package with chamfered corners and method of manufacturing the same |
| US7057268B1 (en) | 2004-01-27 | 2006-06-06 | Amkor Technology, Inc. | Cavity case with clip/plug for use on multi-media card |
| US7091594B1 (en) | 2004-01-28 | 2006-08-15 | Amkor Technology, Inc. | Leadframe type semiconductor package having reduced inductance and its manufacturing method |
| US7202554B1 (en) | 2004-08-19 | 2007-04-10 | Amkor Technology, Inc. | Semiconductor package and its manufacturing method |
| JP2006093238A (ja) * | 2004-09-21 | 2006-04-06 | Fuji Xerox Co Ltd | 半導体集積回路、半導体集積回路配置装置及び方法 |
| US7217991B1 (en) | 2004-10-22 | 2007-05-15 | Amkor Technology, Inc. | Fan-in leadframe semiconductor package |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
| US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| JP2014192222A (ja) * | 2013-03-26 | 2014-10-06 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
| JP6149072B2 (ja) | 2015-07-07 | 2017-06-14 | アオイ電子株式会社 | 半導体装置およびその製造方法 |
| CN114481239B (zh) * | 2022-04-06 | 2022-06-24 | 新恒汇电子股份有限公司 | 避免盲孔电镀的柔性引线框架制备工艺 |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4839867B1 (ja) * | 1969-05-20 | 1973-11-27 | ||
| DE2135488A1 (de) * | 1971-03-23 | 1973-04-19 | Interelectric Ag | Verfahren zum herstellen eines systemtraegers fuer integrierte schaltkreise |
| JPS4839867A (ja) * | 1971-09-22 | 1973-06-12 | ||
| US3971428A (en) * | 1975-10-17 | 1976-07-27 | The United States Of America As Represented By The Secretary Of The Navy | Method for making beam leads |
| US4320412A (en) * | 1977-06-23 | 1982-03-16 | Western Electric Co., Inc. | Composite material for mounting electronic devices |
| US4125441A (en) * | 1978-01-30 | 1978-11-14 | General Dynamics Corporation | Isolated bump circuitry on tape utilizing electroforming |
| JPS55160450A (en) * | 1979-06-01 | 1980-12-13 | Nec Corp | Lead frame for semiconductor device |
| JPS57171681A (en) * | 1981-04-17 | 1982-10-22 | Toshiba Corp | Lead frame and its manufacture |
| JPS57192057A (en) * | 1981-05-22 | 1982-11-26 | Hitachi Ltd | Semiconductor device |
| US4480150A (en) * | 1982-07-12 | 1984-10-30 | Motorola Inc. | Lead frame and method |
| JPS59161850A (ja) * | 1983-03-07 | 1984-09-12 | Hitachi Ltd | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム |
| JPS59222951A (ja) * | 1983-06-02 | 1984-12-14 | Sumitomo Electric Ind Ltd | 半導体装置用リ−ドフレ−ム |
| JPH0612796B2 (ja) * | 1984-06-04 | 1994-02-16 | 株式会社日立製作所 | 半導体装置 |
| JPS6153321A (ja) * | 1984-08-23 | 1986-03-17 | Toshiba Corp | 半導体封止用エポキシ樹脂組成物及びそれを用いた樹脂封止型半導体装置 |
| US4584039A (en) * | 1984-12-26 | 1986-04-22 | Hughes Aircraft Co. | Fine line flexible cable fabrication process |
| JPH0656872B2 (ja) * | 1985-03-14 | 1994-07-27 | 九州日立マクセル株式会社 | 半導体装置のリ−ドフレ−ム |
| JPS622643A (ja) * | 1985-06-28 | 1987-01-08 | Dainippon Printing Co Ltd | 支持体付きリ−ドフレ−ムの製造方法 |
| JPS6331147A (ja) * | 1986-07-24 | 1988-02-09 | Nec Corp | 半導体装置のリ−ドフレ−ム |
| JPH01110754A (ja) * | 1987-10-23 | 1989-04-27 | Nec Corp | 樹脂封止型半導体集積回路装置 |
| JPH01152752A (ja) * | 1987-12-10 | 1989-06-15 | Nec Corp | 半導体装置 |
| JPH01186662A (ja) * | 1988-01-14 | 1989-07-26 | Mitsui High Tec Inc | 半導体装置用リードフレーム |
| JP2528925B2 (ja) * | 1988-01-22 | 1996-08-28 | 株式会社日立製作所 | 半導体装置 |
| US4897508A (en) * | 1988-02-10 | 1990-01-30 | Olin Corporation | Metal electronic package |
| JPH01244653A (ja) * | 1988-03-25 | 1989-09-29 | Nec Corp | 半導体装置 |
| JPH02250364A (ja) * | 1989-03-23 | 1990-10-08 | Toppan Printing Co Ltd | リードフレーム及びその製造方法 |
| JPH0314263A (ja) * | 1989-06-13 | 1991-01-22 | Nec Corp | リードフレームの製造方法 |
| JP2797542B2 (ja) * | 1989-11-06 | 1998-09-17 | ソニー株式会社 | リードフレームの製造方法 |
| US5138431A (en) * | 1990-01-31 | 1992-08-11 | Vlsi Technology, Inc. | Lead and socket structures with reduced self-inductance |
| EP0448266B1 (en) * | 1990-03-23 | 1996-06-05 | Motorola, Inc. | Surface mountable semiconductor device having self loaded solder joints |
| JPH03280565A (ja) * | 1990-03-29 | 1991-12-11 | Nec Corp | 半導体装置 |
| JPH03293756A (ja) * | 1990-04-12 | 1991-12-25 | Mitsubishi Electric Corp | 半導体装置用リードフレーム及びその製造方法 |
| JP2955043B2 (ja) * | 1991-03-09 | 1999-10-04 | 新光電気工業株式会社 | 半導体装置用リードフレームの製造方法 |
| JP2930769B2 (ja) * | 1991-05-08 | 1999-08-03 | アピックヤマダ株式会社 | モールド金型およびリードフレーム |
| JP3085765B2 (ja) * | 1991-12-28 | 2000-09-11 | 新光電気工業株式会社 | リードフレームの製造法 |
| JP3014263U (ja) | 1995-02-02 | 1995-08-08 | カルタス株式会社 | セラミックス遠赤外線風呂ボール用容器 |
| US6163776A (en) * | 1998-03-23 | 2000-12-19 | Software Tree, Inc. | System and method for exchanging data and commands between an object oriented system and relational system |
-
1992
- 1992-12-23 JP JP4357014A patent/JPH06196603A/ja active Pending
-
1993
- 1993-12-22 DE DE69323978T patent/DE69323978T2/de not_active Expired - Fee Related
- 1993-12-22 EP EP97102060A patent/EP0778618A3/en not_active Withdrawn
- 1993-12-22 EP EP93310404A patent/EP0604205B1/en not_active Expired - Lifetime
- 1993-12-23 KR KR1019930029206A patent/KR970007130B1/ko not_active Expired - Fee Related
- 1993-12-23 US US08/172,286 patent/US5643433A/en not_active Expired - Fee Related
-
1995
- 1995-06-05 US US08/463,961 patent/US5656855A/en not_active Expired - Fee Related
-
1996
- 1996-12-09 US US08/761,360 patent/US5909053A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5656855A (en) | 1997-08-12 |
| KR970007130B1 (ko) | 1997-05-02 |
| DE69323978T2 (de) | 1999-08-26 |
| EP0604205A2 (en) | 1994-06-29 |
| EP0778618A3 (en) | 1998-05-13 |
| DE69323978D1 (de) | 1999-04-22 |
| US5643433A (en) | 1997-07-01 |
| EP0604205A3 (ja) | 1994-08-31 |
| US5909053A (en) | 1999-06-01 |
| EP0778618A2 (en) | 1997-06-11 |
| EP0604205B1 (en) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06196603A (ja) | リードフレームの製造方法 | |
| US5364277A (en) | Three-dimensional electroformed circuitry | |
| US4564423A (en) | Permanent mandrel for making bumped tapes and methods of forming | |
| JP3865085B2 (ja) | 電鋳製品の製造方法 | |
| JP3120130B2 (ja) | 印刷用メタルマスク版の製造方法 | |
| JP2003264359A (ja) | 立体回路基体の製造方法 | |
| JP4671255B2 (ja) | 電鋳製メタルマスクの製造方法 | |
| EP0277118B1 (en) | Removable commoning bar | |
| JPS6050349B2 (ja) | リ−ドフレ−ムの製造方法 | |
| JPH01147848A (ja) | Ｉｃ用リードフレームの製造方法 | |
| JP2847746B2 (ja) | パターン金属の製造方法 | |
| JP3136194B2 (ja) | リードフレームの製造方法 | |
| JPS59143071A (ja) | 貴金属メツキ部を有する金属製品の製造法 | |
| JP3438143B2 (ja) | メタルマスクの製造方法 | |
| JPH06196607A (ja) | リードフレームの製造方法 | |
| JPH10323962A (ja) | メッシュ一体型のメタルマスクの製造方法 | |
| JP3477559B2 (ja) | メタルマスクの製造方法 | |
| JP6739462B2 (ja) | 印刷用マスク | |
| JPH07202098A (ja) | リードフレームおよびその製造方法 | |
| JP2884021B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP2024066087A (ja) | メタルマスク及びメタルマスクの製造方法 | |
| JPH06333998A (ja) | Ｔａｂテープの製造方法及びリードフレームの製造方法 | |
| JP2682139B2 (ja) | 半導体集積回路用リードフレームの製造方法 | |
| JP3771229B2 (ja) | インクジェットノズル用のノズル基板の製造方法 | |
| JPS5815882A (ja) | 電気カミソリド−ム刃の製造方法 |