[go: up one dir, main page]

TW201434126A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201434126A
TW201434126A TW102132194A TW102132194A TW201434126A TW 201434126 A TW201434126 A TW 201434126A TW 102132194 A TW102132194 A TW 102132194A TW 102132194 A TW102132194 A TW 102132194A TW 201434126 A TW201434126 A TW 201434126A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
semiconductor device
metal
electrode
Prior art date
Application number
TW102132194A
Other languages
English (en)
Other versions
TWI570868B (zh
Inventor
佐佐木文雄
川崎久夫
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201434126A publication Critical patent/TW201434126A/zh
Application granted granted Critical
Publication of TWI570868B publication Critical patent/TWI570868B/zh

Links

Classifications

    • H10W20/057—
    • H10W72/00—
    • H10P95/90—
    • H10W20/023—
    • H10W20/042—
    • H10W20/4441—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H10W72/923—
    • H10W72/9415—
    • H10W72/942—
    • H10W72/952—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

實施形態的半導體裝置係具備：半導體層，其係具有第1面、及與前述第1面相反側的第2面；中間層，其係設在前述第1面上，包含僅以離子化傾向中標準氧化還元電位為0(零)V以上的金屬所構成的金屬層；及電極，其係設在前述中間層上。半導體裝置更具備導電層，其係以能夠從前述第2面到達前述中間層的方式覆蓋被設在前述半導體層的通孔的內面之導電層，經由露出於前述孔的底面之前述中間層來電性連接至前述電極。

Description

半導體裝置及其製造方法
實施形態是有關半導體裝置及其製造方法。
在與半導體層的表面平行的方向流動電流的橫型半導體裝置是經由通孔(via hole)來電性連接設在半導體層的表面上的電極與設在半導體層的背面上的背面電極。藉此，將表面側電極接地，且使半導體裝置的動作安定。一般表面側電極是使用與歐姆性電極同時形成的金屬層，因此由含金鍺(AuGe)、鎳(Ni)及金(Au)的合金層及藉由該合金層與半導體層的反應來形成的反應層所構成。通孔的孔是例如使用RIE(Reactive Ion Etching)法來選擇性地蝕刻半導體層而形成。蝕刻氣體是例如含氯。
表面側電極會因為在封裝或封裝基板安裝半導體裝置時的熱而變形，有時表面側電極與背面電極的接觸會形成不安定。
本實施形態是在於提供一種經通孔的表面側電極與背 面電極之間的連接為安定之可靠度高的半導體裝置。
實施形態的半導體裝置是具有：半導體層、中間層、設在中間層上的電極、及經由中間層來電性連接至前述電極的導電層。半導體層是具有第1面、及與前述第1面相反側的第2面。中間層是設在前述第1面上，包含僅以離子化傾向中標準氧化還元電位為0(零)V以上的金屬所構成的金屬層。導電層是覆蓋以從前述第2面到達前述中間層的方式被設在前述半導體層的孔的內面，經由露出於前述孔的底面的前述中間層來電性連接至前述電極。
本實施形態的半導體裝置是經通孔之表面側電極與背面電極之間的連接為安定且可靠度高。
1‧‧‧半導體裝置
3‧‧‧源極電極
4‧‧‧汲極電極
5‧‧‧閘極電極
10‧‧‧焊墊電極
13‧‧‧金屬層
15‧‧‧反應層
17‧‧‧通孔
17a‧‧‧孔
20‧‧‧半導體層
20a‧‧‧第1面
20b‧‧‧第2面
21‧‧‧種層
23‧‧‧金屬層
25‧‧‧反應層
30‧‧‧導電層
30a‧‧‧通孔接觸部
30b‧‧‧背面電極
31‧‧‧空洞
40‧‧‧中間層
圖1A及圖1B是表示實施形態的半導體裝置的模式圖。
圖2是表示實施形態的半導體裝置的製造過程的流程圖。
圖3A-圖3F是表示實施形態的半導體裝置的製造過程的模式剖面圖。
圖4A及圖4B是表示比較例的半導體裝置的模式剖面圖。
以下，一邊參照圖面一邊說明有關實施形態。另外， 對於圖面中的同一部分附上同一號碼而省略重複的說明。
圖1A，圖1B是表示實施形態的半導體裝置1的模式圖。圖1A是表示半導體裝置的一部分的平面圖。圖1B是沿著圖1A所示的IB-IB線的剖面圖。
半導體裝置1是例如場效電晶體，具備包含源極電極3、汲極電極4及閘極電極5的機能部7、及焊墊電極10。如圖1A所示般，焊墊電極10是被連接至複數的源極電極3。
又，如圖1B所示般，半導體裝置1是具備半導體層20、導電層30及中間層40。半導體層20是具有第1面20a、及與第1面20a相反側的第2面20b。中間層40是接觸於半導體層20的第1面20a上而設。而且，焊墊電極10是設在中間層40上。另外，在焊墊電極10與中間層40之間亦可有具導電性的別的層。
半導體層20是具有通孔17。通孔17是在從第2面20b往焊墊電極10的方向貫通半導體層20，包含從第2面20b到達中間層40的孔17a、及覆蓋孔17a的內面的通孔接觸部(Via contact)30a。導電層30是包含通孔接觸部(Via contact)30a、及設在第2面20a上的背面電極30b。
通孔接觸部30a是接觸於孔17a的底面17a露出的中間層40。中間層40是例如含白金(Pt)的導電層，導電層30是經由中間層40來電性連接至焊墊電極10。
例如，中間層40是包含金屬層13、及金屬層13與半導體層20反應形成的反應層15。導電層30是接觸於 反應層15。又，亦可在孔17a的底17b除去反應層15，導電層30直接接觸於金屬層13。在此，金屬層13是僅以離子化傾向中標準氧化還元電位為0(零)V以上的金屬所構成。
並且，中間層40是自被電性連接至焊墊電極10的機能部7離開。亦即，中間層40是只要在焊墊電極10之下即可，亦可不設在機能部7之下、及連接機能部7與焊墊電極10的部分之下。
其次，參照圖2、圖3A-圖3F來說明半導體裝置1的製造方法。圖2是表示實施形態的半導體裝置1的製造過程的流程圖。圖3A~圖3F是表示實施形態的半導體裝置的製造過程的模式剖面圖。並且，圖3A~圖3F是對應於圖2所示的步驟01~06，顯示各步驟的晶圓的部分剖面。
首先，如圖3A所示般，在半導體層20的第1面20a上形成金屬層13(S01)。
半導體層20是半絕緣性的高電阻層，半導體層20例如可使用鎵砷(GaAs)、磷化銦(InP)或氮化鎵(GaN)。並且，半導體層20是亦可為半絕緣性的GaAs基板或InP基板。
金屬層13是在形成焊墊電極10的半導體層20的部分選擇性地形成。金屬層13最好是對於使用在通孔17的孔17a的形成之乾式蝕刻具有耐性。亦即，金屬層13是使用對於蝕刻氣體中所含的活性元素，化學性安定，不反應的金屬。例如，當半導體層20為GaAs層或InP層時， 在蝕刻氣體含有氯。因此，金屬層13是使用對於氯，化學性安定的白金(Pt)為理想。
另一方面，白金的比電阻是比使用在焊墊電極10的金(Au)的比電阻更大。因此，金屬層13的厚度最好是例如60nm(奈米)以下。
其次，如圖3B所示般，藉由對半導體層20及金屬層13施加熱處理，使半導體層20與金屬層13反應，形成反應層15(S02)。
當金屬層13為白金層時，在半導體層20與金屬層13之間是形成有含白金的反應層15。
其次，如圖3C所示般，在金屬層13上形成焊墊電極10(S03)。焊墊電極10是例如源極焊墊，形成連接至源極電極3。並且，焊墊電極10例如可使用Au層。
其次，如圖3D所示般，使半導體層20薄層化(S04)。半導體層20例如使用GaAs基板或InP基板時，藉由研削或研磨來使半導體層20薄層化成數10μm的厚度。並且，半導體層20亦可使用自成長基板分離的磊晶成長層。
其次，如圖3E所示般，在從薄層化的半導體層20的第2面20b往焊墊電極10的方向形成孔17a(S05)。例如，使用RIE(Reactive Ion Etching)法來選擇性地蝕刻半導體層20而形成孔17a。蝕刻氣體是例如含氯。
孔17a是到達反應層15及金屬層13的至少其中一方。例如，在金屬層13使用白金層時，反應層15是含有白 金。而且，反應層15的蝕刻速度是比半導體層20的蝕刻速度更慢。藉此，容易在反應層15停止蝕刻。亦即，可使反應層15露出於半導體層20的第2面側。並且，亦可除去反應層15來使金屬層13露出。
其次，如圖3F所示般，形成覆蓋孔17a的內面之導電層30，形成通孔17(S06)。導電層30是例如金電鍍層。例如，在孔17a的內面及第2面20b上設置種層21。 接著，在種層21流動電流，藉此進行金的電解電鍍，在種層21上形成金電鍍層。種層21是例如可使用從半導體層20側依序層疊鈦(Ti)及金(Au)的2層膜。Ti膜是使半導體層20與導電層30之間的密著力提升，且使反應層15與導電層30之間的密著力提升。
藉由上述的製造過程，可形成電性連接設在半導體層20的第1面20a的焊墊電極10與設在第2面20b側的導電層30之通孔(Via)構造。
圖4A及圖4B是表示比較例的半導體裝置2的模式剖面圖。圖4A是表示沿著IB-IB線的剖面(參照圖1B)。圖4B是圖4A所示的部分A的擴大圖，顯示焊墊電極10與導電層30之間的連接構造。
半導體裝置2是包含金屬層23及反應層25。金屬層23是例如含離子化傾向中標準氧化還元電位比0(零)V更低的金屬。因此，反應層25是例如含離子化傾向中標準氧化還元電位比0(零)V更低的金屬。
半導體裝置2是使用與歐姆性電極同時形成的金屬層 作為表面側電極，因此金屬層23是例如包含從半導體層20側依序層疊的金鍺(AuGe)、鎳(Ni)及金(Au)。亦即，金屬層23是含與氯化學反應的鎳。而且，將金屬層23及半導體層20熱處理而形成的反應層25也含鎳。
在此比較例中也是從半導體層20的第2面20b往焊墊電極10，以乾式蝕刻來蝕刻半導體層20，形成孔17a。然後，使反應層25露出於第2面20b側。此時，反應層25中所含的鎳與蝕刻氣體中所含的氯會反應，在反應層25露出的表面形成氯化鎳(NiCl2)。
氯化鎳是在導電層30的形成過程中腐蝕反應層25，如圖4B所示般，使空洞31形成於反應層25的表面。然後，在形成導電層30的金電鍍的過程中，電鍍液會浸入空洞31，電鍍液就那樣殘留於空洞31。
例如，在封裝體或封裝基板安裝半導體裝置2時，一旦加熱半導體裝置2，則殘留於空洞31的內部之電鍍液會氣化，空洞31的內壓會上昇。因此，反應層25會自導電層30分離，產生反應層25、金屬層23及焊墊電極10膨脹的現象。結果，導電層30與焊墊電極10之間的電性連接會喪失，有時半導體裝置2的動作會成不安定。
相對的，就本實施形態而言，金屬層13對於蝕刻氣體中所含的氯，是化學性安定。亦即，金屬層13是不含與蝕刻氣體中所含的活性元素反應的元素。即使金屬層13含與蝕刻氣體中所含的活性元素反應之類的元素，其濃度還是為使用SIMS(Secondary Ion Mass Spectrometry) 及歐傑電子能譜術等的測定手段所能檢測出的水準以下。
並且，藉由金屬層13與半導體層20的反應所形成的反應層15也不含對於蝕刻氣體中所含的氯不安定的元素。因此，不會有在反應層15與導電層30之間形成空洞31的情形，可抑制反應層15、金屬層13及焊墊電極10的變形。而且，可安定保持導電層30與焊墊電極10之間的電性連接，使半導體裝置的可靠度提升。
所謂對於蝕刻氣體中所含的氯，化學性不安定的金屬，是離子化傾向中標準氧化還元電位比0(零)V更低的金屬。在半導體製程多被使用的金屬之中，鋁(Al)、鈦(Ti)、鉭(Ta)、鉻(Cr)、鎳(Ni)、錫(Sn)等為該當如此的金屬。
對於蝕刻氣體中所含的氯，化學性安定的金屬是離子化傾向中標準氧化還元電位為0(零)V以上的金屬。在半導體製程多被使用的金屬之中，銅(Cu)、鈀(Pd)、白金(Pt)、金(Au)等為該當如此的金屬。
本發明的實施形態是舉例提示者，非意圖限定發明的範圍。該等新穎的實施形態是可在其他各種的形態實施，在不脫離發明的要旨範圍內，可進行各種省略、置換、變更。該等實施形態或其變形是為發明的範圍或要旨所包含，且為申請專利範圍記載的發明及其均等的範圍所包含。
1‧‧‧半導體裝置
3‧‧‧源極電極
4‧‧‧汲極電極
5‧‧‧閘極電極
7‧‧‧機能部
10‧‧‧焊墊電極
13‧‧‧金屬層
15‧‧‧反應層
17‧‧‧通孔
17a‧‧‧孔
17b‧‧‧底
20‧‧‧半導體層
20a‧‧‧第1面
20b‧‧‧第2面
30‧‧‧導電層
30a‧‧‧通孔接觸部
30b‧‧‧背面電極
40‧‧‧中間層

Claims (8)

  1. 一種半導體裝置，其特徵係具備：半導體層，其係具有第1面、及與前述第1面相反側的第2面；中間層，其係設在前述第1面上，包含僅以離子化傾向中標準氧化還元電位為0(零)V以上的金屬所構成的金屬層；電極，其係設在前述中間層上；及導電層，其係覆蓋從前述第2面到達前述中間層的方式被設在前述半導體層的通孔的內面之導電層，經由露出於前述孔的底面之前述中間層來電性連接至前述電極。
  2. 如申請專利範圍第1項之半導體裝置，其中，前述中間層的前述金屬層係由白金所構成。
  3. 如申請專利範圍第1項之半導體裝置，其中，前述中間層的前述金屬層係由銅(Cu)、鈀(Pd)、白金(Pt)、金(Au)的群組中所選擇的1個或複數個金屬所構成。
  4. 如申請專利範圍第1項之半導體裝置，其中，前述中間層係包含：前述金屬層、及藉由前述金屬層與前述半導體層的反應來形成的反應層，前述導電層係接觸於前述反應層。
  5. 如申請專利範圍第4項之半導體裝置，其中，前述中間層係包含：白金層、及藉由前述白金層與前述半導體層的反應來形成的反應層，前述導電層係接觸於前述反應層。
  6. 如申請專利範圍第1項之半導體裝置，其中，更具備被電性連接至前述電極的機能部，前述中間層係離開前述機能部而設。
  7. 一種半導體裝置的製造方法，其特徵係具備：在半導體層的第1面上形成僅由離子化傾向中標準氧化還元電位為0(零)V以上的金屬所構成的金屬層之工程；將前述金屬層及前述半導體層熱處理而形成反應層之工程；在前述金屬層上形成電極之工程；形成從與前述第1面相反側的前述半導體層的第2面側向前述電極的方向貫通前述半導體層的孔，使前述反應層及前述金屬層的至少其中一方露出於第2面側之工程；及形成覆蓋前述孔的內面，被電性連接至前述電極的導電層之工程。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中，前述金屬層為白金層。
TW102132194A 2013-02-21 2013-09-06 Semiconductor device and manufacturing method thereof TWI570868B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013032528 2013-02-21
JP2013109204A JP6034747B2 (ja) 2013-02-21 2013-05-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
TW201434126A true TW201434126A (zh) 2014-09-01
TWI570868B TWI570868B (zh) 2017-02-11

Family

ID=49118404

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132194A TWI570868B (zh) 2013-02-21 2013-09-06 Semiconductor device and manufacturing method thereof

Country Status (6)

Country Link
US (2) US20140231997A1 (zh)
EP (1) EP2770529B1 (zh)
JP (1) JP6034747B2 (zh)
KR (2) KR20140104887A (zh)
CN (1) CN104009017A (zh)
TW (1) TWI570868B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137347A1 (ja) 2020-12-22 2022-06-30 三菱電機株式会社 半導体装置及びその製造方法
US20260013153A1 (en) * 2024-07-02 2026-01-08 Macom Technology Solutions Holdings, Inc. Enhanced back via landing metal layer adhesion

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803408B2 (ja) * 1991-10-03 1998-09-24 三菱電機株式会社 半導体装置
EP0881694A1 (en) * 1997-05-30 1998-12-02 Interuniversitair Micro-Elektronica Centrum Vzw Solar cell and process of manufacturing the same
US7892974B2 (en) * 2000-04-11 2011-02-22 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP2004056031A (ja) * 2002-07-24 2004-02-19 Mitsubishi Electric Corp 半導体装置
JP2005327956A (ja) * 2004-05-17 2005-11-24 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2008098581A (ja) * 2006-10-16 2008-04-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP5298559B2 (ja) * 2007-06-29 2013-09-25 富士通株式会社 半導体装置及びその製造方法
JP2011501442A (ja) * 2007-10-17 2011-01-06 フエロ コーポレーション 片側裏面コンタクト太陽電池用誘電体コーティング
US20100012175A1 (en) * 2008-07-16 2010-01-21 Emcore Solar Power, Inc. Ohmic n-contact formed at low temperature in inverted metamorphic multijunction solar cells
DE102008033632B4 (de) * 2008-07-17 2012-06-14 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Solarzelle und Solarzellenmodul
US8343806B2 (en) * 2009-03-05 2013-01-01 Raytheon Company Hermetic packaging of integrated circuit components
JP5518091B2 (ja) * 2009-11-12 2014-06-11 パナソニック株式会社 半導体装置及び半導体装置の製造方法
JP5318051B2 (ja) 2010-09-08 2013-10-16 株式会社東芝 半導体装置
JP5700502B2 (ja) * 2010-07-28 2015-04-15 住友電工デバイス・イノベーション株式会社 半導体装置及び製造方法
TWI441347B (zh) * 2010-12-01 2014-06-11 Ind Tech Res Inst 太陽能電池
JP5958732B2 (ja) * 2011-03-11 2016-08-02 ソニー株式会社 半導体装置、製造方法、および電子機器
CN103477450A (zh) * 2011-04-21 2013-12-25 应用材料公司 在太阳能电池基板中形成p-n结的方法

Also Published As

Publication number Publication date
JP6034747B2 (ja) 2016-11-30
TWI570868B (zh) 2017-02-11
US20140231997A1 (en) 2014-08-21
EP2770529B1 (en) 2020-02-12
EP2770529A2 (en) 2014-08-27
US20150348841A1 (en) 2015-12-03
KR20140104887A (ko) 2014-08-29
US9269619B2 (en) 2016-02-23
KR20150099493A (ko) 2015-08-31
EP2770529A3 (en) 2016-07-27
CN104009017A (zh) 2014-08-27
JP2014187342A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5202559B2 (ja) 半導体発光装置及びその製造方法
JP7035223B2 (ja) Ｉｉｉ－ｖ族電界効果トランジスタのゲート構造を形成する方法
US9627335B2 (en) Method for processing a semiconductor workpiece and semiconductor workpiece
US9991349B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20150214134A1 (en) Semiconductor device and semiconductor device manufacturing method
US9130063B2 (en) Semiconductor device and method of manufacturing the same
TWI284421B (en) LED structure for flip-chip package and method thereof
JP2015106638A5 (zh)
TW201642364A (zh) 半導體裝置及半導體裝置之製造方法
TWI570868B (zh) Semiconductor device and manufacturing method thereof
US11588059B2 (en) Structural body and method of manufacturing the same
TWI552339B (zh) 半導體裝置、半導體裝置的製造方法
US20150097275A1 (en) Semiconductor device and manufacturing method of semiconductor device
US8237170B2 (en) Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device
US20150179907A1 (en) Semiconductor light emitting device
TW201831246A (zh) 配線構造的製造方法
CN108461408B (zh) 形成安装在基板上的半导体器件的方法
US11901185B2 (en) Etching method
US10658272B2 (en) Method for manufacturing semiconductor device
JP5422760B2 (ja) 半導体発光装置
US9953894B2 (en) Semiconductor device and manufacturing method thereof
US20150262933A1 (en) Semiconductor arrangement and formation thereof
HK1184911A (zh) 半导体发光设备