TW201401468A - 半導體裝置及半導體裝置的製造方法 - Google Patents
半導體裝置及半導體裝置的製造方法 Download PDFInfo
- Publication number
- TW201401468A TW201401468A TW102115849A TW102115849A TW201401468A TW 201401468 A TW201401468 A TW 201401468A TW 102115849 A TW102115849 A TW 102115849A TW 102115849 A TW102115849 A TW 102115849A TW 201401468 A TW201401468 A TW 201401468A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor wafer
- resin
- metal
- semiconductor
- metal terminal
- Prior art date
Links
Classifications
-
- H10W20/063—
-
- H10W20/023—
-
- H10W20/0245—
-
- H10W20/0249—
-
- H10W20/212—
-
- H10W46/00—
-
- H10W70/611—
-
- H10W70/635—
-
- H10W72/072—
-
- H10W74/01—
-
- H10W74/012—
-
- H10W74/15—
-
- H10W90/00—
-
- H10W46/101—
-
- H10W46/301—
-
- H10W46/501—
-
- H10W46/601—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W90/297—
-
- H10W90/722—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
一種半導體裝置包括:半導體基底;在半導體基底之與電路形成表面為相反側之表面上形成的複數個金屬接端;以及在半導體基底之與電路形成表面為相反側之表面上形成並且覆蓋金屬接端之至少部份側表面的樹脂,其中金屬接端的上表面係從樹脂曝露出來。
Description
本文所述的具體實施例係關於半導體裝置及半導體裝置的製造方法。
近幾年來,如半導體晶片以及用於中央處理單元(CPU)與特殊應用積體電路(ASIC)之LSI晶片之類的半導體裝置中已隨著電腦及通訊設備的發展而對於積體電路之尺寸達到微縮化及增大的技術發展。堆疊式封裝配置的開發已廣為實現作為單獨半導體裝置單元開發的替代方法。在堆疊式封裝配置中,複數個半導體裝置係以三維方式堆疊以實現如同增大積體電路的相同功能。
複數個堆疊式半導體裝置之間的電性連接係利用矽穿孔(through-silicon via;TSV)予以實現。已提出積體電路及矽穿孔形成於其中基於製程順序稱為「通孔先製(via first)」、「通孔居中(via middle)」、以及「通孔後製(via last)」的複數種方法作為具有矽穿孔之半導體裝置的製造方法。另外,在半導體裝置之製程中,可選擇是否要在半導體裝置之半導體基底之後表面上形成重新
分佈層(redistribution layer)。若不在半導體基底之後表面上形成重新分佈層,則矽穿孔係部份曝露於半導體基底的後表面,以及所曝露的矽穿孔係當作介於複數個半導體裝置之間的連接端子(connection terminal)。
在半導體裝置堆疊式封裝的製造方法中,係對於要予以堆疊的複數個半導體裝置實施定位。若接線層係在半導體裝置的電路形成表面上形成,則用於定位的對準標記或識別標記係藉由半導體裝置之電路形成表面上的接線層予以形成。另外,還有在晶片之後表面中形成矽穿孔作為對準標記的技術。
底下為參考文件:〔文件1〕第2005-217071號日本公開專利案,〔文件2〕第2010-147230號日本公開專利案,〔文件3〕第10-303364號日本公開專利案,以及〔文件4〕第2002-118055號日本公開專利案。
根據本發明之一態樣,半導體裝置包括:半導體基底;在半導體基底之與電路形成表面為相反側之表面上形成的複數個金屬接端;以及在半導體基底之與電路形成表面為相反側之表面上形成並且覆蓋金屬接端之至少部份側表面的樹脂,其中金屬接端的上表面係從樹脂曝露出來。
本發明的目的及優點將藉由申請專利範圍中特別指出的元件及組合予以落實並且獲得。
要理解的是,前述一般說明及下文詳細說明兩者都為示例性及說明性而非本發明的限制,如申請專利範圍所述。
1‧‧‧半導體晶片(LSI晶片)
2‧‧‧半導體晶圓(半導體基底)
3‧‧‧接線層
4‧‧‧連接端子
5A、5B‧‧‧金屬接端
6‧‧‧樹脂
10A、10B‧‧‧導孔
20‧‧‧噴墨頭
21‧‧‧噴嘴
30‧‧‧吸附頭
40‧‧‧底層填料
50‧‧‧切割刀
60‧‧‧封裝基板
61‧‧‧外部接端
70‧‧‧底層填料
81‧‧‧半導體晶片
82‧‧‧半導體晶圓
83‧‧‧接線層
84‧‧‧連接端子
91‧‧‧半導體晶片
92‧‧‧半導體晶圓
93‧‧‧接線層
94‧‧‧連接端子
95A、95B‧‧‧金屬接端
96‧‧‧樹脂
第1圖為根據具體實施例1之半導體晶片的剖面圖;第2圖為根據具體實施例1之半導體晶片(半導體晶圓)之後表面的部份放大圖;第3圖為根據具體實施例1之半導體晶片(半導體晶圓)之後表面的部份放大圖;第4圖為根據具體實施例1之半導體晶片(半導體晶圓)之後表面的部份放大圖;第5圖為根據具體實施例1之半導體晶片(半導體晶圓)之後表面的部份放大圖;第6A圖至第6C圖根據具體實施例1描述半導體裝置的製造方法;第7A圖及第7B圖根據具體實施例1描述半導體裝置的製造方法;第8圖根據具體實施例1描述半導體裝置的製造方法;第9圖描述用於堆疊半導體裝置之方法的第一實施例;第10圖描述用於堆疊半導體裝置之方法的第一實施例;第11圖描述用於堆疊半導體裝置之方法的第一實施
例;第12圖描述用於堆疊半導體裝置之方法的第一實施例;第13圖描述用於堆疊半導體裝置之方法的第一實施例;第14圖描述用於堆疊半導體裝置之方法的第二實施例;第15圖描述用於堆疊半導體裝置之方法的第二實施例;第16圖描述用於堆疊半導體裝置之方法的第二實施例;第17圖描述用於堆疊半導體裝置之方法的第二實施例;第18圖為根據具體實施例2之半導體晶片的剖面圖;第19A圖至第19C圖根據具體實施例2描述半導體裝置的製造方法;以及第20圖根據具體實施例2描述半導體裝置的製造方法。
下文引用圖式說明根據具體實施例的半導體裝置及半導體裝置的製造方法。下文具體實施例的配置為範例,以及根據具體實施例的半導體裝置和半導體裝置的製造方法不侷限於底下所述具體實施例的配置。
具體實施例1
要說明的是根據具體實施例之半導體裝置及半導體裝置製造方法的第一具體實施例(具體實施例1)。
如第1圖所示,半導體晶片(LSI晶片)1包括半導體晶圓(半導體基底)2、接線層3、連接端子4、金屬接端5A與5B、以及樹脂6。第1圖為根據具體實施例1之半導體晶片1的剖面圖。半導體晶圓2為例如矽晶圓。
積體電路是在半導體晶片1的一個表面上形成。半導體晶片1的積體電路具有:如藉由電晶體形成製程(前端處理(front end of the line);FEOL)在半導體晶圓2之一個表面上形成之電晶體之類的元件;以及藉由接線形成製程(後端處理(back end of the line);BEOL)所形成的接線層3。接線層3具有圖中未示的金屬接線、絕緣層、以及插塞(plug)。金屬接線包括接地(GND)線、電源供應線、以及信號線。半導體晶片1上形成積體電路的表面(電路形成表面)在下文係稱為半導體晶片1的前表面(front surface)。另外,半導體晶圓2上形成積體電路的表面(電路形成表面)係稱為半導體晶片2的前表面。
對準標記(識別標記)係藉由半導體晶片1之與電路形成表面為相反側之表面上(後文稱為半導體晶片1的後表面)的金屬接端5A及樹脂6予以形成。換句話說,在半導體晶片1之後表面上形成的對準標記包括金屬接端5A及樹脂6。金屬接端5A為用於對準標記(識別標記)的金屬接端,以及金屬接端5B為用於連接的金屬
接端。金屬接端5A及5B都在半導體晶圓2內形成並且穿過半導體晶圓2。金屬接端5A及5B的一端突出半導體晶圓2的後表面。半導晶圓2的後表面為半導體晶圓2之與電路形成表面為相反側的表面。金屬接端5A及5B的另一端與接線層3接觸。
金屬接端5A可與接線層3的金屬接線與插塞電性連接。若金屬接端5A與接線層3的接地線電性連接,則部份對準標記具有如同接地的電位,以及半導體晶片1運作期間的雜訊可降低。金屬接端5A可不與接線層3的金屬接線與插塞電性連接。某些複數個金屬接端5A可與接線層3的金屬接線與插塞電性連接,以及某些金屬接端5A可不與接線層3的金屬接線與插塞電性連接。金屬接端5B係與接線層3的金屬接線與插塞電性連接,同時也與連接端子4電性連接。金屬接端5A與5B為例如銅(Cu)、鎢(Wu)、或諸如此類。連接端子4為例如錫銀(SnAg)焊料、金(Au)、銅(Cu)、或諸如此類。
樹脂6為例如熱固性聚醯亞胺樹脂、熱固性環氧樹脂、光感性聚醯亞胺樹脂、光感性環氧樹脂、或導電樹脂。導電樹脂為導電性並且可為熱固性導電膏或光感性導電膏的樹脂。光感性導電膏可為光感性銀膏。若樹脂6為導電樹脂,則複數個金屬接端5A係藉由樹脂6予以電性連接。若金屬接端5A與接線層3的接地線電性連接,則整個對準標記具有如同接地的電位,以及半導體晶片1運作期間的雜訊可進一步降低。另外,隨金屬接端5A
具有差的潤濕性(wettability)的樹脂可當作樹脂6。
第2至5圖為根據具體實施例1之半導體晶片1(半導體晶圓2)之後表面的部份放大圖。在第2至5圖所示的實施例中,金屬接端5A與樹脂6所形成的對準標記呈十字形(cross-shaped)。
在第2圖所示的實施例中,複數個金屬接端5A其之間係以特定距離呈十字形狀配置。樹脂6係形成以致覆蓋金屬接端5A的部份側表面。金屬接端5A的上表面係從樹脂曝露出來6。金屬接端5A的部份側表面係從樹脂曝露出來6。鄰近金屬接端5A係經由樹脂6予以連接。
在第3圖所示的實施例中,複數個金屬接端5A其之間係以特定距離呈十字形狀配置。樹脂6係形成以致覆蓋金屬接端5A的側表面,其中樹脂6係經形成以致完全圍繞金屬接端5A的側表面。金屬接端5A的上表面係從樹脂曝露出來。鄰近金屬接端5A係經由樹脂6予以連接。
在第4圖所示的實施例中,複數個金屬接端5A其之間係以特定距離呈十字形狀配置。樹脂6係形成以致覆蓋金屬接端5A的部份側表面。金屬接端5A的上表面係從樹脂曝露出來6。複數個金屬接端5A的部份側表面係從樹脂曝露出來6。樹脂6係在複數個金屬接端5A所圍繞的區域內形成。樹脂6可藉由在複數個金屬接端5A所圍繞的區域中滴注(drip)樹脂6而在複數金屬接端5A所
圍繞的區域內形成。複數個金屬接端5A係經由樹脂6予以連接。樹脂6的表面面積(surface area)與複數個金屬接端5A所圍繞區域的面積彼此相等。換句話說,樹脂6未突出複數個金屬接端5A所圍繞的區域。
樹脂6係藉由控制樹脂6在複數個金屬接端5A所圍繞區域內的滴注量而在複數個金屬接端5A所圍繞的區域內形成。另外,複數個金屬接端5A限制樹脂6的濕散佈(wet-spreading),以及樹脂6從而在複數個金屬接端5A所圍繞的區域內形成。如第4圖所示,藉由在複數個金屬接端5A所圍繞的區域內形成樹脂6,有可能形成具有整齊邊緣(neat edge)的對準標記。
在第5圖所示的實施例中,複數個金屬接端5A其之間係以特定距離呈十字形狀配置。樹脂6係形成以致覆蓋複數個金屬接端5A的側表面,其中樹脂6係形成以致完全圍繞金屬接端5A的側表面。複數個金屬接端5A的的上表面係從樹脂曝露出來6。樹脂6是在複數個金屬接端5A所圍繞的區域內形成,以及樹脂6也繞著複數金屬接端5A所圍繞之區域的周邊形成。藉由在複數個金屬接端5A所圍繞的區域中滴注樹脂6,可在複數個金屬接端5A所圍繞的區域中形成樹脂6。在第5圖所示的實施例中,樹脂6的滴注量大於第4圖中所示的實施例,以及因此有可能繞著複數個金屬接端5A所圍繞之區域的周邊形成樹脂6。複數個金屬接端5A係經由樹脂6連接。樹脂6的表面面積大於複數個金屬接端5A所圍繞之區域的面
積。換句話說,樹脂6突出複數個金屬接端5A所圍繞的區域。
第2至5圖描述其中金屬接端5A與樹脂6所形成之對準標記呈十字形狀的實施例。具體實施例不侷限於第2至5圖所示的實施例,以及金屬接端5A與樹脂6所形成的對準標記可具有如「L」形的另一種形狀。
根據具體實施例1之半導體裝置的製造方法係引用第6A至8圖予以描述。首先,如第6A圖所示製備半導體晶圓2。藉由電晶體形成製程在半導體晶圓2的前表面上形成如電晶體之元件。半導體晶圓2處於分割成單獨片件(individual pieces)之前的階段,以及第6A至8圖描述部份半導體晶圓2。
其次,光阻劑液(resist liquid)係塗敷於半導體晶圓2的前表面,以及光阻圖案(圖中未示)係藉由微影(photolithography)形成在半導體晶圓2的前表面上。然後,以光阻圖案作為遮罩從半導體晶圓2的前表面到半導體晶圓2的後表面使用波希法(Bosch process)實施乾蝕刻,並且如第6B圖所示在半導體晶圓2中形成複數個導孔10A及10B。在半導體晶圓2中形成複數個導孔10A及10B之後,藉由灰化(ashing)移除光阻圖案。
利用波希法的乾蝕刻例如使用SF6氣體以蝕刻半導體晶圓2、以及使用O2氣體在10A與10B的側表面上形成側壁絕緣層(圖中未示)。側壁絕緣層舉例為SiO2層。此處,具體實施例1描述藉由利用波希法之乾蝕刻形
成複數個導孔10A及10B的實施例。然而,本具體實施例不侷限於波希法,並且可藉由反應離子蝕刻(RIE)在半導體晶圓2中形成複數個導孔10A及10B。
導孔10B係對應於要在半導體晶圓2上部堆疊之另一半導體晶片的連接端子之位置予以形成,以及導孔10A係在與要在半導體晶圓2上部堆疊之另一半導體晶片之連接端子位置無關的位置中形成。另外,導孔10A的形成位置係較佳地靠近藉由後續切割製程形成至單獨片件內之半導體晶片1的末端。
接著,如第6C圖所示,藉由微影在半導體晶圓2之前表面上形成光阻圖案(圖中未示)之後,藉由電鍍在導孔10A及10B內側填充金屬,用以在半導體晶圓2內側形成複數個金屬接端5A及5B。例如,藉由濺鍍法沉積鈦(Ti)及銅(Cu)用以覆蓋在導孔10A及10B內形成的側壁絕緣層,以及藉由電鍍法電鍍銅(Cu)藉以用金屬填充導孔10A及10B的內側。在此,所說明的是利用銅(Cu)的實施例,但也可使用鎢(W)而非銅(Cu)。在半導體晶圓2內形成金屬接端5A及5B之後,藉由灰化移除光阻圖案。
其次,如第7A圖所示,藉由化學機械研磨法(CMP)平整化半導體晶圓2的前表面之後,在半導體晶圓2的前表面上形成接線層3並且在接線層3上形成連接端子4。
然後,藉由自半導體晶圓2的後表面進行背側研磨(backgrinding),得以研磨半導體晶圓2的後表面
藉以縮減半導體晶圓2的厚度直到金屬接端5A及5B曝露自半導體晶圓2的後表面。曝露自半導體晶圓2之後表面的金屬接端5A及5B亦稱為矽穿孔(TSV)。
曝露自半導體晶圓2之後表面的複數個金屬接端5A為用於對準標記的金屬接端。用於對準標記的金屬接端5A形成部份對準標記。曝露自半導體晶圓2之後表面的複數個金屬接端5B為用於連接的金屬接端。用於連接的金屬接端5B在堆疊複數個半導體晶片1時電性連接複數個半導體晶片1。另外,當作連接用之金屬接端的金屬接端5B在堆疊半導體晶片1與另一半導體晶片時將半導體晶片1電性連接到該另一半導體晶片。
其次,在半導體晶圓2的後表面上實施濕蝕刻或乾蝕刻用以僅選擇性蝕刻半導體晶圓2,以及如第7B圖所示藉以使金屬接端5A及5B突出半導體晶圓2的後表面。例如,可使用氫氟酸(HF)實施濕蝕刻。在突出半導體晶圓2後表面的金屬接端5A及5B之上表面與側表面形成側壁絕緣層。在突出半導體晶圓2之後表面的金屬接端5A及5B之上表面與側表面形成的側壁絕緣層可藉由使用氫氟酸(HF)實施濕蝕刻予以移除。另外,若藉由在半導體晶圓2之後表面上實施濕蝕刻或乾蝕刻移除在金屬接端5A與5B上表面形成的側壁絕緣層,則可省略用於移除金屬接端5A及5B之側表面所形成之側壁絕緣層的製程。
然後,在半導體晶圓2之後表面面朝上的狀態下,噴墨控制機制係用於定位要在半導體晶圓2之後
表面上形成對準標記之位置上的噴墨頭20。
其次,如第8圖所示,樹脂6係經由噴墨頭20的噴嘴21予以滴注(塗敷),並且藉以在半導體晶圓2之後表面上的對準標記形成位置中形成樹脂6。控制樹脂6經由噴墨頭20之噴嘴21的滴注量,藉以在半導體晶圓2之後表面上的對準標記形成位置形成特定量的樹脂6。藉由控制樹脂6經由噴墨頭20之噴嘴21的滴注量,有可能使金屬接端5A突出半導體晶圓2之後表面的上表面不遭到樹脂6覆蓋。另外,藉由控制樹脂6經由噴墨頭20之噴嘴21的滴注量,有可能突出半導體晶圓2之後表面的金屬接端5A僅部份側表面被樹脂6覆蓋。
若樹脂6對金屬接端5A具有差的潤濕性,則有可能使突出半導體晶圓2之後表面的金屬接端5A之上表面不受樹脂6覆蓋。亦即,使用對金屬接端5A具有差的潤濕性的樹脂6使突出半導體晶圓2之後表面的金屬接端5A之上表面適當地自樹脂6曝露。
金屬接端5A係埋置(embed)在藉由微影及乾蝕刻所形成的導孔10A內。為此,金屬接端5A的形成位置比藉由噴墨控制機制所實現的樹脂6滴注位置更精確。例如,金屬接端5A之形成位置的精確度大約為±0.1 μm,而藉由噴墨控制機制所實現樹脂6之滴注位置的精確度則為大約±5 μm。由於是在半導體晶圓2之後表面上要形成對準標記的位置中提供金屬接端5A,所以在將樹脂6滴注在半導體晶圓2之後表面上時,在形成金屬接端5A
的位置中累積樹脂6。即使藉由噴墨控制機制所實現之樹脂6之滴注位置的精確度低,仍有可能在半導體晶圓2之後表面上要形成對準標記的位置中形成樹脂6。亦即,即使樹脂6之滴注位置與半導體晶圓2之後表面上要形成對準標記的位置有些許偏移,仍有可能在半導體晶圓2之後表面上要形成對準標記的位置中形成樹脂6。
可藉由手動操作或自動操作藉由噴墨控機制實現樹脂6滴注位置的定位。另外,可在晶圓階段(wafer stage)利用對準標記(識別標記)或在半導體晶圓2外側利用特定點(凹口(notch))藉由噴墨控制機制實施樹脂6滴注位置的定位。
接著,藉由實施熱處理或紫外線(UV)處理而固化(cure)樹脂6。若樹脂6為例如熱固性聚醯亞胺樹脂、熱固性環氧樹脂、或熱固性導電膏,則藉由實施熱處理固化樹脂6。可藉由將半導體晶圓2輸送(transport)到加熱爐(heating furnace)並且在加熱爐內加熱半導體晶圓2實施熱處理。若樹脂6為例如光感性聚醯亞胺樹脂、光感性環氧樹脂、或光感性導電膏,則藉由紫外線(UV)處理實施固化。
堆疊半導體裝置的方法
要引用第9至12圖說明的是用於堆疊半導體裝置之方法的第一實施例。在半導體晶圓2的後表面上形成使用金屬接端5A及樹脂6的對準標記。在半導體晶圓2之後表面上形成的對準標記係用於在半導體晶圓2之後表面上安
裝已形成至單獨片件內的第二層半導體晶片(LSI晶片)81。半導體晶片81為半導體裝置的實施例。在此實施例中,複數個半導體晶片81係安裝在半導體晶圓2的後表面上。例如,如第9圖所示,覆晶接合器(flip chip bonder)(圖中未示)的吸附頭30(suction head)在半導體晶片81之電路形成表面(下文稱為半導體晶片81的前表面)正在面向半導體晶圓2之後表面的狀態下吸附性地黏著於半導體晶片81。半導體晶片81具有半導體晶圓82、接線層83、以及連接端子84。接線層83及連接端子84是在半導體晶片81的前表面上形成。
識別半導體晶圓2之後表面上所形成的對準標記之後,實施定位,以及在半導體晶圓2的後表面上安裝半導體晶片81。藉由安裝在覆晶接合器上的識別裝置(圖中未示)實施對於半導體晶圓2之後表面上所形成之對準標記的識別。金屬接端5B與半導體晶片81的連接端子84接觸,以及金屬接端5A未與半導體晶片81之與電路形成表面為相反側的表面(下文稱為半導體晶片81的後表面)接觸。
要說明的是用於識別對準標記之方法的實施例。安裝在覆晶接合器上的識別裝置以光線照射半導體晶圓2的後表面並且接收反射自對準標記的光線,以及從而補捉(capture)並且產生對準標記的影像。安裝在覆晶接合器上的識別裝置由對準標記的影像識別對準標記的位置。因此,有可能在半導體晶片81要安裝在半導體晶圓2
之後表面上時,藉由使用在半導體晶圓2之後表面上形成的對準標記實施定位。
與樹脂6的反射係數值(reflectance value)相比較,半導體晶圓2之後表面的反射係數值比較接近金屬接端5A的反射係數值。換句話說,半導體晶圓2之後表面之反射係數值與樹脂6之反射係數值之間的差異大於半導體晶圓2之後表面之反射係數值與金屬接端5A之反射係數值之間的差異。為此,使用金屬接端5A與樹脂6之對準標記的影像具有高於僅使用金屬接端5A之對準標記之影像的對比度(contrast)。因此,安裝在覆晶接合器上的識別裝置藉由補捉已利用金屬接端5A與樹脂6所形成之對準標記之影像能夠產生高對比度的對準標記影像。
根據具體實施例1,藉由在半導體晶圓2之後表面上形成金屬接端5A與樹脂6而在半導體晶圓2的後表面上形成對準標記。因此,根據具體實施例1,可在半導體晶圓2的後表面上形成對準標記而不用在半導體晶圓2的後表面上形成重新分佈層。
若以樹脂6覆蓋金屬接端5A突出半導體晶圓2之後表面的上表面,則在金屬接端5A與金屬接端5B之間產生與樹脂6之厚度相等的位準差異(level difference)。若在金屬接端5A與金屬接端5B之間存在位準差異的同時將半導體晶片81安裝在半導體晶圓2的後表面上,則半導體晶圓2的金屬接端5B與半導體晶片81的連接端子84可不彼此接觸。因此,藉由使金屬接端5A突
出半導體晶圓2之後表面的上表面自樹脂6曝露,得以抑制介於金屬接端5A與金屬接端5B之間的位準差異之產生。
可在半導體晶片81的後表面上形成使用金屬接端5A與樹脂6的對準標記。若在半導體晶片81的後表面上形成此使用金屬接端5A與樹脂6的對準標記,則對準標記可用來安裝第三或更高層的半導體晶片。
接著,將半導體晶圓2及半導體晶片81輸送到加熱爐並且實施加熱處理。半導體晶圓2的金屬接端5B與半導體晶片81的連接端子84在實施加熱處理後結合(join)在一起。
然後,如第10圖所示,以底層填料(underfill material)40填充介於半導體晶圓2與半導體晶片81(結合面(joining surface))之間的間隙(gap)。底層填料40的填充係例如藉由將來自分配器(dispenser)的底層填料40供應到介於半導體晶圓2與半導體晶片81之間的間隙予以實施。
接著,將半導體晶圓2與半導體晶片81輸送到加熱爐並且實施加熱處理。藉由實施加熱處理,介於半導體晶圓2與半導體晶片81之間的底層填料40得以固化。半導體晶片81係藉由底層填料40予以固著於(fix to)半導體晶圓2的後表面。
再來,如第11圖所示,切割刀50(dicing blade)係用於切割半導體晶圓2以及從而將具有堆疊式配置的半導體晶片作成單獨片件(piece)。具有堆疊式配置的
晶片在下文係稱為堆疊式半導體晶片。
接著,如第12圖所示,覆晶接合器係用於使第一層半導體晶片1的前表面朝向封裝基板60的電極形成表面並且將堆疊式半導體晶片安裝在封裝基板60上。外部接端61是在封裝基板60相對電極形成表面反側的表面上形成。在封裝基板60之電極形成表面上形成的對準標記是在將堆疊式半導體晶片安裝在封裝基板60上時用於實施定位。藉由安裝在覆晶接合器上的識別裝置對封裝基板60之電極形成表面上所形成的對準標記實施識別。
接著,將堆疊式半導體晶片及封裝基板60輸送到加熱爐並且實施加熱處理。第一層半導體晶片1的連接端子與封裝基板60的電極(圖中未示)在實施加熱處理後結合在一起。
接著,如第13圖所示,以底層填料70填充介於堆疊式半導體晶片與封裝基板60(結合面)之間的間隙。底層填料70的填充係例如藉由將來自分配器的底層填料70供應至介於堆疊式半導體晶片與封裝基板60之間的間隙予以實施。
然後,將堆疊式半導體晶片及封裝基板60輸送到加熱爐並且實施加熱處理。介於堆疊式半導體晶片與封裝基板60之間的底層填料70得以藉由實施加熱處理予以固化。堆疊式半導體晶片係藉由底層填料70予以固著於封裝基板60。堆疊式半導體晶片固著於封裝基板60後,得以製造具有堆疊式半導體晶片的半導體封裝。
要引用第14至17圖說明的是用於堆疊半導體裝置之方法的第二實施例。如第14圖所示,切割刀50係用於切割半導體晶圓2,以及從而將第一層半導體晶片1形成至單獨片件內。
接著,第一層半導體晶片1的前表面朝向封裝基板60的電極形成表面以及半導體晶片1係安裝在封裝基板60上。外部接端61是在封裝基板60相對電極形成表面反側的表面上形成。例如,如第15圖所示,覆晶接合器的吸附頭30在半導體晶片1的前表面面向封裝基板60的電極形成表面的狀態下吸附性地黏著於半導體晶片1。
識別封裝基板60之電極形成表面上所形成的對準標記之後,實施定位,以及半導體晶片1係安裝在封裝基板60的電極形成表面上。藉由安裝在覆晶接合器上的識別裝置對封裝基板60之電極形成表面上所形成的對準標記實施識別。
接著,將半導體晶片1及封裝基板60輸送到加熱爐並且實施加熱處理。半導體晶片1的連接端子4以及封裝基板60的電極(圖中未示)在實施熱處理後結合在一起。
接著,以底層填料70填充介於半導體晶片1與封裝基板60(結合面)之間的間隙。底層填料70的填充係例如藉由將來自分配器的底層填料70供應至介於半導體晶片1與封裝基板60之間的間隙予以實施。
然後,將半導體晶片1與封裝基板60輸送
到加熱爐並且實施加熱處理。藉由實施加熱處理,介於半導體晶片1與封裝基板60之間的底層填料70得以固化。藉由底層填料70使半導體晶片1固著於封裝基板60。
半導體晶片1之後表面上形成的對準標記係用於在半導體晶片1的後表面上安裝已形成至單獨片件內的第二層半導體晶片81。例如,如第16圖所示,覆晶接合器的吸附頭30吸附性地黏著於半導體晶片81。
識別半導體晶片1之後表面上形成的對準標記之後,實施定位,以及在半導體晶片1的後表面上安裝半導體晶片81。藉由安裝在覆晶接合器上的識別裝置對半導體晶片1之後表面上形成的對準標記實施識別。金屬接端5B與半導體晶片81的連接端子84接觸,以及金屬接端5A未與半導體晶片81的後表面接觸。
要說明的是用於識別對準標記之方法的實施例。安裝在覆晶接合器上的識別裝置以光線照射半導體晶片1的後表面並且接收反射自對準標記的光線,以及從而補捉並且產生對準標記的影像。安裝在覆晶接合器上的識別裝置由對準標記的影像識別對準標記的位置。因此,有可能藉由使用在半導體晶片1之後表面上形成的對準標記在將半導體晶片81安裝於半導體晶圓2之後表面上時實施定位。
與樹脂6的反射係數值相比較,半導體晶片1之後表面的反射係數值比較接近金屬接端5A的反射係數值。換句話說,半導體晶片1之後表面的反射係數值
與樹脂6的反射係數值之間的差異大於半導體晶片1之後表面的反射係數值與金屬接端5A的反射係數值之間的差異。為此,使用金屬接端5A以及樹脂6之對準標記的影像的對比度高於僅使用金屬接端5A之對準標記之影像。因此,安裝在覆晶接合器上的識別裝置藉由補捉已使用金屬接端5A與樹脂6予以形成之對準標記之影像能夠產生高對比度的對準標記影像。藉由產生高對比度的對準標記影像得以改善半導體晶片1之後表面上所形成的對準標記的辨識率(recognition rate)。
根據具體實施例1,藉由在半導體晶片1之後表面上形成金屬接端5A與樹脂6得以在半導體晶片1的後表面上形成對準標記。因此,根據具體實施例1,可在半導體晶片1的後表面上形成對準標記而不用在半導體晶片1的後表面上形成重新分佈層。
若金屬接端5A突出半導體晶片1之後表面的上表面被樹脂6覆蓋,則得以在金屬接端5A與金屬接端5B之間產生與樹脂6之厚度相等的位準差異。若在金屬接端5A與金屬接端5B之間存在位準差異的同時將半導體晶片81安裝在半導體晶片1的後表面,半導體晶片1的金屬接端5B與半導體晶片81的連接端子84可不彼此接觸。因此,藉由使金屬接端5A突出半導體晶片1之後表面的上表面從樹脂曝露出來6,得以抑制金屬接端5A與金屬接端5B之間位準差異的產生。
另外,使用金屬接端5A與樹脂6的對準標
記可在半導體晶片81的後表面上形成。若在半導體晶片81的後表面上形成此利用金屬接端5A與樹脂6的對準標記,則此對準標記可用於安裝第三或更高層的半導體晶片。
接著,將半導體晶片1、半導體晶片81、以及封裝基板60輸送到加熱爐並且實施加熱處理。半導體晶片1的金屬接端5B與半導體晶片81的連接端子84在實施加熱處理後結合在一起。
然後,以底層填料40填充介於半導體晶片1與半導體晶片81(結合面)之間的間隙。底層填料40的填充係例如藉由將來自分配器的底層填料40供應至介於半導體晶片1與半導體晶片81之間的間隙予以實施。
接著,將半導體晶片1、半導體晶片81、以及封裝基板60輸送到加熱爐並且實施加熱處理。藉由實施加熱處理,得以固化半導體晶片1與半導體晶片81之間的底層填料40。藉由底層填料40將半導體晶片81固接於半導體晶片1。如第17圖所示,藉由固接於半導體晶片1的半導體晶片81,得以製造具有堆疊式半導體晶片的半導體封裝。
半導體晶片1、半導體晶圓2、以及金屬接端5A與5B的尺寸
要說明的是半導體晶片1、半導體晶圓2、以及金屬接端5A與5B的尺寸。然而,下文所給定之半導體晶片1、半導體晶圓2、以及金屬接端5A與5B的尺寸係為範例,以及可在具體實施例中使用其它數值而不受限於這些數
值。
‧半導體晶圓2的尺寸:300 nm
‧使金屬接端5A與5B突出半導體晶圓2之後表面之後的半導體晶圓2的厚度:50 μm或更大以及200 μm或更小
‧半導體晶片1在形成至單獨片件後的外部尺寸:10 mm2或更大以及25 mm2或更小
‧金屬接端5A與5B的直徑:Φ 5 μm或更大以及Φ 20 μm或更小
‧金屬接端5A與5B的腳距(pitch):30 μm或更大以及100 μm或更小
‧金屬接端5A與5B的突出長度(突出半導體晶圓2之後表面之部份的長度):10 μm或更大以及30μm或更小
具體實施例2
要說明的是根據具體實施例之半導體裝置及半導體裝置製造方法的第二具體實施例(具體實施例2)。此處,與具體實施例1相同的構成元件係以如同具體實施例1的元件符號予以標示並且省略其說明。
如第18圖所示,半導體晶片(LSI晶片)91包括半導體晶圓(半導體基底)92、接線層93、連接端子94、金屬接端95A與95B、以及樹脂96。第18圖為根據具體實施例2之半導體晶片91的剖面圖。半導體晶片91為半導體裝置的實施例。半導體晶圓92為例如矽晶圓。
在半導體晶片91的一個表面上形成積體電
路。半導體晶片91的積體電路具有:如藉由電晶體形成製程(前端處理:FEOL)在半導體晶圓92之一個表面上形成之電晶體之類的元件;以及藉由接線形成製程(後端處理:BEOL)予以形成的接線層93。接線層93具有圖中未示的金屬接線、絕緣層、以及插塞。金屬接線包括接地(GND)線、電源供應線、以及信號線。半導體晶片91上形成積體電路的表面(電路形成表面)在下文係稱為半導體晶片91的前表面。另外,半導體晶圓92上形成積體電路的表面(電路形成表面)係稱為半導體晶片92的前表面。
對準標記(識別標記)係藉由半導體晶片91之與電路形成表面為相反側之表面上(後文稱為半導體晶片91的後表面)的金屬接端95A及樹脂96予以形成。換句話說,在半導體晶片91之後表面上形成的對準標記包括金屬接端95A及樹脂96。金屬接端95A為用於對準標記(識別標記)的金屬接端,以及金屬接端95B為用於連接的金屬接端。金屬接端95A及95B在半導體晶圓92的後表面上形成。半導晶圓92的後表面為半導體晶圓92之與電路形成表面為相反側的表面。
金屬接端95A可與接線層93的金屬接線與插塞電性連接。若金屬接端95A與接線層93的接地線電性連接,則部份對準標記具有如同接地的電位,以及半導體晶片91運作期間的雜訊可降低。金屬接端95A可不與接線層93的金屬接線與插塞電性連接。複數個金屬接端95A中有某些可與接線層93的金屬接線與插塞電性連接,
以及某些金屬接端95A可不與接線層93的金屬接線和插塞電性連接。金屬接端95B係與接線層93的金屬接線和插塞電性連接。金屬接端95A與95B為例如銅(Cu)、鎢(Wu)、金(Au)、或諸如此類。連接端子4為例如錫銀(SnAg)焊料、金(Au)、銅(Cu)、或諸如此類。
樹脂96為例如熱固性聚醯亞胺樹脂、熱固性環氧樹脂、光感性聚醯亞胺樹脂、光感性環氧樹脂、或導電樹脂。導電樹脂可為熱固性導電膏或光感性導電膏。光感性導電膏可為光感性銀膏。若樹脂96為導電樹脂,則,複數個金屬接端95A係藉由樹脂96予以電性連接。若金屬接端95A與接線層93的接地線電性連接,則整片對準標記具有如同接地的電位,以及半導體晶片91運作期間的雜訊可進一步降低。
引用第19A至20圖要說明的是根據具體實施例2之半導體裝置的製造方法。首先,如第19A圖所示,製備半導體晶圓92。其次,如第19B圖所示,在半導體晶圓92的前表面上形成接線層93、以及在接線層93上形成連接端子94。接著,在自半導體晶圓92的後表面實施背側研磨時,半導體晶圓92的後表面係經研磨而縮減半導體晶圓92的厚度直到半導體晶圓92達到特定厚度。
然後,如第19C圖所示,藉由微影在半導體晶圓92的後表面上形成光阻圖案(圖中未示)之後,電鍍係用於在半導體晶圓92的後表面上形成複數個金屬接端95A與95B。在半導體晶圓92之後表面上形成的複數個
金屬接端95A與95B自半導體晶圓92突出。複數個金屬接端95A與95B是在半導體晶圓92之後表面未形成光阻圖案的一部份中形成。例如,藉由以濺鍍法沉積鈦(Ti)與銅(Cu)、以及以電鍍法電鍍銅(Cu)在半導體晶圓92的後表面上形成金屬接端95A與95B。所說明的是利用銅(Cu)的實施例,但可使用鎢(W)或金(Au)而非銅(Cu)。在半導體晶圓92之後表面上已形成金屬接端95A與95B之後,得以藉由灰化移除光阻圖案。
另外,可藉由非等向性蝕刻在半導體晶圓92的後表面中形成複數個凹槽(groove),以及可在半導體晶圓92之後表面所形成的複數個凹槽內形成複數個金屬接端95A與95B。亦即,部份單獨金屬接端95A與95B可予以埋置在半導體晶圓92之後表面所形成的凹槽內。
半導體晶圓92之後表面上形成的複數個金屬接端95A為用於對準標記的金屬接端。用於對準標記的金屬接端95A形成部份對準標記。在半導體晶圓92之後表面上形成的複數個金屬接端95B為用於連接的金屬接端。用於連接的金屬接端95B為堆疊複數個半導體晶片91時電性連接複數個半導體晶片91的接端。另外,用於連接的金屬接端95B為堆疊半導體晶片91與其它半導體晶片時將半導體晶片91電性連接到另一半導體晶片的接端。
然後,在半導體晶圓92之後表面正在面朝上的狀態下,噴墨控制機制係用於定位要在半導體晶圓92之後表面上形成對準標記之位置上的噴墨頭20。
接著,如第20圖所示,樹脂96係經由噴墨頭20的噴嘴21予以滴注(塗敷),並且藉以在半導體晶圓92之後表面上的對準標記形成位置中形成樹脂96。控制樹脂96經由噴墨頭20之噴嘴21的滴注量,藉以在半導體晶圓92之後表面上的對準標記形成位置形成特定量的樹脂96。藉由控制樹脂96經由噴墨頭20之噴嘴21的滴注量,有可能使半導體晶圓92上所形成之金屬接端95A的上表面不遭受樹脂96覆蓋。另外,藉由控制樹脂96經由噴墨頭20之噴嘴21的滴注量,有可能使半導體晶圓92之後表面上所形成金屬接端95A的側表面僅部份遭受樹脂96覆蓋。
若樹脂96隨著金屬接端95A具有差的潤濕性,則有可能使半導體晶圓92之後表面上所形成之金屬接端95A的上表面免於遭受樹脂96覆蓋。換句話說,利用隨金屬接端95A具有差的潤濕性的樹脂96易於令半導體晶圓92上所形成之金屬接端95A的上表面從樹脂曝露出來96。
藉由使用微影及電鍍形成金屬接端95A。為此,金屬接端95A的形成位置比藉由噴墨控制機制所實現的樹脂96滴注位置更精確。例如,金屬接端95A形成位置的精確度大約為±0.1 μm,而藉由噴墨控制機制所實現之樹脂96滴注位置的精確度則為大約±5 μm。由於是在半導體晶圓92之後表面上要形成對準標記的位置中提供金屬接端95A,所以將樹脂96滴注在半導體晶圓92之後表面
上時,在形成金屬接端95A的位置中累積樹脂96。即使藉由噴墨控制機制所實現之樹脂96滴注位置的精確度低,仍有可能在半導體晶圓92之後表面上要形成對準標記的位置中形成樹脂96。亦即,即使樹脂96滴注位置與半導體晶圓92之後表面上要形成對準標記的位置有些許偏移,仍有可能在半導體晶圓92之後表面上要形成對準標記的位置中形成樹脂96。
金屬接端95A與樹脂96所形成之對準標記的形成可如具體實施例1予以實現成十字形狀或可為如「L」形之類的另一種形狀。例如,金屬接端95A及樹脂96所形成之對準標記的形狀可與各示於第2至5圖之對準標記的形狀相同。用於堆疊半導體裝置的方法如同具體實施例1所以其說明因而予以省略。
與樹脂96的反射係數值相比較,半導體晶片91(半導體晶圓92)之後表面的反射係數值比較接近金屬接端95A的反射係數值。換句話說,半導體晶片91(半導體晶圓92)之後表面的反射係數值與樹脂96的反射係數值之間的差異大於半導體晶片91(半導體晶圓92)之後表面的反射係數值與金屬接端95A的反射係數值之間的差異。為此,使用金屬接端95A以及樹脂96之對準標記的影像的對比度高於僅使用金屬接端95A之對準標記之影像。因此,安裝在覆晶接合器上的識別裝置藉由補捉已使用金屬接端95A與樹脂96予以形成之對準標記之影像能夠產生高對比度對準標記影像。藉由產生高對比度對準標
記影像得以對半導體晶片91(半導體晶圓92)之後表面上所形成的對準標記改良辨識率。
根據具體實施例2,藉由在半導體晶片91(半導體晶圓92)之後表面上形成金屬接端95A與樹脂96得以在半導體晶片91(半導體晶圓92)的後表面上形成對準標記。因此,根據具體實施例2,可在半導體晶片91(半導體晶圓92)的後表面上形成對準標記而不用在半導體晶片91(半導體晶圓92)的後表面上形成重新分佈層。
若以樹脂96覆蓋半導體晶片91(半導體晶圓92)之後表面上所形成之金屬接端95A的上表面,則得以在金屬接端95A與金屬接端95B之間產生與樹脂96厚度相等的位準差異。若在金屬接端95A與金屬接端95B之間存在位準差異的同時將半導體晶片81安裝在半導體晶片91的後表面,則半導體晶片91的金屬接端95B與半導體晶片81的連接端子84可不彼此接觸。因此,藉由使半導體晶片91(半導體晶圓92)之後表面上所形成之金屬接端95A的上表面從樹脂曝露出來96,得以抑制金屬接端95A與金屬接端95B之間位準差異的產生。
半導體晶片91、半導體晶片92、以及金屬接端95A與95B的尺寸
要說明的是半導體晶片91、半導體晶片92、以及金屬接端95A與95B的尺寸。然而,下文所給定半導體晶片91、半導體晶片92、以及金屬接端95A與95B的尺寸為範例,可在具體實施例中使用其它數值而不受限於這些數值。
‧半導體晶圓92的尺寸:300 nm
‧半導體晶圓92在背側研磨之後的厚度:50 μm或更大以及200 μm或更小
‧半導體晶片91在形成至單獨片件後的外部尺寸:10 mm2或更大以及25 mm2或更小
‧金屬接端95A與95B的直徑:Φ 5 μm或更大以及Φ 20 μm或更小
‧金屬接端95A與95B的腳距(pitch):30 μm或更大以及100 μm或更小
‧金屬接端95A與95B的高度:10 μm或更大以及30μm或更小
本文所詳述的所有實施例及條件語言意圖在於教學目的以幫助讀者理解本發明以及發明人所貢獻的概念用來使本技藝進步,並且應被理解為不受限於此等明確詳述的實施例及條件,說明書內此等實施例的結構(organization)也無關於表現本發明的優越性及劣等性。雖然已詳述本發明的具體實施例,仍應理解的是,可對其進行各種變更、取代、以及更替而不違背本發明的精神及範疇。
1‧‧‧半導體晶片(LSI晶片)
2‧‧‧半導體晶圓(半導體基底)
3‧‧‧接線層
4‧‧‧連接端子
5A、5B‧‧‧金屬接端
6‧‧‧樹脂
Claims (12)
- 一種半導體裝置,係包含:半導體基底;在該半導體基底之與電路形成表面為相反側之表面上形成的複數個金屬接端;以及在該半導體基底之與該電路形成表面為相反側之該表面上形成並且覆蓋該等金屬接端之至少部份側表面的樹脂,其中,該等金屬接端的上表面係從該樹脂曝露出來。
- 如申請專利範圍第1項所述的半導體裝置,其中該樹脂對該等金屬接端具有差的潤濕性。
- 如申請專利範圍第1項所述的半導體裝置,其中該樹脂呈導電性,該複數個金屬接端係藉由該樹脂電性連接,且該等金屬接端係電性連接於該半導體基底之電路的接地線。
- 如申請專利範圍第1項所述的半導體裝置,其中半導體晶片係在該半導體基底之與該電路形成表面為相反側的該表面上形成,該半導體晶片係利用包括有該等金屬接端與該樹脂之對準標記被安裝。
- 如申請專利範圍第1項所述的半導體裝置,其中該樹脂係在該複數個金屬接端所圍繞的區域中形成。
- 如申請專利範圍第1項所述的半導體裝置,其中 該等金屬接端穿過該半導體基底。
- 一種半導體裝置的製造方法,該方法包含:在半導體基底之與電路形成表面為相反側的表面上形成複數個金屬接端;在該半導體基底之與該電路形成表面為相反側的該表面上形成樹脂以便覆蓋該等金屬接端的至少部份側表面;以及固化該樹脂,其中,該等金屬接端的上表面係從該樹脂曝露出來。
- 如申請專利範圍第7項所述之半導體裝置的製造方法,其中該樹脂對該等金屬接端具有差的潤濕性。
- 如申請專利範圍第7項所述之半導體裝置的製造方法,其中該樹脂呈導電性,該複數個金屬接端係藉由該樹脂電性連接,且該等金屬接端係電性連接於該半導體基底之電路的接地線。
- 如申請專利範圍第7項所述之半導體裝置的製造方法,復包含藉由使用包括有該等金屬接端與該樹脂的對準標記,在該半導體基底之與該電路形成表面為相反側的該表面上安裝半導體晶片。
- 如申請專利範圍第7項所述之半導體裝置的製造方 法,其中該樹脂係在該複數個金屬接端所圍繞的區域中形成。
- 如申請專利範圍第7項所述之半導體裝置的製造方法,其中該等金屬接端穿過該半導體基底。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012138562A JP5966653B2 (ja) | 2012-06-20 | 2012-06-20 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201401468A true TW201401468A (zh) | 2014-01-01 |
Family
ID=49773721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102115849A TW201401468A (zh) | 2012-06-20 | 2013-05-03 | 半導體裝置及半導體裝置的製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20130341765A1 (zh) |
| JP (1) | JP5966653B2 (zh) |
| CN (1) | CN103515358B (zh) |
| TW (1) | TW201401468A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI563606B (en) * | 2014-01-29 | 2016-12-21 | Siliconware Precision Industries Co Ltd | Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170118047A (ko) * | 2015-02-19 | 2017-10-24 | 스미토모 세이미츠 고교 가부시키가이샤 | 충전 방법 및 충전 장치 |
| KR20170050678A (ko) * | 2015-10-30 | 2017-05-11 | 삼성전자주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
| US9633925B1 (en) * | 2016-03-25 | 2017-04-25 | Globalfoundries Inc. | Visualization of alignment marks on a chip covered by a pre-applied underfill |
| WO2019032434A1 (en) * | 2017-08-08 | 2019-02-14 | Everspin Technologies, Inc. | MULTI-LAYER FRAME HOUSINGS FOR INTEGRATED CIRCUITS HAVING A MAGNETIC SHIELD INTEGRATED THEREIN, AND ASSOCIATED METHODS |
| CN117855060B (zh) * | 2024-03-07 | 2024-05-28 | 成都电科星拓科技有限公司 | 一种半导体封装结构及方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4159631B2 (ja) * | 1997-06-23 | 2008-10-01 | シチズンホールディングス株式会社 | 半導体パッケージの製造方法 |
| JP2001144197A (ja) * | 1999-11-11 | 2001-05-25 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法及び試験方法 |
| JP3854054B2 (ja) * | 2000-10-10 | 2006-12-06 | 株式会社東芝 | 半導体装置 |
| JP3909036B2 (ja) * | 2001-04-27 | 2007-04-25 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2005101067A (ja) * | 2003-09-22 | 2005-04-14 | Sharp Corp | 基板の配線構造および配線形成方法 |
| JP4379102B2 (ja) * | 2003-12-12 | 2009-12-09 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4467318B2 (ja) * | 2004-01-28 | 2010-05-26 | Necエレクトロニクス株式会社 | 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法 |
| JP2005236039A (ja) * | 2004-02-19 | 2005-09-02 | Tdk Corp | 半導体ic内蔵基板及びその製造方法、並びに、半導体ic内蔵モジュール |
| JP4016984B2 (ja) * | 2004-12-21 | 2007-12-05 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板、及び電子機器 |
| JP4731191B2 (ja) * | 2005-03-28 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP4844287B2 (ja) * | 2006-04-26 | 2011-12-28 | ソニー株式会社 | 半導体装置及びその製造方法 |
| JP2008177215A (ja) * | 2007-01-16 | 2008-07-31 | Sharp Corp | 基板貼り合わせ方法および基板貼り合わせ装置 |
| JP2010087262A (ja) * | 2008-09-30 | 2010-04-15 | Toyota Motor Corp | 半導体装置の製造方法 |
| KR101179386B1 (ko) * | 2010-04-08 | 2012-09-03 | 성균관대학교산학협력단 | 패키지 기판의 제조방법 |
| US8928159B2 (en) * | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
| US20120193778A1 (en) * | 2011-01-27 | 2012-08-02 | Texas Instruments Incorporated | Integrated circuit having protruding bonding features with reinforcing dielectric supports |
-
2012
- 2012-06-20 JP JP2012138562A patent/JP5966653B2/ja not_active Expired - Fee Related
-
2013
- 2013-04-24 US US13/869,306 patent/US20130341765A1/en not_active Abandoned
- 2013-05-03 TW TW102115849A patent/TW201401468A/zh unknown
- 2013-05-20 CN CN201310186281.XA patent/CN103515358B/zh not_active Expired - Fee Related
-
2015
- 2015-04-07 US US14/680,206 patent/US20150214104A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI563606B (en) * | 2014-01-29 | 2016-12-21 | Siliconware Precision Industries Co Ltd | Package substrate as well as manufacturing method thereof and semiconductor package as well as manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150214104A1 (en) | 2015-07-30 |
| US20130341765A1 (en) | 2013-12-26 |
| CN103515358B (zh) | 2016-06-08 |
| CN103515358A (zh) | 2014-01-15 |
| JP2014003204A (ja) | 2014-01-09 |
| JP5966653B2 (ja) | 2016-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879183B2 (en) | Semiconductor device and method of manufacture | |
| US12159860B2 (en) | Singulation and bonding methods and structures formed thereby | |
| TWI525720B (zh) | 半導體裝置及其形成方法 | |
| TWI591736B (zh) | 積體電路封裝接墊及其形成方法 | |
| KR101817839B1 (ko) | 팬아웃 상호 접속 구조 및 그 형성 방법 | |
| CN101771012B (zh) | 半导体装置及其制造方法 | |
| TWI602273B (zh) | 半導體裝置 | |
| US8410614B2 (en) | Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same | |
| KR100884238B1 (ko) | 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법 | |
| CN101752336B (zh) | 半导体装置及其制造方法 | |
| CN103779243A (zh) | 半导体器件及其制造方法以及封装后的半导体器件 | |
| CN107221521A (zh) | 半导体封装 | |
| CN110797270B (zh) | 半导体封装件和方法 | |
| KR101508841B1 (ko) | 패키지 온 패키지 구조물 및 이의 형성 방법 | |
| CN111106020B (zh) | 集成电路封装件和方法 | |
| TW201724452A (zh) | 具有對位標記的積體電路晶粒及其形成方法 | |
| TWI769530B (zh) | 封裝結構及其形成方法 | |
| KR20070042475A (ko) | 반도체 칩 및 반도체 칩의 제조 방법 | |
| KR100794658B1 (ko) | 반도체 칩 제조 방법, 이에 의해 형성된 반도체 칩 및 이를포함하는 칩 스택 패키지 | |
| TW201401468A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| TWI234261B (en) | Method of forming wafer backside interconnects | |
| CN102163588A (zh) | 半导体装置与其制造方法 | |
| CN106206499A (zh) | 半导体器件和方法 | |
| US20120211884A1 (en) | Wafer chip scale package connection scheme | |
| CN107564867A (zh) | 扇出型封装件结构和方法 |