CN107564867A

CN107564867A - 扇出型封装件结构和方法

Info

Publication number: CN107564867A
Application number: CN201610919326.3A
Authority: CN
Inventors: 邱志威; 邱绍玲
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2016-07-01
Filing date: 2016-10-21
Publication date: 2018-01-09
Also published as: US10163770B2; US11107758B2; US20180190578A1; US9953911B2; US11715681B2; CN114783960A; US10510648B2; US20190148277A1; US20200051900A1; US20210391242A1; US20180005930A1

Abstract

本发明实施例提供了一种方法，包括：在载体上附接半导体结构，在载体上方沉积模塑料层，其中，半导体结构嵌入在模塑料层中；将第一感光材料层和第二感光材料层暴露于光；显影第一感光材料层和第二感光材料层以形成开口，开口具有位于第一感光材料层中的第一部分和位于第二感光材料层中的第二部分，其中，第二部分的宽度大于第一部分的宽度；用导电材料填充开口以在第一感光材料层中形成通孔和在第二感光材料层中形成重分布层；以及在重分布层上方形成凸块。本发明实施例涉及扇出型封装件结构和方法。

Description

扇出型封装件结构和方法

技术领域

本发明实施例涉及扇出型封装件结构和方法。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度不断提高，半导体产业经历了快速的发展。在大多数情况下，这种集成度的提高源自最小特征尺寸的不断减小，这使得更多的部件集成在给定的区域内。然而，更小的部件尺寸可以导致更多的泄漏电流。随着近来对微型化、更高速度、更大带宽以及更低功耗和延迟的要求提高，也产生了对于半导体管芯的更小和更具创造性的封装技术的需要。

随着半导体技术的进一步发展，具有扇出型封装件的半导体器件作为有效替代物出现从而进一步改善半导体器件的性能。在具有扇出型封装件的半导体器件中，模塑料层可以形成在半导体管芯周围以提供额外的表面区域，从而支撑扇出型互连结构。例如，可以在模塑料层的顶面上方形成多个重分布层。此外，重分布层电连接至半导体管芯的有源电路。然后，可以形成诸如位于凸块金属化结构上的焊球以通过重分布层电连接到半导体管芯。

发明内容

根据本发明的一些实施例，提供了一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括多个连接件；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；在所述模塑料层上沉积第一感光材料层；根据第一图案将所述第一感光材料层暴露于光；在所述第一感光材料层上沉积第二感光材料层；根据第二图案将所述第二感光材料层暴露于光；显影所述第一感光材料层和所述第二感光材料层以形成多个开口；用导电材料填充所述多个开口以形成第一重分布层；以及在所述第一重分布层上方形成多个凸块。

根据本发明的另一些实施例，还提供了一种制造半导体器件的方法，包括：在载体上附接半导体结构，其中，所述半导体结构包括连接件，并且其中，所述连接件的顶面与所述半导体结构的顶面平齐；在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；将第一感光材料层和第二感光材料层暴露于光；显影所述第一感光材料层和所述第二感光材料层以形成开口，所述开口具有位于所述第一感光材料层中的第一部分和位于所述第二感光材料层中的第二部分，其中，所述第二部分的宽度大于所述第一部分的宽度；用导电材料填充所述开口以在所述第一感光材料层中形成通孔和在所述第二感光材料层中形成重分布层；以及在所述重分布层上方形成凸块。

根据本发明的又一些实施例，还提供了一种半导体装置，包括：半导体结构，位于模塑料层中；第一聚合物层，位于所述模塑料层上；第二聚合物层，位于所述第一聚合物层上；第一互连结构，具有位于所述第一聚合物层中的第一通孔部分和位于所述第二聚合物层中的第一金属线部分；第三聚合物层，位于所述第二聚合物层上；第四聚合物层，位于所述第三聚合物层上；以及第二互连结构，具有位于所述第三聚合物层中的第二通孔部分和位于所述第四聚合物层中的第二金属线部分，其中，所述第二通孔部分与所述第一通孔部分垂直对齐。

附图说明

当结合附图进行阅读时，根据下面详细的描述可以最佳地理解本发明的方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚地讨论，各个部件的尺寸可以任意地增加或减少。

图1示出了根据本发明的各个实施例的具有扇出型封装件的半导体器件的截面图；

图2至图15示出了根据本发明的各个实施例的制造图1中示出的半导体器件的中间步骤；以及

图16示出了根据本发明的各个实施例的形成图1中示出的半导体器件的方法的流程图。

具体实施方式

以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本发明。当然，这些仅仅是实例而不旨在限制。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括其中可以在第一部件和第二部件之间形成额外的部件，使得第一和第二部件可以不直接接触的实施例。而且，本发明在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。

而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。

将结合具体上下文中的实施例描述本发明，即，形成具有扇出型封装件的半导体器件的制造工艺。然而，本发明的实施例也可以应用于各种半导体结构。在下文中，将参考附图来具体解释各个实施例。

图1示出了根据本发明的各个实施例的具有扇出型封装件的半导体器件的截面图。半导体器件100包括嵌入在模塑料层402中的半导体芯片140和形成在模塑料层402上方的多个互连结构。

如图1所示，半导体芯片140包括衬底102。衬底102可以由硅、硅锗、碳化硅等形成。另外，衬底102可以是绝缘体上硅(SOI)衬底。SOI衬底可以包括形成在绝缘层(例如，掩埋氧化物等)上方的半导体材料(例如硅、锗等)层，绝缘层形成在硅衬底中。此外，可使用的其他衬底包括多层衬底、梯度衬底、混合取向衬底等。

衬底102可进一步包括各种电路(未示出)。在衬底102上形成的电路可以是适合于特定应用的任何类型的电路。

根据实施例中，该电路可包括各种n型金属氧化物半导体(NMOS)和/或p型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。该电路可以互连以执行一个或多个功能。该功能可包括存储器结构、处理结构、传感器、放大器、功率分配器、输入/输出电路等。本领域普通技术人员将理解，提供以上实例仅用于示出的目的，从而进一步解释本发明的应用，并且不旨在以任何方式限制本发明。

在衬底102的顶部上形成层间介电层104。例如，层间介电层104可以由诸如氧化硅的低k介电材料形成。层间介电层104可以通过本领域已知的任何合适的方法形成，诸如旋转、化学气相沉积(CVD)和等离子体增强化学气相沉积(PECVD)。本领域普通技术人员将认识到，层间介电层104还可以包括多个介电层。

在层间介电层104上方形成底部金属化层122和顶部金属化层126。如图1所示，底部金属化层122包括第一金属线124。类似地，顶部金属化层126包括第二金属线128。金属线124和128是由诸如铜或铜合金等的金属材料形成的。可以通过任何合适的技术(例如，沉积、镶嵌等)形成金属化层122和126。一般来说，一个或多个金属间介电层和相关的金属化层用于使互连衬底102中的电路彼此互连以形成功能电路，并且以便进一步提供外部电连接。

应该指出，虽然图1中示出了底部金属化层122和顶部金属化层126，本领域普通技术人员将认识到，一个或多个金属间介电层(未示出)和相关的金属化层(未示出)形成在底部金属化层122和顶部金属化层126之间。具体地，可以通过介电材料(例如，极低k介电材料)和导电材料(例如，铜)的交替层形成底部金属化层122和顶部金属化层126层之间的层。

在顶部金属化层126的顶部上形成钝化层105。根据实施例，钝化层105由非有机材料形成，非有机材料诸如未掺杂的硅酸盐玻璃、氮化硅、氧化硅等。可选的，钝化层105可以由诸如碳掺杂的氧化物等的低k电介质形成。此外，诸如多孔碳掺杂的二氧化硅的极低k(ELK)电介质可用于形成钝化层105。

可以通过诸如CVD的任何合适的技术形成钝化层105。如图1所示，在钝化层105中可以形成两个开口。该开口用于容纳顶部金属焊盘106和107。

如图1所示，顶部金属焊盘106和107都嵌入在钝化层105中。特别是，顶部金属焊盘106和107提供半导体芯片140的金属线128和后钝化互连结构之间的导电通道。顶部金属焊盘106和107可以由诸如铜，铜合金，铝，银，黄金和它们的任意任何组合，和/或它们的多层的金属材料制成。可以通过诸如CVD的合适的技术形成顶部金属焊盘106和107。可选地，可以通过溅射、电镀等形成顶部金属焊盘106和107。

在钝化层105的顶部上形成介电层108。在一些实施例中，介电层108是聚合物层。在整个说明书中，介电层108可以被可选地称为聚合物层108。

该聚合物层108是由诸如环氧树脂，聚酰亚胺等的聚合物材料制成的。可选地，可以由诸如聚苯并恶唑(PBO)的合适的聚合物介电材料形成聚合物层108。可以由诸如旋涂的本领域已知的任何合适的方法形成聚合物层108。

在聚合物层108中形成第一连接件112和第二连接件114。如图1所示，第一连接件112和第二连接件114的下部被钝化层105环绕。第一连接件112和第二连接件114的上部被聚合物层108环绕。可以由诸如铜、铜合金、它们的任何组合、和/或它们的多层的合适的导电材料制成第一连接件112和第二连接件114。在一些实施例中，第一连接件112和第二连接件114具有柱状结构。

在模塑料层402上方形成多个感光材料层602、702、1302、1304、1306和1308。如图1所示，在感光材料层中形成多个互连结构。需要指出的是，在制造半导体器件100的过程中，固化工艺可应用于感光材料层602、702、1302、1304、1306和1308。当固化工艺已经应用于感光材料层602、702、1302、1304、1306和1308之后，感光材料可以被交联，并变为聚合物材料。其结果是，感光材料层602、702、1302、1304、1306和1308可以被可选地称为聚合物层602、702、1302、1304、1306和1308。

如图1所示，在感光材料层602和702中形成互连结构601。互连结构601可以包括在感光材料层602中形成的通孔部分和在感光材料层702中形成的金属线部分。互连结构601的通孔部分和金属线部分都被晶种层环绕。互连结构601的通孔部分通过晶种层与第一连接件112电连接。

如图1所示的互连结构可以形成多个堆叠的通孔结构。例如，互连结构601、1301和1401彼此垂直对准。更具体地，互连结构1301的通孔部分1301在互连结构601的金属线部分的顶部上。同样，互连结构1401的通孔部分在互连结构1301的金属线部分的顶部上。由互连结构601、1301和1401形成的堆叠的通孔结构提供了半导体芯片140和半导体器件100的输入/输出凸块(例如，凸块1414)之间的导电路径。

在一些实施例中，互连结构1301的金属线部分的侧壁与互连结构601的金属线部分的侧壁垂直地对准。同样，互连结构1301的通孔部分的侧壁与互连结构601的通孔部分的侧壁垂直地对准。这样的垂直对准有助于减少传导损失，从而提高半导体器件100的性能。

应该进一步指出，图1所示的感光材料层(例如，感光材料层602)的数量和互连结构(例如，互连结构601)的数量仅仅是实例。本领域普通技术人员将会认识到许多变化，替代和修改。例如，互连结构601可以包括不止一个互连层，并且每个互连层可容纳任意数量的金属线。

在介电层1402上方形成多个凸块1412、1414、1416和1418。在一些实施例中，凸块1412、1414、1416和1418是焊球。在它们的相应的凸块下方可以形成有多个凸块下金属(UBM)结构。下文将结合图14来描述凸块1412、1414、1416和1418和它们各自的UBM结构的详细的形成工艺。

应当指出的是，图1中示出的凸块(例如，凸块1412-1418)的数量仅仅是实例。本领域普通技术人员将会认识到许多变化，替代和修改。例如，半导体器件100可以容纳任何数量的凸块。

如图1所示的半导体器件100的一个有利特征是堆叠的通孔结构提供了客户友好的产品设计方案，以实现更好的电气性能。

图2-15示出了根据本发明的各个实施例的制造图1中示出的半导体器件的中间步骤。应该指出的是，在图2-15中示出的制造步骤以及半导体结构仅仅是一个实例。本领域普通技术人员将会认识到有可能有许多替代，变化和修改。

图2示出了根据本发明的各个实施例的半导体器件的截面图。如图2所示，在载体201上形成释放层103。可以由硅、玻璃、陶瓷氧化铝、氧化硅、它们的组合等形成载体201。在一些实施例中，由基于环氧基的热释放材料形成释放层103。在另一个实施例中，释放层103可以由紫外(UV)胶形成，当将UV胶暴露于紫外光时，UV胶将失去它的粘合性能。

可以通过任何合适的半导体制造技术在载体201上形成释放层103。在一些实施例中，释放层103可以作为液体被分配并随后被固化。在另一个实施例中，释放层103可以层压到载体201上。

图3示出了根据本发明的各个实施例的在载体上安装半导体芯片之后的图2中所示的半导体器件的截面图。如图3所示，该半导体芯片140被拾取并放置在载体201上。半导体芯片140的衬底102与释放层103直接接触。该半导体芯片140包括多个接触焊盘。如图3所示，连接件112和114形成在半导体芯片140的顶侧上。如图3所示，连接件112和114的顶面暴露在半导体芯片140的外部。在整个说明书中，半导体芯片140可以被可选地称为半导体结构140。

图4示出了根据本发明的各个实施例的在载体上方形成模塑料层之后的图3中所示的半导体器件的截面图。如图4所示，在载体201上方形成模塑料层402之后，半导体芯片140嵌入在模塑料层402中。

在一些实施例中，模塑料层402可以是环氧树脂，它分配在上述的间隙中。该环氧树脂可以以液体形式施加，并且在固化工艺之后可以硬化。在另一实施例中，模塑料层402可由诸如聚合物基材料、树脂基材料、聚酰亚胺、环氧树脂及它们的任何组合的可固化材料形成。可以由任何合适的分配技术形成模塑料层402。

图5示出了根据本发明的各个实施例的将研磨工艺施加于模塑料层的顶面上之后的图4中所示的半导体器件的截面图。模塑料层402的顶面经历研磨工艺。研磨工艺可以采用机械研磨工艺、化学抛光工艺、蚀刻工艺、它们的任何组合等。

如图5所示，将研磨工艺施加到模塑料层402的顶面，直到暴露出连接件112和114的顶面。具体地，如图5所示，连接件112和114的顶面可以暴露于模塑料层402之外。作为执行研磨工艺的结果，连接件112和114的顶面与模塑料层402的顶面基本上平齐。

图6示出了根据本发明的各个实施例的在模塑料层上方沉积第一感光材料之后的图5中所示的半导体器件的截面图。在模塑料层402上方形成第一感光材料层602。根据一些实施例，第一感光材料层602可以由诸如PBO，SU-8感光环氧树脂，膜型高分子材料等的合适的感光材料形成。可以由诸如旋涂等的合适的半导体制造技术形成第一感光材料层602。

考虑到在图1中示出的互连结构的通孔部分的位置和形状，将感光材料层602的选择性区域暴露于光。结果，暴露于光的感光区域的物理性质发生变化。根据实施例，暴露区域的物理性质的变化将使得当显影剂施加于感光材料层602时，暴露区域被蚀刻掉。

图7示出了根据本发明的各个实施例的在第一感光材料层602上方形成第二感光材料层之后的图6中示出的半导体器件的截面图。第二感光材料层702类似于第一感光材料层602，因此在这里没有详细讨论，以避免不必要的重复。

考虑到图1中示出的互连结构的金属线部分的位置和形状，将第二感光材料层702的选择性区域暴露于光。结果，暴露于光的感光区域的物理性质发生变化。根据实施例，暴露区域的物理性质的变化将使得当显影剂施加于第二感光材料层702时，暴露区域被蚀刻掉。

图8示出了根据本发明的各个实施例的形成多个开口之后的图7中示出的半导体器件的截面图。将合适的显影剂施加于第一感光材料层602和第二感光材料层702。其结果是，在第一感光材料层602和第二感光材料层702中形成多个开口701、704和706。开口701，704和706的形成涉及光刻操作，这是众所周知的，因此，在这里没有讨论进一步的细节，以避免不必要的重复。

在形成开口701、704和706后，可以对第一感光材料层602和第二感光材料层702施加合适的显影后固化工艺。

图9示出了根据本发明的各个实施例的在开口中形成晶种层之后的图8中示出的半导体器件的截面图。在开口701，704和706的底部和侧壁上形成晶种层802。晶种层802可以由铜、镍、金、钛、它们的任何组合等形成。可以通过诸如物理气相沉积(PVD)、CVD等的合适的沉积技术形成晶种层802。晶种层802的厚度介于约500埃和约8000埃之间。

图10示出了根据本发明的各个实施例的已形成光刻胶层之后的图9中示出的半导体器件的截面图。在晶种层802的非开口部分的顶面上方形成光刻胶层。如图10所示，光刻胶层包括四部分，即，第一部分902，第二部分904，第三部分906和第四部分908。光刻胶层的厚度大于5μm。该光刻胶层的边缘与开口701，704和706的侧壁垂直对齐。例如，第二部分904的左边缘与开口701的侧壁垂直对齐。

根据一些实施例中，光刻胶层可以由诸如SU-8感光环氧树脂、膜型高分子材料等的合适的光刻胶材料形成。可以由诸如旋涂、干膜层压等的合适的半导体制造技术形成光刻胶层。

具有图10中示出的光刻胶层的一个有利特征是光刻胶层有助于通过镀工艺形成厚互连结构，这将结合图11详细描述。

图11示出了根据本发明的各个实施例的将镀工艺应用于半导体器件之后的图10中示出的半导体器件的截面图。可以用导电材料填充晶种层802的顶部上的开口。该导电材料可以包括铜，但是可以可选地利用诸如铝，合金，钨，银，掺杂的多晶硅，它们的组合等的其他合适的材料。

可以通过镀工艺利用导电材料填充开口701、704和706。具体地，镀工艺是自下而上的镀工艺。在镀工艺期间，诸如铜的导电材料从开口701，704和706的底部以及侧壁生长。在镀工艺完成之后，在它们各自开口中形成互连结构1002、1004和1006。如图11所示，每个互连结构具有基本上平坦的表面。这样的平坦的表面与光刻胶层的底面基本上平齐。

互连结构1002，1004和1006可以用作重分布层。贯穿整个说明书，互连结构1002、1004和1006可以被可选地称为重分布层。

图12示出了根据本发明的各个实施例的在已去除剩余的光刻胶层之后的图11中示出的半导体器件的截面图。在一些实施例中，可以通过使用诸如化学溶剂清洗、等离子体灰化、干法剥离等的合适的光刻胶剥离技术去除图11中示出的剩余的光刻胶层。光刻胶剥离技术是众所周知的，因此不讨论在本文中的进一步细节，以避免不必要的重复。在剩余的光刻胶层被去除后，可以通过诸如湿蚀刻工艺的合适的蚀刻工艺去除暴露的晶种层。

图13示出了根据本发明的各个实施例的在载体上方形成两个额外的互连层之后的图12中所示的半导体器件的截面图。在第二感光材料层702上方形成感光材料层1302、1304、1306和1308。在已形成感光材料层之后，通过类似于图8-12中示出的工艺的制造工艺形成互连结构，并且因此本文中不再详细论述以避免重复。

图14示出了根据本发明的各个实施例的在互连结构上方形成多个凸块之后的图13中示出的半导体器件的截面图。在感光材料层1308上方形成介电层1402。可以由诸如氮化硅的氮化物、诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)的氧化物、它们的任何组合等形成介电层1402。可以通过诸如旋涂、CVD、PECVD等的合适的制造技术形成介电层1402。

如图14所示，在介电层1402上方形成多个多个UBM结构1422、1424、1426和1428和它们各自的凸块1412，1414，1416和1418。UBM结构1422、1424、1426和1428帮助防止焊球和半导体器件的集成电路之间的扩散，同时提供低电阻的电连接。

在一些实施例中，凸块1412、1414、1416和1418是焊球。在一些实施例中，焊球可以包括SAC405。SAC405包括95.5％的Sn，4％的Ag和0.5％的Cu。

图15示出了根据本发明的各个实施例的在对半导体器件施加去除载体的工艺之后的截面图。可以从半导体器件100分离图14中示出的载体201。各种分离工艺可用于从载体201分离半导体器件100。各种分离工艺可以包括化学溶剂、UV曝光等。可以通过使用合适的蚀刻工艺从半导体器件100中去除释放层103。

图16示出了根据本发明的各个实施例的形成图1所示的半导体器件的方法的流程图。此流程图只是一个实例，不应过分限制权利要求的范围。本领域普通技术人员将会意识到许多变化，替代和修改。例如，图16所示的各个步骤可以添加、删除、替换、重新排列和重复。

在步骤1602中，通过释放层将半导体芯片或半导体结构附接至载体。半导体芯片包括衬底。衬底的背侧与释放层直接接触。

在步骤1604中，在载体上方形成模塑料层。半导体芯片嵌入在模塑料层中。在步骤1606中，对模塑料层施加研磨工艺直到暴露出半导体芯片的顶面。

在步骤1608中，在模塑料层上方沉积第一感光材料层。在步骤1610中，根据第一图案将第一感光材料层暴露于光。

在步骤1612中，在第一感光材料层上方沉积第二感光材料层。在步骤1614中，根据第二图案将第二感光材料层暴露于光。

在步骤1616中，通过将显影剂施加于第一感光材料层和第二感光材料层，在第一感光材料层和第二感光材料层中形成多个开口。在步骤1618中，在多个开口的顶部和侧壁上沉积晶种层。

在步骤1620中，在第二感光材料层上形成光刻胶层。在步骤1622中，通过镀工艺，在开口中填充导电材料以形成包括多个互连结构的第一互连层。在步骤1624中，在第一互连层上方形成多个互连层。

在步骤1626中，在多个互连层上方沉积介电层。在介电层上方形成多个UBM结构。在它们的相应的UBM结构上方形成多个凸块。在步骤1628中，采用合适的载体去除技术以从半导体器件分离载体。

根据实施例，一种方法包括：在载体上附接半导体结构，其中，半导体结构包括多个连接件；在载体上方沉积模塑料层，其中，半导体结构嵌入在模塑料层中；在模塑料层上沉积第一感光材料层；根据第一图案将第一感光材料层暴露于光；在第一感光材料层上沉积第二感光材料层；根据第二图案将第二感光材料层暴露于光；显影第一感光材料层和第二感光材料层以形成多个开口；用导电材料填充多个开口以形成第一重分布层；以及在第一重分布层上方形成多个凸块。

根据实施例，一种方法包括：在载体上附接半导体结构，其中，半导体结构包括连接件，并且其中，连接件的顶面与半导体结构的顶面基本平齐；在载体上方沉积模塑料层，其中，半导体结构嵌入在模塑料层中；将第一感光材料层和第二感光材料层暴露于光；显影第一感光材料层和第二感光材料层以形成开口，开口具有位于第一感光材料层中的第一部分和位于第二感光材料层中的第二部分，其中，第二部分的宽度大于第一部分的宽度；用导电材料填充开口以在第一感光材料层中形成通孔和在第二感光材料层中形成重分布层；以及在重分布层上方形成凸块。

根据实施例，一种装置，包括：半导体结构，位于模塑料层中；第一聚合物层，位于模塑料层上；第二聚合物层，位于第一聚合物层上；第一互连结构，具有位于第一聚合物层中的第一通孔部分和位于第二聚合物层中的第一金属线部分；第三聚合物层，位于第二聚合物层上；第四聚合物层，位于第三聚合物层上；以及第二互连结构，具有位于第三聚合物层中的第二通孔部分和位于第四聚合物层中的第二金属线部分，其中，第二通孔部分与第一通孔部分垂直对齐。

在上述方法中，还包括：在所述载体上方沉积所述模塑料层的步骤之后，对所述模塑料层施加研磨工艺直到暴露出所述半导体结构的顶面。

在上述方法中，还包括：在用所述导电材料填充所述多个开口以形成所述第一重分布层的步骤之前，在所述第二感光材料层的顶面上形成光刻胶层。在上述方法中，所述光刻胶层的侧壁与所述多个开口的一个开口的侧壁垂直对齐；并且所述光刻胶层的厚度大于5μm。

在上述方法中，在用所述导电材料填充所述多个开口以形成所述第一重分布层的步骤之后，所述第一重分布层的顶面与所述光刻胶层的底面平齐。

在上述方法中，还包括：在所述第一重分布层上方形成第二重分布层；以及在所述第二重分布层上方形成第三重分布层。

在上述方法中，还包括：在所述第一重分布层上方形成多个凸块下金属结构；以及在所述多个凸块下金属结构上方形成多个凸块。

在上述方法中，还包括：在用所述导电材料填充所述多个开口以形成所述第一重分布层的步骤之前，在所述多个开口中形成晶种层。

在上述方法中，还包括：在所述第一重分布层上方形成多个凸块的步骤之前，从所述半导体结构分离所述载体。

在上述方法中，还包括：在所述模塑料层上沉积第一感光材料层；根据第一图案将所述第一感光材料层暴露于光；在所述第一感光材料层上沉积第二感光材料层；以及根据第二图案将所述第二感光材料层暴露于光。

在上述方法中，还包括：在所述重分布层上方形凸块下金属结构；以及在所述凸块下金属结构上方形成所述凸块。

在上述方法中，所述连接件的表面与所述通孔的表面直接接触。

在上述方法中，还包括：在用所述导电材料填充所述开口的步骤之前，在所述第二感光材料层的顶面上形成光刻胶层。

在上述方法中，所述光刻胶层的侧壁与所述开口的侧壁垂直对齐；以及所述光刻胶层的厚度大于5μm。

在上述半导体装置中，还包括：多个凸块，位于所述第四聚合物层上方。

在上述半导体装置中，所述多个凸块通过所述第一互连结构和所述第二互连结构连接至半导体结构。

在上述半导体装置中，所述半导体结构包括多条金属线、位于顶部金属线上方的金属焊盘以及位于所述金属焊盘上方的连接件。

在上述半导体装置中，所述第一互连结构还包括围绕所述第一通孔部分和所述第一金属线部分的晶种层。

上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本公开的方面。本领域技术人员应该理解，他们可以容易地使用本公开作为基础来设计或修改用于实现与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，他们可以做出多种变化、替换以及改变。

Claims

1.一种制造半导体器件的方法，包括：

在载体上附接半导体结构，其中，所述半导体结构包括多个连接件；

在所述载体上方沉积模塑料层，其中，所述半导体结构嵌入在所述模塑料层中；

在所述模塑料层上沉积第一感光材料层；

根据第一图案将所述第一感光材料层暴露于光；

在所述第一感光材料层上沉积第二感光材料层；

根据第二图案将所述第二感光材料层暴露于光；

显影所述第一感光材料层和所述第二感光材料层以形成多个开口；

用导电材料填充所述多个开口以形成第一重分布层；以及

在所述第一重分布层上方形成多个凸块。

2.根据权利要求1所述的方法，还包括：

在所述载体上方沉积所述模塑料层的步骤之后，对所述模塑料层施加研磨工艺直到暴露出所述半导体结构的顶面。

3.根据权利要求1所述的方法，还包括：

在用所述导电材料填充所述多个开口以形成所述第一重分布层的步骤之前，在所述第二感光材料层的顶面上形成光刻胶层。

4.根据权利要求3所述的方法，其中：

所述光刻胶层的侧壁与所述多个开口的一个开口的侧壁垂直对齐；并且

所述光刻胶层的厚度大于5μm。

5.根据权利要求3所述的方法，其中：

在用所述导电材料填充所述多个开口以形成所述第一重分布层的步骤之后，所述第一重分布层的顶面与所述光刻胶层的底面平齐。

6.根据权利要求1所述的方法，还包括：

在所述第一重分布层上方形成第二重分布层；以及

在所述第二重分布层上方形成第三重分布层。

7.根据权利要求1所述的方法，还包括：

在所述第一重分布层上方形成多个凸块下金属结构；以及

在所述多个凸块下金属结构上方形成多个凸块。

8.根据权利要求1所述的方法，还包括：

在用所述导电材料填充所述多个开口以形成所述第一重分布层的步骤之前，在所述多个开口中形成晶种层。

9.一种制造半导体器件的方法，包括：

在载体上附接半导体结构，其中，所述半导体结构包括连接件，并且其中，所述连接件的顶面与所述半导体结构的顶面平齐；

将第一感光材料层和第二感光材料层暴露于光；

显影所述第一感光材料层和所述第二感光材料层以形成开口，所述开口具有位于所述第一感光材料层中的第一部分和位于所述第二感光材料层中的第二部分，其中，所述第二部分的宽度大于所述第一部分的宽度；

用导电材料填充所述开口以在所述第一感光材料层中形成通孔和在所述第二感光材料层中形成重分布层；以及

在所述重分布层上方形成凸块。

10.一种半导体装置，包括：

半导体结构，位于模塑料层中；

第一聚合物层，位于所述模塑料层上；

第二聚合物层，位于所述第一聚合物层上；

第一互连结构，具有位于所述第一聚合物层中的第一通孔部分和位于所述第二聚合物层中的第一金属线部分；

第三聚合物层，位于所述第二聚合物层上；

第四聚合物层，位于所述第三聚合物层上；以及

第二互连结构，具有位于所述第三聚合物层中的第二通孔部分和位于所述第四聚合物层中的第二金属线部分，其中，所述第二通孔部分与所述第一通孔部分垂直对齐。