JP2005236039A - 半導体ｉｃ内蔵基板及びその製造方法、並びに、半導体ｉｃ内蔵モジュール - Google Patents

Abstract

【課題】 電極ピッチが非常に狭い半導体ＩＣを内蔵可能な半導体ＩＣ内蔵基板を提供する。
【解決手段】 本発明による半導体ＩＣ内蔵基板１００は、樹脂層１１０と、樹脂層１１０に埋め込まれた導電体層１５０及び半導体ＩＣ１４０とを備え、導電体層１５０は、半導体ＩＣを位置決め可能な位置決め用パターン１５２を含んでいる。本発明によれば、導電層１５０に位置決め用パターン１５２が含まれていることから、半導体ＩＣ１４０の位置にずれがほとんど生じず、このため、１００μｍ以下、例えば６０μｍといった電極ピッチの非常に狭い半導体ＩＣを内蔵することが可能となる。
【選択図】 図１

Description

本発明は、半導体ＩＣ内蔵基板及びその製造方法、並びに、半導体ＩＣ内蔵モジュールに関し、特に、電極ピッチが狭い半導体ＩＣが内蔵された半導体ＩＣ内蔵基板及びその製造方法、並びに、電極ピッチが狭い半導体ＩＣが内蔵された半導体ＩＣ内蔵モジュールに関する。

近年、半導体ＩＣを搭載するモジュールへの小型化・薄型化の要求を満たすべく、半導体ＩＣをベアチップの状態でプリント基板に搭載する提案が数多くなされている。ベアチップ状態の半導体ＩＣは、パッケージングされた半導体ＩＣに比べて電極ピッチが非常に狭いことから、これをプリント基板に搭載する場合、半導体ＩＣに設けられた電極（以下、「ランド電極」という）とプリント基板に設けられた配線（以下、「配線パターン」という）との接続をどのようにして行うかが重要な問題となる。

ランド電極と配線パターンとを接続する一つの方法として、ワイヤボンディングによりこれらを接続する方法が知られている（特許文献１参照）。この方法によれば、ベアチップ状態の半導体ＩＣを比較的容易に実装可能であるものの、半導体ＩＣを搭載する領域とボンディングワイヤを接続する領域とをプリント基板上の別平面とする必要があることから、実装面積が大きくなるという問題があった。

また、ランド電極と配線パターンとを接続する他の方法として、ベアチップ状態の半導体ＩＣをプリント基板にフリップチップ接続する方法も知られている。この方法によれば、実装面積を小さくすることが可能であるものの、ランド電極と配線パターンとの機械的な接続強度を十分に確保するためには、ランド電極の表面に多層のアンダーバリアメタルを施す必要があるなど、工程が複雑になるという問題があった。

しかも、上述した２つの方法は、いずれもプリント基板の表面に半導体ＩＣを搭載するものであることから、モジュール全体を薄くすることが困難であるという共通の問題があった。これを解決する方法としては、特許文献２に記載されているように、プリント基板にキャビティを形成してその内部にベアチップ状態の半導体ＩＣを埋め込み、これにより半導体ＩＣ内蔵基板を構成する方法が考えられる。

しかしながら、特許文献２に記載された方法では、キャビティが形成された部分の強度を確保するためにプリント基板の厚さをある程度厚くする必要があり、これが半導体ＩＣ内蔵基板の薄型化の妨げになるという問題があった。さらに、キャビティの平面方向の大きさを半導体ＩＣの平面の方向の大きさよりもある程度大きく設定する必要があることから、ランド電極と配線パターンとの相対的な位置関係にずれが生じ、このため電極ピッチが１００μｍ以下といった狭い半導体ＩＣを用いることは非常に困難であった。
特開平５−２２６３８５号公報 特開平９−３２１４０８号公報

このように、従来の半導体ＩＣ内蔵基板は、十分な薄型化が困難であると同時に、電極ピッチが狭い半導体ＩＣを用いることは非常に困難であった。

したがって、本発明の目的は、電極ピッチが非常に狭い半導体ＩＣを内蔵可能な半導体ＩＣ内蔵基板及びその製造方法、並びに、このような半導体ＩＣ内蔵基板を用いた半導体ＩＣ内蔵モジュールを提供することである。

本発明による半導体ＩＣ内蔵基板は、樹脂層と、前記樹脂層に埋め込まれた導電体層及び半導体ＩＣとを備え、前記導電体層は、前記半導体ＩＣを位置決め可能な位置決め用パターンを含んでいることを特徴とする。本発明によれば、導電層に位置決め用パターンが含まれていることから、半導体ＩＣの位置にずれがほとんど生じず、このため、１００μｍ以下、例えば６０μｍといった電極ピッチの非常に狭い半導体ＩＣを内蔵することが可能となる。

本発明において、前記樹脂層は、少なくとも第１及び第２の樹脂層を含んでおり、前記導電体層及び前記半導体ＩＣは、前記第１の樹脂層に埋め込まれるように前記第２の樹脂層上に設けられていることが好ましく、前記第１の樹脂層の表面のうち前記第２の樹脂層と接する面とは反対側の面に設けられた他の導電体層をさらに備え、前記半導体ＩＣの端子は前記第１の樹脂層を貫通して前記他の導電体層に接続されていることがさらに好ましい。

本発明において、前記位置決め用パターンの内周形状の少なくとも一部は、前記半導体ＩＣの外周形状に対応していることが好ましく、前記位置決め用パターンは、物理的に別個な複数の部分によって構成されていることがより好ましい。位置決め用パターンを物理的に別個な複数の部分によって構成すれば、位置決め用パターンにループ状の電流が流れることがなく、これにより逆起電力の発生を防止することが可能となる。

また、本発明による半導体ＩＣ内蔵モジュールは、上記の構成を有する半導体ＩＣ内蔵基板と、前記半導体ＩＣ内蔵基板に搭載された電子部品とを備えることを特徴とする。

さらに、本発明による半導体ＩＣ内蔵基板の製造方法は、転写用基板に配線パターン及び位置決め用パターンを同時に形成するステップと、前記位置決め用パターンを用いて位置決めしながら、半導体ＩＣを前記転写用基板に載置するステップと、前記半導体ＩＣを覆う樹脂層を前記転写用基板上に形成するステップと、前記転写用基板を剥離するステップとを備えることを特徴とする。このように、配線パターンと位置決め用パターンを同時に形成すれば、位置決め用パターンを形成するために特別な工程を追加する必要がないことから、実質的にコストアップをもたらすことなく、半導体ＩＣを高精度に位置決めすることが可能となる。

本発明による半導体ＩＣ内蔵基板の製造方法では、前記転写用基板に前記半導体ＩＣを載置する前に、前記半導体ＩＣの裏面を研磨してその厚さを薄くするステップをさらに備えることが好ましい。これによれば、半導体ＩＣ内蔵基板全体の厚さを非常に薄くすることが可能となる。

このように、本発明によれば、実質的にコストアップをもたらすことなく、半導体ＩＣの位置を高精度に位置決めすることが可能となる。これにより、１００μｍ以下、例えば６０μｍといった電極ピッチの非常に狭い半導体ＩＣを内蔵することが可能となる。

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。

図１は本発明の好ましい実施の形態による半導体ＩＣ内蔵基板１００の構造を示す略断面図である。

図１に示すように、本実施形態による半導体ＩＣ内蔵基板１００は、積層された第１の樹脂層１１０、第２の樹脂層１２０及び第３の樹脂層１３０と、第１の樹脂層１１０に埋め込まれるように第２の樹脂層１２０上に設けられた半導体ＩＣ１４０及び第１の導電体層１５０と、第３の樹脂層１３０に埋め込まれるように第１の樹脂層１１０上に設けられた第２の導電体層１６０と、第１の樹脂層１１０を貫通して設けられ、第１の導電体層１５０と第２の導電体層１６０とを接続するポスト電極１７０とを備えている。

半導体ＩＣ１４０の各ランド電極（図１には示されていない）上には、スタッドバンプ１４２がそれぞれ形成されており、各ランド電極は、対応するスタッドバンプ１４３を介して第２の導電体層１６０と電気的に接続されている。スタッドバンプ１４３は、図１に示すように、第１の樹脂層１１０を貫通して設けられており、これにより、半導体ＩＣ１４０の各ランド電極と第２の導電体層１６０は、ボンディングワイヤ等を用いることなく、スタッドバンプ１４３を介して直接接続されている。後述するように、半導体ＩＣ１４０は研磨により薄型化されており、これにより半導体ＩＣ内蔵基板１００の全体の厚さを１ｍｍ以下、例えば、２００μｍ程度まで薄くすることが可能である。

図２は、半導体ＩＣ１４０の構造を示す略斜視図である。

図２に示すように、半導体ＩＣ１４０はベアチップ状態の半導体ＩＣであり、その表面１４１ａには多数のランド電極１４２が備えられている。ランド電極１４１のピッチ（電極ピッチ）については特に限定されないが、本実施形態による半導体ＩＣ内蔵基板１００では、半導体ＩＣ１４０が高精度に位置決めされることから、電極ピッチが１００μｍ以下、例えば６０μｍといった電極ピッチの非常に狭い半導体ＩＣを用いることが可能である。

また、半導体ＩＣ１４０の裏面１４１ｂは研磨されており、これにより半導体ＩＣ１４０の厚さｔ（表面１４１ａから裏面１４１ｂまでの距離）は、通常の半導体ＩＣに比べて非常に薄くされている。半導体ＩＣ１４０の厚さｔについては、特に限定されないが、２００μｍ以下、例えば２０〜１００μｍ程度に設定することが好ましい。これは、半導体ＩＣ１４０が厚すぎると、半導体ＩＣ内蔵基板１００を十分に薄型化することができなくなるからであり、一方、２０μｍ未満まで薄くすると、十分な機械的強度が保てなくなり、製造時の取り扱いが困難となるからである。また、半導体ＩＣ１４０があまりに薄すぎると、半導体ＩＣ内蔵基板１００の完成後において、衝撃で割れ易くなるという問題も発生する。裏面１４１ｂの研磨は、ウエハの状態で多数の半導体ＩＣに対して一括して行い、その後、ダイシングにより個別の半導体ＩＣ１４０に分離することが好ましい。研磨により薄くする前にダイシングによって個別の半導体ＩＣ１４０に分離した場合には、熱硬化性樹脂等により半導体ＩＣ１４０の表面１４１ａを覆った状態で裏面１４１ｂを研磨すれば作業効率が良い。

また、各ランド電極１４２には、スタッドバンプ１４３が形成されている。スタッドバンプ１４３の大きさについては、電極ピッチに応じて適宜設定すればよく、例えば、電極ピッチが約１００μｍである場合には、径を３０〜５０μｍ程度、高さを４０〜８０μｍ程度に設定すればよい。スタッドバンプ１４３の形成は、ダイシングにより個別の半導体ＩＣ１４０に分離した後、ワイヤボンダーを用いて各ランド電極１４２にこれらを形成することにより行うことができる。スタッドバンプ１４３の材料としては、特に限定されるものではないが銅（Ｃｕ）を用いることが好ましい。スタッドバンプ１４３の材料として銅（Ｃｕ）を用いれば、金（Ａｕ）を用いた場合と比べ、ランド電極１４２に対して高い接合強度を得ることが可能となり、信頼性が高められる。尚、本明細書及び特許請求の範囲においては、ランド電極１４２及びスタッドバンプ１４３をまとめて単に「端子」と呼ぶことがある。

図１に戻って、第１の導電体層１５０は、配線パターン１５１と位置決め用パターン１５２とを含んでいる。配線パターン１５１は、信号配線、電源配線又はグランド配線として用いられるパターンであり、その一部はポスト電極１７０を介して第２の導電体層１６０に接続されている。一方、位置決め用パターン１５２は、製造時において半導体ＩＣ１４０を位置決めするためのパターンであり、これを用いることによって半導体ＩＣ１４０を高精度に位置決めすることが可能となる。位置決め用パターン１５２は、電気的にフローティング状態とするか、グランド電位を与えることが好ましい。

位置決め用パターン１５２としては、平面図である図３に示すように、その内周形状が半導体ＩＣ１４０の外周形状に対応した形状（四角形）であっても構わないが、半導体ＩＣ１４０の位置決めをより容易に行うためには、図４に示すように、半導体ＩＣ１４０の角部に対応する領域に切り欠き１５３を設けたり、図５に示すように、半導体ＩＣ１４０の辺に沿った互いに別個である４つの部分１５４によって構成することが好ましい。すなわち、位置決め用パターン１５２の平面形状については特に限定されず、半導体ＩＣ１４０を高精度に位置決め可能な形状であればどのような形状であっても構わない。もちろん、図６に示すように、半導体ＩＣ１４０の角部に対応した互いに別個である４つの部分１５５によって構成しても構わない。尚、図５及び図６に示すように、位置決め用パターン１５２を物理的に別個な複数の部分によって構成すれば、位置決め用パターン１５２にループ状の電流が流れることがなく、これにより逆起電力の発生を防止することが可能となる。

第１の導電体層１５０及び第２の導電体層１６０の材料としては、導電率の高い材料であれば特に限定されないが、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等の金属を用いることが好ましい。中でも、導電率が高く且つ安価である銅（Ｃｕ）を用いることが最も好ましい。また、特にパターニング精度を重視する必要がある場合や、基板全体の剛性を高める必要がある場合には、ニッケル（Ｎｉ）等を用いることも可能である。

一方、第１〜第３の樹脂層１１０，１２０，１３０の材料としては、樹脂又は樹脂にセラミック等の機能性材料粉末（磁性体粉末又は誘電体粉末）を混合した複合材料を用いることが好ましい。樹脂としては、熱硬化性樹脂又は熱可塑性樹脂を用いることが好ましい。

具体的には、熱硬化性樹脂としては、エポキシ樹脂、低誘電率エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、フマレート樹脂、ポリブタジエン樹脂、ポリビニルベンジルエーテル化合物樹脂等を用いることができる。

また、熱可塑性樹脂としては、ポリブタジエン樹脂、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂、液晶ポリマー（ＬＣＰ）、ポリアミド樹脂等を用いることができる。

これらの中でも、特に、フェノール樹脂、エポキシ樹脂、低誘電率エポキシ樹脂、ポリブタジエン樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、ビニルベンジル樹脂等をベースレジンとして用いることが好ましい。これらの樹脂は単独で使用しても良いし、２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。

また、複合材料を構成する場合の無機材料としては、比較的高い誘電率を得るためには、チタン−バリウム−ネオジム系セラミックス、チタン−バリウム−錫系セラミックス、鉛−カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、アルミナ系セラミックス、酸化マグネシウム系セラミックス、酸化チタン系セラミックス、ビスマス系セラミックス、ＣａＷＯ_４系セラミックス、Ｂａ（Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｍｇ，Ｔａ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｎｂ）Ｏ_３系セラミックス、Ｂａ（Ｃｏ，Ｍｇ，Ｔａ）Ｏ_３系セラミックスを用いることが好ましい。

なお、二酸化チタン系セラミックスとは、二酸化チタンのみを含有するものの他、他の少量の添加物を含有するものも含み、二酸化チタンの結晶構造が保持されているものをいう。また、他のセラミックスも同様である。特に二酸化チタン系セラミックスはルチル構造を有するものが好ましい。

また、誘電率をあまり高くせず、高いＱを持たせるためには、樹脂材料に混合する誘電体粉末としては、シリカ、アルミナ、ジルコニア、チタン酸カリウムウイスカ、チタン酸カルシウムウイスカ、チタン酸バリウムウイスカ、酸化亜鉛ウイスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム（タルク）等を用いることが好ましい。これらの樹脂は単独で使用しても良いし２種類以上混合して使用してもよい。２種類以上混合して用いる場合の混合比は任意である。

また、樹脂材料に混合する無機材料に磁性体を用いる場合は、フェライトとしてはＭｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系等が好ましい。また、磁性体としては強磁性金属を用いることができる。この場合、カーボニル鉄、鉄−シリコン系合金、鉄−アルミニウム−珪素系合金（商標名：センダスト）、鉄−ニッケル系合金（商標名：パーマロイ）、アモルファス系（鉄系、コバルト系）等を用いることが好ましい。

このような構成を有する半導体ＩＣ内蔵基板１００では、図１に示すように、第３の樹脂層１３０の一部が取り除かれ、これにより第２の導電体層１６０の一部が露出している。したがって、図７に示すように、このような露出部分１６１に電極が接続されるよう半導体ＩＣ内蔵基板１００の表面に各種電子部品２１０を搭載すれば、半導体ＩＣ内蔵モジュール２００を構成することが可能となる。搭載する電子部品２１０の種類としては特に限定されないが、チップコンデンサやチップインダクタ等の受動素子を好ましく挙げることができる。

以上が本実施形態による半導体ＩＣ内蔵基板１００及び半導体ＩＣ内蔵モジュール２００の構成である。

このように、本実施形態では、半導体ＩＣ１４０を位置決めする位置決め用パターン１５２が第１の導電体層１５０に含まれていることから、半導体ＩＣ１４０の位置にずれがほとんど生じず、このため、電極ピッチが１００μｍ以下、例えば６０μｍといった電極ピッチの非常に狭い半導体ＩＣを内蔵することが可能となる。しかも、本実施形態で用いられている半導体ＩＣ１４０は、研磨によりその厚さｔが非常に薄く設定されていることから、半導体ＩＣ内蔵基板１００全体の厚さを非常に薄く、例えば２００μｍ程度とすることが可能となる。

次に、図１に示す半導体ＩＣ内蔵基板１００の製造方法について、図面を参照しながら説明する。

図８乃至図２６は、図１に示す半導体ＩＣ内蔵基板１００の製造方法を説明するための工程図である。

まず、転写用基板１０１を用意し、その表面１０１ａ及び裏面１０１ｂに感光性のドライフィルム１０２、１０３をそれぞれ貼り付ける（図８）。転写用基板１０１の材料としては、導電性を有する材料であればどのような材料を用いても構わないが、後の工程で剥離されることから、図１に示す第１の樹脂層１１０との密着性の低い材料を用いることが好ましい。樹脂との密着性が低い材料としては、ニッケル（Ｎｉ）やステンレスを挙げることができる。転写用基板１０１の厚さについては、転写用基板として必要な機械的強度が確保される限り特に限定されず、例えば５０μｍ程度に設定すればよい。一方、ドライフィルム１０２の厚さについては、第１の導電体層１５０よりもやや厚く設定する必要があり、例えば、第１の導電体層１５０の厚さを２０μｍ程度とする場合には、ドライフィルム１０２の厚さとしては２５μｍ程度に設定すればよい。ドライフィルム１０３は、後述するように、転写用基板１０１の裏面１０１ｂにメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。

次に、フォトマスク（図示せず）を用いてドライフィルム１０２を露光し、第１の導電体層１５０を形成すべき領域１５１ａ，１５２ａのドライフィルム１０２を除去する（図９）。これにより、領域１５１ａ，１５２ａにおいては、転写用基板１０１の表面１０１ａが露出した状態となる。このときドライフィルム１０３の除去は行わず、これにより転写用基板１０１の裏面１０１ｂについては実質的に全面が覆われた状態を保っておく。

このようにして転写用基板１０１の表面１０１ａの一部を露出させた後、転写用基板１０１を基体とした電解メッキを行う。これにより、転写用基板１０１の表面１０１ａが露出している領域１５１ａ，１５２ａには、それぞれ配線パターン１５１及び位置決め用パターン１５２が形成される（図１０）。転写用基板１０１の裏面１０１ｂについては、実質的にその全面がドライフィルム１０３によって覆われていることから、メッキが形成されることはない。メッキ液の種類については、第１の導電体層１５０を構成すべき材料に応じて適宜選択すればよく、例えば、第１の導電体層１５０の材料を銅（Ｃｕ）とする場合には、メッキ液として硫酸銅を用いることができる。その後、ドライフィルム１０２，１０３を剥離すれば、転写用基板１０１の表面１０１ａに配線パターン１５１及び位置決め用パターン１５２を含む第１の導電体層１５０が形成された状態となる（図１１）。

次に、転写用基板１０１の表面１０１ａ及び裏面１０１ｂに別の感光性のドライフィルム１０４、１０５をそれぞれ貼り付ける（図１２）。ドライフィルム１０４の厚さについては、ポスト電極１７０よりもやや厚く設定する必要があり、例えば、ポスト電極１７０の厚さを９０μｍ程度とする場合には、ドライフィルム１０４の厚さとしては１００μｍ程度に設定すればよい。一方、ドライフィルム１０５は、ドライフィルム１０３と同様、転写用基板１０１の裏面１０１ｂにメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。

次に、フォトマスク（図示せず）を用いてドライフィルム１０４を露光し、ポスト電極１７０を形成すべき領域１７０ａのドライフィルム１０４を除去する（図１３）。図１３に示すように、ポスト電極１７０を形成すべき領域１７０ａとは、所定の配線パターン１５１の略中心部に対応する領域であり、これにより、領域１７０ａにおいては所定の配線パターン１５１が露出した状態となる。このときドライフィルム１０５の除去は行わず、これにより転写用基板１０１の裏面１０１ｂについては実質的に全面が覆われた状態を保っておく。

このようにして配線パターン１５１の一部を露出させた後、転写用基板１０１を基体とした電解メッキを行う。これにより、配線パターン１５１が露出している領域１７０ａには、ポスト電極１７０が形成される（図１４）。転写用基板１０１の裏面１０１ｂについては、実質的にその全面がドライフィルム１０５によって覆われていることから、メッキが形成されることはない。メッキ液の選択については上述の通りであり、例えば硫酸銅を用いることができる。そして、ドライフィルム１０４，１０５を剥離すれば、転写用基板１０１の表面１０１ａに配線パターン１５１及び位置決め用パターン１５２を含む第１の導電体層１５０と、ポスト電極１７０とが形成された状態となる（図１５）。尚、ポスト電極１７０の高さをより高精度に制御するためには、ポスト電極１７０の形成後にドライフィルム１０４の表面を研磨し、これによりポスト電極１７０の高さを調整した後、ドライフィルム１０４，１０５を剥離すればよい。

一方、転写用基板１０１に対する加工とは別に、半導体ＩＣ１４０に対する加工を行う。半導体ＩＣ１４０に対する加工は、上述の通り、研磨による薄型化とスタッドバンプ１４３の形成の２つである。研磨による薄型化は、上述の通り、ウエハの状態で裏面１４０ｂを研磨し、その厚さｔを２００μｍ以下、例えば２０〜１００μｍ程度まで薄くした後、ダイシングにより個別の半導体ＩＣ１４０に分離することにより行うことができる。また、スタッドバンプ１４３の形成は、ダイシングにより個別の半導体ＩＣ１４０に分離した後、ワイヤボンダーを用いて各ランド電極１４２にこれらを形成することにより行うことができる。これにより、図２に示すように、薄型化され且つ各ランド電極１４２上にスタッドバンプ１４３が形成された半導体ＩＣ１４０を作製することができる。

このようにして半導体ＩＣ１４０に対する加工が完了すると、次に、位置決め用パターン１５２の内周部分に半導体ＩＣ１４０の外周部分を位置決めしながら、転写用基板１０１上に半導体ＩＣ１４０を載置する（図１６）。半導体ＩＣ１４０が転写用基板１０１に載置されると、位置決め用パターン１５２によって水平方向の移動が確実に阻止されることから、一旦載置した半導体ＩＣ１４０がずれることはなく、正しい位置に保持することが可能となる。

次に、転写用基板１０１の表面１０１ａ側にプリプレグ１１０ａを被せ、熱プレスを行う（図１７）。プリプレグ１１０ａとは、炭素繊維、ガラス繊維、アラミド繊維等の繊維にエポキシ樹脂等の未硬化の熱硬化性樹脂を含浸させたシートであり、プレスしながら熱を加えることによってプリプレグ１１０ａに含まれる熱硬化性樹脂を硬化させ、第１の樹脂層１１０を形成することができる。次に、第１の樹脂層１１０の表面を研磨又はブラストにより除去し、ポスト電極１７０及びスタッドバンプ１４３を露出させる（図１８）。その後、転写用基板１０１を剥離する（図１９）。

次に、スパッタリング法等の気相成長法により、ポスト電極１７０及びスタッドバンプ１４３が露出している側の表面の全面に薄い下地導体層１８０を形成する（図２０）。但し、下地導体層１８０の形成においては、気相成長法の代わりにメッキ法を用いても構わないし、金属箔の貼り付けによって下地導体層１８０を形成しても構わない。下地導体層１８０の不要部分はその後除去されることから、下地導体層１８０の厚さは十分に薄く設定する必要があり、例えば０．３μｍ程度に設定することが好ましい。

次に、積層体の両面、つまり、下地導体層１８０の表面及び第１の樹脂層１１０の表面に、感光性のドライフィルム１０６，１０７をそれぞれ貼り付ける（図２１）。ドライフィルム１０６の厚さについては、第２の導電体層１６０よりもやや厚く設定する必要があり、例えば、第２の導電体層１６０の厚さを２０μｍ程度とする場合には、ドライフィルム１０６の厚さとしては２５μｍ程度に設定すればよい。一方、ドライフィルム１０７は、第１の導電体層１５０（配線パターン１５１及び位置決め用パターン１５２）が形成されている第１の樹脂層１１０の表面にメッキが施されるのを防止する目的で設けられるものであり、その厚さについては任意である。

次に、フォトマスク（図示せず）を用いてドライフィルム１０６を露光し、第２の導電体層１６０を形成すべき領域１６０ａのドライフィルム１０６を除去する（図２２）。これにより、領域１６０ａにおいては、下地導体層１８０が露出した状態となる。このときドライフィルム１０７の除去は行わず、これにより第１の導電体層１５０が形成されている第１の樹脂層１１０の表面については、実質的に全面が覆われた状態を保っておく。

ここで、第２の導電体層１６０を形成すべき領域１６０ａには、図２２に示すように、スタッドバンプ１４３に対応する領域が含まれている。上述の通り、本実施形態においては電極ピッチの非常に狭い半導体ＩＣ１４０が用いられることから、スタッドバンプ１４３と領域１６０ａの平面方向における相対的な位置関係に大きなずれは許容されないが、半導体ＩＣ１４０が位置決め用パターン１５２によって正しく位置決めされていることから、下地導体層１８０のうちスタッドバンプ１４３に対応する領域を正確に露出させることが可能である。

このようにして下地導体層１８０の一部を露出させた後、下地導体層１８０を基体とした電解メッキを行う。これにより、下地導体層１８０が露出している領域１６０ａには、第２の導電体層１６０が形成される（図２３）。第１の樹脂層１１０の表面については、実質的にその全面がドライフィルム１０７によって覆われていることから、メッキが形成されることはない。メッキ液の選択については上述の通りであり、例えば硫酸銅を用いることができる。その後ドライフィルム１０６，１０７を剥離すれば、下地導体層１８０の表面に第２の導電体層１６０が形成された状態となる（図２４）。

そして、酸などのエッチング液を用いて第２の導電体層１６０が形成されていない部分の不要な下地導体層１８０を除去（ソフトエッチング）した後（図２５）、積層体の両面に第２の樹脂層１２０及び第３の樹脂層１３０を形成し（図２６）、チップコンデンサ等の電子部品を搭載すべき領域に対応する部分の第２の樹脂層１２０を除去することにより、第２の導電体層１６０の一部を露出させれば、図１に示した半導体ＩＣ内蔵基板１００が完成する。さらに、第２の導電体層１６０の露出部分１６１に電子部品２１０等を搭載すれば、図７に示した半導体ＩＣ内蔵モジュール２００が完成する。

以上説明したように、本実施形態による半導体ＩＣ内蔵基板１００の作製においては、転写用基板１０１の表面１０１ａに位置決め用パターン１５２を形成していることから、これを用いて半導体ＩＣ１４０を正しく位置決めすることが可能となる。したがって、１００μｍ以下、例えば６０μｍといった電極ピッチの非常に狭い半導体ＩＣ１４０を用いた場合であっても、ランド電極１４２及びスタッドバンプ１４３と第２の導電体層１６０との相対的な位置関係のずれを最小限に抑えることができる。しかも、位置決め用パターン１５２は、第１の導電体層１５０の一部として配線パターン１５１と同時に形成していることから、位置決め用パターン１５２を形成するために特別な工程を追加する必要は全くない。したがって、実質的にコストアップをもたらすことなく、上記の効果を得ることが可能となる。

尚、上述した製造工程においては、第１の樹脂層１１０を形成した後、その表面を研磨又はブラストにより除去することによってポスト電極１７０及びスタッドバンプ１４３を露出させているが（図１８参照）、ポスト電極１７０及びスタッドバンプ１４３の露出をレーザ等を用いた孔開けにより行うことも可能である。以下、その方法について図面を参照しながら説明する。尚、以下に説明する方法では、半導体ＩＣ１４０にスタッドバンプ１４３を設けておく必要はないことから、スタッドバンプ１４３を持たない半導体ＩＣ１４０を使用している。

図２７乃至図３５は、ポスト電極１７０及びランド電極１４２の露出を孔開けにより行う場合の製造方法を説明するための工程図である。

まず、図１７までの工程が完了した後、ポスト電極１７０及びランド電極１４２に対応する領域にレーザを照射することにより、第１の樹脂層１１０に孔１１１を形成し、ポスト電極１７０及びランド電極１４２を露出させる（図２７）。孔１１１の形成は、レーザの照射以外の方法を用いても構わない。

その後の工程は、図２０以降の工程とほぼ同様であり、ポスト電極１７０及びランド電極１４２が露出している側の全表面に薄い下地導体層１８０を形成した後（図２８）、積層体の両面に感光性のドライフィルム１０６，１０７を貼り付け（図２９）、図示しないフォトマスクを用いてドライフィルム１０６を露光することによって、領域１６０ａのドライフィルム１０６を除去する（図３０）。次に、下地導体層１８０を基体とした電解メッキを行って、領域１６０ａに第２の導電体層１６０を形成する（図３１）。そして、ドライフィルム１０６，１０７を剥離し（図３２）、第２の導電体層１６０が形成されていない部分の不要な下地導体層１８０を除去（ソフトエッチング）する（図３３）。そして、転写用基板１０１を剥離した後（図３４）、積層体の両面に第２の樹脂層１２０及び第３の樹脂層１３０を形成し（図３５）、チップコンデンサ等の電子部品を搭載すべき領域に対応する部分の第２の樹脂層１２０を除去することにより、第２の導電体層１６０の一部を露出させれば、半導体ＩＣ内蔵基板が完成する。さらに、第２の導電体層１６０の露出部分１６１に電子部品２１０等を搭載すれば、半導体ＩＣ内蔵モジュールが完成する。

この方法によれば、半導体ＩＣ１４０にスタッドバンプ１４３を設けておく必要はないことから、半導体ＩＣ１４０への加工を簡略化することが可能となる。

本発明は、以上説明した実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

例えば、上記実施形態では最終的に転写用基板１０１を剥離しているが、転写用基板として例えば多数の内部配線が施された多層基板を用い、第１の樹脂層１１０を形成した後、これを剥離することなく半導体ＩＣ内蔵基板の一部としてそのまま使用することも可能である。

また、上記実施形態では、配線パターン１５１及び位置決め用パターン１５２を形成した後（図１０）、ドライフィルム１０２，１０３を剥離してから（図１１）、別のドライフィルム１０４，１０５を貼り付けているが（図１２）、ドライフィルム１０２，１０３を剥離することなく、そのままドライフィルム１０４，１０５を貼り付けることも可能である。この場合は、ドライフィルム１０４，１０５を剥離する際（図１５）、同時にドライフィルム１０２，１０３を剥離すればよく、剥離工程を１つ省略することが可能となる。

さらに、上記実施形態では、第１の樹脂層１１０の材料としてプリプレグ１１０ａを用いているが（図１７）、第１の樹脂層１１０の材料としてはプリプレグに限定されず、繊維を含まない未硬化乃至は半硬化の樹脂を用いても構わないし、繊維を含まない未硬化乃至は半硬化の樹脂に金属箔が設けられた材料（樹脂付き金属箔）を用いても構わない。

本発明の好ましい実施の形態による半導体ＩＣ内蔵基板１００の構造を示す略断面図である。 半導体ＩＣ１４０の構造を示す略斜視図である。 内周形状を半導体ＩＣ１４０の外周形状に対応した形状とした例による位置決め用パターン１５２の平面図である。 半導体ＩＣ１４０の角部に対応する領域に切り欠き１５３を設けた例による位置決め用パターン１５２の平面図である。 半導体ＩＣ１４０の辺に沿った４つの部分１５４によって構成した例による位置決め用パターン１５２の平面図である。 半導体ＩＣ１４０の角部に対応した４つの部分１５５によって構成した例による位置決め用パターン１５２の平面図である。 本発明の好ましい実施の形態による半導体ＩＣ内蔵モジュール２００の構造を示す略断面図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０２，１０３の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０２のパターニング）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（配線パターン１５１及び位置決め用パターン１５２）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０２，１０３の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０４，１０５の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０４のパターニング）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ポスト電極１７０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０４，１０５の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（半導体ＩＣ１４０の載置）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（プリプレグ１１０ａの形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（第１の樹脂層１１０の研磨又はブラスト）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（転写用基板１０１の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（下地導体層１８０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０６，１０７の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０６のパターニング）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（第２の導電体層１６０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（ドライフィルム１０６，１０７の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（下地導体層１８０の除去）を示す図である。 半導体ＩＣ内蔵基板１００の製造工程の一部（第２の樹脂層１２０及び第３の樹脂層１３０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（孔１１１の形成）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（下地導体層１８０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（ドライフィルム１０６，１０７の形成）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（ドライフィルム１０６のパターニング）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（第２の導電体層１６０の形成）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（ドライフィルム１０６，１０７の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（下地導体層１８０の除去）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（転写用基板１０１の剥離）を示す図である。 半導体ＩＣ内蔵基板１００の他の製造工程の一部（第２の樹脂層１２０及び第３の樹脂層１３０の形成）を示す図である。

符号の説明

１００ 半導体ＩＣ内蔵基板
１０１ 転写用基板
１０１ａ 転写用基板の表面
１０１ｂ 転写用基板の裏面
１０２〜１０７ ドライフィルム
１１０ 第１の樹脂層
１１０ａ プリプレグ
１１１ 孔
１２０ 第２の樹脂層
１３０ 第３の樹脂層
１４０ 半導体ＩＣ
１４１ａ 半導体ＩＣの表面
１４１ｂ 半導体ＩＣの裏面
１４２ ランド電極
１４３ スタッドバンプ
１５０ 第１の導電体層
１５１ 配線パターン
１５１ａ，１５２ａ，１６０ａ，１７０ａ ドライフィルムが除去された領域
１５２ 位置決め用パターン
１５３ 切り欠き
１５４ 半導体ＩＣの辺に沿った部分
１５５ 半導体ＩＣの角部に対応する部分
１６０ 第２の導電体層
１６１ 露出部分
１７０ ポスト電極
１８０ 下地導体層
２００ 半導体ＩＣ内蔵モジュール
２１０ 電子部品

Claims (8)

1. 樹脂層と、前記樹脂層に埋め込まれた導電体層及び半導体ＩＣとを備え、前記導電体層は、前記半導体ＩＣを位置決め可能な位置決め用パターンを含んでいることを特徴とする半導体ＩＣ内蔵基板。
2. 前記樹脂層は、少なくとも第１及び第２の樹脂層を含んでおり、前記導電体層及び前記半導体ＩＣは、前記第１の樹脂層に埋め込まれるように前記第２の樹脂層上に設けられていることを特徴とする請求項１に記載の半導体ＩＣ内蔵基板。
3. 前記第１の樹脂層の表面のうち前記第２の樹脂層と接する面とは反対側の面に設けられた他の導電体層をさらに備え、前記半導体ＩＣの端子は前記第１の樹脂層を貫通して前記他の導電体層に接続されていることを特徴とする請求項２に記載の半導体ＩＣ内蔵基板。
4. 前記位置決め用パターンの内周形状の少なくとも一部は、前記半導体ＩＣの外周形状に対応していることを特徴とする請求項１乃至３のいずれか１項に記載の半導体ＩＣ内蔵基板。
5. 前記位置決め用パターンは、物理的に別個な複数の部分によって構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体ＩＣ内蔵基板。
6. 請求項１乃至５のいずれか１項に記載の半導体ＩＣ内蔵基板と、前記半導体ＩＣ内蔵基板に搭載された電子部品とを備えることを特徴とする半導体ＩＣ内蔵モジュール。
7. 転写用基板に配線パターン及び位置決め用パターンを同時に形成するステップと、
   前記位置決め用パターンを用いて位置決めしながら、半導体ＩＣを前記転写用基板に載置するステップと、
   前記半導体ＩＣを覆う樹脂層を前記転写用基板上に形成するステップと、
   前記転写用基板を剥離するステップとを備えることを特徴とする半導体ＩＣ内蔵基板の製造方法。
8. 前記転写用基板に前記半導体ＩＣを載置する前に、前記半導体ＩＣの裏面を研磨してその厚さを薄くするステップをさらに備えることを特徴とする請求項７に記載の半導体ＩＣ内蔵基板の製造方法。

Images