TWI769530B

TWI769530B - 封裝結構及其形成方法

Info

Publication number: TWI769530B
Application number: TW109132537A
Authority: TW
Inventors: 林孟良; 蔡柏豪; 莊博堯; 吳逸文; 翁得期; 鄭心圃
Original assignee: 台灣積體電路製造股份有限公司
Priority date: 2019-10-16
Filing date: 2020-09-21
Publication date: 2022-07-01
Also published as: TW202117869A; CN112670195A; CN112670195B; US20220310468A1; US20210118757A1; US11362010B2; US12532771B2

Abstract

提供封裝結構和封裝結構的形成方法，此方法包含設置半導體晶粒於重佈線結構的第一表面之上。此方法還包含形成第一保護層以圍繞半導體晶粒的一部分。此方法還包含設置裝置元件於重佈線結構的第二表面之上。重佈線結構介於裝置元件與半導體晶粒之間。此外，此方法包含形成第二保護層以圍繞裝置元件的一部分。第二保護層比第一保護層厚，且第二保護層與第一保護層具有不同的熱膨脹係數。

Description

封裝結構及其形成方法

本發明實施例是關於一種封裝結構及其形成方法，且特別是有關於具有扇出(fan-out)部件的封裝結構及其形成方法。

半導體積體電路(integrated circuit，IC)產業已經經歷了快速的增長。半導體製造製程的持續進步已經導致具有更精細部件和/或更高整合度的半導體裝置。功能密度(即，每單位晶片(chip)面積之互連裝置的數量)已普遍增加，同時特徵尺寸(即，可使用製造製程產生的最小組件)已減小。這種微縮過程通常可透過提高生產效率和降低相關成本來提供益處。

晶片封裝不僅為半導體裝置提供免於受到環境污染的保護，而且還為封裝於其中的半導體裝置提供連接接口(connection interface)。已經開發出利用較小面積或較低高度的較小封裝結構來封裝半導體裝置。

已經開發了新的封裝技術以進一步提高半導體晶粒(die)的密度和功能。這些相對新穎的半導體晶粒封裝技術面臨了些製造挑戰。

本發明實施例提供封裝結構的形成方法，此方法包含設置半導體晶粒於重佈線結構的第一表面之上。此方法還包含形成第一保護層以圍繞半導體晶粒的至少一部分。此方法還包含設置裝置元件於重佈線結構的第二表面之上。重佈線結構介於裝置元件與半導體晶粒之間。此外，此方法也包含形成第二保護層以圍繞裝置元件的至少一部分。第二保護層比第一保護層厚，且第二保護層與第一保護層具有不同的熱膨脹係數。

本發明實施例提供封裝結構的形成方法，此方法包含設置裝置元件於重佈線結構的第一表面之上。此方法也包含形成第一保護層以圍繞裝置元件的至少一部分。此方法也包含設置半導體晶粒於重佈線結構的第二表面之上。重佈線結構介於裝置元件與半導體晶粒之間。此外，此方法也包含形成第二保護層以圍繞半導體晶粒的至少一部分。第二保護層比第一保護層薄，且第二保護層與第一保護層由不同材料形成。

本發明實施例提供封裝結構，此封裝結構包含重佈線結構。此封裝結構也包含位於重佈線結構的相對表面之上的半導體晶粒和裝置元件。此封裝結構也包含至少部分圍繞半導體晶粒的第一保護層。此外，此封裝結構也包含至少部分圍繞裝置元件的第二保護層。

以下內容提供了多個不同的實施例或範例，用於實現本發明實施例的不同部件。組件和配置的具體範例描述如下，以簡化本發明實施例。當然，這些僅僅是範例，並非用以限定本發明實施例。舉例來說，敘述中若提及第一部件形成於第二部件或之上，可能包含形成第一和第二部件直接接觸的實施例，也可能包含額外的部件設置於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。另外，本發明實施例可能在許多範例中重複元件符號及/或字母。這些重複是為了簡化和清楚的目的，他們本身並非代表所討論各種實施例及/或配置之間有特定的關係。

此外，此處可能使用空間上的相關用語，例如「在…之下」、「在…下方」、「下方的」、「在…上方」、「上方的」和其他類似的用語可用於此，以便描述如圖所示之一元件或部件與其他元件或部件之間的關係。此空間上的相關用語除了包含圖式繪示的方位外，也包含使用或操作中的裝置的不同方位。當裝置被轉至其他方位時(旋轉90度或其他方位)，則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。

在敘述中，用語「大致上(substantially)」，例如「大致上平坦」或「大致上共平面」等，將被本領域中的通常知識者所理解。在一些實施例中，大致上將形容詞移除。在適用的情況下，用語「大致上」也可包含具有「完整地(entirely)」、「完全地(completely)」、「所有地(all)」等情況的實施例。在適用的情況下，用語「大致上」也可涉及90%或更多，例如95%或更多，尤其是99%或更多，或包含100%的情況。再者，用語「大致平行」或「大致垂直」被解讀為不排除與特定排列的微小偏差，並且可包含，例如高達10°的偏差。用語「大致上」不排除「完全地」，例如，「大致上不含(substantially free)」Y的組成，可以是完全地不含Y。

例如「大約(about)」的用語，與特定距離或尺寸連用時，被解讀為不排除與特定距離或尺寸的微小偏差，並且可包含，例如高達10°的偏差。用語「大約」與數值x的關係可以表示x±5或10%。

本文揭露一些實施例。在這些實施例所提及的階段之前、期間、或之後可提供額外的步驟。對於不同的實施例，可以置換或刪減所述的一些階段。可增加額外的部件至封裝結構。對於不同的實施例，可以置換或刪減以下所述的一些部件。儘管一些實施例是以特定順序進行的步驟來討論，但這些步驟可以其他符合邏輯的順序來進行。

本文的實施例可涉及三維(3D)封裝或三維積體電路(3D-IC)裝置。也可包含其他部件或製程。舉例而言，可以包含測試結構，以幫助3D封裝或3D-IC裝置進行驗證測試。可以包含測試結構，例如，形成於重佈線(redistribution)層或基板上的測試墊(testing pad)，其使3D封裝或3D-IC能進行測試、探針(probe)或探針卡(probe card)得以使用等等。可對中間結構和最終結構進行驗證測試。另外，本文揭露的結構和方法可與測試方法(testing methodology)結合使用，這整合辨識良好晶粒(good die)的中間驗證，以提高良率並降低成本。

第1A-1R圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。根據一些實施例，如第1A圖所示，在承載基板100之上形成重佈線結構102。承載基板100可以是玻璃基板、半導體基板、或其他適合基板。

在一些實施例中，在形成重佈線結構102之前，形成膠帶(adhesive tape)101於承載基板100之上。在一些實施例中，膠帶101對於能量束照射敏感。在一些實施例中，膠帶101是包含或由光熱轉換(light-to-heat conversion，LTHC)材料形成的釋放層(release layer)。舉例而言，使用雷射光照射膠帶101。照射可使重佈線結構102與承載基板100分離。

重佈線結構102用於繞線(routing)，這使具有扇出(fan-out)部件的封裝結構得以形成。在一些實施例中，重佈線結構102包含多個絕緣層104和多個導電部件，例如導電部件105、106a和106b。導電部件105、106a和106b被絕緣層104圍繞。導電部件105、106a和106b可包含導線(conductive line)、導孔(conductive via)、及/或導電墊。

重佈線結構102也包含用於保持或接收其他元件的導電部件108。在一些實施例中，導電部件108暴露於絕緣層104的最頂面處，或者自絕緣層104的最頂面突出。導電部件108可用於保持或接收一或多個半導體晶粒及/或一或多個被動元件。導電部件108也可用於保持或接收導電部件，例如導電柱(pillar)、及/或導電凸塊(bump)。

絕緣層104可包含或由一或多個聚合物(polymer)材料形成。聚合物材料可包含聚苯并噁唑(polybenzoxazole，PBO)、聚醯亞胺(polyimide，PI)、環氧基樹脂(epoxy-based resin)、一或多其他適合聚合物材料、或前述之組合。在一些實施例中，聚合物材料具有光敏感性。因此，使用微影(photolithography)製程以形成具有期望圖案的開口於絕緣層104中。

在一些實施例中，其中一些或全部的絕緣層104可包含或由聚合物材料以外的介電材料形成。介電材料可以包含氧化矽、碳化矽、氮化矽、氮氧化矽、一或多個其他適合材料、或前述之組合。

導電部件105、106a、106b和108可包含在水平方向上提供電連接的導線、以及在垂直方向上提供電連接的導孔。在一些實施例中，一些導孔彼此堆疊。較高導孔與較低導孔大致對準。在一些實施例中，一些導孔是錯開的導孔。較高導孔與較低導孔不對準。

導電部件105、106a、106b和108可包含或由銅、鋁、金、鈷、鈦、鎳、銀、石墨烯、一或多其他適合導電材料、或前述之組合形成。在一些實施例中，導電部件105、106a、106b和108包含多個子層。舉例而言，導電部件105、106a、106b和108中的每一個含有多個子層，這些子層包含鈦/銅(Ti/Cu)、鈦/鎳/銅(Ti/Ni/Cu)、鈦銅鈦(Ti/Cu/Ti)、鋁/鈦/鎳/銀(Al/Ti/Ni/Ag)、其他適合子層、或前述之組合。

重佈線結構102的形成可涉及多道沉積或塗佈(coating)製程、多道圖案化製程、及/或多道平坦化製程。

可使用沉積或塗佈製程，以形成絕緣層及/或導電層。沉積或塗佈製程可包含旋轉塗佈(spin-on coating)製程、電鍍(electroplating)製程、無電(electroless)製程、化學氣相沉積(chemical vapor deposition，CVD)製程、物理氣相沉積 (physical vapor deposition，PVD)製程、原子層沉積(atomic layer deposition，ALD)製程、一或多其他適用製程、或前述之組合。

可使用圖案化製程，將形成的絕緣層及/或形成的導電層圖案化。圖案化製程可包含微影製程、能量束鑽孔製程(例如，雷射束鑽孔製程、離子束鑽孔製程、或電子束鑽孔製程)、蝕刻製程、機械鑽孔製程、一或多其他適用製程、或前述之組合。

可使用平坦化製程，提供形成的絕緣層及/或形成的導電層具有平坦的頂面，以利於後續製程。平坦化製程可提供機械研磨(mechanical grinding)製程、化學機械研磨(chemical mechanical polish，CMP)製程、乾式研磨製程、一或多其他適用製程、或前述之組合。

根據一些實施例，如第1B圖所示，形成導電凸塊110和裝置元件112於一些導電部件108之上。在一些實施例中，導電凸塊110是含錫焊料凸塊(tin-containing solder bump)。含錫焊料凸塊可進一步包含銅、銀、金、鋁、鉛、一或多其他適合材料、或前述之組合。在一些其他實施例中，導電凸塊110是無鉛的(lead-free)。在一些其他實施例中，導電凸塊110是含錫焊球(solder ball)。

在一些實施例中，透過導電結構114將裝置元件112接合至導電部件108。導電結構114可包含焊料凸塊、導電柱、一多其他適合接合結構、或前述之組合。裝置元件112可包含一或多個被動元件，例如電阻器(resistor)、電容器(capacitor)、電感器(inductor)、一或多其他適合元件、或前述之組合。在一些其他實施例中，裝置元件112包含記憶體裝置。在一些實施例中，裝置元件112包含電極，電極透過導電結構114接合至重佈線結構102的墊區(pad region，即一些導電部件108)。

在一些實施例中，在形成或堆疊導電凸塊110和裝置元件112之前，分散助焊材料(flux material)至導電部件108上。在一些實施例中，接著進行熱回流(thermal reflow)步驟，以固定導電凸塊110和裝置元件112至重佈線結構102。

根據一些實施例，如第1C圖所示，堆疊半導體晶粒(die)116於重佈線結構102之上。半導體晶粒116可包含應用處理器、電源管理積體電路、記憶體裝置、一或多其他適合電路、或前述之組合。在一些實施例中，每一個裝置元件112可以比半導體晶粒116薄。

在一些實施例中，半導體晶粒116透過半導體晶粒116的導電部件118接合至一些導電部件108上。導電部件118可包含導電柱、焊料元件、一或多其他適合接合結構、或前述之組合。舉例而言，每一個導電部件118包含金屬柱和含錫焊料元件的組合。在一些實施例中，形成底部填充(underfill)材料以圍繞並保護導電部件118和導電結構114。在一些其他實施例中，未形成底部填充材料。

根據一些實施例，如第1D圖所示，形成加強(stiffener)元件120於重佈線結構102之上。可使用加強元件120，以在後續形成製程期間控制及/或降低封裝結構的翹曲(warpage)。在一些實施例中，加強元件120是圍繞半導體晶粒116和導電凸塊110的加強環(stiffener ring)。

第9圖是根據一些實施例顯示形成封裝結構的製程的一個中間階段的上視布局示意圖。在一些實施例中，第9圖顯示加強元件120與鄰近的其他元件的上視布局示意圖。在一些實施例中，加強元件120連續圍繞導電凸塊110、裝置元件112、以及半導體晶粒116，如第9圖所示。

加強元件120可包含或由絕緣材料(例如，聚合物材料)、半導體材料、金屬材料、一或多其他適合材料、或前述之組合形成。在一些實施例中，加強元件120由與模製化合物(molding compound)材料或底部填充材料相似的聚合物材料形成，例如環氧基樹脂(epoxy-based resin)。在一些情況下，可使用點膠作業(dispensing operation)形成加強元件120。

根據一些實施例，如第1D圖所示，使用供應器122分散含有聚合物材料124至重佈線結構102上。供應器122可以繞著半導體晶粒116和導電凸塊110移動，同時分散含有聚合物材料124。結果，分散的含有聚合物材料124形成加強元件120。在一些實施例中，加強元件120是圍繞半導體晶粒116和導電凸塊110的加強環。

在其他一些實施例中，加強元件120由半導體材料(例如，矽)或金屬材料(例如，鋁)形成。在一些實施例中，加強元件120是半導體框架或金屬框架。可使用膠黏(glue)材料，將半導體框架或金屬框架貼附至重佈線結構102。

根據一些實施例，如第1E圖所示，形成保護層126於重佈線結構102之上，以圍繞且保護半導體晶粒116。保護層126可進一步覆蓋且保護裝置元件112、導電凸塊110、以及加強元件120。

在一些實施例中，保護層126包含或由絕緣材料形成，例如模製材料。模製材料可包含聚合物材料，例如具有一或多個填充物散佈於其內的環氧基樹脂。填充物可包含絕緣顆粒，絕緣纖維、一或多其他元件、或前述之組合。舉例而言，填充物包含氧化矽(silica)顆粒、含碳顆粒、含碳纖維、或前述之組合。

在一些實施例中，導入或射出模製材料(例如，液體模製材料)至重佈線結構102上。在一些實施例中，接著使用熱製程以固化(cure)液體模製材料，並且將其轉變為保護層126。

根據一些實施例，如第1F圖所示，平坦化保護層126以降低保護層126的厚度。在一些實施例中，平坦化保護層126以暴露出半導體晶粒116。在一些實施例中，在平坦化保護層126期間，部分移除導電凸塊110的上部。結果，形成導電凸塊110的表面110S，如第1F圖所示。在一些實施例中，表面110S是大致平坦的表面。在一些實施例中，表面110S與保護層126的頂面大致齊平。可使用機械研磨製程，化學機械研磨(CMP)製程、乾式研磨製程、一或多其他適用製程、或前述之組合，進行保護層126的平坦化。

如第1F圖所示，在平坦化製程之後，保護層126具有厚度h₁ ，而半導體晶粒116具有厚度h₂ 。厚度h₁ 大致等於厚度h₂ 。

根據一些實施例，如第1G圖所示，使用黏著層128，將承載基板130貼附至第1F圖所示的結構。承載基板130可以是玻璃基板、半導體基板、或其他適合基板。黏著層128的材料可以是與膠帶101不同的材料的膠帶。

根據一些實施例，如第1H圖所示，上下翻轉第1G圖所示的結構，並且以能量束132照射此結構。能量束132可以是雷射光、紫外光、或其他適合能量束。在以能量束132照射之後，膠帶101的黏著性可能會被破壞或降低。如前所述，膠帶101與膠帶128由不同材料形成。舉例而言，黏著層128由光熱轉換(LTHC)材料以外的黏著材料形成。黏著層128即使在能量束132照射之後仍可保持黏著。

根據一些實施例，如第11圖所示，移除膠帶101和承載基板100，以暴露出重佈線結構102。根據一些實施例，之後，部分移除絕緣層104以暴露出導電部件105，如第1J圖所示。舉例而言，使用平坦化製程或蝕刻製程，移除絕緣層104的最頂層。

根據一些實施例，如第1K圖所示，形成焊料元件134於導電部件105上。焊料元件134可以包含或由含錫的焊料材料形成。舉例而言，焊料元件134是焊膏(solder paste)。含錫焊料材料可進一步包含銅、銀、金、鋁、鉛、一或多其他適合材料、或前述之組合。在一些其他實施例中，焊料元件134是無鉛的。可使用印刷製程(printing process)、點膠製程(dispensing process)、塗敷製程(application process)、電鍍製程(electroplating process)、無電鍍製製程(electroless plating process)、一或多其他適用製程、或前述之組合，形成焊料元件134。

根據一些實施例，如第1L圖所示，透過焊料元件134，將裝置元件136A、136B和136C接合至導電元件105。在一些實施例中，裝置元件136A、136B和136C的每一個包含一或多個被動元件，例如電阻器、電容器、電感器、一或多其他適合元件、或前述之組合。在一些其他實施例中，裝置元件136A、136B和136C中的一個或一些包含記憶體裝置。在一些實施例中，裝置元件136A、136B和136C的每一個包含電極138a和138b。在一些實施例中，透過焊料元件134，將裝置元件136A、136B和136C的電極138a和138b接合至重佈線結構102的墊區(例如，導電部件105)。

裝置元件136A、136B和136C可具有不同厚度。在一些實施例中，裝置元件136A、136B和136C比半導體晶粒116厚。在一些實施例中，半導體晶粒116比裝置元件136A、136B或136C寬。

根據一些實施例，如第1M圖所示，形成保護層140於重佈線結構102之上，以圍繞且覆蓋裝置元件136A、136B和136C。在一些實施例中，保護層140與保護層126由不同材料形成。在一些實施例中，保護層140包含或由絕緣材料形成，例如模製材料。模製材料可包含聚合物材料，例如具有一或多個填充物散佈於其內的環氧基樹脂。填充物可包含絕緣顆粒，絕緣纖維、一或多其他元件、或前述之組合。舉例而言，填充物包含氧化矽顆粒、含碳顆粒、含碳纖維、或前述之組合。

在一些實施例中，導入或射出模製材料(例如，液體模製材料)至重佈線結構102上。在一些實施例中，接著使用熱製程以固化(cure)液體模製材料，並且將其轉變為保護層140。可接著進行平坦化製程，以提供保護層140具有大致平坦的頂面。

如第1M圖所示，保護層140具有厚度h₃ 。在一些實施例中，厚度h₃ 大於保護層126的厚度h₁ 。由於半導體晶粒116比裝置元件136A、136B、136C薄，比保護層140薄的保護層126足以圍繞且保護半導體晶粒116。透過較薄的保護層126，進一步降低封裝結構的總厚度，這達到生產較薄且較小的封裝結構的要求。

在一些實施例中，保護層126和140具有不同的熱膨脹係數。在一些實施例中，保護層126的熱膨脹係數比保護層140的熱膨脹係數高。具有較高的熱膨脹係數的較薄保護層126可補償具有較低的熱膨脹係數的較厚保護層140的膨脹。因此，可以降低封裝結構在後續製造製程期間或之後發生的翹曲。改善封裝結構的品質和可靠性。

低於保護層126的玻璃傳換溫度(glass transition temperature，Tg)時，保護層126可具有第一熱膨脹係數(CET1)。低於保護層126的玻璃傳換溫度時，保護層126可具有第二熱膨脹係數(CET2)。相似地，低於或高於保護層140的玻璃傳換溫度時，保護層140也可分別具有第一熱膨脹係數(CET1’)和第二熱膨脹係數(CET2’)。

在一些實施例中，保護層140的第一熱膨脹係數(CET1’)對保護層126的第一熱膨脹係數(CET1)的比值(CTE1’/CTE1)範圍在約0.8至約0.95。在一些實施例中，保護層140的第二熱膨脹係數(CET2’)對保護層126的第二熱膨脹係數(CET2)的比值(CTE1’/CTE1)範圍在約0.1至約0.7。

如前所述，保護層126和保護層140各自可包含散佈於基於聚合物材料的填充物。在一些實施例中，填充物在保護層140中的重量百分比高於填充物在保護層126中的重量百分比。在一些實施例中，透過調整保護層126與140內的填充物的數量、尺寸、及/或材料，可微調相應的熱膨脹係數。也可調整基於聚合物材料的鏈長、官能基、及/或平均分子量來微調相應的熱膨脹係數。

根據一些實施例，如第1N圖所示，上下翻轉如第1M圖所示的結構，並將其貼附至框架載體(frame carrier)142。之後，移除承載基板130，以暴露出黏著層128。

根據一些實施例，如第1O圖所示，移除黏著層128，以暴露出導電凸塊110的表面110S和保護層126。可使用回蝕刻製程移除黏著層128。回蝕刻製程中使用的蝕刻劑也可蝕刻保護層126，以降低保護層126的厚度。結果，部分的導電凸塊110自保護層126的頂面突出。在一些實施例中，部分的半導體晶粒116也自保護層126的頂面突出。在一些實施例中，回蝕刻製程是乾式蝕刻製程。

如第1O圖所示，些許薄化保護層126至厚度h₁ ’。半導體晶粒116的厚度h₂ 比厚度h₁ ’ 厚。厚度h₁ ’對厚度h₂ 的比值(h₁ ’/h₂ )可範圍在約0.8至約0.95。

然而，本發明實施例並非限制於此。可對本發明實施例進行許多變化及/或修改。在一些其他實施例中，用於移除黏著層128的回蝕刻製程是濕式蝕刻製程。在一些實施例中，保護層126大致上未被濕式蝕刻製程回蝕刻。在這些情況下，半導體晶粒116可以與保護層126大致上一樣厚。在一些實施例中，半導體晶粒116、保護層126、與導電凸塊110的頂面彼此大致齊平。

根據一些實施例，如第1P圖所示，形成焊料元件144於導電凸塊110之上，導電凸塊110於承載基板130和黏著層128移除之後暴露出來。在一些實施例中，形成焊料元件144於導電凸塊110的表面110S正上方。

焊料元件144可以由含錫焊料材料形成。含錫焊料材料可進一步包含銅、銀、金、鋁、鉛、一或多其他適合材料、或前述之組合。在一些其他實施例中，焊料元件144是無鉛的。在一些實施例中，使用熱回流製程將焊料元件144與其下方的導電凸塊110回流。結果，形成導電凸塊145。

在一些實施例中，每一個導電凸塊145具有被保護層126圍繞的下部，如第1P圖所示。每一個導電凸塊145具有自保護層126的頂面突出的上部。在一些實施例中，導電凸塊145的上部的側壁表面向外彎曲。在一些實施例中，導電凸塊145的上部延伸橫跨導電凸塊145上部與下部之間的界面的邊緣。在一些實施例中，導電凸塊145具有葫蘆狀(gourd-like)輪廓，如第1P圖所示。

之後，使用切割(saw)步驟，將第1P圖所示的結構切割為彼此分開的多個封裝結構。第1Q圖顯示所得到的封裝結構中的一個的剖面示意圖，此封裝結構從框架載體142取出。

根據一些實施例，如第1R圖所示，將封裝結構接合至板子146上。可使用熱回流製程形成導電凸塊145與板子146的導電墊148之間的接合。板子146可以是印刷電路板(printed circuit board)、介層板(interposer board)、或其他適合基板。

可以對本發明實施例進行許多變化和修改。第2A-2B圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。如第2A圖所示，與第1F圖所示的實施例相似，平坦化保護層126。平坦化製程降低保護層126的厚度至厚度h₁ 。平坦化製程也部分移除導電凸塊110。然而，部分的保護層126留在半導體晶粒116之上。在這些情況下，具有厚度h₂ ’的半導體晶粒116被保護層126覆蓋而未暴露出來。

根據一些實施例，之後，進行與第1G-1Q所述的實施例的相似步驟，以形成封裝結構，如第2B圖所示。

可以對本發明實施例進行許多變化和修改。第3A-3B圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。

如第3A圖所示，接收或形成一結構，其與第1O圖所示的結構相似。根據一些實施例，之後，將焊料元件344分散或設置於導電凸塊110的表面110S上。焊料元件344的材料可以相同或相似於焊料元件144的材料。每一個焊料元件344可具有較小體積。如第3A圖所示，焊料元件344具有寬度W₂ ，而導電凸塊110的表面110S具有寬度W₁ 。在一些實施例中，寬度W₁ 比寬度W₂ 寬。在一些實施例中，焊料元件344是含錫焊膏。透過控制焊膏的分配量，可相應地微調焊料元件344的尺寸。

根據一些實施例，之後，使用熱回流製程，以回流焊料元件344與導電凸塊110。結果，形成導電凸塊346。在這些情況下，導電凸塊346具有球狀輪廓。之後，相似於第1Q圖所述的實施例，使用切割步驟以形成彼此分開的多個封裝結構。第3B圖顯示這些封裝結構中的一個的剖面示意圖，此封裝結構從框架載體142取出。

在一些實施例中，使用加強元件120，以在製造製程期間或之後，進一步降低或控制封裝結構的翹曲。然而，本發明實施例不限於此。可以對本發明實施例進行許多變化和修改。第4圖是根據一些實施例之封裝結構的剖面示意圖。在一些實施例中，不形成加強元件120。

可以對本發明實施例進行許多變化和修改。第5A-5E圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。

如第5A圖所示，接收或形成一結構，其與第1C圖所示的結構相似。根據一些實施例，之後，相似於第1D圖所示的實施例，形成加強元件520，如第5B圖所示。在一些實施例中，不相似於加強元件120，形成加強元件520以具有較大高度。舉例而言，加強元件520的頂端的水平比裝置元件112的頂面高。在一些實施例中，加強元件520圍繞半導體晶粒116、導電凸塊110、以及裝置元件112。

根據一些實施例，如第5C圖所示，相似於第1E圖所示的實施例，形成保護層126以覆蓋半導體晶粒116、導電凸塊110、以及加強元件520。

根據一些實施例，之後，相似於第1F圖所示的實施例，平坦化保護層126，如第5D圖所示。在平坦化期間，部分移除導電凸塊110，以形成表面110S。也部分移除加強元件520，以形成表面520S。在一些實施中，表面520S是大致上平坦的。在一些實施例中，表面520S齊平於導電凸塊110的表面110S及/或保護層126的頂面。

根據一些實施例，之後，進行相似於第1G-1Q所示的製程步驟。結果，製得封裝結構，如第5E圖所示。

可以對本發明實施例進行許多變化和修改。第6圖是根據一些實施例之封裝結構的剖面示意圖。在一些實施例中，形成保護層140以具有厚度h₃ ’。厚度h₃ ’大於保護層126的厚度h₁ ’。在一些實施例中，保護層140形成為比裝置元件136A、136B和136C中的一個(或多個)來的薄。舉例而言，裝置元件136B比保護層140高。裝置元件136B自保護層140的頂面突出，如第6圖所示。

可以對本發明實施例進行許多變化和修改。第7A-7L圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。

根據一些實施例，如第7A圖所示，形成重佈線結構702於膠帶701上，膠帶701貼附於承載基板700上。相似於第1A圖所示的重佈線結構102，重佈線結構702包含多個絕緣層704以及多個導電部件706a、706b、以及708。重佈線結構702的材料和形成方法可相同或相似於重佈線結構102的材料和形成方法。

根據一些實施例，如第7B圖所示，形成焊料元件710於暴露出來的導電部件708之上。焊料元件710的材料和形成方法可相同或相似於第1K圖所示之焊料元件134的材料和形成方法。

根據一些實施例，如第7C圖所示，相似於第1L圖所示的實施例，堆疊裝置元件712A、712B和712C於重佈線結構702之上。裝置元件712A、712B和712C可相似於裝置元件136A、136B和136C。裝置元件712A、712B和712C的每一個具有電極714a和714b。可透過焊料元件710，將裝置元件712A、712B和712C接合至導電部件708。

根據一些實施例，如第7D圖所示，相似於第1M圖所示的實施例，形成保護層716。保護層716的材料和形成方法可相同或相似於第1M圖所示之保護層140的材料和形成方法。

根據一些實施例，如第7E圖所示，上下翻轉第7D圖所示的結構，並透過黏著層718將此結構貼附至承載基板720。之後，移除承載基板700和膠帶701，以暴露出重佈線結構702。接著，相似於第1J圖所示的實施例，部分移除絕緣層704以暴露出導電部件706a，如第7E圖所示。

根據一些實施例，如第7F圖所示，相似於第1B圖所示的實施例，形成導電凸塊722於一些導電部件706a之上。導電凸塊722的材料和形成方法可相同或相似於第1B圖所示之導電凸塊110的材料和形成方法。透過焊料元件726，將裝置元件724接合至一些導電部件706a上。裝置元件724可相似於裝置元件112。

根據一些實施例，如第7G圖所示，相似於第1C圖所示的實施例，透過半導體晶粒728的導電部件730，將半導體晶粒728接合至一些導電部件706a上。半導體晶粒728可相似於半導體晶粒116。

根據一些實施例，如第7H圖所示，相似於第1D圖所示的實施例，形成加強元件732於重佈線結構702之上。加強元件732的材料和形成方法可相同或相似於第1D圖所示之加強元件120的材料和形成方法。在一些實施例中，使用供應器734分散含有聚合物材料736至重佈線結構702上，以形成加強元件732。可替代地，在一些其他實施例中，加強元件732是一個預先形成的框架，並且可使用膠黏(glue)材料，將加強元件732貼附至重佈線結構702。

根據一些實施例，如第7I圖所示，形成保護層738以圍繞半導體晶粒728。保護層738的材料和形成方法可相同或相似於第1E圖所示之保護層126的材料和形成方法。

在一些實施例中，接著使用平坦化製程，以提供保護層738具有大致平坦的頂面。在一些實施例中，在平坦化製程期間，部分移除導電凸塊722。結果，形成導電凸塊722的表面722S。在一些實施例中，表面722S是大致平坦的。在一些實施例中，表面722S與保護層738的頂面大致齊平。

根據一些實施例，如第7J圖所示，相似於第3A圖所示的實施例，形成焊料元件740於導電凸塊722的表面722S。之後，使用熱回流製程，以回流焊料元件740與導電凸塊722。根據一些實施例，結果，形成導電凸塊742，如第7K圖所示。

在一些實施例中，每一個焊料元件740形成以具有較大體積。在這些情況下，在熱回流製程之後，每一個所得到的導電凸塊742可具有相似於第1P圖所示的實施例之葫蘆狀輪廓。

根據一些實施例，如第7L圖所示，上下翻轉第7K圖所示的結構，並且將此結構貼附至框架載體744上。之後，移除黏著層718和承載基板720，以暴露出保護層716。之後，可使用切割製程，以形成彼此分開的多個封裝結構。可接著將這些封裝結構接合至其他元件，例如印刷電路板或介層板。

可以對本發明實施例進行許多變化和修改。第8A-8B圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。

如第8A圖所示，接收或形成一結構，此結構與第7I圖所示的結構相似。然而，平坦化保護層738，以暴露出並且部分移除導電凸塊722，但未暴露出半導體晶粒728。在這些情況下，保護層738覆蓋半導體晶粒728。

根據一些實施例，之後，進行相似於第7J-7L圖所示的製程步驟。如此，得到第8B圖所示的結構。之後，可使用切割製程，以形成彼此分開的多個封裝結構。可接著將這些封裝結構接合至其他元件，例如印刷電路板或介層板。

可以對本發明實施例進行許多變化和修改。第10圖是根據一些實施例之封裝結構的剖面示意圖。在一些實施例中，形成加強元件120於重佈線結構102放置半導體晶粒116的表面上。在一些實施例中，可形成另一個加強元件120’於重佈線結構102的相對的另一表面上。加強元件120’的材料與形成方法可相同或相似於加強元件120’的材料與形成方法。可形成加強元件120’在設置裝置元件136A、136B和136C之後，且在形成保護層140之前。可以對本發明實施例進行許多變化和修改。在一些其他實施例中，形成加強元件120’，並且不形成加強元件120。

本發明實施例形成封裝結構，此封裝結構具有不對稱的保護層位於重佈線結構的相對表面。其中一個保護層是較薄的，且用於保護較薄的元件，例如半導體晶粒。另一個保護層是較厚的，且用於保護較厚的元件，例如具有被動元件的表面安裝裝置(surface mounted device)。透過使用較薄的保護層，可降低封裝結構的總厚度。將較薄的保護層設計為具有比較厚的保護層高的熱膨脹係數。具有較高熱膨脹係數的較薄的保護層可補償具有較低熱膨脹係數的較厚的保護層的膨脹。因此，可以降低封裝結構在後續製造製程期間或之後發生的翹曲。顯著改善封裝結構的品質和可靠性。

根據一些實施例，提供封裝結構的形成方法。此方法包含設置半導體晶粒於重佈線結構的第一表面之上。此方法還包含形成第一保護層以圍繞半導體晶粒的至少一部分。此方法還包含設置裝置元件於重佈線結構的第二表面之上。重佈線結構介於裝置元件與半導體晶粒之間。此外，此方法還包含形成第二保護層以圍繞裝置元件的至少一部分。第二保護層比第一保護層厚，且第二保護層與第一保護層具有不同的熱膨脹係數。在一些實施例中，第一保護層的熱膨脹係數比第二保護層的熱膨脹係數高。在一些實施例中，此方法還包含在形成第一保護層之前，形成導電凸塊於第一表面之上。在一些實施例中，第一保護層覆蓋導電凸塊和半導體晶粒，此方法還包含平坦化第一保護層以暴露出半導體晶粒。在一些實施例中，在平坦化第一保護層期間，部分移除導電凸塊。在一些實施例中，此方法還包含回蝕刻第一保護層，使得導電凸塊的一部分自第一保護層的一頂面突出。在一些實施例中，此方法還包含在形成第二保護層之後，形成焊料元件於導電凸塊正上方。在一些實施例中，此方法還包含在形成第一保護層之前，形成加強環於重佈線結構的第一表面之上。在一些實施例中，加強環圍繞半導體晶粒和導電凸塊。在一些實施例中，此方法還包含在形成第一保護層之前，設置被動元件於重佈線結構的第一表面之上。被動元件比半導體晶粒薄，且裝置元件比半導體晶粒厚。

根據一些實施例，提供封裝結構的形成方法。此方法包含設置裝置元件於重佈線結構的第一表面之上。此方法也包含形成第一保護層以圍繞裝置元件的至少一部分。此方法也包含設置半導體晶粒於重佈線結構的第二表面之上。重佈線結構介於裝置元件與半導體晶粒之間。此外，此方法也包含形成第二保護層以圍繞半導體晶粒的至少一部分。第二保護層比第一保護層薄，且第二保護層與第一保護層由不同材料形成。在一些實施例中，第二保護層的熱膨脹係數比第一保護層的熱膨脹係數高。在一些實施例中，此方法也包含在設置半導體晶粒之前，形成導電凸塊於重佈線結構的第二表面之上。在一些實施例中，此方法也包含在形成第二保護層之前，形成加強環於第二表面之上，以圍繞半導體晶粒和導電凸塊。在一些實施例中，第二保護層圍繞導電凸塊的側壁且未覆蓋導電凸塊的頂面，且此方法也包含形成焊料元件於導電凸塊的頂面上。

根據一些實施例，提供封裝結構。此封裝結構包含重佈線結構。此封裝結構也包含位於重佈線結構的相對表面之上的半導體晶粒和裝置元件。此封裝結構也包含至少部分圍繞半導體晶粒的第一保護層。此外，此封裝結構也包含至少部分圍繞裝置元件的第二保護層。第二保護層比第一保護層厚，且第二保護層與第一保護層具有不同的熱膨脹係數。在一些實施例中，裝置元件比半導體晶粒厚。在一些實施例中，此封裝結構也包含位於重佈線結構之上的導電凸塊。第一保護層圍繞導電凸塊的下部。在一些實施例中，導電凸塊的上部自第一保護層的頂面突出，且導電凸塊的上部具有向外彎曲的側壁表面。在一些實施例中，第一保護層的熱膨脹係數比第二保護層的熱膨脹係數高。

以上概述數個實施例之部件，以便在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的觀點。在本發明所屬技術領域中具有通常知識者應理解，他們能輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本發明的精神與範圍，且他們能在不違背本發明之精神和範圍下，做各式各樣的改變、取代和替換。因此，本發明之保護範圍當視後附之申請專利範圍所界定為準。

100:承載基板 101:膠帶 102:重佈線結構 104:絕緣層 105:導電部件 106a:導電部件 106b:導電部件 108:導電部件 110:導電凸塊 110S:表面 112:裝置元件 114:導電結構 116:半導體晶粒 118:導電部件 120:加強元件 120’:加強元件 122:供應器 124:含有聚合物材料 126:保護層 128:黏著層 130:承載基板 132:能量束 134:焊料元件 136A:裝置元件 136B:裝置元件 136C:裝置元件 138a:電極 138b:電極 140:保護層 142:框架載體 144:焊料元件 145:導電凸塊 148:導電墊 146:板子 344:焊料元件 346:導電凸塊 520:加強元件 520S:表面 700承載基板 701:膠帶 702:重佈線結構 704:絕緣層 706a:導電部件 706b:導電部件 708:導電部件 710:焊料元件 712A:裝置元件 712B:裝置元件 712C:裝置元件 714a:電極 714b:電極 716:保護層 718:黏著層 720:承載基板 722:導電凸塊 722S:表面 724:裝置元件 726:焊料元件 728:半導體晶粒 730:導電部件 732:加強元件 734:供應器 736聚合物材料 738:保護層 740:焊料元件 742:導電凸塊 744:框架載體 h₁ :厚度 h₁ ’:厚度 h₂ :厚度 h₂ ’:厚度 h₃ :厚度 h₃ ’:厚度 W₁ :寬度 W₂ :寬度

藉由以下的詳細描述配合所附圖式，可以更加理解本發明實施例的內容。需強調的是，根據產業上的標準慣例，許多部件(feature)僅用於說明目的，並未按照比例繪製。事實上，為了能清楚地討論，各種部件的尺寸可能被任意地增加或減少。第1A-1R圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。第2A-2B圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。第3A-3B圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。第4圖是根據一些實施例之封裝結構的剖面示意圖。第5A-5E圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。第6圖是根據一些實施例之封裝結構的剖面示意圖。第7A-7L圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。第8A-8B圖是根據一些實施例顯示形成封裝結構的製程的各種階段的剖面示意圖。第9圖是根據一些實施例顯示形成封裝結構的製程的一個中間階段的上視布局示意圖。第10圖是根據一些實施例之封裝結構的剖面示意圖。

102:重佈線結構

104:絕緣層

105:導電部件

106a:導電部件

106b:導電部件

108:導電部件

110:導電凸塊

110S:表面

112:裝置元件

114:導電結構

116:半導體晶粒

118:導電部件

120:加強元件

126:保護層

134:焊料元件

136A:裝置元件

136B:裝置元件

136C:裝置元件

138a:電極

138b:電極

140:保護層

144:焊料元件

145:導電凸塊

h₁ ’:厚度

h₂ :厚度

h₃ :厚度

Claims

一種封裝結構的形成方法，包括：於一第一承載基板之上形成一重佈線結構；在形成該重佈線結構的步驟之後，設置一半導體晶粒於該重佈線結構的一第一表面之上；形成一第一保護層以覆蓋該半導體晶粒；平坦化該第一保護層以暴露出原本被該第一保護層覆蓋的該半導體晶粒，且該半導體晶粒與該第一保護層的最頂部表面實質上彼此齊平；於該半導體晶粒與該第一保護層的該些最頂部表面之上設置一第二承載基板；在設置該第二承載基板的步驟之後，移除該第一承載基板；設置一裝置元件於該重佈線結構的一第二表面之上，其中該重佈線結構介於該裝置元件與該半導體晶粒之間；移除該第二承載基板；在設置該第二承載基板的步驟之後及移除該第二承載基板的步驟之前，形成一第二保護層以圍繞該裝置元件的至少一部分，其中該第二保護層比該第一保護層厚，該第二保護層與該第一保護層具有不同的熱膨脹係數，且該第二保護層包含延伸至該裝置元件與該重佈線結構之間的一部分。
如請求項1的封裝結構的形成方法，其中該第一保護層的熱膨脹係數比該第二保護層的熱膨脹係數高。
如請求項1或2的封裝結構的形成方法，更包括：在形成該第一保護層之前，形成一導電凸塊於該第一表面之上。
如請求項3的封裝結構的形成方法，更包括：回蝕刻該第一保護層，使得該導電凸塊的一部分自該第一保護層的一頂面突出；或者在形成該第二保護層之後，形成一焊料元件於該導電凸塊正上方。
如請求項3的封裝結構的形成方法，更包括：在形成該第一保護層之前，形成一加強環(stiffener ring)於該重佈線結構的該第一表面之上，其中該加強環圍繞該半導體晶粒和該導電凸塊。
一種封裝結構的形成方法，包括：設置一裝置元件於一重佈線結構的一第一表面之上；形成一第一保護層以圍繞該裝置元件的至少一部分，其中該第一保護層包含延伸至該裝置元件與該重佈線結構之間的一部分；設置一半導體晶粒於該重佈線結構的一第二表面之上，其中該重佈線結構介於該裝置元件與該半導體晶粒之間；於該重佈線結構的該第二表面之上形成一導電凸塊；形成一第二保護層以圍繞該半導體晶粒的至少一部分且覆蓋該導電凸塊，其中該第二保護層比該第一保護層薄，且該第二保護層與該第一保護層由不同材料形成；以及部分地移除該第二保護層與該導電凸塊，以使該第二保護層與該導電凸塊的最頂部表面實質上彼此齊平。
一種封裝結構，包括：一重佈線結構；一半導體晶粒和一裝置元件，位於該重佈線結構的相對表面之上；一第一保護層，至少部分圍繞該半導體晶粒；一第二保護層，至少部分圍繞該裝置元件，其中該第二保護層比該第一保護層厚，該第二保護層與該第一保護層具有不同的熱膨脹係數，且該第二保護層包含延伸至該裝置元件與該重佈線結構之間的一部分；以及一導電凸塊，位於該重佈線結構之上，其中：該第一保護層圍繞該導電凸塊的一下部；或者該導電凸塊的一上部自該第一保護層的一頂面突出，且該導電凸塊的該上部具有向外彎曲的一側壁表面。
如請求項7的封裝結構，其中該裝置元件比該半導體晶粒厚。